CN107195680A - 一种mosfet结构 - Google Patents

一种mosfet结构 Download PDF

Info

Publication number
CN107195680A
CN107195680A CN201710325286.4A CN201710325286A CN107195680A CN 107195680 A CN107195680 A CN 107195680A CN 201710325286 A CN201710325286 A CN 201710325286A CN 107195680 A CN107195680 A CN 107195680A
Authority
CN
China
Prior art keywords
grid
region
channel
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710325286.4A
Other languages
English (en)
Inventor
郭宇锋
张茂林
姚佳飞
李曼
王子轩
潘志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Post and Telecommunication University
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Post and Telecommunication University filed Critical Nanjing Post and Telecommunication University
Priority to CN201710325286.4A priority Critical patent/CN107195680A/zh
Publication of CN107195680A publication Critical patent/CN107195680A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Abstract

本发明公开了一种MOSFET结构，属于半导体器件技术领域，包括衬底电极、衬底、沟道区、源区、漏区、源极、漏极、栅氧层和栅极，所述衬底内置的衬底区域形成表面为非平面的沟道区，且沟道区的两侧分别设置源区和漏区；所述源极和漏极分别对应设置于源区和漏区上；所述栅氧层覆盖于非平面沟道区的表面；所述栅极设置于栅氧层表面，及栅极的两端与源极和漏极均存在间隔，并且栅极的两端分别延伸于源区和漏区形成重叠。本发明采用非平面沟道MOSFET结构，可以降低漏区的电场峰值，并增加器件有效沟道长度，改善和抑制漏致势垒降低效应，抑制短沟道效应，且降低漏区的高电场，抑制热载流子的生成，提高器件稳定性。

Description

一种MOSFET结构
技术领域
本发明涉及一种MOSFET结构，属于半导体器件的技术领域。
背景技术
随着半导体产业的快速发展，集成电路的规模不断增加，这要求器件尺寸不断缩小，而器件尺寸缩小将不可避免地带来短沟道效应，即器件沟道长度缩短带来的一系列性能偏移。短沟道效应主要会带来如下影响：
阈值电压不再是常数，它会随着沟道长度的变化而变化；漏区的强电场将会导致源区势垒的降低，导致器件的亚阈值特性变差，器件无法完全关断；沟道的缩短将会导致漏区形成高电场，载流子在该强电场中将会获得额外的能量从而形成热载流子，如果热载流子的能量大于氧化物和半导体之间的势垒高度，它们就会进入氧化层和栅电极，从而形成栅电流。
为了改善MOSFET器件的短沟道效应，研究者们提出了各种措施。文献1，如Long W,Ou H, Kuo J M, et al. Dual-material gate (DMG) field effect transistor[J].IEEE Transactions on Electron Devices, 1999, 46(5): 865-870提出了一种双段栅结构的MOSFET。如图1所示，1是衬底电极，2是衬底，3是漏区，4是漏极，5是栅氧，6是金属2，7是金属1，8是源极，9是源区。其中金属1的功函数应大于金属2，通过两段功函数不同的金属形成的新型栅极结构，可以有效屏蔽漏致势垒降低效应，同时提高驱动电流。但是由于双段栅制作工艺复杂，因此成本较高。
文献2，如王向展，中国专利，103022136，提出了一种具有T型栅结构的MOS晶体管。如图2所示，为该器件的三维图，其中1是衬底，2是漏区，3和6是导电沟道，4是栅极和栅氧，5是源区。图3为T型栅结构的沿着沟道方向的剖面图，其中1是衬底，2和5是导电沟道，3是栅氧，4是栅极，图中源区和漏区没有给出。该结构增加了器件的有效沟道宽度，使得器件在开启时可以有较大的电流驱动能力，在关断时又可以降低漏电流，提高了栅对沟道的控制能力，从而有效地抑制了短沟道效应。但该结构的工艺也较复杂，成本较高。
文献3，如美国专利Hu C, King T J, Subramanian V, et al. Finfettransistor structures having a double gate channel extending vertically froma substrate and methods of manufacture: U.S. Patent 6,413,802[P]. 2002-7-2提出了FINFET结构的晶体管。如图4所示，1是埋氧层，2是漏区，3是栅极，4是鳍状Si沟道，5是源区。该发明提供了一种多栅结构，使得栅控制能力大大增强，有效地抑制了短沟道效应并提高了驱动电流。此外，由于鳍状沟道很薄，因此不需要通过控制沟道掺杂来抑制短沟道效应，对阈值电压的控制可以由调节栅极材料的功函数来实现。尽管多栅结构提高了电流的驱动能力，但相对于常规的晶体管，其电流驱动能力仍较低。
因此，现有的MOS晶体管，在结构上无法克服半导体器件中的短沟道效应，无法有效降低沟道表面电场峰值，存在局限性。
发明内容
本发明所要解决的技术问题在于克服现有技术的不足，提供一种MOSFET结构，解决现有的MOS晶体管，在结构上无法克服半导体器件中的短沟道效应，无法有效降低沟道表面电场峰值的问题。本发明提供一种新结构器件，采用该结构，不仅可以降低沟道表面电场峰值，还能提高有效沟道长度，从而抑制短沟道效应。
本发明具体采用以下技术方案解决上述技术问题：
一种MOSFET结构，包括衬底电极、衬底、沟道区、源区、漏区、源极、漏极、栅氧层和栅极，所述衬底内置的衬底区域形成表面为非平面的沟道区，且沟道区的两侧分别设置由半导体区域构成的源区和漏区；所述源极和漏极分别对应设置于源区和漏区上；所述栅氧层覆盖于非平面沟道区的表面；所述栅极设置于栅氧层表面，及栅极的两端与源极和漏极均存在间隔，并且栅极的两端分别延伸于源区和漏区形成重叠。
进一步地，作为本发明的一种优选技术方案：所述沟道区的表面为阶梯形或斜坡形。
进一步地，作为本发明的一种优选技术方案：所述阶梯形至少包括一个阶梯。
进一步地，作为本发明的一种优选技术方案：所述沟道区的两侧呈非对称地设置源区和漏区。
进一步地，作为本发明的一种优选技术方案：所述衬底采用体硅或SOI、碳化磷化铟、硅锗材料。
进一步地，作为本发明的一种优选技术方案：所述栅氧层采用氧化物或氮化物绝缘材料。
进一步地，作为本发明的一种优选技术方案：所述栅极采用多晶硅或金属材料。
本发明采用上述技术方案，能产生如下技术效果：
本发明提供的MOSFET结构，是一种可以降低短沟道效应的器件结构，即非平面沟道MOSFET结构。该结构可以降低漏区的电场峰值，并增加器件有效沟道长度，从而抑制短沟道效应。本发明通过形成非平面沟道结构，引入了具有不同形状的非平面的沟道区和栅氧层。本发明在正向导通时，沟道结构和栅极结构将共同对电流路径进行调制，使得电流路径增加，从而增大有效沟道长度。随着有效沟道长度的提高，阈值电压的偏移情况得到缓解，器件性能更加稳定。
本发明的结构中源漏区在空间上的距离增加，故漏区的电势对源区的势垒影响将减小，从而改善和抑制了漏致势垒降低效应；栅的控制能力增强，亚阈值表现更好，器件漏电更低；此外，由于距离的增加，导致漏区电场峰值的降低，进而阻止了大量的热载流子产生，提高了器件的稳定性。不仅如此，该器件工艺与常规CMOS工艺相兼容，具有阈值电压稳定、漏电流小、静态功耗低、工艺简单和成本低廉等特点。
附图说明
图1是背景技术中文献1采用的双段栅结构示意图。
图2是背景技术中文献2的T型栅MOS晶体管的三维结构图。
图3是背景技术中文献2的T型栅MOS晶体管的沿着沟道方向的剖面图。
图4是背景技术中文献3的FINFET的三维结构图。
图5是本发明具有一个阶梯形的沟道区和栅氧层MOSFET的结构示意图。
图6是本发明具有多阶梯形的沟道区和栅氧层MOSFET的结构示意图。
图7是本发明具有斜坡形的沟道区和栅氧层MOSFET的结构示意图。
图8是本发明对阈值电压的改善情况的示意图。
图9是本发明对电场峰值的改善情况的示意图。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
本发明设计了一种MOSFET结构，该结构包括衬底电极、衬底、沟道区、源区、漏区、源极、漏极、栅氧层和栅极。在此基础上，本发明将所述衬底内置的衬底区域形成表面为非平面的沟道区，且沟道区的两侧分别设置由半导体区域构成的源区和漏区；所述源极和漏极分别对应设置于源区和漏区上；所述栅氧层覆盖于非平面沟道区的表面；所述栅极设置于栅氧层表面，及栅极的两端与源极和漏极均存在间隔，并且栅极的两端分别延伸于源区和漏区形成重叠。
优选地，所述沟道区的表面为阶梯形或斜坡形。进一步地，所述阶梯形可以至少包括一个阶梯，即可以为一个阶梯形，也可以为多个阶梯形，当阶梯数为无穷时，其形状为斜坡形。
在实际应用过程中，本发明可以根据具体情况，在基本结构保持不变的情况下，进行非平面沟道区的结构变换，现列举三个实施例进行说明，但本发明不限于该三种结构，在本发明技术方案内的其他结构同样适用。
如图5所示，为本发明非平面的沟道区为一个阶梯形的MOSFET结构示意图。该结构包括衬底电极1、衬底2、漏区3、漏极4、栅氧层5、栅极6、源极7、源区8，结构中衬底2的衬底区域形成表面为一个阶梯形沟道区。且栅氧层5覆盖于非平面沟道区的表面，使得栅氧层5的形状也为一个阶梯形。所述栅极6设置于栅氧层5表面，及栅极6的两端与源极7和漏极4均存在间隔，即不与源极7和漏极4接触，并且栅极6的两端分别延伸于源区8和漏区3形成重叠。
且该实施例中，所述沟道区的两侧呈非对称地设置源区8和漏区3。即所述的源区8和漏区3为非对称的，源区和漏区不仅在水平方向上有间隔，还在垂直方向上有间隔。如图所示中，设置源区8的位置高于漏区3，但本发明不限于该种设置方式，漏区3的位置也可以比源区8高，使其形成非对称高度地两个区域即可。
该结构中，阶梯在其拐角处都能提供一个电场峰值，在总电势保持不变的情况下，该结构可以降低漏区的电场峰值，优化沟道区的电场和电势分布。
如图6所示，为本发明非平面的沟道区为多个阶梯形的MOSFET结构示意图。该结构包括衬底电极1、衬底2、漏区3、漏极4、栅氧层5、栅极6、源极7、源区8，该结构中衬底2的衬底区域形成表面为两个阶梯形沟道区，且栅氧层5覆盖于非平面沟道区的表面，使得栅氧层5的形状也为两个阶梯形。所述栅极6如上述实施例，设置于栅氧层5表面，及栅极6的两端与源极7和漏极4均存在间隔，即不与源极7和漏极4接触，并且栅极6的两端分别延伸于源区8和漏区3形成重叠。
本实施例的结构中，所述沟道区的两侧同样地可呈非对称地设置源区8和漏区3，如图所示中，设置源区8的位置高于漏区3，但本发明不限于该种设置方式，漏区3的位置也可以比源区8高。
以及，该结构的原理是：每个阶梯在其拐角处都能提供一个电场峰值，在总电势保持不变的情况下，该结构可以降低漏区的电场峰值，优化沟道区的电场和电势分布。
如图7所示，为本发明非平面的沟道区为斜坡形的MOSFET结构示意图，当MOSFET结构的沟道区表面的阶梯数为无穷时，其形状为斜坡形。该MOSFET结构包括衬底电极1、衬底2、漏区3、漏极4、栅氧层5、栅极6、源极7、源区8，该结构中衬底2的衬底区域形成表面为斜坡形沟道区，且栅氧层5覆盖于非平面沟道区的表面，使得栅氧层5的形状也为斜坡形。栅极6如上述实施例，设置于栅氧层5表面，及栅极6的两端与源极7和漏极4均存在间隔，并且栅极6的两端分别延伸于源区8和漏区3形成重叠。
本实施例的结构中，所述沟道区的两侧同样地可呈非对称地设置源区8和漏区3。
该结构可以视为阶梯数趋于无穷大时的情况，沟道区和栅氧层的不同形状对于电场和电势的影响也不同，因此斜坡形的沟道区和栅氧层能进一步优化沟道的电场和电势分布。
上述三种实施例所采用的MOSFET结构，均通过形成非平面沟道结构，引入了具有不同形状的非平面的沟道区和栅氧层。在正向导通时，沟道结构和栅极结构将共同对电流路径进行调制，使得电流路径增加，从而增大有效沟道长度。随着有效沟道长度的提高，阈值电压的偏移情况得到缓解，器件性能更加稳定。且结构中源漏区在空间上的距离增加，故漏区的电势对源区的势垒影响将减小，从而改善和抑制了漏致势垒降低效应；栅的控制能力增强，亚阈值表现更好，器件漏电更低；此外，由于距离的增加，导致漏区电场峰值的降低，进而阻止了大量的热载流子产生，提高了器件的稳定性。
基于上述三种实施例，优选地，本发明所述衬底均可以采用体硅或SOI、碳化磷化铟、硅锗材料。所述衬底的掺杂类型可以为P型或N型。
所述栅氧层可以采用氧化物或氮化物绝缘材料。且所述栅极可以采用多晶硅或金属材料。
为了验证本发明能够克服半导体器件中的短沟道效应，改善和抑制漏致势垒降低效应，列举图8和9进行对比说明。
其中，图8是具有相同结构参数的常规MOSFET、具有阶梯形沟道区和栅氧层的MOSFET和具有斜坡形沟道区和栅氧层MOSFET的阈值电压随横向沟道长度的变化而减小的示意图。
图9是具有相同结构参数的常规MOSFET、具有阶梯形沟道区和栅氧层的MOSFET和具有斜坡形沟道区和栅氧层MOSFET的电场分布示意图。
所述图8比较了具有相同结构参数的常规MOSFET、本发明的具有阶梯形沟道区和栅氧层的MOSFET和具有斜坡形沟道区和栅氧层MOSFET的阈值电压随横向沟道长度的变化而减小的情况。众所周知，由于沟道的不断缩短，短沟道效应将变得格外的明显，一个重要的特征就是阈值电压将随着沟道的缩短而降低。从图中可以看出，常规MOSFET随着沟道的减小，其阈值电压急剧下降，而对于本发明的两种MOSFET结构，其阈值电压下降的幅度很小，说明其对短沟道效应的抑制效果很明显。
所述图9比较了具有相同结构参数的常规MOSFET、本发明的具有阶梯形沟道区和栅氧层的MOSFET和具有斜坡形沟道区和栅氧层MOSFET的电场分布。三种结构具有相同的横向尺寸，由图可知，对于常规MOSFET结构，其在源漏两端存在两个高的电场峰值，而沟道区内部的电场比较低。对于本发明提供的源漏非对称结构，由于采用了非平面的沟道区和栅氧层，其在拐角处会形成新的电场峰值，从而降低了源漏端尤其是漏端的电场峰值。另外，由于源区和漏区在空间上的不对称，漏区的电力线将更加难以影响到源区，所以该结构可以抑制漏致势垒降低效应。
根据图8和图9可知，随着有效沟道长度的提高，阈值电压的偏移情况得到缓解，器件性能更加稳定，如图8所示；源漏区在空间上的距离增加，抑制了漏致势垒降低效应；栅的控制能力增强，亚阈值表现更好，器件漏电更低；电场峰值降低，如图9所示，有效降低了热载流子的产生。
综上所述，本发明的MOSFET结构通过形成非平面沟道结构，引入了具有不同形状的非平面的沟道区和栅氧层，使得电流路径增加，从而增大有效沟道长度。由于源区和漏区的距离增加，故漏区的电势对源区的势垒影响将减小，从而改善漏致势垒降低效应。此外，由于距离的增加，导致漏区电场峰值的降低，进而阻止了大量的热载流子产生，提高了器件的稳定性。不仅如此，该器件工艺与常规CMOS工艺相兼容，具有阈值电压稳定、漏电流小、静态功耗低、工艺简单和成本低廉等特点。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (8)

1.一种MOSFET结构，包括衬底电极、衬底、沟道区、源区、漏区、源极、漏极、栅氧层和栅极，其特征在于，所述衬底内置的衬底区域形成表面为非平面的沟道区，且沟道区的两侧分别设置由半导体区域构成的源区和漏区；所述源极和漏极分别对应设置于源区和漏区上；所述栅氧层覆盖于非平面沟道区的表面；所述栅极设置于栅氧层表面，及栅极的两端与源极和漏极均存在间隔，并且栅极的两端分别延伸于源区和漏区形成重叠。
2.根据权利要求1所述MOSFET结构，其特征在于：所述沟道区的表面为阶梯形或斜坡形。
3.根据权利要求2所述MOSFET结构，其特征在于：所述阶梯形至少包括一个阶梯。
4.根据权利要求1所述MOSFET结构，其特征在于：所述沟道区的两侧呈非对称地设置源区和漏区。
5.根据权利要求1所述MOSFET结构，其特征在于：所述衬底采用体硅或SOI、碳化磷化铟、硅锗材料。
6.根据权利要求1所述MOSFET结构，其特征在于：所述衬底的掺杂类型为P型或N型。
7.根据权利要求1所述MOSFET结构，其特征在于：所述栅氧层采用氧化物或氮化物绝缘材料。
8.根据权利要求1所述MOSFET结构，其特征在于：所述栅极采用多晶硅或金属材料。
CN201710325286.4A 2017-05-10 2017-05-10 一种mosfet结构 Pending CN107195680A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710325286.4A CN107195680A (zh) 2017-05-10 2017-05-10 一种mosfet结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710325286.4A CN107195680A (zh) 2017-05-10 2017-05-10 一种mosfet结构

Publications (1)

Publication Number Publication Date
CN107195680A true CN107195680A (zh) 2017-09-22

Family

ID=59873890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710325286.4A Pending CN107195680A (zh) 2017-05-10 2017-05-10 一种mosfet结构

Country Status (1)

Country Link
CN (1) CN107195680A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151616A (zh) * 2020-08-20 2020-12-29 中国科学院微电子研究所 一种堆叠mos器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102480A (ja) * 1991-10-08 1993-04-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH05251696A (ja) * 1991-10-22 1993-09-28 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔおよびその製造方法
US5519653A (en) * 1994-03-11 1996-05-21 Thomas; Mammen Channel accelerated carrier tunneling-(CACT) method for programming memories
JPH11260939A (ja) * 1998-03-10 1999-09-24 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置およびその製造方法
JP2005150203A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及び相補型電界効果トランジスタ並びにこれらの製造方法
US20070215915A1 (en) * 2006-03-15 2007-09-20 Promos Technologies Inc. Multi-step gate structure and method for preparing the same
CN101442069A (zh) * 2008-12-12 2009-05-27 南京邮电大学 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102480A (ja) * 1991-10-08 1993-04-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH05251696A (ja) * 1991-10-22 1993-09-28 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔおよびその製造方法
US5519653A (en) * 1994-03-11 1996-05-21 Thomas; Mammen Channel accelerated carrier tunneling-(CACT) method for programming memories
JPH11260939A (ja) * 1998-03-10 1999-09-24 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置およびその製造方法
JP2005150203A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及び相補型電界効果トランジスタ並びにこれらの製造方法
US20070215915A1 (en) * 2006-03-15 2007-09-20 Promos Technologies Inc. Multi-step gate structure and method for preparing the same
CN101442069A (zh) * 2008-12-12 2009-05-27 南京邮电大学 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151616A (zh) * 2020-08-20 2020-12-29 中国科学院微电子研究所 一种堆叠mos器件及其制备方法

Similar Documents

Publication Publication Date Title
CN103165678B (zh) 一种超结ldmos器件
KR101175228B1 (ko) 반도체 장치
CN101336483B (zh) 高迁移率功率金属氧化物半导体场效应晶体管
US20120175679A1 (en) Single structure cascode device
US20120168856A1 (en) Trench-type semiconductor power devices
CN104201206A (zh) 一种横向soi功率ldmos器件
JP2013084922A (ja) 半導体装置
JP2008066708A (ja) 半導体装置
CN103500758A (zh) 半栅极控制源极肖特基势垒型隧穿场效应晶体管
US9793351B2 (en) Tunnelling field effect transistor
WO2019157819A1 (zh) 一种具有三维沟道的复合栅igbt芯片
CN111725071B (zh) 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法
CN103700697A (zh) 纵向超结金属氧化物场效应晶体管
CN105633142B (zh) 一种抑制关态电流的隧穿场效应晶体管
CN103151390B (zh) 一种隧穿场效应晶体管
CN107195680A (zh) 一种mosfet结构
CN102386227B (zh) 双向表面电场减弱的漏极隔离dddmos晶体管及方法
CN107068736B (zh) 一种soi横向高压器件
CN102790090A (zh) 一种基于高k材料的ldmos器件
CN107359194B (zh) 一种消除高电场的器件
US20230019004A1 (en) Lateral double-diffused metal oxide semiconductor field effect transistor
CN203941904U (zh) 基于折叠漂移区的soi耐压结构及功率器件
CN104282754B (zh) 高集成度l形栅控肖特基势垒隧穿晶体管
Xing et al. Analytical model of buried air partial SOI LDMOS
CN203690304U (zh) 纵向超结金属氧化物场效应晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170922