CN107170754A - 显示装置、阵列基板及阵列基板制作方法 - Google Patents
显示装置、阵列基板及阵列基板制作方法 Download PDFInfo
- Publication number
- CN107170754A CN107170754A CN201710338145.6A CN201710338145A CN107170754A CN 107170754 A CN107170754 A CN 107170754A CN 201710338145 A CN201710338145 A CN 201710338145A CN 107170754 A CN107170754 A CN 107170754A
- Authority
- CN
- China
- Prior art keywords
- layer
- array base
- color
- color blocking
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 230000000903 blocking effect Effects 0.000 claims abstract description 57
- 238000002161 passivation Methods 0.000 claims abstract description 45
- 239000012212 insulator Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000000059 patterning Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000011701 zinc Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 10
- 238000002955 isolation Methods 0.000 abstract description 10
- 238000012423 maintenance Methods 0.000 abstract description 10
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 9
- 238000002360 preparation method Methods 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 138
- 229910004205 SiNX Inorganic materials 0.000 description 21
- 239000000463 material Substances 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000010408 film Substances 0.000 description 13
- 238000009413 insulation Methods 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- -1 Polyethylene Naphthalate Polymers 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本公开涉及一种阵列基板及其制作方法、显示装置，涉及液晶显示技术领域。该阵列基板包括衬底基板，位于衬底基板之上的薄膜晶体管层，位于薄膜晶体管层之上的钝化层，位于钝化层之上的色阻层以及位于色阻层之上、用于隔离色阻层的有机绝缘层。本公开一方面，将色阻层制作在阵列基板内，能够有效解决液晶显示装置对盒工艺中因对位偏差造成的漏光等问题，进而提升显示开口率；另一方面，采用有机绝缘层作为色阻层的隔离层可以提高隔离效果，还可以避免相关技术中常在CVD腔室形成隔离层进而造成色阻扩散污染CVD腔室，进而延长维护周期、降低维护成本。
Description
技术领域
本公开涉及液晶显示技术领域，尤其涉及一种阵列基板、阵列基板制作方法以及包含该阵列基板的显示装置。
背景技术
PSVA(Polmer Stabilized Vertivally Aligned，聚合物稳定垂直排列方式)模式因其暗态表现好、对比度高、曲面漏光小等特点，已经成为液晶电视的主流技术。为克服VA(Vertivally Alignment，垂直排列模式)视角问题，人们采用4筹、8筹等设计，大大提升了大视角下的表现。目前PSVA具有较优异的暗态和曲面漏光表现，通过将像素电极设计成梳状等形状，可以实现8筹，可弥补侧视角的漏光和颜色失真问题。为达到PSVA技术的极致，像素电极排列必须具有极佳的工艺均匀性，否则对产品画质有很大影响。而控制工艺均匀性通常需要管控曝光均匀性和刻蚀均匀性，两者的工艺叠加导致结果产生偏差和波动，特别是刻蚀工序的均匀性较差。
另外，相关技术中常将CF(Color-filter，彩膜层)设置于阵列基板内，即COA(Color-filter on Array，彩膜层制备在阵列基板)技术。目前在PSVA模式下，常采用氮化硅SiNx作为COA技术中CF的隔离层，以防止CF中的污染物扩散进入液晶。但该方案存在两个问题：一是相关技术中若要形成隔离效果较好的隔离层，则需要采用高温沉积，但由于CF中色阻不耐高温，因此只能低温沉积SiNx，进而导致SiNx膜质疏松隔离效果差，易产生气泡；二是形成SiNx隔离层需要使形成有上述CF的基板进入CVD(Chemical Vapor Deposition，化学气相沉积)腔室进行低温沉积，则CF中的色阻可能会扩散至CVD腔室进而造成污染，从而缩短了CVD腔室维护周期，提高维护成本，影响产能。因此有必要提出更好的解决方案。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板、阵列基板制作方法以及包含该阵列基板的显示装置，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
根据本公开的一个方面，提供一种阵列基板，包括：
衬底基板；
位于所述衬底基板之上的薄膜晶体管层；
位于所述薄膜晶体管层之上的钝化层；
位于所述钝化层之上的色阻层；以及
位于所述色阻层之上、用于隔离所述色阻层的有机绝缘层。
在本公开的一种示例性实施例中，所述阵列基板还包括：
位于所述有机绝缘层之上的像素电极层，所述像素电极层包括间隔设置的第一区域和第二区域，所述第一区域为经过导体化处理的导电区域，所述第二区域为未经过导体化处理的非导电区域。
在本公开的一种示例性实施例中，所述像素电极层包括氧化物半导体层。
在本公开的一种示例性实施例中，所述氧化物半导体层包括铟镓锌氧化物、锌锡氧化物以及锌铟氧化物中的一种或多种。
在本公开的一种示例性实施例中，所述第一区域包括所述氧化物半导体层经过氢等离子处理形成的区域。
根据本公开的一个方面，提供一种显示装置，包括如上述任意一项所述的阵列基板。
根据本公开的一个方面，提供一种阵列基板制造方法，包括在衬底基板上依次形成的薄膜晶体管层以及钝化层，还包括：
在所述钝化层上涂覆第一颜色光刻胶，并通过构图工艺形成第一颜色色阻区图案；
在所述钝化层上涂覆第二颜色光刻胶，并通过构图工艺形成第二颜色色阻区图案；
在所述钝化层上涂覆第三颜色光刻胶，并通过构图工艺形成第三颜色色阻区图案；
在所述第一颜色色阻区、第二颜色色阻区以及第三颜色色阻区之上涂覆有机绝缘膜，并通过构图工艺形成有机绝缘层。
在本公开的一种示例性实施例中，还包括：在所述有机绝缘层上形成像素电极层；所述形成像素电极层包括：
在所述有机绝缘层上沉积氧化物半导体层；
对所述氧化物半导体层中的第一区域进行导体化处理。
在本公开的一种示例性实施例中，所述氧化物半导体层包括铟镓锌氧化物、锌锡氧化物以及锌铟氧化物中的一种或多种。
在本公开的一种示例性实施例中，对所述氧化物半导体层中的第一区域进行导体化处理包括：
在所述氧化物半导体层上涂覆第一光刻胶，并通过曝光显影去除所述第一区域上方的所述第一光刻胶；
对所述第一区域进行氢等离子处理；
剥离所述氧化物半导体层上剩余的所述第一光刻胶。
由上述技术方案可知，本公开提供的一种阵列基板，其优点和积极效果在于：
本公开提供的一种阵列基板，包括：衬底基板，位于衬底基板之上的薄膜晶体管层，位于薄膜晶体管层之上的钝化层，位于钝化层之上的色阻层，以及位于色阻层之上、用于隔离色阻层的有机绝缘层。
一方面，将色阻层直接制作在阵列基板内，能够有效解决液晶显示装置对盒工艺中因对位偏差造成的漏光等问题，进而提升显示开口率。
另一方面，现有技术中由于在不耐高温的色阻层上无法实现高温沉积SiNx而只能选择低温沉积SiNx，进而导致低温形成的SiNx膜质疏松隔离效果差，易产生气泡；本公开采用有机绝缘层替代氮化硅作为色阻层的隔离层，不仅可以提高隔离效果，而且无需低温沉积工艺，从而可以避免形成有CF的基板进入CVD腔室导致CF中的色阻扩散至CVD腔室进而造成污染，进而可以延长CVD腔室的维护周期，降低维护成本，提高产能。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出本公开示例性实施例中阵列基板的结构示意图；
图2示意性示出本公开示例性实施例中阵列基板的制备方法流程图；
图3示意性示出本公开示例性实施例中阵列基板的制备过程示意图一；
图4示意性示出本公开示例性实施例中阵列基板的制备过程示意图二；
图5示意性示出本公开示例性实施例中阵列基板的制备过程示意图三。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
虽然本说明书中使用相对性的用语，例如“上”、“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
本示例实施方式提出了一种阵列基板，参照图1所示，该阵列基板可以包括：衬底基板10；位于衬底基板10之上的薄膜晶体管层20；位于薄膜晶体管层20之上的钝化层30；位于钝化层30之上的色阻层40；以及位于色阻层40之上、用于隔离色阻层40的有机绝缘层50。当然，本公开提供的阵列基板还可以包括如取向层等其他膜层，本示例实施方式对此不做特殊限制。
根据本示例实施例中的阵列基板，一方面，将色阻层40直接制作在阵列基板内，能够有效解决液晶显示装置对盒工艺中因对位偏差造成的漏光等问题，进而提升显示开口率。另一方面，现有技术中由于在不耐高温的色阻层上无法实现高温沉积SiNx而只能选择低温沉积SiNx，进而导致低温形成的SiNx膜质疏松隔离效果差，易产生气泡；本公开采用有机绝缘层替代氮化硅作为色阻层的隔离层，不仅可以提高隔离效果，而且无需低温沉积工艺，从而可以避免形成有CF的基板进入CVD腔室导致CF中的色阻扩散至CVD腔室进而造成污染，进而可以延长CVD腔室的维护周期，降低维护成本，提高产能。
在本示例实施方式中，衬底基板10可以为玻璃基板或者柔性基板；其中，柔性基板的材质可以包括PEN(Polyethylene Naphthalate，聚萘二甲酸乙二醇酯)、PET(Polyethylene Terephthalate，聚对苯二甲酸乙二醇酯)、以及PI(Polyimide，聚酰亚胺)等柔性材料中的任一种。
在本示例实施方式中，参照图1所示，薄膜晶体管层20可以包括栅极201、栅绝缘层202、半导体有源层203、源极204和漏极205。其中，半导体有源层203的材质可以为非晶硅或者多晶硅，也可以为金属氧化物半导体例如IGZO(Indium GalliumZinc Oxide，铟镓锌氧化物)和ITZO((Indium Tin Zinc Oxide，铟锡锌氧化物)等中的一种或多种。栅绝缘层202可以为单层结构或者多层结构，其材质可以包括氧化硅SiO2、氮化硅SiNx、以及氮氧化硅SiON中的一种或多种，例如SiO2单层结构、SiNx/SiO2双层结构、SiON/SiO2双层结构、以及SiNx/SiON/SiO2三层结构等。
需要说明的是：在本示例实施方式中，薄膜晶体管层20的结构可以为底栅结构，在其他的示例实施方式中，薄膜晶体管层20的结构也可以为顶栅结构，需保证其漏极205与像素电极之间电连接即可，从而有利于实现薄膜晶体管层20的功能。
在本示例实施方式中，钝化层30的结构及材质可以与栅绝缘层202的结构及材质相类似。具体而言，钝化层30的结构可以为单层结构或者多层结构，其材质可以包括氧化硅SiO2、氮化硅SiNx、以及氮氧化硅SiON中的一种或多种，例如SiO2单层结构、SiNx/SiO2双层结构、SiON/SiO2双层结构、以及SiNx/SiON/SiO2三层结构等。
其中，薄膜晶体管层20的漏极205与像素电极之间需要保持电连接，则可能需要在钝化层30中形成过孔。
在本示例实施方式中，所述色阻层40可以包括红色图案层、绿色图案层以及蓝色图案层，也可以包括白色等其他颜色图案层，本示例实施方式对此不做特殊限制。
为了避免色阻层40中的污染物扩散进入液晶，相关技术中通常在色阻层40上涂覆氮化硅SiNx，后经固化形成色阻层40的隔离层。但该种方案存在两个问题：一是现有技术中常采用高温沉积SiNx形成隔离效果较好的隔离层，但由于CF色阻不耐高温，只得低温沉积SiNx，进而导致SiNx膜质疏松隔离效果差，易产生气泡；二是形成SiNx隔离层需要使形成有CF的基板进入CVD腔室进行低温沉积，则CF中的色阻可能会扩散至CVD腔室进而造成污染，从而缩短了CVD腔室维护周期，提高维护成本，影响产能。因此有必要提出更好的解决方案。
基于上述问题，在本示例实施方式中，可以采用有机绝缘层50替代氮化硅作为色阻层40的隔离层。应该考虑的是，由于薄膜晶体管层20的漏极205与像素电极之间需要保持电连接，则可能需要在有机绝缘层50和/或钝化层30中设置过孔，因此有机绝缘层50和/或钝化层30需要进行图案化设计。为了方便光刻，有机绝缘层50的材料可以采用可进行光刻的材料，具体可以包括聚酰亚胺树脂，也可以包括聚乙烯以及聚四氟乙烯中的一种或多种，本示例实施方式对此不做特殊限制。
在本示例实施方式中，阵列基板还可以包括位于有机绝缘层50之上的像素电极层60，像素电极层60可以包括间隔设置的第一区域和第二区域，第一区域为经过导体化处理的导电区域即像素电极601，第一区域的形状可以为梳状，梳状的像素电极601在端部相连，第二区域为未经过导体化处理的非导电区域。
进一步的，像素电极层60可以包括氧化物半导体层，氧化半导体材料可以包括铟镓锌氧化物、锌锡氧化物以及锌铟氧化物中的一种或多种，之后在光刻胶掩膜下通过氢等离子处理将第一区域形成导电区域。
在此基础上，当薄膜晶体管层20为图1所示的底栅结构时，像素电极601可以通过贯穿于钝化层30及有机绝缘层50的第一过孔801与薄膜晶体层20的漏极205实现电连接，以在该薄膜晶体管层20导通时接收数据线传输的数据电压信号。
在本示例实施方式中，参照图1所示，阵列基板还可以包括与薄膜晶体管层20的栅极201同层设置的公共电极线70，且该公共电极线70的材质可与薄膜晶体管层20的栅极201材质相同。
进一步的，公共电极线70可以通过贯穿于栅绝缘层202、钝化层30和有机绝缘层50的第二过孔802与公共电极701实现电连接，公共电极701可以接收该公共电极线70传输的公共电压信号。这样一来，像素电极601和公共电极701便可以分别获取各自所需的电压信号，从而产生用于驱动液晶偏转的电场。本示例实施例中，参照图1所示，像素电极601与公共电极701分别设置在不同的基板上，当然在其他的实施例中像素电极601与公共电极701也可以均设置在阵列基板；例如在IPS(In-Plane Switching，平面转换)显示模式中，像素电极与公共电极为狭缝电极，两者可以均形成在阵列基板上，且像素电极与公共电极的狭缝交错设置，则像素电极与公共电极可以进行图案化设计。
本示例实施方式还提供一种显示装置，包括上述的阵列基板。此外，该显示装置还可以包括上基板、胶框、背光膜组、偏光片等其他部分。本示例性实施例中对此不做特殊限定。其中，所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本示例实施方式还提供了一种阵列基板制造方法，包括在衬底基板10上依次形成的薄膜晶体管层20以及钝化层30。参照图2～图5所示，该阵列基板的制造方法可以包括：
S910、在钝化层30上涂覆第一颜色光刻胶，并通过构图工艺形成第一颜色色阻区图案；
S920、在钝化层30上涂覆第二颜色光刻胶，并通过构图工艺形成第二颜色色阻区图案；
S930、在钝化层30上涂覆第三颜色光刻胶，并通过构图工艺形成第三颜色色阻区图案；
S940、在第一颜色色阻区、第二颜色色阻区以及第三颜色色阻区之上涂覆有机绝缘膜，并通过构图工艺形成有机绝缘层50。
下面结合附图对本示例实施方式中阵列基板的制备过程进行详细的描述。
在步骤S910中，上述第一颜色光刻胶例如可以是红色(Red)光刻胶，也可以是其他颜色光刻胶，例如可以是蓝色或者黄色等等；本示例实施方式对此不做特殊限制。详细而言：在钝化层30上涂覆红色光刻胶，并利用掩模版对其曝光显影，以形成第一颜色色阻区图案(红色图案层)。
在步骤S920中，在本示例实施方式中，上述第二颜色光刻胶例如可以是绿色(Green)光刻胶，也可以是其他颜色光刻胶，例如可以是红色或者黄色等等；本示例实施方式对此不做特殊限制。详细而言：在钝化层30上涂覆绿色光刻胶，并利用掩模版对其曝光显影，以形成第二颜色色阻区图案(绿色图案层)。
在步骤S930中，在本示例实施方式中，上述第三颜色光刻胶例如可以是蓝色(Blue)光刻胶，也可以是其他颜色光刻胶，例如可以是红色或者黄色等等；本示例实施方式对此不做特殊限制。详细而言：在钝化层30上涂覆蓝色光刻胶，并利用掩模版对其曝光显影，以形成第三颜色色阻区图案(蓝色图案层)。
在步骤S940中，有机绝缘层50的材料则可以采用可进行光刻的材料，具体可以包括聚酰亚胺树脂，也可以包括聚乙烯以及聚四氟乙烯中的一种或多种，本示例实施方式对此不做特殊限制。详细而言：在上述S910～S930步骤中形成的三种颜色色阻区形成的色阻层40之上涂覆有机绝缘膜，并通过一次构图工艺在所述有机绝缘膜中形成贯穿于钝化层30及有机绝缘层50的第一过孔801以及贯穿于栅绝缘层202、钝化层30及有机绝缘层50的第二过孔802。
需要说明的是：由于薄膜晶体管层20的漏极205与像素电极之间需要保持电连接，则可能需要在有机绝缘层50和/或钝化层30中形成过孔，即如图3中所示第一过孔801。因此有机绝缘层50和/或钝化层30需要进行图案化设计。当需要在钝化层30中形成过孔时，可以在本步骤中同时对有机绝缘层50以及钝化层30进行一次构图处理，也可以在形成钝化层30之后单独对有机绝缘层50进行一次构图处理，本实施例优先前者。
在本示例实施方式中，阵列基板制造方法还可以包括在有机绝缘层50上形成像素电极层60。参照图4～图5所示，形成像素电极层60的材料则可以采用氧化物半导体材料，氧化半导体材料可以包括铟镓锌氧化物、锌锡氧化物以及锌铟氧化物中的一种或多种，本示例实施方式对此不做特殊限制。
像素电极层60可以包括间隔设置的第一区域和第二区域，第一区域为经过导体化处理的导电区域即像素电极601，第一区域的形状可以为梳状，梳状的像素电极601可以在端部相连，余下的第二区域为未经过导体化处理的非导电区域。
详细而言，在有机绝缘层50上沉积氧化物半导体层，在其上涂覆第一光刻胶并利用掩模版对其曝光，再对曝光后的基板进行显影，以去除第一区域上方的第一光刻胶，对暴露出的第一区域进行氢等离子处理；随后剥离氧化物半导体层上剩余的光刻胶，以在平坦的氧化物半导体层中形成梳状的像素电极601。需要补充的是，所述掩模版上预设与第一区域相应的图案，图案可以为梳状，也可以为其他形状，本实施例在此不做具体限定。此种成膜方式使得形成的像素电极无须刻蚀工序，进而提高图形的均匀性。
在此基础上，当薄膜晶体管层20为图1所示的底栅结构时，像素电极601可以通过贯穿于钝化层30及有机绝缘层50的第一过孔801与薄膜晶体管层20的漏极205实现电连接，以在该薄膜晶体管层20导通时接收数据线传输的数据电压信号。
此外，参照图1所示，像素电极层60还可以包括一用于导通公共电极线70及公共电极701的导电区域602，该导电区域602可通过贯穿于栅绝缘层202、钝化层30和有机绝缘层50的第二过孔802导通公共电极线70及公共电极701。这样一来，公共电极701可以接收该公共电极线70传输的公共电压信号。像素电极601和公共电极701便可以分别获取各自所需的电压信号，从而产生用于驱动液晶偏转的电场。
需要说明的是：上述第二过孔802依次贯穿于栅绝缘层202、钝化层30和有机绝缘层50，因此有机绝缘层50、钝化层30和/或栅绝缘层202需要进行图案化设计。当需要在三者中形成过孔时，可以在步骤S940中形成有机绝缘层50的过程中同时对钝化层30以及栅绝缘层202进行一次构图处理形成第二过孔802；也可以在形成栅绝缘层202、钝化层30之后单独对有机绝缘层50进行一次构图处理，本实施例优先前者。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
Claims (10)
1.一种阵列基板，其特征在于，包括：
衬底基板；
位于所述衬底基板之上的薄膜晶体管层；
位于所述薄膜晶体管层之上的钝化层；
位于所述钝化层之上的色阻层；以及
位于所述色阻层之上、用于隔离所述色阻层的有机绝缘层。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
位于所述有机绝缘层之上的像素电极层，所述像素电极层包括间隔设置的第一区域和第二区域，所述第一区域为经过导体化处理的导电区域，所述第二区域为未经过导体化处理的非导电区域。
3.根据权利要求2所述的阵列基板，其特征在于，所述像素电极层包括氧化物半导体层。
4.根据权利要求3所述的阵列基板，其特征在于，所述氧化物半导体层包括铟镓锌氧化物、锌锡氧化物以及锌铟氧化物中的一种或多种。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一区域包括所述氧化物半导体层经过氢等离子处理形成的区域。
6.一种显示装置，其特征在于，包括如权利要求1～5任意一项所述的阵列基板。
7.一种阵列基板制造方法，包括在衬底基板上依次形成的薄膜晶体管层以及钝化层，其特征在于，还包括：
在所述钝化层上涂覆第一颜色光刻胶，并通过构图工艺形成第一颜色色阻区图案；
在所述钝化层上涂覆第二颜色光刻胶，并通过构图工艺形成第二颜色色阻区图案；
在所述钝化层上涂覆第三颜色光刻胶，并通过构图工艺形成第三颜色色阻区图案；
在所述第一颜色色阻区、第二颜色色阻区以及第三颜色色阻区之上涂覆有机绝缘膜，并通过构图工艺形成有机绝缘层。
8.根据权利要求7所述的阵列基板制造方法，其特征在于，还包括：在所述有机绝缘层上形成像素电极层；所述形成像素电极层包括：
在所述有机绝缘层上沉积氧化物半导体层；
对所述氧化物半导体层中的第一区域进行导体化处理。
9.根据权利要求8所述的阵列基板制造方法，其特征在于，所述氧化物半导体层包括铟镓锌氧化物、锌锡氧化物以及锌铟氧化物中的一种或多种。
10.根据权利要求9所述的阵列基板制造方法，其特征在于，对所述氧化物半导体层中的第一区域进行导体化处理包括：
在所述氧化物半导体层上涂覆第一光刻胶，并通过曝光显影去除所述第一区域上方的所述第一光刻胶；
对所述第一区域进行氢等离子处理；
剥离所述氧化物半导体层上剩余的所述第一光刻胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710338145.6A CN107170754B (zh) | 2017-05-15 | 2017-05-15 | 显示装置、阵列基板及阵列基板制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710338145.6A CN107170754B (zh) | 2017-05-15 | 2017-05-15 | 显示装置、阵列基板及阵列基板制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107170754A true CN107170754A (zh) | 2017-09-15 |
| CN107170754B CN107170754B (zh) | 2021-04-23 |
Family
ID=59815037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710338145.6A Active CN107170754B (zh) | 2017-05-15 | 2017-05-15 | 显示装置、阵列基板及阵列基板制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107170754B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107367782A (zh) * | 2017-09-14 | 2017-11-21 | 京东方科技集团股份有限公司 | 一种彩膜基板、显示面板和显示装置 |
| CN109786257A (zh) * | 2019-01-18 | 2019-05-21 | 惠科股份有限公司 | 薄膜晶体管的制作方法、阵列基板和显示面板 |
| CN110673386A (zh) * | 2019-10-15 | 2020-01-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
| CN113066802A (zh) * | 2021-03-19 | 2021-07-02 | 合肥京东方显示技术有限公司 | 一种显示基板的制备方法、显示基板和显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW564327B (en) * | 2002-10-14 | 2003-12-01 | Hannstar Display Corp | Active color filter on array structure and its manufacturing method |
| US20090121232A1 (en) * | 2007-11-13 | 2009-05-14 | Chul Huh | Array substrate, method for manufacturing the same and display panel having the same |
| KR20110067261A (ko) * | 2009-12-14 | 2011-06-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| CN103744224A (zh) * | 2013-12-27 | 2014-04-23 | 深圳市华星光电技术有限公司 | 阵列基板及用该阵列基板的液晶显示面板 |
| CN104062816A (zh) * | 2014-06-09 | 2014-09-24 | 深圳市华星光电技术有限公司 | 液晶面板及显示装置 |
| CN104218063A (zh) * | 2013-05-30 | 2014-12-17 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
| CN105093759A (zh) * | 2015-09-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| CN106468836A (zh) * | 2015-08-21 | 2017-03-01 | 三星显示有限公司 | 显示装置及其制造方法 |
-
2017
- 2017-05-15 CN CN201710338145.6A patent/CN107170754B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW564327B (en) * | 2002-10-14 | 2003-12-01 | Hannstar Display Corp | Active color filter on array structure and its manufacturing method |
| US20090121232A1 (en) * | 2007-11-13 | 2009-05-14 | Chul Huh | Array substrate, method for manufacturing the same and display panel having the same |
| KR20110067261A (ko) * | 2009-12-14 | 2011-06-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| CN104218063A (zh) * | 2013-05-30 | 2014-12-17 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
| CN103744224A (zh) * | 2013-12-27 | 2014-04-23 | 深圳市华星光电技术有限公司 | 阵列基板及用该阵列基板的液晶显示面板 |
| CN104062816A (zh) * | 2014-06-09 | 2014-09-24 | 深圳市华星光电技术有限公司 | 液晶面板及显示装置 |
| CN106468836A (zh) * | 2015-08-21 | 2017-03-01 | 三星显示有限公司 | 显示装置及其制造方法 |
| CN105093759A (zh) * | 2015-09-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107367782A (zh) * | 2017-09-14 | 2017-11-21 | 京东方科技集团股份有限公司 | 一种彩膜基板、显示面板和显示装置 |
| CN107367782B (zh) * | 2017-09-14 | 2021-02-26 | 京东方科技集团股份有限公司 | 一种彩膜基板、显示面板和显示装置 |
| CN109786257A (zh) * | 2019-01-18 | 2019-05-21 | 惠科股份有限公司 | 薄膜晶体管的制作方法、阵列基板和显示面板 |
| CN110673386A (zh) * | 2019-10-15 | 2020-01-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
| CN113066802A (zh) * | 2021-03-19 | 2021-07-02 | 合肥京东方显示技术有限公司 | 一种显示基板的制备方法、显示基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107170754B (zh) | 2021-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10998353B2 (en) | Array substrate and display device | |
| CN107170754A (zh) | 显示装置、阵列基板及阵列基板制作方法 | |
| US11049889B2 (en) | Method for preparing array substrate by stripping first photo-resist layer through wet etching before forming ohm contact layer and active layer | |
| WO2017049842A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2014206015A1 (zh) | 阵列基板、其制备方法及显示装置 | |
| CN102655155A (zh) | 阵列基板及其制造方法和显示装置 | |
| CN107479287A (zh) | 阵列基板及其制作方法 | |
| JP2006093656A (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
| WO2018209761A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| KR102314509B1 (ko) | Tft 기판의 제조 방법 및 tft 기판 | |
| US11755133B2 (en) | Array substrate and method for manufacturing same, and display device | |
| US10204928B2 (en) | Display substrate, liquid crystal display panel and display apparatus having the same, and fabricating method thereof | |
| CN110989252B (zh) | 一种显示面板、制作方法及电子设备 | |
| US20190043898A1 (en) | Array substrate motherboard, method for manufacturing the same, and display device | |
| CN107561800A (zh) | 一种阵列基板、显示面板和显示装置 | |
| US20070218576A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| US11237657B2 (en) | Array substrate, method of manufacturing array substrate, display panel and display apparatus | |
| KR20010058159A (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| WO2015021720A1 (zh) | 一种阵列基板及其制备方法及显示装置 | |
| US20180122924A1 (en) | Array substrate and method of manufacturing the same, and display device | |
| WO2015180302A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN107507850A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN113467145B (zh) | 阵列基板及制作方法、显示面板 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN105914212A (zh) | 阵列基板及其制作方法、以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |