CN105914212A - 阵列基板及其制作方法、以及显示装置 - Google Patents

阵列基板及其制作方法、以及显示装置 Download PDF

Info

Publication number
CN105914212A
CN105914212A CN201610301057.4A CN201610301057A CN105914212A CN 105914212 A CN105914212 A CN 105914212A CN 201610301057 A CN201610301057 A CN 201610301057A CN 105914212 A CN105914212 A CN 105914212A
Authority
CN
China
Prior art keywords
electrode
layer
array base
source
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610301057.4A
Other languages
English (en)
Other versions
CN105914212B (zh
Inventor
罗兴友
蔡佩芝
陈希
马磊
李金钰
李彦辰
庞凤春
曹雪
侯少军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610301057.4A priority Critical patent/CN105914212B/zh
Publication of CN105914212A publication Critical patent/CN105914212A/zh
Priority to US15/555,307 priority patent/US10175546B2/en
Priority to PCT/CN2017/071521 priority patent/WO2017193632A1/zh
Application granted granted Critical
Publication of CN105914212B publication Critical patent/CN105914212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施例提供阵列基板及其制作方法、以及显示装置。阵列基板包括多个像素结构，像素结构包括依次设置的栅极、栅极绝缘层、有源层、源极和漏极、钝化层。其中，像素结构还包括第一电极、第二电极。第一电极位于栅极绝缘层和钝化层之间，第一电极与源极电连接。第二电极位于钝化层上。其中，钝化层包括第一过孔，第二电极通过第一过孔与源极电连接。根据本发明的实施例，增加了像素电路中的存储电容，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。

Description

阵列基板及其制作方法、以及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及阵列基板及其制作方法、以及显示装置。
背景技术
目前，随着显示产品广泛应用于人们的生活中，人们对显示产品的画面显示品质也提出了更高的要求。例如，提出了高像素密度(Pixels Per Inch，PPI)、高亮度等要求。面板厂商在开发高PPI的扭曲向列型(TwistedNematic，TN)显示屏时为了满足客户的高亮度要求，会最大程度地提高像素的开口率，这样留给像素电路中存储电容的空间会相应降低，因此，显示屏画面闪烁的风险随之升高。
发明内容
本发明的实施例提供了阵列基板及其制作方法、以及显示装置。
根据本发明的第一个方面，提供了一种阵列基板，包括多个像素结构，像素结构包括依次设置的栅极、栅极绝缘层、有源层、源极和漏极、钝化层。其中，像素结构还包括第一电极、第二电极。第一电极位于栅极绝缘层和钝化层之间，第一电极与源极电连接。第二电极位于钝化层上。其中，钝化层包括第一过孔，第二电极通过第一过孔与源极电连接。
在本发明的实施例中，第一电极和第二电极为像素电极，并且第一电极和第二电极在基板上的投影重合。
在本发明的实施例中，第一电极位于源极和钝化层之间。
在本发明的实施例中，第一过孔贯穿第一电极。
在本发明的实施例中，第一电极位于栅极绝缘层和源极之间。
在本发明的实施例中，阵列基板还包括周边区域，周边区域包括依次设置的栅极层、栅极绝缘层、源漏层、钝化层。其中，周边区域还包括第一电极层、第二电极层。第一电极层位于栅极绝缘层和钝化层之间，第一电极层与源漏层电连接。第二电极层位于钝化层上。其中，钝化层包括第二过孔以及第三过孔。第二电极层通过第二过孔与源漏层电连接。第三过孔贯穿栅极绝缘层，第二电极层通过第三过孔与第一电极层以及栅极层电连接。
在本发明的实施例中，在周边区域，第一电极层位于源漏层和钝化层之间，并且第二过孔贯穿第一电极层。
在本发明的实施例中，在周边区域，第一电极层位于源漏层和所述栅极绝缘层之间。
在本发明的实施例中，在周边区域，第三过孔贯穿第一电极层。
在本发明的实施例中，周边区域还包括位于栅极绝缘层和源漏层之间的有源层。
在本发明的实施例中，第一电极层和第二电极层在基板上的投影重合。
根据本发明的第二个方面，提供了一种阵列基板的制作方法，用于制作上述的阵列基板，制作方法包括形成多个像素结构。其中形成多个像素结构的步骤包括：形成栅极。形成栅极绝缘层。形成有源层。形成源极和漏极。形成钝化层。其中，形成像素结构还包括：形成第一电极，第一电极位于栅极绝缘层和钝化层之间，第一电极与源极电连接。形成第二电极，第二电极位于钝化层上。其中，形成钝化层包括：形成第一过孔，第二电极通过第一过孔与源极电连接。
在本发明的实施例中，使用相同的掩膜版形成第一电极和第二电极。
在本发明的实施例中，第一电极位于源极和钝化层之间。
在本发明的实施例中，第一过孔贯穿第一电极层。
在本发明的实施例中，第一电极层位于栅极绝缘层和源极之间。
在本发明的实施例中，阵列基板还包括周边区域，形成周边区域包括：形成栅极层。形成栅极绝缘层。形成源漏层。形成钝化层。其中，形成周边区域还包括：形成第一电极层，第一电极层位于栅极绝缘层和钝化层之间，第一电极层与源漏层电连接。形成第二电极层，第二电极层位于钝化层上。其中，形成钝化层包括：形成第二过孔以及第三过孔。第二电极层通过第二过孔与源漏层电连接。第三过孔贯穿栅极绝缘层，第二电极层通过第三过孔与第一电极层以及栅极层电连接。
在本发明的实施例中，在周边区域，第一电极层位于源漏层和钝化层之间，并且第二过孔贯穿第一电极层。
在本发明的实施例中，在周边区域，第一电极层位于栅极绝缘层和源漏层之间。
在本发明的实施例中，在周边区域，第三过孔贯穿第一电极层。
在本发明的实施例中，形成周边区域还包括形成有源层，有源层位于栅极绝缘层和源漏层之间。
在本发明的实施例中，使用相同的掩膜版形成第一电极层和第二电极层。
根据本发明的第三个方面，提供了一种显示装置，包括上述的阵列基板。
根据本发明的实施例的阵列基板及其制作方法、以及显示装置，在像素结构，通过设计等电势的双层像素电极，增加像素电路中的存储电容，同时保证液晶电容；并且能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。在防静电短路环中降低连接电阻，能够达到更好的电连接的效果。
附图说明
为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中：
图1是阵列基板的像素结构的结构示意图；
图2是阵列基板的周边区域中防静电短路环的结构示意图；
图3是本发明的第一实施例的阵列基板的像素结构的截面的结构示意图；
图4是本发明的第一实施例的阵列基板的周边区域的截面的结构示意图；
图5是用于制作图3和图4所示的阵列基板的制作方法的第一个流程图；
图6是用于制作图3和图4所示的阵列基板的制作方法的第二个流程图；
图7是本发明的第二实施例的阵列基板的像素结构的截面的结构示意图；
图8是本发明的第二实施例的阵列基板的周边区域的截面的结构示意图；
图9是用于制作图7和图8所示的阵列基板的制作方法的第一个流程图；
图10是用于制作图7和图8所示的阵列基板的制作方法的第二个流程图；
图11是用于制作图7和图8所示的阵列基板的制作方法的第三个流程图；
图12是本发明的第三实施例的阵列基板的像素结构的截面的结构示意图；
图13是本发明的第三实施例的阵列基板的周边区域的截面的结构示意图；
图14是用于制作图12和图13所示的阵列基板的制作方法的流程图；
图15是本发明的第四实施例的阵列基板的像素结构的截面的结构示意图；
图16是本发明的第四实施例的阵列基板的周边区域的截面的结构示意图；
图17是用于制作图15和图16所示的阵列基板的制作方法的第一个流程图；
图18是用于制作图15和图16所示的阵列基板的制作方法的第二个流程图；
图19是本发明的第五实施例的阵列基板的像素结构的截面的结构示意图；
图20是本发明的第五实施例的阵列基板的周边区域的截面的结构示意图；
图21是用于制作图19和图20所示的阵列基板的制作方法的流程图；
图22是本发明的第六实施例的阵列基板的像素结构的截面的结构示意图；
图23是本发明的第六实施例的阵列基板的周边区域的截面的结构示意图；
图24是用于制作图22和图23所示的阵列基板的制作方法的流程图。
具体实施方式
为了使本发明的实施例更加清楚，下面将结合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本发明保护的范围。
图1是阵列基板的像素结构的结构示意图。图2是阵列基板的周边区域中防静电短路环的结构示意图。
在像素结构中，为了形成像素电路的存储电容来保持像素电极的数据电压，通常在数据线1两侧，在栅极层2上设置连接公共电极3的金属条。栅极层2的金属条为是不透明的栅极层金属，因其兼有挡光的作用故又称之为的“挡光条”(Shielding Bar，S/B)。电极层5通过钝化层6的第一过孔8与像素电路中薄膜晶体管TFT位于源漏层的源极连接，实现数据电压的传递。电极层5与挡光条4形成存储电容。此外，电极层5还要与对应的彩膜基板的电极形成液晶电容，以用于控制液晶偏转。一般而言，挡光条4的存在会影响像素的开口率，存储电容容量越高，挡光条4面积越大，则相应的开口率越低。
面板厂商在开发出来的显示屏因存储电容偏低而出现画面闪烁(Flicker)时，常规的做法是变更掩膜版(Mask)，以改变像素电路中层结构的图形，提高像素电路结构中的存储电容容量，但是由于掩模造价高昂，产品开发成本会显著升高，此外，像素开口率也会受到影响。
在周边区域中，电极层5通过钝化层的第二过孔9与源漏层13连接，并且通过钝化层6的第三过孔10与栅极层2连接，形成防静电短路环，实现静电防护。
上述结构中，存储电容的容量和增加防静电短路环的导通性仍然需要改进。
图3是本发明的第一实施例的阵列基板的像素结构的截面的结构示意图。图4是本发明的第一实施例的阵列基板的周边区域的截面的结构示意图。
在本发明的实施例中，提供了一种阵列基板，包括多个像素结构，像素结构包括依次设置的栅极(位于栅极层2)、栅极绝缘层11、有源层12、源极和漏极(位于源漏层13)、钝化层6。其中，像素结构还包括第一电极(位于第一电极层14)、第二电极(位于第二电极层15)。第一电极位于栅极绝缘层11和钝化层6之间，第一电极与源极电连接。第二电极位于钝化层6上。其中，钝化层6包括第一过孔8，第二电极通过第一过孔8与源极电连接。
在本发明的实施例中，第一电极和第二电极为像素电极，并且第一电极和第二电极在基板上的投影重合。
如图3所示，第一电极可以位于源极和钝化层6之间。
像素电路中晶体管TFT的位于源漏层13的源极(Source)、第一电极以及第二电极通过贯穿钝化层6的第一过孔8电连接，电位彼此相等。第一电极与第二电极作为像素电极，形成“双像素电极”结构。
以下，对于本发明的实施例中的“双像素电极”改善画面闪烁问题的原理进行说明。
画面闪烁与像素电路中晶体管TFT截止时栅极电压压降引起的像素电极压降的波动程度相关，波动程度越大，画面闪烁越厉害。像素电路中晶体管TFT的栅极截止时像素电极压降ΔVp由公式(1)表示。
ΔV p = C g s · ( V G H - V G L ) C g s + C l c + C s t - - - ( 1 )
其中为，Cgs为像素晶体管TFT源极与栅极之间的电容，VGH和VGL分别为栅极的导通和截止时施加的电压，为外加驱动电压，Clc为第二电极与相对应的彩膜基板的电极形成的液晶电容，Cst为第一电极与公共电极3(即挡光条4)形成的存储电容。
液晶在画面显示时会发生旋转，Clc也会发生变化，定义Clc_max和Clc_min分别为液晶电容的最大值和最小值，ΔVp_max和ΔVp_min分别为栅极关闭时栅极电压压降引起的像素电极压降的最大值和最小值，则有：
ΔV p _ m a x = C g s · ( V G H - V G L ) C g s + C l c _ m i n + C s t - - - ( 2 )
ΔV p _ m i n = C g s · ( V G H - V G L ) C g s + C l c _ m a x + C s t - - - ( 3 )
像素电极压降的波动程度由式(4)表示。
Ω＝ΔVp_max-ΔVp_min (4)
Ω可以表征液晶显示屏工作时显示画面的闪烁程度的大小，Ω越大，闪烁程度越严重。
根据公式(1)～公式(4)可得如下式(5)
Ω = C g s · ( V G H - V G L ) · ( C l c _ max - C l c _ min ) ( C g s + C l c _ max + C s t ) · ( C g s + C l c _ min + C s t ) - - - ( 5 )
当液晶盒厚、外加驱动电压VGH、VGL等其他条件不变时，本发明实施例提供的像素结构中的第二电极与彩膜基板的电极形成的液晶电容的最大值Clc_max和最小值Clc_min均不变。但是由于第一电极与挡光条4间仅有栅极绝缘层11作为电介质层，而不是常规的钝化层6和栅极绝缘层11，第一电极与挡光条4间距离更近，在交叠面积不变的情况下，形成的存储电容Cst会显著增加。由式(5)可以看出，Ω随着Cst的增加而降低，显示屏画面闪烁程度减轻。
根据本发明的实施例，增加了像素电路中的存储电容，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
在本发明的实施例中，阵列基板的周边区域包括依次设置的栅极层2、栅极绝缘层11、源漏层13、钝化层6。其中，周边区域还包括第一电极层14、第二电极层15。第一电极层14位于栅极绝缘层11和钝化层6之间，第一电极层14与源漏层13电连接。第二电极层15位于钝化层6上。其中，钝化层包括第二过孔9以及第三过孔10。第二电极层9通过第二过孔9与源漏层13电连接。第三过孔10贯穿栅极绝缘层11，第二电极层15通过第三过孔10与第一电极层14以及栅极层2电连接。
如图4所示，第一电极层14可以位于源漏层13和钝化层6之间。
周边区域的上述结构可以用于形成防静电短路环，其中，第一电极层14的与第二过孔9相邻的部分和与第三过孔10相邻的部分相互电连接。第二电极层15的与第二过孔9相邻的部分和与第三过孔10相邻的部分相互电连接。这样，在防静电短路环中同时存在有“源漏层13-第一电极层14-第二电极层15-第一电极层14-栅极层2”和“源漏层13-第一电极层14-栅极层2”的连接方式。第一电极层14与第二电极层15并联，降低了连接电阻，能够达到更好的电连接的效果。
图5是用于制作图3和图4所示的阵列基板的制作方法的第一个流程图。图6是用于制作图3和图4所示的阵列基板的制作方法的第二个流程图。
在本发明的实施例中，提供了阵列基板的制作方法，用于制作上述阵列基板，制作方法包括形成多个像素结构。其中形成多个像素结构的步骤包括：形成栅极。形成栅极绝缘层。形成有源层。形成源极和漏极。形成钝化层。其中，形成像素结构还包括：形成第一电极，第一电极位于栅极绝缘层和钝化层之间，第一电极与源极电连接。形成第二电极，第二电极位于钝化层上。其中，形成钝化层包括：形成第一过孔，第二电极通过第一过孔与源极电连接。
在本发明的实施例中，形成周边区域包括：形成栅极层。形成栅极绝缘层。形成源漏层。形成钝化层。其中，形成周边区域还包括：形成第一电极层，第一电极层位于栅极绝缘层和钝化层之间。形成第二电极层，第二电极层位于钝化层上。其中，形成周边区域还包括：形成第一电极层，第一电极层位于栅极绝缘层和钝化层之间，第一电极层与源漏层电连接。形成第二电极层，第二电极层位于钝化层上。其中，形成钝化层包括：形成第二过孔以及第三过孔。第二电极层通过第二过孔与源漏层电连接。第三过孔贯穿栅极绝缘层，第二电极层通过第三过孔与第一电极层以及栅极层电连接。
上述像素结构和周边区域可以同时形成，此时，像素结构和周边区域中相同层同时形成，只需在不同区域中形成不同的图案以实现相应的功能。也就是说，第一过孔、第二过孔、第三过孔也可以同时形成。
在本发明的实施例中，形成第一过孔包括：形成第一过孔位置的贯穿栅极绝缘层的部分，包括：在栅极绝缘层上进行光刻胶涂覆。掩模遮挡。曝光。显影。刻蚀，在像素结构中的第一过孔位置，对于栅极绝缘层进行刻蚀。光刻胶剥离。以及，形成第一过孔的贯穿钝化层的部分，包括：在钝化层上进行光刻胶涂覆。掩模遮挡。曝光。显影。刻蚀，在像素结构中的第一过孔位置，对于钝化层进行刻蚀。光刻胶剥离。其中，形成第一过孔的贯穿栅极绝缘层的部分和形成第一过孔的贯穿钝化层的部分使用相同的掩膜版。
在本发明的实施例中，第二过孔和第三过孔同时形成，并且形成第二过孔和第三过孔包括：形成第二过孔和第三过孔的贯穿栅极绝缘层的部分，包括：在栅极绝缘层上进行光刻胶涂覆。掩模遮挡。曝光。显影。刻蚀。光刻胶剥离。以及，形成第二过孔和第三过孔的贯穿钝化层的部分，包括：在钝化层上进行光刻胶涂覆。掩模遮挡。曝光。显影。刻蚀，在周边区域中的第二过孔位置以及第三过孔的位置，对于钝化层进行刻蚀。光刻胶剥离。其中，形成第二过孔和第三过孔的贯穿栅极绝缘层的部分和形成第二过孔和第三过孔的贯穿钝化层的部分使用相同的掩膜版。
如图5所示，阵列基板的制作方法可以包括：沉积栅极层；形成栅极层图案；沉积栅极绝缘层；沉积有源层；形成有源层图案；形成栅极绝缘层图案(即，形成栅极绝缘层的过孔)；沉积源漏层；形成源漏层图案；沉积第一电极层；形成第一电极层图案；沉积钝化层；形成钝化层图案(即，形成钝化层的过孔)；沉积第二电极层；形成第二电极层图案。
如图6所示的第二个流程图，与图5所示的制作方法的流程的不同点在于形成栅极绝缘层的过孔与形成有源层图案的先后顺序。
如前所述，形成每一层的图案方式很多，例如，形成每一层的图案均可以包含光刻胶涂覆、掩膜遮挡、曝光、显影、刻蚀、光刻胶剥离等工艺，这里不做详细描述。
在本发明的实施例中，第一电极层和第二电极层形成过程中使用相同的掩膜版。钝化层6和栅极绝缘层11形成过程中使用相同的掩膜版。相同的掩膜版可以是同一张掩膜版。使用相同的掩膜版，可以有效节省成本。并且，对于像素结构，可以有效提高存储电容，对于周边区域，可以有效提高防静电短路环的导通性能。
具体而言，第一电极层和第二电极层的设置增加了像素电路中的存储电容，能够减轻显示屏画面闪烁，并且，使用相同的掩膜版形成第一电极层和第二电极层，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
使用相同的掩膜版形成钝化层6和栅极绝缘层11的过孔，可以有效地实现栅极层与源漏层间的过孔跨接，并且同时存在有“源漏层-第一电极层14-第二电极层15-第一电极层14-栅极层”和“源漏层-第一电极层14-栅极层”的连接方式，第一电极层14与第二电极层15并联，在一定程度上降低了过孔跨接电阻。
图7是本发明的第二实施例的阵列基板的像素结构的截面的结构示意图。图8是本发明的第二实施例的阵列基板的周边区域的截面的结构示意图。
第二实施例与第一实施例不同之处在于，第一电极层14的图案在源漏层13图案之下。第二实施例与第一实施例其它结构都相同，不再详述。
从图7和图8也可以看出，在像素电路中，增加了像素电路中的存储电容，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
在防静电短路环中同时存在有“源漏层13-第一电极层14-第二电极层15-第一电极层14-栅极层2”和“源漏层13-第一电极层14-栅极层2”的连接方式。第一电极层14与第二电极层15并联，降低了连接电阻，能够达到更好的电连接的效果。
图9是用于制作图7和图8所示的阵列基板的制作方法的第一个流程图。图10是用于制作图7和图8所示的阵列基板的制作方法的第二个流程图。图11是用于制作图7和图8所示的阵列基板的制作方法的第三个流程图。
第二实施例的阵列基板的制作方法与第一实施例的阵列基板的制作方法最大的不同之处在于，首先形成第一电极层，然后形成源漏层。
如图9所示，阵列基板的制作方法可以包括：沉积栅极层；形成栅极层图案；沉积栅极绝缘层；形成栅极绝缘层图案(即，形成栅极绝缘层的过孔)；沉积第一电极层；形成第一电极层图案；沉积有源层；形成有源层图案；沉积源漏层；形成源漏层图案；沉积钝化层；形成钝化层图案(即，形成钝化层的过孔)；沉积第二电极层；形成第二电极层图案。
在图9中，依次形成栅极绝缘层图案、第一电极层图案、有源层图案。在图10中，依次形成栅极绝缘层图案、有源层图案、第一电极层图案。在图11中，依次形成有源层图案、栅极绝缘层图案、第一电极层图案。
这三个流程图的不同点在于栅极绝缘层图案、有源层图案、第一电极层图案三者的先后顺序不同。
同样地，第一电极层和第二电极层的设置增加了像素电路中的存储电容，能够减轻显示屏画面闪烁，并且，使用相同的掩膜版形成第一电极层和第二电极层，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
使用相同的掩膜版形成钝化层6和栅极绝缘层11的过孔，可以有效地实现栅极层与源漏层间的过孔跨接，并且同时存在有“源漏层-第一电极层14-第二电极层15-第一电极层14-栅极层”和“源漏层-第一电极层14-栅极层”的连接方式，第一电极层14与第二电极层15并联，在一定程度上降低了过孔跨接电阻。
图12是本发明的第三实施例的阵列基板的像素结构的截面的结构示意图。图13是本发明的第三实施例的阵列基板的周边区域的截面的结构示意图。
第三实施例与第一实施例的不同之处在于，在周边区域的静电短路环中，在源漏层下方，仍然存在有源层。
从图12和图13也可以看出，在像素电路中，增加了像素电路中的存储电容，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
在防静电短路环中同时存在有“源漏层13-第一电极层14-第二电极层15-第一电极层14-栅极层2”和“源漏层13-第一电极层14-栅极层2”的连接方式。第一电极层14与第二电极层15并联，降低了连接电阻，能够达到更好的电连接的效果。
图14是用于制作图12和图13所示的阵列基板的制作方法的流程图。
第三实施例的阵列基板的制作方法与第一实施例的阵列基板的制作方法最大的不同之处在于，基于四次掩膜(4Mask)工艺。
如图14所示，制作方法基于四次掩膜(4Mask)工艺，包括：沉积栅极层；形成栅极层图案；沉积栅极绝缘层；形成栅极绝缘层图案(即，形成栅极绝缘层的过孔)；沉积有源层；沉积源漏层；使用半色调掩模(HalfTone Mask)形成有源层以及源漏层的图案；沉积第一电极层；形成第一电极层图案；沉积钝化层；形成钝化层的图案(即，形成钝化层的过孔)；沉积第二电极层；形成第二电极层图案。
同样地，第一电极层和第二电极层的设置增加了像素电路中的存储电容，能够减轻显示屏画面闪烁，并且，使用相同的掩膜版形成第一电极层和第二电极层，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
使用相同的掩膜版形成钝化层6和栅极绝缘层11的过孔，可以有效地实现栅极层与源漏层间的过孔跨接，并且同时存在有“源漏层-第一电极层14-第二电极层15-第一电极层14-栅极层”和“源漏层-第一电极层14-栅极层”的连接方式，第一电极层14与第二电极层15并联，在一定程度上降低了过孔跨接电阻。
图15是本发明的第四实施例的阵列基板的像素结构的截面的结构示意图。图16是本发明的第四实施例的阵列基板的周边区域的截面的结构示意图。
第四实施例与第一实施例不同之处在于，第一电极层14的图案在源漏层13图案之下，第三过孔贯穿第一电极层14层。第四实施例与第一实施例其它结构都相同，不再详述。
从图15和图16也可以看出，在像素电路中，增加了像素电路中的存储电容，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
在防静电短路环中同时存在有“源漏层13-第一电极层14-第二电极层15-第一电极层14-栅极层2”和“源漏层13-第一电极层14-栅极层2”的连接方式。第一电极层14与第二电极层15并联，降低了连接电阻，能够达到更好的电连接的效果。
并且，第一电极层14、第二电极层15、栅极层2两两之间均通过第三过孔10连接，增强了导通性。
图17是用于制作图15和图16所示的阵列基板的制作方法的第一个流程图。图18是用于制作图15和图16所示的阵列基板的制作方法的第二个流程图。
第四实施例的阵列基板的制作方法与第一实施例的阵列基板的制作方法最大的不同之处在于，在沉积钝化层后，形成贯穿多层的过孔。
在本发明的实施例中，在上述阵列基板的制作方法中，形成第一过孔包括：在钝化层上进行光刻胶涂覆。掩模遮挡。曝光。显影。刻蚀，在像素结构中的第一过孔位置，对于钝化层以及栅极绝缘层依次进行刻蚀。光刻胶剥离。
在本发明的实施例中，在上述阵列基板的制作方法中，第二过孔和第三过孔同时形成，并且形成第二过孔和第三过孔包括：在钝化层上进行光刻胶涂覆。掩模遮挡。曝光。显影。刻蚀，在周边区域中的第二过孔位置以及第三过孔的位置，对于钝化层、第一电极层以及栅极绝缘层依次进行刻蚀。光刻胶剥离。
根据本发明的实施例，对于贯穿多层的过孔，在一次光刻胶涂覆后，进行多次刻蚀，简化了工艺流程，进一步降低了成本。
如图23所示，制作方法的一个流程包括：沉积栅极层；形成栅极层图案；沉积栅极绝缘层；沉积有源层；形成有源层图案；沉积第一电极层；形成第一电极层图案；沉积源漏层；形成源漏层图案；沉积钝化层；形成钝化层的过孔，形成第一电极层的过孔，形成栅极绝缘层的过孔；沉积第二电极层；形成第二电极层图案。
形成钝化层的过孔，形成第一电极层的过孔，形成栅极绝缘层的过孔的步骤包括：在钝化层上进行光刻胶涂覆。掩模遮挡。曝光。显影。刻蚀，在周边区域中的第一过孔、第二过孔位置以及第三过孔的位置，对于钝化层、第一电极层以及栅极绝缘层依次进行刻蚀。光刻胶剥离。
图18与图17所示流程的不同点在于形成第一电极层与形成有源层的先后顺序。
同样地，第一电极层和第二电极层的设置增加了像素电路中的存储电容，能够减轻显示屏画面闪烁，并且，使用相同的掩膜版形成第一电极层和第二电极层，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
使用相同的掩膜版形成钝化层6、第一电极层14和栅极绝缘层11的过孔，可以有效地实现栅极层与源漏层间的过孔跨接，并且同时存在有“源漏层-第一电极层14-第二电极层15-第一电极层14-栅极层”和“源漏层-第一电极层14-栅极层”的连接方式，第一电极层14与第二电极层15并联，在一定程度上降低了过孔跨接电阻。
并且，对于贯穿多层的过孔，在一次光刻胶涂覆后，进行多次刻蚀，简化了工艺流程，进一步降低了成本。
图19是本发明的第五实施例的阵列基板的像素结构的截面的结构示意图。图20是本发明的第五实施例的阵列基板的周边区域的截面的结构示意图。
第五实施例与第一实施例不同之处在于，第一过孔8、第二过孔9、第三过孔10贯穿第一电极层14层。
从图19和图20也可以看出，在像素电路中，增加了像素电路中的存储电容，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
在防静电短路环中同时存在有“源漏层13-第一电极层14-第二电极层15-第一电极层14-栅极层2”和“源漏层13-第一电极层14-栅极层2”的连接方式。第一电极层14与第二电极层15并联，降低了连接电阻，能够达到更好的电连接的效果。
并且，第一电极层14、第二电极层15、源漏层13两两之间均通过第一过孔8连接，第一电极层14、第二电极层15、源漏层13两两之间均通过第二过孔9连接，第一电极层14、第二电极层15、栅极层2两两之间均通过第三过孔10连接，增强了导通性。
图21是用于制作图19和图20所示的阵列基板的制作方法的流程图。
第五实施例的阵列基板的制作方法与第一实施例的阵列基板的制作方法最大的不同之处在于，在沉积钝化层后，形成贯穿多层的过孔。
如图21所示，制作方法的流程包括：沉积栅极层；形成栅极层图案；沉积栅极绝缘层；沉积有源层；形成有源层图案；沉积源漏层；形成源漏层图案；沉积第一电极层；形成第一电极层图案；沉积钝化层；形成钝化层的过孔，形成第一电极层的过孔，形成栅极绝缘层的过孔；沉积第二电极层；形成第二电极层图案。
在本发明的实施例中，第一电极层位于源漏层之上，并且第一过孔贯穿第一电极层。刻蚀包括：在第一过孔位置，对于钝化层、第一电极层以及栅极绝缘层依次进行刻蚀。
同样地，第一电极层和第二电极层的设置增加了像素电路中的存储电容，能够减轻显示屏画面闪烁，并且，使用相同的掩膜版形成第一电极层和第二电极层，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
使用相同的掩膜版形成钝化层6、第一电极层14和栅极绝缘层11的过孔，可以有效地实现栅极层与源漏层间的过孔跨接，并且同时存在有“源漏层-第一电极层14-第二电极层15-第一电极层14-栅极层”和“源漏层-第一电极层14-栅极层”的连接方式，第一电极层14与第二电极层15并联，在一定程度上降低了过孔跨接电阻。
对于贯穿多层的过孔，在一次光刻胶涂覆后，进行多次刻蚀，简化了工艺流程，进一步降低了成本。
图22是本发明的第六实施例的阵列基板的像素结构的截面的结构示意图。图23是本发明的第六实施例的阵列基板的周边区域的截面的结构示意图。
第六实施例与第一实施例的不同之处在于：在周边区域的静电短路环中，在源漏层下方，仍然存在有源层；并且，第一过孔8、第二过孔9、第三过孔10贯穿第一电极层14层。
从图19和图20也可以看出，在像素电路中，增加了像素电路中的存储电容，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
在防静电短路环中同时存在有“源漏层13-第一电极层14-第二电极层15-第一电极层14-栅极层2”和“源漏层13-第一电极层14-栅极层2”的连接方式。第一电极层14与第二电极层15并联，降低了连接电阻，能够达到更好的电连接的效果。
并且，第一电极层14、第二电极层15、源漏层13两两之间均通过第一过孔8连接，第一电极层14、第二电极层15、源漏层13两两之间均通过第二过孔9连接，第一电极层14、第二电极层15、栅极层2两两之间均通过第三过孔10连接，增强了导通性。
图24是用于制作图22和图23所示的阵列基板的制作方法的流程图。
第六实施例的阵列基板的制作方法与第一实施例的阵列基板的制作方法最大的不同之处在于，在沉积钝化层后，形成贯穿多层的过孔，并且，第六实施例的阵列基板的制作方法基于四次掩膜(4Mask)。
如图24所示，制作方法基于四次掩膜(4Mask)工艺，包括：沉积栅极层；形成栅极层图案；沉积栅极绝缘层；沉积有源层；沉积源漏层；使用半色调掩模(Half Tone Mask)形成有源层以及源漏层的图案；沉积第一电极层；形成第一电极层图案；沉积钝化层；形成钝化层过孔，形成第一电极层过孔，形成栅极绝缘层过孔；沉积第二电极层；形成第二电极层图案。
同样地，第一电极层和第二电极层的设置增加了像素电路中的存储电容，能够减轻显示屏画面闪烁，并且，使用相同的掩膜版形成第一电极层和第二电极层，能够在不变更掩膜版的情况下，减轻显示屏画面闪烁。
使用相同的掩膜版形成钝化层6、第一电极层14和栅极绝缘层11的过孔，可以有效地实现栅极层与源漏层间的过孔跨接，并且同时存在有“源漏层-第一电极层14-第二电极层15-第一电极层14-栅极层”和“源漏层-第一电极层14-栅极层”的连接方式，第一电极层14与第二电极层15并联，在一定程度上降低了过孔跨接电阻。
对于贯穿多层的过孔，在一次光刻胶涂覆后，进行多次刻蚀，简化了工艺流程，进一步降低了成本。
本发明的实施例提供的阵列基板可用于显示面板，例如液晶面板。
本发明的实施例还提供了一种显示装置，包括上述的阵列基板。所述显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。例如，在上述阵列基板用于液晶面板时，显示装置可以为包含该液晶面板的手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

1.一种阵列基板，包括多个像素结构，所述像素结构包括依次设置的栅极、栅极绝缘层、有源层、源极和漏极、钝化层；其中，所述像素结构还包括第一电极、第二电极；
所述第一电极位于所述栅极绝缘层和所述钝化层之间，所述第一电极与所述源极电连接；
所述第二电极位于所述钝化层上；
其中，所述钝化层包括第一过孔，所述第二电极通过所述第一过孔与所述源极电连接。
2.根据权利要求1所述的阵列基板，其中，所述第一电极和所述第二电极为像素电极，并且所述第一电极和所述第二电极在基板上的投影重合。
3.根据权利要求1所述的阵列基板，其中，所述第一电极位于所述源极和所述钝化层之间。
4.根据权利要求3所述的阵列基板，其中，所述第一过孔贯穿所述第一电极。
5.根据权利要求1所述的阵列基板，其中，所述第一电极位于所述栅极绝缘层和所述源极之间。
6.根据权利要求1所述的阵列基板，还包括周边区域，所述周边区域包括依次设置的栅极层、栅极绝缘层、源漏层、钝化层；其中，所述周边区域还包括第一电极层、第二电极层；
所述第一电极层位于所述栅极绝缘层和所述钝化层之间，所述第一电极层与所述源漏层电连接；
所述第二电极层位于所述钝化层上；
其中，所述钝化层包括第二过孔以及第三过孔；
所述第二电极层通过所述第二过孔与所述源漏层电连接；
所述第三过孔贯穿所述栅极绝缘层，所述第二电极层通过所述第三过孔与第一电极层以及所述栅极层电连接。
7.根据权利要求6所述的阵列基板，其中，在所述周边区域，所述第一电极层位于所述源漏层和所述钝化层之间，并且所述第二过孔贯穿所述第一电极层。
8.根据权利要求6所述的阵列基板，其中，在所述周边区域，所述第一电极层位于所述源漏层和所述栅极绝缘层之间。
9.根据权利要求6所述的阵列基板，其中，在所述周边区域，所述第三过孔贯穿所述第一电极层。
10.根据权利要求6所述的阵列基板，其中，所述第一电极层和所述第二电极层在基板上的投影重合。
11.一种阵列基板的制作方法，用于制作根据权利要求1所述的阵列基板，所述制作方法包括形成多个像素结构；其中所述形成多个像素结构的步骤包括：
形成栅极；
形成栅极绝缘层；
形成有源层；
形成源极和漏极；
形成钝化层；
其中，所述形成多个像素结构还包括：形成第一电极，所述第一电极位于所述栅极绝缘层和所述钝化层之间，所述第一电极与所述漏极电连接；
形成第二电极，所述第二电极位于所述钝化层上；
其中，所述形成钝化层包括：形成第一过孔，所述第二电极通过所述第一过孔与所述漏极电连接。
12.根据权利要求11所述的阵列基板的制作方法，其中，使用相同的掩膜版形成所述第一电极和所述第二电极。
13.一种显示装置，包括根据权利要求1至10中任一项所述的阵列基板。
CN201610301057.4A 2016-05-09 2016-05-09 阵列基板及其制作方法、以及显示装置 Active CN105914212B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610301057.4A CN105914212B (zh) 2016-05-09 2016-05-09 阵列基板及其制作方法、以及显示装置
US15/555,307 US10175546B2 (en) 2016-05-09 2017-01-18 Array substrate and manufacturing method thereof, and display device
PCT/CN2017/071521 WO2017193632A1 (zh) 2016-05-09 2017-01-18 阵列基板及其制作方法、以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610301057.4A CN105914212B (zh) 2016-05-09 2016-05-09 阵列基板及其制作方法、以及显示装置

Publications (2)

Publication Number Publication Date
CN105914212A true CN105914212A (zh) 2016-08-31
CN105914212B CN105914212B (zh) 2019-02-05

Family

ID=56748556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610301057.4A Active CN105914212B (zh) 2016-05-09 2016-05-09 阵列基板及其制作方法、以及显示装置

Country Status (3)

Country Link
US (1) US10175546B2 (zh)
CN (1) CN105914212B (zh)
WO (1) WO2017193632A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017193632A1 (zh) * 2016-05-09 2017-11-16 京东方科技集团股份有限公司 阵列基板及其制作方法、以及显示装置
CN109545798A (zh) * 2018-10-18 2019-03-29 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN110473835A (zh) * 2019-08-30 2019-11-19 上海中航光电子有限公司 一种显示面板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139922A1 (en) * 2003-12-27 2005-06-30 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN102645811A (zh) * 2011-11-23 2012-08-22 京东方科技集团股份有限公司 电子纸有源基板及其制造方法和电子纸显示屏
CN103777418A (zh) * 2014-01-27 2014-05-07 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN104779256A (zh) * 2015-04-09 2015-07-15 深圳市华星光电技术有限公司 阵列基板及其制备方法、液晶面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684578B1 (ko) 2000-06-13 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP2002040481A (ja) * 2000-07-24 2002-02-06 Internatl Business Mach Corp <Ibm> 表示装置、その製造方法、及び配線基板
KR101310382B1 (ko) * 2009-10-30 2013-09-23 엘지디스플레이 주식회사 액정표시장치의 모기판과 그 제조 방법
CN105629605B (zh) * 2016-01-06 2019-01-22 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105914212B (zh) * 2016-05-09 2019-02-05 京东方科技集团股份有限公司 阵列基板及其制作方法、以及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139922A1 (en) * 2003-12-27 2005-06-30 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN102645811A (zh) * 2011-11-23 2012-08-22 京东方科技集团股份有限公司 电子纸有源基板及其制造方法和电子纸显示屏
CN103777418A (zh) * 2014-01-27 2014-05-07 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN104779256A (zh) * 2015-04-09 2015-07-15 深圳市华星光电技术有限公司 阵列基板及其制备方法、液晶面板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017193632A1 (zh) * 2016-05-09 2017-11-16 京东方科技集团股份有限公司 阵列基板及其制作方法、以及显示装置
US10175546B2 (en) 2016-05-09 2019-01-08 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
CN109545798A (zh) * 2018-10-18 2019-03-29 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN110473835A (zh) * 2019-08-30 2019-11-19 上海中航光电子有限公司 一种显示面板及其制备方法、显示装置
US11127935B2 (en) 2019-08-30 2021-09-21 Shanghai Avic Opto Electronics Co., Ltd. Display panel, preparation method thereof and display device
CN110473835B (zh) * 2019-08-30 2022-08-23 上海中航光电子有限公司 一种显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
US10175546B2 (en) 2019-01-08
WO2017193632A1 (zh) 2017-11-16
CN105914212B (zh) 2019-02-05
US20180107039A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
CN104049429B (zh) 一种像素结构及其制作方法
CN104218042B (zh) 一种阵列基板及其制备方法、显示装置
US9589834B2 (en) Array substrate and manufacturing method thereof, and display device
CN102169259B (zh) 薄膜晶体管阵列基板及液晶显示装置
CN106802519B (zh) 液晶显示装置及其制造方法
US8455870B2 (en) Thin film transistor array panel and method of manufacturing the same
CN104423107B (zh) 液晶显示装置及其制造方法
CN108351572B (zh) 阵列基板及其修复方法
CN100362414C (zh) 共平面开关模式液晶显示器件及其制造方法
JP2020532755A (ja) アレイ基板、ディスプレイパネル、ディスプレイデバイス
US4792210A (en) Active matrix display screen with transistor sources connected to adjacent addressing lines and processes for making this screen
CN104898892A (zh) 一种触控显示面板及其制作方法、触控显示装置
CN106325639B (zh) 触控面板与其制作方法
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN104915052A (zh) 触控显示装置及其制备方法、电子设备
CN104880873B (zh) 像素结构、显示面板和像素结构的制作方法
CN103094069B (zh) 像素结构
CN104007591A (zh) 一种像素结构及其制作方法
CN106094272A (zh) 一种显示基板、其制作方法及显示装置
CN105607369A (zh) 一种阵列基板、液晶显示面板及显示装置
CN104701302A (zh) 阵列基板及其制作方法以及显示装置
CN104656324A (zh) 阵列基板及其制作方法以及显示装置
CN103824865A (zh) 一种阵列基板及其制备方法和显示装置
CN102945846A (zh) 阵列基板及其制造方法、显示装置
CN105914212A (zh) 阵列基板及其制作方法、以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant