CN107111408A - 导电性基板及导电性基板的制造方法 - Google Patents

导电性基板及导电性基板的制造方法 Download PDF

Info

Publication number
CN107111408A
CN107111408A CN201680004789.5A CN201680004789A CN107111408A CN 107111408 A CN107111408 A CN 107111408A CN 201680004789 A CN201680004789 A CN 201680004789A CN 107111408 A CN107111408 A CN 107111408A
Authority
CN
China
Prior art keywords
copper
experimental example
blackening layer
conductive board
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680004789.5A
Other languages
English (en)
Other versions
CN107111408B (zh
Inventor
高塚裕二
富樫亮
山岸浩
山岸浩一
佐藤惠理子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN107111408A publication Critical patent/CN107111408A/zh
Application granted granted Critical
Publication of CN107111408B publication Critical patent/CN107111408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/416—Reflective
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Laminated Bodies (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

本发明提供一种导电性基板，其具备：透明基材；在所述透明基材的至少一个表面侧所形成的铜层；及在所述透明基材的至少一个表面侧所形成的含有氧、铜、镍及钼的黑化层，该黑化层含有5原子％以上且60原子％以下的所述氧。

Description

导电性基板及导电性基板的制造方法
技术领域
本发明涉及导电性基板及导电性基板的制造方法。
背景技术
高分子薄膜上作为透明导电薄膜形成了ITO(氧化铟锡)薄膜的触屏用透明导电性薄膜已用于现有技术(参照专利文献1)。
然而，近年来具有触屏的显示器正趋于大画面化，与此相应地，也需要对触屏用透明导电性薄膜等导电性基板进行大面积化。然而，ITO的电阻值较高，故，存在难以应对导电性基板大面积化的问题。
为此，例如，如专利文献2、3所示，提出了采用导电性良好的铜等金属箔以取代ITO薄膜的技术。然而，例如，在配线层上使用铜的情况下，由于铜具有金属光泽，故，存在反射会导致显示器的视认性降低的问题。
故，为了实现对上述导电性和视认性这两个特性的改善，还提出了一种形成了由铜等金属箔所构成的配线层和由黑色材料所构成的黑化层的导电性基板。
然而，为了形成具有配线图案的导电性基板，在形成配线层和黑化层之后，需要对配线层和黑化层进行蚀刻以形成预期的图案，故，存在配线层和黑化层的相对于蚀刻液的反应性的差异较大的问题。即，若同时对配线层和黑化层进行蚀刻，则存在无论哪个层都不能被蚀刻为目的形状的问题。此外，在采用不同的步骤实施配线层的蚀刻和黑化层的蚀刻的情况下，还存在步骤数量增加的问题。
[现有技术文献]
[专利文献]
〔专利文献1〕日本国特开2003－151358号公报
〔专利文献2〕日本国特开2011－018194号公报
〔专利文献3〕日本国特开2013－069261号公报
发明内容
[发明要解决的课题]
鉴于上述现有技术的种々问题，在本发明的一方面，以提供一种具有同时可进行蚀刻处理的铜层和黑化层的导电性基板为目的。
[用于解决课题的手段]
为了解决上述课题，在本发明的一方面，提供一种导电性基板，其具有：
透明基材；
在所述透明基材的至少一个表面侧所形成的铜层；及
在所述透明基材的至少一个表面侧所形成的含有氧、铜、镍及钼的黑化层，所述黑化层含有5原子％以上且60原子％以下的所述氧。
[发明的效果]
根据本发明的一方面，能够提供一种具有同时可进行蚀刻处理的铜层和黑化层的导电性基板。
附图说明
〔图1A〕本发明实施方式的导电性基板的截面图。
〔图1B〕本发明实施方式的导电性基板的截面图。
〔图2A〕本发明实施方式的导电性基板的截面图。
〔图2B〕本发明实施方式的导电性基板的截面图。
〔图3〕本发明实施方式的具有网状配线的导电性基板的俯视图。
〔图4A〕沿图3的A－A’线的截面图。
〔图4B〕沿图3的A－A’线的截面图。
〔图5〕实验例2的导电性基板的反射率的波长依存性的图。
具体实施方式
以下对本发明的导电性基板及导电性基板的制造方法的实施方式进行说明。
(导电性基板)
本实施方式的导电性基板可被构成为具有：透明基材；
在透明基材的至少一个表面侧所形成的铜层；及
在透明基材的至少一个表面侧所形成的含有氧、铜、镍及钼的黑化层，该黑化层含有5原子％以上且60原子％以下的氧(以下简记为「黑化层」)。
需要说明的是，本实施方式的导电性基板包括：在对铜层等进行图案化之前的透明基材的表面上具有铜层或黑化层的基板；及藉由对铜层或黑化层进行图案化以形成了配线形状的基板、即、配线基板。
这里，首先对本实施方式的导电性基板中所包括的各部件在以下进行说明。
作为透明基材，对其并无特别限定，优选可使用可视光能透过的绝缘体薄膜或玻璃基板等。
作为可视光能透过的绝缘体薄膜，例如，优选可使用聚酰胺(PA)系薄膜、聚对苯二甲酸乙二酯(PET)系薄膜、聚萘二甲酸乙二醇酯(PEN)系薄膜、环烯烃(cycloolefin)系薄膜等树脂薄膜及聚碳酸酯(PC)系薄膜等。
对透明基材的厚度并无特别限定，在作为导电性基板的情况下，可根据所要求的强度或静电容量、光透过率等进行任意选择。
接下来对铜层进行说明。
对铜层也无特别限定，然而，为了不降低光透过率(透光率)，优选为在铜层与透明基材之间或与黑化层之间不配置黏接剂。即，优选为铜层直接形成在其他部件的上表面。
为了在其他部件的上表面直接形成铜层，优选为铜层具有铜薄膜层。此外，铜层也可具有铜薄膜层和镀铜层。
例如，在透明基材或黑化层上，可藉由干式镀法形成铜薄膜层并将该铜薄膜层作为铜层。据此，在透明基材或黑化层上可不藉由黏接剂而直接形成铜层。
此外，在铜层膜厚较厚的情况下，藉由将该铜薄膜层作为供电层并采用湿式镀法形成镀铜层，也可形成具有铜薄膜层和镀铜层的铜层。藉由使铜层具有铜薄膜层和镀铜层，在此情况下也可在透明基材或黑化层上不藉由黏接剂而直接形成铜层。
对铜层厚度并无特别限定，在将铜层作为配线而使用的情况下，可根据供给至该配线的电流的大小/或配线的宽度等进行任意选择。尤其是为了能够充分地进行电流的供给，铜层厚度优选为100nm以上，较佳为150nm以上。对铜层厚度的上限值并无特别限定，然而，铜层如果过厚，则在为了形成配线而进行蚀刻时，蚀刻时间较长，故会产生侧蚀，这样蚀刻时就容易出现光阻剥离等问题。为此，铜层厚度优选为3μm以下，较佳为700nm以下。
需要说明的是，在铜层如上所述具有铜薄膜层和镀铜层的情况下，铜薄膜层的厚度和镀铜层的厚度的合计优选为位于上述范围内。
接下来对含有氧、铜、镍及钼的黑化层进行说明。
由于铜层具有金属光泽，故，在透明基材上仅形成藉由蚀刻铜层而形成的配线时，如上所述，铜会对光进行反射，例如，在作为触屏用导电性基板而使用的情况下，存在显示器的视认性会降低的问题。故，尽管已经提出了设置黑化层的方法，然而，由于存在黑化层相对于蚀刻液的反应性不充分的情况，故，难以同时对铜层和黑化层进行蚀刻以获致预期的形状。因此，本发明的发明人对此进行了研究和探索并发现，由于含有氧、铜、镍及钼的层为黑色，故可作为黑化层来使用，此外，由于其也具有相对于蚀刻液的充分的反应性，故还可与铜层同时进行蚀刻处理。
对黑化层的成膜方法并无特别限定，可采用任意方法进行成膜。然而，由于可比较容易地对黑化层进行成膜，故，优选为采用溅射法进行成膜。
黑化层例如可使用铜－镍－钼靶材并在腔体(chamber)内一边进行含氧气体的供给一边采用溅射法来进行成膜。
需要说明的是，作为这里所说的铜－镍－钼靶材，只要是含有铜、镍及钼的靶材即可，例如，较佳地可使用铜、镍及钼的混合烧结靶材(以下，也记为「铜－镍－钼混合烧结靶材」)或铜－镍－钼溶解合金靶材。
此外，黑化层例如也可使用铜－镍合金靶材和钼靶材或者使用铜靶材和镍－钼合金靶材并在腔体内一边进行氧气的供给一边采用双靶材溅射法(dual-targetsputtering)来进行成膜。
接下来对铜－镍－钼溶解合金靶材及铜－镍－钼混合烧结靶材的制造方法的构成例进行说明。
铜和钼难以溶解故不会固溶，在采用溶解法制作靶材的情况下，为了可使镍和钼固溶，优选为对原料进行混合和溶解，以使钼/镍之比为25/75以下，据此来制作溶解合金。需要说明的是，钼/镍之比为25/75以下是指，在钼和镍的合计物质量为100的情况下，钼的物质量比率(质量分率)为25以下。
在钼/镍之比超过25/75的情况下，优选为基于铜、镍及钼的混合粉末并采用热压法或热间均压加工法(HIP)来制作烧结体。烧结温度优选为850℃以上且1083℃以下，较佳为950℃以上且1050℃以下。
其原因在于，如果采用低于850℃的温度，则不能充分地进行烧结，故，烧结体密度较低，存在在进行靶材化的平面加工中冷却水会残留在烧结体气孔内的问题。此外，如果超过1083℃，则由于超过了铜的熔点，故，铜会流出，并非较佳。
之后，将所获得的溶解合金或烧结体加工成预定形状后，可将其贴付于背板(垫板)，作为靶材。
需要说明的是，就铜－镍－钼溶解合金靶材及铜－镍－钼混合烧结靶材的制造方法而言，其并不限定于上述制造方法，只要是可制造具有预期组成成分的靶材的方法，对其并无特别限定，均可以使用。
对进行溅射时供给至腔体内的气体中的氧含有率并无特别限定，然而，优选为，在向腔体内供给氧含有率为5体积％以上且45体积％以下的气体的同时，进行黑化层的成膜。
如上所述，藉由使供给至腔体内的气体中的氧含有率为5体积％以上，黑化层的颜色可变为足够的黑色，进而可充分地发挥作为黑化层的功能，故为优选。此外，较佳为供给至腔体内的气体中的氧含有率为7.5体积％以上。
此外，藉由将供给至腔体内的气体中的氧含有率设定为45体积％以下，尤其可提高黑化层针对蚀刻液的反应性。为此，在与铜层一起进行黑化层的蚀刻时，可容易地将铜层和黑化层蚀刻为预期的图案，为优选。另外，就作为光学特性的反射率、明度(亮度)(L＊)及色度(a＊，b＊)的任一者而言，作为黑化层皆为良好，为优选。
尤其从作为黑化层其色度(a＊，b＊)需要特别良好的观点来看，较佳为供给至腔体内的气体中的氧含有率为42体积％以下。
需要说明的是，在进行溅射时，就供给至腔体内的气体而言，氧气之外的剩余部分优选为非活性气体。关于氧气之外的剩余部分，例如可供给从氩气、氙气、氖气及氦气中选择的1种以上的气体。
对溅射时所使用的靶材的组成成分并无特别限定，可根据所要成膜的黑化层的组成成分进行任意选择。需要说明的是，溅射过程中元素从靶材进行飞溅的难易度依元素种类的不同而不同。为此，可根据作为目标的黑化层的组成成分及靶材中的元素的飞溅难易度对靶材的组成成分进行选择。
作为进行溅射时所使用的靶材，如上所述，例如可使用铜－镍－钼混合烧结靶材。此时，如上所述，尽管对靶材的组成成分并无特别限定，然而，铜－镍－钼混合烧结靶材中所含有的钼的比例优选为4原子％以上且75原子％以下，较佳为7原子％以上且65原子％以下。所含有的镍的比例优选为10原子％以上且80原子％以下。在这些情况下，剩余部分可由铜构成。
成膜了的黑化层中可含有氧、铜、镍及钼。尽管对黑化层中各组成成分的含有率并无特别限定，然而，在黑化层中所含有的铜、镍及钼的含有量的合计、即、金属元素的含有量的合计为100原子％的情况下，钼的含有量优选为2原子％以上且70％原子以下。
其原因在于，藉由使黑化层中所含有的金属元素中的钼的含有量为2原子％以上，尤其可降低黑化层表面的光的反射率。此外，藉由使黑化层所含有的金属元素中的钼的含有量为70原子％以下，黑化层示出了较高的蚀刻性，可容易地制作具有预期图案的导电性基板。
此外，黑化层中所含的氧优选为5原子％以上且60原子％以下，较佳为20原子％以上且55原子％以下。
其原因在于，藉由使黑化层中含有5原子％以上的氧，黑化层可变为半透明，据此，藉由光的干涉效果，可使其具有足够的黑色，这样就可对光反射进行特别有效的抑制。此外，黑化层中的氧含有量若超过60原子％，则黑化层会发生透明化，导致铜薄膜的反射增多，不会黑化，此外，黑化层的薄层电阻(sheet resistance(片电阻))也会增高，故，优选为60原子％以下。
此外，在成膜了的黑化层中可藉由任意方式来含有氧、铜、镍及钼。例如，可使铜和钼形成混合烧结体，并使含氧的铜－钼混合烧结体包含在黑化层中。此外，也可使铜、镍或钼生成例如氧化铜(Cu2O、CuO、Cu2O3)、氧化镍(NiO)、氧化钼(MoO3、MoO2、Mo2O3)甚至CuMoO4、Cu2MoO5等氧化物，并使该化合物包含在黑化层中。
需要说明的是，例如，黑化层如含氧的铜－镍－钼混合物那样，可为仅由同时含有氧、铜、镍及钼的1种物质所构成的层。此外，例如，也可为含有含氧的铜－钼混合烧结体或从上述铜氧化物、镍氧化物、钼氧化物中选择的1种以上的物质的层。
对黑化层的厚度并无特别限定，然而，例如优选为20nm以上，较佳为25nm以上。黑化层如上所述为黑色，可发挥对铜层的光反射进行抑制的黑化层的功能，然而，在黑化层的厚度较薄的情况下，由于难以获得足够的黑色，故，存在不能充分地对铜层的光反射进行抑制的情况。为此，藉由使黑化层的厚度位于上述范围内，可更有效地对铜层的反射进行抑制，为优选。
对黑化层厚度的上限值并无特别限定，然而，如果黑化层的厚度过厚，则就作为黑化层的光学特性的反射率、明度(L＊)及色度(a＊，b＊)而言，存在较差的情况，并非优选。为此，黑化层的厚度优选为45nm以下，较佳为40nm以下。
此外，在黑化层的薄层电阻足够小的情况下，黑化层上可形成与配线等电气部件相接触的接触部，这样，即使在黑化层位于最表面的情况下，也不需要使铜层露出，故为优选。
此外，为了在黑化层上形成与配线等电气部件相接触的接触部，作为黑化层的薄层电阻，优选为小于1kΩ/□。
接下来，对本实施方式的导电性基板的构成例进行说明。
如上所述，本实施方式的导电性基板具有透明基材、铜层以及含有氧、铜、镍及钼的黑化层。此时，对将铜层和黑化层配置在透明基材上时的积层顺序并无特别限定。此外，也可将铜层和黑化层分别形成为多层。需要说明的是，为了对铜层表面的光反射进行抑制，优选为在铜层表面中的尤其要对光反射进行抑制的表面上配置黑化层。此外，较佳为铜层具有被黑化层夹着的结构。
此外，如上所述，在包含薄层电阻较小的黑化层的情况下，优选为该薄层电阻较小的黑化层配置在导电性基板的最外层表面。其理由为，由于薄层电阻较小的黑化层可与配线等电气部件连接，故，为了容易地进行连接，优选为配置在导电性基板的最外层表面。
以下参考图1A、图1B、图2A及图2B对具体构成例进行说明。图1A、图1B、图2A及图2B示出了本实施方式的导电性基板的与透明基材、铜层及黑化层的积层方向平行的面的截面图的例子。
例如，如图1A的导电性基板10A所示，可在透明基材11的一个表面11a侧依次对铜层12和黑化层13进行各为一层的积层。此外，如图1B的导电性基板10B所示，也可在透明基材11的一个表面11a侧和另一个表面(另一个面)11b侧分别依次对铜层12A、12B和黑化层13A、13B进行各为一层的积层。需要说明的是，铜层12(12A、12B)和黑化层13(13A、13B)的积层顺序并不限定于图1A、图1B的例子，也可从透明基材11侧开始按黑化层13(13A、13B)和铜层12(12A、12B)的顺序进行积层。
此外，例如，还可将黑化层在透明基材11的一个表面11a侧设置为多层。例如，如图2A的导电性基板20A所示，可在透明基材11的一个表面11a侧按第1黑化层131、铜层12及第2黑化层132的顺序进行积层。
此时也可在透明基材11的两面对铜层、第1黑化层及第2黑化层进行积层。具体而言，如图2B的导电性基板20B所示，可在透明基材11的一个表面11a侧和另一个表面(另一个面)11b侧分别按第1黑化层131A、131B、铜层12A、12B及第2黑化层132A、132B的顺序进行积层。
需要说明的是，图1B、图2B中示出的是，在透明基材的两面都进行铜层和黑化层的积层的情况下，以透明基材11作为对称面，使透明基材11的上下所积层的层为对称的方式所配置的例子，然而，并不限定于该形态。例如，在图2B中，也可藉由使透明基材11的一个表面11a侧的结构与图1A的结构同样地按铜层12和黑化层13的顺序进行积层，以使透明基材11的上下所积层的层为非对称的结构。
至此，对本实施方式的导电性基板进行了说明。在本实施方式的导电性基板中，由于透明基材上设置了铜层和黑化层，故可对铜层的光反射进行抑制。
对本实施方式的导电性基板的光反射程度并无特别限定，例如，就本实施方式的导电性基板而言，波长为550nm的光的反射率优选为30％以下，较佳为20％以下，最好为10％以下。
此外，就相对于波长为350nm以上且780nm以下的范围内的光的反射率的平均值、即、可视光平均反射率而言，优选为30％以下，较佳为20％以下，最好为10％以下。
其理由为，在波长为550nm的光的反射率和可视光平均反射率的至少一者为30％以下的情况下，例如，即使在作为触屏用导电性基板来使用的情况下，也基本上不会导致显示器的视认性的降低。从尤其要对显示器的视认性的降低进行抑制的观点来看，较佳为，波长为550nm的光的反射率和可视光平均反射率都为30％以下。
反射率的测定可藉由向黑化层照射光来进行。即，可从导电性基板所含的铜层和黑化层中的黑化层侧来进行测定。
具体而言，例如，如图1A所示，在透明基材11的一个表面11a上按铜层12和黑化层13的顺序进行了积层的情况下，可向黑化层13进行光照射，以从图中A所示的表面侧进行测定。
此外，在与图1A的情况相反地配置了铜层12和黑化层13，即，在透明基材11的一个表面11a上按黑化层13和铜层12的顺序进行了积层的情况下，可从不包括透明基材11的、黑化层13位于最外层表面的一侧、即、透明基材11的另一个面11b侧进行反射率的测定。
需要说明的是，如后所述，导电性基板可藉由对铜层和黑化层进行蚀刻来形成配线，然而，上述反射率示出的是，导电性基板中的不包括透明基材的情况下的最外层表面所配置的黑化层的光入射侧的表面的反射率。为此，在蚀刻处理之前或在蚀刻处理之后，铜层和黑化层的残存部分的测定值优选为满足上述范围。
此外，根据所测定的反射率，还可计算出明度(L＊)和色度(a＊、b＊)。对明度(L＊)和及色度(a＊、b＊)并无特别限定，然而，明度(L＊)优选为60以下，较佳为55以下。此外，色度(a＊、b＊)中的至少一者优选为小于0，即，优选为负，较佳为a＊、b＊皆为小于0。
其原因在于，在明度(L＊)为60以下的情况下，会变为暗色调，故尤其可对光反射进行抑制。此外，在色度(a＊、b＊)的至少一者为小于0的情况下，黑化层具有尤其适于对光反射进行抑制的颜色。
本实施方式的导电性基板如上所述例如优选可作为触屏用导电性基板来使用。在此情况下，导电性基板可被构成为具有网状配线。
就具有网状配线的导电性基板而言，可藉由对至此所说明的本实施方式的导电性基板的铜层及黑化层进行蚀刻而获得。
例如，可藉由两层配线来形成网状配线。具体构成例如图3所示。图3示出了从铜层和黑化层的积层方向的上表面侧对具有网状配线的导电性基板30进行观察的图。图3所示的导电性基板30具有透明基材11、与图中X轴方向平行的多个配线31A及与Y轴方向平行的配线31B。需要说明的是，配线31A、31B藉由对铜层进行蚀刻而形成，该配线31A、31B的上表面及/或下表面上还形成了图中未示的黑化层。此外，黑化层被蚀刻为与配线31A、31B相同的形状。
对透明基材11和配线31A、31B的配置并无特别限定。透明基材11和配线的配置构成例示于图4A、图4B。图4A、图4B为图3的沿A－A’线的截面图。
首先，如图4A所示，可在透明基材11的上下表面上分别配置配线31A、31B。需要说明的是，在此情况下，配线31A、31B的上表面上配置了被蚀刻为与配线形状相同的黑化层32A、32B。
此外，如图4B所示，还可使用1组透明基材11A、11B，以对其中的一个透明基材11A进行夹持的方式在其上下配置配线31A、31B，并且，其中的一个配线31B可配置在透明基材11A和透明基材11B之间。在此情况下，配线31A、31B的上表面也配置了被蚀刻为与配线形状相同的黑化层32A、32B。需要说明的是，如上所述，对黑化层和铜层的配置并无特别限定。为此，在图4A、图4B的任意的情况下，都可将黑化层32A、32B和配线31A、31B的配置上下倒置(颠倒)。此外，例如还可设置多层的黑化层。
然而，黑化层优选为配置在铜层表面中的尤其要对光反射进行抑制的表面上。为此，在图4B所示的导电性基板中，例如，在需要对来自图中下侧的光反射进行抑制的情况下，黑化层32A、32B的位置和配线31A、31B的位置优选为分别相反。此外，除了黑化层32A、32B之外，还可在配线31A和透明基材11A之间、及/或、配线31B和透明基材11B之间设置黑化层。
图3及图4A所示的具有网状配线的导电性基板例如可藉由图1B、图2B所示的在透明基材11的两面具有铜层12A、12B和黑化层13A、13B(131A、132A、131B、132B)的导电性基板来形成。
以藉由图1B的导电性基板来形成的情况为例进行说明，首先，对透明基材11的一个表面11a侧的铜层12A及黑化层13A进行蚀刻，以按预定间隔来配置与图1B中X轴方向平行的多个线状的图案。图1B中的X轴方向是指，与图1B中的各层的宽度方向平行的方向。
接下来，对透明基材11的另一个表面11b侧的铜层12B及黑化层13B进行蚀刻，以按预定间隔来配置与图1B中Y轴方向平行的多个线状的图案。需要说明的是，图1B中的Y轴方向是指与纸面垂直的方向。
藉由以上的操作，可形成图3、图4A所示的具有网状配线的导电性基板。需要说明的是，透明基材11的两面的蚀刻也可同时进行。即，可同时对铜层12A、12B和黑化层13A、13B进行蚀刻。
具有图3所示的网状配线的导电性基板也可采用图1A或图2A所示的2枚导电性基板来形成。以使用图1A的导电性基板的情况为例进行说明，对图1A所示的2枚导电性基板的铜层12及黑化层13分别进行蚀刻，以按预定间隔来配置与X轴方向平行的多个线状的图案。接下来，藉由使采用上述蚀刻处理在各导电性基板上所形成的线状图案相互交差配置地进行2枚导电性基板的贴合，可形成具有网状配线的导电性基板。对2枚导电性基板贴合时的贴合面并无特别限定，如图4B所示，可将进行了铜层12等的积层的图1A中的表面A和没有进行铜层12等的积层的图1A中的表面11b进行贴合。
需要说明的是，黑化层优选为配置在铜层表面中的尤其要对光反射进行抑制的面上。为此，在图4B所示的导电性基板中，在需要对来自图中下侧的光反射进行抑制的情况下，黑化层32A、32B的位置和配线31A、31B的位置优选为分别进行相反的配置。此外，除了黑化层32A、32B之外，还可在配线31A和透明基材11A之间、及/或、配线31B和透明基材11B之间设置黑化层。
此外，例如还可将透明基材11的没有进行铜层12等的积层的图1A中的表面11b互相贴合，以贴合成截面如图4A所示的结构。
需要说明的是，对具有图3、图4A、图4B所示的网状配线的导电性基板中的配线的宽度或配线间的距离并无特别限定，例如，可根据配线中所流动的电流量等进行选择。
此外，在图3、图4A、图4B中，尽管示出了对直线形状的配线进行组合以形成网状配线(配线图案)的例子，然而，并不限定于该形态，构成配线图案的配线可为任意形状。例如，为了不与显示器的画像之间产生moiré(干涉纹)，构成网状配线图案的配线形状可分别被形成为锯齿状线(之字状直线)等各种形状。
这样，具有由2层配线所构成的网状配线的导电性基板例如可优选作为投影式静电容量方式触屏的导电性基板来使用。
(导电性基板的制造方法)
接下来，对本实施方式的导电性基板的制造方法的构成例进行说明。
本实施方式的导电性基板的制造方法优选为具有：
透明基材准备步骤，用于准备透明基材；
铜层形成步骤，在透明基材的至少一个表面侧形成铜层；及
黑化层形成步骤，在透明基材的至少一个表面侧形成含有氧、铜、镍及钼的黑化层，该黑化层的氧含有量为5原子％以上且60原子％以下。
以下对本实施方式的导电性基板的制造方法进行说明。需要说明的是，就以下所说明的部分之外的部分而言，由于可为与上述导电性基板时同样的构成，故省略其说明。
如上所述，在本实施方式的导电性基板中，对铜层和黑化层的在透明基材上配置时的积层顺序并无特别限定。此外，铜层和黑化层还可分别形成多层。为此，对上述铜层形成步骤和黑化层形成步骤的顺序或实施次数都无特别限定，可根据所要形成的导电性基板的结构在任意时机实施任意次数。
在准备透明基材时，例如，可准备藉由可视光能透过的绝缘体薄膜或玻璃基板等构成的透明基材，对具体操作并无特别限定。例如，可根据后续各步骤的需要而将其切断为任意尺寸(大小)等。
需要说明的是，作为可视光能透过的绝缘体薄膜，以上已经对其优选例进行了叙述，故这里省略说明。
接下来对铜层形成步骤进行说明。
铜层如上所述优选为具有铜薄膜层。此外，还可具有铜薄膜层和镀铜层。为此，铜层形成步骤可具有例如采用干式镀法形成铜薄膜层的步骤。此外，铜层形成步骤还还可具有采用干式镀法形成铜薄膜层的步骤及将该铜薄膜层作为供电层并采用湿式镀法形成镀铜层的步骤。
作为形成铜薄膜层时所采用的干式镀法，对其并无特别限定，例如，可使用真空蒸镀法、溅射法或离子镀法等。特别是作为形成铜薄膜层时所采用的干式镀法，由于可容易地对膜厚进行控制，故为优选。
接下来，以使用卷取式溅射装置的情况为例对铜薄膜层的形成步骤进行说明。首先，将铜靶材安装于溅射用阴极，并在真空腔体内放置基材，具体而言，在真空腔体内放置透明基材或形成了黑化层的透明基材等。在对真空腔体内进行真空排气后，导入Ar气体并将装置内保持在0.13Pa～1.3Pa左右。在此状态下，从卷出棍对基材以例如每分钟1～20m左右的速度进行搬送，同时，藉由与阴极连接的溅射用直流电源进行电力供给，来进行溅射放电，这样就可在基材上连续地进行预期的铜薄膜层的成膜。
对采用湿式镀法形成镀铜层的步骤的条件、即、电镀处理的条件并无特别限定，可采用常规方法中的各种条件。例如，可将形成了铜薄膜层的基材供给至放入了镀铜液的镀槽中，并藉由对电流密度或基材搬送速度进行控制来形成镀铜层。
接下来对黑化层形成步骤进行说明。
对黑化层形成步骤也无特别限定，然而，如上所述，可为采用溅射法来对黑化层进行成膜的步骤。
此时，作为靶材，例如可使用铜－镍－钼靶材。铜－镍－钼靶材只要为含有铜、镍及镍的靶材即可，作为铜－镍－钼靶材，例如，可优选使用铜－镍－钼混合烧结靶材或铜－镍－钼溶解合金靶材。
此外，如上所述，也可使用铜－镍合金靶材和钼靶材或者铜靶材和镍钼合金靶材，并采用双靶材溅射法来进行成膜。
对溅射时所使用的靶材的组成成分并无特别限定，可根据所要成膜的黑化层的组成成分等进行任意选择。需要说明的是，就溅射中从靶材飞出的元素的飞出难易度而言，其随着元素种类的不同而不同。为此，可根据作为目标黑化层的组成成分和靶材中的元素的飞出难易度，对靶材的组成成分进行选择。
例如，就铜－镍－钼混合烧结靶材而言，优选为钼的比例为4原子％以上且75原子％以下，镍的比例为10原子％以上且80原子％以下。较佳为，钼的比例为7原子％以上且65原子％以下。需要说明的是，剩余部分可由铜构成。
此外，在采用溅射法对黑化层进行成膜时，可一边对腔体内进行含氧气体的供给，一边进行黑化层的成膜。对供给至腔体内的气体中的氧的供给比例并无特别限定，然而，优选为，一边向腔体内供给氧的含有比例为5体积％以上且45体积％以下的气体，一边采用溅射法进行黑化层的成膜。
特别地，供给至腔体内的气体中的氧含有率较佳为7.5体积％以上且42体积％以下。
需要说明的是，进行溅射时，就供给至腔体内的气体而言，氧之外的剩余部分优选为不活性(惰性)气体。就氧之外的剩余部分而言，例如可进行从氩气、氙气、氖气及氦气中选择的1种以上的供给。
另外，就藉由至此所说明的导电性基板的制造方法所获得的导电性基板而言，其与上述导电性基板同样地，铜层的厚度优选为100nm以上，较佳为150nm以上。此外，对铜层厚度的上限值并无特别限定，优选为3μm以下，较佳为700nm以下。
此外，在藉由至次此所说明的导电性基板的制造方法所获得的导电性基板中，对黑化层的厚度也无特别限定，然而，优选为例如20nm以上，较佳为25nm以上。尽管对黑化层厚度的上限值并无特别限定，然而，优选为45nm以下，较佳为40nm以下。
另外，成膜了的黑化层可含有氧、铜、镍及钼。对黑化层中的各组成成分的含有率并无特别限定，然而，在黑化层中所含的金属元素即铜、镍及钼的合计为100原子％的情况下，钼的含有量优选为2原子％以上且70原子％以下。其原因在于，藉由使黑化层中所含的金属元素中的钼的含有量为2原子％以上，尤其可降低黑化层表面的光反射率。此外，藉由使金属元素中的钼的含有量为70原子％以下，可容易地制作具有高蚀刻性并具有预期图案的导电性基板。
此外，黑化层中所含的氧优选为5原子％以上且60原子％以下，较佳为20原子％以上且55原子％以下。
其原因为，藉由使黑化层中含有5原子％以上的氧，可使黑化层的颜色变为充分的黑色，尤其可对光反射进行抑制。此外，如果黑化层中的氧含有量大于60原子％，则黑化层的薄层电阻会变高，故优选为60原子％以下。
在成膜了的黑化层中可包含任意形态的氧、铜、镍及钼。例如，可由铜和钼形成混合烧结体，并使含氧的铜－钼混合烧结体包含在黑化层中。此外，还可由铜、镍或钼生成例如氧化铜(Cu2O、CuO、Cu2O3)，氧化镍(NiO)、氧化钼(MoO3、MoO2、Mo2O3)甚至CuMoO4、Cu2MoO5等氧化物，并使该化合物包含在黑化层中。
需要说明的是，黑化层例如也可如含有氧的铜－镍－钼混合物那样，仅为由同时含有氧、铜、镍及钼的1种物质所构成的层。此外，例如还可为含有上述氧的铜－钼混合烧结体或含有从铜的氧化物、镍的氧化物及钼的氧化物中所选择的1种类以上的物质的层。
此外，在成膜了的黑化层的薄层电阻充分小的情况下，黑化层上可形成与配线等电气部件相接触的接触部，这样，即使在黑化层位于最表面的情况下，也不需要使铜层露出，故为优选。
此外，为了在黑化层上形成与配线等电气部件相接触的接触部，作为黑化层的薄层电阻，优选为小于1kΩ/□。
此外，就藉由至此所说明的导电性基板的制造方法所获得的导电性基板而言，还可使其成为具有网状配线的导电性基板。在此情况下，除了上述步骤之外，还可具有藉由对铜层和黑化层进行蚀刻，以形成配线的蚀刻步骤。
在该蚀刻步骤中，例如，首先可将具有与藉由蚀刻而除去的部分相对应的开口部的光阻形成在导电性基板的最表面。在图1A所示的导电性基板的情况下，可在导电性基板上所配置的黑化层13的露出表面A上形成光阻。需要说明的是，对具有与藉由蚀刻而除去的部分相对应的开口部的光阻的形成方法并无特别限定，例如可采用光微影(photolithography)法来形成。
接下来，从光阻的上表面进行蚀刻液的供给，据此可进行铜层12和黑化层13的蚀刻。
需要说明的是，在如图1B那样于透明基材11的两面都配置了铜层和黑化层的情况下，也可在导电性基板的最表面A和B上分别形成具有预定形状的开口部，以对透明基材11的两面上所形成的铜层和黑化层同时进行蚀刻。
此外，就透明基材11的两侧所形成的铜层和黑化层而言，也可一侧一侧地进行蚀刻处理。即，例如还可先对铜层12A及黑化层13A进行蚀刻后，再对铜层12B及黑化层13B进行蚀刻。
黑化层和铜层示出了相对于蚀刻液的基本同样的反应性，故，对蚀刻步骤中所使用的蚀刻液并无特别限定，优选为可采用一般所常用的铜层蚀刻液来作为蚀刻液，例如，优选为可使用氯化铁和盐酸的混合水溶液。对蚀刻液中的氯化铁和盐酸的含有量并无特别限定，然而，例如，氯化铁的含有比例优选为5质量％以上且50质量％以下，较佳为10质量％以上且30质量％以下。此外，蚀刻液中的盐酸的含有比例优选为1质量％以上且50质量％以下，较佳为1质量％以上且20质量％以下。需要说明的是，剩余部分可为水。
蚀刻液可在室温下使用，然而，为了提高反应性，优选为对其进行加热，例如优选为加热至40℃以上且50℃以下。
就藉由上述蚀刻步骤所获得的网状配线的具体形态而言，由于已经在以上进行了叙述，故这里省略其说明。
此外，如上所述，在对图1A和图2A所示的透明基材11的一个表面侧具有铜层和黑化层的2枚导电性基板进行贴合以形成具有网状配线的导电性基板的情况下，还可具有使导电性基板贴合的步骤。此时，对2枚导电性基板的贴合方法并无特别限定，例如，可采用黏接剂等进行黏接。
以上对本实施方式的导电性基板和导电性基板的制造方法进行了说明。由该导电性基板可知，由于铜层和黑化层的针对蚀刻液的反应性基本相同，故可同时进行蚀刻处理，并可容易地形成预期的配线。此外，由于黑化层为黑色，故可对铜层的光反射进行抑制，例如，在作为触屏用导电性基板而使用的情况下，可对视认性的降低进行抑制。
[实施例]
以下，参考本发明的实施例和比较例对本发明进行进一步的详细说明，然而，本发明并不限定于这些实施例。
首先，对后述的各实验例中所制作的试料的评价方法进行说明。
(评价方法)
(1)光学特性(反射率、明度及色度)
对以下的实验例2和实验例3中所制作的导电性基板的光学特性(反射率)进行了测定，并根据需要，还基于所测定的光学特性(反射率)算出了明度(亮度)(L＊)和色度(a＊、b＊)。
反射率的测定是藉由在紫外可视分光光度计(株式会社日立High Technology制，型号：U－4000)上设置反射率测定部而进行的。
在以下的实验例2和实验例3中，制作了截面形状与图1A相同的导电性基板。之后，针对所制作的导电性基板的形成了铜层和黑化层的一侧的图1A中的最表面A，在入射角为5°和受光角为5°的条件下进行了波长为350nm以上且780nm以下的范围内的光的照射，并对此时的反射率进行了测定。需要说明的是，测定时，在波长350nm以上且780nm以下的范围内使波长按1nm进行变化并进行了照射，并对各波长的反射率进行了测定。
之后，将针对波长为350nm以上且780nm以下的范围内的光的反射率的平均值作为可视光平均反射率。此外，将针对波长为550nm的光的反射率的测定值作为针对波长为550nm的光的反射率。
需要说明的是，测定时，为了对PET薄膜的翘曲进行矫正，在玻璃基板上放置各实验例的试料并藉由夹具对其进行了固定，然后从黑化层侧进行光照射以进行了测定。
根据所测定的反射率，采用JIS Z8781－4:2013中所规定的色彩计算程序，在光源A和视野为2度的条件下，对CIE 1976(L＊、a＊、b＊)颜色空间上的座标进行了计算。
(2)溶解试验
将在以下的实验例1和实验例3中所制作的透明基材上形成了黑化层的试料浸渍在蚀刻液中，进行了黑化层的溶解试验。
就蚀刻液而言，作为铜层的蚀刻液使用了由氯化铁为10质量％、盐酸为10质量％、及剩余部分为水所组成的水溶液，并且，蚀刻液的温度为室温(25℃)，在此条件下进行了溶解试验。
接下来对溶解试验的评价方法进行说明。
为了对溶解试验的评价进行规定，进行了将在实验例1中所使用的作为透明基材的长5cm、宽5cm、厚0.05mm的聚对苯二甲酸乙二酯树脂(PET树脂)的一个表面上整体地形成了厚300nm的铜层的试料浸渍于蚀刻液的预备实验。此情况下，可确认到铜层在10秒以内发生了溶解。
据此，在将各实验例中所制作的于透明基材上形成了黑化层的试料浸渍于上述蚀刻液之后，根据黑化层全部溶解所需的时间，进行了如下评价。
若浸渍于蚀刻液后10秒以内黑化层全部溶解，则将其评价为◎。此外，若浸渍至蚀刻液后，黑化层全部溶解所需的时间为比10秒还长但在30秒以内，则将其评价为○，若比30秒还长但在1分钟以内，则将其评价为◇，若比1分钟还长但在3分钟以内，则将其评价为△。此外，若浸渍于蚀刻液后，超过了3分钟黑化层仍没有全部溶解，还残存一部分，则将其评价为×。
需要说明的是，在溶解试验中黑化层于1分钟以内溶解了的情况下，可以说，该黑化层具有与铜层同样的针对蚀刻液的反应性，并可以说，含有该黑化层和该铜层的导电性基板是具有可同时进行蚀刻处理的铜层和黑化层的导电性基板。
(3)EDS分析
针对在实验例1和实验例3中所制作的于透明基材上形成了黑化层的试料的黑化层的组成成分，采用SEM－EDS装置(SEM：日本电子株式会社制，型号：JSM－7001F；EDS：Thermo Fisher Scientific株式会社制，型号：检出器UltraDry解析系统NORAN System7)进行了EDS分析。
(4)薄层电阻
针对在实验例1中所制作的于透明基材上形成了黑化层的试料，进行了黑化层的薄层电阻的评价。
对薄层电阻采用4探针法进行了测定。4探针法为，在需要测定的试料表面沿同一直线配置4根针状电极，藉由对外侧的2根探针之间施加一定的电流，以对内侧的2根探针之间所产生的电位差进行测定，进而对电阻进行测定的方法。测定时，使用了4探针测定器(三菱化学株式会社制，型号：Loresta IP)进行了测定。
以下对各实验例的试料的制造条件及其评价结果进行说明。
[实验例1]
在实验例1中，制作了以下所示的实验例1－1－1～实验例1－1－14的14种试料，并进行了黑化层的组成成分的EDS分析、溶解试验及薄层电阻的评价。此外，还制作了实验例1－2－1～实验例1－2－4的4种试料，并进行了溶解试验。
需要说明的是，本实验例作为后述实验例2的预备实验而实施，为参考例。
(1)铜－镍－钼混合烧结靶材的制作
为了在实验例1、2中用于进行黑化层的成膜，首先制作了铜－镍－钼混合烧结靶材。以下示出了具体的步骤。
作为初始原料粉末，秤量了预定量的Cu粉末(高纯度化学制，3N CUE13PB＜43μm)、Ni粉末(高纯度化学制，3N NIE08PB 63μm)、及Mo粉末(新日本金属制，二次颗粒直径约为200μm～500μm)，并在乳钵内进行了混合。此时所进行的秤量和混合需使各实验编号的初始原料粉末的混合比例成为以原子％为单位的表1所示的值。
接下来，将所获得的初始原料粉末的混合粉末放入内径为3英寸的石墨模内并采用热压法进行烧结，以制成组成成分不同的实验No.1～实验No.7的7种烧结体。需要说明的是，采用热压法进行烧结时的面压为136kg重/cm2，热压温度(HP温度)为表1中所示的900℃或1000℃，保持时间为1小时。可确认到，所获得的烧结体的相对密度如表1所示为82.0％至96.8％，故能够作为溅射靶材来使用。
将所制作的烧结体中的实验No.3的烧结体贴付在背板上作为靶材，供以下的实验例1－1－1～实验例1－1－7所使用。此外，将实验No.4的烧结体贴付在背板上作为靶材，供以下的实验例1－1－8～实验例1－1－12所使用。另外，将实验No.6和实验No.7的烧结体贴付在背板上作为靶材，供以下的实验例1－1－13、实验例1－1－14所使用。
[表1]
(2)实验例1－1－1～实验例1－1－14和实验例1－2－1～实验例1－2－4的试料的制作条件
(实验例1－1－1～实验例1－1－7)
首先，制作了在作为透明基材的PET基材上形成了含有氧、铜、镍及钼的黑化层的试料(实验例1－1－1～实验例1－1－7)。以下对具体的步骤进行说明。
需要说明的是，在实验例1－1－1～实验例1－1－6中，黑化层成膜时供给至腔体内的气体中的氧气和氩气的比率于各实验例中各不相同，其余都同样，并在此条件下制作了试料。此外，在实验例1－1－7中，将实验例1－1－4的条件中的向靶材施加200W的电力改变为施加125W的电力，其余都同样，并在此条件下制作了试料。
首先，准备了长5cm、宽5cm、厚0.05mm的聚对苯二甲酸乙二酯树脂(PET，商品名「Lumilar U48」，Toray株式会社制)制透明基材。
接下来采用直流溅射法对黑化层进行成膜。
黑化层的成膜是藉由使用溅射装置(ULVAC株式会社制，型号：SIH－450)而进行的。
进行黑化层的成膜时，在实验例1－1－1～实验例1－1－7中，作为黑化层成膜时的靶材，均使用了表1所示的实验No.3的组成成分为42Cu－42Ni－16Mo的混合烧结靶材，并将其设置在上述溅射装置上。
之后，将准备好的透明基材安放在溅射装置的基板架(holder)上，并将腔体内处理为真空。需要说明的是，溅射前的腔体内的极限真空度为1.5×10－4Pa。
将腔体内处理为真空后，在藉由溅射对黑化层进行成膜期间，向腔体内供给氧气和氩气，以使其合计为10SCCM。
就黑化层成膜时供给至腔体内的氧气和氩气的比率而言，在各实验例中，其被调整为以体积％为单位的表2所示的值。即，就实验例1－1－1～实验例1－1－6而言，分别被调整为以体积％为单位的(O2：Ar)＝10：90、15：85、20：80、25：75、30：70、及40：60。就实验例1－1－7而言，与实验例1－1－4同样地为(O2：Ar)＝25：75。需要说明的是，表2中仅示出了供给至腔体内的气体中的氧气的比率(体积％)。
此外，进行黑化层的成膜时，以30rpm的速度使放置了透明基材的基板架进行旋转。
进行黑化层的成膜时，首先，向靶材施加200W的电力以进行20分钟的溅射，并对成膜速度进行了测定。之后，根据所测定的成膜速度算出了膜厚到达300nm为止的成膜时间，然后再向靶材施加200W的DC电力以进行预定时间的溅射，据此，进行了膜厚为300nm的黑化层的成膜。
需要说明的是，就实验例1－1－7而言，如上所述，除了向靶材施加125W的电力这点之外，其余都同样，并在此条件在进行了膜厚为300nm的黑化层的成膜。
藉由以上的条件和步骤，制作了实验例1－1－1～实验例1－1－7的试料。
(实验例1－1－8～实验例1－1－12)
此外，使用基于所制作的实验No.4的烧结体(组成成分为60Cu－25Ni－15Mo)所获得的混合烧结靶材，还制作了实验例1－1－8～实验例1－1－12的5种试料。需要说明的是，在实验例1－1－8～实验例1－1－12中，除了进行了靶材的变更，并将黑化层成膜时供给至腔体内的氧气和氩气的比率和供给至靶材的电力量设定为表2所示的值这点之外，其余都与实验例1－1－1～实验例1－1－7同样，并在此条件下制作了试料。
(实验例1－1－13)
使用基于所制作的实验No.6的烧结体(组成成分为28Cu－67Ni－5Mo)所获得混合烧结靶材，制作了实验例1－1－13的试料。需要说明的是，在实验例1－1－13中，除了进行了靶材的变更，并将黑化层成膜时供给至腔体内的氧气和氩气的比率及供给至靶材的电力量设定为表2所示的值这点之外，其余都与实验例1－1－1～实验例1－1－7同样，并在此条件下制作了试料。
(实验例1－1－14)
使用基于所制作的实验No.7的烧结体(组成成分为20Cu－76Ni－4Mo)所获得的混合烧结靶材，制作了实验例1－1－14的试料。需要说明的是，在实验例1－1－14中，除了进行了靶材的变更，并将黑化层成膜时供给至腔体内的氧气和氩气的比率及供给至靶材的电力量设定为表2所示的值这点之外，其余都与实验例1－1－1～实验例1－1－7同样，并在此条件下制作了试料。
(实验例1－2－1～实验例1－2－4)
此外，为了进行比较，还制作了实验例1－2－1～实验例1－2－4的试料，其制作条件除了将含有氧、铜、镍及钼的黑化层形成为钼氧化膜这点之外，分别与上述实验例1－1－1～实验例1－1－4同样。在实验例1－2－1～实验例1－2－4中，除了将所使用的靶材从42Cu－42Ni－16Mo的混合烧结靶材变更为Mo靶材之外，分别与实验例1－1－1～实验例1－1－4相同，并在此条件下制作了试料。
需要说明的是，就实验例1－2－1～实验例1－2－4的试料而言，仅实施了后述的溶解试验。
(3)评价结果
以下对在实验例1－1－1～实验例1－1－14和实验例1－2－1～实验例1－2－4中所制作的试料的评价结果进行说明。
(黑化层的组成成分评价：EDS分析结果)
针对在实验例1－1－1～实验例1－1－14中所制作的试料，使用EDS进行了黑化层的组成成分分析。测定结果示于表2。
基于EDS分析可确认到，在实验例1－1－1～实验例1－1－14中，在透明基材上成膜了的黑化层均含有铜、镍、钼及氧。特别地，根据实验例1－1－1～实验例1－1－6的比较可确认到，藉由使氧浓度增加，黑化层中的氧浓度也会增加，然而，尽管使氧浓度发生了变化，成膜了的黑化层中的金属成分中的铜、镍、钼的比例的变化也较少。
[表2]
(溶解试验结果)
针对实验例1－1－1～实验例1－1－5、实验例1－1－8、及实验例1－1－10～实验例1－1－14中所制作的试料，作为蚀刻液，使用了由10质量％的氯化铁、10质量％的盐酸及剩余部分为水所组成的水溶液，并在25℃下进行了溶解试验。其结果示于表3。
[表3]
由表3所示的结果可确认到，就实验例1－1－1～实验例1－1－5、实验例1－1－8、及实验例1－1－10～实验例1－1－14的任一试料而言，将该试料浸渍至蚀刻液后，在30秒以内黑化层都进行了溶解。即可确认到，这些实验例的黑化层都示出了与铜层相同的溶解性。
由以上结果可确认到，在实验例1－1－1～实验例1－1－5、实验例1－1－8、及实验例1－1－10～实验例1－1－14中，在将透明基材上所制作的黑化层形成在铜层上并进行了图案化的情况下，可同时对铜层和黑化层进行蚀刻处理。为此可确认到，在后述的实验例2中所制作的实验例2－1～实验例2－11的导电性基板均为具有可同时进行蚀刻处理的铜层和黑化层的导电性基板。
此外，针对实验例1－2－1～实验例1－2－4的试料也同地实施了溶解试验。结果示于表4。
就实验例1－2－1～实验例1－2－4的试料而言，如表4所示，可确认到，将试料浸渍至蚀刻液后，钼氧化膜的溶解所需要的时间远超30秒。
[表4]
(薄层电阻的评价)
之后，针对实验例1－1－1～实验例1－1－5所制作的试料，进行了黑化层的薄层电阻的评价。结果示于表5。
[表5]
由表5可确认到，在黑化层成膜时供给至腔体的供给气体中的氧气比率为10体积％～25体积％的实验例1－1－1～实验例1－1－4中，任一试料的薄层电阻均小于1kΩ/□，都为充分小的薄层电阻。然而，在黑化层成膜时供给至腔体的供给气体中的氧气比率为30体积％的实验例1－1－5中，可确认到，薄层电阻急激增加。
[实验例2]
接下来，参考实验例1所进行的预备实验的结果制作了导电性基板，并对其进行了评价。
在本实验例中，作为实验例2－1～实验例2－12，制作了导电性基板，其具有在表6所示的12种条件下进行了成膜的黑化层或钼氧化膜，并具有图1A所示的结构。即，制作了在透明基材的一个侧面上形成了铜层后再形成了黑化层或钼氧化膜的导电性基板。
以下所说明的实验例2－1～实验例2－11为实施例。此外，实验例2－12为比较例。
以下，对实验例2－1～实验例2－12的导电性基板的制作步骤进行详述。
(实验例2－1)
这里，首先以实验例2－1的导电性基板的制作步骤为例进行说明。
首先，准备了长5cm、宽5cm、厚0.05mm的聚对苯二甲酸乙二酯树脂(PET，商品名「Lumilar U48」，Toray株式会社制)制透明基材11。
接下来，在透明基材11的一个表面上整体地形成了铜层12。铜层12具有铜薄膜层及镀铜层。即，首先采用溅射法形成铜薄膜层，接下来，将该铜薄膜层作为供电层并采用湿式镀法形成镀铜层，将其作为铜层。
具体而言，首先，使用Cu靶材(住友金属矿山株式会社制)采用直流溅射法在透明基材11的一个表面上进行厚度为100nm的铜薄膜层的成膜。之后，藉由电镀进行厚0.5μm的镀铜层的积层，将其作为铜层12。
接下来，在铜层12的整个面上，在除了膜厚为25nm这点之外皆与实验例1－1－1同样的条件下，采用溅射法进行了黑化层13的成膜。
即，形成黑化层时，溅射靶材与实验例1－1－1相同，使用了42Cu－42Ni－16Mo的混合烧结靶材。此外，将黑化层成膜时供给至腔体内的氧、氩气的气体比率(体积％)设定为O2：Ar＝10：90，并仅将膜厚从300nm变更为25nm。
藉由以上步骤制作了导电性基板，供以下的评价所使用。
(实验例2－2～实验例2－4)
就实验例2－2～实验例2－4而言，除了黑化层成膜条件变更了这点之外都与实验例2－1同样地制作了导电性基板。
具体而言，至铜层为止与实验例2－1同样地进行了制作后，在实验例2－2～实验例2－4中，在除了黑化层的膜厚为25nm这点之外分别都与实验例1－1－2～实验例1－1－4相同的条件下，在铜层上进行了黑化层的成膜。
即，例如在实验例2－2的情况下，形成黑化层时，溅射靶材与实验例1－1－2相同，使用了42Cu－42Ni－16Mo的混合烧结靶材。此外，将黑化层成膜时供给至腔体内的氧、氩气的气体比率(体积％)与实验例1－1－2同样地设定为O2：Ar＝15：85，并仅将膜厚从300nm变更为25nm。
(实验例2－5)
就实验例2－5而言，除了黑化层膜厚为38nm这点之外都与实验例2－4同样地制作了导电性基板。
(实验例2－6)
就实验例2－6而言，除了黑化层膜厚为50nm这点之外都与实验例2－4同样地制作了导电性基板。
(实验例2－7)
就实验例2－7而言，至铜层为止与实验例2－1同样地进行了制作后，在除了铜层上的黑化层的膜厚为25nm这点之外都与实验例1－1－5相同的条件下，进行了黑化层的成膜。
即，使用42Cu－42Ni－16Mo的混合烧结靶材，并将黑化层成膜时供给至腔体内的氧、氩气的气体比率(体积％)设定为O2：Ar＝30：70，在此条件下，进行了膜厚为25nm的黑化层的成膜。
(实验例2－8)
就实验例2－8而言，除了黑化层成膜条件变更了这点之外都与实验例2－1同样地制作了导电性基板。
具体而言，至铜层为止与实验例2－1同样地进行了制作后，在除了黑化层膜厚为32nm这点之外都与实验例1－1－10相同的条件下，在铜层上进行了黑化层的成膜。
即，形成黑化层时，溅射靶材与实验例1－1－10相同，使用了60Cu－25Ni－15Mo的混合烧结靶材。此外，将黑化层成膜时供给至腔体内的氧、氩气的气体比率(体积％)与实验例1－1－10同样地设定为O2：Ar＝25：75，并仅将膜厚从300nm变更为32nm。
(实验例2－9)
就实验例2－9而言，除了对黑化层成膜条件进行了变更这点之外都与实验例2－1同样地制作了导电性基板。
具体而言，至铜层为止与实验例2－1同样地进行了制作后，在除了黑化层膜厚为30nm这点之外都与实验例1－1－12相同的条件下，在铜层上进行了黑化层的成膜。
即，形成黑化层时，溅射靶材与实验例1－1－12相同，使用了60Cu－25Ni－15Mo的混合烧结靶材。此外，黑化层成膜时供给至腔体内的氧、氩气的气体比率(体积％)与实验例1－1－12相同，为O2：Ar＝30：70，并仅将膜厚从300nm变更为30nm。
(实验例2－10)
就实验例2－10而言，除了对黑化层成膜条件进行了变更这点之外都与实验例2－1同样地制作了导电性基板。
具体而言，至铜层为止与实验例2－1同样地进行了制作后，在除了黑化层的膜厚为25nm这点之外都与实验例1－1－13相同的条件下，在铜层上进行了黑化层的成膜。
即，形成黑化层时，溅射靶材与实验例1－1－13相同，使用了28Cu－67Ni－5Mo的混合烧结靶材。此外，黑化层成膜时供给至腔体内的氧、氩气的气体比率(体积％)与实验例1－1－13相同，为O2：Ar＝30：70，并仅将膜厚从300nm变更为25nm。
(实验例2－11)
就实验例2－11而言，除了对黑化层成膜条件进行了变更这点之外都与实验例2－1同样地制作了导电性基板。
具体而言，至铜层为止与实验例2－1同样地进行了制作后，在除了黑化层膜厚为25nm这点之外都与实验例1－1－14相同的条件下，在铜层上进行了黑化层的成膜。
即，形成黑化层时，溅射靶材与实验例1－1－14相同，使用了20Cu－76Ni－4Mo的混合烧结靶材。此外，黑化层成膜时供给至腔体内的氧、氩气的气体比率(体积％)与实验例1－1－14相同，为O2：Ar＝30：70，并仅将膜厚从300nm变更为25nm。
(实验例2－12)
就实验例2－12而言，至铜层为止与实验例2－1同样地进行了制作后，在铜层上不进行黑化层的成膜而是进行钼氧化膜的成膜。就钼氧化膜而言，除了膜厚为25nm这点之外都与实验例1－2－4同样地进行了成膜。
具体而言，钼氧化膜成膜时，使用了Mo靶材，供给至腔体内的氧气及氩气的气体比率(体积％)被设定为O2：Ar＝25：75，并且，膜厚为25nm。
对藉由以上步骤所获得的各实验例的导电性基板的评价结果进行说明。
(光学特性：反射率的评价)
针对所制作的实验例2－1～实验例2－12的导电性基板，进行了反射率的测定。其结果示于表6。此外，一部分试料的反射率的波长依存性示于图5。
[表6]
可确认到，在从作为实施例的实验例2－1至实验例2－11的导电性基板中，相对于波长为550nm的光的反射率、及作为相对于波长为350nm以上且780nm以下的范围内的光的反射率的平均值的可视光平均反射率皆为小于30％。
此外，基于反射率所计算的明度及色度的值如表6所示，据此可确认到，在实验例2－1至实验例2－11中，实验例2－6的明度L＊稍微超过了55，除了实验例2-6之外，实验例2－1～实验例2－11的明度L＊均低为大约55以下。尤其就实验例2－1～实验例2－5和实验例2－8～实验例2－11而言，其色度(a＊、b＊)均为负值，据此可确认到作为黑化层其具有特别良好的特性。
相对于作为实施例的实验例2－4～实验例2－7的波长350nm以上且780nm以下的范围内的光的反射率的测定结果，示于图5。
就实验例2－7而言，如上所述，黑化层成膜时供给至腔体内的供给气体中的氧气比例超过了28体积％，根据除了膜厚之外在相同条件下进行了黑化层成膜的实验例1－1－5的EDS分析结果可知，黑化层中氧含有率为42.6原子％。这样，在黑化层中氧含有率超过40原子％的情况下，如图5所示，可确认到，在波长为600nm以上的范围内反射率急激上昇。然而，相对于尤其需要进行反射抑制的波长为600nm以下的光的反射率却很低，故可确认到，在实用上不存在任何问题。
在实验例2－1～实验例2－4中，如上所述，分别在除了膜厚与实验例1－1－1～实验例1－1－4不同而其他都相同的条件下进行了黑化层的成膜。此外，在实验例2－5和实验例2－6中，在除了膜厚以外与实验例1－1－4都相同的条件下进行了黑化层的成膜，在实验例2－7中，在除了膜厚之外与实验例1－1－5都相同的条件下进行了黑化层的成膜。在实验例2－8中，在除了膜厚之外与实验例1－1－10都相同的条件进行了黑化层的成膜。在实验例2－9中，在除了膜厚之外与实验例1－1－12都相同的条件下进行了黑化层的成膜。在实验例2－10中，在除了膜厚之外与实验例1－1－13都相同的条件进行了黑化层的成膜。在实验例2－11中，在除了膜厚之外与实验例1－1－14都相同的条件下进行了黑化层的成膜。
由此可知，实验例2－1～实验例2－11所制作的导电性基板中所包含的黑化层与在实验例1－1－1～实验例1－1－5、实验例1－1－10、及实验例1－1－12～实验例1－1－14中进行了评价的黑化层具有同样的特性，即，都具有同样的「薄膜组成成分」、「蚀刻性」、及「薄层电阻」。
此外，如实验例1所述，可确认到，实验例1－1－1～实验例1－1－5、实验例1－1－10、及实验例1－1－12～实验例1－1－14中所评价了的黑化层在溶解试验中都示出了与铜层相同的相对于蚀刻液的溶解性。由此可知，就实验例2－1～实验例2－11所制作的导电性基板而言，其均为具有可同时进行蚀刻处理的铜层和黑化层的导电性基板。
需要说明的是，尽管实验例2－12的光学特性良好，但如实验例1－2－4所示，其溶解试验的结果为×，因此，不能说其是具有可同时进行蚀刻处理的铜层和黑化层的导电性基板。
如上所述，可确认到，在透明基材的至少一个表面侧具有铜层、和含有氧、铜、镍及钼且其中的氧含有率为5原子％以上且60原子％以的黑化层的实验例2－1～实验例2－11的导电性基板均为具有可同时进行蚀刻处理的铜层和黑化层的导电性基板。即，可确认到，该导电性基板的蚀刻性优于现有技术。此外，还可确认到，该导电性基板由于具有低反射率、低明度及低色度，因此，可适于作为触屏用导电性基板来使用。
[实验例3]
在实验例3中，首先制作了在作为透明基材的PET基材上形成了含有氧、铜、镍及钼的黑化层的试料，即，制作了实验例3－1－1～实验例3－1－4的试料，并对黑化层进行了组成成分的EDS分析和溶解试验。
此外，在本实验例中，还制作了具有图1A所示结构的导电性基板，即，制作了实验例3－2－1～实验例3－2－4的试料。即，制作了在透明基材的一个侧面上具有铜层再具有黑化层的导电性基板，并进行了光学特性的评价。以下，进行具体的说明。
(实验例3－1－1和实验例3－1－2)
在本实验例中，制作了在作为透明基材的PET基材上形成了含有氧、铜、镍及钼的黑化层的试料。
制作试料时，作为成膜用的溅射靶材，使用了具有46Cu－46Ni－8Mo的组成成分的藉由溶解法所制作的溶解合金靶材。在实验例3－1－1和实验例3－1－2中，除了使用上述靶材，并且将黑化层成膜时供给至腔体内的氧气和氩气的比率及供给至靶材的电力量设定为表7所示的值这点以外，与实验例1同样地进行了试料的制作。
需要说明的是，在实验例3－1－1中，供给气体中的氧气比率为30体积％，在实验例3－1－2中，供给气体中的氧气比例为40％体积。此外，藉由将200W的DC电力施加至靶材以进行预定时间的溅射，据此，进行了膜厚为300nm的黑化层的成膜。
针对所制作的试料进行了黑化层的EDS分析和溶解试验，其结果示于表7和表8。
(实验例3－1－3和实验例3－1－4)
在本实验例中，制作了在作为透明基材的PET基材上形成了含有氧、铜、镍及钼的黑化层的试料。
制作试料时，作为成膜用的溅射靶材，使用了具有49Cu－43Ni－8Mo的组成成分的藉由溶解法所制作的溶解合金靶材。在实验例3－1－3和实验例3－1－4中，除了使用上述靶材，并且将黑化层成膜时供给至腔体内的氧气和氩气的比例及供给至靶材的电力量设定为表7所示的值这点以外，与实验例1同样地进行了试料的制作。
需要说明的是，在实验例3－1－3中，供给气体中的氧气比例为30体积％，在实验例3－1－4中，供给气体中的氧气比例为40体积％。此外，藉由将200W的DC电力施加至靶材以进行预定时间的溅射，据此，进行了膜厚为300nm的黑化层的成膜。
针对所制作的试料进行了黑化层的EDS分析和溶解试验，其结果示于表7和表8。
[表7]
[表8]
基于表7所示结果可确认到，在使用了46Cu－46Ni－8Mo的溶解合金靶材或49Cu－43Ni－8Mo的溶解合金靶材的情况下，黑化层也都含有铜、镍、钼及氧。
此外，基于表8所示结果可确认到，在使用了46Cu－46Ni－8Mo的溶解合金靶材或49Cu－43Ni－8Mo的溶解合金靶材的黑化层中，也都具有可在1分钟内进行溶解的蚀刻特性。即，可确认到，本实验例的黑化层也具有与铜层相同的溶解性。
接下来，作为实验例3－2－1～实验例3－2－4，藉由以下步骤制作了导电性基板，并进行了评价。实验例3－2－1～实验例3－2－4也都为实施例。
(实验例3－2－1和实验例3－2－2)
首先，在实验例3－2－1和实验例3－2－2的导电性基板上与实验例2－1同样地都在透明基材的一个表面上形成了具有铜薄膜层及镀铜层的铜层。
接下来，就实验例3－2－1和实验例3－2－2的各试料而言，分别在除了黑化层膜厚为35nm这点以外都与实验例3－1－1和实验例3－1－2相同的条件下，在铜层上形成了黑化层，由此制作了具有图1A所示的结构的导电性基板。
针对所制作的导电性基板进行了反射率的测定。此外，基于所测定的反射率还计算了明度及色度。其结果示于表9。
(实验例3－2－3和实验例3－2－4)
首先，在实验例3－2－3和实验例3－2－4的导电性基板上也与实验例2－1同样地都在透明基材的一个表面上形成了具有铜薄膜层及镀铜层的铜层。
接下来，就实验例3－2－3和实验例3－2－4的各试料而言，分别在除了黑化层膜厚为35nm这点以外都与实验例3－1－3和实验例3－1－4相同的条件下，在铜层上形成了黑化层，由此制作了具有图1A所示结构的导电性基板。
针对所制作的导电性基板进行了反射率的测定。此外，基于所测定的反射率还计算了明度及色度。其结果示于表9。
[表9]
基于表9所示结果可确认到，无论在哪个试料中，相对于波长为550nm的光的反射率、以及作为相对于波长为350nm以上且780nm以下的范围内的光的反射率的平均值的可视光平均反射率均小于30％。
此外，在实验例3－2－1～实验例3－2－4中，如上所述，分别在除了膜厚之外都与实验例3－1－1～实验例3－1－4同样的条件下进行了黑化层的成膜。
由此可知，实验例3－2－1～实验例3－2－4所制作的导电性基板中所包含的黑化层与在实验例3－1－1～实验例3－1－4中进行了评价的黑化层具有同样的特性，即，都具有同样的「薄膜组成成分」和「蚀刻性」。
此外，如上所述，可确认到，在实验例3－1－1～实验例3－1－4中所评价了的黑化层在溶解试验中示出了与铜层相同的针对蚀刻液的溶解性。由此可知，实验例3－2－1～实验例3－2－4所制作的导电性基板也都为具有可同时进行蚀刻处理的铜层和黑化层的导电性基板。
如上所述，可确认到，就在透明基材的至少一个表面侧具有铜层、和含有氧、铜、镍及钼且其中氧含有率为5原子％以上且60原子％以下的黑化层的实验例3－2－1～实验例3－2－4的导电性基板而言，其具有可同时进行蚀刻处理的铜层和黑化层的导电性基板。即，可确认到，该导电性基板的蚀刻性优于现有技术。此外，该导电性基板由于具低反射率、低明度及低色度，因此，可适于作为触屏用导电性基板来使用。
以上，基于实施方式及实施例等对导电性基板及导电性基板的制造方法进行了说明，然而，本发明并不限定于上述实施方式及实施例等。在权利要求书所记载的本发明的要旨的范围内，还可进行各种各样的变形和变更。
本申请主张基于2015年1月20日向日本国专利厅申请的特愿2015－008913号及2015年4月27日向日本国专利厅申请的特愿2015－090017号的优先权，并将特愿2015－008913号及特愿2015－090017号的全部内容引用于本国际申请。
[符号说明]
10A、10B、20A、20B、30 导电性基板
11、11A、11B 透明基材
12、12A、12B 铜层
13、13A、13B、131、132、131A、131B、132A、132B、32A、32B 黑化层
31A、31B 配线

Claims (7)

1.一种导电性基板，具备：
透明基材；
铜层，其形成在所述透明基材的至少一个表面侧；及
黑化层，其形成在所述透明基材的至少一个表面侧，含有氧、铜、镍及钼，且所述氧的含有率为5原子％以上且60原子％以下。
2.根据权利要求1所述的导电性基板，其中：
在所述黑化层中，
在所述黑化层的铜、镍及钼的含有量为100原子％的情况下，所述钼的含有量为2原子％以上且70原子％以下。
3.根据权利要求1或2所述的导电性基板，其中：
所述铜层的厚度为100nm以上，
所述黑化层的厚度为20nm以上。
4.根据权利要求1至3的任一项所述的导电性基板，其中：
波长为550nm的光的反射率为30％以下。
5.根据权利要求1至4的任一项所述的导电性基板，其中：
具备网状的配线。
6.一种导电性基板的制造方法，具有：
透明基材准备步骤，用于准备透明基材；
铜层形成步骤，用于在所述透明基材的至少一个表面侧形成铜层；及
黑化层形成步骤，用于在所述透明基材的至少一个表面侧形成含有氧、铜、镍及钼的黑化层，且所述氧的含有率为5原子％以上且60原子％以下。
7.根据权利要求6所述的导电性基板的制造方法，其中：
在所述黑化层形成步骤中，
使用铜－镍－钼靶材，
在向腔体内供给以5体积％以上且45体积％以下的比例含有氧的气体的同时，通过溅射法对所述黑化层实施成膜。
CN201680004789.5A 2015-01-20 2016-01-18 导电性基板及导电性基板的制造方法 Active CN107111408B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015008913 2015-01-20
JP2015-008913 2015-01-20
JP2015-090017 2015-04-27
JP2015090017 2015-04-27
PCT/JP2016/051315 WO2016117512A1 (ja) 2015-01-20 2016-01-18 導電性基板、および導電性基板の製造方法

Publications (2)

Publication Number Publication Date
CN107111408A true CN107111408A (zh) 2017-08-29
CN107111408B CN107111408B (zh) 2020-07-17

Family

ID=56417056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680004789.5A Active CN107111408B (zh) 2015-01-20 2016-01-18 导电性基板及导电性基板的制造方法

Country Status (5)

Country Link
JP (1) JP6624078B2 (zh)
KR (1) KR102386048B1 (zh)
CN (1) CN107111408B (zh)
TW (1) TWI701580B (zh)
WO (1) WO2016117512A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018030202A1 (ja) * 2016-08-08 2018-02-15 Dic株式会社 積層体、メタルメッシュ及びタッチパネル
CN108388382B (zh) * 2017-02-03 2020-03-27 群创光电股份有限公司 触控面板及其触控显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110279398A1 (en) * 2010-05-12 2011-11-17 Harald Philipp Touch screen electrode enhancements
CN103081026A (zh) * 2011-03-04 2013-05-01 Lg化学株式会社 导电结构体及其制备方法
EP2767985A1 (en) * 2012-08-31 2014-08-20 LG Chem, Ltd. Conductive structure and method for manufacturing same
WO2014203418A1 (ja) * 2013-06-19 2014-12-24 凸版印刷株式会社 表示装置用基板および表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW513475B (en) * 1999-11-25 2002-12-11 Sumitomo Metal Mining Co Transparent conductive layered structure, display in which this transparent conductive layered structure is applied, and coating liquid for forming transparent conductive layer
JP4086132B2 (ja) 2001-11-16 2008-05-14 株式会社ブリヂストン 透明導電性フィルムおよびタッチパネル
JP2008311565A (ja) * 2007-06-18 2008-12-25 Dainippon Printing Co Ltd ディスプレイ用複合フィルタ
KR101082223B1 (ko) 2009-08-17 2011-11-09 삼성모바일디스플레이주식회사 이동통신 단말기의 윈도우 결합 구조체
KR20130069261A (ko) 2011-12-18 2013-06-26 인포뱅크 주식회사 정보처리 방법 및 시스템과 기록매체
JP2013169712A (ja) * 2012-02-21 2013-09-02 Toray Ind Inc 積層体
JP2013206315A (ja) * 2012-03-29 2013-10-07 Toppan Printing Co Ltd フィルム状タッチパネルセンサー及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110279398A1 (en) * 2010-05-12 2011-11-17 Harald Philipp Touch screen electrode enhancements
CN103081026A (zh) * 2011-03-04 2013-05-01 Lg化学株式会社 导电结构体及其制备方法
CN103370748A (zh) * 2011-03-04 2013-10-23 Lg化学株式会社 导电结构体及其制备方法
EP2767985A1 (en) * 2012-08-31 2014-08-20 LG Chem, Ltd. Conductive structure and method for manufacturing same
WO2014203418A1 (ja) * 2013-06-19 2014-12-24 凸版印刷株式会社 表示装置用基板および表示装置

Also Published As

Publication number Publication date
JPWO2016117512A1 (ja) 2017-11-02
JP6624078B2 (ja) 2019-12-25
KR20170105501A (ko) 2017-09-19
KR102386048B1 (ko) 2022-04-14
TWI701580B (zh) 2020-08-11
WO2016117512A1 (ja) 2016-07-28
CN107111408B (zh) 2020-07-17
TW201638751A (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
TWI646870B (zh) Conductive substrate, method of manufacturing conductive substrate
CN107210092B (zh) 带导电层的基板、触摸面板用带透明电极的基板及它们的制造方法
KR20160114597A (ko) 도전성 기판, 적층 도전성 기판, 도전성 기판 제조방법 및 적층 도전성 기판 제조방법
CN107111408A (zh) 导电性基板及导电性基板的制造方法
CN108700969A (zh) 导电性基板、导电性基板的制造方法
JP6369393B2 (ja) 導電性基板、及び導電性基板の製造方法
JP6380057B2 (ja) 導電性基板およびその製造方法
CN101998770A (zh) 蚀刻薄膜电阻电路板制作方法
TWI655570B (zh) Conductive substrate, laminated conductive substrate, method for producing conductive substrate, and method for producing laminated conductive substrate
CN107924248B (zh) 导电性基板和导电性基板的制造方法
KR20180061171A (ko) 도전성 기판
US10655210B2 (en) Roll-to-roll sputtering process with hybrid target and product thereof
JP6595766B2 (ja) 導電性基板、および導電性基板の製造方法
CN106249938B (zh) 导电性基板及导电性基板的制造方法
JP2017185689A (ja) 導電性基板
WO2005002303A1 (ja) プリント配線板
JP2017084265A (ja) 導電性基板の製造方法
TWI713591B (zh) 積層體基板、導電性基板、積層體基板之製造方法、導電性基板之製造方法
WO2018056089A1 (ja) 導電性フィルム、タッチパネル、フォトマスク、インプリントテンプレート、導電性フィルム形成用積層体、導電性フィルムの製造方法、および電子デバイスの製造方法
JP6595762B2 (ja) 導電性基板、および導電性基板の製造方法
JPWO2018193940A1 (ja) 導電性基板
JP2010272835A5 (zh)
TW201232655A (en) Halftone with pattern and method for forming pattern on workpiece
TWM295791U (en) Chip-type passive element substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant