CN105706182B - 导电性基板、导电性基板的制造方法 - Google Patents

导电性基板、导电性基板的制造方法 Download PDF

Info

Publication number
CN105706182B
CN105706182B CN201480059111.8A CN201480059111A CN105706182B CN 105706182 B CN105706182 B CN 105706182B CN 201480059111 A CN201480059111 A CN 201480059111A CN 105706182 B CN105706182 B CN 105706182B
Authority
CN
China
Prior art keywords
blackening layer
copper
conductive board
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480059111.8A
Other languages
English (en)
Other versions
CN105706182A (zh
Inventor
渡边宏幸
山岸浩
山岸浩一
永田纯
永田纯一
高塚裕二
横林贞之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN105706182A publication Critical patent/CN105706182A/zh
Application granted granted Critical
Publication of CN105706182B publication Critical patent/CN105706182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/085—Oxides of iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/06—Coating on the layer surface on metal layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/412—Transparent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/416—Reflective
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/208—Touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Abstract

本发明提供一种导电性基板，其包括：透明基材；铜层，其形成在所述透明基材的至少一个表面侧；以及黑化层，其形成在所述透明基材的至少一个表面侧，并且含有氧、氮、镍、及钨。

Description

导电性基板、导电性基板的制造方法
技术领域
本发明涉及一种导电性基板、导电性基板的制造方法。
背景技术
如专利文献1所公开的那样，自以往以来使用一种触摸面板用的透明导电性薄膜，该薄膜在高分子薄膜上形成作为透明导电膜的ITO(氧化铟锡)膜。
另一方面，近些年具有触摸面板的显示器的大画面化正在发展，与其对应地，对于触摸面板用的透明导电性膜等导电性基板也在寻求大面积化。然而，ITO由于其电阻值较高，因此存在无法对应导电性基板的大面积化的问题。
因此，例如如专利文献2、3所公开的那样，正在研究使用铜等金属箔来代替ITO膜。然而，例如当将铜用于配线层时，由于铜具有金属光泽，因此存在由于反射而带来的显示器的可视性降低的问题。
因而，正在研究一种导电性基板，其形成由铜等金属箔所构成的配线层的同时，形成具有能抑制配线层表面上的光反射的颜色的黑化层。然而，为了形成具有配线图案的导电性基板，需要在形成配线和黑化层之后，对配线层和黑化层进行蚀刻而形成所需的图案，但是存在配线层和黑化层的相对于蚀刻液的反应性不同的问题。换言之，如果要对配线层和黑化层同时进行蚀刻，则存在无法将哪个层蚀刻成目标形状的问题。此外，当利用另外的步骤来实施配线层的蚀刻和黑化层的蚀刻时，存在步骤数增加的问题。
<现有技术文献>
<专利文献>
专利文献1：日本国特开2003-151358号公报
专利文献2：日本国特开2011-018194号公报
专利文献3：日本国特开2013-069261号公报
发明内容
<本发明所要解决的技术问题>
鉴于上述背景技术的问题，本发明的目的在于提供一种能同时进行蚀刻处理的、具有铜层和黑化层的导电性基板。
<用于解决技术问题的方案>
为了解决上述问题，本发明提供一种导电性基板，其包括：透明基材；铜层，其形成在所述透明基材的至少一个表面侧；以及黑化层，其形成在所述透明基材的至少一个表面侧，并且含有氧、氮、镍、及钨。
<发明的效果>
根据本发明，可提供一种能同时进行蚀刻处理的、具有铜层和黑化层的导电性基板。
附图说明
图1是本发明的实施方式的导电性基板的剖面图。
图2是本发明的实施方式的导电性基板的剖面图。
图3是本发明的实施方式的具有网状的配线的导电性基板的俯视图。
图4是图3的A-A’线的剖视图。
图5是实验例1的导电性基板的反射率的波长依存性。
具体实施方式
以下，对本发明的导电性基板、及导电性基板的制造方法的一个实施方式进行说明。
(导电性基板)
本实施方式的导电性基板可被构成为包括：透明基材；形成在所述透明基材的至少一个表面侧的铜层；以及形成在所述透明基材的至少一个表面侧、并且含有氧、氮、镍、及钨的黑化层(以下，也仅记载为“黑化层”)。
需要说明的是，本实施方式中的所谓的导电性基板包括在对铜层等进行图案化之前的透明基材的表面上具有铜层或黑化层的基板、以及对铜层或黑化层进行图案化并设为配线的形状的基板、也即配线基板。
在此，首先对本实施方式的导电性基板中所包括的各部件进行说明。
作为透明基材并无特别限定，可优选使用使可见光穿透的绝缘体薄膜、或玻璃基板等。
作为使可见光穿透的绝缘体薄膜，例如可优选使用聚酰胺薄膜、聚乙烯对苯二甲酸酯薄膜、聚二甲酸乙二醇酯薄膜、环烯烃薄膜、聚亚酰胺薄膜等树脂薄膜等。
作为使可见光穿透的树脂基板的材料，特别可优选使用PET(聚乙烯对苯二甲酸酯)、COP(环烯烃聚合物)、PEN(聚二甲酸乙二醇酯)、聚亚酰胺、聚碳酸酯等。
关于透明基材的厚度并无特别限定，可根据作为导电性基板时所要求的强度、静电容量、或光的穿透率等任意选择。作为透明基材的厚度，例如可以设为10μm以上200μm以下。特别是用于触摸面板的用途时，透明基材的厚度优选设为20μm以上120μm以下，更优选设为20μm以上100μm以下。在用于触摸面板的用途的情况下，例如特别当寻求对显示器整体的厚度进行薄化的用途时，透明基材的厚度优选为20μm以上50μm以下。
接着，对铜层进行说明。
关于铜层也无特别限定，为了降低光的穿透率，优选在铜层与透明基材之间、或与黑化层之间不配置粘结剂。换言之，优选将铜层直接形成在其他部件的上表面上。
为了在其他部件的上表面上直接形成铜层，优选铜层具有铜薄膜层。另外，铜层可以具有铜薄膜层和镀铜层。
例如可以在透明基材或黑化层上利用干电镀法形成铜薄膜层，将该铜薄膜层作为铜层。由此，能不经由粘结剂而在透明基材或黑化层上直接形成铜层。
另外，当铜层的膜厚较厚时，也可以通过将该铜薄膜层作为供电层，利用湿电镀法形成镀铜层，从而形成具有铜薄膜层和镀铜层的铜层。由于铜层具有铜薄膜层和镀铜层，因此此情况中也可不经由粘结剂而在透明基材或黑化层上直接形成铜层。
铜层的厚度并无特别限定，当将铜层用作配线时，可根据向该配线供给的电流的大小或配线宽度等任意选择。特别是，铜层的厚度优选为50nm以上，更优选设为150nm以上，使得能充分地供给电流。铜层厚度的上限值并无特别限定，若铜层变厚，则当为了形成配线而进行蚀刻时由于蚀刻需要时间因此产生旁侧蚀刻、容易在蚀刻途中发生抗蚀剂剥离等问题。因此，铜层的厚度优选3μm以下，更优选700nm以下，最优选200nm以下。需要说明的是，例如在大画面的触摸面板等配线长度变长的用途中，由于以将配线的电阻值充分降低为佳，因此可以根据适用画面的尺寸、配线长度来对铜层进行增厚。
当如上所述铜层具有铜薄膜层、镀铜层时，优选铜薄膜层厚度与镀铜层厚度的合计为上述范围。
接着，对含有氧、氮、镍、及钨的黑化层进行说明。
由于铜层具有金属光泽，因此存在当仅在透明基板上形成对铜层进行蚀刻的配线时铜对光进行反射，例如当用作触摸面板用的导电性基板时，显示器的可见性下降的问题。因此，尽管对设置黑化层的方法进行了研究，然而由于黑化层有时不充分具有对蚀刻液的反应性，难以同时将铜层和黑化层蚀刻成所需的形状。因此，本发明的发明人通过进行研究发现，含有氧、氮、镍及钨的层由于具有能抑制光反射的颜色因此能够用于黑化层，再有其显示出对蚀刻液的充分的反应性，因此能够与铜层同时进行蚀刻处理。
黑化层的成膜方法并无特别限定，可利用任意方法来进行成膜。但是，由于能够比较容易地成膜出黑化层，因此优选利用溅射法来进行成膜。
黑化层例如可以使用镍钨合金的靶，通过向腔室内供给氧和氮，同时利用溅射法进行成膜。需要说明的是，也可以使用镍靶和钨靶，向腔室内供给氧和氮，同时利用溅射法来进行成膜。向腔室内供给的氧和氮的供给比例并无特别限定，优选以氧为5体积％以上20体积％以下、氮为30体积％以上55体积％以下的比例向腔室内供给氧和氮，同时利用溅射法进行成膜。
如上所述通过将向腔室内供给的氧的比例设为5体积％以上，从而能使黑化层的颜色为可充分抑制光反射的颜色，能充分发挥作为黑化层的功能，因此较佳。更优选向腔室内供给的氧的供给比例为10体积％以上。另外，通过使氧的供给量为20体积％以下，从而能特别提高黑化层对蚀刻液的反应性，当与铜层一同进行蚀刻时能容易地使铜层和黑化层为所需的图案，因此较佳。更优选向腔室内的氧的供给比例为15体积％以下。
关于氮，尽管在对黑化层进行成膜时通过在该气氛中添加氮使得蚀刻变得容易，但若添加量过多则无法充分抑制光反射，作为黑化层的性能有降低的风险。因此，优选溅射时的氮的供给比例为30体积％以上55体积％以下，更优选35体积％以上40体积％以下。需要说明的是，通过使氮的供给比例为55体积％以下，能确保黑化层的溅射速度，因此较佳。当以向腔室内的氮的供给比例为40体积％以下的方式进行供给时，由于进一步提高黑化层的溅射速度，因此更佳。
需要说明的是，在进行溅射时，对于供给至腔室内的气体，除了氧和氮以外的残余部优选为惰性气体。关于除了氧和氮以外的残余部，例如可以供给氩或氦。
另外，作为进行溅射时使用的靶，如上所述例如可以使用镍钨合金的靶。对靶的组成并无特别限定，优选镍钨合金的靶以5重量％以上且30重量％以下的比例含有钨，更优选以18重量％以上30重量％以下的比例含有钨。此时，残余部可以由镍构成。
通过使镍钨合金靶中的钨含有量为5重量％以上，从而能将靶的磁性抑制得较低，因此较佳。特别是当使钨含有量为18重量％以上时，能使靶的磁性更低因此更佳。
另外，若镍钨合金靶中的钨含有量增加，则有时该靶的加工性会降低。换言之，有时会变得难以形成靶。然而，当钨含有量为30重量％以下时，镍钨合金的加工性可充分提高，容易形成靶，因此较佳。
成膜的黑化层中只要含有氧、氮、镍、及钨即可，可以以任何形态来包含氧、氮、镍、及钨。例如可以使镍和钨形成合金，含有氧和/或氮的镍钨合金被包含在黑化层中。另外，可以使镍或钨生成例如氧化镍(NiO)或氮化镍(Ni3N)、氧化钨(WO3、WO2、W2O3)或氮化钨(N2W)等氧化物或氮化物，该化合物被包含在黑化层中。
需要说明的是，黑化层例如可以是如含有氧和氮的镍钨合金那样，仅由同时含有氧、氮、镍及钨的1种物质所形成的层。另外，可以是例如具有选自上述的含有氧和/或氮的镍钨合金、镍的氧化物、镍的氮化物、钨的氧化物、及钨的氮化物的1种以上的物质的层。
黑化层的厚度并无特别限定，例如优选为15nm以上，更优选设为20nm以上。如上所述，尽管黑化层具有抑制光反射的功能，但当黑化层的厚度较薄时，有时无法充分抑制光的反射。对此，通过使黑化层的厚度为上述范围，从而能进一步抑制光的反射。
黑化层的厚度的上限值并无特别限定，即使使其厚到所需以上的厚度，则成膜所需的时间、或形成配线时蚀刻所需的时间也会变长，会招致成本的上升。因此，黑化层的厚度优选为70nm以下，更优选为40nm以下。
另外，当黑化层的比电阻充分小时，能在黑化层上形成与配线等电气部件的接触部，即使黑化层位于最表面时也变得无需露出铜层，因此较佳。
并且，为了在黑化层上形成与配线等电气部件的接触部，作为黑化层的比电阻，优选2.00×10-2Ω·cm以下，更优选5.00×10-3Ω·cm以下。根据本发明的发明人的研究，黑化层的比电阻与对黑化层进行成膜时的气氛中的氧浓度具有相关性。并且，对黑化层进行成膜时的气氛中的氧浓度越低则黑化层的比电阻变得越低，因此较佳。特别是，当将黑化层的比电阻充分降低时，对黑化层进行成膜时的氧浓度优选15体积％以下，更优选13体积％以下，最优选10体积％以下。
接着，对本实施方式的导电性基板的结构例进行说明。
如上所述，本实施方式的导电性基板包括透明基材、铜层、以及含有氧、氮、镍及钨的黑化层。此时，将铜层、黑化层配置在透明基材上时的层叠的顺序并无特别限定。另外，也可以分别形成多层的铜层和黑化层。需要说明的是，为了抑制光的反射，优选将黑化层配置在铜层表面之中的特别要抑制光反射的面上。另外，更优选具有铜层被夹在黑化层之间的构造。
再有，当如上所述包括比电阻较小的黑化层时，优选将该比电阻较小的黑化层配置在导电性基板的最表面上。这是由于为了使比电阻较小的黑化层能与配线等电气部件接触，因此以容易连接的方式将其配置在导电性基板的最表面上而较佳。
关于具体的结构例，以下参照图1、图2进行说明。图1、图2表示出本实施方式的导电性基板的、与透明基材、铜层、黑化层的层叠方向平行的面上的剖面图的例子。
例如，如图1(a)所示的导电性基板10A，可以在透明基材11的一个表面11a侧上逐层依次层叠铜层12、黑化层13。另外，如图1(b)所示的导电性基板10B，可以在透明基材11的一个表面11a侧和另一个表面(其他表面)11b侧分别逐层依次层叠铜层12A、12B、黑化层13A、13B。需要说明的是，层叠铜层12(12A、12B)、及黑化层13(13A、13B)的顺序并不限定于图1(a)、(b)的例子，也可以从透明基材11侧按黑化层13(13A、13B)、铜层12(12A、12B)的顺序进行层叠。这样一来在透明基材11与铜层12之间配置黑化层13的情况中，由于能利用黑化层13提高透明基材11与铜层12的紧密性，因此较佳。需要说明的是，例如在具有下述图2(a)所示的构造的情况中，由于同样的理由第1黑化层131也能提高透明基材11与铜层12的紧密性。
另外，例如也可以在透明基材11的一个表面侧设置多层的黑化层。例如，如图2(a)所示的导电性基板20A，可以在透明基材11的一个表面11a侧依次层叠第1黑化层131、铜层12、以及第2黑化层132。
此时也可以在透明基材11的两面上层叠第1黑化层及第1黑化层。具体而言，如图2(b)所示的导电性基板20B，可以在透明基材11的一个表面11a侧、及另一个表面(其他表面)11b侧，分别依次层叠第1黑化层131A、131B、铜层12A、12B、及第2黑化层132A、132B。
需要说明的是，在图1(b)、图2(b)中，表示出了当在透明基材的两面上层叠铜层和黑化层时，以透明基材11为对称面以在透明基材11的上下所层叠的层对称的方式进行配置的例子，但并不限定于该形态。例如，即可以在图2(b)中，使透明基材11的一个表面11a侧的结构与图1(a)的结构同样，为依次层叠铜层12和黑化层13的形态，使在透明基材11上下所层叠的层为非对称的结构。
至此，对本实施方式的导电性基板进行了说明，在本实施方式的导电性基板中，由于在透明基材上设置了铜层和黑化层，因此能抑制由于铜层所引起的光的反射。
对于本实施方式的导电性基板的光的反射的程度并无特别限定，例如以本实施方式的导电性基板的波长550nm的光的反射率优选40％以下，更优选30％以下，最优选以20％以下。当波长550nm的光的反射率为40％以下时，即使作为例如触摸面板用的导电性基板使用时也几乎不会引起显示器的可见性的降低，因此较佳。
对于反射率的测定，可以对黑化层照射光来进行测定。换言之，可以从包含在导电性基板中的铜层及黑化层之中的黑化层侧进行测定。
具体而言，例如如图1(a)所示，可以当在透明基材11的一个表面11a上依次层叠铜层12、黑化层13时，以使光能照射黑化层13的方式，从图中A所示的表面侧进行测定。
另外，当将图1(a)情况中的铜层12和黑化层13的配置进行置换，在透明基材11的一个表面11a上依次层叠黑化层13和铜层12时，可以从作为黑化层13位于最表面的一侧的、透明基材11的表面11b侧对反射率进行测定。
需要说明的是，如下所述导电性基板可以通过对铜层及黑化层进行蚀刻而形成配线，上述反射率表示导电性基板之中除了透明基材以外时配置在最表面的黑化层的、光入射侧的表面上的反射率。因此，若在蚀刻处理前、或进行了蚀刻处理后，优选铜层及黑化层残留的部分上的测定值满足上述范围。
本实施方式的导电性基板可以优选用作例如触摸面板用的导电性基板。此时，导电性基板可以具有网(mesh)状的配线。
具有网状配线的导电性基板可以通过对上述本实施方式的导电性基板的铜层及黑化层进行蚀刻来得到。
例如，可以利用两层的配线来形成网状的配线。具体的结构例如图3所示。图3表示出从铜层、黑化层的层叠方向的上面侧观察具有网状配线的导电性基板30的图。图3所示的导电性基板30具有透明基材11、以及平行于图中X轴方向的多条配线31A及平行于Y轴方向的配线31B。需要说明的是，在图3中，示出了将直线形状的配线31A、31B组合而形成网状的配线(配线图案)的例子，但并不限定于该形态，构成配线图案的配线可以为任意的形状。例如，也可以以与显示器的图像之间不产生莫尔条纹(干涉环)的方式，将构成网状配线图案的配线31A、31B的形状分别形成为呈锯齿状弯曲的线(锯齿形直线)等各种形状。
配线31A、31B通过蚀刻铜层而形成，在该配线31A、31B的上表面和/或下表面上形成未示出的黑化层。将黑化层蚀刻成与配线31A、31B相同的形状。
对透明基材11和配线31A、31B的配置并无特别限定。透明基材11和配线的配置的结构例如图4(a)、(b)所示。图4相当于图3的A-A’线上的剖视图。
首先，如图4(a)所示，可以在透明基材11的上下面上分别配置配线31A、31B。需要说明的是，此时，在配线31A、31B的上表面上，配置有被蚀刻成与配线相同形状的黑化层32A、32B。
另外，如图4(b)所示，可以使用1组透明基材11A、11B，夹着一个透明基材11A在上下面上配置配线31A、31B，并且将一个配线31B配置在透明基材11A和透明基材11B之间。此时在配线31A、31B的上表面也配置有被蚀刻成与配线相同形状的黑化层32A、32B。需要说明的是，如上所述，对黑化层和铜层的配置并无特别限定。因此，在图4(a)、图4(b)任意情况中，也可以将黑化层32A、32B和配线31A、31B的配置上下颠倒。另外，例如也可以设置多层的黑化层。
但是，优选将黑化层配置在铜层表面之中的特别想要抑制光的反射的表面上。因此，在图4(b)所示的导电性基板之中，例如当需要抑制来自图中下表面侧的光的反射时，优选将黑化层32B的位置与配线31B的位置颠倒。另外，除了黑化层32B以外，可以在配线31B与透明基材11B之间进一步设置黑化层。
图3及图4(a)所示的具有网状配线的导电性基板例如可以由如图1(b)、图2(b)所示在透明基材11的两面上具有铜层12A、12B、黑化层13A、13B(131A、132A、131B、132B)的导电性基板形成。
若以使用图1(b)的导电性基板来形成的情况为例进行说明，则首先以平行于图1(b)中X轴方向的多个线状的图案空出预定间隔来配置的方式，对透明基材11的一个表面11a侧的铜层12A及黑化层13A进行蚀刻。所谓的图1(b)中的X轴方向，意味着与图1(b)中的各层的宽度方向平行的方向。
接着，以平行于图1(b)中Y轴方向的多个线状的图案空出预定间隔来配置的方式，对透明基材11的另一个表面11b侧的铜层12B及黑化层13B进行蚀刻。需要说明的是，图1(b)中的X轴方向，意味着与纸面垂直的方向。
通过以上操作，能形成如图3、图4(a)所示的具有网状配线的导电性基板。需要说明的是，也可以对透明基材11的两面同时进行蚀刻。换言之，可以同时进行铜层12A、12B、黑化层13A、13B的蚀刻。
图3所示的具有网状配线的导电性基板也可以使用2片图1(a)或图2(a)所示的导电性基板而形成。若以使用图1(a)的导电性基板的情况为例进行说明，则针对2片图1(a)所示的导电性基板，以平行于X轴方向的多个线状图案空出预定间隔而配置的方式，分别对铜层12及黑化层13进行蚀刻。接着，可以通过以利用上述蚀刻处理而在各导电性基板上所形成的线状的图案相互交叉的方式对淮方向并将2片导电性基板贴合，从而形成具有网状配线的导电性基板。对于将2片导电性基板贴合时的贴合面并无特别限定，可以如图4(b)所示将层叠有铜层12等的图1(a)中的表面A、和未层叠有铜层12等的图1(a)中的表面11b贴合。
需要说明的是，优选将黑化层配置在铜层表面之中特别想要抑制光的反射的表面上。因此，在图4(b)所示的导电性基板中，当需要抑制来自图中下表面侧的光的反射时，优选将黑化层32B的位置、与配线31B的位置颠倒配置。另外，除了黑化层32B以外，可以在配线31B与透明基材11B之间进一步设置黑化层。
另外，可以例如将透明基材11的未层叠有铜层12等的图1(a)中的表面11b彼此贴合而使剖面为图4(a)所示的构造。
需要说明的是，对于图3、图4所示的具有网状配线的导电性基板中的配线的宽度、或配线间的距离并无特别限定，例如可以根据配线中流动的电流量等来选择。
具有如此由2层配线所构成的网状的配线的导电性基板优选可以用作例如投影型静电容量方式的触摸面板用的导电性基板。
(导电性基板的制造方法)
接着对本实施方式的导电性基板的制造方法的构成例进行说明。
本实施方式的导电性基板的制造方法优选具有：准备透明基材的透明基材准备步骤；在所述透明基材的至少一个表面侧形成铜层的铜层形成步骤；以及在所述透明基材的至少一个表面侧形成含有氧、氮、镍、及钨的黑化层的黑化层形成步骤。
以下对本实施方式的导电性基板的制造方法进行说明，关于以上所说明的点以外，可以与上述导电性基板的情况为同样的结构，因此省略其说明。
如上所述，在本实施方式的导电性基板中，对将铜层和黑化层配置在透明基材上时的层叠的顺序并无特别限定。另外，铜层和黑化层也可以分别形成多层。因此，关于上述铜层形成步骤、黑化层形成步骤的顺序或实施次数并无特别限定，可以随着所形成的导电性基板的构造以任意次数、时间来实施。
准备基材的步骤例如是准备由可见光穿透的绝缘体薄膜、或玻璃基板等构成的透明基材的步骤，对其具体的操作并不特别限定。例如可以为了供后续步骤中的各工程而根据需要将其切断为任意的尺寸等。
接着对铜层形成步骤进行说明。
如上所述优选铜层具有铜薄膜层。另外，也可以具有铜薄膜层和镀铜层。因此，铜层形成步骤例如可以具有利用干电镀法来形成铜薄膜层的步骤。另外，铜层形成步骤可以具有利用干电镀法形成铜薄膜层、和以该铜薄膜层为供电层利用湿电镀法形成镀铜层的步骤。
作为用于铜薄膜层的形成的干电镀法，并无特别限定，例如可以使用真空蒸镀法、溅射法、或离子镀着法等。特别是，作为用于铜薄膜层的形成的干电镀法，从膜厚的控制较容易来看，更优选使用溅射法。
以使用缠绕式溅射装置的情况为例对形成铜薄膜层的步骤进行说明。首先，将铜靶安装在溅射用阴极上，在真空腔室内设置基材，具体来说形成透明基材或黑化层的透明基材等。对真空腔室内进行真空排气后，导入Ar气体并将装置在保持为0.13Pa～1.3Pa左右。在此状态下，可以从缠绕卷例如以每分钟1～20m左右的速度输送基材，同时利用与阴极连接的溅射用直流电源供应电力，进行溅射放电，在基材上连续成膜形成所需的铜薄膜层。
对于利用使电镀法形成镀铜层的步骤中的条件、也即电镀处理的条件并无特别限定，可以采用利用常规方法的各种条件。例如，可以通过向加入了镀铜液的镀槽内供给形成了铜薄膜层的基材，对电流密度或基材的输送速度进行控制，从而形成镀铜层。
接着，对黑化层形成步骤进行说明。
对黑化层形成工程也无特别限定，如上所述，可以为利用溅射法来成膜黑化层的步骤。
作为靶可以使用镍钨合金的靶。另外，如上所述也可以使用镍靶和钨靶。当作为靶使用镍钨合金的靶时，优选镍钨合金的靶以5重量％以上且30重量％以下的比例包含钨。更优选镍钨合金的靶以18重量％以上且30重量％以下的比例包含钨。此时，残余部可以由镍形成。
另外，优选以氧为5体积％以上且20体积％以下、氮为30体积％以上且55体积％以下的比例向腔室内供给氧和氮，同时实施溅射。
特别是，更优选向腔室内的氧的供给比例为10体积％以上且15体积％以下。另外，更优选向腔室内的氮的供给比例为35体积％以上且40体积％以下。
需要说明的是，进行溅射时，对于向腔室内供给的气体，关于氧和氮以外的残留部优选为惰性气体。关于除了氧和氮以外的残余部，例如可以供给氩或氦。
并且，对于利用在此说明的导电性基板的制造方法所得到的导电性基板，与上述导电性基板同样，铜层的厚度优选为50nm以上，更优选为150nm以上。另外，对于铜层的厚度的上限值并无特别限定，优选为3μm以下，更优选为700nm以下，最优选为200nm以下。需要说明的是，例如在大画面的触摸面板等配线长度变长的用途中，由于以将配线的电阻值充分降低为佳，因此可以根据适用画面的尺寸、配线长度来对铜层进行增厚。
另外，对于利用在此说明的导电性基板的制造方法所得到得导电性基板，对于黑化层的厚度也无特别限定，例如优选为15nm以上，更优选为20nm以上。对于黑化层的厚度的上限值并无特别限定，优选为70nm以下，更优选为40nm以下。
成膜的黑化层中只要含有氧、氮、镍、及钨即可，可以以任何形态来包含氧、氮、镍、及钨。例如可以使镍和钨形成合金，含有氧和/或氮的镍钨合金被包含在黑化层中。另外，可以使镍或钨生成例如氧化镍(NiO)或氮化镍(Ni3N)、氧化钨(WO3、WO2、W2O3)或氮化钨(N2W)等氧化物或氮化物，该化合物被包含在黑化层中。
需要说明的是，黑化层例如可以是如含有氧和氮的镍钨合金那样，仅由同时含有氧、氮、镍及钨的1种物质所形成的层。另外，可以是例如具有选自上述的含有氧和/或氮的镍钨合金、镍的氧化物、镍的氮化物、钨的氧化物、及钨的氮化物的1种以上的物质的层。
另外，当黑化层的比电阻充分小时，能在黑化层上形成与配线等电气部件的接触部，即使黑化层位于最表面时也变得无需露出铜层，因此较佳。
并且，为了在黑化层上形成与配线等电气部件的接触部，作为黑化层的比电阻，优选2.00×10-2Ω·cm以下，更优选5.00×10-3Ω·cm以下。根据本发明的发明人的研究，黑化层的比电阻与对黑化层进行成膜时的气氛中的氧浓度具有相关性。并且，对黑化层进行成膜时的气氛中的氧浓度越低则黑化层的比电阻变得越低，因此较佳。特别是，当将黑化层的比电阻充分降低时，对黑化层进行成膜时的氧浓度优选15体积％以下，更优选13体积％以下，最优选10体积％以下。
再有，对于利用在此说明的导电性基板的制造方法所得到的导电性基板，波长550nm的光的反射率优选也为40％以下，更优选为30％以下，最优选为20％以下。当波长550nm的光的反射率为40％以下时，即使作为例如触摸面板用的导电性基板使用时也几乎不会引起显示器的可见性的降低，因此较佳。
利用在此说明的导电性基板的制造方法所得到的导电性基板可以为具有网状的配线的导电性基板。此时，除了上述步骤以外，可以进一步具有通过对铜层和黑化层进行蚀刻从而形成配线的蚀刻步骤。
该蚀刻步骤例如首先在导电性基板的最表面形成具有与由蚀刻所除去部分对应的开口部的抗蚀层。在图1(a)所示的导电性基板的情况中，可以在配置在导电性基板的黑化层13所露出的表面A上形成抗蚀层。需要说明的是，对于具有与由蚀刻所除去部分对应的开口部的抗蚀层的形成方法并无特别限定，例如可以利用光蚀刻法来形成。
接着，可以通过从抗蚀层上供给蚀刻液，从而实施铜层12、黑化层13的蚀刻。
需要说明的是，当如图1(b)所示在透明基材11的两面上配置铜层、黑化层时，可以在导电性基板的最表面A及B上分别形成具有预定形状的开口部的抗蚀层，对在透明基材11的两面上所形成的铜层、黑化层同时进行蚀刻。
另外，对于在透明基材11的两侧所形成的铜层及黑化层，也可以按每一侧进行蚀刻处理。换言之，例如，也可以在进行了铜层12A及黑化层13A的蚀刻之后，进行铜层12B及黑化层13B的蚀刻。
由于黑化层显示出与铜层同样的针对蚀刻液的反应性，因此对于用于蚀刻步骤的蚀刻液并无特别限定，一般优选可以使用一般能用于铜层的蚀刻的蚀刻液。作为蚀刻液，例如更优选可以使用氯化铁和盐酸的混合水溶液。对于蚀刻液中的氯化铁和盐酸的含有量并无特别限定，例如优选以5重量％以上且50重量％以下的比例包含氯化铁，更优选以10重量％以上且30重量％以下的比例包含氯化铁。另外，对于蚀刻液，例如优选以1重量％以上且50重量％以下的比例包含盐酸，更优选以1重量％以上且20重量％以下的比例包含盐酸。需要说明的是，关于残留部可以为水。
蚀刻液可以在室温下使用，但优选为了提高反应性而进行加热，例如优选加热到40℃以上且50℃以下进行使用。
对于利用上述蚀刻步骤所得到的网状的配线的具体形态，由于与上述同样，因此在此省略其说明。
另外，如上所述，当将2片在图1(a)、图2(a)所示的透明基材11的一个表面侧具有铜层、黑化层的导电性基板贴合而形成具有网状配线的导电性基板时，可以进一步设置将导电性基板贴合的步骤。此时，对贴合2片导电性基板的方法并无特别限定，例如可以使用粘结剂等来进行粘结。
以上对本实施方式的导电性基板及导电性基板的制造方法进行了说明。根据该导电性基板，由于铜层和黑化层显示出针对蚀刻液的大致相同的反应性，因此能容易地形成所需的配线。另外，黑化层能抑制光的反射，例如作为触摸面板用的导电性基板时，能抑制可见性的降低。
＜实施例＞
以下，通过本发明的实施例及比较例对本发明详细进行说明，本发明并不限定于该些实施例。
[实验例1]
对基于下述试料的制作条件制作的导电性基板，利用以下评价方法进行评价。
(评价方法)
(1)反射率
对于在以下各实验例中所制作的导电性基板，在进行铜层及黑化层的溶解试验之前，进行了反射率的测定。
在紫外可见光光度计(株式会社岛津制作所制，型号：UV-2550)设置反射率测定单元并进行测定。
针对各实验例中所制作的导电性基板的形成铜层及黑化层一侧的图1(a)中的最表面A，设为入射角5°、受光角5°，对照射波长400nm以上且700nm以下范围的光时的反射率进行测定。
(2)溶解试验
将在以下各实施例中所制作的导电性基板浸渍入蚀刻液并进行铜层及黑化层的溶解试验。
作为蚀刻液，使用由10重量％的氯化铁、10重量％的盐酸、剩余部为水构成的水溶液，将蚀刻液的温度设为室温(25℃)。
在上述蚀刻液中浸渍1分钟后，将导电性基板从蚀刻液中取出，当铜层及黑化层完全溶解，仅为透明基材时评价为○。
当从蚀刻液中取出时，还残留有铜层或黑化层时，进一步将其浸渍入相同蚀刻液中1分钟，当从蚀刻液中取得时铜层及黑化层完全溶解、仅为透明基材时评价为△。当2次浸渍到蚀刻液后仍然残留铜层或黑化层时评价为×。
(试料的制作条件)
以下表示出各实施例中的导电性基板的制造条件。实验例1-1、1-2、1-4～1-7是实施例，实验例1-3为比较例。
[实验例1-1]
制作具有图1(a)所示构造的导电性基板。
首先，准备纵5cm、横5cm、厚0.02mm的聚乙烯对苯二甲酸酯(PET)制的透明基材11。
接着，在透明基材11的一个表面的整面上形成铜层12。铜层12利用溅射法形成铜薄膜层，接着，以该铜薄膜层为供电层利用湿电镀法形成镀铜层。具体而言，首先，利用使用铜靶(住友金属矿山株式会社制)的直流溅射法，在透明基材11的一个表面上进行成膜形成100nm厚度的铜薄膜层。之后，利用电镀层叠0.5μm的镀铜层，作为铜层12。
接着，利用直流溅射法在铜层12上的整面上成膜形成黑化层13。
黑化层13的成膜是使用溅射装置(芝浦机电株式会社制、型号：CFS-4ES-2)进行。
对于溅射的具体条件以下进行说明。
作为靶使用由含有19重量％的钨、残留部为镍所构成的镍钨合金靶。以氮、氧、氩合计为15SCCM的方式向腔室内供给氮、氧、氩，同时进行溅射。需要说明的是，以氮为45体积％、氧为5体积％、残余部为氩的方式向腔室内供给各气体，进行溅射。另外，溅射前的腔室内的到达真空度为1×10-3Pa。
在腔室内，以形成上述铜层12的透明基材11的铜层12面对靶、铜层12与靶之间的距离为85nm的方式进行设置，使形成铜层12的透明基材11以15rpm进行旋转、同时进行溅射。通过溅射进行黑化层的成膜时，利用DC电源，向靶施加电流0.6A、电压330V(电力值大约200W)。
利用上述溅射法，成膜形成厚度为30nm的黑化层13。
对于由以上步骤所得到的导电性基板，实施反射率测定和溶解试验。反射率的测定结果如图5及表1所示，溶解试验的结果如表1所示。
[实验例1-2]
进行成膜形成黑化层13时，除了以氮为40体积％、氧为10体积％、残余部为氩的方式向腔室内供给各气体以外与实验例1-1同样地进行实施。需要说明的是，以气体合计为15SCCM的方式向腔室内供给气体并进行。
结果如图5及表1所示。
[实验例1-3]
进行成膜形成黑化层13时，除了以氧为25体积％、残余部为氩的方式向腔室内供给各气体以外与实验例1-1同样地进行实施。需要说明的是，以气体合计为15SCCM的方式向腔室内供给气体并进行。
结果如图5及表1所示。
[实验例1-4]
进行成膜形成黑化层13时，除了以氮为40体积％、氧为3体积％、残余部为氩的方式向腔室内供给各气体以外与实验例1-1同样地进行实施。需要说明的是，以气体合计为15SCCM的方式向腔室内供给气体并进行。
结果如图5及表1所示。
[实验例1-5]
进行成膜形成黑化层13时，除了以氮为40体积％、氧为25体积％、残余部为氩的方式向腔室内供给各气体以外与实验例1-1同样地进行实施。需要说明的是，以气体合计为15SCCM的方式向腔室内供给气体并进行。
结果如图5及表1所示。
[实验例1-6]
进行成膜形成黑化层13时，除了以氮为30体积％、氧为10体积％、残余部为氩的方式向腔室内供给各气体以外与实验例1-1同样地进行实施。需要说明的是，以气体合计为15SCCM的方式向腔室内供给气体并进行。
结果如图5及表1所示。
[实验例1-7]
进行成膜形成黑化层13时，除了以氮为55体积％、氧为10体积％、残余部为氩的方式向腔室内供给各气体以外与实验例1-1同样地进行实施。需要说明的是，以气体合计为15SCCM的方式向腔室内供给气体并进行。
结果如图5及表1所示。
[表1]
根据图5、表1所示的结果，关于作为实施例的实验例1-1、1-2、1-4～1-7，在溶解实验中评价为○或△，能同时溶解铜层及黑化层。
相对于此，关于作为比较例的实验例1-3，对于550nm光的反射率比实验例1-1、1-2、1-4、1-6、1-7更低，然而在溶解试验中黑化层未溶解而残留。考虑其原因是对黑化层进行成膜时，由于未向腔室内供给氮，因此在黑化层内不包含氮，对于蚀刻液的反应性较低。
另外，实验例1-5的氧的供给量与作为比较例的实验例1-3相同，然而确认了在溶解试验评价中为△。考虑其原因是对黑化层进行成膜时，由于同时也供给氮因此黑化层对于蚀刻液的反应性变高。
虽然确认了对于波长550nm光的反射率在所有实验例中均变低，但确认了除了实验例1-3以外在实验例1-1、1-2、1-4～1-7中，在实验例1-1、1-2、1-5～1-7的导电性基板中反射率特别降低为40％以下。考虑其原因是对黑化层进行成膜时充分供给氧，因此黑化层变成能抑制光的反射的颜色。
[实验例2]
对于基于下述试料的制作条件制作的导电性基板，利用以下评价方法进行评价。
(评价方法)
(1)反射率、溶解试验
关于反射率、溶解试验由于是利用在实验例1中说明的方法进行测定因此省略说明。
(2)比电阻
除了以下各实验例所示的导电性基板的制作条件、黑化层的膜厚为500nm之点、以及未形成铜层之点以外，以相同条件制作在透明基材上仅形成黑化层的试料(以下也将相同的试料记载为“比电阻等测定用材料”)，进行黑化层的比电阻的评价。需要说明的是，关于下述的黑化层组成评价、EDS分析同样地使用比电阻等测定用材料进行评价。
比电阻使用四探针法进行测定。四探针法是在所测定试料的表面在同一直线上配置四根针状电极，向外侧的两探针间流动一定电流，测定在内侧的两探针间所产生的电位差并测定电阻的方法。测定时使用四探针测定器(三菱化学株式会社制、型号：Loresta IP)进行测定。
接着，按照下式(1)，将使用四探针法测定的电阻值(V/I)乘以校正系数RCF(Resistivity Correction Factor)及膜厚(t)并算出比电阻ρ。
ρ＝V/I×RCF×t 式(1)
(3)黑化层的组成评价
在黑化层的组成评价中，除了各实验例所示的导电性基板的制作条件、黑化层的膜厚为500nm之点、未形成铜层之点以外，将以相同条件在透明基材上仅形成黑化层的比电阻等测定用试料提供给X光绕射(XRD)测定，利用所得到的X光绕射图案进行。
如上所述黑化层形成在作为透明基材的聚乙烯对苯二甲酸酯(PET)制的基板上。并且，用于测定的试料的黑化层由于其膜厚较薄为500nm因此当进行X光绕射测定时，不但黑化层而且来自透明基材的绕射图案也变大，存在黑化层中所包含的材料的相鉴定变得困难的可能性。
在此通常进行X光绕射测定时，对相对于X光的入射角同心圆状的多个环(德拜环：Debye ring)进行观察。接着在随机取向的多晶体中对强度不同的多个环进行观察，同一环内的强度为大致一定。相对于此，随机取向的非多晶体的情况、也即具有取向的情况中，对同心圆状的多个环进行观察，在同一环内强度不为一定，产生浓淡。另外，在单晶体中变为斑点(spot)，这与电子绕射图案一致。
接着，透明基材具有单晶体或取向时可以使用该X光绕射图案的性质对图案进行分离。
用作透明基材的PET由于在延伸方向上其取向不同，因此在同一德拜环内产生浓淡。具体而言，当对作为透明基材的PET的二维的X光绕射图案进行测定时，能确认在膜的垂直方向上PET的绕射强度变大。
因此为了将来自透明基材的绕射图案从黑化层的绕射图案中分离，对试料的X光绕射图案进行测定时，使所测定的试料自水平面倾斜为ψ＝40deg.而实施X光绕射测定。
测定是使用X光绕射装置(Brucker制、型号：D8DISCOVERμ-HR)来实施。根据所得到的X光绕射图案进行相鉴定，确定在黑化层中所包含的主相。
(4)EDS分析
除了各实验例所示的导电性基板的制作条件、黑化层的膜厚为500nm之点、以及未形成铜层之点以外，使用以相同条件在透明基材上仅形成黑化层的比电阻等测定用试料并利用SEM-EDS装置(SEM：日本电子株式会社制、型号：JSM-7001F，EDS：Thermo FisherScientific株式会社制、型号：检测器UltraDry解析系统NORAN System 7)来进行EDS分析。
(试料的制作条件)
以下表示出各实验例中的导电性基板的制造条件。实验例2-3～2-7是实施例，实验例2-1、2-2为比较例。
[实验例2-1]
制作具有图1(a)所示构造的导电性基板。
首先，准备纵5cm、横5cm、厚0.02mm的聚乙烯对苯二甲酸酯(PET)制的透明基材11。
接着，在透明基材11的一个表面的整面上形成铜层12。铜层12利用溅射法形成铜薄膜层，接着，以该铜薄膜层为供电层利用湿电镀法形成镀铜层。具体而言，首先，利用使用铜靶(住友金属矿山株式会社制)的直流溅射法，在透明基材11的一个表面上进行成膜形成100nm厚度的铜薄膜层。之后，利用电镀层叠0.5μm的镀铜层，作为铜层12。
接着，利用直流溅射法在铜层12上的整面上成膜形成黑化层13。
黑化层13的成膜是使用溅射装置(芝浦机电株式会社制、型号：CFS-4ES-2)进行。
对于溅射的具体条件以下进行说明。
作为靶使用由含有19重量％的钨、残留部为镍所构成的镍钨合金靶。以氮、氧、氩合计为15SCCM的方式向腔室内供给氮、氧、氩，同时进行溅射。需要说明的是，溅射前的腔室内的到达真空度为1×10-3Pa。
在腔室内，以形成上述铜层12的透明基材11的铜层12面对靶、铜层12与靶之间的距离为85nm的方式进行设置，使形成铜层12的透明基材11以15rpm进行旋转、同时进行溅射。通过溅射进行黑化层的成膜时，利用DC电源，向靶施加电流0.6A、电压330V(电力值大约200W)。
利用上述溅射法，成膜形成厚度为30nm的黑化层13。需要说明的是，为便于说明，以成膜的层为黑化层13进行了说明，但如下所述所成膜的是以Ni为主相的层，并具有金属光泽，因此为不起到黑化层13作用的层。
对于由以上步骤所得到的导电性基板，实施反射率测定和溶解试验。反射率和溶解试验的评价结果如表2所示。
另外，制作用于进行比电阻的测定和黑化层的组成评价的比电阻等测定用试料。
比电阻等测定用材料是使用与上述透明基材11相同的纵5cm、横5cm、厚0.02mm的聚乙烯对苯二甲酸酯(PET)制的透明基材11。接着，在透明基材的一个表面的整面上以膜厚为500nm的方式进行成膜形成黑化层13，除了未形成铜层12以外与上述步骤同样地制作试料，以供评价。
关于比电阻的测定结果、利用X光绕射测定所鉴定的黑化层的主相，表2中表示其结果。
[实验例2-2]
对黑化层13进行成膜时，除了以氮和氩合计为15SCCM的方式向腔室内供给氮和氩同时进行，以氮为50体积％、残余部为氩的方式向腔室内供给各气体进行溅射之点以外，与实验例2-1同样地制作导电性基板、及比电阻等测定用试料。另外，对所制作的试料进行评价。需要说明的是，在本实验例中为了便于说明，在此也以成膜的层为黑化层13进行说明，然而在此作为黑化层13成膜的层由于不含有氧因此未成为能抑制光的反射的颜色，未起到作为黑化层的功能。
关于溶解试验的评价结果及比电阻的测定结果、以及利用X光绕射测定所鉴定的黑化层的主相，其结果如表2所示。
[实验例2-3]
对黑化层13进行成膜时，除了以氮、氧、氩合计为15SCCM的方式向腔室内供给氮和氩同时进行，以氮为45体积％、氧为5体积％、残余部为氩的方式向腔室内供给各气体进行溅射之点以外，与实验例2-1同样地制作导电性基板、及比电阻等测定用试料。另外，对所制作的试料进行评价。
关于反射率、溶解试验的评价结果及比电阻的测定结果、以及利用X光绕射测定所鉴定的黑化层的主相，其结果如表2所示。
另外，当对比电阻等测定用试料的黑化层进行EDS分析时，可确认黑化层含有氧、氮、镍、及钨。
[实验例2-4]
对黑化层13进行成膜时，除了以氮、氧、氩合计为15SCCM的方式向腔室内供给氮和氩同时进行，以氮为30体积％、氧为5体积％、残余部为氩的方式向腔室内供给各气体进行溅射之点以外，与实验例2-1同样地制作导电性基板、及比电阻等测定用试料。另外，对所制作的试料进行评价。
关于反射率、溶解试验的评价结果及比电阻的测定结果、以及利用X光绕射测定所鉴定的黑化层的主相，其结果如表2所示。
另外，当对比电阻等测定用试料的黑化层进行EDS分析时，可确认黑化层含有氧、氮、镍、及钨。
[实验例2-5]
对黑化层13进行成膜时，除了以氮、氧、氩合计为15SCCM的方式向腔室内供给氮和氩同时进行，以氮为40体积％、氧为10体积％、残余部为氩的方式向腔室内供给各气体进行溅射之点以外，与实验例2-1同样地制作导电性基板、及比电阻等测定用试料。另外，对所制作的试料进行评价。
关于反射率、溶解试验的评价结果及比电阻的测定结果、以及利用X光绕射测定所鉴定的黑化层的主相，其结果如表2所示。
另外，当对比电阻等测定用试料的黑化层进行EDS分析时，可确认黑化层含有氧、氮、镍、及钨。
[实验例2-6]
对黑化层13进行成膜时，除了以氮、氧、氩合计为15SCCM的方式向腔室内供给氮和氩同时进行，以氮为37体积％、氧为13体积％、残余部为氩的方式向腔室内供给各气体进行溅射之点以外，与实验例2-1同样地制作导电性基板、及比电阻等测定用试料。另外，对所制作的试料进行评价。
关于反射率、溶解试验的评价结果及比电阻的测定结果、以及利用X光绕射测定所鉴定的黑化层的主相，其结果如表2所示。
另外，当对比电阻等测定用试料的黑化层进行EDS分析时，可确认黑化层含有氧、氮、镍、及钨。
[实验例2-7]
对黑化层13进行成膜时，除了以氮、氧、氩合计为15SCCM的方式向腔室内供给氮和氩同时进行，以氮为10体积％、氧为40体积％、残余部为氩的方式向腔室内供给各气体进行溅射之点以外，与实验例2-1同样地制作导电性基板、及比电阻等测定用试料。另外，对所制作的试料进行评价。
关于反射率、溶解试验的评价结果及比电阻的测定结果、以及利用X光绕射测定所鉴定的黑化层的主相，其结果如表2所示。
另外，当对比电阻等测定用试料的黑化层进行EDS分析时，可确认黑化层含有氧、氮、镍、及钨。
[表2]
根据表2所示的结果，关于实验例2-1～2-7，在其溶解试验中评价均为○或△，铜层及黑化层能同时溶解。
然而，关于作为比较例的实验例2-1、2-2，黑化层13由于不含有氧因此未起到黑化层的功能。具体而言，关于实验例2-1由于黑化层也不含有氮，因此金属Ni为黑化层的主相，具有金属光泽，不具有任何抑制光反射的效果。另外，关于实验例2-2由于作为黑化层形成的层不含有氧，因此未成为能抑制光反射的颜色、未起到黑化层的功能。需要说明的是，尽管在实验例2-1、2-2中为便于说明使用了黑化层的用语，但如上所述并非起到黑化层功能的层。
以从实验例2-1至实验例2-2～实验例2-7的顺序，对黑化层进行成膜时的氧浓度变高的方式选择黑化层的成膜条件。关于该些实验例利用X光绕射测定所鉴定的黑化层的主相，首先，在黑化层成膜时未供给氮及氧的实验例2-1中金属Ni为黑化层的主相。并且，在黑化层成膜时进行氮的供给的实验例2-2以后作为黑化层的主相观察到Ni3N，在进一步增加黑化层成膜时的氧的供给量的实验例2-5～实验例2-7中，可确认黑化层的主相变化为NiO。
并且，在实施例之中的、黑化层成膜时的氧浓度为15体积％以下的实验例2-3～实验例2-6中，可确认黑化层的比电阻降低为2.00×10-2Ω·cm以下。
以上在实施方式及实施例等中对导电性基板及导电性基板的制造方法进行了说明，但本发明并不限定于上述特定的实施方式及实施例等，在权利要求书所记载的本发明的主旨的范围内，可进行各种变形、变更。
本申请以于2013年10月31日向日本国特许厅申请的特愿2013-227517号、及于2014年3月31日向日本国特许厅申请的特愿2014-074591号作为要求优先权的基础，本国际申请援引特愿2013-227517号、及特愿2014-074591号的全部内容。
符号说明
10A、10B、20A、20B、30、60 导电性基板
11、11A、11B 透明基材
12、12A、12B 铜层
13、13A、13B、131、132、131A、131B、132A、132B、32A、32B 黑化层
31A、31B 配线

Claims (13)

1.一种导电性基板，其包括：
透明基材；
铜层，其形成在所述透明基材的至少一个表面侧；以及
黑化层，其形成在所述透明基材的至少一个表面侧，并且含有氧、氮、镍、及钨，
所述黑化层使用镍钨合金的靶，以氧为5体积％以上且20体积％以下的比例向腔室内供给氧和氮，同时利用溅射法进行成膜。
2.根据权利要求1所述的导电性基板，其中，
将所述黑化层成膜时，以30体积％以上且55体积％以下的比例供给氮。
3.根据权利要求2所述的导电性基板，其中，
所述镍钨合金的靶以5重量％以上且30重量％以下的比例包含钨。
4.根据权利要求1至3中任一项所述的导电性基板，其中，
所述黑化层的比电阻为2.00×10-2Ω·cm以下。
5.根据权利要求1至3中任一项所述的导电性基板，其中，
所述铜层的厚度为50nm以上，
所述黑化层的厚度为15nm以上。
6.根据权利要求1至3中任一项所述的导电性基板，其中，
所述导电性基板的波长550nm的光的反射率为40％以下。
7.根据权利要求1至3任一项所述的导电性基板，其中，
所述导电性基板具有网状的配线。
8.一种导电性基板的制造方法，其包括：
准备透明基材的透明基材准备步骤；
在所述透明基材的至少一个表面侧形成铜层的铜层形成步骤；以及
在所述透明基材的至少一个表面侧形成含有氧、氮、镍、及钨的黑化层的黑化层形成步骤，
所述黑化层形成步骤中，使用镍钨合金的靶，以氧为5体积％以上且20体积％以下的比例向腔室内供给氧和氮，同时利用溅射法进行成膜而形成所述黑化层。
9.根据权利要求8所述的导电性基板的制造方法，其中，
将所述黑化层成膜时，以30体积％以上且55体积％以下的比例供给氮。
10.根据权利要求9所述的导电性基板的制造方法，其中，
所述镍钨合金的靶以5重量％以上且30重量％以下的比例包含钨。
11.根据权利要求8至10中任一项所述的导电性基板的制造方法，其中，
所述铜层的厚度为50nm以上，
所述黑化层的厚度为15nm以上。
12.根据权利要求8至10中任一项所述的导电性基板的制造方法，其中，
所得到的导电性基板的波长550nm的光的反射率为40％以下。
13.根据权利要求8至10中任一项所述的导电性基板的制造方法，其中，
所述导电性基板的制造方法进一步包括通过对所述铜层和所述黑化层进行蚀刻从而形成配线的蚀刻步骤，
所得到的导电性基板具有网状的配线。
CN201480059111.8A 2013-10-31 2014-10-29 导电性基板、导电性基板的制造方法 Active CN105706182B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-227517 2013-10-31
JP2013227517 2013-10-31
JP2014-074591 2014-03-31
JP2014074591 2014-03-31
PCT/JP2014/078817 WO2015064664A1 (ja) 2013-10-31 2014-10-29 導電性基板、導電性基板の製造方法

Publications (2)

Publication Number Publication Date
CN105706182A CN105706182A (zh) 2016-06-22
CN105706182B true CN105706182B (zh) 2017-07-28

Family

ID=53004263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480059111.8A Active CN105706182B (zh) 2013-10-31 2014-10-29 导电性基板、导电性基板的制造方法

Country Status (5)

Country Link
JP (1) JP6330818B2 (zh)
KR (1) KR102170097B1 (zh)
CN (1) CN105706182B (zh)
TW (1) TWI646870B (zh)
WO (1) WO2015064664A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6164145B2 (ja) * 2014-03-31 2017-07-19 住友金属鉱山株式会社 導電性基板、導電性基板の製造方法
TWI595507B (zh) * 2014-06-18 2017-08-11 Geomatec Co Ltd Laminates, methods of making the same, and electronic machines
JP6369393B2 (ja) * 2015-05-25 2018-08-08 住友金属鉱山株式会社 導電性基板、及び導電性基板の製造方法
WO2016190224A1 (ja) * 2015-05-25 2016-12-01 住友金属鉱山株式会社 黒化めっき液、導電性基板
JP6365422B2 (ja) * 2015-06-04 2018-08-01 住友金属鉱山株式会社 導電性基板の製造方法
JP2017008405A (ja) * 2015-06-25 2017-01-12 住友金属鉱山株式会社 導電性基板の製造方法
KR102587363B1 (ko) * 2015-07-31 2023-10-10 스미토모 긴조쿠 고잔 가부시키가이샤 도전성 기판 및 도전성 기판 제조방법
JP6973076B2 (ja) * 2015-07-31 2021-11-24 住友金属鉱山株式会社 導電性基板
JP6439628B2 (ja) * 2015-08-26 2018-12-19 住友金属鉱山株式会社 導電性基板の製造方法
WO2017033740A1 (ja) * 2015-08-26 2017-03-02 住友金属鉱山株式会社 導電性基板
WO2017057262A1 (ja) * 2015-09-30 2017-04-06 住友金属鉱山株式会社 導電性基板
JP6531699B2 (ja) * 2016-04-05 2019-06-19 住友金属鉱山株式会社 導電性基板
JP7049759B2 (ja) * 2016-07-12 2022-04-07 住友金属鉱山株式会社 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
CN106445225A (zh) * 2016-08-03 2017-02-22 深圳市骏达光电股份有限公司 一种触摸屏及其加工方法
CN109375815A (zh) * 2018-11-16 2019-02-22 信利光电股份有限公司 一种金属网格触摸屏的黑化方法及金属网格触摸屏
CN109857276A (zh) * 2019-01-31 2019-06-07 信利光电股份有限公司 一种降低金属网格触摸屏线条可见性结构和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901032A1 (en) * 1996-02-26 1999-03-10 Kuramoto Seisakusho Co., Ltd. Low reflectance film-carrying substrate
JP2008311565A (ja) * 2007-06-18 2008-12-25 Dainippon Printing Co Ltd ディスプレイ用複合フィルタ
TW201325336A (zh) * 2011-11-04 2013-06-16 Jx Nippon Mining & Metals Corp 印刷電路用銅箔
CN104603886A (zh) * 2012-08-31 2015-05-06 Lg化学株式会社 导电结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050892A (ja) * 2000-07-31 2002-02-15 Mitsubishi Rayon Co Ltd 網目構造物、電磁波シールドフィルタ及びその製法
JP4086132B2 (ja) 2001-11-16 2008-05-14 株式会社ブリヂストン 透明導電性フィルムおよびタッチパネル
KR100780283B1 (ko) * 2004-09-01 2007-11-28 삼성코닝 주식회사 전자파 차폐 필름 및 이의 제조방법
JP5361579B2 (ja) 2009-07-09 2013-12-04 信越ポリマー株式会社 大型ディスプレイ用のセンサパネル及びその製造方法
JP2013069261A (ja) 2011-09-08 2013-04-18 Dainippon Printing Co Ltd タッチパネル用電極基材、及びタッチパネル、並びに画像表示装置
JP6099875B2 (ja) * 2011-11-22 2017-03-22 東レ株式会社 積層体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901032A1 (en) * 1996-02-26 1999-03-10 Kuramoto Seisakusho Co., Ltd. Low reflectance film-carrying substrate
JP2008311565A (ja) * 2007-06-18 2008-12-25 Dainippon Printing Co Ltd ディスプレイ用複合フィルタ
TW201325336A (zh) * 2011-11-04 2013-06-16 Jx Nippon Mining & Metals Corp 印刷電路用銅箔
CN104603886A (zh) * 2012-08-31 2015-05-06 Lg化学株式会社 导电结构及其制造方法

Also Published As

Publication number Publication date
TWI646870B (zh) 2019-01-01
TW201540137A (zh) 2015-10-16
JPWO2015064664A1 (ja) 2017-03-09
KR102170097B1 (ko) 2020-10-26
JP6330818B2 (ja) 2018-05-30
CN105706182A (zh) 2016-06-22
WO2015064664A1 (ja) 2015-05-07
KR20160081925A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
CN105706182B (zh) 导电性基板、导电性基板的制造方法
CN107210092B (zh) 带导电层的基板、触摸面板用带透明电极的基板及它们的制造方法
CN105940363A (zh) 导电性衬底、层叠导电性衬底、导电性衬底的制造方法、及层叠导电性衬底的制造方法
JP6380057B2 (ja) 導電性基板およびその製造方法
JP6597459B2 (ja) 導電性基板、導電性基板の製造方法
JP6949409B2 (ja) 導電性基板
JP6369393B2 (ja) 導電性基板、及び導電性基板の製造方法
KR102386048B1 (ko) 도전성 기판 및 도전성 기판 제조방법
TWI701479B (zh) 導電性基板、液晶觸控面板
CN107709000A (zh) 层叠体基板、导电性基板、层叠体基板的制造方法及导电性基板的制造方法
JP6597139B2 (ja) 黒化めっき液、導電性基板
CN106249938B (zh) 导电性基板及导电性基板的制造方法
JP7071915B2 (ja) 導電性基板
WO2016190224A1 (ja) 黒化めっき液、導電性基板
JP2017084265A (ja) 導電性基板の製造方法
JP2016103138A (ja) 透明導電性基材
JP2016122370A (ja) 導電性基板、および導電性基板の製造方法
JP2015196298A (ja) 導電性基板、導電性基板の製造方法
Yao et al. Nano-laminated ZrO2-Al2O3 films prepared by electrochemical deposition
JP6595762B2 (ja) 導電性基板、および導電性基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant