TW201540137A - 導電性基板、導電性基板之製造方法 - Google Patents

導電性基板、導電性基板之製造方法 Download PDF

Info

Publication number
TW201540137A
TW201540137A TW103137778A TW103137778A TW201540137A TW 201540137 A TW201540137 A TW 201540137A TW 103137778 A TW103137778 A TW 103137778A TW 103137778 A TW103137778 A TW 103137778A TW 201540137 A TW201540137 A TW 201540137A
Authority
TW
Taiwan
Prior art keywords
layer
conductive substrate
copper
blackening
nitrogen
Prior art date
Application number
TW103137778A
Other languages
English (en)
Other versions
TWI646870B (zh
Inventor
Hiroyuki Watanabe
Koichi Yamagishi
Junichi Nagata
Yuji Takatsuka
Sadayuki Yokobayashi
Original Assignee
Sumitomo Metal Mining Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co filed Critical Sumitomo Metal Mining Co
Publication of TW201540137A publication Critical patent/TW201540137A/zh
Application granted granted Critical
Publication of TWI646870B publication Critical patent/TWI646870B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/085—Oxides of iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/06—Coating on the layer surface on metal layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/412—Transparent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/416—Reflective
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/208—Touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Abstract

本發明提供一種導電性基板，其具備：透明基材；形成於該透明基材的至少一個表面側之銅層；以及形成於該透明基材的至少一個表面側之黑化層，該黑化層含有氧、氮、鎳、及鎢。

Description

導電性基板、導電性基板之製造方法
本發明關於一種導電性基板、導電性基板的製造方法。
如專利文獻1所揭示，自以往使用一種觸控面板用的透明導電性膜，該膜在高分子膜上形成作為透明導電膜的ITO(摻錫氧化銦)膜。
另一方面，近些年具有觸控面板的顯示器的大畫面化正在進展，與其對應地，對於觸控面板用之透明導電性膜等的導電性基板亦尋求大面積化。然而，ITO由於其電阻係數高，因此存在無法對應導電性基板之大面積化的問題。
因此，例如專利文獻2、3所揭露般，正在研究使用銅等金屬箔來代替ITO膜。然而，例如在將銅用於配線層時，由於銅具有金屬光澤，因此存在由於反射而造成之顯示器的可視性降低之問題。
因而，正在研究一種導電性基板，其形成由銅等金屬箔所構成的配線層，同時形成具有能抑制配線層表面上光反射之顏色的黑化層。然而，為了形成具有配線圖案的導電性基板，需要在形成配線和黑化層之後，對配線層和黑化層進行蝕刻而形成所需的圖案，但是存在配線層和黑化層之相對於蝕刻液的反應性不同的問題。即，若要對配線層和黑化層同時進行蝕刻，則存在無法將任一層蝕刻成目標形狀的問題。又，當利用另外的步驟來實施配線層的蝕刻和黑化層的蝕刻時，存在步驟數增加的問題。
專利文獻1：日本特開2003-151358號公報
專利文獻2：日本特開2011-018194號公報
專利文獻3：日本特開2013-069261號公報
鑑於上述先前技術的問題，本發明之目的在於提供一種具有可同時進行蝕刻處理之銅層和黑化層的導電性基板。
為了解決上述問題，本發明提供一種導電性基板，其具備：透明基材；形成於該透明基材的至少一個表面側之銅層；以及形成在該透明基材的至少一個表面側之黑化層，該黑化層含有氧、氮、鎳、及鎢。
依據本發明，可提供一種具有能同時進行蝕刻處理之銅層和黑化層的導電性基板。
10A、10B、20A、20B、30、60‧‧‧導電性基板
11、11A、11B‧‧‧透明基材
12、12A、12B‧‧‧銅層
13、13A、13B、131、132、131A、131B、132A、132B、32A、32B‧‧‧黑化層
31A、31B‧‧‧配線
圖1是本發明的實施方式之導電性基板的剖面圖。
圖2是本發明的實施方式之導電性基板的剖面圖。
圖3是本發明的實施方式之具備網狀的配線之導電性基板的俯視圖。
圖4是圖3的A-A’線的剖視圖。
圖5是實驗例1的導電性基板之反射率的波長依存性。
以下，對本發明的導電性基板、及導電性基板的製造方法的實施方式進行說明。
(導電性基板)
本實施方式的導電性基板可設為具備如下之構成：透明基材；形成於該透明基材的至少一個表面側之銅層；以及形成在該透明基材的至少一個表面側之黑化層，該黑化層(以下，亦僅記載為“黑化層”)含有氧、氮、鎳、及鎢。
再者，本實施方式中所謂導電性基板，包括對銅層等進行圖案化前在透明基材表面具有銅層或黑化層的基板、以及對銅層或黑化層進行圖案化而形成配線的基板，即配線基板。
在此，首先對本實施方式的導電性基板中所含有之各構件進行說明。
作為透明基材並無特別限定，可較佳地使用使可見光穿透的絕緣體膜、或玻璃基板等。
作為使可見光穿透的絕緣體膜，例如可較佳地使用聚醯胺系膜、聚乙烯對苯二甲酸酯系膜、聚萘二甲酸乙二酯系膜、環烯烴系膜、聚亞醯胺系膜等樹脂膜等。
作為使可見光穿透的樹脂基板的材料，特別可較佳地使用PET(聚乙烯對苯二甲酸酯)、COP(環烯烴聚合物)、PEN(聚萘二甲酸乙二酯)、聚亞醯胺、聚碳酸酯等。
關於透明基材的厚度並無特別限定，可根據作為導電性基板時所要求的強度或靜電容量、光的穿透率等任意選擇。作為透明基材的厚度，例如可設為10μm以上200μm以下。特別是用於觸控面板的用途時，透明基材的厚度以設為20μm以上120μm以下為佳，以設為20μm以上 100μm以下更佳。在用於觸控面板的用途之情形，例如特別於要求使顯示器整體的厚度薄化的用途之情形時，透明基材的厚度以為20μm以上50μm以下為佳。
接著，對銅層進行說明。
關於銅層亦無特別限定，為了降低光的穿透率，以在銅層與透明基材之間、或與黑化層之間不配置接著劑為佳。即，以將銅層直接形成在其他構件的上表面為佳。
為了在其他構件的上表面直接形成銅層，以銅層具有銅薄膜層為佳。另外，銅層亦可以具有銅薄膜層和鍍銅層。
例如可以在透明基材或黑化層上利用乾鍍法形成銅薄膜層，將該銅薄膜層作為銅層。藉此，能不經由接著劑而在透明基材或黑化層上直接形成銅層。
另外，當銅層的膜厚較厚時，亦可透過將該銅薄膜層作為供電層，利用濕鍍法形成鍍銅層，從而形成具有銅薄膜層和鍍銅層的銅層。由於銅層具有銅薄膜層和鍍銅層，此情形中亦可不經由接著劑而在透明基材或黑化層上直接形成銅層。
銅層的厚度並無特別限定，於將銅層用作配線之情形時，可根據向該配線供給之電流的大小或配線寬度等任意選擇。特別是為了充分地供給電流，銅層的厚度以50nm以上為佳、以設為150nm以上更佳，。銅層厚度的上限值並無特別限定，若銅層變厚，則當為了形成配線而進行蝕刻時由於蝕刻需要時間因此產生旁側蝕刻，容易在蝕刻過程中發生防蝕劑剝離等問題。因此，銅層的厚度以3μm以下為佳，以700nm以下更佳，以 200nm以下最佳。再者，例如在大畫面之觸控面板等配線長度變長的用途中，由於較佳使配線的電阻值充分降低，因此可以根據適用畫面的尺寸、配線長度來增厚銅層。
當如上所述銅層具有銅薄膜層、鍍銅層時，以銅薄膜層厚度與鍍銅層厚度的合計為上述範圍為佳。
接著，對含有氧、氮、鎳、及鎢的黑化層進行說明。
由於銅層具有金屬光澤，因此存在於僅在透明基材上形成對銅層進行蝕刻而成的配線時，如上述般銅對光進行反射，例如當用作觸控面板用的導電性基板時，顯示器之可見性下降的問題。於此，儘管對設置黑化層的方法進行了研究，然而由於存在黑化層不充分具有對蝕刻液的反應性之情形，難以同時將銅層和黑化層蝕刻成所需的形狀。因此，本發明的發明人等通過進行研究，發現含有氧、氮、鎳及鎢之層由於具有能抑制光反射的顏色因此能夠用於黑化層，並且顯示出對蝕刻液之充分的反應性，因此能夠與銅層同時進行蝕刻處理。
黑化層的成膜方法並無特別限定，可利用任意方法進行成膜。但是，由於能夠比較容易地使黑化層成膜，因此以利用濺鍍法進行成膜為佳。
黑化層例如可以使用鎳鎢合金之靶，透過向腔室內供給氧和氮，同時利用濺鍍法進行成膜。再者，亦可使用鎳靶和鎢靶，向腔室內供給氧和氮，同時利用濺鍍法進行成膜。向腔室內供給的氧和氮之供給比例並無特別限定，以氧為5體積%以上20體積%以下、氮為30體積%以上55體積%以下的比例向腔室內供給氧和氮，同時利用濺鍍法進行成膜為佳。
如上述般將向腔室內供給之氧的比例設為5體積%以上，藉此能使黑化層的顏色為可充分抑制光反射的顏色，能充分發揮作為黑化層的功能，因此較佳。以向腔室內供給之氧的供給比例為10體積%以上為更佳。另外，透過使氧的供給量為20體積%以下，從而能特別提高黑化層對蝕刻液的反應性，當與銅層一同進行蝕刻時能容易地使銅層和黑化層為所需的圖案，因此較佳。向腔室內之氧的供給比例以15體積%以下為更佳。
關於氮，儘管在對黑化層進行成膜時透過在該氣氛中添加氮使蝕刻變得容易，但若添加量過多則無法充分抑制光反射，作為黑化層的性能有降低之虞。因此，以濺鍍時之氮的供給比例為30體積%以上55體積%以下為佳，以35體積%以上40體積%以下更佳。再者，透過使氮的供給比例為55體積%以下，能確保黑化層的濺鍍速度，因此較佳。當以向腔室內之氮的供給比例為40體積%以下的方式進行供給時，由於進一步提高黑化層的濺鍍速度，因此更佳。
再者，在進行濺鍍時，對於供給至腔室內的氣體，除了氧和氮以外的殘餘部以惰性氣體為佳。關於除了氧和氮以外的殘餘部，例如可以供給氬或氦。
另外，作為進行濺鍍時使用的靶，如上所述例如可以使用鎳鎢合金之靶。對靶的組成並無特別限定，以鎳鎢合金之靶以5重量%以上30重量%以下的比例含有鎢為佳，以18重量%以上30重量%以下的比例含有鎢更佳。此時，殘餘部可以由鎳構成。
透過使鎳鎢合金靶中的鎢含有量為5重量%以上，從而能將靶的磁性抑制為低，因此較佳。特別是當使鎢含有量為18重量%以上時， 能使靶的磁性更低因此更佳。
另外，若鎳鎢合金靶中的鎢含有量增加，則有該靶的加工性降低之情形。即，有變得難以形成靶之情形。然而，當鎢含有量為30重量%以下時，鎳鎢合金的加工性可充分提高，容易形成靶，因此較佳。
成膜的黑化層中只要含有氧、氮、鎳、及鎢即可，可以以任何形態來含有氧、氮、鎳、及鎢。例如可以使鎳和鎢形成合金，含有氧和/或氮的鎳鎢合金被含有在黑化層中。另外，可以使鎳或鎢生成例如氧化鎳(NiO)或氮化鎳(Ni3N)、氧化鎢(WO3、WO2、W2O3)或氮化鎢(N2W)等氧化物或氮化物，該化合物被含有在黑化層中。
再者，黑化層例如可以是如含有氧和氮的鎳鎢合金般，僅由同時含有氧、氮、鎳及鎢之1種物質所形成的層。另外，可以是例如具有選自上述的含有氧和/或氮的鎳鎢合金、鎳的氧化物、鎳的氮化物、鎢的氧化物、及鎢的氮化物的1種以上之物質的層。
黑化層的厚度並無特別限定，例如以15nm以上為佳，以設為20nm以上更佳。如上所述，儘管黑化層具有抑制光反射的功能，但當黑化層的厚度為薄時，有無法充分抑制光的反射之情形。對此，透過使黑化層的厚度為上述範圍，從而能進一步抑制光的反射。
黑化層的厚度之上限值並無特別限定，即使使其為所需以上的厚度，成膜所需的時間、或形成配線時蝕刻所需的時間亦變長，而招致成本的上升。因此，黑化層的厚度以70nm以下為佳，以40nm以下更佳。
另外，當黑化層的比電阻充分小時，能在黑化層上形成與配線等電氣構件的接觸部，即使黑化層位於最表面時亦變得無需露出銅層， 因此較佳。
並且，為了在黑化層上形成與配線等電氣構件的接觸部，作為黑化層的比電阻，以2.00×10-2Ω．cm以下為佳，以5.00×10-3Ω．cm以下更佳。根據本發明之發明人等的研究，黑化層的比電阻與對黑化層進行成膜時的氣氛中之氧濃度具有相關性。並且，對黑化層進行成膜時的氣氛中之氧濃度越低則黑化層的比電阻變得越低，因此較佳。特別是，當將黑化層的比電阻充分降低時，對黑化層進行成膜時的氧濃度以15體積%以下為佳，以13體積%以下更佳，以10體積%以下最佳。
接著，對本實施方式的導電性基板之結構例進行說明。
如上所述，本實施方式的導電性基板具備透明基材、銅層、以及含有氧、氮、鎳及鎢的黑化層。此時，將銅層、黑化層配置在透明基材上時之積層的順序並無特別限定。另外，亦可分別形成複數層的銅層和黑化層。再者，為了抑制光的反射，較佳將黑化層配置在銅層表面之中的特別要抑制光反射的面上。另外，更佳為具有銅層被夾在黑化層之間的構造。
再有，當如上所述包括比電阻小的黑化層時，較佳將該比電阻小的黑化層配置在導電性基板的最表面上。這是由於為了使比電阻小的黑化層能與配線等電氣構件接觸，因此以容易連接的方式將其配置在導電性基板的最表面上而較佳。
關於具體的結構例，以下參照圖1、圖2進行說明。圖1、圖2為表示本實施方式的導電性基板的、與透明基材、銅層、黑化層的積層方向平行之面上的剖面圖的例子。
例如，如圖1(a)所示的導電性基板10A，可以在透明基材11的一個表面11a側上逐層依次積層銅層12、黑化層13。另外，如圖1(b)所示的導電性基板10B，可以在透明基材11的一個表面11a側和另一個表面(其他表面)11b側分別逐層依次積層銅層12A、12B、黑化層13A、13B。再者，積層銅層12(12A、12B)、及黑化層13(13A、13B)的順序並不限定於圖1(a)、(b)的例子，亦可以從透明基材11側按黑化層13(13A、13B)、銅層12(12A、12B)的順序進行積層。如此一來在透明基材11與銅層12之間配置黑化層13的情形中，由於能利用黑化層13提高透明基材11與銅層12的緊密性，因此較佳。再者，例如在具有下述圖2(a)所示之構造的情形中，由於同樣的理由第1黑化層131亦能提高透明基材11與銅層12的緊密性。
另外，例如亦可以在透明基材11的一個表面側設置複數層的黑化層。例如，如圖2(a)所示的導電性基板20A，可以在透明基材11的一個表面11a側依次積層第1黑化層131、銅層12、以及第2黑化層132。
此時亦可以在透明基材11的兩面上積層第1黑化層及第1黑化層。具體而言，如圖2(b)所示的導電性基板20B，可以在透明基材11的一個表面11a側、及另一個表面(其他表面)11b側，分別依次積層第1黑化層131A、131B、銅層12A、12B、及第2黑化層132A、132B。
再者，在圖1(b)、圖2(b)中顯示當在透明基材的兩面上積層銅層和黑化層時，以透明基材11為對稱面以在透明基材11的上下所積層之層對稱的方式進行配置的例子，但並不限定於該形態。例如，即可以在圖2(b)中，使透明基材11的一個表面11a側的結構與圖1(a)的結構 同樣地設為依次積層銅層12和黑化層13的形態，使在透明基材11上下所積層之層為非對稱的結構。
至此，對本實施方式的導電性基板進行了說明，在本實施方式的導電性基板中，由於在透明基材上設置了銅層和黑化層，因此能抑制因銅層所引起的光的反射。
對於本實施方式的導電性基板之光的反射的程度並無特別限定，例如以本實施方式的導電性基板的波長550nm之光的反射率以40%以下為佳，以30%以下為更佳，以20以下為最佳。當波長550nm的光的反射率為40%以下時，即使作為例如觸控面板用的導電性基板使用時亦幾乎不會引起顯示器之可見性的降低，因此較佳。
對於反射率的測量，可以對黑化層照射光來進行測量。即，可以從含有在導電性基板中的銅層及黑化層之中的黑化層側進行測量。
具體而言，例如如圖1(a)所示，當在透明基材11的一個表面11a上依次積層銅層12、黑化層13時，以使光能照射黑化層13的方式，可以從圖中A所示的表面側進行測量。
另外，當將圖1(a)情形中的銅層12和黑化層13的配置進行置換，在透明基材11的一個表面11a依次積層黑化層13和銅層12時，可以從作為黑化層13位於最表面之一側的透明基材11的表面11b側對反射率進行測量。
再者，如下所述導電性基板可以透過對銅層及黑化層進行蝕刻而形成配線，上述反射率表示導電性基板之中除了透明基材以外時配置在最表面的黑化層之光入射側的表面上之反射率。因此，若在蝕刻處理前、 或進行了蝕刻處理後，以銅層及黑化層殘留的部分之測量值滿足上述範圍為佳。
本實施方式的導電性基板可以較佳地用作例如觸控面板用的導電性基板。此時，導電性基板可以具有網(mesh)狀的配線。
具有網狀配線的導電性基板可以透過對上述本實施方式的導電性基板之銅層及黑化層進行蝕刻而獲得。
例如，可以利用兩層的配線來形成網狀之配線。具體的結構例如圖3所示。圖3表示從銅層、黑化層的積層方向之上面側觀察具有網狀配線之導電性基板30的圖。圖3所示的導電性基板30具有透明基材11、以及平行於圖中X軸方向的多條配線31A及平行於Y軸方向的配線31B。再者，在圖3中，表示將直線形狀的配線31A、31B組合而形成網狀的配線(配線圖案)的例子，但並不限定於該形態，構成配線圖案的配線可以為任意的形狀。例如，亦可以與顯示器的圖像之間不產生疊紋(干涉環)的方式，將構成網狀配線圖案的配線31A、31B的形狀分別形成為呈鋸齒狀彎曲的線(鋸齒形直線)等各種形狀。
配線31A、31B透過蝕刻銅層而形成，在該配線31A、31B的上表面和/或下表面上形成未圖示的黑化層。將黑化層蝕刻成與配線31A、31B相同的形狀。
對透明基材11和配線31A、31B的配置並無特別限定。透明基材11和配線之配置的結構例如圖4(a)、(b)所示。圖4相當於圖3的A-A’線上的剖視圖。
首先，如圖4(a)所示，可以在透明基材11的上下面上分 別配置配線31A、31B。再者，此時，在配線31A、31B的上表面，配置有被蝕刻成與配線相同形狀的黑化層32A、32B。
另外，如圖4(b)所示，可以使用1組透明基材11A、11B，夾著一個透明基材11A在上下面配置配線31A、31B，並且將一配線31B配置在透明基材11A和透明基材11B之間。此時在配線31A、31B的上表面亦配置有被蝕刻成與配線相同形狀的黑化層32A、32B。再者，如上所述，對黑化層和銅層的配置並無特別限定。因此，在圖4(a)、圖4(b)任一情形中，亦可以將黑化層32A、32B和配線31A、31B的配置上下顛倒。另外，例如亦可以設置複數層的黑化層。
其中，較佳將黑化層配置在銅層表面之中特別欲抑制光的反射的表面上。因此，在圖4(b)所示的導電性基板之中，例如當需要抑制來自圖中下表面側之光的反射時，較佳將黑化層32B的位置與配線31B的位置顛倒。另外，除了黑化層32B以外，可以在配線31B與透明基材11B之間進一步設置黑化層。
圖3及圖4(a)所示之具有網狀配線的導電性基板例如可以由如圖1(b)、圖2(b)所示，在透明基材11的兩面上自具有銅層12A、12B、黑化層13A、13B(131A、132A、131B、132B)的導電性基板形成。
若以使用圖1(b)的導電性基板來形成的情形為例進行說明，則首先以平行於圖1(b)中X軸方向之複數個線狀的圖案空出特定間隔來配置的方式，對透明基材11的一個表面11a側的銅層12A及黑化層13A進行蝕刻。所謂的圖1(b)中的X軸方向，意味著與圖1(b)中之各層的寬度方向平行的方向。
接著，以平行於圖1(b)中Y軸方向之複數個線狀的圖案空出特定間隔來配置的方式，對透明基材11的另一個表面11b側的銅層12B及黑化層13B進行蝕刻。再者，圖1(b)中的Y軸方向，意味著與紙面垂直的方向。
透過以上操作，能形成如圖3、圖4(a)所示之具有網狀配線的導電性基板。再者，亦可以對透明基材11的兩面同時進行蝕刻。即，可以同時進行銅層12A、12B、黑化層13A、13B的蝕刻。
圖3所示的具有網狀配線的導電性基板亦可以使用2片圖1(a)或圖2(a)所示的導電性基板而形成。若以使用圖1(a)的導電性基板的情形為例進行說明，則針對2片圖1(a)所示的導電性基板，以平行於X軸方向的複數個線狀圖案空出特定間隔而配置的方式，分別對銅層12及黑化層13進行蝕刻。接著，可透過以利用上述蝕刻處理而在各導電性基板形成的線狀之圖案相互交叉的方式對準方向並將2片導電性基板貼合，從而形成具有網狀配線的導電性基板。對於將2片導電性基板貼合時的貼合面並無特別限定，可以如圖4(b)所示將積層有銅層12等的圖1(a)中的表面A、和未積層有銅層12等的圖1(a)中的表面11b貼合。
再者，較佳將黑化層配置在銅層表面中特別欲抑制光的反射的表面上。因此，在圖4(b)所示的導電性基板中，當需要抑制來自圖中下表面側之光的反射時，較佳將黑化層32B的位置、與配線31B的位置顛倒配置。另外，除了黑化層32B以外，可以在配線31B與透明基材11B之間進一步設置黑化層。
另外，亦可以例如將透明基材11的未積層有銅層12等之圖 1(a)中的表面11b彼此貼合而使剖面成為圖4(a)所示的構造。
再者，對於圖3、圖4所示的具有網狀配線之導電性基板中配線的寬度、或配線間的距離並無特別限定，例如可以根據配線中流動的電流量等來選擇。
具有如此由2層配線構成的網狀之配線的導電性基板可以較佳地用作例如投影型靜電容量方式之觸控面板用的導電性基板。
(導電性基板的製造方法)
接著對本實施方式的導電性基板的製造方法之構成例進行說明。
本實施方式的導電性基板的製造方法較佳具有：準備透明基材的透明基材準備步驟；在該透明基材的至少一個表面側形成銅層之銅層形成步驟；以及在該透明基材的至少一個表面側形成含有氧、氮、鎳、及鎢的黑化層之黑化層形成步驟。
以下對本實施方式的導電性基板的製造方法進行說明，關於以上所說明的點以外，可以與上述導電性基板的情形為同樣的結構，因此省略其說明。
如上所述，在本實施方式的導電性基板中，將銅層和黑化層配置在透明基材上時之積層的順序並無特別限定。另外，銅層和黑化層亦可以分別形成複數層。因此，關於上述銅層形成步驟、黑化層形成步驟的順序或實施次數並無特別限定，可以隨著所形成之導電性基板的構造以任意次數、時間來實施。
準備基材的步驟例如是準備由使可見光穿透的絕緣體膜、或玻璃基板等構成的透明基材的步驟，對其具體的操作並不特別限定。例如 可以為了提供後續步驟中的各工程而根據需要將其切斷為任意的尺寸等。
接著對銅層形成步驟進行說明。
如上所述，銅層較佳具有銅薄膜層。另外，亦可以具有銅薄膜層和鍍銅層。因此，銅層形成步驟例如可以具有利用乾鍍法來形成銅薄膜層的步驟。另外，銅層形成步驟可以具有利用乾鍍法形成銅薄膜層、和以該銅薄膜層為供電層，利用濕鍍法形成鍍銅層的步驟。
作為用於銅薄膜層之形成的乾鍍法，並無特別限定，例如可以使用真空蒸鍍法、濺鍍法、或離子鍍著(ion plating)法等。特別是，作為用於銅薄膜層之形成的乾鍍法，從膜厚的控制容易來看，更佳使用濺鍍法。
以使用纏繞式濺鍍裝置的情形為例對形成銅薄膜層的步驟進行說明。首先，將銅靶安裝在濺鍍用陰極上，在真空腔室內設置基材，具體而言形成透明基材或黑化層的透明基材等。對真空腔室內進行真空排氣後，導入Ar氣體並將裝置在保持為0.13Pa~1.3Pa左右。在此狀態下，可以從纏繞卷例如以每分鐘1~20m左右的速度輸送基材，同時利用與陰極連接的濺鍍用直流電源供應電力，進行濺鍍放電，在基材上連續成膜形成所需的銅薄膜層。
對於利用濕鍍法形成鍍銅層之步驟中的條件，即電鍍處理的條件並無特別限定，可以採用利用常規方法的各種條件。例如，可以透過向加入了鍍銅液的鍍槽內供給形成了銅薄膜層的基材，對電流密度或基材的輸送速度進行控制，從而形成鍍銅層。
接著，對黑化層形成步驟進行說明。
對黑化層形成工程亦無特別限定，如上所述，可以為利用濺 鍍法來成膜黑化層的步驟。
此時，作為靶可以使用鎳鎢合金之靶。另外，如上所述亦可以使用鎳靶和鎢靶。當使用鎳鎢合金之靶作為靶時，鎳鎢合金之靶較佳以5重量%以上30重量%以下的比例含有鎢。鎳鎢合金之靶更佳以18重量%以上30重量%以下的比例含有鎢。此時，殘餘部可以由鎳形成。
另外，較佳以氧為5體積%以上20體積%以下、氮為30體積%以上55體積%以下的比例向腔室內供給氧和氮，同時實施濺鍍。
尤其，向腔室內之氧的供給比例更佳為10體積%以上15體積%以下。另外，向腔室內的氮的供給比例更佳為35體積%以上40體積%以下。
再者，進行濺鍍時，對於向腔室內供給的氣體，關於氧和氮以外的殘留部較佳為惰性氣體。關於除了氧和氮以外的殘餘部，例如可以供給氬或氦。
並且，對於利用在此說明之導電性基板的製造方法所得到的導電性基板，與上述導電性基板同樣，銅層的厚度較佳為50nm以上，更佳為150nm以上。另外，對於銅層的厚度的上限值並無特別限定，較佳為3μm以下，更佳為700nm以下，再更佳為200nm以下。再者，例如在大畫面的觸控面板等配線長度變長的用途中，由於以將配線的電阻值充分降低為佳，因此可以根據適用畫面的尺寸、配線長度來對銅層進行增厚。
另外，對於利用在此說明之導電性基板的製造方法所得到的導電性基板，對於黑化層的厚度亦無特別限定，例如較佳為15nm以上，更佳為20nm以上。對於黑化層的厚度的上限值並無特別限定，較佳為70nm 以下，更佳為40nm以下。
成膜的黑化層中只要含有氧、氮、鎳、及鎢即可，可以任何形態來含有氧、氮、鎳、及鎢。例如可以使鎳和鎢形成合金，含有氧和/或氮的鎳鎢合金被含有在黑化層中。另外，可以使鎳或鎢生成例如氧化鎳(NiO)或氮化鎳(Ni3N)、氧化鎢(WO3、WO2、W2O3)或氮化鎢(N2W)等氧化物或氮化物，該化合物被含有於黑化層中。
再者，黑化層例如可以是如含有氧和氮的鎳鎢合金般，僅由同時含有氧、氮、鎳及鎢的1種物質所形成的層。另外，可以是例如具有選自上述的含有氧及/或氮的鎳鎢合金、或鎳的氧化物、鎳的氮化物、鎢的氧化物、及鎢的氮化物之1種以上的物質之層。
另外，當黑化層的比電阻充分小時，能在黑化層上形成與配線等電氣構件的接觸部，即使黑化層位於最表面時亦變得無需露出銅層，因此較佳。
並且，為了在黑化層上形成與配線等電氣構件的接觸部，作為黑化層的比電阻，以2.00×10-2Ω．cm以下為佳，以5.00×10-3Ω．cm以下更佳。根據本發明的發明人等之研究，黑化層的比電阻與對黑化層進行成膜時之氣氛中的氧濃度具有相關性。並且，對黑化層進行成膜時之氣氛中的氧濃度越低則黑化層的比電阻變得越低，因此較佳。特別是，當將黑化層的比電阻充分降低時，對黑化層進行成膜時的氧濃度以15體積%以下為佳，以13體積%以下更佳，以10體積%以下最佳。
進而，對於利用在此說明之導電性基板的製造方法所得到的導電性基板，波長550nm之光的反射率亦較佳為40%以下，更佳為30%以 下，尤佳為20%以下。當波長550nm之光的反射率為40%以下時，即使作為例如觸控面板用的導電性基板使用時亦幾乎不會引起顯示器之可見性的降低，因此較佳。
利用在此說明之導電性基板的製造方法所得到的導電性基板可以為具有網狀之配線的導電性基板。此時，除了上述步驟以外，可以進一步具有透過對銅層和黑化層進行蝕刻從而形成配線的蝕刻步驟。
該蝕刻步驟例如首先在導電性基板的最表面形成具有與藉由蝕刻所除去部分對應之開口部的抗蝕層。在圖1(a)所示的導電性基板的情形中，可以在配置於導電性基板之黑化層13所露出的表面A上形成抗蝕層。再者，對於具有與藉由蝕刻所除去部分對應的開口部之抗蝕層的形成方法並無特別限定，例如可以利用光刻(photolithography)法來形成。
接著，可以透過從抗蝕層上供給蝕刻液，從而實施銅層12、黑化層13的蝕刻。
再者，當如圖1(b)所示在透明基材11的兩面上配置銅層、黑化層時，可以在導電性基板的最表面A及B上分別形成具有特定形狀的開口部的抗蝕層，對在透明基材11的兩面上所形成的銅層、黑化層同時進行蝕刻。
另外，對於在透明基材11的兩側所形成的銅層及黑化層，亦可以按每一側進行蝕刻處理。即，例如，亦可以在進行了銅層12A及黑化層13A的蝕刻之後，進行銅層12B及黑化層13B的蝕刻。
由於黑化層顯示出與銅層同樣的針對蝕刻液的反應性，因此對於用於蝕刻步驟的蝕刻液並無特別限定，一般可以較佳地使用一般能用 於銅層的蝕刻的蝕刻液。作為蝕刻液，例如可以更佳地使用氯化鐵和鹽酸的混合水溶液。對於蝕刻液中的氯化鐵和鹽酸之含有量並無特別限定，例如較佳以5重量%以上50重量%以下的比例含有氯化鐵，更佳以10重量%以上30重量%以下的比例含有氯化鐵。另外，對於蝕刻液，例如較佳以1重量%以上50重量%以下的比例含有鹽酸，更佳以1重量%以上20重量%以下的比例含有鹽酸。再者，關於殘留部可以為水。
蝕刻液可以在室溫下使用，但較佳為了提高反應性而進行加熱，例如較佳加熱到40℃以上50℃以下進行使用。
對於利用上述蝕刻步驟所得到的網狀之配線的具體形態，由於與上述同樣，因此在此省略其說明。
另外，如上所述，當將2片圖1(a)、圖2(a)所示之透明基材11的一個表面側具有銅層、黑化層的導電性基板貼合成具有網狀配線的導電性基板時，可以進一步設置將導電性基板貼合的步驟。此時，對貼合2片導電性基板的方法並無特別限定，例如可以使用接著劑等來進行黏合。
以上對本實施方式的導電性基板及導電性基板的製造方法進行了說明。根據該導電性基板，由於銅層和黑化層顯示針對蝕刻液之大致相同的反應性，因此能容易地形成所需的配線。另外，黑化層能抑制光的反射，例如作為觸控面板用的導電性基板時，能抑制可見性的降低。
<實施例>
以下，透過本發明的實施例及比較例對本發明詳細進行說明，本發明並不限定於該等實施例。
[實驗例1]
對基於下述試料的製作條件製作的導電性基板，利用以下評價方法進行評價。
(評價方法)
(1)反射率
對於在以下各實驗例中所製作的導電性基板，在進行銅層及黑化層的溶解試驗之前，進行了反射率的測量。
在紫外可見光光度計(島津製作所股份有限公司製，型號：UV-2550)設置反射率測量單元並進行測量。
針對各實驗例中所製作之導電性基板的形成銅層及黑化層之一側的圖1(a)之最表面A，設為入射角5°、受光角5°，對照射波長400nm以上700nm以下範圍的光時之反射率進行測量。
(2)溶解試驗
將以下各實施例中所製作的導電性基板浸漬於蝕刻液並進行銅層及黑化層的溶解試驗。
作為蝕刻液，使用由10重量%的氯化鐵與10重量%的鹽酸與剩餘部由水構成的水溶液，將蝕刻液的溫度設為室溫(25℃)。
在上述蝕刻液中浸漬1分鐘後，將導電性基板從蝕刻液中取出，當銅層及黑化層完全溶解，僅為透明基材之情形時評價為○。
當從蝕刻液中取出時，還殘留有銅層或黑化層之情形時，進一步將其浸漬於相同蝕刻液中1分鐘，當從蝕刻液中取出時銅層及黑化層完全溶解、僅為透明基材之情形時評價為△。當2次浸漬到蝕刻液後仍然 殘留銅層或黑化層之情形時評價為×。
(試料的製作條件)
以下表示各實驗例中導電性基板的製造條件。實驗例1-1、1-2、1-4~1-7是實施例，實驗例1-3為比較例。
[實驗例1-1]
製作具有圖1(a)所示構造的導電性基板。
首先，準備縱5cm、橫5cm、厚0.02mm的聚乙烯對苯二甲酸酯(PET)製之透明基材11。
接著，在透明基材11的一個表面之整面上形成銅層12。銅層12利用濺鍍法形成銅薄膜層，接著，以該銅薄膜層作為供電層利用濕鍍法形成鍍銅層。具體而言，首先，利用使用銅靶(住友金屬礦山股份有限公司製)的直流濺鍍法，在透明基材11的一個表面上進行成膜形成100nm厚度的銅薄膜層。之後，利用電鍍積層0.5μm的鍍銅層，作為銅層12。
接著，利用直流濺鍍法在銅層12上之整面成膜形成黑化層13。
黑化層13的成膜是使用濺鍍裝置(芝浦機電股份有限公司製、型號：CFS-4ES-2)進行。
對於濺鍍的具體條件於以下進行說明。
作為靶，使用由含有19重量%的鎢、殘留部為鎳構成的鎳鎢合金靶。以氮、氧、氬合計為15SCCM的方式向腔室內供給氮、氧、氬，同時進行濺鍍。再者，以氮為45體積%、氧為5體積%、殘餘部為氬的方式向腔室內供給各氣體，進行濺鍍。另外，濺鍍前的腔室內之終極真空度 (ultimate vacuum)為1×10-3Pa。
在腔室內，以形成上述銅層12的透明基材11的銅層12面對靶、銅層12與靶之間的距離為85nm的方式進行設置，使形成銅層12的透明基材11以15rpm進行旋轉、同時進行濺鍍。透過濺鍍進行黑化層的成膜時，利用DC電源，向靶施加電流0.6A、電壓330V(電力值大約200W)。
利用上述濺鍍法，成膜形成厚度為30nm的黑化層13。
對於由以上步驟所得到的導電性基板，實施反射率測量和溶解試驗。反射率的測量結果如圖5及表1所示，溶解試驗的結果如表1所示。
[實驗例1-2]
進行成膜形成黑化層13時，除了以氮為40體積%、氧為10體積%、殘餘部為氬的方式向腔室內供給各氣體以外，與實驗例1-1同樣地實施。再者，以氣體合計為15SCCM的方式向腔室內供給氣體並進行。
結果如圖5及表1所示。
[實驗例1-3]
進行成膜形成黑化層13時，除了以氧為25體積%、殘餘部為氬的方式向腔室內供給各氣體以外，與實驗例1-1同樣地實施。再者，以氣體合計為15SCCM的方式向腔室內供給氣體並進行。
結果如圖5及表1所示。
[實驗例1-4]
進行成膜形成黑化層13時，除了以氮為40體積%、氧為3體積%、殘餘部為氬的方式向腔室內供給各氣體以外，與實驗例1-1同樣地實施。再 者，以氣體合計為15SCCM的方式向腔室內供給氣體並進行。
結果如圖5及表1所示。
[實驗例1-5]
進行成膜形成黑化層13時，除了以氮為40體積%、氧為25體積%、殘餘部為氬的方式向腔室內供給各氣體以外，與實驗例1-1同樣地實施。再者，以氣體合計為15SCCM的方式向腔室內供給氣體並進行。
結果如圖5及表1所示。
[實驗例1-6]
進行成膜形成黑化層13時，除了以氮為30體積%、氧為10體積%、殘餘部為氬的方式向腔室內供給各氣體以外，與實驗例1-1同樣地進行實施。再者，以氣體合計為15SCCM的方式向腔室內供給氣體並進行。
結果如圖5及表1所示。
[實驗例1-7]
進行成膜形成黑化層13時，除了以氮為55體積%、氧為10體積%、殘餘部為氬的方式向腔室內供給各氣體以外，與實驗例1-1同樣地進行實施。再者，以氣體合計為15SCCM的方式向腔室內供給氣體並進行。
結果如圖5及表1所示。
根據圖5、表1所示的結果，關於作為實施例的實驗例1-1、1-2、1-4~1-7，在溶解實驗中評價為○或△，能同時溶解銅層及黑化層。
相對於此，關於作為比較例的實驗例1-3，對於550nm之光的反射率比實驗例1-1、1-2、1-4、1-6、1-7更低，然而在溶解試驗中黑化層未溶解而殘留。考慮其原因是對黑化層進行成膜時，由於未向腔室內供給氮，因此在黑化層內不含氮，對於蝕刻液的反應性低。
另外，實驗例1-5之氧的供給量與作為比較例的實驗例1-3相同，然而可確認在溶解試驗評價中為△。考慮其原因是對黑化層進行成膜時，由於同時亦供給氮因此黑化層對於蝕刻液的反應性變高。
雖然確認了對於波長550nm之光的反射率在任一實驗例中均變低，但可確認除了實驗例1-3以外，在實驗例1-1、1-2、1-4~1-7中，在實驗例1-1、1-2、1-5~1-7的導電性基板中反射率特別降低為40%以下。考慮其原因是對黑化層進行成膜時充分供給氧，因此黑化層變成能抑制光的反射的顏色。
[實驗例2]
對基於下述試料的製作條件製作的導電性基板，利用以下評價方法進行評價。
(評價方法)
(1)反射率、溶解試驗
關於反射率、溶解試驗由於是利用在實驗例1中說明的方法進行測量因此省略說明。
(2)比電阻
除了以下各實驗例所示之導電性基板的製作條件與黑化層的膜厚為500nm之點與未形成銅層之點以外，以相同條件製作在透明基材上僅形成黑 化層的試料(以下亦將相同的試料記載為“比電阻等測量用材料”)，進行黑化層的比電阻的評價。再者，關於下述的黑化層組成評價、EDS分析同樣地使用比電阻等測量用材料進行評價。
比電阻使用四探針法進行測量。四探針法是在所測量試料的表面在同一直線上配置四根針狀電極，向外側的兩探針間流動一定電流，測量在內側的兩探針間所產生的電位差並測量電阻的方法。測量時使用四探針測量器(三菱化學股份有限公司製、型號：Loresta IP)進行測量。
接著，按照下式(1)，將使用四探針法測量的電阻值(V/I)乘以補正係數RCF(Resistivity Correction Factor)及膜厚(t)並算出比電阻ρ。
ρ=V/I×RCF×t 式(1)
(3)黑化層的組成評價
在黑化層的組成評價中，除了各實驗例所示之導電性基板的製作條件與黑化層的膜厚為500nm之點與未形成銅層之點以外，將以相同條件在透明基材上僅形成黑化層的比電阻等測量用試料供予X光繞射(XRD)測量，利用所得到的X光繞射圖案進行。
如上所述黑化層形成在作為透明基材的聚乙烯對苯二甲酸酯(PET)製之基板上。並且，供予測量之試料的黑化層由於其膜厚薄至500nm，因此當進行X光繞射測量時，不只黑化層，來自透明基材的繞射圖案亦變大，存在黑化層中所含有的材料的相鑑定變得困難的可能性。
在此，通常進行X光繞射測量時，對相對於X光的入射角同心圓狀的複數個環(德拜環：Debye ring)進行觀察。接著在隨機取向的 多晶體中對強度不同的複數個環進行觀察，同一環內的強度大致為一定。相對於此，隨機取向的非多晶體的情形，亦即具有取向的情形中，對同心圓狀的複數個環進行觀察，在同一環內強度不為一定，可產生濃淡。另外，在單晶體中變為斑點(spot)，這與電子繞射圖案一致。
接著，透明基材具有單晶體或取向之情形時，可以使用該X光繞射圖案的性質對圖案進行分離。
用作透明基材的PET由於在延伸方向上其取向不同，因此可在同一德拜環內產生濃淡。具體而言，當對作為透明基材德PET之二維的X光繞射圖案進行測量時，能確認在膜的垂直方向上PET的繞射強度變大。
因此為了將來自透明基材的繞射圖案從黑化層的繞射圖案中分離，對試料的X光繞射圖案進行測量時，使所測量的試料自水平面傾斜為ψ=40deg.而實施X光繞射測量。
測量是使用X光繞射裝置(Brucker製、型號：D8 DISCOVER μ-HR)來實施。根據所得到的X光繞射圖案進行相鑑定，確定在黑化層中所包含的主相。
(4)EDS分析
除了各實驗例所示之導電性基板的製作條件與黑化層的膜厚為500nm之點與未形成銅層之點以外，使用以相同條件在透明基材上僅形成黑化層的比電阻等測量用試料，並利用SEM-EDS裝置(SEM：日本電子股份有限公司製、型號：JSM-7001F，EDS：Thermo Fisher Scientific股份有限公司製、型號：偵測器UltraDry解析系統NORAN System 7)來進行EDS分析。
(試料的製作條件)
以下表示出各實驗例中導電性基板的製造條件。實驗例2-3~2-7是實施例，實驗例2-1、2-2為比較例。
[實驗例2-1]
製作具有圖1(a)所示構造的導電性基板。
首先，準備縱5cm、橫5cm、厚0.02mm的聚乙烯對苯二甲酸酯(PET)製之透明基材11。
接著，在透明基材11的一個表面之整面上形成銅層12。銅層12利用濺鍍法形成銅薄膜層，接著，以該銅薄膜層作為供電層，利用濕鍍法形成鍍銅層。具體而言，首先，利用使用銅靶(住友金屬礦山股份有限公司製)的直流濺鍍法，在透明基材11的一個表面上進行成膜形成100nm厚度的銅薄膜層。之後，利用電鍍積層0.5μm的鍍銅層，作為銅層12。
接著，利用直流濺鍍法在銅層12上的整面上成膜形成黑化層13。
黑化層13的成膜是使用濺鍍裝置(芝浦機電股份有限公司製、型號：CFS-4ES-2)進行。
對於濺鍍的具體條件於以下進行說明。
作為靶，使用由含有19重量%的鎢、殘留部為鎳構成的鎳鎢合金靶。以氮、氧、氬合計為15SCCM的方式向腔室內供給氮、氧、氬，同時進行濺鍍。再者，濺鍍前的腔室內之終極真空度為1×10-3Pa。
在腔室內，以形成上述銅層12的透明基材11之銅層12面對靶、銅層12與靶之間的距離為85nm的方式進行設置，使形成銅層12的 透明基材11以15rpm進行旋轉、同時進行濺鍍。透過濺鍍進行黑化層的成膜時，利用DC電源，向靶施加電流0.6A、電壓330V(電力值大約200W)。
利用上述濺鍍法，成膜形成厚度為30nm的黑化層13。再者，為便於說明，以成膜的層作為黑化層13進行了說明，但如下述般所成膜的是以Ni為主相的層，並具有金屬光澤，因此成為未發揮作為黑化層13功能之層。
對於由以上步驟所得到的導電性基板，實施反射率測量和溶解試驗。反射率和溶解試驗的評價結果如表2所示。
另外，製作用於進行比電阻的測量和黑化層的組成評價的比電阻等測量用試料。
比電阻等測量用材料是使用與上述透明基材11相同的縱5cm、橫5cm、厚0.02mm之聚乙烯對苯二甲酸酯(PET)製的透明基材11。接著，在透明基材的一個表面之整面以膜厚為500nm的方式進行成膜形成黑化層13，除了未形成銅層12以外，與上述步驟同樣地製作試料，以供評價。
關於比電阻的測量結果、利用X光繞射測量所鑑定之黑化層的主相，於表2顯示其結果。
[實驗例2-2]
對黑化層13進行成膜時，除了以氮和氬合計為15SCCM的方式向腔室內供給氮和氬同時進行，以氮為50體積%、殘餘部為氬的方式向腔室內供給各氣體進行濺鍍之點以外，與實驗例2-1同樣地製作導電性基板、及比電阻等測量用試料。另外，對所製作的試料進行評價。再者，在本實驗例中 為了便於說明，在此亦以成膜之層作為黑化層13進行說明，然而在此作為黑化層13成膜的層由於不含有氧，因此未成為能抑制光的反射的顏色，未發揮作為黑化層的功能。
關於溶解試驗的評價結果及比電阻的測量結果、以及利用X光繞射測量所鑑定之黑化層的主相，其結果如表2所示。
[實驗例2-3]
對黑化層13進行成膜時，除了以氮、氧、氬合計為15SCCM的方式向腔室內供給氮和氬同時進行，以氮為45體積%、氧為5體積%、殘餘部為氬的方式向腔室內供給各氣體進行濺鍍之點以外，與實驗例2-1同樣地製作導電性基板、及比電阻等測量用試料。另外，對所製作的試料進行評價。
關於反射率、溶解試驗的評價結果及比電阻的測量結果、以及利用X光繞射測量所鑑定之黑化層的主相，其結果如表2所示。
另外，當對比電阻等測量用試料的黑化層進行EDS分析時，可確認黑化層含有氧、氮、鎳、及鎢。
[實驗例2-4]
對黑化層13進行成膜時，除了以氮、氧、氬合計為15SCCM的方式向腔室內供給氮和氬同時進行，以氮為30體積%、氧為5體積%、殘餘部為氬的方式向腔室內供給各氣體進行濺鍍之點以外，與實驗例2-1同樣地製作導電性基板、及比電阻等測量用試料。另外，對所製作的試料進行評價。
關於溶解試驗的評價結果、及比電阻的測量結果、以及利用X光繞射測量所鑑定之黑化層的主相，其結果如表2所示。
另外，當對比電阻等測量用試料的黑化層進行EDS分析時， 可確認黑化層含有氧、氮、鎳、及鎢。
[實驗例2-5]
對黑化層13進行成膜時，除了以氮、氧、氬合計為15SCCM的方式向腔室內供給氮和氬同時進行，以氮為40體積%、氧為10體積%、殘餘部為氬的方式向腔室內供給各氣體進行濺鍍之點以外，與實驗例2-1同樣地製作導電性基板、及比電阻等測量用試料。另外，對所製作的試料進行評價。
關於反射率與溶解試驗的評價結果及比電阻的測量結果、以及利用X光繞射測量所鑑定之黑化層的主相，其結果如表2所示。
另外，當對比電阻等測量用試料的黑化層進行EDS分析時，可確認黑化層含有氧、氮、鎳、及鎢。
[實驗例2-6]
對黑化層13進行成膜時，除了以氮、氧、氬合計為15SCCM的方式向腔室內供給氮和氬同時進行，以氮為37體積%、氧為13體積%、殘餘部為氬的方式向腔室內供給各氣體進行濺鍍之點以外，與實驗例2-1同樣地製作導電性基板、及比電阻等測量用試料。另外，對所製作的試料進行評價。
關於反射率與溶解試驗的評價結果及比電阻的測量結果、以及利用X光繞射測量所鑑定之黑化層的主相，其結果如表2所示。
另外，當對比電阻等測量用試料的黑化層進行EDS分析時，可確認黑化層含有氧、氮、鎳、及鎢。
[實驗例2-7]
對黑化層13進行成膜時，除了以氮、氧、氬合計為15SCCM的方式向腔室內供給氮和氬同時進行，以氮為10體積%、氧為40體積%、殘餘部為 氬的方式向腔室內供給各氣體進行濺鍍之點以外，與實驗例2-1同樣地製作導電性基板、及比電阻等測量用試料。另外，對所製作的試料進行評價。
關於反射率與溶解試驗的評價結果及比電阻的測量結果、以及利用X光繞射測量所鑑定之黑化層的主相，其結果如表2所示。
另外，當對比電阻等測量用試料的黑化層進行EDS分析時，可確認黑化層含有氧、氮、鎳、及鎢。
根據表2所示的結果，關於實驗例2-1~2-7之任一者，在其溶解試驗中評價均為○或△，銅層及黑化層能同時溶解。
然而，關於作為比較例的實驗例2-1、2-2，黑化層13由於不含有氧，因此未發揮黑化層的功能。具體而言，關於實驗例2-1由於黑化層亦不含有氮，因此金屬Ni成為黑化層的主相，具有金屬光澤，不具有任何抑制光反射的效果。另外，關於實驗例2-2由於作為黑化層形成的層不含有氧，因此未成為能抑制光反射的顏色、未發揮作為黑化層的功能。再者，儘管在實驗例2-1、2-2中為便於說明使用了黑化層的用語，但如上所述並非發揮作為黑化層功能的層。
以從實驗例2-1至實驗例2-2~實驗例2-7的順序，對黑化層進行成膜時的氧濃度變高的方式選擇黑化層的成膜條件。關於該等實驗例利用X光繞射測量所鑑定之黑化層的主相，首先，在黑化層成膜時未供給氮及氧的實驗例2-1中，金屬Ni成為黑化層的主相。並且，在黑化層成膜時進行氮的供給之實驗例2-2以後作為黑化層的主相觀察到Ni3N，在進一步增加黑化層成膜時的氧之供給量的實驗例2-5~實驗例2-7中，可確認黑化層的主相變化為NiO。
並且，在實施例之中，黑化層成膜時的氧濃度為15體積%以下的實驗例2-3~實驗例2-6中，可確認黑化層的比電阻降低為2.00×10-2Ω‧cm以下。
以上藉由實施方式及實施例等對導電性基板及導電性基板的製造方法進行了說明，但本發明並不限定於上述實施方式及實施例等。於申請專利範圍所記載的本發明之主旨的範圍內，可進行各種變形、變更。
本申請案係主張基於2013年10月31日向日本特許廳申請之特願2013-227517號、及2014年3月31日向日本特許廳申請之特願 2014-074591號而主張優先權，將特願2013-227517號及特願2014-074591號之全部內容援引至此。
10A、10B‧‧‧導電性基板
11‧‧‧透明基材
12、12A、12B‧‧‧銅層
13、13A、13B‧‧‧黑化層

Claims (13)

  1. 一種導電性基板，其具備：透明基材；形成於該透明基材的至少一個表面側之銅層；以及形成在該透明基材的至少一個表面側之黑化層，該黑化層含有氧、氮、鎳、及鎢。
  2. 如申請專利範圍第1項的導電性基板，其中，該黑化層係以如下方式形成：使用鎳鎢合金之靶，以氧為5體積%以上20體積%以下、氮為30體積%以上55體積%以下的比例向腔室內供給氧和氮，同時利用濺鍍法進行成膜。
  3. 如申請專利範圍第2項之導電性基板，其中，該鎳鎢合金之靶以5重量%以上30重量%以下的比例含有鎢。
  4. 如申請專利範圍第1至3項中任一項的導電性基板，其中，該黑化層的比電阻為2.00×10-2Ω．cm以下。
  5. 如申請專利範圍第1至4項中任一項的導電性基板，其中，該銅層的厚度為50nm以上，該黑化層的厚度為15nm以上。
  6. 如申請專利範圍第1至5項中任一項的導電性基板，其波長550nm之光的反射率為40%以下。
  7. 如申請專利範圍第1至6項中任一項的導電性基板，其具備網(mesh)狀的配線。
  8. 一種導電性基板的製造方法，其具有：準備透明基材的透明基材準備步驟；在該透明基材的至少一個表面側形成銅層之銅層形成步驟；以及在該透明基材的至少一個表面側形成含有氧、氮、鎳、及鎢的黑化層之黑化層形成步驟。
  9. 如申請專利範圍第8項的導電性基板的製造方法，其中，該黑化層形成步驟如下：使用鎳鎢合金之靶，以氧為5體積%以上20體積%以下、氮為30體積%以上55體積%以下的比例向腔室內供給氧和氮，同時利用濺鍍法形成該黑化層。
  10. 如申請專利範圍第9項的導電性基板的製造方法，其中，該鎳鎢合金之靶以5重量%以上30重量%以下的比例含有鎢。
  11. 如申請專利範圍第8至10項中任一項的導電性基板的製造方法，其中，該銅層的厚度為50nm以上，該黑化層的厚度為15nm以上。
  12. 如申請專利範圍第8至11項中任一項的導電性基板的製造方法，其中，所獲得之導電性基板的波長550nm之光的反射率為40%以下。
  13. 如申請專利範圍第8至12項中任一項的導電性基板的製造方法，其進一步具有藉由對該銅層和該黑化層進行蝕刻而形成配線的蝕刻步驟，所獲得的導電性基板具備網狀的配線。
TW103137778A 2013-10-31 2014-10-31 Conductive substrate, method of manufacturing conductive substrate TWI646870B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP2013-227517 2013-10-31
JP2013227517 2013-10-31
JP2014074591 2014-03-31
JPJP2014-074591 2014-03-31

Publications (2)

Publication Number Publication Date
TW201540137A true TW201540137A (zh) 2015-10-16
TWI646870B TWI646870B (zh) 2019-01-01

Family

ID=53004263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103137778A TWI646870B (zh) 2013-10-31 2014-10-31 Conductive substrate, method of manufacturing conductive substrate

Country Status (5)

Country Link
JP (1) JP6330818B2 (zh)
KR (1) KR102170097B1 (zh)
CN (1) CN105706182B (zh)
TW (1) TWI646870B (zh)
WO (1) WO2015064664A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595507B (zh) * 2014-06-18 2017-08-11 Geomatec Co Ltd Laminates, methods of making the same, and electronic machines

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6164145B2 (ja) * 2014-03-31 2017-07-19 住友金属鉱山株式会社 導電性基板、導電性基板の製造方法
WO2016190224A1 (ja) * 2015-05-25 2016-12-01 住友金属鉱山株式会社 黒化めっき液、導電性基板
JP6369393B2 (ja) * 2015-05-25 2018-08-08 住友金属鉱山株式会社 導電性基板、及び導電性基板の製造方法
JP6365422B2 (ja) * 2015-06-04 2018-08-01 住友金属鉱山株式会社 導電性基板の製造方法
JP2017008405A (ja) * 2015-06-25 2017-01-12 住友金属鉱山株式会社 導電性基板の製造方法
WO2017022543A1 (ja) * 2015-07-31 2017-02-09 住友金属鉱山株式会社 導電性基板、導電性基板の製造方法
CN107850966B (zh) * 2015-07-31 2021-02-26 住友金属矿山股份有限公司 导电性基板
JP6983068B2 (ja) * 2015-08-26 2021-12-17 住友金属鉱山株式会社 導電性基板
JP6439628B2 (ja) * 2015-08-26 2018-12-19 住友金属鉱山株式会社 導電性基板の製造方法
WO2017057262A1 (ja) * 2015-09-30 2017-04-06 住友金属鉱山株式会社 導電性基板
JP6531699B2 (ja) * 2016-04-05 2019-06-19 住友金属鉱山株式会社 導電性基板
JP7049759B2 (ja) * 2016-07-12 2022-04-07 住友金属鉱山株式会社 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
CN106445225A (zh) * 2016-08-03 2017-02-22 深圳市骏达光电股份有限公司 一种触摸屏及其加工方法
CN109375815A (zh) * 2018-11-16 2019-02-22 信利光电股份有限公司 一种金属网格触摸屏的黑化方法及金属网格触摸屏
CN109857276A (zh) * 2019-01-31 2019-06-07 信利光电股份有限公司 一种降低金属网格触摸屏线条可见性结构和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901032A4 (en) * 1996-02-26 2000-01-12 Kuramoto Seisakusho Co Ltd SLOW REFLECTIVE FILM-SUPPORTING SUBSTRATE
JP2002050892A (ja) * 2000-07-31 2002-02-15 Mitsubishi Rayon Co Ltd 網目構造物、電磁波シールドフィルタ及びその製法
JP4086132B2 (ja) 2001-11-16 2008-05-14 株式会社ブリヂストン 透明導電性フィルムおよびタッチパネル
KR100780283B1 (ko) * 2004-09-01 2007-11-28 삼성코닝 주식회사 전자파 차폐 필름 및 이의 제조방법
JP2008311565A (ja) * 2007-06-18 2008-12-25 Dainippon Printing Co Ltd ディスプレイ用複合フィルタ
JP5361579B2 (ja) 2009-07-09 2013-12-04 信越ポリマー株式会社 大型ディスプレイ用のセンサパネル及びその製造方法
JP2013069261A (ja) 2011-09-08 2013-04-18 Dainippon Printing Co Ltd タッチパネル用電極基材、及びタッチパネル、並びに画像表示装置
JP5985812B2 (ja) * 2011-11-04 2016-09-06 Ｊｘ金属株式会社 印刷回路用銅箔
JP6099875B2 (ja) * 2011-11-22 2017-03-22 東レ株式会社 積層体の製造方法
US9766652B2 (en) * 2012-08-31 2017-09-19 Lg Chem, Ltd. Conductive structure and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595507B (zh) * 2014-06-18 2017-08-11 Geomatec Co Ltd Laminates, methods of making the same, and electronic machines

Also Published As

Publication number Publication date
WO2015064664A1 (ja) 2015-05-07
CN105706182B (zh) 2017-07-28
JP6330818B2 (ja) 2018-05-30
KR20160081925A (ko) 2016-07-08
JPWO2015064664A1 (ja) 2017-03-09
CN105706182A (zh) 2016-06-22
TWI646870B (zh) 2019-01-01
KR102170097B1 (ko) 2020-10-26

Similar Documents

Publication Publication Date Title
TWI646870B (zh) Conductive substrate, method of manufacturing conductive substrate
TW201709223A (zh) 導電性基板
JP6380057B2 (ja) 導電性基板およびその製造方法
CN108027688B (zh) 导电性基板
JP6369393B2 (ja) 導電性基板、及び導電性基板の製造方法
KR102386048B1 (ko) 도전성 기판 및 도전성 기판 제조방법
JP6597139B2 (ja) 黒化めっき液、導電性基板
WO2016190224A1 (ja) 黒化めっき液、導電性基板
JP6365422B2 (ja) 導電性基板の製造方法
JP6164145B2 (ja) 導電性基板、導電性基板の製造方法
JP6595766B2 (ja) 導電性基板、および導電性基板の製造方法
TW201710756A (zh) 導電性基板、液晶觸控面板
WO2017130869A1 (ja) 黒化めっき液、導電性基板の製造方法
JPWO2018193940A1 (ja) 導電性基板
JP6791172B2 (ja) 導電性基板
TWI702522B (zh) 導電性基板、導電性基板之製造方法
WO2017130866A1 (ja) 黒化めっき液、導電性基板の製造方法
JP6595762B2 (ja) 導電性基板、および導電性基板の製造方法