CN107709000A - 层叠体基板、导电性基板、层叠体基板的制造方法及导电性基板的制造方法 - Google Patents

层叠体基板、导电性基板、层叠体基板的制造方法及导电性基板的制造方法 Download PDF

Info

Publication number
CN107709000A
CN107709000A CN201680037017.1A CN201680037017A CN107709000A CN 107709000 A CN107709000 A CN 107709000A CN 201680037017 A CN201680037017 A CN 201680037017A CN 107709000 A CN107709000 A CN 107709000A
Authority
CN
China
Prior art keywords
copper
layer
blackening layer
layers
blackening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680037017.1A
Other languages
English (en)
Other versions
CN107709000B (zh
Inventor
永田纯
永田纯一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN107709000A publication Critical patent/CN107709000A/zh
Application granted granted Critical
Publication of CN107709000B publication Critical patent/CN107709000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/087—Oxides of copper or solid solutions thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/085—Using vacuum or low pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)

Abstract

提供一种层叠体基板,其具备透明基材及在该透明基材的至少一个表面侧所形成的层叠体。该层叠体具有包括氧、铜及镍的黑化层、及铜层。所述黑化层所含的所述铜和所述镍中的所述镍的比例为11质量％以上且60质量％以下。

Description

层叠体基板、导电性基板、层叠体基板的制造方法及导电性基 板的制造方法
技术领域
本发明涉及一种层叠体基板、导电性基板、层叠体基板的制造方法及导电性基板的制造方法。
背景技术
如专利文献1所述,现有技术中使用了一种触屏(touch panel)用透明导电性薄膜,其中,在透明高分子薄膜等透明基材的表面上作为透明导电膜形成了ITO(氧化铟锡)膜。
另外,近年来具备触屏的显示器正在趋于大画面化,与此相应地,触屏用透明导电性薄膜等导电性基板也需要进行大面积化。然而,由于ITO的电阻值较高,故存在难以应对导电性基板大面积化的问题。
为此,例如,如专利文献2、3所述,进行了以铜等金属配线来取代ITO膜配线的研究。然而,例如在金属配线中使用铜的情况下,由于铜具有金属光泽,故存在反射会导致显示器的视认性降低的问题。
因此,提出了一种除了形成铜等金属配线之外,还在金属配线的与透明基材的表面平行的面上形成了由黑色材料所构成的黑化层的导电性基板。
[现有技术文献]
[专利文献]
[专利文献1]日本国特开2003-151358号公报
[专利文献2]日本国特开2011-018194号公报
[特许文献3]日本国特开2013-069261号公报
发明内容
[发明要解决的课题]
然而，透明基材上具有金属配线的导电性基板是在获得了在透明基材表面上形成了金属层的层叠体基板之后，采用对金属层进行蚀刻以形成具有预期配线图案的金属配线的方式所获得的。另外，透明基材上具有黑化层和金属配线的导电性基板是在获得了在透明基材表面上依次层叠了黑化层和金属层的层叠体基板之后，采用对黑化层和金属层进行蚀刻以形成具有预期配线图案的金属配线的方式所获得的。
通过对黑化层和金属层进行蚀刻，例如，如图1A所示，可获得在透明基材1上层叠了图案化了的黑化层2和金属层进行图案化了的金属配线3的导电性基板。此情况下，图案化了的黑化层2的宽度WA和金属配线3的宽度WB优选为大致相同。
然而，就相对于蚀刻液的反应性而言，存在金属层和黑化层大不相同的问题。即，如果对金属层和黑化层同时进行蚀刻，则存在哪个层都无法蚀刻成如图1A所示的目的形状的问题。
例如，在与金属层相比黑化层的蚀刻速度很慢的情况下，如图1B所示，作为图案化了的金属层的金属配线3的侧面会被蚀刻，即会产生所谓的侧蚀(side etching)。为此，金属配线3的截面形状容易变成下部较宽的梯形形状，如果蚀刻至可确保金属配线3之间的电绝缘性，则存在配线间距宽度过宽的问题。
另外，在与金属层相比黑化层的蚀刻速度很快的情况下，如图1C所示，图案化了的黑化层2的宽度(底部宽度)WA会变为小于金属配线3的宽度WB的状态，即存在会发生所谓的底切(undercut)的情况。这样的底切发生后，与预定的金属配线3的宽度WB相比，作为至透明基材1的密着宽度的图案化了的黑化层2的底部宽度WA可能会变小，如果密着宽度的比率低至一定程度以上，则存在无法获得足够的配线密着强度的问题。
另外，如果不同时对金属层和黑化层进行蚀刻，而是采用不同的步骤来进行金属层的蚀刻和黑化层的蚀刻，则存在步骤数增加的问题。
鉴于上述现有技术的问题，本发明的目的在于，提供一种具备可同时进行蚀刻处理的铜层和黑化层的层叠体基板。
[用于解决课题的手段]
为了解决上述课题，本发明提供一种层叠体基板，其具备：
透明基材；及
层叠体，形成在该透明基材的至少一个表面侧，
其中，该层叠体具有
黑化层，含有氧、铜、及镍；及
铜层，
其中，该黑化层所含的该铜和该镍中的该镍的比例为11质量％以上且60质量％以下。
[发明效果]
根据本发明，能够提供一种具备可同时进行蚀刻处理的铜层和黑化层的层叠体基板。
附图说明
〔图1A〕对现有导电性基板中的金属层和黑化层同时进行蚀刻时的说明图。
〔图1B〕对现有导电性基板中的金属层和黑化层同时进行蚀刻时的说明图。
〔图1C〕对现有导电性基板中的金属层和黑化层同时进行蚀刻时的说明图。
〔图2A〕本发明实施方式的层叠体基板的截面图。
〔图2B〕本发明实施方式的层叠体基板的截面图。
〔图3A〕本发明实施方式的层叠体基板的截面图。
〔图3B〕本发明实施方式的层叠体基板的截面图。
〔图4〕本发明实施方式的具有网状配线的导电性基板的俯视图。
〔图5〕沿图3的A－A’线的截面图。
〔图6〕底切量比率的说明图。
〔图7〕本发明实施方式的卷对卷(Roll to Roll)溅射装置的说明图。
具体实施方式
以下对本发明的层叠体基板、导电性基板、层叠体基板的制造方法及导电性基板的制造方法的实施方式进行说明。
(层叠体基板和导电性基板)
本实施方式的层叠体基板可具备透明基材及在透明基材的至少一个表面侧所形成的层叠体。另外，层叠体具有包含氧、铜及镍的黑化层、及铜层，黑化层所含的铜和镍中的镍的比例为11质量％以上且60质量％以下。
需要说明的是，本实施方式的层叠体基板是指，在透明基材的表面上具有图案化之前的铜层和/或黑化层的基板。另外，导电性基板是指，在透明基材的表面上具有图案化为配线形状的铜配线层和/或黑化配线层的配线基板。
这里首先对本实施方式的层叠体基板的各部件在以下进行说明。
作为透明基材对其并无特别限定，优选可使用能使可视光透过的高分子薄膜、玻璃基板等。
作为能使可视光透过的高分子薄膜，例如优选可使用聚酰胺(PA)系薄膜、聚对苯二甲酸乙二酯(PET)系薄膜、聚萘二甲酸乙二醇酯(PEN)系薄膜、环烯烃(cycloolefin)系薄膜、聚酰亚胺(PI)系薄膜、聚碳酸酯(PC)系薄膜等树脂薄膜。
对透明基材的厚度并无特别限定，可根据作为导电性基板时所要求的强度和/或光透过率等进行任意选择。作为透明基材的厚度例如可为10μm以上且250μm以下。尤其在触屏的用途中使用的情况下，优选为20μm以上且200μmm以下，较佳为20μm以上且120μm以下。在触屏的用途中使用的情况下，例如，尤其在需要使显示器整体厚度薄化的用途中，透明基材的厚度优选为20μm以上且100μm以下。
接下来对层叠体进行说明。层叠体可形成在透明基材的至少一个表面侧，并具有黑化层和铜层。
这里首先对铜层进行说明。
对铜层并无特别限定，然而，为了不降低光透过率，铜层和透明基材之间或铜层和黑化层之间优选不配置黏接剂。即，铜层优选直接形成在其他部件的上表面。
为了在其他部件的上表面上直接形成铜层，可采用溅射法、离子镀法、蒸镀法等干式镀法形成铜薄膜层，并将该铜薄膜层作为铜层。
另外，在使铜层更厚的情况下，优选在通过干式镀法形成铜薄膜层之后再采用湿式镀法。即，例如可在透明基材或黑化层上通过干式镀法形成铜薄膜层，并将该铜薄膜层作为供电层，以采用湿式镀法形成镀铜层。此情况下，铜层具有铜薄膜层和镀铜层。
如上所述，通过仅采用干式镀法或采用干式镀法和湿式镀法的组合方式形成铜层，可在透明基材或黑化层上不介由黏接剂而直接形成铜层，故为优选。
对铜层的厚度并无特别限定，在将铜层作为配线使用的情况下，可根据该配线的电阻值和/或配线宽度等进行任意选择。尤其为了使电流可充分流动，铜层的厚度优选为50nm以上，较佳为60nm以上，最好为150nm以上。对铜层厚度的上限值并无特别限定，然而，如果铜层过厚，则为了形成配线而进行蚀刻时蚀刻所需的时间较长，容易出现侧蚀、蚀刻中途光阻发生剥离等的问题。为此，铜层的厚度优选为5000nm以下，较佳为3000nm以下。需要说明的是，在铜层如上所述具有铜薄膜层和镀铜层的情况下，铜薄膜层厚度和镀铜层厚度的合计优选位于上述范围。
接下来对黑化层进行说明。
由于铜层具有金属光泽，所以在透明基材上仅形成了作为铜配线层的通过对铜层进行蚀刻而形成的配线的情况下，如上所述，铜会对光进行反射，例如在作为触屏用配线基板而使用的情况下，存在显示器的视认性会下降的问题。为此，尽管已经对设置黑化层的方法进行了研讨，然而，仍存在黑化层相对于蚀刻液的反应性并不充分的情况，很难同时将铜层和黑化层蚀刻为预期形状。
相对于此，本实施方式的层叠体基板上所配置的黑化层含有氧、铜及镍。为此，本实施方式的层叠体基板上所配置的黑化层相对于蚀刻液的反应性与铜层相对于蚀刻液的反应性基本相同，蚀刻性也良好。因此，在本实施方式的层叠体基板中，可同时对铜层及含有氧、铜及镍的黑化层进行蚀刻。
以下对本实施方式的层叠体基板上所配置的黑化层可与铜层同时被进行蚀刻这点进行说明。
本发明的发明人最初对作为可抑制铜层表面的光反射的黑化层的、对铜层的一部分进行了氧化的氧化铜层的形成方法进行了研讨。并发现了，在对铜层的一部分进行氧化以将其作为黑化层时，存在该黑化层中包括非计量(non-stoichiometric)铜氧化物和/或没有被氧化的铜的情况。
在对具备铜层及黑化层的层叠体基板的铜层及黑化层同时进行蚀刻的情况下，作为蚀刻液，例如优选使用可对铜层进行蚀刻的蚀刻液。另外，根据本发明的发明人的研究可知，在黑化层含有非计量铜氧化物的情况下，其比较容易熔析至可对铜层进行蚀刻的蚀刻液。
这样，在黑化层含有容易熔析至蚀刻液的非计量铜氧化物的情况下，黑化层相对于蚀刻液的反应性较高，与铜层相比黑化层的蚀刻速度很快。为此，在同时对铜层和黑化层进行蚀刻处理的情况下，黑化层容易出现底切。
因此，在本实施方式的层叠体基板中，为了抑制底切，黑化层除了氧及铜之外还含有难溶解于蚀刻液的镍成分。这样，通过使本实施方式的层叠体基板的黑化层含有氧、铜及镍，可使其相对于蚀刻液的反应性与铜层相同，进而可同时对黑化层和铜层进行蚀刻。
对黑化层所含的铜和镍中的镍的比例并无特别限定，然而，黑化层所含的铜和镍中的镍的比例优选为11质量％以上且60质量％以下。需要说明的是，镍的比例与上述同样，是指黑化层中的铜和镍的含量合计为100质量％的情况下的比例。
其原因在于，如果黑化层所含的铜和镍中的镍的比例小于11质量％，则容易发生底切。即，与铜层相比，黑化层相对于蚀刻液的溶解速度较快，不能获得可与铜层同时被进行蚀刻的黑化层。
另一方面，如果黑化层所含的铜和镍中的镍的比例超过60质量％进行混合，则镍过剩，难以对黑化层进行蚀刻。即，与铜层相比，黑化层相对于蚀刻液的溶解速度较慢，也不能获得可与铜层同时被进行蚀刻的黑化层。
另外，通过使黑化层所含的铜和镍中的镍的比例为11质量％以上且60质量％以下，还可使层叠体基板及基于该层叠体基板所形成的导电性基板的波长为400nm以上且700nm以下的光的正反射率的平均值为55％以下。为此，即使在该导电性基板在触屏等的用途中使用的情况下，也可对显示器的视认性的降低进行抑制，故从该点来看也是优选。
另外，在层叠体基板中，如后所述，可在透明基材上进行黑化层及铜层的层叠，并通过对该黑化层和铜层进行图案化，可获得导电性基板。另外，黑化层所含的铜和镍中的镍的比例如果超过60质量％，则在对黑化层和/或铜层进行蚀刻以形成开口部时，基于蚀刻的去除不充分，存在可看到透明基材的表面变为黄色的情况。为此，如上所述，黑化层所含的铜及镍中的镍的比例优选为60质量％以下。
黑化层中作为金属(metal species)可含有铜及镍，另外，黑化层所含的金属(metal species)也可仅由铜和镍构成，然而，并不仅限定于铜及镍。例如，在黑化层中，作为金属(metal species)也可存在1重量％以下的难以避免的不纯物(杂质)。
另外，黑化层只要含有氧、铜及镍即可，对各成分是以何状态含于其中并无特别限定。例如，至少一部分的铜和/或镍可通过被氧化以形成非计量铜氧化物和/或镍氧化物的方式而被包括在黑化层中。
其原因为，由于本实施方式的层叠体基板的黑化层含有镍，所以黑化层即使含有非计量铜氧化物，相对于蚀刻液的反应性也可基本与铜层相同。为此，在本实施方式的层叠体基板中，可同时对铜层和黑化层进行蚀刻。
需要说明的是，对黑化层所含的氧的量并无特别限定。然而，黑化层所含的氧的量存在对层叠体基板和/或使用该层叠体基板所制作的导电性基板的光反射率产生影响的情况。为此，优选根据层叠体基板和/或使用该层叠体基板所制作的导电性基板所要求的光反射率的程度和/或黑化层的色调等对黑化层所含的氧的量、以及黑化层成膜时所添加的氧的量进行选择。
从本实施方式的层叠体基板所获得的导电性基板的铜配线层和黑化配线层分别维持本实施方式的层叠体基板的铜层和黑化层的特征。
对本实施方式的导电性基板上所配置的黑化层的成膜方法并无特别限定。黑化层例如可优选采用溅射法等干式成膜法来形成。
在采用溅射法对黑化层进行成膜的情况下，例如可使用铜－镍合金靶材，除了在腔体内作为溅射气体使用非活性(惰性)气体之外，一边进行氧气的供给一边进行成膜。
在溅射时使用铜－镍合金靶材的情况下，铜－镍合金中所含的铜和镍中的镍的比例优选为11质量％以上且60质量％以下。其目的在于，使成膜的黑化层所含的铜和镍中的镍的比例与该黑化层成膜时所使用的铜－镍合金靶材的铜－镍合金中所含的铜和镍中的镍的比例相同。
在采用溅射法对黑化层进行成膜时，对供给至腔体内的氧气供给量的调整方法并无特别限定。例如，也可使用通过使氧气分压成为预期分压的方式预先混合了氧气和非活性气体的混合气体。另外，还可通过分别使非活性气体和氧气同时供给至腔体，并对各气体的供给量进行调整的方式，对腔体内的氧气分压进行调整。尤其是后者，由于可根据需要对腔体内的各气体的分压进行调整，故为优选。
需要说明的是，作为黑化层成膜时的非活性气体，对其并无特别限定，例如可使用氩气和/或氙气，然而，优选使用氩气。另外，黑化层除了作为金属成分以外的成分的氧之外，还可包括从氢和碳中所选择的一种以上的成分。为此，黑化层成膜时的气体除了氧气及非活性气体之外，还可包括从水蒸气、一氧化碳气体及二氧化碳气体中所选择的一种以上的气体。
如上所述，在一边将非活性气体和氧气供给至腔体一边采用溅射法对黑化层进行成膜时，对供给至腔体内的非活性气体和氧气的比例并无特别限定。可根据层叠体基板和/或导电性基板所要求的光反射率和/或黑化层的色调的程度等进行任意选择。
对本实施方式的层叠体基板中所形成的黑化层的厚度并无特别限定，例如可根据对铜层表面的光反射的抑制程度等进行任意选择。
黑化层厚度的下限值例如优选为10nm以上，较佳为15nm以上。上限值例如优选为70nm以下，较佳为50nm以下。
黑化层如上所述可发挥作为对铜层表面的光反射进行抑制的层的功能，然而，如果黑化层的厚度较薄，则存在不能充分对铜层的光反射进行抑制的情况。相对于此，通过使黑化层的厚度为10nm以上，可确实地对铜层表面的光反射进行抑制。
对黑化层厚度的上限值并无特别限定，然而，如果过厚，则成膜所需要的时间和形成配线时蚀刻所需要的时间变长，会导致成本上升。为此，黑化层的厚度优选为70nm以下，较佳为50nm以下。
接下来，对本实施方式的层叠体基板的结构例进行说明。
如上所述，本实施方式的层叠体基板可具有透明基材以及具备铜层和黑化层的层叠体。此时，对层叠体内的铜层和黑化层在透明基材上的配置顺序和/或层数并无特别限定。即，例如可在透明基材的至少一个表面侧按照任意的顺序分别进行一层的铜层和一层的黑化层的层叠。另外，在层叠体内也可形成多层的铜层和/或黑化层。
然而，在层叠体内进行铜层和黑化层的配置时，为了对铜层表面的光反射进行抑制，优选在铜层表面中的特别要对光反射进行抑制的面上配置黑化层。
尤其是具有黑化层形成在铜层表面上的层叠构造为较佳，具体而言，例如，层叠体优选为，作为黑化层具有第1黑化层和第2黑化层的两层，铜层配置在第1黑化层和第2黑化层之间。
下面参考图2A、图2B、图3A及图3B对具体结构例进行说明。图2A、图2B、图3A及图3B示出了本实施方式的层叠体基板的与透明基材、铜层及黑化层的层叠方向平行的面的截面图的实例。
例如，可如图2A所示的导电性基板10A那样，在透明基材11的一个表面11a侧依次进行一层的铜层12和一层的黑化层13的层叠。另外，也可如图2B所示的导电性基板10B那样，在透明基材11的一个表面11a侧和另一个表面(另一表面)11b侧分别依次进行一层的铜层12A、12B和一层的黑化层13A、13B的层叠。需要说明的是，铜层12(12A、12B)和黑化层13(13A、13B)的层叠顺序并不限定于图2A、图2B所示的例子，也可从透明基材11侧开始依次按黑化层13(13A、13B)和铜层12(12A、12B)的顺序进行层叠。
另外，如上所述，例如还可为在透明基材11的一个表面侧设置多个黑化层的结构。例如，如图3A所示的导电性基板20A那样，可在透明基材11的一个表面11a侧依次对第1黑化层131、铜层12及第2黑化层132进行层叠。
这样，作为黑化层通过使其具有第1黑化层131和第2黑化层132，并将铜层12配置在第1黑化层131和第2黑化层132之间，可确实地抑制铜层12对从上表面侧和下表面侧入射的光的反射。
此情况下，也可为在透明基材11的两个表面上进行铜层、第1黑化层及第2黑化层的层叠的结构。具体而言，可如图3B所示的导电性基板20B那样，在透明基材11的一个表面11a侧和另一个表面(另一表面)11b侧分别依次进行第1黑化层131A、131B、铜层12A、12B及第2黑化层132A、132B的层叠。
需要说明的是，第1黑化层131(131A、131B)和第2黑化层132(132A、132B)都可为含有氧、铜及镍的黑化层，并可通过相同的制造方法进行制造。
在透明基材的两个表面上进行了铜层和黑化层的层叠的图2B和图3B的结构例中，尽管示出了以透明基材11为对称面在透明基材11的上下对称配置了所层叠的层的例子，然而，并不限定于该形态。例如，在图3B中，可与图2B的结构同样地使透明基材11的一个表面11a侧的结构为依次对铜层12A和黑化层13A进行层叠的形态，并使另一个表面(另一表面)11b侧的结构为依次对第1黑化层131B、铜层12B及第2黑化层132B进行层叠的形态，由此使透明基材11的上下所层叠的层为非对称结构。
对本实施方式的层叠体基板的光反射程度并无特别限定，然而，例如波长为400nm以上且700nm以下的光的正反射率的平均值优选为55％以下，较佳为40％以下，最好为30％以下。其原因在于，在波长为400nm以上且700nm以下的光的正反射率的平均值为55％以下的情况下，例如在将本实施方式的层叠体基板作为触屏用导电性基板来使用时，可尤其对显示器的视认性的降低进行抑制。
层叠体基板的正反射率的测定可通过向黑化层进行光照射的方式来进行。即，可从层叠体基板所含的铜层和黑化层中的黑化层侧照射光以进行测定。具体而言，例如，如图2A所示，在透明基材11的一个表面11a上依次进行了铜层12和黑化层13的层叠的情况下，可通过对黑化层13的表面A进行光照射以可对黑化层13进行光照射的方式实施测定。另外，在将铜层12和黑化层13的配置与图2A的情况调换，以在透明基材11的一个表面11a侧依次进行了黑化层13和铜层12的层叠的情况下，可通过从透明基材11的表面11b侧对黑化层进行光照射以可对黑化层13进行光照射的方式实施正反射率的测定。
另外，波长为400nm以上且700nm以下的光的正反射率的平均值是指，在400nm以上且700nm以下的范围内使波长变化并进行测定时的测定结果的平均值。测定时，对波长的变化幅度(宽度)并无特别限定，然而，例如优选按每10nm使波长进行变化并对上述波长范围的光进行测定，较佳按每1nm使波长进行变化并对上述波长范围的光进行测定。
需要说明的是，如后所述，层叠体基板可通过蚀刻对铜层和黑化层进行配线加工以形成金属细线而成为导电性基板。导电性基板的光的正反射率是指，在排除透明基材的情况下，配置于最表面的黑化层的光入射侧的表面的正反射率。
为此，如果是进行了蚀刻处理后的导电性基板，则铜层和黑化层残存的部分的测定值优选满足上述范围。
接下来，对本实施方式的导电性基板进行说明。
本实施方式的导电性基板可具有透明基材及在透明基材的至少一个表面侧所形成的金属细线。另外，金属细线为具有含有氧、铜及镍的黑化配线层和铜配线层的层叠体，黑化配线层所含的铜和镍中的镍的比例可为11质量％以上且60质量％以下。
本实施方式的导电性基板例如可通过对上述的层叠体基板进行配线加工而获得。另外，在本实施方式的导电性基板中，由于透明基材上设置了铜配线层和黑化配线层，故可对铜配线层的光的反射进行抑制。因此，通过设置黑化配线层，例如在作为触屏等使用的情况下，也可具有良好的显示器的视认性。
本实施方式的导电性基板例如优选作为触屏用导电性基板来使用。在此情况下，导电性基板可为具有通过在上述层叠体基板的铜层和黑化层上设置开口部所形成的配线图案的结构。较佳的可为具有网状配线图案的结构。
就形成了具备开口部的配线图案的导电性基板而言，其可通过对至此说明的层叠体基板的铜层和黑化层进行蚀刻而获得。另外，例如还可为具有通过两层金属细线所形成的网状配线图案的导电性基板。具体结构例如图4所示。图4示出了对具备网状配线图案的导电性基板30从铜配线层和黑化配线层的层叠方向的上表面侧进行观察时的图。图4所示的导电性基板30具有透明基材11、与图中X轴方向平行的多个铜配线层31B、及与Y轴方向平行的铜配线层31A。需要说明的是，铜配线层31A、31B可通过对上述的层叠体基板进行蚀刻而形成，铜配线层31A、31B的上表面和/或下表面上形成了未图示的黑化配线层。另外，黑化配线层被蚀刻为具有与铜配线层31A、31B大致相同的形状。
对透明基材11和铜配线层31A、31B的配置并无特别限定。透明基材11和铜配线层的配置的结构例示于图5。图5是沿图4的A－A’线的截面图。
例如，如图5所示，透明基材11的上下表面上可分别配置铜配线层31A、31B。需要说明的是，在图5所示的导电性基板的情况下，在铜配线层31A、31B的透明基材11侧，配置了形状被蚀刻成与铜配线层31A、31B基本相同的第1黑化配线层321A、321B。另外，在铜配线层31A、31B的与透明基材11相反侧的表面上，还配置了第2黑化配线层322A、322B。
因此，在图5所示的导电性基板中，金属细线具有作为黑化配线层的第1黑化配线层321A、321B和第2黑化配线层322A、322B，而铜配线层31A、31B则被配置在第1黑化配线层321A、321B和第2黑化配线层322A、322B之间。
需要说明的是，这里尽管示出了设置了第1黑化配线层和第2黑化配线层的例子，然而，并不限定于该形态。例如，也可仅设置第1黑化配线层和第2黑化配线层中的任意一层。
图4所示的具有网状配线的导电性基板例如可基于图2B、图3B所示的在透明基材11的两个表面上具备铜层12A、12B和黑化层13A、13B(131A、132A、131B、132B)的层叠体基板来形成。
需要说明的是，例如图5所示的具备第1黑化配线层和第2黑化配线层的导电性基板可基于图3B所示的层叠体基板来形成。
所以，以使用图3B的层叠体基板进行形成的情况为例进行说明。
首先，对透明基材11的一个表面11a侧的铜层12A、第1黑化层131A及第2黑化层132A进行蚀刻，以使与图3B中Y轴方向平行的多个线状图案沿X轴方向被配置成隔开预定间隔。需要说明的是，图3B中的Y轴方向是指与纸面垂直的方向。另外，图3B中的X轴方向是指与各层的宽度方向平行的方向。
接下来，对透明基材11的另一个表面11b侧的铜层12B、第1黑化层131B及第2黑化层132B进行蚀刻，以使与图3B中X轴方向平行的多个线状图案沿Y轴方向被配置成隔开预定间隔。
通过以上操作就可形成图4、图5所示的具有网状配线的导电性基板。需要说明的是，也可对透明基材11的两个表面同时进行蚀刻。即，可同时对铜层12A、12B、第1黑化层131A、131B、及第2黑化层132A、132B进行蚀刻。
图4所示的具有网状配线的导电性基板还可通过使用两个图2A或图3A所示的层叠体基板来形成。如果以使用图2A的导电性基板的情况为例进行说明，则对2个图2A所示的导电性基板分别进行铜层12和黑化层13的蚀刻，以使与X轴方向平行的多个线状图案沿Y轴方向被配置为隔开预定间隔。接下来，以将通过上述蚀刻处理在各导电性基板上所形成的线状图案相互交叉配置的方式对两个导电性基板进行贴合，据此可获得具有网状配线的导电性基板。这里对贴合两个导电性基板时的贴合面并无特别限定。
例如，就两个导电性基板而言，可通过将图2A中的透明基材11的没有层叠铜层12等的表面11b相互贴合，以获得图5所示的结构。
需要说明的是，对图4所示的具有网状配线的导电性基板的金属细线的宽度和/或金属细线间的距离并无特别限定，例如，可根据金属细线所需要的电阻值等进行选择。
然而，为了使透明基材和金属细线具有足够的密着性，以下的底切量比率优选位于预定范围。
这里，使用图6对底切量比率进行说明。图6示出了在透明基材11上依次层叠了黑化配线层和铜配线层的导电性基板的沿黑化配线层和铜配线层的层叠方向的面的截面图。需要说明的是，图6中示出了通过1层黑化配线层和1层铜配线层构成了金属细线的实例。
在构成导电性基板的层中的与透明基材相接的层的蚀刻速度比与透明基材相接的层的上表面上所形成的层的蚀刻速度还快的情况下，存在着与透明基材相接的层的图案宽度会变为比与透明基材相接的层上所形成的层的图案宽度还窄的情况。即，存在会发生底切的情况。
在图6所示的结构例中，在与透明基材相接的黑化层的蚀刻速度比黑化层的上表面上所形成的铜层的蚀刻速度还快的情况下，存在会发生底切的情况。在图6所示的结构例中发生底切的情况下，作为金属细线的底部宽度的与透明基材11相接的黑化配线层61的宽度(W2)会变为比作为金属细线的图案宽度的在黑化配线层61上所形成的铜配线层62的宽度(W1)还窄。
在此情况下，底切量比率可根据金属细线的底部宽度(W2)和金属细线的图案宽度(W1)通过(W1－W2)/2W1的公式来表示。
另外，底切量比率优选具有(W1－W2)/2W1≤0.075的关系。其原因在于，通过使底切量比率满足上述关系，可对黑化层和铜层同时进行蚀刻，并将其图案化为预期图案，另外从提高透明基材11和金属细线的密着性的观点来看也为优选。
本实施方式的导电性基板具有通过对上述的层叠体基板进行配线加工以在层叠体基板的铜层和黑化层上设置开口部的方式所形成的配线图案。为此，配线图案所含的金属细线之间设置了使透明基材露出的开口部。
另外，该开口部的波长为400nm以上且700nm以下的光的透过率的平均值相对于透明基材的波长为400nm以上且700nm以下的光的透过率的平均值的减少率优选为3.0％以下。
其原因在于，上述开口部的波长为400nm以上且700nm以下的光的透过率的平均值相对于供层叠体基板使用的透明基材的波长为400nm以上且700nm以下的光的透过率的平均值的减少率如果超过3.0％，则存在通过目视对透明基材进行观察时会看到颜色变为黄色的情况。另外，上述减少率超过3.0％会导致对黑化层和铜层进行蚀刻时黑化层的蚀刻速度变慢，进而不能同时对黑化层和铜层进行蚀刻。为此，如上所述，黑化层所含的铜和镍中的镍的比例优选为60质量％以下。
另外，对本实施方式的导电性基板的光反射程度并无特别限定，然而，例如波长为400nm以上且700nm以下的光的正反射率的平均值优选为55％以下，较佳为40％以下，更好为30％以下。其原因在于，在波长为400nm以上且700nm以下的光的正反射率的平均值为55％以下的情况下，例如在作为触屏用导电性基板使用时，可尤其对显示器的视认性的降低进行抑制。
就至此所说明的本实施方式的具有通过2层配线所构成的网状配线的导电性基板而言，例如可优选作为投影型静电容量方式的触屏用导电性基板来使用。
(层叠体基板的制造方法和导电性基板的制造方法)
接着对本实施方式的层叠体基板的制造方法的结构例进行说明。
本实施方式的层叠体基板的制造方法可具有以下步骤：
对透明基材进行准备的透明基材准备步骤，
在透明基材的至少一个表面侧形成层叠体的层叠体形成步骤。
另外，上述层叠体形成步骤可包括以下步骤：
通过对铜进行堆积(沉积)的铜层成膜手段，形成铜层的铜层形成步骤，
通过对含有氧、铜及镍的黑化层进行堆积的黑化层成膜手段，对黑化层进行成膜的黑化层形成步骤。
另外，黑化层形成步骤优选在减压环境气体下实施。黑化层所含的铜和镍中的镍的比例优选为11质量％以上且60质量％以下。
以下对本实施方式的层叠体基板的制造方法进行说明，这里需要说明的是，就以下所说明的各部分以外的部分而言，由于其可为与上述层叠体基板同样的构成，故省略其说明。
如上所述，在本实施方式的层叠体基板中，对铜层和黑化层的在透明基材上配置时的层叠顺序并无特别限定。另外，也可分别形成多层铜层和黑化层。为此，对上述铜层形成步骤和黑化层形成步骤的实施顺序和/或实施次数并无特限定，可根据所要形成的层叠体基板的结构在任意时机实施任意次数。
对透明基材进行准备的步骤例如为，对由可使可视光透过的高分子薄膜和/或玻璃基板等构成的透明基材进行准备的步骤，对其具体操作并无特别限定。例如为了供后续的各工序、步骤使用，可根据需要将其切断为任意尺寸等。需要说明的是，由于作为能使可视光透过的高分子薄膜的较佳例已经在上表面进行了叙述，故这里省略其说明。
接下来对层叠体形成步骤进行说明。层叠体形成步骤是在透明基材的至少一个表面侧形成层叠体的步骤，具有铜层形成步骤和黑化层形成步骤。为此，以下对各步骤进行说明。
首先，对铜层形成步骤进行说明。
在铜层形成步骤中，可在透明基材的至少一个表面侧通过对铜进行堆积的铜层成膜手段来形成铜层。
在铜层形成步骤中，优选采用干式镀法形成铜薄膜层。另外，在使铜层更厚的情况下，优选采用干式镀法形成铜薄膜层之后再采用湿式镀法形成镀铜层。
为此，铜层形成步骤例如可具有采用干式镀法形成铜薄膜层的步骤。另外，铜层形成步骤还可具有采用干式镀法形成铜薄膜层的步骤、及将该铜薄膜层作为供电层并采用湿式镀法形成镀铜层的步骤。
因此，作为上述的铜层成膜手段，并不限定于一个成膜手段(单元)，还可组合使用多个成膜手段。
如上所述，通过仅使用干式镀法或组合使用干式镀法和湿式镀法的方式来形成铜层，可在透明基材或黑化层上不介由黏接剂而直接形成铜层，故为优选。
作为干式镀法对其并无特别限定，在减压环境气体下，可优选使用溅射法、离子镀法和/或蒸镀法等。
尤其是作为形成铜薄膜层时所使用的干式镀法，由于使用溅射法可容易地进行厚度控制，故优选使用溅射法。即，在此情况下，作为铜层形成步骤中的对铜进行堆积的铜层成膜手段，可优选使用溅射成膜手段(溅射成膜法)。
铜薄膜层例如可优选使用图7所示的卷对卷(Roll to Roll)溅射装置70来进行成膜。以下以采用卷对卷(Roll to Roll)溅射装置的情况为例，对铜薄膜层的形成步骤进行说明。
图7示出了卷对卷(Roll to Roll)溅射装置70的结构例。卷对卷(Roll to Roll)溅射装置70具有可将其构成部件基本上都收藏于内的框体71。图7中所示的框体71的形状为长方体形状，然而，对框体71的形状并无特别限定，可根据其内部收藏的装置、设置场所和/或耐压性能等将其设计成任意形状。例如框体71的形状也可为圆筒形状。然而，为了在成膜开始时可对与成膜无关的残留气体进行去除，框体71内部优选为可减压至1Pa以下，较佳为可减压至10－3Pa以下，最好为可减压至10－4Pa。需要说明的是，并不需要将框体71的内部都减压至上述压力，也可构成为，仅将进行溅射的配置了后述的成膜辊(can roll)73的图中下侧的区域减压至上述压力。
框体71内可配置用于供给进行铜薄膜层的成膜的基材的卷出辊72、成膜辊73、溅射阴极(cathode)74a～74d、前馈辊75a、后馈辊75b、张力辊76a、76b、卷取辊77。另外，在用于搬送进行铜薄膜层的成膜的基材的搬送经路上，除了上述各辊以外，还可任意设置导辊78a～78h、加热器79等。
卷出辊72、成膜辊73、前馈辊75a、卷取辊77可通过伺服电机提供动力。卷出辊72和卷取辊77可通过基于粉末离合器(powder clutch)等的扭矩控制，对进行铜薄膜层的成膜的基材的张力的平衡进行保持。
对成膜辊73的结构并无特限定，然而，优选被构成为，例如在其表面上进行镀硬质铬的处理，并在其内部进行从框体71的外部所供给的冷媒或热媒的循环，以将温度调整至大致一定的温度。
张力辊76a、76b例如优选在其表面进行镀硬质铬的处理，并具有张力传感器。另外，前馈辊75a、后馈辊75b和/或导辊78a～78h的表面也优选进行镀硬质铬的处理。
溅射阴极74a～74d优选为磁电管(magnetron)阴极式，并与成膜辊73对向(相对)配置。对溅射阴极74a～74d的尺寸并无特别限定，然而，溅射阴极74a～74d的沿进行铜薄膜层的成膜的基材的宽度方向的尺寸优选为大于相对的进行铜薄膜层的成膜的基材的宽度。
进行铜薄膜层的成膜的基材被搬送至作为卷对卷真空成膜装置的卷对卷(Rollto Roll)溅射装置70内之后，通过与成膜辊73相对的溅射阴极74a～74d进行铜薄膜层的成膜。
接下来对使用卷对卷(Roll to Roll)溅射装置70进行铜薄膜层的成膜的情况的步骤进行说明。
首先，将铜靶材安装在溅射阴极74a～74d上，并通过真空泵70a、70b对框体71内部进行真空排气，其中，在该框体71内，卷出辊72上安放了进行铜薄膜层的成膜的基材。
之后，将非活性气体(惰性气体)例如氩气等溅射气体通过气体供给单元81导入框体71内。需要说明的是，对气体供给单元81的结构并无特别限定，可具有图中未示的气体贮藏罐。另外，还可构成为，在气体贮藏罐和框体71之间按照气体种类分别设置质量流量控制器(MFC)811a、811b和阀门812a、812b，以对各气体供给至框体71内的供给量进行控制。图7中示出了设置2组质量流量控制器和阀门的实例，然而，对设置数量并无特别限定，可根据所使用的气体种类来选择所要设置的数量。
另外，在采用气体供给单元81将溅射气体供给至框体71内时，优选对溅射气体的流量、及真空泵70b和框体71之间所设置的压力调整阀82的开度进行调整，以将装置内保持在例如0.13Pa以上且1.3Pa以下，并在此条件下实施成膜。
在此状态下，可一边通过卷出辊72以例如每分钟1m以上且20m以下的速度对基材进行搬送，一边通过与溅射阴极74a～74d连接的溅射用直流电源提供电力以进行溅射放电。据此，可在基材上连续地进行预期的金属薄膜层的成膜。
需要说明的是，卷对卷(Roll to Roll)溅射装置70还可根据需要配置上述以外的各种部件。例如可设置用于对框体71内的压力进行测定的压力计83a、83b和/或排气阀84a、84b。
另外，如上所述，在实施干式镀法之后还可采用湿式镀法进行铜层(镀铜层)的成膜。
在通过湿式镀法进行镀铜层的成膜的情况下，可将采用上述干式镀法所成膜了的铜薄膜层作为供电层。在此情况下，作为铜层形成步骤中的对铜进行堆积的铜层成膜手段，可优选使用电镀成膜手段。
对将铜薄膜层作为供电层并采用湿式镀法形成镀铜层的步骤的条件、即、电镀处理的条件并无特别限定，可采用常用方法中的诸条件。例如，可通过将形成了铜薄膜层的基材供给至放入了铜镀液的镀槽，并对电流密度和/或基材搬送速度进行控制的方式，来形成镀铜层。
接下来，对黑化层形成步骤进行说明。
黑化层形成步骤如上所述是在透明基材的至少一个表面侧通过进行含有氧、铜及镍的黑化层的成膜的黑化层成膜手段来形成黑化层的成膜步骤。对黑化层形成步骤中的对含有氧、铜及镍的黑化层进行堆积的黑化层成膜手段并无特别限定，然而，优选采用例如减压环境气体下的溅射成膜手段、即、溅射成膜法。
黑化层例如可优选采用图7所示的卷对卷(Roll to Roll)溅射装置70进行成膜。由于上面已经对卷对卷(Roll to Roll)溅射装置的结构进行了叙述，所以这里省略其说明。
接下来对采用卷对卷(Roll to Roll)溅射装置70对黑化层进行成膜的情况的步骤的结构例进行说明。
首先，将铜－镍合金靶材安装在溅射阴极74a～74d上，并采用真空泵70a、70b对框体71内部进行真空排气，其中，在框体71内，卷出辊72上安放了要进行黑化层的成膜的基材。之后，将非活性气体例如由氩气和氧气组成的溅射气体通过气体供给单元81导入框体71内。此时，优选对溅射气体的流量、及真空泵70b和框体71之间所设置的压力调整阀82的开度进行调整，以使框体71内部保持在例如0.13Pa以上且13Pa以下，并在此条件下实施成膜。
需要说明的是，也可将预先对非活性气体和氧气进行了混合的混合气体供给至框体71内；还可分别向框体71进行非活性气体和氧气的供给，并对供给量和压力进行调整，以使框体71内的各气体具有预期的分压。另外，溅射气体并不限定于上述的非活性气体和氧气所组成的气体，还可包括从水蒸气、一氧化碳气体、二氧化碳气体中所选择的1种以上的气体。
在此状态下，可一边通过卷出辊72以每分钟0.5m以上且10m以下左右的速度对基材进行搬送，一边通过与溅射阴极74a～74d连接的溅射用直流电源提供电力以进行溅射放电。据此，可在基材上连续地进行预期的黑化层的成膜。
至此，对本实施方式的层叠体基板的制造方法所包括的各步骤等进行了说明。
通过本实施方式的层叠体基板的制造方法所获得的层叠体基板与上述的层叠体基板同样，其铜层厚度优选为50nm以上，较佳为60nm以，最好为150nm以上。对铜层厚度的上限值并无特别限定，然而，铜层的厚度优选为5000nm以下，较佳为3000nm以下。需要说明的是，在铜层如上所述具有铜薄膜层和镀铜层的情况下，铜薄膜层厚度和镀铜层厚度的合计优选位于上述范围。
另外，对黑化层的厚度并无特别限定，然而，例如优选为10nm以上，较佳为15nm以上。对黑化层厚度的上限值并无特别限定，然而，优选为70nm以下，较佳为50nm以下。
另外，就通过本实施方式的层叠体基板的制造方法所获得的层叠体基板而言，波长为400nm以上700nm以下的光的正反射率的平均值优选为55％以下，较佳为40％以下，最好为30％以下。
采用通过本实施方式的层叠体基板的制造方法所获得的层叠体基板，可获得在铜层和黑化层上形成了具备开口部的配线图案的导电性基板。导电性基板较佳为具有网状配线的结构。
本实施方式的导电性基板的制造方法可具有，对通过上述层叠体基板的制造方法所获得的层叠体基板的铜层和黑化层进行蚀刻，以形成作为具有铜配线层和黑化配线层的层叠体的金属细线的配线图案的蚀刻步骤。另外，通过该蚀刻步骤还可在铜层和黑化层形成开口部。
在蚀刻步骤中，例如首先在层叠体基板的最表面上形成具有与要通过蚀刻进行去除的部分相对应的开口部的光阻(resist)。例如，在图2A所示的层叠体基板的情况下，可在层叠体基板上所配置的铜层12的露出表面A上形成光阻。需要说明的是，对具有与要通过蚀刻进行去除的部分相对应的开口部的光阻的形成方法并无特别限定，然而，例如可采用光刻(photolithography)法来形成。
接下来，通过从光阻上表面进行蚀刻液的供给，可对铜层12和黑化层13实施蚀刻。
需要说明的是，在如图2B所示在透明基材11的两个表面上都配置了铜层和黑化层的情况下，可在层叠体基板的表面A及表面B上分别形成具有预定形状的开口部的光阻，并可对透明基材11的两个表面上所形成的铜层和黑化层同时进行蚀刻。另外，还可对透明基材11的两侧所形成的铜层和黑化层一侧一侧地进行蚀刻处理。即，例如可在对铜层12A及黑化层13A进行蚀刻之后，再对铜层12B及黑化层13B进行蚀刻。
通过本实施方式的层叠体基板的制造方法所形成的黑化层示出了与铜层同样的针对蚀刻液的反应性。为此，对蚀刻步骤中所使用的蚀刻液并无特别限定，优选可使用蚀刻铜层时常用的蚀刻液。
作为蚀刻步骤中所使用的蚀刻液，例如可优选使用包括从硫酸、过氧化氢水、盐酸、氯化铜及氯化铁中所选择的1种的水溶液、或包括从上述硫酸等中所选择的2种以上的混合水溶液。另外，对蚀刻液中的各成分的含量并无特别限定。
蚀刻液可在室温下使用，然而，为了提高反应性，优选对其进行加热，例如可加热至40℃以上且50℃以下在进行使用。
就通过上述蚀刻步骤所获得的网状配线的具体形态而言，其与上述相同，这里省略其说明。
另外，在将两个如图2A、图3A所示的透明基材11的一个表面侧具有铜层和黑化层的层叠体基板提供至蚀刻步骤以形成导电性基板之后，再对两个导电性基板进行贴合以形成具有网状配线的导电性基板的情况下，还可设置导电性基板贴合步骤。此时，对两个导电性基板的贴合方法并无特别限定，例如可使用光学黏接剂(OCA)等进行黏接。
需要说明的是，就通过本实施方式的导电性基板的制造方法所获得的导电性基板而言，其波长为400nm以上且700nm以下的光的正反射率的平均值优选为55％以下，较佳为40％以下，最好为30％以下。
其原因在于，在波长为400nm以上且700nm以下的光的正反射率的平均值为55％以下的情况下，例如在作为触屏用导电性基板来使用时，尤其可对显示器的视认性的降低进行抑制。
以上对本实施方式的层叠体基板、导电性基板、层叠体基板的制造方法及导电性基板的制造方法进行了说明。根据该层叠体基板或通过层叠体基板的制造方法所获得的层叠体基板可知，铜层和黑化层示出了相对于蚀刻液的基本相同的反应性。为此，能够提供一种具备可同时进行蚀刻处理的铜层和黑化层的层叠体基板。另外，由于可同时对铜层和黑化层进行蚀刻，所以可容易地形成预期形状的铜配线层和黑化配线层。
另外，通过设置黑化配线层，可对铜配线层的光反射进行抑制，例如在作为触屏用导电性基板而使用的情况下，可对视认性的降低进行抑制。所以，通过设置黑化配线层，可获得具有良好视认性的导电性基板。
[实施例]
以下根据本发明的实施例和比较例对本发明进行更详细的说明，然而，本发明并不限定于这些实施例。
(评价方法)
(1)正反射率
对以下各实施例和比较例中所制作的导电性基板进行了正反射率的测定。
测定通过在紫外可视分光光度计(株式会社岛津制作所制，型式：UV－2550)上设置反射率测定单元而进行。
在各实施例中制作了具有图3A的结构的层叠体基板，而反射率的测定则是通过针对图3A的第2黑化层132的外部所露出的表面C以入射角为5°、受光角为5°的方式照射波长为400nm以上且700nm以下的范围的光来实施的。需要说明的是，测定时使照向层叠体基板的光的波长在波长400nm以上且700nm以下的范围内按照每1nm进行变化，对各波长的光的正反射率进行测定，并将测定结果的平均值作为该导电性基板的正反射率的平均值。
(2)金属细线的底切量比率
底切量比率是通过采用SEM对各实施例和比较例中所制作的导电性基板的配线的截面进行观察，并求出金属细线的图案宽度W1及金属细线的底部宽度W2而算出的。需要说明的是，就金属细线的图案宽度W1和金属细线的底部宽度W2而言，与使用图6所说明的内容相同。
(3)开口部的全光线透过率的减少率
对各实施例和比较例中所制作的导电性基板的露出透明基材的金属细线之间的开口部进行了全光线透过率的测定。
测定是通过在进行正反射率测定时的紫外可视分光光度计上设置带有积分球的装置来进行的。测定时使照射的光的波长在波长400nm以上且700nm以下的范围内按照每1nm进行变化，对各波长的光的透过率进行了测定，并将测定结果的平均值作为该导电性基板的开口部的全光线透过率的平均值。
另外，预先对制作层叠体基板时所使用的透明基材也同样进行了全光线透过率的平均值的测定。
接下来，对各实施例和比较例中所制作的导电性基板的开口部的全光线透过率的平均值相对于透明基材的全光线透过率的平均值的减少率进行了计算。
(试料的制作条件)
作为实施例和比较例，在以下所说明的条件下制作了层叠体基板及导电性基板，并通过上述评价方法对其进行了评价。
[实施例1]
制作了具有图3A所示结构的层叠体基板。
首先，实施透明基材准备步骤。
具体而言，准备了宽度为500mm、厚度为100μm的光学用聚对苯二甲酸乙二酯树脂(PET)制的透明基材。
接下来，实施层叠体形成步骤。
作为层叠体形成步骤，实施了第1黑化层形成步骤、铜层形成步骤及第2黑化层形成步骤。以下具体地进行说明。
首先实施第1黑化层形成步骤。
将准备好的透明基材安装在图7所示的卷对卷(Roll to Roll)溅射装置70上。另外，在溅射阴极74a～74d上还安装了铜－11质量％Ni的合金靶材(住友金属矿山公司制)。
接下来，使卷对卷(Roll to Roll)溅射装置70的加热器79加热至100℃，对透明基材进行加热，以将基材中所含的水分去除。
接下来，采用真空泵70a、70b将框体71内部排气至1×10－4Pa之后，通过气体供给单元81，以氩气的流量为240sccm、氧气的流量为40sccm的方式向框体71内进行氩气和氧气的导入。接下来，一边通过卷出辊72以每分钟2m的速度对透明基材进行搬送，一边通过与溅射阴极74a～74d连接的溅射用直流电源提供电力以进行溅射放电，据此在基材上连续地进行预期的第1黑化层的成膜。通过该操作，在透明基材上形成了厚度为20nm的第1黑化层131。
接下来实施铜层形成步骤。
在铜层形成步骤中，将安装在溅射阴极上的靶材置换为铜靶材(住友金属矿山公司制)，并在对框体71内进行排气之后，仅将氩气导入卷对卷(Roll to Roll)溅射装置70的框体71内，除此之外，与第1黑化层时同样地在第1黑化层的上表面上形成了厚度为200nm的铜层。
需要说明的是，作为形成铜层的基材，使用了第1黑化层形成步骤中在透明基材上形成了第1黑化层的基材。
接下来实施第2黑化层形成步骤。
在第2黑化层形成步骤中，在与形成第1黑化层131时相同的条件下，在铜层12的上表面上形成了第2黑化层132(参照图3A)。
对所制作的层叠体基板的波长为400nm以上且700nm以下的光的正反射率的平均值采用上述步骤进行了测定可知，其波长为400nm以上且700nm以下的光的正反射率的平均值为55％。
另外，对所获得的层叠体基板进行了正反射率的测定之后，实施蚀刻步骤，制作了导电性基板。
在蚀刻步骤中，首先，在所制作的层叠体基板的图3A的表面C上形成具有与要通过蚀刻进行去除的部分相对应的开口部的光阻。接下来，将其浸渍在由10重量％的氯化铁、10重量％的盐酸及剩余部分为水所组成的蚀刻液中1分钟，制作了导电性基板。
之后，对所制作的导电性基板进行了金属细线的底切量比率及开口部的全光线透过率的测定。
评价结果示于表1。
[实施例2～实施例7]
除了将第1、第2黑化层成膜时所使用的溅射靶材的成分及氧供给量变更为表1所示的值之外，与实施例1同样地制作了层叠体基板，并进行了评价。
另外，基于所制作的层叠体基板，与实施例1同样地制作了导电性基板，并进行了评价。
结果示于表1。
[比较例1和比较例2]
除了将第1、第2黑化层成膜时所使用的溅射靶材的成分变更为表1所示的值之外，与实施例1同样地制作了层叠体基板，并进行了评价。
另外，基于所制作的层叠体基板，与实施例1同样地制作了导电性基板，并进行了评价。
结果示于表1。
[表1]
由表1所示结果可知，就实施例1～实施例7而言，金属细线的底切量比率为0.075以下，开口部的全光线透过率的减少率为3.0％以下。即，可同时对铜层及第1、第2黑化层进行蚀刻。
其原因可被认为是，第1、第2黑化层成膜时所使用的溅射靶材所含的铜和镍中的镍的比例为11质量％以上且60质量％以下，在成膜了的黑化层中也为同样的组成成分。即，可被认为是，黑化层的针对蚀刻液的反应性与铜层相同。
需要说明的是，在实施例7中，没有出现底切。即，底切量比率为0以下。
相对于此，在比较例1中可确认到，金属细线的底切量比率为0.10，远超0.075，与铜层相比黑化层的蚀刻速度较快。另外，在比较例2中可确认到，开口部的全光线透过率的减少率超过3.0％，与铜层相比黑化层的蚀刻速度较慢。
其原因可被认为是，第1、第2黑化层成膜时所使用的溅射靶材所含的铜和镍中的镍的比例小于11质量％或大于60质量％，在成膜了的黑化层中也为同样的组成成分。
以上对层叠体基板、导电性基板、层叠体基板的制造方法及导电基板的制造方法通过实施方式和实施例等进行了说明，然而，本发明并不限定于上述实施方式和实施例等。在权利要求书记载的本发明的要旨的范围内还可进行各种各样的变形和修改。
本申请主张基于2015年6月26日向日本国专利厅申请的特愿2015－129123号的优先权，并将特愿2015－129123号的全部内容引用于本国际申请。
[符号说明]
10A、10B、20A、20B 层叠体基板
11 透明基材
12、12A、12B 铜层
13、13A、13B、131、132、131A、131B、132A、132B 黑化层
30 导电性基板
31A、31B、62 铜配线层
321A、321B、322A、322B、61 黑化配线层

Claims (12)

1.一种层叠体基板，具备：
透明基材；及
层叠体，形成在所述透明基材的至少一个表面侧，
其中，所述层叠体具备黑化层和铜层，所述黑化层含有氧、铜及镍，
所述黑化层所含的所述铜和所述镍中的所述镍的比例为11质量％以上且60质量％以下。
2.根据权利要求1所述的层叠体基板，其中：
所述层叠体具有作为所述黑化层的第1黑化层和第2黑化层，
所述铜层配置在所述第1黑化层和所述第2黑化层之间。
3.根据权利要求1或2所述的层叠体基板，其中：
波长为400nm以上且700nm以下的光的正反射率的平均值为55％以下。
4.一种导电性基板，具备：
透明基材；及
金属细线，形成在所述透明基材的至少一个表面侧，
其中，所述金属细线为具备黑化配线层和铜配线层的层叠体，所述黑化配线层含有氧、铜及镍，
所述黑化配线层所含的所述铜和所述镍中的所述镍的比例为11质量％以上且60质量％以下。
5.根据权利要求4所述的导电性基板，其中：
所述金属细线具有作为所述黑化配线层的第1黑化配线层和第2黑化配线层这两层，
所述铜配线层配置在所述第1黑化配线层和所述第2黑化配线层之间。
6.根据权利要求4或5所述的导电性基板，其中：
所述金属细线的底部宽度(W2)和所述金属细线的图案宽度(W1)具有公式(1)
(W1－W2)/2W1≤0.075
的关系。
7.根据权利要求4或5所述的导电性基板，其中：
所述金属细线之间设置了使所述透明基材露出的开口部，
所述开口部的波长为400nm以上且700nm以下的光的透过率的平均值相对于所述透明基材的波长为400nm以上且700nm以下的光的透过率的平均值的减少率为3.0％以下。
8.一种层叠体基板的制造方法，具有：
透明基材准备步骤，对透明基材进行准备；及
层叠体形成步骤，在所述透明基材的至少一个表面侧形成层叠体，
其中，所述层叠体形成步骤包括
铜层形成步骤，通过对铜进行沉积的铜层成膜手段，形成铜层；及
黑化层形成步骤，通过对含有氧、铜及镍的黑化层进行沉积的黑化层成膜手段，对黑化层进行成膜，
其中，在减压环境气体中实施所述黑化层形成步骤，所述黑化层所含的所述铜和所述镍中的所述镍的比例为11质量％以上且60质量％以下。
9.根据权利要求8所述的层叠体基板的制造方法，其中：
所述黑化层成膜手段为溅射成膜法。
10.根据权利要求8或9所述的层叠体基板的制造方法，其中：
所述黑化层的厚度为10nm以上。
11.一种导电性基板的制造方法，具有：
蚀刻步骤，对通过权利要求8或9所述的层叠体基板的制造方法所获得的层叠体基板的所述铜层和所述黑化层进行蚀刻，以形成具有金属细线的配线图案，所述金属细线为具备铜配线层和黑化配线层的层叠体，
其中，通过所述蚀刻步骤在所述铜层和所述黑化层上形成开口部。
12.根据权利要求11所述的导电性基板的制造方法，其中：
所获得的导电性基板的波长为400nm以上且700nm以下的光的正反射率的平均值为55％以下。
CN201680037017.1A 2015-06-26 2016-06-23 层叠体基板、导电性基板、层叠体基板的制造方法及导电性基板的制造方法 Active CN107709000B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015129123A JP6447388B2 (ja) 2015-06-26 2015-06-26 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
JP2015-129123 2015-06-26
PCT/JP2016/068608 WO2016208654A1 (ja) 2015-06-26 2016-06-23 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法

Publications (2)

Publication Number Publication Date
CN107709000A true CN107709000A (zh) 2018-02-16
CN107709000B CN107709000B (zh) 2020-05-19

Family

ID=57584971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680037017.1A Active CN107709000B (zh) 2015-06-26 2016-06-23 层叠体基板、导电性基板、层叠体基板的制造方法及导电性基板的制造方法

Country Status (7)

Country Link
US (1) US10649592B2 (zh)
EP (1) EP3315303A4 (zh)
JP (1) JP6447388B2 (zh)
KR (1) KR102383919B1 (zh)
CN (1) CN107709000B (zh)
TW (1) TWI686292B (zh)
WO (1) WO2016208654A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020082566A (ja) * 2018-11-28 2020-06-04 日東電工株式会社 導電性フィルム、および、そのパターニング方法
US11397498B2 (en) * 2017-08-30 2022-07-26 Nissha Co., Ltd. Electrode film and method for manufacturing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268688A (ja) * 2004-03-22 2005-09-29 Bridgestone Corp 光透過性電磁波シールド材及びその製造方法並びにこの電磁波シールド材を有するディスプレイ用前面フィルタ
JP2008300393A (ja) * 2007-05-29 2008-12-11 Dainippon Printing Co Ltd ディスプレイ用電磁波遮蔽フィルタ、複合フィルタ、及びその製造方法
CN102321832A (zh) * 2010-08-30 2012-01-18 大同特殊钢株式会社 Cu电极保护膜用NiCu合金靶材以及叠层膜
CN104246913A (zh) * 2012-04-18 2014-12-24 Lg化学株式会社 导电结构及其制备方法
JP2015069440A (ja) * 2013-09-30 2015-04-13 大日本印刷株式会社 タッチパネルセンサおよびタッチパネルモジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127485A (ja) * 1999-10-25 2001-05-11 Nisshinbo Ind Inc 透視性電磁波シールド材及びその製造方法
WO2003032332A1 (fr) 2001-10-05 2003-04-17 Bridgestone Corporation Film transparent electroconducteur, son procede de fabrication, et ecran tactile y relatif
JP4086132B2 (ja) 2001-11-16 2008-05-14 株式会社ブリヂストン 透明導電性フィルムおよびタッチパネル
JP5361579B2 (ja) 2009-07-09 2013-12-04 信越ポリマー株式会社 大型ディスプレイ用のセンサパネル及びその製造方法
JP2013069261A (ja) 2011-09-08 2013-04-18 Dainippon Printing Co Ltd タッチパネル用電極基材、及びタッチパネル、並びに画像表示装置
WO2013063445A2 (en) * 2011-10-28 2013-05-02 President And Fellows Of Harvard College Capacitive, paper-based accelerometers and touch sensors
JP6099875B2 (ja) * 2011-11-22 2017-03-22 東レ株式会社 積層体の製造方法
CN104603886B (zh) * 2012-08-31 2016-12-07 Lg化学株式会社 导电结构及其制造方法
JP6205985B2 (ja) * 2013-08-23 2017-10-04 ソニー株式会社 表示装置
JP6196985B2 (ja) * 2013-08-29 2017-09-13 Ｊｘ金属株式会社 表面処理金属材、キャリア付金属箔、コネクタ、端子、積層体、シールドテープ、シールド材、プリント配線板、金属加工部材、電子機器、及び、プリント配線板の製造方法
CN104375707A (zh) * 2014-11-21 2015-02-25 重庆京东方光电科技有限公司 触摸显示面板及触摸显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268688A (ja) * 2004-03-22 2005-09-29 Bridgestone Corp 光透過性電磁波シールド材及びその製造方法並びにこの電磁波シールド材を有するディスプレイ用前面フィルタ
JP2008300393A (ja) * 2007-05-29 2008-12-11 Dainippon Printing Co Ltd ディスプレイ用電磁波遮蔽フィルタ、複合フィルタ、及びその製造方法
CN102321832A (zh) * 2010-08-30 2012-01-18 大同特殊钢株式会社 Cu电极保护膜用NiCu合金靶材以及叠层膜
CN104246913A (zh) * 2012-04-18 2014-12-24 Lg化学株式会社 导电结构及其制备方法
JP2015069440A (ja) * 2013-09-30 2015-04-13 大日本印刷株式会社 タッチパネルセンサおよびタッチパネルモジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11397498B2 (en) * 2017-08-30 2022-07-26 Nissha Co., Ltd. Electrode film and method for manufacturing same
JP2020082566A (ja) * 2018-11-28 2020-06-04 日東電工株式会社 導電性フィルム、および、そのパターニング方法
JP7114446B2 (ja) 2018-11-28 2022-08-08 日東電工株式会社 導電性フィルム、および、そのパターニング方法

Also Published As

Publication number Publication date
JP6447388B2 (ja) 2019-01-09
KR20180022688A (ko) 2018-03-06
WO2016208654A1 (ja) 2016-12-29
US20180181232A1 (en) 2018-06-28
EP3315303A4 (en) 2018-06-20
CN107709000B (zh) 2020-05-19
TW201725112A (zh) 2017-07-16
EP3315303A1 (en) 2018-05-02
TWI686292B (zh) 2020-03-01
KR102383919B1 (ko) 2022-04-08
US10649592B2 (en) 2020-05-12
JP2017013246A (ja) 2017-01-19

Similar Documents

Publication Publication Date Title
CN105706182B (zh) 导电性基板、导电性基板的制造方法
TWI728095B (zh) 導電性基板、導電性基板的製造方法
CN107709000A (zh) 层叠体基板、导电性基板、层叠体基板的制造方法及导电性基板的制造方法
JP6687033B2 (ja) 導電性基板
TWI655570B (zh) Conductive substrate, laminated conductive substrate, method for producing conductive substrate, and method for producing laminated conductive substrate
JP6369393B2 (ja) 導電性基板、及び導電性基板の製造方法
JP6455366B2 (ja) 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
JP6380057B2 (ja) 導電性基板およびその製造方法
KR102544426B1 (ko) 적층체 기판, 도전성 기판, 적층체 기판 제조방법 및 도전성 기판 제조방법
KR102365980B1 (ko) 적층체 기판, 도전성 기판, 적층체 기판 제조방법 및 도전성 기판 제조방법
TWI701479B (zh) 導電性基板、液晶觸控面板
KR102386048B1 (ko) 도전성 기판 및 도전성 기판 제조방법
CN107921747A (zh) 积层体基板、导电性基板、积层体基板的制造方法、导电性基板的制造方法
CN106249938B (zh) 导电性基板及导电性基板的制造方法
TW201710564A (zh) 黑化鍍液、導電性基板
JP2017185689A (ja) 導電性基板
JP7071915B2 (ja) 導電性基板
JP6729007B2 (ja) 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
CN108603301A (zh) 黑化镀液和导电性基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant