CN107077187A - 新颖的低成本、低功率高性能smp/asmp多处理器系统 - Google Patents

新颖的低成本、低功率高性能smp/asmp多处理器系统 Download PDF

Info

Publication number
CN107077187A
CN107077187A CN201580056410.0A CN201580056410A CN107077187A CN 107077187 A CN107077187 A CN 107077187A CN 201580056410 A CN201580056410 A CN 201580056410A CN 107077187 A CN107077187 A CN 107077187A
Authority
CN
China
Prior art keywords
processor
clock signal
voltage
asmp
smp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580056410.0A
Other languages
English (en)
Other versions
CN107077187B (zh
Inventor
陈伟
魏孔刚
杨同增
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/516,314 external-priority patent/US9952650B2/en
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN107077187A publication Critical patent/CN107077187A/zh
Application granted granted Critical
Publication of CN107077187B publication Critical patent/CN107077187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Multi Processors (AREA)

Abstract

处理系统包含多个处理器，其中第一处理器始终在第一时钟频率和第一电源电压下操作。至少一个处理器可动态切换以在所述第一时钟频率和所述第一电源电压下操作从而使得所述第一处理器和所述第二处理器提供对称多处理(symmetrical multi‑processing，SMP)，或在第二时钟频率和第二电源电压下操作从而使得所述第一处理器和所述第二处理器提供不对称多处理(asymmetrical multi‑processing，ASMP)。可以包含同样始终在所述第一时钟频率和所述第一电源电压下操作的第三处理器。可以使用各种标准来确定何时切换所述至少一个可切换处理器以改进功耗和/或性能。控制器实现所述可切换处理器在所述两种模式之间的控制和快速切换。在接收到在SMP与ASMP之间进行切换的切换命令后，执行一连串或一系列动作以控制所述可切换处理器和缓存存储器的供电电压和CPU/存储器时钟。

Description

新颖的低成本、低功率高性能SMP/ASMP多处理器系统
相关申请案交叉申请
本发明要求2014年12月22日递交的发明名称为“新颖的低成本、低功率高性能SMP/ASMP多处理器系统(A Novel Low Cost,Low Power High Performance SMP/ASMPMultiple-Processor System)”第14/580,044号美国非临时专利申请案的在先申请优先权，该在先申请是2014年10月16日递交的发明名称为“用于多处理器动态不对称和对称模式切换的硬件装置和方法(Hardware Apparatus and Method for Multiple ProcessorsDynamic Asymmetric and Symmetric Mode Switching)”的第14/516,314号先前美国专利申请案的部分继续申请，所述两个专利申请案好像全文复制一样以引入的方式并入本文。
技术领域
本发明大体上涉及多处理器架构和系统，具体而言，本发明涉及用于使多处理器/内核系统中的至少一个处理器/内核在不对称多处理模式与对称多处理模式之间切换的装置和方法。
背景技术
多处理系统使用多个处理器(例如，中央处理单元(central processing unit，CPU))来处理数据并且执行所希望的功能。如将了解，术语“处理器”与术语“CPU”或“内核”同义地使用并且易于被本领域技术人员所理解。在现有技术中，存在两种主要类型的不同多处理系统：对称多处理(symmetric multi-processing，SMP)和不对称多处理(asymmetric multi-processing，ASMP)。
SMP系统通常具有以下特征：共享所有系统资源、单个同步二级缓存接口(并且可能地异步二级缓存接口)、处理器在相同时钟频率和时钟电压下受到控制。这还通常意味着处理器/内核可同等地访问共享存储器系统(例如，二级缓存和存储器)。在SMP中，时钟频率和电压不可个别地调节，因此无法在每内核/处理器的基础上改变时钟频率和电压。另外，二级缓存在所有内核当中共享，并且二级缓存频率不可在每内核基础上按比例调整。在大多数应用中(如果不是所有的应用)，SMP中的处理器的工作负荷是不平衡的并且这导致较高的功耗。SMP也可以表征为同等地对待所有处理器/内核(等同性)。
相反，ASMP系统通常具有以下特征：具有个别地用于处理器的不同的时钟频率和/或时钟电压，且二级缓存时钟频率可以独立地按比例调整。因此，处理器时钟频率和二级缓存频率可以基于工作负荷按比例调整(例如，相对于针对存储器密集工作负荷的内核的更快二级缓存)。一般来说，ASMP系统与SMP系统相比在功率上更高效，但是可能因额外且更复杂的硬件而引起潜在地更高功耗。当一级缓存未命中率较高时，处理器将从二级缓存中提取数据。如果请求相关数据存储在二级缓存的较低时钟频率部分中，那么处理器必须等待数据。这导致较高时延和较高功耗。ASMP也可以表征为以不同方式或不同等地对待所有处理器/内核(不等性)。
转向图1，示出了具有使用ASMP的多个处理器的处理系统100的基本架构。如将了解，虽然针对SMP使用类似现有技术系统，但是如本领域一般技术人员易于理解的，处理器在单个时钟频率下操作并使用单个电源电压电平。
如图所示，处理系统100包含多处理器内核和缓存子系统105，所述子系统具有多个处理器110(110a、110b、110c、110d)，所述多个处理器具有相对应的二级缓存存储器部分120(120a、120b、120c、120d)和跨时钟域(clock domain crossing，CDC)电路130(130a、130b、130c、130d)。虽然示出四个处理器110(以及相应存储器和电路)，但是处理器的数目可以更少或更多，但是将包含至少两个。如将了解，每个处理器110可以包含一个或多个中央处理单元(central processing unit，CPU)。
处理系统100进一步包含电源管理控制(power management control，PMIC)电路140，用于产生多个电源电压信号以用于向对应的处理器、缓存和CDC供电。类似地，时钟产生电路150产生具有各种预定时钟频率的多个时钟信号以用于对应的处理器、缓存和CDC的计时操作。如将了解，PMIC电路可以在与子系统105相同的衬底上或可以设置在另一衬底上(例如，在另一IC中)。
如上所述且本领域技术人员易于理解的是，不同SMP和ASMP架构/系统中的每一个具有各种优势或优点以及各种劣势或缺点。鉴于每种类型的系统的复杂度和成本(在硬件和软件功能两者上)，设计者通常必须基于特定应用而选择SMP系统或ASMP系统。现有技术多处理器系统使用ASMP或SMP。
因此，需要一种能够操作并同时提供SMP系统和ASMP系统这两种功能而无需具有双重多处理器内核、缓存和CDC子系统的多处理系统或架构。
发明内容
根据一个实施例，提供一种包含多处理器(multi-processor，MP)处理系统的多处理系统，其具有多个处理器，包含：第一处理器，第一处理器用于接收具有第一预定频率的第一时钟信号和具有第一预定工作电压的第一电源电压并根据第一时钟信号和第一电源电压操作；以及第二处理器，第二处理器用于接收第一时钟信号或具有与第一预定频率不同的第二预定频率的第二时钟信号并根据第一时钟信号或第二时钟信号操作，并且接收具有与第一预定工作电压不同的第二预定工作电压的第二电源电压并根据第二电源电压操作。控制器耦合到至少第二处理器并用于第二处理器在第一操作模式与第二操作模式之间的切换操作。当在第一操作模式中时，第二处理器接收第一时钟信号和第一电源电压并根据第一时钟信号和第一电源电压操作，当在第二操作模式中时，第二处理器接收第二时钟信号和第二电源电压并根据第二时钟信号和第二电源电压操作，其中第一处理器进一步用于在第一操作模式和第二操作模式两者期间仅接收第一时钟信号和第一电源电压并根据第一时钟信号和第一电源电压操作。
根据另一实施例，提供一种包含用于执行多处理功能的多个处理器的装置，所述多个处理器包含多个第一处理器和第二处理器。控制器用于控制第二处理器在第一模式和第二模式中的操作。所述装置进一步包含：时钟产生电路，所述时钟产生电路耦合到控制器且用于产生并输出第一时钟信号和第二时钟信号；以及切换电路，所述切换电路设置在时钟产生电路与第二处理器之间且用于接收第一和第二时钟信号并选择一个时钟信号以用于输出到第二处理器，其中在第一操作模式期间将第一时钟信号输出到第二处理器，在第二操作模式期间将第二时钟信号输出到第二处理器。在第一操作模式和第二操作模式期间，将第一时钟信号输入到多个第一处理器。缓存存储器耦合到多个处理器并用于与多个处理器一起使用，并且跨时钟域(clock-domain crossing，CDC)和旁路电路响应于控制器并耦合到第二处理器和缓存存储器，且进一步用于在第二操作模式期间在第二处理器与缓存存储器之间提供跨时钟域功能以及在第一操作模式期间提供旁路功能。
在另一实施例中，提供一种用于在对称多处理(symmetric multiprocessing，SMP)模式与不对称多处理(asymmetric multiprocessing，ASMP)模式之间切换多个处理器的方法。所述方法包含：当第一处理器操作时，始终根据具有第一预定频率的第一时钟信号和具有第一预定工作电压的第一电源电压操作第一处理器；接收模式选择信号；以及响应于模式选择信号以第一操作模式或第二操作模式操作第二处理器。在第一操作模式中，根据第一时钟信号和第一电源电压操作第二处理器，而在第二操作模式中，根据具有与第一预定频率不同的第二预定频率的第二时钟信号并根据具有与第一预定工作电压不同的第二预定工作电压的第二电源电压操作第二处理器。
在再一实施例中，提供一种用于以多处理模式操作具有多个处理器的处理系统的方法，其中至少两个处理器以对称多处理(symmetric multiprocessing，SMP)模式或不对称多处理(asymmetric multiprocessing，ASMP)模式操作。所述方法包含：以SMP模式操作至少两个处理器，其中所述至少两个处理器接收具有第一预定频率的SMP时钟信号并接收具有第一电压的SMP操作电源电压，所述至少两个处理器包括第一处理器和第二处理器；接收从SMP模式切换至ASMP模式的指令；以及将所述至少两个处理器的操作从SMP模式切换至ASMP模式。切换操作包含：产生具有与第一预定频率不同的第二预定频率的ASMP时钟信号；产生在与第一电压不同的第二电压下的ASMP操作电源电压；将ASMP时钟信号和ASMP操作电源电压输入到第二处理器；并且其后在第二预定频率和第二电压下操作第二处理器以及在第一预定频率和第一电压下操作第一处理器。
根据另一实施例，提供一种多处理器(multi-processor，MP)处理系统，其具有多个处理器，包含第一处理器和第二处理器，第一处理器和第二处理器各自用于接收具有第一预定频率的第一时钟信号和具有第一预定工作电压的第一电源电压并根据第一时钟信号和第一电源电压操作；第三处理器，第三处理器用于接收第一时钟信号或具有与第一预定频率不同的第二预定频率的第二时钟信号并根据第一时钟信号或第二时钟信号操作，并且接收具有与第一预定工作电压不同的第二预定工作电压的第二电源电压并根据第二电源电压操作；以及第四处理器，第四处理器用于接收第一时钟信号或具有与第一预定频率不同的第三预定频率的第三时钟信号并根据第一时钟信号或第三时钟信号操作，并且接收具有与第一预定工作电压不同的第三预定工作电压的第三电源电压并根据第三电源电压操作。控制器耦合到至少第三和第四处理器并用于第三和第四处理器在第一操作模式与第二操作模式之间的切换操作。当在第一操作模式中时，第三处理器和第四处理器各自接收第一时钟信号和第一电源电压并根据第一时钟信号和第一电源电压操作，当在第二操作模式中时，第三处理器接收第二时钟信号和第二电源电压并根据第二时钟信号和第二电源电压操作，而第四处理器接收第三时钟信号和第三电源电压并根据第三时钟信号和第三电源电压操作。第一处理器和第二处理器进一步用于在第一操作模式和第二操作模式两者期间仅接收第一时钟信号和第一电源电压并根据第一时钟信号和第一电源电压操作。
在再一实施例中，提供一种在对称多处理(symmetric multiprocessing，SMP)模式与不对称多处理(asymmetric multiprocessing，ASMP)模式之间切换多个处理器的方法。所述方法包含：在第一处理器和第二处理器的操作期间，始终根据具有第一预定频率的第一时钟信号和具有第一预定工作电压的第一电源电压操作第一处理器和第二处理器；接收模式选择信号；以及响应于模式选择信号同时以第一操作模式或第二操作模式操作第三处理器和第四处理器。在第一操作模式中，根据第一时钟信号和第一电源电压操作第三处理器和第四处理器，而在第二操作模式中，根据具有与第一预定频率不同的第二预定频率的第二时钟信号并根据具有与第一预定工作电压不同的第二预定工作电压的第二电源电压操作第三处理器，以及根据具有与第一预定频率不同的第三预定频率的第三时钟信号并根据具有与第一预定工作电压不同的第三预定工作电压的第三电源电压操作第四处理器。
在又另一个实施例中，提供一种在具有多个处理器的多处理器系统中处理的方法。所述方法包含：在多处理器系统内仅使用多个处理器内的第一有效处理器来处理；确定应激活第二处理器以用于多处理器系统内的处理；响应于确定，激活第二处理器；在多处理器系统内根据对称多处理(symmetric multiprocessing，SMP)模式或不对称多处理(asymmetric multiprocessing，ASMP)模式使用第一有效处理器和第二有效处理器来处理。当在SMP模式中时，第一有效处理器和第二有效处理器各自根据具有第一预定频率的第一时钟信号和具有第一预定电压的第一电源电压操作，而当在ASMP模式中时，第一有效处理器根据第一时钟信号和第一电源电压操作，第二处理器根据具有与第一预定频率不同的第二预定频率的第二时钟信号并根据具有与第一预定工作电压不同的第二预定工作电压的第二电源电压操作。所述方法还包含接收模式选择信号，并取决于模式选择信号进行第一有效处理器和第二有效处理器从SMP模式到ASMP模式或从ASMP模式到SMP模式的切换操作。
在另一实施例中，提供一种具有包含第一处理器和第二处理器的多个处理器的多处理器(multi-processor，MP)处理系统。控制器耦合到至少第二处理器并用于：响应于激活/去激活信号而激活或去激活第二处理器；在激活第二处理器后，控制在多处理器系统内根据对称多处理(symmetric multiprocessing，SMP)模式或不对称多处理(asymmetricmultiprocessing，ASMP)模式使用第一处理器和第二处理器的处理。当第一处理器和第二处理器各自根据具有第一预定频率的第一时钟信号和具有第一预定电压的第一电源电压操作时界定SMP模式，而当第一处理器根据第一时钟信号和第一电源电压操作，且第二处理器根据具有与第一预定频率不同的第二预定频率的第二时钟信号并根据具有与第一预定工作电压不同的第二预定工作电压的第二电源电压操作时界定ASMP模式。控制器还用于接收模式选择信号，并取决于模式选择信号进行第一处理器和第二处理器从SMP模式到ASMP模式或从ASMP模式到SMP模式的切换操作。
附图说明
为了更完整地理解本发明及其优点，现在参考下文结合附图进行的描述，相同的数字表示相同的对象，其中：
图1示出实例现有技术不对称多处理系统(asymmetric multiprocessing，ASMP)；
图2是示出根据本发明的某些实施例的实例多处理系统的图；
图3A、3B和3C示出与根据本发明的图2中示出的系统一起使用的实例有限状态机(finite state machine，FSM)和过程；
图4是示出根据本发明的无干扰时钟的一个实施方案的图；
图5是根据本发明的跨时钟域(clock domain crossing，CDC)和旁路电路的方框图；
图6是图2中示出的实例多处理系统的另一实施例；
图6A示出与根据本发明的图6中示出的系统一起使用的有限状态机(finitestate machine，FSM)的另一实施例；
图7是示出根据本发明的多处理系统的另一实施例的图；
图8是用于启动和控制SMP/ASMP模式切换的架构(方法、过程、系统)的图；
图9示出根据本发明的实例动态模式切换方法或过程；
图10示出根据本发明的替代模式切换方法或过程；
图11示出根据本发明的实例静态模式切换方法或过程；
图12是示出根据本发明的某些实施例的第二多处理系统的图；
图13是用于启动和控制SMP/ASMP模式切换的架构(方法、过程、系统)的图；
图14A和14B是示出图12中示出的处理系统的两个实施例的简化方框图；
图15示出处于SMP模式和ASMP模式的具有四个处理器/内核的系统中的多处理配置的不同实例；
图16是用于启动和控制SMP/ASMP模式切换的替代架构(方法、过程、系统)的图；
图17示出MP系统的替代实施例或架构；
图18是示出基于任务负荷何时应激活额外处理器(或何时应去激活多个有效处理器中的一个)的曲线图；以及
图19是与SMP/ASMP模式选择/切换过程整合的用于添加/移除处理器的过程的一般流程图。
具体实施方式
本文中论述的图1至图11，以及在所述专利文档中说明的各种实施例和下文描述的本发明的原理仅借助于说明，而不应以任何方式理解为对本发明范围的限制。本领域技术人员将理解，本文中描述的原理可以通过任何类型的设置合理的设备或系统来实施。
已发现当将一组处理器/内核的操作从完全SMP系统切换至完全ASMP系统时，与提供此SMP/ASMP动态切换功能相关联的成本和复杂度(硬件/软件)会很重要。对于较小的设备(例如，移动应用中的移动设备、手持设备、智能电话等，而不是超级计算设备和应用)，已经通过调查和测试确定在大多数用途中可以使用两个(或更少)处理器/内核来充分地处理多处理任务/功能。在大多数这些应用中，两个处理器/内核将以不平衡负荷运行从而导致较高的功耗。
因此，将为有利的是具有低成本、低功率和高性能的多处理系统，所述系统能够以ASMP方式操作，但是其中处理器/内核中的仅单个处理器/内核(或子集)用于并支持不同时钟频率和/或不同操作电源电压之间的动态切换，其余的处理器/内核配置在相同时钟频率和相同电源电压下。例如，如果多处理器系统包含两个处理器/内核，那么第一处理器/内核在第一时钟频率(不能动态改变)和第一电源电压(不能动态改变)下操作，而第二处理器/内核可在所述第一频率和第一电源电压(与第一处理器/内核相同)下操作或在不同频率和不同电源电压下操作之间切换。这也可以适用于具有三个或更多个处理器/内核的系统，其中处理器/内核(或子集)中的至少一个具有此动态切换能力。
还可为有利的是具有一种用于在一组处理器/内核中控制和选择至少一个处理器/内核以在与所述组中的所有其它处理器/内核相同的时钟频率和电源电压下操作(由此总体以SMP模式操作)或在与其它处理器/内核不同的时钟频率和电源电压下操作(由此总体以ASMP模式操作)的方法。此类系统和方法能减少实施成本和功耗并提高效率。
一般来说，在本申请案中相对于图1到11说明的实施例描述一种具有可在对称多处理(symmetrical multi-processing，SMP)与不对称多处理(asymmetrical multi-processing，ASMP)这两种操作模式之间切换的多个处理器/内核的处理系统。所述系统包含实现这两种模式之间的控制和切换的硬件装置。在硬件内，当从操作系统(operatingsystem，OS)或其它软件/硬件接收到在SMP与ASMP之间进行切换的切换命令后，执行一连串或一系列动作以控制多个处理器和存储器的时钟和电压。切换命令的产生可以按需要基于一个或多个因素，例如负荷、缓存未命中率、功耗原因等。装置确保系统在从一个模式转换为另一个模式期间不发生故障，并且处理器/存储器的时钟无干扰地切换。所述装置/方法将软件/OS干预减到最小并具有更快的模式切换速度。
如本文所使用，术语SMP通常是指使用共享存储器系统(具有以相同时钟和供电电压操作的二级缓存存储器)使用在相同时钟(频率)和相同供电电压下操作的多个处理器/CPU/内核进行处理。术语ASMP通常是指使用多个处理器/CPU/内核进行处理，其中的至少两个处理器/CPU/内核在不同时钟(频率)和/或供电电压下操作。在ASMP中，通常处理器各自使用不同的二级缓存存储器。然而，ASMP也可包含共享同一个二级缓存存储器(被称为异构ASMP)。在另一方面中，术语ASMP是指使用多个处理器/CPU/内核的多处理，其中每个处理器/CPU/内核用于使用至少第一时钟频率和第一电源电压或第二时钟频率和第二电源电压进行操作。还预期超过两个此类时钟/电压的组合。在这个方面中，所有处理器/CPU/内核(两个或更多个)可以用于以SMP模式(全部使用相同时钟频率和电压)或ASMP模式(全部使用不同时钟频率和电压)操作。
如将了解，本发明还提供图12到19中描述的SMP/ASMP系统的各种其它实施例，所述系统类似于关于图1到11描述的那些系统，不同之处在于在这些实施例中，可动态切换或编程对处理器/内核的仅一个子集(至少一个，不到全部)的时钟频率和电源电压输入以接收不同时钟频率和/或供电电压电平。
本申请案进一步描述用于SMP操作模式与ASMP操作模式之间的模式切换(动态/静态或手动/智能)的各种方法(例如，产生切换命令)。在一种方法中，在轻负荷条件下或在一级缓存未命中率较高时选择SMP模式。在重负荷条件和不平衡负荷条件下选择ASMP。另外，引入学习模式，可以使用学习模式以实时促进快速模式选择。总体优势可以包含在负荷不平衡时的较低功率、具有更少缓存未命中的更好性能、以及手动地或智能地切换模式的能力。
现转向图2，示出说明根据本发明的处理系统200的详图。如图所示，处理系统200包含多处理器内核和缓存子系统205，所述子系统具有多个处理器210(210a、210b、210c、210d)，所述多个处理器具有相对应的二级缓存存储器部分220(220a、220b、220c、220d)和带旁路的跨域时钟(cross-domain clock，CDC)电路230(230a、230b、230c、230d)。虽然示出四个处理器210(以及相应存储器和电路)，但是处理器的数目可以更少或更多，但是将包含至少两个。如将了解，每个处理器210可以包含一个或多个中央处理单元(centralprocessing unit，CPU)或内核。
处理系统200进一步包含电源管理控制(power management control，PMIC)电路240，用于产生多个电源电压信号以用于向对应的处理器、缓存和CDC供电。类似地，时钟产生电路250产生具有各种预定时钟频率的多个时钟信号以用于对应的处理器、缓存和CDC的计时操作。
在一个实施例中，除PMIC电路240之外，处理系统200设置于或以其它方式位于单个集成半导体衬底/裸片上(或在设置在多衬底IC封装内的多个半导体衬底内)。在另一实施例中，PMIC电路240也可以包含于单个集成半导体衬底/裸片上。
如图所示，处理系统200还包含控制器260(所述控制器也可以称为模式控制器)和时钟切换电路(或模块)270。如将理解，控制器260输出各种控制信号用于控制时钟产生电路250、PMIC电路240、“带旁路的CDC电路”230和时钟切换电路270的功能和操作。
时钟产生电路250包含用于产生多个时钟信号所必需的电路和元件，包含：用于总体控制所有处理器210的操作速度的一个SMP处理器时钟信号(CLK)、用于总体控制所有缓存部分220的操作速度的一个SMP存储器时钟信号(CLKch)、使得能够独立控制四个处理器(210a、210b、210c、210d)中的每一个的操作速度的四个ASMP处理器时钟信号(CLK0、CLK1、CLK2、CLK3)、以及使得能够独立控制缓存存储器部分(220a、220b、220c、220d)中的每一个的操作速度的四个ASMP存储器时钟信号(CLKch0、CLKch1、CLKch2、CLKch3)。通过电路250无干扰地激活或去激活任何这些时钟。时钟产生电路250还产生供控制器260使用的控制器时钟信号(CLK_FSM)。
PMIC电路240包含用于产生供子系统205的对应部分使用的多个操作电源电压或信号所必需的电路和元件。如图所示，PMIC电路240产生并输出为每个对应组处理单元供电的四个操作电源电压(V0、V1、V2、V3)。换句话说，操作电源电压V0为处理器210a、缓存存储器部分220a和带旁路的CDC电路230a供电，而供电电压V1为处理器210b、缓存存储器部分220b和带旁路的CDC电路230b供电，等等。如本领域技术人员将理解，当处理器/存储器在较高时钟速度下操作时，需要且可能必需也以较高电源电压操作所述处理器/存储器。另外，当不使用内核时，可以将其功率降级或停用时钟。
将理解，时钟产生电路250还可包含实现所产生时钟信号中的每一个的可编程性的功能和电路。在一个实施例中，时钟信号中的每一个可以针对许多可能频率中的一种可编程(例如，CLK可以在例如300Mhz到3GHz的范围之间可编程)。在另一实施例中，仅某些时钟信号可以是可编程的，而在其它实施例中，每个时钟信号的频率是预定且固定的。在又另一个实施例中，频率可以相对于彼此固定，但是可以作为一组可编程。
类似地，PMIC电路240也可包含为所产生操作供电电压V0、V1、V2、V3中的每一个提供可编程性的功能和电路。在一个实施例中，每个电源可以针对许多可能电压电平中的一种可编程(例如，电压可以在例如0.5伏和3.3伏的范围之间可编程)。在另一实施例中，仅某些供电电压可以是可编程的，而在其它实施例中，每个电源的电压电平是预定且固定的。在又另一个实施例中，电压电平可以相对于彼此固定，但是可以作为一组可编程。虽然未示出，但在另一实施例中，除示出的四个操作供电电压之外还可以产生基极操作供电电压。在这种情况下，基极供电电压和另四个供电电压可以用作至复用电路(类似于时钟切换电路270中示出的复用器272)的输入。
在另一实施例(未示出)中，对应的处理器/二级缓存存储器对中的一个或多个可以具有不同供电电压信号-“分离轨”系统。在此类系统中，二级缓存存储器和其相关联的处理器具有不同的供电电压轨道。如将了解，一个或多个(或所有)对可以具有分离轨供电电压。因此，在此实施例中，所产生的操作供电电压V0、V1、V2、V3可以被分离并包含单独的操作供电电压V0(处理器)和V0(缓存)等等。这些操作供电电压可以独立地可编程或作为一个或多个组可编程。在此实施例中，系统200可进一步包含与CDC电路230分离或包含于CDC电路230内的电压域交叉电路(未示出)。
模式或切换控制器260包含有限状态机(finite state machine，FSM)262、一个或多个定时器264和一个或多个存储寄存器266(例如配置或状态寄存器)。控制器260用以响应于切换命令(SELECT_ASMP_MODE)的确证而控制并执行一系列动作或过程。因此，在示出的实施例中，当切换命令确证/未确证时操作模式在ASMP模式与SMP模式之间切换。可以使用各种方法和机构来产生切换命令，下文相对于图8到11描述一些实例。
使用启用信号(ENABLE_ASMP_CLKS、ENABLE_SMP_CLK)，控制器260控制时钟产生模块250以在SMP/ASMP切换之前启用时钟。控制器260还控制PMIC电路240模块以在切换之前(和在切换之后)对操作电源电压V0、V1、V2、V3进行编程或改变所述操作电源电压。在一个实施例中，如果PMIC电路240在处理器外部(例如，芯片外)，控制器260可以经由SPMI/SBI/MIPI等通信总线或接口与PMIC电路240通信。如果PMIC电路不是外部电路，可以使用其它通信路径。
应理解，可以响应于各种事件及通过处理系统200内或处理系统200外部的各种元件产生切换命令(SELECT_ASMP_MODE)。在示出的实施例中，从多处理器内核和缓存子系统205产生切换命令，但在其它实施例中可以通过其它源产生切换命令。
当出现从SMP时钟到ASMP时钟的实际切换时(且反之亦然)，控制器260产生ASMP选择信号(SELECT_ASMP_CLK)，使用时钟切换电路270内的复用器272使ASMP时钟信号选择性地复用到处理器。如所理解，用于ASMP模式中的处理器/CPU内核210的时钟标示为CLK0、CLK1、CLK2、CLK3，而用于SMP模式中的处理器/CPU内核210的时钟标示为CLK。因此，SELECT_ASMP_CLK信号无干扰地选择使用哪些时钟。在一个实施例中，当确证SELECT_ASMP_CLK时(逻辑高或“1”)，选择时钟信号CLK0、CLK1、CLK2、CLK3并分别输入到处理器/内核210a、210b、210c和210d。当未确证SELECT_ASMP_CLK时(逻辑低或“0”)，选择时钟CLK并输入到所有处理器/内核210a、210b、210c和210d。根据FSM 262通过使用一个或多个定时器264控制切换期间的各种事件和动作的定时。如将在下文更详细地描述，会使用时钟预热期和电压斜升/斜降期。可以通过软件或其它方法预编程或预设这些值并存储在控制器中的C/S寄存器或其它存储器位置(未示出)中。
如将了解，虽然并没有特别地以参考标号标识，但是可以包含各种其它逻辑电路，例如，电平转换。通常在信号跨越电源域时使用电平转换。
现转向图3A、3B和3C，示出了FSM 262执行或实施的过程或方法300。如将了解，可以使用不同的配置、方法或结构(或其组合)或方法实施FSM 262的此过程/功能。例如，尽管在所示出的实施例中实施为有限状态机(例如，硬件实施方案)，但是可以替代地使用软件、具有固件的微控制器等以及其任何组合或本领域技术人员已知的任何其它方式/方法实施控制器206的功能。FSM 262有利地在更快速度下操作并将软件/OS干预减到最小。在例外的情况下，例如，超时等，将产生对系统处理器的中断。
如图3A、3B和3C中所示，用FSM 262的状态图表示的过程300包含各种状态和转换。在状态310中，处理系统200以SMP模式操作。当接收到切换命令(SELECT_ASMP_MODE)时，输入状态320(ASMP_CLK_WU)，其中ASMP时钟被启用和激活(使用ASMP时钟启用信号)并“预热”。在完成预定预热时间(定时器)后，输入状态330(V_SMP_ASMP_RAMP_UP)，其中所有操作供电电压V、V0、V1、V2、V3(必要时)提高到预定最大电压电平(MAX)。预定最大电压电平等于(或高于)在ASMP模式中的处理系统200的操作期间V1、V2、V3、V4将具有的最高电压电平。例如，如果四个处理器目前在1.5伏下(在SMP模式中)操作，并且在ASMP模式中，四个处理器将分别在1.2伏、1.9伏、1.7伏和1.7伏下操作，那么所有操作电源电压V1、V2、V3和V4提高到1.9伏(或更高)。
在这四个操作供电电压达到预定最大电压(MAX)之后，输入状态340(SMP_ASMP_CLK_SWITCH)。在此状态340中，时钟切换信号得到确证并且处理器210和存储器220的时钟(全部等于CLK SMP的频率)从SMP时钟信号切换至ASMP时钟信号。如图所示，复用器272被切换为输出对应的ASMP时钟信号CLK1、CLK2、CLK3、CLK4而不是SMP时钟信号CLK。与此同时，带旁路的CDC电路230也被设置为旁路模式，使得ASMP时钟信号能够绕过带旁路的CDC电路230中的时钟域电路。另外，此时，可以去激活由时钟产生电路250产生的SMP时钟信号。
在这些事件完成之后，输入状态350(V_SMP_ASMP_RAMP_DN)，其触发操作电源电压V1、V2、V3、V4的斜降过程。因为所有处理器210(和存储器220)在MAX操作电源电压(在以上实例中为1.9伏)下操作，并且在ASMP模式中对于V1、V2、V3和V4的期望操作电源电压不同(在以上实例中分别为1.2伏、1.9伏、1.7伏、和1.7伏)，所以V1、V3和V4的电压电平降低到在ASMP模式中期望的电压电平。
在操作电源电压斜降(例如，设置为在ASMP模式中的每个处理器的期望电压电平)之后，输入状态360。在此状态中，处理系统200现在以ASMP模式操作，其中210a/220a、210b/220b、210c/220c和210d/220d等对应的处理器/存储器组合中的每一个分别根据时钟和电压信号组合CLK0/V0、CLK1/V1、CLK2/V2、CLK3/V3操作。
应理解，在不同实施例中，可以省略或绕过FSM 262执行的一个或多个步骤。例如，如果所有电压相同，则可以无需并可以省略V_SMP_ASMP_RAMP_UP和V_SMP_ASMP_RAMP_DN状态。在此实例中，这将减少任何模式切换的时延。在一些其它实施例中，必须在切换时钟之前使时钟电压斜升。
正如前面指出的，可以使用本文中所描述的方法通过软件/OS预定时钟电压和频率值，并且可以在开始切换之前将时钟电压和频率值预存储或编程到控制器中的C/S寄存器(或其它存储器位置)中。在另一实施例中，系统可以基于实时操作特性或参数在操作期间(根据若干可能的值中的一个)确定时钟电压和/或频率值。接着可将这些值(或这些值的标识符)存储在C/S寄存器(或一些其它存储器位置)中。
当从ASMP模式切换至SMP模式时遵循类似的过程。在状态360中，处理系统200以ASMP模式操作。当接收到切换命令(SELECT_ASMP_MODE-未确证)时，输入状态370(SMP_CLK_WU)，其中SMP时钟(CLK)被启用和激活(使用SMP时钟启用信号)并“预热”。在完成预定预热时间(定时器)后，输入状态380(V_ASMP_SMP_RAMP_UP)，其中所有操作供电电压V0、V1、V2、V3(必要时)提高到预定最大电压电平(MAX)。预定最大电压电平等于(或高于)V1、V2、V3、V4目前在ASMP模式中供应的最高电压电平(或在所述电平高于V1、V2、V3和V4的所有电平时等于期望的SMP电压电平V_SMP)。例如，如果四个处理器目前在1.2伏、1.9伏、1.7伏和1.7伏下操作(在ASMP模式中)，并且在SMP模式中，四个处理器将分别在1.5伏下(V_SMP)操作，那么所有操作电源电压V1、V2、V3和V4提高到1.9伏(或更高)。
在这四个操作供电电压达到预定最大电压(MAX)之后，输入状态30(ASMP_SMP_CLK_SWITCH)。在此状态390中，时钟切换信号得到确证并且处理器210和存储器220的时钟(全部可能不同于SMP时钟信号CLK的频率)从ASMP时钟信号CLK0、CLK1、CLK2、CLK3切换至SMP时钟信号CLK。如图所示，复用器272被切换为输出SMP时钟信号(CLK)而不是ASMP时钟信号。与此同时，带旁路的CDC电路230也被设置为使用时钟域电路操作(并停用旁路模式)，使得SMP时钟信号能够行进通过带旁路的CDC电路230中的时钟域电路。另外，此时，可以去激活由时钟产生电路250产生的ASMP时钟信号。
在这些事件完成之后，输入状态395(V_ASMP_SMP_RAMP_DN)，其触发操作电源电压V1、V2、V3、V4的斜降过程。因为所有处理器210(和存储器220)在MAX操作电源电压(在以上实例中为1.9伏)下操作，并且在SMP模式中的期望操作电源电压为V_SMP(在以上实例中为1.5伏)，其低于当前电压电平(在此实例中为1.9伏)，所以所有操作电源电压V1、V2、V3和V4降低到在SMP模式中期望的V_SMP电平(1.5伏)。
在操作电源电压斜降(例如，设置为在SMP模式中的每个处理器的期望SMP电压电平)之后，输入状态310。在此状态中，处理系统200现在以SMP模式操作，其中210a/220a、210b/220b、210c/220c和210d/220d等对应的处理器/存储器组合中的每一个根据单个时钟和电压信号组合CLK/V_SMP操作。
应理解，在不同实施例中，可以省略或绕过FSM 262执行的一个或多个步骤。例如，如果所有电压相同，则可以无需并可以省略V_ASMP_SMP_RAMP_UP和V_ASMP_SMP_RAMP_DN状态。在此实例中，这将减少任何模式切换的时延。在一些其它实施例中，必须在切换时钟之前使时钟电压斜升。
现转向图4，示出(图2中示出的)时钟复用器272的一个电路实施方案。在此实施例中，时钟复用器272是“无干扰的”，这意味着在切换期间不存在干扰。可以针对时钟复用器272使用其它合适的电路实施方案，且本领域一般技术人员将容易理解的是，可以使用其它电路执行无干扰复用器切换。
转向图5，示出(图2中示出的)带旁路的CDC电路230的一个电路实施方案。应理解，在现有技术ASMP系统(见图1)中，CDC电路130各自包含设置在对应的处理器210与二级缓存部分220之间的两个异步跨时钟域(clock domain crossing，CDC)电路131a、131b。如将了解，异步CDC电路131在本领域中是已知的，因此，本领域一般技术人员将理解如何实施此类功能。这些CDC电路和/或其功能也可以在本领域中称为时钟切换电路，或称为处理器与二级缓存之间的异步FIFO桥。
如图5所示，带旁路的CDC电路230进一步包含与异步CDC电路131a相关联的第一复用器272a、第一分用器273a和第一旁路管线231a。如图5所示，第二复用器272b、第二分用器273b和第二旁路管线231b与异步CDC电路131b相关联。当在CDC电路230中在模式之间(例如，在CDC异步模式与同步旁路模式之间)切换时，CDC电路230执行“无干扰”切换以确保没有因潜在干扰所致的故障。
本领域一般技术人员将理解，在SMP模式(Select_ASMP_CLK信号未得到确证)中，来自处理器(例如，210a)的数据在前往二级缓存(例如，220a)时绕过异步CDC电路131a，而来自二级缓存(例如，220a)的数据在前往处理器(例如，210a)时绕过异步CDC电路131b。相反，当在ASMP模式(Select_ASMP_CLK信号得到确证并且Cache_CLK和CPU_CLK信号可以不同)中时，来自处理器(例如，210a)的数据在前往二级缓存(例如，220a)时通过异步CDC电路131a处理，而来自二级缓存(例如，220a)的数据在前往处理器(例如，210a)时通过异步CDC电路131b处理。异步CDC电路131a、131b用以确保根据预定义顺序的从一个时钟域到另一时钟域的数据传送，例如，首先接收到的数据首先输出。与一个时钟域中的时钟同步的传入数据将与另一时钟域中的时钟重新同步。异步FIFO通常为接口处的数据缓存器提供一些时延。
当在同步模式中时，通常将根据CPU_CLK自CPU_CLK(例如，除以1或除以3)导出Cache_CLK。换句话说，它们可以相等，并且CPU_CLK通常是Cache_CLK的整数倍(例如，CPU_CLK＝3*Cache_CLK)。两个时钟在本质上是同步的。数据通常以少得多的时延同步跨越接口。
复用器272a、272b可以与图4中示出的无干扰时钟复用器272相同。分用器273a、273b可以在本质上或电路上类似于复用器，但是执行分用功能。在一个优选实施例中，这些分用器也是无干扰的(执行无干扰切换)。
现转向图6，示出说明根据本发明的处理系统200a的另一实施例的详图。处理系统200a与图2中示出的处理系统200相同，除以下两点外：(1)CLK_0信号用作当处于ASMP模式时的CLK_0信号和当处于SMP模式时的CLK(SMP)信号两者；以及(2)CLK_ch0信号用作当处于ASMP模式时的CLKch_0信号和当处于SMP模式时的CLKch(SMP)信号两者。这排除了对与处理器/二级缓存对(210a、220a)相关联的前两个复用器272的需要。另外，提供修改后的时钟产生模块250以实施这些时钟信号差异，并且还包含了修改后的FSM 262a。
如将了解，图6中示出的处理系统200a进一步包含FSM 262a执行或实施的过程或方法300a。如将了解，FSM 262a的过程/功能与FSM 262的过程/功能相同，除排除了状态机中的状态360以外。图6A示出FSM 262a，与图3A中示出的FSM 262相比，容易理解的是，所有其余的状态和转换基本上相同。如将了解，FSM 262a的过程或方法流程类似于图3B和3C中示出的FSM 262的过程或方法流程，除如所论述的修改以外。出于简洁的目的，本文中已经省略这些类似的过程或流程图。
现转向图7，示出说明根据本发明的另一处理系统200b的更具体实施例的详图。处理系统200b类似于图2中示出的处理系统200，除多处理器内核和缓存子系统205b包含特定架构外。图7示出并入特定架构-具有八个(8)处理器内核710(a到h)和两组(2)二级缓存720(a到b)的ARM的Big-Little多处理器子系统的本发明教示的实例应用。基于两组二级缓存，系统200b仅需要两级处理器/二级缓存对。此外，在其中示出的包含230、240、250、260和270的各种组件可以与图2中示出的那些组件相同，并且当考虑到处理器和缓存子系统205b的特定架构时这些组件可能需要进行一些轻微修改。本领域技术人员将容易理解这些修改。另外，在其它实施例中描述的概念，例如在图6中示出的概念，也可以在图7的系统中实施。
除上文(相对于图1到8)所描述的用于实施SMP与ASMP之间的切换的示意性组件、硬件和方法之外，本发明还进一步描述启动和控制模式切换的实例方法和过程。
引入SMP与ASMP之间的动态模式切换，其可以基于业务类型、处理器等待时间、负荷不平衡信息和/或功耗。如将了解，可以分析其它因素和其它类型的信息并形成改变(或维持)模式的决策基础。例如，可以在负荷轻时、或在负荷重因而使用了所有CPU内核时和/或在一级缓存未命中率高时选择SMP模式，而针对重的和/或不平衡的负荷可以选择ASMP模式。
也可以例如基于处理类型(例如，计算密集、时间关键、等)或特定应用或应用程序(例如，应用程序选择使用哪种模式)实施静态(即，手动)模式切换。
本文中还描述了可以用来实时促进智能模式选择的学习机构或过程。例如，学习系统可以确定SMP或ASMP模式是否将针对特定业务或处理情境消耗较低功率。
现转向图8，在概念上示出启动和控制SMP/ASMP模式切换的架构(例如，方法、过程、系统)800。模式选择可以基于期望的处理或应用程序的类型以及其它信息或因素。如图所示，处理或应用程序802可以是浏览器应用程序802a、流媒体应用程序802b、游戏应用程序802c或导航802d。还可以考虑其它因素/信息804。
举例来说，假设流媒体应用程序802b需要多处理，模式选择设备810确定应以SMP模式还是ASMP模式执行与所述应用程序相关联的处理任务。系统软件/OS进行此确定并做出决策。系统可以分配单个处理器向控制器发布命令，但是通常在系统层级/OS层级实施决策。此决策可以基于静态信息、动态信息或其组合。在一个实例中，可以预定所有视频编码应用程序将使用SMP模式。在另一实例中，所有视频流媒体应用程序将使用ASMP模式，除非CPU的当前负荷如此重以致使用所有CPU内核。可以编程并使用其它变化形式以实施有关是否从一个模式切换至另一个模式的决策。
在一个实施例中，当要求单处理任务时可以查询查找表。在另一实施例中，当存在多处理任务时，功率比较可为用于选择模式的因素。例如，当用户在听音乐的同时正在写电子邮件，则可以选择ASMP。
在确定应选择哪种模式之后，设备810发出关于SELECT_ASMP_MODE控制信号的适当的信号(例如，高/低)(见图2)。如将了解，当前操作模式可已经是选中的模式(且在此情况下SELECT_ASMP_MODE信号将不转换)。
取决于SELECT_ASMP_MODE信号，系统200将以ASMP模式(820)或SMP模式(830)操作。当在ASMP模式中时，内核1(元件210a、220a、230a)、内核2(元件210b、220b、230b)、内核3(元件210c、220c、230c)以及内核4(元件210d、220d、230d)各自以独立的时钟信号/频率和电源电压操作。当在SMP模式中时，内核1到内核4以相同的时钟信号/频率和电源电压操作。上文已经更充分地描述了SMP和ASMP模式(和模式切换)的细节。
现转向图9，示出根据本发明的实例模式切换方法或过程900。在系统200的操作期间，连续监控一级缓存(特定于处理器内核)未命中率(步骤902)。将未命中率与预定阈值进行比较(步骤904)。如果此未命中率高(超出阈值)，过程确定系统200的当前处理模式是否是ASMP且其它CPU的负荷是否重/轻(使用另一阈值)(步骤906)。如果是，系统200从ASMP模式切换至SMP模式(步骤908)。如果否，系统200继续处于ASMP模式。
如果一级缓存未命中率不高，过程确定系统200的当前处理模式是否是SMP且处理负荷是否重且不平衡(步骤910)。如果是，系统200从SMP模式切换至ASMP模式(步骤912)。如果否，系统200继续处于SMP模式。
图9中示出的过程900还包含任选的智能学习过程。当系统200从ASMP模式切换至SMP模式(步骤908)或从SMP模式切换至ASMP模式(步骤912)时，将与对切换的确定相关的情境信息记录在学习系统数据库中(步骤920)。情境信息可以是系统做出对切换模式的决策所使用的任何部分或全部信息。在示出的实例中，情境信息可以包含一级缓存未命中率和负荷信息(轻/重，平衡/不平衡)。
现转向图10，示出基于历史数据和来自先前经验的理解的模式切换方法或过程100的实例。在操作期间，系统200定期获得动态系统信息(例如，当前情境信息)并搜索学习系统数据库(步骤1002)。将当前情境信息与存储在学习系统数据库中的情境信息进行比较以确定是否存在匹配(步骤1004)。如果是，系统200根据与匹配情境信息相关联的信息在ASMP模式与SMP模式之间切换(步骤1006)。如将了解，这可以产生模式切换，但也可以使得维持当前模式操作。如果否，系统执行动态SMP/ASMP选择和学习系统训练，例如图9中描述的过程/方法。
图11示出根据本发明的实例静态模式切换方法或过程1100。一般来说，此过程基于静态或“手动”信息或因素1102确定系统200应以SMP模式还是ASMP模式操作。例如，可以基于多种信息或因素“静态地”分配哪种模式的确定，多种信息或因素例如用户配置文件1102a、应用程序管理1102b、功率节省模式1102c和其它信息或要求1102n。
系统200基于适用的信息或输入确定其应以SMP模式还是ASMP模式操作(1104)。例如，如果指定用户预置文件与特定模式相关联，意味着与指定用户相关联的处理应始终以特定模式来执行，那么系统200将在必要时切换至特定模式以进行处理。在另一实例中，如果特定应用程序应始终以一个模式来执行，那么系统200将以特定模式执行针对所述应用程序的处理，并且将在必要时切换。在又另一实例中，如果系统200位于功率节省模式中，那么所述模式可要求系统200以ASMP或SMP模式操作，无论哪个模式均已经被编程为将节省功率的模式。
如图所示，系统200确定应以SMP模式(或ASMP模式)执行处理任务。如果应使用SMP模式而系统目前并不处于SMP模式，那么系统从ASMP模式切换至SMP模式(步骤1106)。类似地，如果应使用ASMP模式(不是SMP模式)而系统目前处于SMP模式，那么系统从SMP模式切换至ASMP模式(步骤1108)。
如将了解，在一个实施例中，本文中所描述的系统、过程、方法和设备可以用于移动环境中，包含并入移动设备/小型计算设备或基站内等。此类设备可以例如用于传输和/或接收无线信号。所述设备可以是任何合适的终端用户设备，并且可以包含例如用户设备/装置(user equipment，UE)、无线传输/接收单元(wireless transmit/receive unit，WTRU)、移动台，固定或移动用户单元、寻呼机、蜂窝电话、个人数字助理(personal digitalassistant，PDA)、智能电话，膝上型电脑，计算机，触摸垫、无线传感器、可穿戴电子设备或消费型电子设备等此类设备(或可以称为此类设备)。
设备将包含至少一个处理系统200(如本文所描述)，所述处理系统实施设备的各种处理操作。这可以包含例如信号编码、数据处理、视频/音频处理、功率控制、输入/输出处理或针对设备预期的任何其它功能。
处理系统200还支持本文中所描述的方法和教示，并且可以包含另外的组件和处理器(例如，微控制器、数字信号处理器、现场可编程门阵列或专用集成电路)。
结合处理系统200的设备还可包含至少一个收发器，其用于调制数据或通过至少一个天线传输的其它内容。收发器还用于解调制数据或通过至少一个天线接收到的其它内容。每个收发器包含产生用于无线传输的信号和/或处理无线接收到的信号的任何合适结构。每个天线包含用于传输和/或接收无线信号的任何合适结构。在设备中可以使用一个或多个收发器，且可以使用一个或多个天线。
这些设备还可包含一个或多个输入/输出设备以促进与用户的交互。每个输入/输出设备包含用于向用户提供信息或从用户接收信息的任何合适结构，例如扬声器、麦克风、小键盘、键盘、显示器或触摸屏。
另外，这些设备可以使用上文所描述的存储器，或可以包含其它存储器，用于存储由设备使用的、产生的或收集的指令和数据。例如，存储器可以存储由处理系统200执行的软件或固件指令。其它存储器可以包含任何合适的易失性和/或非易失性存储和检索设备。可以使用任何合适类型的存储器，例如随机存取存储器(random access memory，RAM)、只读存储器(read only memory，ROM)、硬盘、光碟、用户识别模块(subscriber identitymodule，SIM)卡、记忆棒、安全数字(secure digital，SD)存储卡等。
本领域技术人员已知关于移动/小型计算设备的额外细节。由此，为了清楚起见，此处省略这些细节。
本文中论述的图12至图19，以及在所述专利文档中说明的各种实施例和下文描述的本发明的原理仅借助于说明，而不应以任何方式理解为对本发明范围的限制。本领域技术人员将理解，本文中描述的原理可以通过任何类型的设置合理的设备或系统来实施。
一般来说，在本申请案中相对于图12到19示出的实施例描述一种具有可在SMP与ASMP这两种操作模式之间切换的多个处理器/内核的处理系统。所述系统包含实现这两种模式之间的控制和切换的硬件装置。在硬件内，当从操作系统(operating system，OS)或其它软件/硬件接收到在SMP与ASMP之间进行切换的切换命令后，执行一连串或一系列动作以控制多个处理器和存储器的时钟和电压。切换命令的产生可以按需要基于一个或多个因素，例如负荷、缓存未命中率、功耗原因等。装置确保系统在从一个模式转换为另一个模式期间不发生故障，并且处理器/存储器的时钟无干扰地切换。所述装置/方法将软件/OS干预减到最小并具有更快的模式切换速度。
图12到19中描述的实施例类似于图1到11中描述的那些实施例，然而，ASMP模式通常是指这样的多处理：使用一组(多个)内核，其中能够使用与组内的其它内核相同时钟频率和相同电源电压操作的至少一个内核(或更多，但不到全部内核)被动态地切换或用于使用不同时钟频率和电源电压。以此方式，该组内核以SMP模式或ASMP模式操作，但是该组中的至少一个(并非全部)内核具有不同的时钟频率和电源电压。
如将了解，本文中所使用的术语“内核”可以指单个处理器、CPU或处理内核。该定义还可以扩展成描述或指代具有多个处理器、CPU或处理内核的“内核”。因此，本文中术语“内核”的使用不限于单个处理元件，而是可包含一组相同的处理元件。另外，术语“内核”、“处理器”和“CPU”可以在本文中可互换地使用且在本文中可互换地使用。
除在SMP模式与ASMP模式之间动态切换之外，所描述的这些各种实施例还可在其中在一组内核内接通/关掉一个或多个内核的不同方法和系统中使用。
现转向图12，示出说明根据本发明的处理系统1200的详图。
一般来说，处理系统1200包含可在SMP和ASMP这两种操作模式之间切换的一组(多个)处理器。在SMP模式中，所有处理器使用相同的时钟频率和电源电压操作，而在ASMP模式中(在下文描述的不同实施例中)，至少一个第一处理器用于使用(1)与其余处理器的时钟频率和电源电压不同的时钟频率和电源电压或(2)与其它处理器相同的时钟频率和电源电压操作。
所述系统包含实现第一处理器在两个不同时钟频率和电源电压之间的控制和切换的硬件装置。在硬件内，当从操作系统(operating system，OS)或其它软件/硬件接收到在SMP与ASMP之间进行切换的切换命令后，执行一连串或一系列动作以控制第一处理器和存储器的时钟和电压。切换命令的产生可以按需要基于一个或多个因素，例如负荷、缓存未命中率、功耗原因等。装置确保第一处理器在从一个模式转换为另一个模式期间不发生故障，并且处理器/存储器的时钟无干扰地切换。所述装置/方法将软件/OS干预减到最小并具有更快的模式切换速度。
如图所示，处理系统1200包含多处理器内核和缓存子系统1205，所述子系统具有包含1210a(CPU A)、1210c(CPU C)、1210d(CPU D)和1210b(CPU B)的多个处理器1210，所述多个处理器具有相对应的二级缓存存储器部分1220(1220a和1220b)、跨域时钟(cross-domain clock，CDC)电路1230a和带旁路的CDC电路1230b。虽然示出四个处理器1210(以及相应存储器和电路)，但是处理器的数目可以更少或更多，但是将包含至少两个。如将了解，每个处理器1210可以包含一个或多个处理器。
处理系统1200进一步包含电源管理控制(power management control，PMIC)电路1240，用于产生至少两个电源电压信号(例如，V0、V1)以用于向处理器、缓存和CDC供电。类似地，时钟产生电路1250产生具有各种预定时钟频率的多个时钟信号以用于处理器、缓存和CDC的计时操作。
在一个实施例中，除PMIC电路1240之外，处理系统1200设置于或以其它方式位于单个集成半导体衬底/裸片上(或在设置在多衬底IC封装内的多个半导体衬底内)。在另一实施例中，PMIC电路1240也可以包含于单个集成半导体衬底/裸片上。
如图所示，处理系统1200还包含控制器1260(所述控制器也可以称为模式控制器)和时钟切换电路(或模块)1270。如将理解，控制器1260输出各种控制信号用于控制时钟产生电路1250、PMIC电路1240、“带旁路的CDC电路”1230b和时钟切换电路1270的功能和操作。
时钟产生电路1250包含用于产生多个时钟信号所必需的电路和元件，包含：用于总体控制所有处理器210的操作速度的一个SMP处理器时钟信号(CLK)、用于控制缓存部分1220a的操作速度的一个SMP存储器时钟信号(CLKch)、使得能够独立控制处理器1210b的操作速度的至少一个ASMP处理器时钟信号(CLK0)、以及使得能够独立控制缓存存储器部分1220b的操作速度的至少一个ASMP存储器时钟信号(CLKch0)。通过电路1250无干扰地启用或停用任何这些时钟。时钟产生电路1250还产生供控制器1260使用的控制器时钟信号(CLK_FSM)。
PMIC电路1240包含用于产生供子系统1205的对应部分使用的多个操作电源电压或信号所必需的电路和元件。如图所示，PMIC电路1240产生并输出为处理器供电的至少两个操作电源电压(V0、V1)。如图所示，操作电源电压V0为处理器1210a、1210c、1210d和与这些处理器相关联的缓存存储器部分1220a供电。操作电源电压V1为处理器1210b、其相关联的缓存存储器部分1220b和带旁路的CDC电路1230b供电等。如本领域技术人员将理解，当处理器/存储器在较高时钟速度下操作时，需要且可能必需也以较高电源电压操作所述处理器/存储器。另外，当不使用内核时，可以将其功率降级和/或停用时钟。例如，可以停用处理器1210b的操作电源电压V1和/或可以停用处理器1210b的时钟输入(例如，没有输入时钟)。
将理解，时钟产生电路1250还可包含实现所产生时钟信号中的每一个的可编程性的功能和电路。在一个实施例中，时钟信号中的每一个可以针对许多可能频率中的一种可编程(例如，CLK可以在例如300Mhz到3GHz的范围之间可编程)。在另一实施例中，仅某些时钟信号可以是可编程的，而在其它实施例中，每个时钟信号的频率是预定且固定的。在又另一个实施例中，频率可以相对于彼此固定，但是可以作为一组可编程。
类似地，PMIC电路1240也可包含为所产生操作供电电压V0、V1中的每一个提供可编程性的功能和电路。在一个实施例中，每个电源可以针对许多可能电压电平中的一种可编程(例如，电压可以在例如0.5伏和3.3伏的范围之间可编程)。在另一实施例中，仅某些供电电压可以是可编程的，而在其它实施例中，每个电源的电压电平是预定且固定的。在又另一个实施例中，电压电平可以相对于彼此固定，但是可以作为一组可编程。虽然未示出，但在另一实施例中，除示出的两个操作供电电压之外还可以产生基极操作供电电压。在这种情况下，基极供电电压和另一个供电电压可以用作至复用电路(类似于时钟切换电路1270中示出的复用器1272)的输入。
模式或切换控制器1260包含有限状态机(finite state machine，FSM)1262、一个或多个定时器1264和一个或多个存储寄存器1266(例如配置或状态寄存器)。控制器1260用以响应于切换命令(SELECT_ASMP_MODE)的确证而控制并执行一系列动作或过程。因此，在示出的实施例中，当切换命令确证/未确证时操作模式在ASMP模式与SMP模式之间切换。可以使用各种方法和机构来产生切换命令，下文相对于图13和16描述一些实例。
使用启用信号(ENABLE_ASMP_CLKS、ENABLE_SMP_CLK)，控制器1260控制时钟产生模块1250以在SMP/ASMP切换之前启用时钟。控制器1260还控制PMIC电路1240模块以在切换之前(和在切换之后)对操作电源电压V0、V1进行编程或改变所述操作电源电压。在一个实施例中，如果PMIC电路1240在处理器外部(例如，芯片外)，控制器1260可以经由SPMI/SBI/MIPI等通信总线或接口与PMIC电路1240通信。如果PMIC电路不是外部电路，可以使用其它通信路径。
可以响应于各种事件及通过处理系统1200内或处理系统1200外部的各种元件产生切换命令(SELECT_ASMP_MODE)。在示出的实施例中，从多处理器内核和缓存子系统1205产生切换命令，但在其它实施例中可以通过其它源产生切换命令。
当处理器1210b出现从SMP时钟到ASMP时钟的实际切换时(且反之亦然)，控制器1260产生ASMP选择信号(SELECT_ASMP_CLK)，使用时钟切换电路1270内的复用器1272使ASMP时钟信号(CLL0)选择性地复用到处理器1210b。如所理解，用于ASMP模式中的处理器/CPU内核1210b的时钟标示为CLK0，而用于SMP模式中的其余处理器/CPU内核1210a、1220c、1210d的时钟标示为CLK。因此，SELECT_ASMP_CLK信号无干扰地选择处理器1210b将使用哪个时钟(CLK0或CLK)。在一个实施例中，当确证SELECT_ASMP_CLK时(逻辑高或“1”)，选择时钟信号CLK0并输入到处理器/内核1210b。当未确证SELECT_ASMP_CLK时(逻辑低或“0”)，选择时钟CLK并输入到处理器/内核1210b。根据FSM 1262通过使用一个或多个定时器1264控制切换期间的各种事件和动作的定时。如将在下文更详细地描述，会使用时钟预热期和电压斜升/斜降期。可以通过软件或其它方法预编程或预设这些值并存储在控制器中的C/S寄存器或其它存储器位置(未示出)中。
处理系统1200中示出的大多数元件将与图2的处理系统200中示出的对应元件相同或类似(例如，1210b与210b相同或类似等等)。如将了解，虽然并没有特别地以参考标号标识，但是可以包含各种其它逻辑电路，例如，电平转换。通常在信号跨越电源域时使用电平转换。
就CDC电路1230b来说，应理解，在SMP模式(Select_ASMP_CLK信号未确证)中，来自处理器1210b的数据在前往二级缓存1220b时绕过异步CDC电路131a，而来自二级缓存1220b的数据在前往处理器1210b时绕过异步CDC电路131b。(见图5和CDC电路的随附描述)。相反，当在ASMP模式(Select_ASMP_CLK信号得到确证并且Cache_CLK和CPU_CLK信号可以不同)中时，来自处理器1210b的数据在前往二级缓存1220b时通过异步CDC电路131a处理，而来自二级缓存1220b的数据在前往处理器1210b时通过异步CDC电路131b处理。异步CDC电路131a、131b用以确保根据预定义顺序的从一个时钟域到另一时钟域的数据传送，例如，首先接收到的数据首先输出。与一个时钟域中的时钟同步的传入数据将与另一时钟域中的时钟重新同步。异步FIFO通常为接口处的数据缓存器提供一些时延。
现转向图13，在概念上示出启动和控制系统1200内的SMP/ASMP模式切换的架构(例如，方法、过程、系统)1300。模式选择可以基于期望的处理或应用程序的类型以及其它信息或因素。如图所示，处理或应用程序1302可以是浏览器应用程序1302a、流媒体应用程序1302b、游戏应用程序1302c或导航1302d。还可以考虑其它因素/信息1304。
举例来说，假设流媒体应用程序1302b需要多处理，模式选择设备1310确定应以SMP模式还是ASMP模式执行与所述应用程序相关联的处理任务。系统软件/OS执行此确定并作出决策。系统可以分配单个处理器向控制器发布命令，但是通常在系统层级/OS层级实施决策。此决策可以基于静态信息、动态信息或其组合。在一个实例中，可以预定所有视频编码应用程序将使用SMP模式。在另一实例中，所有视频流媒体应用程序将使用ASMP模式，除非系统的当前负荷如此重以致使用所有处理器/CPU/内核。可以编程并使用其它变化形式以实施有关是否从一个模式切换至另一个模式的决策。
在一个实施例中，当要求单处理任务时可以查询查找表。在另一实施例中，当存在多处理任务时，功率比较可为用于选择模式的因素。例如，当用户在听音乐的同时正在写电子邮件，则可以选择ASMP。
在确定应选择哪种模式之后，设备1310发出关于SELECT_ASMP_MODE控制信号的适当的信号(例如，高/低)(见图12)。如将了解，当前操作模式可已经是选中的模式(且在此情况下SELECT_ASMP_MODE信号将不转换)。
取决于SELECT_ASMP_MODE信号，系统1300将以ASMP模式(1320)或SMP模式(1330)操作。当在SMP模式1330中时，内核A(元件1210a、1220a、1230a)、内核C(元件1210c、1220a、1230a)、内核D(元件1210d、1220a、1230a)以及内核B(元件1210b、1220b、1230b)以相同的时钟信号/频率和电源电压(CLK/VDD)操作。当在ASMP模式1320中时，内核A、C和D以相同的时钟信号/频率和电源电压(CLK1/VDD1)操作，而内核B以与内核A、C和D不同的时钟信号/频率和电源电压(CLK2/VDD2)操作。本文中已经描述了SMP/ASMP模式(和模式切换)的细节。
应理解，图13的架构(方法或过程)1300的描述和元件与图8的架构(方法或过程)1300中示出的对应元件相同/类似，但是具有不同的时钟和电压配置。
现转向图14A和14B，示出图12中示出的处理系统1200的替代和简化方框图。
在图14A中，内核A、C和D(1210a、1210c、1210d)耦合到单个操作供电电压1405(VDD)并耦合到单个时钟信号1410(clk)，而内核B(1210b)耦合到操作供电电压1415(VDDb)并耦合到时钟信号1420(clkb)。在此配置中，可以通过由单独的输入/输出终端供应的单独的电压轨提供VDDb电源1410。
在图14B中，内核A、C和D(1210a、1210c、1210d)以类似方式耦合到单个操作供电电压1405(VDD)并耦合到单个时钟信号1410(clk)。内核B(1210b)以类似方式耦合到操作供电电压1415(VDDb)并耦合到时钟信号1420(clkb)。然而，内核B耦合到衍生自供电电压1405的操作供电电压1430(VDDb)。稳压器1440接收VDD、产生供电电压VDDb并(取决于选择的模式)输出VDDb或VDD到内核B。稳压器1440可以是芯片上的，并且包含旁路模式或功能(未示出)，例如低压差(low dropout，LDO)稳压器或开关电源(switch-mode power supply，SMPS)。因此，VDDb 1312衍生自VDD。在旁路模式中，VDDb＝VDD。另外，可以通过停用稳压器1440由此关闭内核B将VDDb功率降级。如将了解，可以使用复用器实施稳压器的旁路功能并通过状态机或其它软件过程控制稳压器的旁路功能。
如将了解，在一个实施例中，在图12中示出，两个供电电压VDD、VDDb和两个时钟信号clk、clkb分别是两个操作供电电压V0、V1和两个时钟信号CLK、CLK0。
除示意性组件之外，上文相对于图12到14的系统所描述的用于实施SMP模式与ASMP模式之间的切换的硬件和方法、上文相对于图8到11所描述的用于启动和控制SMP与ASMP之间的模式切换的实例方法和过程也可以应用于这些系统。必要时，本领域技术人员将能够易于修改那些实例方法和过程，以使得所述实例方法和过程适当和/或适用于图12到14中描述的系统(以及下文描述的那些系统)。
下文在图15中描述具有四(4)个处理器/内核(A、B、C、D)的系统中的多处理的各种实例。这些实例仅是出于说明性目的，并可以使用不同的实施方案、方法和标准，包含具有多于或少于4个处理器/内核(不同数目的处理器/内核)和/或使再多一个处理器/内核闲置(断电、睡眠模式等)的系统。例如，当处理要求为低时，可以关闭一个或多个选择处理器/内核。一般来说，图15示出在ASMP模式1320或SMP模式1320中使用不同数目的处理器/内核(内核A、B、C和D)的实例。这些内核对应于图12的系统中示出的内核。
方框1510a、1510b和1510c示出以SMP模式(1330a、1330b、1330c)操作的处理器/内核的三个不同配置。类似地，1500a、1500b和1500c示出以ASMP模式(1320a、1320b、1320c)操作的处理器/内核的三个不同配置。
方框1510a示出以SMP模式操作的具有第一处理器/内核配置的系统，其中内核C和D已关闭且内核A和B正运行。在SMP模式中，内核A和B在相同时钟频率和供电电压(CLK/VDD)下操作，并且内核B还用于接收CLK/VDD(例如，CLK、CLKch，且V1等于V0，见图12)。方框1500a示出这种相同的但是处于ASMP模式的处理器/内核配置。在ASMP模式中，内核A和B在不同的时钟频率和供电电压下操作，其中内核A在CLK1/VDD1下操作，内核B在CLK2/VDD2(例如，CLK0、CLKch0，且V1不同于V0，见图12)下操作。
方框1510b示出以SMP模式操作的具有第二处理器/内核配置的系统，其中内核D已关闭且内核A、C和B正运行。在SMP模式中，内核A、C和B在相同时钟频率和供电电压(CLK/VDD)下操作，并且内核B还用于接收CLK/VDD(例如CLK、CLKch，且V1等于V0，见图12)。方框1500b示出这种相同的但是处于ASMP模式的处理器/内核配置。在ASMP模式中，内核A和C在相同时钟频率和供电电压CLK1/VDD1下操作，内核B在不同的时钟频率和供电电压CLK2/VDD2(例如，CLK0、CLKch0，且V1不同于V0，见图12)下操作。
方框1510c示出以SMP模式操作的具有第三处理器/内核配置的系统，其中所有内核A、B、C和D正运行。在SMP模式中，内核A、C和D在相同时钟频率和供电电压(CLK/VDD)下操作，并且内核B还用于接收CLK/VDD(例如CLK、CLKch，且V1等于V0，见图12)。方框1500c示出这种相同的但是处于ASMP模式的处理器/内核配置。在ASMP模式中，内核A、C和D在相同时钟频率和供电电压CLK1/VDD1下操作，内核B在不同的时钟频率和供电电压CLK2/VDD2(例如，CLK0、CLKch0，且V1不同于V0，见图12)下操作。
在一个实施例中，当仅需要两个处理器/内核时，系统将使用内核A(或内核C或内核D)和内核B，从而为该组提供灵活性以在SMP模式与ASMP模式之间进行切换。当需要额外处理能力时，可以使用其余的内核中的一个或两个，同样仍为该组提供灵活性以在SMP模式与ASMP模式之间进行切换。如将了解，可以响应于上文描述的任何标准或信息进行SMP模式与ASMP模式之间的切换。另外，在本文中描述的任何实施例(并改变CLK和VDD)中，在SMP模式与ASMP模式之间进行切换所实施的方法/过程可以与相对于图3A、3B和3C描述的方法/过程相同或类似。虽然这会要求一些修改或重新设置，但是本领域一般技术人员将能够使用图3A、3B和3C作为指导来实施模式之间的切换。
系统1200的架构相比于系统200明显减少了与SMP/ASMP动态切换相关联的成本以及硬件/软件复杂度。例如，在具有四个处理器/内核的MP系统中，对根据系统1200(其中仅一个处理器可动态配置)配置的系统的附加成本是相较于根据系统200(其中所有四个处理器可动态配置)配置的系统的附加成本的约三分之一。
测试和调查已经显示，在大多数情况下，可以通过两个处理器满足处理要求，并且在大多数情况下这两个处理器将以不平衡的负荷运行。在以两个处理器内核A和B操作的系统1200中(见图12、以及图15中示出的配置1320a和1330a)，SMP模式与ASMP模式之间的适当切换可以使电源效率最佳。类似地，为了获得最大性能，所有四个处理器内核A、B、C和D可以具有最大时钟频率和电源电压的SMP模式操作，这具有灵活性、功率降低而同时在需要时维持相同高端性能。系统1200提供了Android/iOS/Windows等移动高级操作系统(high leveloperating system，HLOS)的低成本、低功率和高性能之间的有益权衡，并且还适合中低层市场。
本领域一般技术人员将易于理解，如图12到15中所示的“内核”(例如，A、B、C、D)中的一个或多个还可以各自在每个内核内包含两个或更多个处理器。在此类实施例中，每“组”处理器根据功能划分为不同实体(或“内核”)。例如，内核A可以包含三个处理器，而内核可以包含两个处理器。在SMP模式中，五个处理器全部在相同时钟频率和电源电压下操作。在ASMP模式中，内核B中的处理器总体切换为不同的时钟频率和电源电压。如将了解，可以基于或至少部分地基于激活/去激活系统中的处理器的决策来进行在SMP模式与ASMP模式之间切换的决策。下文相对于图18到19进一步对此进行说明。
现转向图16，示出类似于图13中示出的架构(例如，方法、过程、系统)1300的替代实施例1600。类似地，模式选择可以基于期望的处理或应用程序的类型以及其它信息或因素。
系统1600与1300之间的主要区别在于，在系统1600中，存在两个或更多个处理器/内核(内核B、内核E等)，其可动态配置以在与所有其它处理器/内核相同的时钟频率和供电电压下操作(SMP模式)或在与其它处理器/内核中的一些不同的时钟频率和供电电压下操作(ASMP模式)。换句话说，存在与图13的系统1300中的内核B类似的多个处理器/内核。
当在ASMP模式中时，整组可以分类为包含两个子组1610和1620。在子组1610中，子组内的所有处理器/内核(例如，内核A、内核C等)仅在单个时钟频率和供电电压下操作，意味着每个处理器/内核将在一种时钟频率和供电电压(CLK1/VDD1)下操作。在子组1620中，所述子组内的处理器/内核(例如，内核B、内核E等)中的每一个在与CLK1/VDD1不同的时钟频率和供电电压(例如，CLK2/VDD2)下操作。因此，子组1620内的处理器/内核可动态选择以在某一多个时钟频率和供电电压(例如，CLK1/VDD1、CLK2/VDD2等)下操作，而子组1610内的处理器/内核在指定时钟频率和供电电压(CLK1/VDD2)下静态地操作。
当在SMP模式中时，所有处理器/内核在相同时钟频率和供电电压(CLK/VDD)下操作。应理解，在实践中，CLK/VDD与CLK1/VDD1相同。
如同系统1300一样，取决于SELECT_ASMP_MODE信号，系统1600将以ASMP模式(1320)或SMP模式(1330)操作。当在SMP模式1330中时，所有内核(例如，A、B、C、E等)以相同的时钟信号/频率和电源电压(CLK/VDD)操作。当在ASMP模式1320中时，子组1610内的内核(例如，内核A、C等)以相同时钟信号/频率和电源电压(CLK1/VDD1)操作，而子组1620内的内核(例如，内核B、E等)以与子组1610中的内核不同的时钟信号/频率和电源电压(VCLK2/VDD2)操作。本文中已经描述了SMP/ASMP模式(和模式切换)的细节。类似地，可以基于或至少部分地基于激活/去激活系统中的处理器的决策来进行在SMP模式与ASMP模式之间切换的决策。下文相对于图18到19进一步对此进行说明。
应了解，尽管子组1620内的所有内核总体在相同CLK2/VDD2下操作，但是在另一实施例中，那些内核可以个别地用于在所述组内的多个不同的时钟频率和供电电压下操作(例如子组1620自身也可以具有本地SMP和ASMP模式)。
现转向图17，示出说明其它实施例或架构的两个MP系统1710和1720。所述系统包含n数目个内核，其个别地用于(动态可切换)在多个不同频率下操作，其中n为2或更多。
系统1710包含在第一固定时钟频率/供电电压CLK1/VDD1下操作的内核A和C。内核D在第二时钟频率/供电电压CLK2/VDD2下操作，而内核B在第三时钟频率/供电电压CLK3/VDD3下操作。根据本文中的教示，当系统处于SMP模式时，所有时钟频率和供电电压在系统处于SMP模式中时相等，所有时钟频率和供电电压等于CLK1/VDD1。当在ASMP模式中时，时钟频率/电压对CLK1/VDD1、CLK2/VDD2和CLK3/VDD3不相等。系统1720类似于系统1710，但是示出内核E也用于在第一固定CLK1/VDD1下操作。因此，系统1710、1720包含第一组处理器(在固定CLK1/VDD1下操作)和第二组处理器，在第二组处理器中每个个别处理器可动态切换以在固定CLK1/VDD1下操作(在SMP模式中)或在不同的时钟频率/供电电压(例如，CLK2/VDD2、CLK3/VDD3)下操作。
如将了解，系统1710、1720中可以包含任何n数目个可个别动态切换的(CLK/VDD)内核和/或可以包含任何数目的固定的(CLK1/VDD1)内核。虽然未具体示出，但是系统1710、1720的动态切换功能可以用与图12中所阐述的类似方式实施(含有本领域技术人员已知的必要修改)，也可以用如此文档中所描述的其它方式实施。
下文现在描述关于附图中示出和描述的系统1200的各种操作实例或方法。
在第一个一般操作方案中，当一个或三个或更多个内核有效时，选择SMP模式并且所有有效处理器在相同时钟频率和供电电压下操作。当两个内核有效时，有效处理器中的一个是内核B且另一个有效处理器是内核A、内核C或内核D，并且这两个有效处理器可以在需要时(基于根据图9到11和/或根据其它图或本文中的描述而描述的过程和方法)在SMP模式与ASMP模式之间切换。
在第二个一般操作方案中，当两个内核有效(一个有效内核是内核B)时，两个有效内核用于以ASMP模式操作。当三个或更多个内核有效时，有效内核用于以SMP模式操作。
在第三个操作方案中，当两个内核有效(一个有效内核是内核B)时，两个有效内核最初用于以ASMP模式操作。通过处于ASMP模式的两个有效内核，可以在SMP模式与ASMP模式之间(基于根据图9到11和/或根据其它图或本文中的描述而描述的过程和方法)切换内核。
在本文中引入且描述的另一概念是针对处理器/内核的负荷和利用。在多处理器/内核系统中，并非始终需要所有处理器/内核。当处理要求低时，可以仅需要一个或几个处理器，当处理要求高时，可以需要更多处理器。此概念可以引入或整合到模式选择过程中，或模式选择过程可以至少部分地基于处理计算要求所需的处理器的数量。
在本文中所描述的系统中，可以提供另外的功能(未具体示出)，使得每个内核能够停用时钟和/或功率降级以使处理器/内核处于睡眠模式、停用或关机。这通过(在更少数目的处理器可以应对处理要求时)断开不需要的处理器而使得减小功耗。
可以实施各种过程或方法以确定需要多少处理器来满足当前计算要求。一旦进行了此确定，就可以例如以下段落中描述的任何适当的顺序和/或优先顺序接通/关掉内核。
基于各种计算因素和要求(例如，负荷、队列长度、任务、线程、相依性、CPU请求及其类似物等)，可以根据需要打开/关闭处理器。在图18中示出的一个实施例中，基于任务负荷确定何时应激活额外处理器(或何时应去激活多个有效处理器中的一个)。随着任务负荷1810增大，达到一个点(向上迁移阈值1820)，在此点处期望激活额外处理器来处理增大的负荷。当达到向上迁移阈值1820时，在线引入另一处理器。使用两个有效处理器，任务负荷1810开始减小。当达到一个点(向下迁移阈值1830)时，在此点处期望去激活有效处理器中的一个，因为可以通过一个处理器来处理当前负荷。如图所示，设置两个阈值1820、1830以提供迟滞功能。
以下描述示出应用于系统1200(具有如图12中所示的特定内核A、B、C和D)的此概念。当可以通过单个内核满足处理要求时，使用内核A、C或D中的任一个并关闭其它内核。当处理要求需要两个内核时，使用内核B以及使用内核A、C或D中的任一个并关闭其它两个内核。然而，应了解，当确定需要两个内核时无论哪个单个内核有效都应可能保留为有效内核中的一个。当两个内核有效(一个是内核B)时，使用本文中所描述的各种标准，例如缓存未命中或学习系统，以确定是否在SMP模式与ASMP模式之间进行切换(例如，切换至较低功率)。
当处理要求需要三个内核时，使用内核B以及使用内核A、C或D中的两个。当三个内核有效(一个是内核B)时，可以使用本文中所描述的各种标准，例如缓存未命中或学习系统，以确定是否在SMP模式与ASMP模式之间进行切换(例如，切换至较低功率)。类似地，在计算要求需要所有四个内核的情况下，可以在必要时实施SMP模式与ASMP模式之间的切换。
现转向图19，示出与SMP/ASMP模式选择过程整合的用于添加/移除处理器的过程1900的一般流程图。取决于所使用的特定架构(例如，内核的数目)和所期望的功能或应用，可以对示出的过程作出各种重新设置或修改。如将了解，并未示出可在此类过程中使用的所有步骤或元件。
在单个处理器操作时示出过程1900。当仅需要单个处理器时，MP系统在单个固定的CLK1/VDD1下以SMP模式操作(步骤1910)。在处理操作期间的某一时刻，确定是否需要第二处理器来处理提高的处理要求(或出于一些其它原因)(步骤1915)。可以定期或响应于操作信息作出此确定。
响应于需要另一处理器的确定，根据设计者期望，过程1900沿着三个可能路径1920a、1920a、1920c中的一个进行。这三个替代方案是关于在激活第二处理器后两个有效处理器将默认：(1)SMP模式(1920a)、(2)ASMP模式(1920b)、还是(3)根据操作系统要求或过程模式选择信息起作用并确定应选择SMP模式或ASMP模式(1920c)。
如果选择默认SMP模式(1920a)，那么第二处理器自动地用于接收CLK1/VDD1(当第一处理器也以CLK1/VDD1操作时)并根据CLK1/VDD1操作。相反，如果选择默认ASMP模式(1920b)，那么第二处理器自动地用于接收与CLK1/VDD1(当第一处理器以CLK1/VDD1操作时)不同的CLK2/VDD2并根据CLK2/VDD2操作。如果选择第三默认过程(1920c)，系统将执行“初始”SMP/ASMP模式选择/切换过程(未示出)以确定是否激活第二处理器，使得两个处理器开始以SMP模式或ASMP模式操作。
一旦两个处理器均有效，且(1)以默认SMP模式操作、(2)以默认ASMP模式操作、或(3)以选中的SMP或ASMP模式操作，所述过程继续SMP/ASMP模式选择/切换过程(步骤1930)。在此过程中，MP系统根据各种操作参数(如本文中在上文所描述的在长度上)确定是否在SMP模式/ASMP模式之间动态切换。
同时，系统继续评估对更多或更少计算处理功率等的需要，并且可以确定处理要求是否处于可以使两个有效处理器中的一个不使用的级别(步骤1940)。如果不是，那么过程继续实施选择/切换过程1930。如果是，过程返回至使用单个处理器(在SMP模式中)(步骤1910)。过程还可以确定处理要求是否处于需要第三处理器的级别(步骤1950)。如果不是，那么过程继续实施选择/切换过程1930。如果是，过程进行并激活第三处理器(步骤1960)。如果目前有效的两个处理器处于ASMP模式，那么它们被切换至SMP模式并且所有三个处理器以SMP模式操作。
在另一实施例中(另外参考图15和16)，可以通过一步法或两步法执行SMP模式/ASMP模式之间的切换同时又打开/关闭处理器中的一个。例如，假设系统根据图15中的1500a示出的配置操作(即，ASMP模式，具有2个内核)。当负荷增加且操作系统确定需要第三处理器时，系统可以直接从1500a配置切换为1510b配置(即，SMP模式，具有3个内核)。这是一步式切换，一步式切换比两步式切换更快。在两步式切换中，两个有效处理器将首先切换至SMP模式(第一步骤)，随后将激活第三处理器。这通过从1500a转换至1510a、接着从1510a转换至1510b示出。如将了解，可以在至少响应于激活/去激活处理器而发生模式切换时实施一步式切换或两步式切换。
类似于图2到11(和随附文字)中描述的系统、过程、方法和设备，图12到17中描述的系统、过程、方法和设备可以用于移动环境中，包含并入移动设备/小型计算设备或基站内等。此类设备可以例如用于传输和/或接收无线信号。所述设备可以是任何合适的终端用户设备，并且可以包含例如用户设备/装置(user equipment，UE)、无线传输/接收单元(wireless transmit/receive unit，WTRU)、移动台，固定或移动用户单元、寻呼机、蜂窝电话、个人数字助理(personal digital assistant，PDA)、智能电话，膝上型电脑，计算机，触摸垫、无线传感器、可穿戴电子设备或消费型电子设备等此类设备(或可以称为此类设备)。
设备将包含至少一个处理系统1200(如本文所描述)，所述处理系统实施设备的各种处理操作。这可以包含例如信号编码、数据处理、视频/音频处理、功率控制、输入/输出处理或针对设备预期的任何其它功能。
处理系统1200还支持本文中所描述的方法和教示，并且可以包含另外的组件和处理器(例如，微控制器、数字信号处理器、现场可编程门阵列或专用集成电路)。
结合处理系统1200的设备还可包含至少一个收发器，其用于调制数据或通过至少一个天线传输的其它内容。收发器还用于解调制数据或通过至少一个天线接收到的其它内容。每个收发器包含产生用于无线传输的信号和/或处理无线接收到的信号的任何合适结构。每个天线包含用于传输和/或接收无线信号的任何合适结构。在设备中可以使用一个或多个收发器，且可以使用一个或多个天线。
这些设备还可包含一个或多个输入/输出设备以促进与用户的交互。每个输入/输出设备包含用于向用户提供信息或从用户接收信息的任何合适结构，例如扬声器、麦克风、小键盘、键盘、显示器或触摸屏。
另外，这些设备可以使用上文所描述的存储器，或可以包含其它存储器，用于存储由设备使用的、产生的或收集的指令和数据。例如，存储器可以存储由处理系统1200执行的软件或固件指令。其它存储器可以包含任何合适的易失性和/或非易失性存储和检索设备。可以使用任何合适类型的存储器，例如随机存取存储器(random access memory，RAM)、只读存储器(read only memory，ROM)、硬盘、光碟、用户识别模块(subscriber identitymodule，SIM)卡、记忆棒、安全数字(secure digital，SD)存储卡等。
本领域技术人员已知关于移动/小型计算设备的额外细节。由此，为了清楚起见，此处省略这些细节。
在某些实施例中，一个或多个所述设备的部分或全部功能或过程由计算机可读程序代码构成的且内嵌于计算机可读媒体中的计算机程序来实施或提供支持。术语“计算机可读程序代码”包含任何类型的计算机代码，包含源代码、目标代码以及可执行代码。术语“计算机可读媒体”包含任何类型的能够由计算机访问的非易失性媒体，例如，只读存储器(read only memory，ROM)、随机存取存储器(random access memory，RAM)、硬盘驱动器、光盘(compact disc，CD)、数字化视频光盘(digital video disc，DVD)或者任何其它类型的存储器。
为本专利文档中使用的特定术语和短语进行定义是有帮助的。术语“包括”和“包含”以及它们的派生词表示没有限制的包括。术语“或者”是包容性的，意为和/或。短语“与……关联”和“与其关联”以及其派生的短语意味着包括、被包括在内、与……互连、包含、被包含在内、连接到或与……连接、耦合到或与……耦合、可与……通信、与……配合、交织、并列、接近、被绑定到或与……绑定、具有、具有……属性，等等。术语“控制器”指任何设备、系统或者其至少控制一个操作的一部分。控制器可以通过硬件、固件、软件或者其中至少两者的组合而实现。与任何特定控制器相关的功能可以是集中式或分布式的，无论是本地还是远程。
虽然本发明就某些实施例和一般相关方法方面进行了描述，但是对本领域技术人员而言，对这些实施例和方法的各种变更和更改将是显而易见的。因此，实例实施例的上述描述不限定或约束本发明。如所附权利要求定义，在不脱离本发明的精神和范围的情况下，其它改变、替代以及变更也是可能的。

Claims (51)

1.一种多处理器(multi-processor，MP)处理系统，其特征在于，包括：
多个处理器，其包括，
第一处理器，所述第一处理器用于接收具有第一预定频率的第一时钟信号和具有第一预定工作电压的第一电源电压并根据所述第一时钟信号和所述第一电源电压操作，以及
第二处理器，所述第二处理器用于接收所述第一时钟信号或具有与所述第一预定频率不同的第二预定频率的第二时钟信号并根据所述第一时钟信号或所述第二时钟信号操作，并且接收具有与所述第一预定工作电压不同的第二预定工作电压的第二电源电压并根据所述第二电源电压操作；
控制器，所述控制器耦合到至少所述第二处理器并用于所述第二处理器在第一操作模式与第二操作模式之间的切换操作，其中：
当在所述第一操作模式中时，所述第二处理器接收所述第一时钟信号和所述第一电源电压并根据所述第一时钟信号和所述第一电源电压操作，
当在所述第二操作模式中时，所述第二处理器接收所述第二时钟信号和所述第二电源电压并根据所述第二时钟信号和所述第二电源电压操作；并且
其中所述第一处理器进一步用于在所述第一操作模式和所述第二操作模式两者期间仅接收所述第一时钟信号和所述第一电源电压并根据所述第一时钟信号和所述第一电源电压操作。
2.根据权利要求1所述的MP处理系统，其特征在于，所述多个处理器进一步包括：
第三处理器，所述第三处理器用于在所述第一操作模式和所述第二操作模式两者期间仅接收所述第一时钟信号和所述第一电源电压并根据所述第一时钟信号和所述第一电源电压操作。
3.根据权利要求2所述的MP处理系统，其特征在于，所述多个处理器进一步包括：
第四处理器，所述第四处理器用于在所述第一操作模式和所述第二操作模式两者期间仅接收所述第一时钟信号和所述第一电源电压并根据所述第一时钟信号和所述第一电源电压操作。
4.根据权利要求3所述的MP处理系统，其特征在于，所述多个处理器进一步包括：
第五处理器、第六处理器、第七处理器和第八处理器，所述处理器各自用于在所述第一操作模式和所述第二操作模式两者期间仅接收所述第一时钟信号和所述第一电源电压并根据所述第一时钟信号和所述第一电源电压操作。
5.根据权利要求1所述的MP系统，其特征在于，进一步包括：
时钟产生电路，所述时钟产生电路耦合到所述控制器且用于产生和输出所述第一时钟信号和所述第二时钟信号，所述第一时钟信号被输入到所述第一处理器；
工作电压产生电路，所述工作电压产生电路耦合到所述控制器且用于产生所述第一电源电压并将所述第一电源电压输出到所述第一处理器以及产生所述第二电源电压并将所述第二电源电压输出到所述第二处理器；
切换电路，所述切换电路设置在所述时钟产生电路与所述第二处理器之间且用于接收所述第一时钟信号和所述第二时钟信号并将所述第一时钟信号或所述第二时钟信号输出到所述第二处理器，其中在所述第一操作模式期间将所述第一时钟信号输出到所述第二处理器，在所述第二操作模式期间将所述第二时钟信号输出到所述第二处理器；
其中在所述第一操作模式和所述第二操作模式期间将所述第一时钟信号输出到所述第一处理器。
6.根据权利要求1所述的MP处理系统，其特征在于，进一步包括：
稳压器电路，所述稳压器耦合到所述控制器且用于：
当在所述第二操作模式中时产生所述第二电源电压并将所述第二电源电压输出到所述第二处理器；以及
当在所述第二操作模式中时将所述第一电源电压输出到所述第二处理器。
7.根据权利要求1所述的MP处理系统，其特征在于，进一步包括：
时钟产生和切换电路，所述时钟产生和切换电路耦合到所述控制器且用于产生所述第一时钟信号和所述第二时钟信号，并且无干扰地在所述第一时钟信号或所述第二时钟信号之间切换以用于输出到所述第二处理器。
8.根据权利要求1所述的系统，其特征在于，进一步包括：
缓存存储器，所述缓存存储器耦合到所述第一处理器和所述第二处理器；以及
跨时钟域(clock-domain crossing，CDC)和旁路电路，其响应于所述控制器并耦合到所述第二处理器和所述缓存存储器，且进一步用于在所述第二操作模式期间在所述第二处理器与所述缓存存储器之间提供跨时钟域功能以及在所述第一操作模式期间提供旁路功能。
9.根据权利要求1所述的MP处理系统，其特征在于，所述控制器进一步用于所述第二处理器响应于模式选择信号在所述第一操作模式与所述第二操作模式之间的动态切换操作。
10.根据权利要求9所述的MP处理系统，其特征在于，至少部分地基于所述多个处理器内的处理器的激活或去激活来产生所述模式选择信号。
11.根据权利要求9所述的MP处理系统，其特征在于，响应于以下各项中的至少一个来产生所述模式选择信号：负荷信息、使用信息、缓存未命中率、存储器带宽信息或功耗信息。
12.根据权利要求1所述的MP处理系统，其特征在于，所述控制器包括有限状态机(finite state machine，FSM)、处理器、微控制器或逻辑电路中的至少一个。
13.根据权利要求1所述的MP处理系统，其特征在于，所述MP处理系统设置在单个半导体衬底上。
14.一种装置，其特征在于，包括：
多个处理器，用于执行多处理功能，所述多个处理器包括多个第一处理器和第二处理器；
控制器，所述控制器用于控制所述第二处理器在第一模式和第二模式中的操作；
时钟产生电路，所述时钟产生电路耦合到所述控制器且用于产生并输出第一时钟信号和第二时钟信号；
切换电路，所述切换电路设置在所述时钟产生电路与所述第二处理器之间且用于接收所述第一时钟信号和所述第二时钟信号并选择一个时钟信号以用于输出到所述第二处理器，其中在所述第一操作模式期间将所述第一时钟信号输出到所述第二处理器，在所述第二操作模式期间将所述第二时钟信号输出到所述第二处理器；
其中在所述第一操作模式和所述第二操作模式期间，将所述第一时钟信号输入到所述多个第一处理器中的每一个；
缓存存储器，所述缓存存储器耦合到所述多个处理器并用于与所述多个处理器一起使用；以及
跨时钟域(clock-domain crossing，CDC)和旁路电路，其响应于所述控制器并耦合到所述第二处理器和所述缓存存储器，且进一步用于在所述第二操作模式期间在所述第二处理器与所述缓存存储器之间提供跨时钟域功能以及在所述第一操作模式期间提供旁路功能。
15.根据权利要求14所述的装置，其特征在于，所述多个第一处理器进一步包括第四处理器。
16.根据权利要求15所述的装置，其特征在于，所述多个第一处理器进一步包括：第五处理器、第六处理器、第七处理器和第八处理器。
17.根据权利要求14所述的装置，其特征在于，进一步包括：
工作电压产生电路，所述工作电压产生电路耦合到所述控制器且用于：
在所述第一操作模式期间将第一操作电源电压信号输出到所述多个第一处理器和所述第二处理器；以及
在所述第二操作模式期间将所述第一工作电压信号输出到所述多个第一处理器并将第二操作电源电压信号输出到所述第二处理器。
18.根据权利要求14所述的装置，其特征在于，所述装置设置在单个半导体衬底上。
19.根据权利要求17所述的装置，其特征在于，进一步包括：
稳压器和旁路电路，用于：
接收第一工作电压信号；
从所述第一工作电压信号产生第二工作电压信号；
在所述第一操作模式期间输出所述第一工作电压信号以用于输入到所述第二处理器；以及
在所述第二操作模式期间输出所述第二工作电压信号以用于输入到所述第二处理器。
20.根据权利要求14所述的装置，其特征在于，所述控制器进一步用于所述第二处理器响应于模式选择信号在所述第一操作模式与所述第二操作模式之间的动态切换操作。
21.根据权利要求20所述的装置，其特征在于，至少部分地基于所述多个处理器内的处理器的激活或去激活来产生所述模式选择信号。
22.根据权利要求20所述的装置，其特征在于，所述控制器包括有限状态机(finitestate machine，FSM)、处理器、微控制器或逻辑电路中的至少一个。
23.根据权利要求20所述的装置，其特征在于，响应于以下各项中的至少一个来动态地切换所述第二处理器的操作：负荷信息、使用信息、缓存未命中率、存储器带宽信息或功耗信息。
24.一种在对称多处理(symmetric multiprocessing，SMP)模式与不对称多处理(asymmetric multiprocessing，ASMP)模式之间切换多个处理器的方法，其特征在于，所述方法包括：
当第一处理器操作时，始终根据具有第一预定频率的第一时钟信号和具有第一预定工作电压的第一电源电压操作所述第一处理器；
接收模式选择信号；
响应于所述模式选择信号以第一操作模式或第二操作模式操作第二处理器，包括，
在所述第一操作模式中，根据所述第一时钟信号和所述第一电源电压操作所述第二处理器，并且
在所述第二操作模式中，根据具有与所述第一预定频率不同的第二预定频率的第二时钟信号并根据具有与所述第一预定工作电压不同的第二预定工作电压的第二电源电压操作所述第二处理器。
25.根据权利要求24所述的方法，其特征在于，进一步包括：
当第三处理器操作时，始终根据所述第一时钟信号和所述第一电源电压操作所述第三处理器。
26.根据权利要求25所述的方法，其特征在于，进一步包括：
当第四处理器操作时，始终根据所述第一时钟信号和所述第一电源电压操作所述第四处理器。
27.根据权利要求26所述的方法，其特征在于，进一步包括：
当第五处理器、第六处理器、第七处理器和第八处理器操作时，始终根据所述第一时钟信号和所述第一电源电压操作每个对应的第五处理器、第六处理器、第七处理器和第八处理器。
28.根据权利要求24所述的方法，其特征在于，进一步包括：
将所述第一时钟信号和所述第一电源电压输入到所述第一处理器；
将所述第一时钟信号和所述第二时钟信号输入到切换电路，并在所述第一操作模式期间将所述第一时钟信号输出到所述第二处理器，在所述第二操作模式期间将所述第二时钟信号输出到所述第二处理器；以及
在所述第一操作模式期间将所述第一电源电压输入到所述第二处理器，在所述第二操作模式期间将所述第二电源电压输入到所述第二处理器。
29.根据权利要求24所述的方法，其特征在于，进一步包括：
接收所述第一电源电压；以及
从所述接收到的第一电源电压产生所述第二电源电压。
30.根据权利要求24所述的方法，其特征在于，进一步包括：
在所述第一时钟信号与所述第二时钟信号之间无干扰地切换以用于输入到所述第二处理器。
31.根据权利要求24所述的方法，其特征在于，进一步包括：
响应于以下各项中的至少一个来产生所述模式选择信号：负荷信息、使用信息、缓存未命中率、存储器带宽信息或功耗信息。
32.根据权利要求24所述的方法，其特征在于，进一步包括：
至少部分地基于所述多个处理器内的至少一个处理器的激活或去激活来产生所述模式选择信号。
33.根据权利要求24所述的方法，其特征在于，通过单个半导体衬底内的电路执行所述方法。
34.一种用于以多处理模式操作具有多个处理器的处理系统的方法，其中至少两个处理器以对称多处理(symmetric multiprocessing，SMP)模式或不对称多处理(asymmetricmultiprocessing，ASMP)模式操作，其特征在于，所述方法包括：
以所述SMP模式操作所述至少两个处理器，其中所述至少两个处理器接收具有第一预定频率的SMP时钟信号并接收具有第一电压的SMP操作电源电压，所述至少两个处理器包括第一处理器和第二处理器；
接收从SMP模式切换至ASMP模式的指令；以及
将所述至少两个处理器的操作从SMP模式切换至ASMP模式，所述切换操作包括，
产生具有与所述第一预定频率不同的第二预定频率的ASMP时钟信号，
产生在与所述第一电压不同的第二电压下的ASMP操作电源电压，
将所述ASMP时钟信号和所述ASMP操作电源电压输入到所述第二处理器，
其后在所述第二预定频率和所述第二电压下操作所述第二处理器以及在所述第一预定频率和所述第一电压下操作所述第一处理器。
35.根据权利要求34所述的方法，其特征在于：
所述至少两个处理器包括第三处理器；并且
其后在所述第二预定频率和所述第二电压下操作所述第二处理器以及在所述第一预定频率和所述第一电压下操作所述第一处理器进一步包括：
在所述第一预定频率和所述第一电压下操作所述第三处理器。
36.根据权利要求34所述的方法，其特征在于：
所述至少两个处理器包括第三处理器和第四处理器；并且
其后在所述第二预定频率和所述第二电压下操作所述第二处理器以及在所述第一预定频率和所述第一电压下操作所述第一处理器进一步包括：
在所述第一预定频率和所述第一电压下操作所述第三处理器和所述第四处理器。
37.根据权利要求34所述的方法，其特征在于，切换操作进一步包括：
响应于以下各项中的至少一个从所述SMP模式动态切换至所述ASMP模式：负荷信息、使用信息、缓存未命中率、存储器带宽信息或功耗信息。
38.根据权利要求34所述的方法，其特征在于，切换操作进一步包括：
至少部分地基于所述多个处理器内的至少一个处理器的激活或去激活从所述SMP模式动态切换至所述ASMP模式。
39.根据权利要求34所述的方法，其特征在于，进一步包括：
接收从ASMP模式切换至SMP模式的指令；以及
将所述至少两个处理器的操作从ASMP模式切换至SMP模式，所述切换操作包括，
将所述SMP时钟信号和所述SMP操作电源电压输入到所述第二处理器，
其后在所述第一预定频率和所述第一电压下操作所述第二处理器以及在所述第一预定频率和所述第一电压下操作所述第一处理器。
40.根据权利要求39所述的方法，其特征在于，从ASMP模式到SMP模式的切换操作进一步包括：
响应于以下各项中的至少一个从所述ASMP模式动态切换至所述SMP模式：负荷信息、使用信息、缓存未命中率、存储器带宽信息或功耗信息。
41.根据权利要求39所述的方法，其特征在于，从ASMP模式到所述SMP模式的切换操作进一步包括：
至少部分地基于所述多个处理器内的至少一个处理器的激活或去激活从所述ASMP模式动态切换至所述SMP模式。
42.一种多处理器(multi-processor，MP)处理系统，其特征在于，包括：
多个处理器，其包括，
第一处理器和第二处理器，所述第一处理器和所述第二处理器各自用于接收具有第一预定频率的第一时钟信号和具有第一预定工作电压的第一电源电压并根据所述第一时钟信号和所述第一电源电压操作，
第三处理器，所述第三处理器用于接收所述第一时钟信号或具有与所述第一预定频率不同的第二预定频率的第二时钟信号并根据所述第一时钟信号或所述第二时钟信号操作，并且接收具有与所述第一预定工作电压不同的第二预定工作电压的第二电源电压并根据所述第二电源电压操作，以及
第四处理器，所述第四处理器用于接收所述第一时钟信号或具有与所述第一预定频率不同的第三预定频率的第三时钟信号并根据所述第一时钟信号或所述第三时钟信号操作，并且接收具有与所述第一预定工作电压不同的第三预定工作电压的第三电源电压并根据所述第三电源电压操作；
控制器，所述控制器耦合到至少所述第三处理器和所述第四处理器，并用于所述第三处理器和所述第四处理器在第一操作模式与第二操作模式之间的切换操作，其中：
当在所述第一操作模式中时，所述第三处理器和所述第四处理器各自接收所述第一时钟信号和所述第一电源电压并根据所述第一时钟信号和所述第一电源电压操作，
当在所述第二操作模式中时，所述第三处理器接收所述第二时钟信号和所述第二电源电压并根据所述第二时钟信号和所述第二电源电压操作，而所述第四处理器接收所述第三时钟信号和所述第三电源电压并根据所述第三时钟信号和所述第三电源电压操作；并且
其中所述第一处理器和所述第二处理器进一步用于在所述第一操作模式和所述第二操作模式两者期间仅接收所述第一时钟信号和所述第一电源电压并根据所述第一时钟信号和所述第一电源电压操作。
43.一种在对称多处理(symmetric multiprocessing，SMP)模式与不对称多处理(asymmetric multiprocessing，ASMP)模式之间切换多个处理器的方法，其特征在于，所述方法包括：
在第一处理器和第二处理器的操作期间，始终根据具有第一预定频率的第一时钟信号和具有第一预定工作电压的第一电源电压操作所述第一处理器和所述第二处理器；
接收模式选择信号；
响应于所述模式选择信号同时以第一操作模式或第二操作模式操作第三处理器和第四处理器，包括，
在所述第一操作模式中，根据所述第一时钟信号和所述第一电源电压操作所述第三处理器和所述第四处理器，
在所述第二操作模式中，根据具有与所述第一预定频率不同的第二预定频率的第二时钟信号并根据具有与所述第一预定工作电压不同的第二预定工作电压的第二电源电压操作所述第三处理器，以及根据具有与所述第一预定频率不同的第三预定频率的第三时钟信号并根据具有与所述第一预定工作电压不同的第三预定工作电压的第三电源电压操作所述第四处理器。
44.一种在具有多个处理器的多处理器系统中处理的方法，其特征在于，所述方法包括：
在所述多处理器系统内仅使用所述多个处理器内的第一有效处理器来处理；
确定应激活第二处理器以用于所述多处理器系统内的处理；
响应于所述确定，激活所述第二处理器；
在所述多处理器系统内根据对称多处理(symmetric multiprocessing，SMP)模式或不对称多处理(asymmetric multiprocessing，ASMP)模式使用所述第一有效处理器和所述第二有效处理器来处理，其中：
当在所述SMP模式中时，所述第一有效处理器和所述第二有效处理器各自根据具有第一预定频率的第一时钟信号和具有第一预定电压的第一电源电压操作，
当在所述ASMP模式中时，所述第一有效处理器根据所述第一时钟信号和所述第一电源电压操作，所述第二处理器根据具有与所述第一预定频率不同的第二预定频率的第二时钟信号并根据具有与所述第一预定工作电压不同的第二预定工作电压的第二电源电压操作；
接收模式选择信号；以及
取决于所述模式选择信号进行所述第一有效处理器和所述第二有效处理器从所述SMP模式到所述ASMP模式或从所述ASMP模式到所述SMP模式的切换操作。
45.根据权利要求44所述的方法，其特征在于，切换操作进一步包括：
响应于以下各项中的至少一个从所述一个模式动态切换至所述另一个模式：负荷信息、使用信息、缓存未命中率、存储器带宽信息或功耗信息。
46.根据权利要求44所述的方法，其特征在于，确定应激活所述第二处理器进一步包括：
基于以下各项中的至少一个确定应激活所述第二处理器：
负荷、队列长度、任务的数目、任务的类型、线程的数目、线程的类型、一种或多种相依性、CPU请求的数目或有效应用的数目。
47.根据权利要求44所述的方法，其特征在于，进一步包括：
确定应激活第三处理器以用于所述多处理器系统内的处理；
响应于所述确定，激活所述第三处理器；
其后在所述多处理器系统内根据所述SMP模式使用所述第一有效处理器、所述第二有效处理器和所述第三有效处理器来处理，其中所述第一有效处理器、所述第二有效处理器和所述第三有效处理器各自根据所述第一时钟信号和所述第一电源电压操作。
48.一种多处理器(multi-processor，MP)处理系统，其特征在于，包括：
多个处理器，其包括，
第一处理器，
第二处理器；
控制器，所述控制器耦合到至少所述第二处理器且用于：
响应于激活/去激活信号而激活或去激活所述第二处理器，
在激活所述第二处理器后，控制在所述多处理器系统内根据对称多处理(symmetricmultiprocessing，SMP)模式或不对称多处理(asymmetric multiprocessing，ASMP)模式使用所述第一处理器和所述第二处理器的处理，其中：
当所述第一处理器和所述第二处理器各自根据具有第一预定频率的第一时钟信号和具有第一预定电压的第一电源电压操作时界定所述SMP模式，
当所述第一处理器根据所述第一时钟信号和所述第一电源电压操作，且所述第二处理器根据具有与所述第一预定频率不同的第二预定频率的第二时钟信号并根据具有与所述第一预定工作电压不同的第二预定工作电压的第二电源电压操作时，界定所述ASMP模式，
接收模式选择信号，以及
取决于所述模式选择信号进行所述第一处理器和所述第二处理器从所述SMP模式到所述ASMP模式或从所述ASMP模式到所述SMP模式的切换操作。
49.根据权利要求48所述的MP处理系统，其特征在于，所述控制器进一步用于：
响应于以下各项中的至少一个从所述一个模式动态切换至所述另一个模式：负荷信息、使用信息、缓存未命中率、存储器带宽信息或功耗信息。
50.根据权利要求48所述的MP处理系统，其特征在于，响应于以下各项中的至少一个产生所述激活/去激活信号：
负荷、队列长度、任务的数目、任务的类型、线程的数目、线程的类型、一种或多种相依性、CPU请求的数目或有效应用的数目。
51.根据权利要求48所述的MP处理系统，其特征在于：
所述多个处理器进一步包括第三处理器；并且
所述控制器进一步用于：
响应于第二激活/去激活信号而激活或去激活所述第三处理器，
在激活所述第三处理器后，将所述第一处理器、所述第二处理器和所述第三处理器置于所述SMP模式中，其中所述第一有效处理器、所述第二有效处理器和所述第三有效处理器各自根据所述第一时钟信号和所述第一电源电压操作。
CN201580056410.0A 2014-10-16 2015-10-10 一种低成本、低功率高性能smp/asmp多处理器系统 Active CN107077187B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14/516,314 US9952650B2 (en) 2014-10-16 2014-10-16 Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
US14/516,314 2014-10-16
US14/580,044 US10928882B2 (en) 2014-10-16 2014-12-22 Low cost, low power high performance SMP/ASMP multiple-processor system
US14/580,044 2014-12-22
PCT/CN2015/091655 WO2016058498A1 (en) 2014-10-16 2015-10-10 Novel low cost, low power high performance smp/asmp multiple-processor system

Publications (2)

Publication Number Publication Date
CN107077187A true CN107077187A (zh) 2017-08-18
CN107077187B CN107077187B (zh) 2021-08-03

Family

ID=55746127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580056410.0A Active CN107077187B (zh) 2014-10-16 2015-10-10 一种低成本、低功率高性能smp/asmp多处理器系统

Country Status (6)

Country Link
US (1) US10928882B2 (zh)
EP (1) EP3198364B1 (zh)
JP (1) JP6611375B2 (zh)
KR (1) KR101942884B1 (zh)
CN (1) CN107077187B (zh)
WO (1) WO2016058498A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112041927A (zh) * 2018-04-30 2020-12-04 伊文萨思公司 具有低功率操作的多管芯模块

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2811367A1 (en) * 2013-06-04 2014-12-10 Ericsson Modems SA A method for controlling powering of a mobile platform
US9952650B2 (en) 2014-10-16 2018-04-24 Futurewei Technologies, Inc. Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
US10248180B2 (en) 2014-10-16 2019-04-02 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system
CN112486638A (zh) * 2019-09-11 2021-03-12 百度时代网络技术（北京）有限公司 用于执行处理任务的方法、装置、设备和存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1394308A (zh) * 2000-09-22 2003-01-29 索尼株式会社 运算处理系统和控制方法,任务管理系统和方法
US20070139085A1 (en) * 2005-10-10 2007-06-21 Stmicroelectronics (Research & Development) Limited Fast buffer pointer across clock domains
CN101403944A (zh) * 2006-11-01 2009-04-08 英特尔公司 处理核心的独立功率控制
US20120060170A1 (en) * 2009-05-26 2012-03-08 Telefonaktiebolaget Lm Ericsson (Publ) Method and scheduler in an operating system
CN103154892A (zh) * 2010-10-15 2013-06-12 莫塞德技术公司 用于多级处理的方法、系统和设备
US20130185570A1 (en) * 2010-09-23 2013-07-18 Pankaj Kumar Providing Per Core Voltage And Frequency Control
CN103988183A (zh) * 2011-12-20 2014-08-13 英特尔公司 2级存储器分级结构中的存储器侧高速缓存的动态部分断电

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259848A (ja) 1992-03-11 1993-10-08 Nec Corp クロック発生装置
US5774704A (en) 1996-07-29 1998-06-30 Silicon Graphics, Inc. Apparatus and method for dynamic central processing unit clock adjustment
JPH10133766A (ja) 1996-10-11 1998-05-22 Lucent Technol Inc 適応型パワーダウン・クロック制御
US5964881A (en) 1997-11-11 1999-10-12 Advanced Micro Devices System and method to control microprocessor startup to reduce power supply bulk capacitance needs
US7100056B2 (en) 2002-08-12 2006-08-29 Hewlett-Packard Development Company, L.P. System and method for managing processor voltage in a multi-processor computer system for optimized performance
JP2004078642A (ja) 2002-08-20 2004-03-11 Nec Engineering Ltd 割込み制御回路
US7290156B2 (en) * 2003-12-17 2007-10-30 Via Technologies, Inc. Frequency-voltage mechanism for microprocessor power management
JP2005196430A (ja) 2004-01-07 2005-07-21 Hiroshi Nakamura 半導体装置および半導体装置の電源電圧／クロック周波数制御方法
JP2006050888A (ja) 2004-07-02 2006-02-16 Rohm Co Ltd 電源装置、それを用いた電力増幅装置、携帯電話端末
US7434073B2 (en) 2004-11-29 2008-10-07 Intel Corporation Frequency and voltage scaling architecture
JP4484757B2 (ja) 2004-12-09 2010-06-16 株式会社日立製作所 情報処理装置
US7502948B2 (en) * 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
KR101108397B1 (ko) 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
JP2007047966A (ja) 2005-08-09 2007-02-22 Canon Inc 省電力制御システム
US7562234B2 (en) 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
JP2007148952A (ja) 2005-11-30 2007-06-14 Renesas Technology Corp 半導体集積回路
US7263457B2 (en) 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
JP2007328461A (ja) 2006-06-06 2007-12-20 Matsushita Electric Ind Co Ltd 非対称マルチプロセッサ
KR100985966B1 (ko) 2006-06-07 2010-10-06 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로
JP4837456B2 (ja) 2006-06-28 2011-12-14 パナソニック株式会社 情報処理装置
JP4231516B2 (ja) 2006-08-04 2009-03-04 株式会社日立製作所 実行コードの生成方法及びプログラム
US7870413B2 (en) 2006-08-15 2011-01-11 Mitac International Corp. Synchronization clocking scheme for small scalable multi-processor system
JP2008299731A (ja) 2007-06-01 2008-12-11 Panasonic Corp 半導体集積回路、情報処理システム
US7913103B2 (en) 2007-08-31 2011-03-22 Globalfoundries Inc. Method and apparatus for clock cycle stealing
WO2009110290A1 (ja) 2008-03-04 2009-09-11 日本電気株式会社 半導体デバイス
US20090235108A1 (en) 2008-03-11 2009-09-17 Gold Spencer M Automatic processor overclocking
US8044648B1 (en) 2008-05-06 2011-10-25 Volterra Semiconductor Corporation Start mode in switching regulation
US20100073068A1 (en) 2008-09-22 2010-03-25 Hanwoo Cho Functional block level thermal control
JP5229326B2 (ja) 2008-09-24 2013-07-03 富士通株式会社 マルチコアｃｐｕにおける消費電力制御方法，消費電力制御プログラム及び情報処理システム
JP5293289B2 (ja) 2009-03-11 2013-09-18 富士通株式会社 マルチコアプロセッサ及びその制御方法
JP5316128B2 (ja) 2009-03-17 2013-10-16 トヨタ自動車株式会社 故障診断システム、電子制御ユニット、故障診断方法
US8190930B2 (en) 2009-03-30 2012-05-29 Intel Corporation Methods and apparatuses for controlling thread contention
JP2010271765A (ja) 2009-05-19 2010-12-02 Renesas Electronics Corp 電源電圧制御回路
US8412971B2 (en) 2010-05-11 2013-04-02 Advanced Micro Devices, Inc. Method and apparatus for cache control
DK2572302T3 (da) 2010-05-19 2021-04-26 Sanofi Aventis Deutschland Modificering af operationelle data om en proces til interaktions- og/eller interaktionsbestemmelse
WO2011161782A1 (ja) 2010-06-23 2011-12-29 富士通株式会社 マルチコアシステムおよび外部入出力バス制御方法
KR101661111B1 (ko) 2010-11-23 2016-09-30 한국전자통신연구원 멀티 코어 프로세서의 전력 제어 장치 및 방법
US20130060555A1 (en) 2011-06-10 2013-03-07 Qualcomm Incorporated System and Apparatus Modeling Processor Workloads Using Virtual Pulse Chains
US8862926B2 (en) 2011-08-16 2014-10-14 Apple Inc. Hardware controlled PLL switching
US8671293B2 (en) 2011-09-21 2014-03-11 Empire Technology Development Llc Multi-core system energy consumption optimization
CN102404211A (zh) 2011-11-15 2012-04-04 北京天融信科技有限公司 一种amp架构下处理器负载均衡的实现方法及装置
JPWO2013080426A1 (ja) 2011-12-01 2015-04-27 パナソニックＩｐマネジメント株式会社 熱を考慮した構造を持つ集積回路装置、三次元集積回路、三次元プロセッサ装置、及びプロセススケジューラ
US9569278B2 (en) 2011-12-22 2017-02-14 Intel Corporation Asymmetric performance multicore architecture with same instruction set architecture
CN102609075A (zh) 2012-02-21 2012-07-25 李�一 多核处理器电源管理电路
CN102637134B (zh) 2012-04-26 2015-01-21 网经科技（苏州）有限公司 嵌入式非对称多处理架构下的软件加载与存储的方法
US8981745B2 (en) 2012-11-18 2015-03-17 Qualcomm Incorporated Method and apparatus for bypass mode low dropout (LDO) regulator
US9262177B2 (en) 2012-12-19 2016-02-16 International Business Machines Corporation Selection of a primary microprocessor for initialization of a multiprocessor system
US9110671B2 (en) 2012-12-21 2015-08-18 Advanced Micro Devices, Inc. Idle phase exit prediction
US9367114B2 (en) 2013-03-11 2016-06-14 Intel Corporation Controlling operating voltage of a processor
US9823719B2 (en) * 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
KR20150050880A (ko) 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 전압 레귤레이터 및 바이어스 전류 조절 장치
US20150355700A1 (en) 2014-06-10 2015-12-10 Qualcomm Incorporated Systems and methods of managing processor device power consumption
US9395797B2 (en) 2014-07-02 2016-07-19 Freescale Semiconductor, Inc. Microcontroller with multiple power modes
US9952650B2 (en) 2014-10-16 2018-04-24 Futurewei Technologies, Inc. Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
US10248180B2 (en) 2014-10-16 2019-04-02 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1394308A (zh) * 2000-09-22 2003-01-29 索尼株式会社 运算处理系统和控制方法,任务管理系统和方法
US20070139085A1 (en) * 2005-10-10 2007-06-21 Stmicroelectronics (Research & Development) Limited Fast buffer pointer across clock domains
CN101403944A (zh) * 2006-11-01 2009-04-08 英特尔公司 处理核心的独立功率控制
US20120060170A1 (en) * 2009-05-26 2012-03-08 Telefonaktiebolaget Lm Ericsson (Publ) Method and scheduler in an operating system
US20130185570A1 (en) * 2010-09-23 2013-07-18 Pankaj Kumar Providing Per Core Voltage And Frequency Control
CN103154892A (zh) * 2010-10-15 2013-06-12 莫塞德技术公司 用于多级处理的方法、系统和设备
CN103988183A (zh) * 2011-12-20 2014-08-13 英特尔公司 2级存储器分级结构中的存储器侧高速缓存的动态部分断电

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112041927A (zh) * 2018-04-30 2020-12-04 伊文萨思公司 具有低功率操作的多管芯模块

Also Published As

Publication number Publication date
CN107077187B (zh) 2021-08-03
JP2017532686A (ja) 2017-11-02
EP3198364A4 (en) 2017-09-20
US10928882B2 (en) 2021-02-23
EP3198364B1 (en) 2020-04-01
WO2016058498A1 (en) 2016-04-21
JP6611375B2 (ja) 2019-11-27
US20160109922A1 (en) 2016-04-21
KR101942884B1 (ko) 2019-01-28
EP3198364A1 (en) 2017-08-02
KR20170069269A (ko) 2017-06-20

Similar Documents

Publication Publication Date Title
CN107077397A (zh) 用于多处理器动态不对称和对称模式切换的硬件装置和方法
CN107077187A (zh) 新颖的低成本、低功率高性能smp/asmp多处理器系统
CN106415521A (zh) 多处理动态非对称和对称模式切换的硬件设备和方法
CN110109527A (zh) 动态电压裕度恢复
CN107209548A (zh) 在多核处理器中执行功率管理
CN104115093A (zh) 包括多个处理元件之间的功率和性能平衡的用于能效和节能的方法、装置和系统
CN106537285A (zh) 处理器温度的平衡控制
CN107209545A (zh) 在多核处理器中执行功率管理
US7555585B2 (en) Optimized performance and power access to a shared resource in a multiclock frequency system on a chip application
CN108369569A (zh) 与硬件流控制的增强型串行外围接口
CN102662458A (zh) 一种pcie设备动态节能方法、装置及其通信系统
CN103677209A (zh) 控制设备、数据处理设备、控制器及其控制方法
WO2012014014A2 (en) Multi-Core Processor and Method of Power Management of a Multi-Core Processor
US11543874B2 (en) Method of operating semiconductor device
CN103975288A (zh) 包括低功率状态的进入和退出等待时间减少的能效和节能的方法和系统
CN104978233A (zh) 动态使用内存的方法与装置
CN107533353A (zh) 控制设备在正常状态与静止状态之间的转换
CN105022469B (zh) 便携式电子装置及其内核交换方法
CN108268086A (zh) 半导体装置、半导体系统以及操作半导体装置的方法
CN104777889A (zh) 用于使平台子系统并行进入较低功率状态的技术
Gonzalez-Cortes et al. Laparoscopic inguinal herniorrhaphy.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant