CN102662458A - 一种pcie设备动态节能方法、装置及其通信系统 - Google Patents

一种pcie设备动态节能方法、装置及其通信系统 Download PDF

Info

Publication number
CN102662458A
CN102662458A CN2012101146783A CN201210114678A CN102662458A CN 102662458 A CN102662458 A CN 102662458A CN 2012101146783 A CN2012101146783 A CN 2012101146783A CN 201210114678 A CN201210114678 A CN 201210114678A CN 102662458 A CN102662458 A CN 102662458A
Authority
CN
China
Prior art keywords
state
pcie
link
equipment
energy saving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101146783A
Other languages
English (en)
Other versions
CN102662458B (zh
Inventor
方庆银
邱朝平
夏强志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201210114678.3A priority Critical patent/CN102662458B/zh
Publication of CN102662458A publication Critical patent/CN102662458A/zh
Priority to PCT/CN2012/083486 priority patent/WO2013155827A1/zh
Priority to US14/016,786 priority patent/US9563257B2/en
Application granted granted Critical
Publication of CN102662458B publication Critical patent/CN102662458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

本发明适用于设备节能控制领域，提供一种PCIE设备动态节能方法、装置及其通信系统，所述方法包括：获取系统节能策略设置；根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态。本发明通过将PCIE设备D状态和链路L状态进行关联组成新的联动节能状态，按照预先配置的节能策略控制设备与链路进入相应联动节能状态，能够提高节能效率。

Description

一种PCIE设备动态节能方法、装置及其通信系统
技术领域
本发明属于设备节能控制领域，尤其涉及一种PCIE设备动态节能方法、装置及其通信系统。
背景技术
PCI(Peripheral Component Interconnect)总线出现前的20世纪九十年代早期，此期间PC领域存在广泛的IO总线，例如VESA局部总线、ELSA，、SA总线、PCI最早出现是替代ISA总线，在这期间33M PCI总线完全满足当时数据传输应用。随着处理器处理能力及内存读写速度快速增加，PCI总线频率也从33M向66M的PCIE(PCI-Express)总线演进，PCIE设备在IT领域内应用广泛，特别是PCIE显卡得到了大量应用，PCIE设备的节能研究是当前的热门话题之一。
目前PICE节能技术包括两种节能方式：电源管理(power management，PM)和链路活动状态电源管理(active-state power management，ASPM)，定义了PCIE设备的电源管理状态D和PCIE链路电源管理状态L。在实际的使用过程中，PCIE设备进入电源管理状态D和PCIE链路进入电源管理状态L这两种节能方式是单独执行的，总体节能效率不高。
发明内容
本发明实施例提供一种PCIE设备动态节能方法，能够提高节能效率。
本发明实施例是这样实现的，一种PCIE设备动态节能方法，所述方法包括下述步骤：
获取系统节能策略设置；
根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态。
本发明实施例还提供一种PCIE设备动态节能装置，所述装置包括：
策略设置获取单元，用于获取系统节能策略设置；
节能状态控制单元，用于根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态。
本发明实施例还提供一种PCIE通信系统，包括权利要求8～10任一项所述的PCIE设备动态节能装置。
本发明的有益效果是：本发明通过将PCIE设备D状态和链路L状态进行关联组成新的联动节能状态，按照预先配置的节能策略控制设备与链路进入相应联动节能状态，从而提高了节能效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1是一种PCIE设备和根组件的连接图；
图2是本发明第一实施例提供的一种PCIE设备动态节能方法的流程图；
图3是本发明第二实施例提供的一种PCIE设备动态节能方法的流程图；
图4是本发明第三实施例提供的一种PCIE设备动态节能装置的结构方框图；
图5是本发明第四实施例提供的一种PCIE通信系统的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例所述的PCIE设备是指基于PCIE总线的设备，通常称之为EP(Endpoint)，在大多数处理器系统中，PCIE设备通过交换器(Switch)扩展连接到根组件(Root Complex)上，根组件具有一个或者多个PCIE端口，可以连接各类PCIE设备，图1示出了一种PCIE设备和根组件的连接图，图示中四个PCIE设备(EP(A)、EP(B)、EP(D)和EP(E))通过两个交换器(Switch(C)和Switch(F))连接到根组件上，PCIE设备与交换器、交换器与交换器、交换器与根组件间的链路都称为PCIE链路。
为了说明本发明实施例所述的技术方案，下面通过具体实施例来进行说明。
实施例一：
下面，本发明实施例就电源管理(power management，PM)和链路活动状态电源管理(active-state power management，ASPM)给出详细的定义，这种定义只是示例性的，在实际的使用中包括但不限于上述这种定义，本领域技术人员还可以根据本发明实施例的说明显而易见的得到其他状态的定义。在本发明示例中，PCIE设备的电源管理状态D和PCIE链路电源管理状态L的定义具体如下两表所示：
表1
此处D0状态与D3状态(D3hot和D3cold)是所有的PCIE设备必须支持的，而D1状态和D2状态是PCIE设备的可选状态，取决于硬件是否支持这两个状态。
Figure BDA0000154679400000041
表2
其中，PM能够根据PCIE链路两端设备的状态控制PCIE链路进入或退出L1、L2、L3节能状态，控制设备(即芯片或对应模块)进入或退出D1、D2、D3hot、D3cold状态，ASPM可以根据软件的系统节能策略配置在PCIE链路无数据收发时协商进入L0s状态(或进入L1状态，此时需要链路硬件支持)，即使在设备处于D0状态时，也可以进一步到达节能目的。
图2示出了本发明第一实施例提供的一种PCIE设备动态节能方法的流程，为了便于说明仅示出了与本发明实施例相关的部分。
在步骤S1中，初始化PCIE节能模块。
PCIE节能模块的初始化的状态，可以根据需要进行不同的设置，例如，可以将初始化的状态定义为不节能状态，或者将初始化的状态定义为高度节能状态。
在本发明实施例中，所述的PCIE节能模块是控制PCIE设备及链路进入相应联动节能状态的软件控制程序。
在步骤S2中，获取系统节能策略设置。
在本发明实施中，在获取系统节能策略设置之前还需获取设备硬件是否支持各种节能状态，所述的系统节能策略是用户根据实际节能需求通过动态节能管理平台(DESP)软件设置的，这里系统节能策略包括四个等级，根据节能程度的高低依次为不节能状态G0、轻度节能状态G1、中度节能状态G2和高度节能状态G3。
在步骤S3中，根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态。
在本发明实施例中，在进入联动节能状态之前需要扫描PCIE链路信息、活动状态，以及获取PCIE设备的配置信息，使得系统知晓各个PCIE设备的连接关系和设备选择的是哪种节能策略。系统再根据所设置的系统节能策略调用PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态。
在具体实施过程中，也可以根据需要将联动状态定义为其他等级，例如仅定义为(PCIE设备“开”、PCIE链路“开”)、(PCIE设备“开”、PCIE链路“关”)、(PCIE设备“关”、PCIE链路“开”)、(PCIE设备“关”、PCIE链路“关”)4个等级，在这里不做等级个数的限定。
作为一个实施例，这里将联动状态定义为6个等级，为P0、P0L_0s、P0_L1、P1、P2和P3，各等级状态具体如下：
当处于P0状态时，PCIE设备处于正常工作状态D0，PCIE链路处于完全活动状态L0。其中D0状态又分为D0un-initialized态和D0active态，设备在上电或复位初始状态为D0un-initialized态，当软件完成相关的配置和初始化后，设备进入D0active态，即正常工作态。当设备处于正常工作状态D0时，根据软件的配置、硬件的支持能力以及链路数据流量，在初始化时协商链路的速率(2.5G T/s或5G T/s)和链路数据通路的宽度，通常有4倍、8倍、16倍通道宽度等。
当处于P0_L0s状态时，PCIE设备处于正常工作状态D0，PCIE链路处于待机状态L0s。此状态比P0状态更节能，通过启用活动状态电源管理(ASPM)，链路在空闲周期内进入待机状态L0s，在L0s状态下，所有的主电源、参考时钟与内部的PLL回路都不关闭，然而数据交换会被禁止，该状态可以看成是一种预备的省电状态，P0_L0s状态下，链路状态切换由硬件自治完成，链路从状态L0s返回至正常状态L0延迟极短，大概需要64ns至4us。
当处于P0L1状态时，PCIE设备处于正常工作状态D0，PCIE链路处于低功耗待机状态L1。此状态比P0L_0s状态更节能，在硬件支持的条件下，通过启用活动状态电源管理(ASPM)，链路在空闲周期内进入待机状态L1，因为对ASPM来说低功耗待机状态L1是可选项，因此必须有相应的设备硬件支持才能进入P0L1状态。在L1状态下，主电源、参考时钟必须维持，而内部的PLL回路却可以关掉，达到进一步省电的目的。很明显，链路从L1返回到L0的延迟要比从L0s返回到L0更长，通常需要4us至64us。
当处于P1状态时，PCIE设备处于轻度睡眠状态D1，PCIE链路处于低功耗待机状态L1。此状态比P0L1状态更节能，因为状态D1是可选项，因此PCIE设备进入轻度睡眠状态D1需要硬件支持，由软件控制进入，进入前需要软件进行状态备份，用于唤醒、恢复用，D1状态下PCIE设备只处理TLP协议字。在设备空闲时进入此状态，同时控制链路进入L1状态。
当处于P2状态时，PCIE设备处于深度睡眠状态D2，PCIE链路处于低功耗待机状态L1。此状态比P1状态更节能，同样状态D2也是可选项，因此PCIE设备进入深度睡眠状态D2也需要硬件支持，由软件控制进入，进入前需要软进行状态备份，用于唤醒、恢复用，在D2状态下PCIE设备只处理TLP协议字。
当处于P3状态时，PCIE设备处于热关闭状态D3hot，CIE链路处于低功耗待机状态L1或电源关闭阶段L2/L3ready。此状态比P2状态更节能，是一中深度节能状态，进入软件前无需进行状态备份，唤醒时需要重新初始化过程。
在步骤S4中，当监控到PCIE链路有数据访问时控制PCIE设备及链路恢复到关闭所有节能措施的全运行状态。
在本实施例中，各个联动节能状态恢复到初始的全运行状态(即P0状态)所需要的时间不一样，越是节能恢复时间就越长，所述用户需要根据需求选择系统节能策略。通过本发明实施例，能够总体上提高节能效率。
实施例二：
需要说明的是，系统节能策略可以根据需要设置为其他等级形式，例如“开”“关”“节能”三种等级状态，也可以设置成其他形式，在此不做限制。
示例性的，下面具体描述在本实施例中步骤S3中控制PCIE设备及链路进入相应联动节能状态的流程，系统节能策略包括：不节能状态G0、轻度节能状态G1、中度节能状态G2和高度节能状态G3。如图3所示：
在步骤S311中，获取到的系统节能策略设置为不节能状态G0，关闭所有节能措施控制PCIE设备及链路进入P0状态。
在步骤S321中，获取到的系统节能策略设置为轻度节能状态G1，将不在G1状态的PCIE设备及链路恢复到P0状态。
在步骤S322中，扫描各链路的活动状态。
在步骤S323中，当链路处于活动状态时控制该链路及对应设备进入P0_L0s状态。
在步骤S331中，获取到的系统节能策略设置为中度节能状态G2，将不在G2状态的PCIE设备及链路恢复到P0状态。
在步骤S332中，扫描各链路的活动状态。
在步骤S333中，当链路处于活动状态时控制该链路及对应设备进入P0_L1状态。
在步骤S341中，获取到的系统节能策略设置为高度节能状态G3，将不在G3状态的PCIE设备及链路恢复到P0状态。
在步骤S342中，扫描并判断各链路是否处于活动状态。
在步骤S343中，当链路处于活动状态时控制该链路及对应设备进入P0_L1状态或P0_L1状态。
在步骤S344中，当链路处于电气空闲状态时，判断硬件是否支持P1状态，若不支持则转入步骤S346。
在步骤S345中，硬件支持P1状态，控制进入P1状态且保持稳定(例如保持10秒)。
在步骤S346中，判断硬件是否支持P1状态，若不支持则转入步骤S348.
在步骤S347中，硬件支持P2状态，控制进入P2状态且保持稳定(例如保持10秒)。
在步骤S348中，控制PICE设备及链路进入P3状态。
通过本发明实施例，能够总体上提高节能效率。
实施例三：
图4示出了本发明第三实施例提供的一种PCIE设备动态节能装置的结构，为了便于说明仅示出了与本发明实施例相关的部分。
一种PCIE设备动态节能装置，所述装置包括：
策略设置获取单元102，用于获取系统节能策略设置；
节能状态控制单元103，用于根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态。
进一步，作为优选的实施方式，所述装置还包括：
模块初始化单元101，用于初始化PCIE节能模块。
进一步，作为优选的实施方式，所述装置还包括：
设备链路恢复单元104，用于监控到PCIE链路有数据访问时控制PCIE设备及链路恢复到关闭所有节能措施的全运行状态。
进一步的，所述节能状态控制单元包括：
第一控制单元，用于若系统节能策略为不节能状态G0，则关闭所有节能措施控制PCIE设备及链路进入P0状态；
第二控制单元，用于若系统节能策略为轻度节能状态G1，首先将不在G1状态的PCIE设备及链路恢复到P0状态，再扫描各链路的活动状态，当链路处于活动状态时控制进入P0_L0s状态；
第三控制单元，用于若系统节能策略为中度节能状态G2，首先将不在G2状态的PCIE设备及链路恢复到P0状态，再扫描各链路的活动状态，当链路处于活动状态时控制进入P0_L1状态；
第四控制单元，用于若系统节能策略为高度节能状态G3，首先将不在G3状态的PCIE设备及链路恢复到P0状态，再扫描各链路的活动状态，当链路处于电气空闲状态时控制进入P3状态；
所述的系统节能策略包括4个等级，依次为不节能状态G0、轻度节能状态G1、中度节能状态G2和高度节能状态G3，所述G0对应P0状态，G1对应P0_L0s状态，G2对应P0_L1状态，G3对应P3状态；
所述P0、P0_L0s、P0_L1、P1、P2和P3，各等级状态具体如下：
当处于P0状态时，PCIE设备处于正常工作状态D0，PCIE链路处于完全活动状态L0；
当处于P0_L0s状态时，PCIE设备处于正常工作状态D0，PCIE链路处于待机状态L0s；
当处于P0_L1状态时，PCIE设备处于正常工作状态D0，PCIE链路处于低功耗待机状态L1；
当处于P1状态时，PCIE设备处于轻度睡眠状态D1，PCIE链路处于低功耗待机状态L1；
当处于P2状态时，PCIE设备处于深度睡眠状态D2，PCIE链路处于低功耗待机状态L1；
当处于P3状态时，PCIE设备处于热关闭状态D3hot，CIE链路处于低功耗待机状态L1或电源关闭阶段L2/L3ready。
在本发明实施例中，通过将PCIE设备D状态和链路L状态进行关联组成新的联动节能状态，此外定义了几种系统节能策略，用户选择合适的节能策略后，在合适的时机控制PCIE设备及链路进入相应的联动节能状态，实现了PCIE设备及链路的动态节能，提高了总体节能效率。
实施例四：
图5示出了一种PCIE通信系统，包括本发明实施例三中所述的PCIE设备动态节能装置517。该装置具体包括：策略设置获取单元，用于获取系统节能策略设置；节能状态控制单元，用于根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态。
上述系统还包括：
PCIE设备1501，是端点设备(Endpoint)，通过链路513与交换器519相连，交换器519与根组件505相连；
PCIE设备2502，是端点设备(Endpoint)，通过链路515与交换器519相连，交换器519与根组件505相连；
CPU507，与根组件505相连；
存储器511，与根组件505相连；
PCIE-PCI桥509，使得该系统可以兼容PCI设备；
PCIE设备动态节能装置517，与CPU507相连，用于获取系统节能策略设置；根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备1501或PCIE设备2502及链路513或链路515进入相应的联动节能状态，该PCIE设备动态节能装置也可以设置在CPU中，或者根据需要部署在其他电路单元中，本发明实施例并不做限制。通过本发明实施例，可以按照预先配置的节能策略控制设备与链路进入相应联动节能状态，从而能够提高节能效率。
本发明方案可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序单元。一般地，程序单元包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本发明方案，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序单元可以位于包括存储设备在内的本地和远程计算机存储介质中。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现，通用硬件包括通用集成电路、通用CPU、通用存储器、通用元器件等，当然也可以通过专用硬件包括专用集成电路、专用CPU、专用存储器、专用元器件等来实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘，硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例的方法。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种PCIE设备动态节能方法，其特征在于，所述方法包括下述步骤：
获取系统节能策略设置；
根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态。
2.如权利要求1所述的一种PCIE设备动态节能方法，其特征在于，在所述获取系统节能策略设置步骤之前还包括下述步骤：
初始化PCIE节能模块。
3.如权利要求1或2所述的一种PCIE设备动态节能方法，其特征在于，所述联动节能状态包括P0、P0_L0s、P0_L1、P1、P2和P3，各等级状态具体如下：
当处于P0状态时，PCIE设备处于正常工作状态D0，PCIE链路处于完全活动状态L0；
当处于P0_L0s状态时，PCIE设备处于正常工作状态D0，PCIE链路处于待机状态L0s；
当处于P0_L1状态时，PCIE设备处于正常工作状态D0，PCIE链路处于低功耗待机状态L1；
当处于P1状态时，PCIE设备处于轻度睡眠状态D1，PCIE链路处于低功耗待机状态L1；
当处于P2状态时，PCIE设备处于深度睡眠状态D2，PCIE链路处于低功耗待机状态L1；
当处于P3状态时，PCIE设备处于热关闭状态D3hot，CIE链路处于低功耗待机状态L1或电源关闭阶段L2/L3 ready。
4.如权利要求3所述的一种PCIE设备动态节能方法，其特征在于，所述的系统节能策略包括：不节能状态G0、轻度节能状态G1、中度节能状态G2和高度节能状态G3，所述G0对应P0状态，G1对应P0_L0s状态，G2对应P0_L1状态，G3对应P3状态。
5.如权利要求4所述的一种PCIE设备动态节能方法，其特征在于，所述根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态步骤具体包括：
若系统节能策略为不节能状态G0，则关闭所有节能措施控制PCIE设备及链路进入P0状态；
若系统节能策略为轻度节能状态G1，首先将不在G1状态的PCIE设备及链路恢复到P0状态，再扫描各链路的活动状态，当链路处于活动状态时控制进入P0_L0s状态；
若系统节能策略为中度节能状态G2，首先将不在G2状态的PCIE设备及链路恢复到P0状态，再扫描各链路的活动状态，当链路处于活动状态时控制进入P0_L1状态；
若系统节能策略为高度节能状态G3，首先将不在G3状态的PCIE设备及链路恢复到P0状态，再扫描各链路的活动状态，当链路处于电气空闲状态时控制进入P3状态。
6.如权利要求5所述的一种PCIE设备动态节能方法，其特征在于，所述进入P3状态的步骤具体包括：
若PCIE设备支持P1状态，则控制PICE设备及链路进入P1状态且保持稳定，再控制进入P3状态；
若PCIE设备支持P2状态，则控制PICE设备及链路进入P2状态且保持稳定，再控制进入P3状态；
若PCIE设备均不支持P1、P2状态，则直接控制PICE设备及链路进入P3状态。
7.如权利要求5或6所述的一种PCIE设备动态节能方法，其特征在于，在所述根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态步骤之后还包括下述步骤：
监控到PCIE链路有数据访问时控制PCIE设备及链路恢复到P0状态。
8.一种PCIE设备动态节能装置，其特征在于，所述装置包括：
策略设置获取单元，用于获取系统节能策略设置；
节能状态控制单元，用于根据获取到的系统节能策略通过PCIE节能模块控制PCIE设备及链路进入相应的联动节能状态。
9.如权利要求8所述的一种PCIE设备动态节能装置，其特征在于，所述装置还包括：
模块初始化单元，用于初始化PCIE节能模块。
10.如权利要求9所述的一种PCIE设备动态节能装置，其特征在于，所述装置还包括：
设备链路恢复单元，用于监控到PCIE链路有数据访问时控制PCIE设备及链路恢复到关闭所有节能措施的全运行状态。
11.如权利要求8所述的一种PCIE设备动态节能装置，其特征在于，所述节能状态控制单元包括：
第一控制单元，用于若系统节能策略为不节能状态G0，则关闭所有节能措施控制PCIE设备及链路进入P0状态；
第二控制单元，用于若系统节能策略为轻度节能状态G1，首先将不在G1状态的PCIE设备及链路恢复到P0状态，再扫描各链路的活动状态，当链路处于活动状态时控制进入P0_L0s状态；
第三控制单元，用于若系统节能策略为中度节能状态G2，首先将不在G2状态的PCIE设备及链路恢复到P0状态，再扫描各链路的活动状态，当链路处于活动状态时控制进入P0_L1状态；
第四控制单元，用于若系统节能策略为高度节能状态G3，首先将不在G3状态的PCIE设备及链路恢复到P0状态，再扫描各链路的活动状态，当链路处于电气空闲状态时控制进入P3状态；
所述的系统节能策略包括：不节能状态G0、轻度节能状态G1、中度节能状态G2和高度节能状态G3，所述G0对应P0状态，G1对应P0_L0s状态，G2对应P0L1状态，G3对应P3状态；
所述P0、P0_L0s、P0_L1、P1、P2和P3，各等级状态具体如下：
当处于P0状态时，PCIE设备处于正常工作状态D0，PCIE链路处于完全活动状态L0；
当处于P0_L0s状态时，PCIE设备处于正常工作状态D0，PCIE链路处于待机状态L0s；
当处于P0_L1状态时，PCIE设备处于正常工作状态D0，PCIE链路处于低功耗待机状态L1；
当处于P1状态时，PCIE设备处于轻度睡眠状态D1，PCIE链路处于低功耗待机状态L1；
当处于P2状态时，PCIE设备处于深度睡眠状态D2，PCIE链路处于低功耗待机状态L1；
当处于P3状态时，PCIE设备处于热关闭状态D3hot，CIE链路处于低功耗待机状态L1或电源关闭阶段L2/L3 ready。
12.一种PCIE通信系统，其特征在于，包括权利要求8～10任一项所述的PCIE设备动态节能装置。
CN201210114678.3A 2012-04-18 2012-04-18 一种pcie设备动态节能方法、装置及其通信系统 Active CN102662458B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210114678.3A CN102662458B (zh) 2012-04-18 2012-04-18 一种pcie设备动态节能方法、装置及其通信系统
PCT/CN2012/083486 WO2013155827A1 (zh) 2012-04-18 2012-10-25 一种pcie设备动态节能方法、装置及其通信系统
US14/016,786 US9563257B2 (en) 2012-04-18 2013-09-03 Dynamic energy-saving method and apparatus for PCIE device, and communication system thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210114678.3A CN102662458B (zh) 2012-04-18 2012-04-18 一种pcie设备动态节能方法、装置及其通信系统

Publications (2)

Publication Number Publication Date
CN102662458A true CN102662458A (zh) 2012-09-12
CN102662458B CN102662458B (zh) 2015-07-08

Family

ID=46771963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210114678.3A Active CN102662458B (zh) 2012-04-18 2012-04-18 一种pcie设备动态节能方法、装置及其通信系统

Country Status (3)

Country Link
US (1) US9563257B2 (zh)
CN (1) CN102662458B (zh)
WO (1) WO2013155827A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013155827A1 (zh) * 2012-04-18 2013-10-24 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
CN104951043A (zh) * 2014-03-26 2015-09-30 联发科技股份有限公司 可穿戴式控制器及其操作方法
CN105049272A (zh) * 2015-09-08 2015-11-11 北京邮电大学 链路休眠方法及装置
CN108713197A (zh) * 2016-03-15 2018-10-26 高通股份有限公司 用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起
CN111142653A (zh) * 2019-12-26 2020-05-12 江苏芯盛智能科技有限公司 一种PCIe设备低功耗控制方法、装置及电子设备
CN111158772A (zh) * 2019-12-31 2020-05-15 联想(北京)有限公司 一种数据处理方法及电子设备
CN111684391A (zh) * 2017-12-28 2020-09-18 超威半导体公司 全系统低功率管理
CN112416111A (zh) * 2020-11-26 2021-02-26 湖南国科微电子股份有限公司 一种PCIe设备的状态切换控制方法、装置及相关设备
CN113377699A (zh) * 2020-03-09 2021-09-10 慧荣科技股份有限公司 电子装置及相关的控制方法
CN113721756A (zh) * 2021-08-26 2021-11-30 镕铭微电子(济南)有限公司 一种控制进入PCI Express ASPM节能状态的方法、装置及存储介质

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149679B1 (ko) 2014-02-13 2020-08-31 삼성전자주식회사 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US9880601B2 (en) * 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
CN106033399B (zh) * 2015-03-20 2020-05-15 中兴通讯股份有限公司 PCIe设备和PCIe总线的管理方法及装置
US10365706B2 (en) 2017-03-03 2019-07-30 Qualcomm Incorporated Asymmetric power states on a communication link
US11435813B2 (en) 2018-08-29 2022-09-06 Advanced Micro Devices, Inc. Neural network power management in a multi-GPU system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1737728A (zh) * 2004-08-19 2006-02-22 精工爱普生株式会社 数据传输控制系统、电子设备及程序
CN1768318A (zh) * 2003-03-31 2006-05-03 英特尔公司 基于消息的电源管理系统和方法
US20070050653A1 (en) * 2005-08-29 2007-03-01 Gary Verdun System and method for information handling system adaptive variable bus idle timer
CN101204052A (zh) * 2005-06-30 2008-06-18 英特尔公司 串行链路装置、方法和系统
EP1975763A2 (en) * 2007-03-28 2008-10-01 Intel Corporation Resource power controller
CN101526846A (zh) * 2009-04-29 2009-09-09 成都市华为赛门铁克科技有限公司 Pcie系统及其控制方法
CN101598969A (zh) * 2008-03-31 2009-12-09 英特尔公司 基于等待时间准则的平台功率管理
CN101788844A (zh) * 2009-01-23 2010-07-28 瑞昱半导体股份有限公司 省电装置与方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7178045B2 (en) * 2003-12-30 2007-02-13 Intel Corporation Optimizing exit latency from an active power management state
JP4594761B2 (ja) * 2005-02-10 2010-12-08 株式会社東芝 情報処理装置およびその制御方法
TWI311705B (en) * 2005-05-23 2009-07-01 Via Tech Inc Peripheral component interconnect express and changing method of link power states thereof
JP2006338380A (ja) * 2005-06-02 2006-12-14 Toshiba Corp 情報処理装置およびその制御方法
US7860930B2 (en) * 2006-12-19 2010-12-28 International Business Machines Corporation Communication between host systems using a transaction protocol and shared memories
US7603500B2 (en) * 2007-08-10 2009-10-13 Dell Products L.P. System and method for allowing coexistence of multiple PCI managers in a PCI express system
CN101159649B (zh) * 2007-09-21 2010-04-14 杭州华三通信技术有限公司 一种pci快速总线系统及其能量管理方法
US8352764B2 (en) * 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
US8805196B2 (en) * 2010-09-30 2014-08-12 Teradyne, Inc. Electro-optical communications link
CN102662458B (zh) * 2012-04-18 2015-07-08 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768318A (zh) * 2003-03-31 2006-05-03 英特尔公司 基于消息的电源管理系统和方法
CN1737728A (zh) * 2004-08-19 2006-02-22 精工爱普生株式会社 数据传输控制系统、电子设备及程序
CN101204052A (zh) * 2005-06-30 2008-06-18 英特尔公司 串行链路装置、方法和系统
US20070050653A1 (en) * 2005-08-29 2007-03-01 Gary Verdun System and method for information handling system adaptive variable bus idle timer
EP1975763A2 (en) * 2007-03-28 2008-10-01 Intel Corporation Resource power controller
CN101598969A (zh) * 2008-03-31 2009-12-09 英特尔公司 基于等待时间准则的平台功率管理
CN101788844A (zh) * 2009-01-23 2010-07-28 瑞昱半导体股份有限公司 省电装置与方法
CN101526846A (zh) * 2009-04-29 2009-09-09 成都市华为赛门铁克科技有限公司 Pcie系统及其控制方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013155827A1 (zh) * 2012-04-18 2013-10-24 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
US9563257B2 (en) 2012-04-18 2017-02-07 Huawei Technologies Co., Ltd. Dynamic energy-saving method and apparatus for PCIE device, and communication system thereof
CN104951043A (zh) * 2014-03-26 2015-09-30 联发科技股份有限公司 可穿戴式控制器及其操作方法
CN105049272A (zh) * 2015-09-08 2015-11-11 北京邮电大学 链路休眠方法及装置
CN105049272B (zh) * 2015-09-08 2018-09-11 北京邮电大学 链路休眠方法及装置
CN108713197A (zh) * 2016-03-15 2018-10-26 高通股份有限公司 用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起
US11029748B2 (en) 2016-03-15 2021-06-08 Qualcomm Incorporated Adaptive peripheral component interconnect express link substate initiation for optimal performance and power savings
CN111684391A (zh) * 2017-12-28 2020-09-18 超威半导体公司 全系统低功率管理
CN111142653A (zh) * 2019-12-26 2020-05-12 江苏芯盛智能科技有限公司 一种PCIe设备低功耗控制方法、装置及电子设备
CN111142653B (zh) * 2019-12-26 2022-03-22 江苏芯盛智能科技有限公司 一种PCIe设备低功耗控制方法、装置及电子设备
CN111158772A (zh) * 2019-12-31 2020-05-15 联想(北京)有限公司 一种数据处理方法及电子设备
CN113377699A (zh) * 2020-03-09 2021-09-10 慧荣科技股份有限公司 电子装置及相关的控制方法
CN113377699B (zh) * 2020-03-09 2023-09-15 慧荣科技股份有限公司 电子装置及相关的控制方法
CN112416111A (zh) * 2020-11-26 2021-02-26 湖南国科微电子股份有限公司 一种PCIe设备的状态切换控制方法、装置及相关设备
CN112416111B (zh) * 2020-11-26 2022-03-25 湖南国科微电子股份有限公司 一种PCIe设备的状态切换控制方法、装置及相关设备
CN113721756A (zh) * 2021-08-26 2021-11-30 镕铭微电子(济南)有限公司 一种控制进入PCI Express ASPM节能状态的方法、装置及存储介质

Also Published As

Publication number Publication date
WO2013155827A1 (zh) 2013-10-24
US20140019788A1 (en) 2014-01-16
US9563257B2 (en) 2017-02-07
CN102662458B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
CN102662458A (zh) 一种pcie设备动态节能方法、装置及其通信系统
US20130179710A1 (en) Multi-core processor system, dynamic power management method thereof and control apparatus thereof
CN102498451B (zh) 处理器的静态保留模式
CN103782272B (zh) 在异构核之间切换任务
DE102013224175B4 (de) Niedrig-Leistungs-Zustände für ein Computer-System mit integriertem Basis-Band
US8347132B2 (en) System and method for reducing processor power consumption
CN101578563B (zh) 降低ic中的空闲泄漏功耗
CN101943941B (zh) 信息处理装置及其功率控制方法
CN102306048A (zh) 用于零电压处理器休眠状态的方法和设备
US20120042184A1 (en) Computer motherboard capable of reducing power consumption in suspend
JP2011523149A (ja) スリーププロセッサ
WO2016058386A1 (zh) 一种功耗管理方法、装置及计算机存储介质
CN108304223A (zh) 一种用于电源休眠机制的操作系统与硬件平台交互方法
CN108089689A (zh) 一种小型SoC超低功耗控制电路与方法
EP3172635B1 (en) Ultra low power architecture to support always on path to memory
US20190187769A1 (en) Method of operating semiconductor device
CN102929381B (zh) 电子系统及其电源管理方法
US9612652B2 (en) Controlling power consumption by power management link
US6901523B2 (en) Method and apparatus for information handling system sleep regulation
CN114902158A (zh) 长空闲状态系统和方法
WO2018041093A1 (zh) 存储系统和存储系统中传输信号的方法
CN105549723A (zh) 一种服务器节电控制方法、装置及电子设备节电控制装置
CN102301307B (zh) 用于控制最优时钟和电压切换的分布式表格驱动电源模式计算
CN103150191A (zh) 一种终端设备
CN105159605A (zh) 一种存储服务器架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant