CN108713197A - 用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起 - Google Patents

用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起 Download PDF

Info

Publication number
CN108713197A
CN108713197A CN201780016242.1A CN201780016242A CN108713197A CN 108713197 A CN108713197 A CN 108713197A CN 201780016242 A CN201780016242 A CN 201780016242A CN 108713197 A CN108713197 A CN 108713197A
Authority
CN
China
Prior art keywords
period
stand
pcie
enter
low power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780016242.1A
Other languages
English (en)
Inventor
N·克拉卡
M·克里希纳莫泽瑞
H·苏库马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108713197A publication Critical patent/CN108713197A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

描述了用于自适应地修改管控PCIe接口进入到低功率状态中的等待时间的系统、方法和装置。一种由PCIe接口的控制器执行的方法，包括：确定数据突发正在PCIe链路上被传送，将定时器配置成当在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知，当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时使该PCIe接口的一个或多个电路进入低功率状态，以及当在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的次数超过阈值最大次数时增大该进入等待时间时段。

Description

用于最优性能和功率节省的自适应快速外围组件互连链路子 状态发起
相关申请的交叉引用
本申请要求于2016年3月15日向美国专利商标局提交的非临时申请No.15/070,381的优先权和权益，其全部内容通过援引纳入于此。
技术领域
本公开一般涉及外围通信接口，尤其涉及用于管理快速外围组件互连接口的功率状态的技术。
背景技术
移动通信设备可包括各种各样的组件，包括电路板、集成电路(IC)设备和/或片上系统(SoC)设备。这些组件可包括处理电路、用户接口组件、存储和其他外围组件。各组件之间的通信可使用遵循标准定义的规范和协议操作的总线来实现。在一个示例中，快速外围组件互连(PCIe)接口提供支持两个设备使用包括一个或多个串行全双工通道的链路进行互连的共享并行总线架构。
电池操作的设备(包括某些移动通信设备)通常被设计成满足越来越严格的功耗预算以最大化电池寿命。PCIe接口支持在PCIe链路空闲时对总线接口电路进行禁用和/或降电以节省功率的功率管理方案。这些功率管理方案可能引入与进入和退出低功率状态所需的时间相关的显著数据通信等待时间。随着应用生成不断增加的对改善的通信能力(包括更高数据率、更低数据传输等待时间以及改善的电池寿命节省)的需求，一直存在对于改善的功率管理方案的需要。
概述
本公开的某些方面涉及基于链路活动和数据流特性来自适应地修改管控PCIe接口进入到低功率状态中的等待时间的系统、装置、方法和技术。管控进入低功率链路状态的决策的准则可被自适应地修改以随着链路利用率变动而优化功率管理。
在本公开的各个方面，一种由PCIe接口的控制器执行的方法，包括：确定数据突发正在PCIe链路上被传送，将定时器配置成当在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知，当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时使该PCIe接口的一个或多个电路进入低功率状态，以及当在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的次数超过阈值最大次数时增大该进入等待时间时段。
可通过将进入等待时间时段加倍来增大进入等待时间时段。该方法可包括当该PCIe接口在该数据突发的传输期间未进入该低功率状态时减小该进入等待时间时段。该方法可包括当在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的该次数小于阈值最小次数时减小该进入等待时间时段。在一个示例中，可通过将进入等待时间时段减半来减小进入等待时间时段。在另一示例中，可通过恢复用于进入等待时间时段的先前时间段来减小进入等待时间时段。
在一些实例中，PCIe接口的电路可在耦合至该PCIe接口的收发机的一个或多个电路被禁用时进入低功率状态。在一些实例中，PCIe接口的电路可在该PCIe接口的一个或多个电路所使用的时钟信号被门控或禁用时进入低功率状态。在一些实例中，当在PCIe链路变为活跃之前定时器发信令通知流逝了进入等待时间时段时使耦合至PCIe接口的两个或更多个设备中的电路进入低功率状态。
在本公开的各个方面，一种装置包括：PCIe接口，其被适配成将该装置耦合至PCIe链路；以及控制器。在PCIe链路上传送的数据突发期间，该控制器可被配置成：确定该PCIe链路何时已进入空闲状态；启用定时器，该定时器被适配成当在确定该PCIe链路已进入该空闲状态之后流逝了进入等待时间时段时发信令通知；当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时使该PCIe接口的一个或多个电路进入低功率状态；以及当在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的次数超过阈值最大次数时增大该进入等待时间时段。
可通过将进入等待时间时段加倍来增大进入等待时间时段。该控制器可被配置成当该PCIe接口在该数据突发的传输期间未进入该低功率状态时减小该进入等待时间时段。该控制器可被配置成当在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的该次数小于阈值最小次数时减小该进入等待时间时段。在一个示例中，可通过将进入等待时间时段减半来减小进入等待时间时段。在另一示例中，可通过恢复用于进入等待时间时段的先前时间段来减小进入等待时间时段。
在一些实例中，该控制器可被配置成通过禁用耦合至该PCIe接口的收发机的一个或多个电路来使该PCIe接口的某些电路进入该低功率状态。在一些实例中，该控制器可被配置成通过禁用或门控该PCIe接口的电路所使用的时钟信号来使该PCIe接口的某些电路进入该低功率状态。在一些实例中，该控制器可被配置成当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时使耦合至该PCIe接口的两个或更多个设备进入该低功率状态。
在本公开的各个方面，一种装备包括：用于管理PCIe接口中的功耗并且被配置成将该PCIe接口在至少第一状态和第二状态之间进行转变的装置；用于配置定时器的装置，该定时器被适配成在PCIe链路上传送的数据突发期间当在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知；以及用于基于在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的次数来修改该进入等待时间时段的装置。该用于管理功耗的装置可被配置成当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时使该PCIe接口的一个或多个电路进入该低功率状态。
可通过将进入等待时间时段加倍来增大进入等待时间时段。该用于修改该进入等待时间时段的装置可被配置成当该PCIe接口在该数据突发的传输期间未进入该低功率状态时减小该进入等待时间时段。该用于修改该进入等待时间时段的装置可被配置成当在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的该次数小于阈值最小次数时减小该进入等待时间时段。在一个示例中，通过将进入等待时间时段减半来减小进入等待时间时段。在另一示例中，通过恢复用于进入等待时间时段的先前时间段来减小进入等待时间时段。
在一些实例中，PCIe接口的某些电路可在耦合至该PCIe接口的收发机的一个或多个电路被禁用时进入低功率状态。在一些实例中，PCIe接口的电路在该PCIe接口的一个或多个电路所使用的时钟信号被禁用或门控时进入低功率状态。在一些实例中，耦合至该PCIe接口的两个或更多个设备中的电路当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时进入该低功率状态。
在本公开的各个方面，公开了一种处理器可读存储介质。该存储介质可以是非瞬态存储介质并且可以存储代码，该代码在由一个或多个处理器执行时使该一个或多个处理器执行以下操作：确定数据突发正在PCIe链路上被传送，将定时器配置成当在PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知，当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时使该PCIe接口的一个或多个电路进入低功率状态，以及当在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的次数超过阈值最大次数时增大该进入等待时间时段。
可通过将进入等待时间时段加倍来增大进入等待时间时段。这些指令可使该一个或多个处理器当该PCIe接口在该数据突发的传输期间未进入该低功率状态时减小该进入等待时间时段。这些指令可使该一个或多个处理器当在该数据突发的传输期间发生的该PCIe接口进入该低功率状态的该次数小于阈值最小次数时减小该进入等待时间时段。在一个示例中，可通过将进入等待时间时段减半来减小进入等待时间时段。在另一示例中，可通过恢复用于进入等待时间时段的先前时间段来减小进入等待时间时段。
在一些实例中，PCIe接口的某些电路可在耦合至该PCIe接口的收发机被禁用时进入低功率状态。在一些实例中，PCIe接口的电路可在该PCIe接口的一个或多个电路所使用的时钟信号被门控或禁用时进入低功率状态。在一些实例中，耦合至该PCIe接口的两个或更多个设备的电路可当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时进入低功率状态。
附图简述
图1解说了可根据本文中公开的某些方面适配的装置的一个示例。
图2解说了用于PCIe接口的架构的示例。
图3解说了根据本文中公开的某些方面的可被连接至PCIe总线的一个或多个链路或通道的设备的示例。
图4解说了根据本文中公开的某些方面的状态图的示例。
图5解说了根据本文中公开的某些方面的可在用于自适应地调谐PCIe总线等待时间的方法中采用的算法的示例。
图6是解说采用可根据本文中公开的某些方面适配的处理电路的装置的示例的框图。
图7是根据本文中公开的某些方面的用于自适应地调谐PCIe总线等待时间的方法的流程图。
图8是解说根据本文中公开的某些方面的自适应地调谐PCIe总线等待时间的装置的硬件实现的示例的示图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。
现在将参照各种装置和方法给出本发明的若干方面。这些装置和方法将在以下详细描述中进行描述并在附图中由各种框、模块、组件、电路、步骤、过程、算法等(统称为“元素”)来解说。这些元素可使用电子硬件、计算机软件、或其任何组合来实现。此类元素是实现成硬件还是软件取决于具体应用和加诸于整体系统上的设计约束。
概览
计算系统通常采用本地总线来将处理器与存储器、IC器件、电路、外围设备等相连接。PCIe接口提供使得处理器能够与各种不同设备进行通信的标准化接口。在一些示例中，这些设备可以在通过射频(RF)接入网(诸如蜂窝电信网络、基于电气电子工程师协会(IEEE)802.11标准的局域网等)通信的移动处理设备或移动通信设备中被提供。在一些实例中，PCIe接口支持可被部署在用于RF收发机、调制解调器、以及可以是移动通信设备的一部分的其他组件的IC器件之内或之间的高速互连。移动通信设备常常受约束于功率预算，而PCIe接口可被操作以使得传送方和接收方在传输之间被降电。进入和退出低功率操作模式所需的时间可增加通信链路的等待时间，其中等待时间可以是对接收请求与传送对该请求的响应之间的时间间隔的测量。本文中所公开的某些方面涉及对PCIe接口的功率管理，其可以优化功耗而同时维持低等待时间。
PCIe实现的示例
根据某些方面，PCIe总线可被用于互连作为装置的子组件的电子设备，该装置诸如是蜂窝电话、智能电话、会话发起协议(SIP)电话、膝上型设备、笔记本、上网本、智能本、个人数字助理(PDA)、卫星无线电、全球定位系统(GPS)设备、智能家用设备、智能照明、多媒体设备、视频设备、数字音频播放器(例如，MP3播放器)、相机、游戏控制台、娱乐设备、车载组件、可穿戴计算设备(例如，智能手表、健康或健身跟踪器、眼镜等)、电器、传感器、安全设备、自动售货机、智能电表、无人机、多旋翼直升机、或任何其他类似的功能设备。图1描绘了此类装置100的示例。装置100可包括具有多个设备或电路122、124、126、128、136和/或138的处理电路120。处理电路120可以在可包括多个设备或电路122、124、126、128、136和/或138的专用IC(ASIC)或SoC中实现。在一个示例中，装置100可以是通信设备，并且处理电路120可包括使得该装置能够通过一个或多个天线140与无线电接入网、核心接入网、因特网和/或另一网络通信的RF前端电路126。
在图1中所解说的示例中，处理电路120包括专用集成电路(ASIC)设备122，其具有一个或多个处理器132、一个或多个调制解调器130、和/或其他逻辑电路或功能。例如，处理电路120可由操作系统来控制，并且可提供使得一个或多个处理器132能够执行驻留在存储器设备134中的软件模块的应用编程接口(API)层。软件模块可包括存储在处理器可读存储(诸如存储器设备134)中的指令和数据。ASIC设备122可访问其内部存储器、处理电路120的存储器设备134、和/或外部存储器。存储器可包括只读存储器(ROM)或随机存取存储器(RAM)、电可擦除可编程ROM(EEPROM)、闪存卡、或可以在处理系统和计算平台中使用的任何存储器设备。处理电路120可包括或能够访问本地数据库或其他参数存储，该本地数据库或其他参数存储可维护用于配置和操作装置100和/或处理电路120的工作参数和其他信息。本地数据库可使用寄存器、数据库模块、闪存、磁介质、EEPROM、光学介质、带、软盘或硬盘等来实现。处理电路120还可以可操作地耦合到外部设备，诸如天线140、显示器102、操作者控件(诸如按钮106和/或集成或外部按键板104)、以及其他组件。用户接口124可通过专用通信链路138或通过一个或多个PCIe互连来与显示器102、按键板104等通信。
处理电路120可通过总线接口电路128来通信，总线接口电路128可包括电路、计数器、定时器、控制逻辑以及其他可配置电路或模块的组合。在一个示例中，总线接口电路128可被配置成根据PCIe规范或协议来操作。例如，处理电路120可包括或控制对总线接口128、用户接口124、RF前端电路126、以及驻留在ASIC设备122中的一个或多个应用处理器132的操作进行配置和管理的功率管理功能。在某些操作模式中，总线接口电路128可被配置成基于总线接口128的活动在功率状态之间转变。
PCIe接口的概览
PCIe接口使用多个高速串行链路来操作。PCIe接口可被表征为具有点对点拓扑，其中单独的串行链路将每个设备连接至主机或根复合体。图2是解说用于PCIe接口200的架构的示例的框图。在PCIe接口200中，根复合体204将处理器202耦合至存储器设备(例如存储器子系统208)和PCIe开关电路206。在一些实例中，开关电路206包括级联的开关器件。一个或多个PCIe端点设备210可直接耦合至根复合体204，而其他PCIe端点设备2121、2122、…212N可通过PCIe开关电路206耦合至根复合体204。根复合体204可使用专有本地总线接口或标准定义的本地总线接口来耦合至处理器202。根复合体204可控制PCIe接口200的操作，并且可生成对处理器202的事务请求。在一些示例中，根复合体204被实现在包括处理器202的同一IC设备中。根复合体204可支持多个PCIe端口。
根复合体204可以控制处理器202、存储器子系统208和/或其他PCIe端点设备210、2121、2122、…212N之间的通信。端点设备210、2121、2122、…212N可被定义为除根复合体204之外的能够请求或发起PCIe事务、或对PCIe事务作出响应的设备。PCIe接口200可支持任何两个端点之间的全双工通信，而对于跨多个端点的并发接入方面没有内在限制。
将要使用PCIe接口200来传达的信息被封装在根据PCIe总线协议的分组中。耦合至PCIe总线的各设备可使用一个或多个PCIe通道来通信。PCIe通道可被定义为两个PCIe端口之间的点对点通信信道。PCIe通道可提供全双工通信并且可包括两对差分编码的信令导线或信号迹线，其中一对导线被用于传送数据，而另一对导线被用于接收数据。分组可以携带八位字节的信息。在多通道PCIe链路中，分组数据可跨多个通道被条带化。多通道链路中的通道数目可在设备初始化期间被协商。
图3解说了被适配成用于连接至PCIe总线302的一个或多个链路或通道的PCIe设备300的示例。PCIe设备300可以实现在处理电路上和/或ASIC或SoC中。至数据源和/或数据阱的应用处理器304或接口可通过PCIe控制器306的操作来传达数据。PCIe控制器306可包括微处理器、微控制器、定序器、状态机或某种其他处理设备或者使用其来实现。PCIe控制器306实现PCIe协议，并且可根据本文中公开的某些方面被适配成监视PCIe总线302上的活动以及维护用于配置被用来控制或优化PCIe接口电路的操作的某些方面的计数器和定时器的参数。PCIe控制器306可包括编码器/解码器308或与其协作，编码器/解码器308接收应用处理器304中生成的数据并编码该数据以供在PCIe总线302上传送。编码器/解码器308可解码从PCIe总线302接收的数据并提供经解码的信息以供递送给应用处理器304。串行化器/解串器电路(SerDes 310)和媒体接入电路312可将数据转换成比特流以根据针对PCIe总线302定义的信令规范来传送。SerDes 310和媒体接入电路312将来自通过PCIe总线302接收的信号的比特流转换成数据，该数据可被解码并提供给应用处理器304。媒体接入电路312可包括收发机、时钟发生器、时钟恢复电路锁相环(PLL)电路等。
PCIe接口中的功率管理的概览
PCIe接口200可实现用于基于PCIe链路上的活动或数据话务水平来管理PCIe设备的活跃状态功率管理(ASPM)协议。使用ASPM协议可以延长电池寿命。功率管理协议和算法可被配置成通过在PCIe链路空闲或以其他方式不活跃时使PCIe接口和/或耦合至PCIe接口的设备进入低功率状态来减少总体功耗。在一些示例中，可通过减小PCIe接口200所使用的时钟的频率或通过中止串行通信传送或接收时钟来进入低功率状态。一个或多个PCIe设备可在某些低功率状态期间以减小的功率操作或被禁用。ASPM可能因退出等待时间而增加数据通信中的等待时间，其中退出等待时间对应于以下操作所需的时间：唤醒PCIe总线并使其退出低功率状态，在退出低功率状态模式之后重新配置PCIe总线，和/或在PCIe总线上重新建立通信。
用于管理PCIe接口中的功耗的ASPM协议可定义多种操作状态。例如，在一个示例中，这些操作状态可被定义为状态集(例如，被指定为{L0,L1,L2,L3})。该状态集可使用功率管理电路和模块来实现。在本文中描述的某些示例中，可针对PCIe接口来定义L0和L1状态。L0状态可以是完全活跃状态。在L1状态中，低功率操作模式可被配置成用于PCIe链路的两个方向。其他状态(诸如L2或L3)可提供减小的功耗并且可与较高退出等待时间相关联。在一些实例中，为了消耗最少功率量，可定义附加子状态以使得控制器能够闲置或禁用某些电路和功能。在一个示例中，L1.1和L1.2状态(其可被定义为L1状态的子状态)使得控制器能够以获得增大的功率控制粒度的方式管理设备操作的某些方面。
图4是解说根据本文中公开的某些方面的ASPM协议的操作的状态图400。在此示例中，解说了L0状态404和L1状态406。ASPM协议还可支持L1.1子状态422和L1.2子状态424。ASPM协议可被启用以减少PCIe设备中的功耗。ASPM状态变化可在链路上的状况规定或建议状态之间的转变是合乎期望的或必要的时被发起。当状况合适时，链路上的通信伙伴两者可发起功率状态变化请求。
在图4中所解说的示例中，PCIe链路可在上电、系统重置之后或在检测到错误状况之后进入初始化状态402。在初始化状态402中，可在PCIe链路转变(412)至L0状态404之前实现设备发现和总线配置过程。在L0状态404中，PCIe设备可以是活跃的并且响应于PCIe事务，和/或可请求或发起PCIe事务。在L0状态404中，PCIe设备可以最低等待时间操作。当PCIe链路空闲时，在L0状态404中操作的PCIe设备继续以在活跃操作期间所消耗的水平消耗功率。当PCIe链路不活跃时，PCIe设备可根据ASPM协议转变(414)至L1状态406。
L1状态406可实现功耗的减少。可在PCIe设备确定不存在未完结PCIe请求或待决事务时进入L1状态406。功耗的减少可准许移动通信设备例如优化电池寿命并且使该设备更好地维持在指定或期望的热操作条件内。可通过以下操作来减少功耗：禁用或闲置PCIe总线接口中的收发机；禁用、门控、或减慢PCIe设备所使用的时钟；以及禁用用于生成接收数据用的时钟的PLL电路。PCIe设备可通过硬件控制器、或操作系统和硬件控制电路的某种组合的操作来进入L1状态406。
当PCIe链路变为活跃而同时设备在L1状态406中操作时，发起该设备返回到L0状态404。至L0状态404的直接转变可能是不可用的。PCIe链路可转变(416)至恢复状态408，其中PCIe总线接口中的收发机、PCIe设备所使用的时钟、和/或PLL电路被启用。当这些收发机和其他电路被确定为起作用时，那么可发起从恢复状态408至L0状态404的转变(418)。如果在恢复状态408中检测到错误状况，则从恢复状态408至初始化状态402的转变(420)可能是必要的。
进入到恢复状态408可增加PCIe链路的等待时间，并且可导致恢复状态408中相对于L0状态404增加的功耗。例如，使时钟信号同步、获得锁相环中的锁定以及建立PCIe链路上的伙伴设备之间的同步所需的时间可增加功耗并涉及在对总线请求作出响应和/或在PCIe链路上传送或接收数据方面的显著延迟。在一些实例中，增加的功耗可基于在恢复状态408中花费的时间段来计算。在一些实例中，从L0状态404转变(414)到L1状态406的决策是以与空闲时间相关的一个或多个阈值、或观察到的PCIe总线非活跃(以最大化观察到的非活跃指示延长的空闲时段的概率)为条件的，以尝试确保在L1状态406中花费的时间比在恢复状态408中耗费的附加功率节省更多功率。
在一些示例中，ASPM协议基于如L1进入等待时间定义的有限时间区间或阈值来确定是否应当发起至L1状态406的转变(414)。L1状态406是不准许PCIe链路上的数据传递的链路功率状态，且其是其他链路子状态(诸如L1.1状态422和L1.2状态424)的先兆。在L1.1状态422和L1.2状态424中，PCIe接口可消耗最少功率量。每当PCIe链路不活跃达给定L1进入等待时间历时之时，PCIe控制器可请求链路伙伴进入低功率链路状态406、422、424以节省功率。
在一些实例中，L1进入等待时间历时是在总体系统参数、活动和/或待决操作的基础上选取的。在一些操作模式中，传送数据话务的高带宽突发以尽可能快地在PCIe链路上传递数据。在这些情形中，ASPM协议可被配置成通过减少期间PCIe链路活跃且消耗功率的传输时间来节省功率。此处，设计目的可涉及在将以其他方式延长传输时间的高带宽突发期间避免至低功率状态406、422、424的转变(414)。为了实现这一目的，ASPM可以直至观察到的链路非活跃时间超过突发中的数据分组之间的最差情形等待时间、和/或响应于某些读或写请求才发起转变(414)。
由于系统架构的复杂性以及器件(诸如其中部署了PCIe接口的SoC)的特性，因此各种系统等待时间是可能的。在一些示例中，PCIe接口中的数据读/写请求之间的分组等待时间或间隔可在1μs与20μs之间变动。当L1进入等待时间历时太短时，更多至低功率状态406、422、424的转变(414)可能在突发期间发生，这可导致归因于该突发(以及在一些实例中归因于因退出低功率状态406、422和/或424所需的时间引起的完成该突发的时间增加)的增加的功耗。当L1进入等待时间历时被设置成最差情形等待时间时，那么至低功率状态406、422和/或424的转变(414)可在PCIe链路上的低容量话务模式期间被阻止。当PCIe链路上的话务为低且分组等待时间历时大于所选L1进入等待时间历时之时，PCIe链路可以被阻止进入L1状态406或其他低功率状态422、424，即使在没有分组要在PCIe链路上被传送时亦是如此。PCIe接口可在PCIe链路空闲时保持活跃，于是功耗可能不必要地高。
优化退出等待时间和功率节省
根据本文中描述的某些方面，L1进入等待时间历时可基于观察到的链路状况来被自适应地调谐。当L1进入等待时间历时变动以匹配话务模式时，转变(414)到L1状态406中可能更高效并且功耗可被优化。定时器可被用来监视PCIe链路上的空闲历时。定时器可以用当前L1进入等待时间来初始化或与其作比较，并且PCIe设备中的控制功能可在寄存器或计数器中维护该定时器以及L1进入等待时间历时的该当前值。在一个示例中，控制功能可维护L1进入等待时间定时器，并且可使用硬件(诸如可在要改变L1进入等待时间历时之时被递增、递减、或通过添加或减少来修改的计数器)来配置L1进入等待时间历时。在另一示例中，定时器和L1进入等待时间历时可使用软件驱动的处理器和硬件的组合来维护和修改。
最初，可通过使用可用于L1进入等待时间历时的最低值来设置激进L1进入等待时间历时。控制功能可配置有可能L1进入等待时间历时的范围。最低L1进入等待时间值可以最大化在低功率状态406、422、424中花费的时间并实现最激进的功率管理配置。在某一时刻，应用、设备或系统任务可在PCIe链路上发起高带宽通信模式。该高带宽模式可尝试在PCIe链路上突发出(burst out)尽可能多的数据。在该突发内，可能存在短的非活跃时段。在检测到高带宽模式之际，L1进入等待时间历时可被增大以确保在突发期间不存在不想要的至低功率状态406、422、424的转变。L1等待时间历时可以不在检测到高带宽模式之际被立即修改。例如，PCIe设备可记录在突发或突发的某个部分期间发生的至低功率状态406、422、424的转变414的数目。如果该突发期间的该转变数目超过阈值最大转变数目，则该PCIe设备可修改L1进入等待时间历时。
在一个示例中，在PCIe链路上传送数据突发的PCIe实体(传送方)可对数据突发期间至低功率状态406、422、424的转变414数目进行计数或获得其计数。该计数可由PCIe控制器306维护，PCIe控制器306可以监视在突发期间发生的至低功率状态406、422、424的转变(414)的数目。相应地，传送方可从PCIe控制器306中的寄存器读取该转变(414)的数目并确定是否应当改变L1进入等待时间历时。可将L1进入等待时间历时增加一百分比、固定时间段、或基于链路状况和活动计算的数值。在一个示例中，如果转变(414)的数目超过阈值，则可将L1进入等待时间历时增加至两倍。该阈值可由系统设计者来配置或基于L1进入等待时间历时的先前配置和PCIe链路的最终性能来更新。对于后续突发，可再次监视至L1状态406的转变(414)的数目。如果确定该转变数目保持大于阈值，则下一突发可以用增加的L1进入等待时间历时来配置L1等待时间定时器。继续以上所描述的示例，可将L1进入等待时间历时从先前值再次加倍。当产生期望或理想结果的L1进入等待时间历时被标识出时，用于配置L1等待时间定时器的值对于该突发的其余部分可以是固定的，其可以是导致比阈值更少的至L1状态406的转变(414)的值。在一些实例中，在每个突发的开始处用最激进的L1进入等待时间值来配置L1等待时间定时器。
根据某些方面，用于配置L1等待时间定时器的L1进入等待时间值的值可被持续地修改，其中修改可导致L1进入等待时间值增大和/或减小。例如，可针对每个突发监视至L1状态406的转变(414)的数目。当在突发期间不存在至L1状态406的转变(414)时，可为L1进入等待时间值选取略微更激进的值。以此方式，达成了滞后，并且基于实现、计算出的系统等待时间和行为、和/或观察到的系统等待时间和行为而自适应地调谐最优设置。
用于自适应地调谐L1进入等待时间的过程的示例
图5解说了用于自适应地调谐L1进入等待时间历时的方法500的示例。在一些示例中，方法500可由PCIe控制器306控制或实现。在从恢复状态408进入L1状态406(参见图4)之后或在PCIe链路上的先前突发传输已完成之后，该过程可在框502开始。该过程可涉及执行由循环控制参数(突发计数)(其在框504被初始化和管理)跟踪的数次迭代。在框504，还可初始化被用于修改L1进入等待时间历时的参数(inc_L1E参数)。
在框506，PCIe控制器306可等待直至检测到传输突发。随后在框508，PCIe控制器306可清除用于测量突发传输之间的时间的计数器(L1ECntr)。在框510，PCIe控制器306可配置用于L1进入等待时间历时的值。可使用先前使用的L1进入等待时间历时。在一些实例中，PCIe控制器306可使用针对PCIe接口定义的最激进L1进入等待时间历时。PCIe控制器306随后可在框512等待当前突发传输结束。
在框514，PCIe控制器306可读取或以其他方式获得L1ECntr中记录的值(其测量突发传输内的空闲时间)。在框516，将L1ECntr的值与上限阈值作比较。如果L1ECntr超过上限阈值，则PCIe控制器306可在框518递增inc_L1E参数并返回到在框504开始下一迭代。如果L1ECntr不大于上限阈值，则在框520，PCIe控制器306可将L1ECntr的值与下限阈值作比较。如果L1Ecntr小于下限阈值，则PCIe控制器306可递减inc_L1E参数并返回到在框504开始下一迭代。如果L1Ecntr不小于下限阈值，则PCIe控制器306可返回到在框504开始下一迭代。
当在框504发起的循环已完成时，PCIe控制器306可在框524评估inc_L1E参数。如果inc_L1E参数具有正值，则PCIe控制器306可增大L1进入等待时间历时。在一个示例中，L1进入等待时间历时可被加倍。在另一示例中，L1进入等待时间历时可被增大所配置的百分比、或绝对值。如果在框524，PCIe控制器306确定inc_L1E参数不具有正值，则PCIe控制器306可减小L1进入等待时间历时。在一个示例中，L1进入等待时间历时可被减半。在另一示例中，L1进入等待时间历时可被减小所配置的百分比、或绝对值。在另一示例中，PCIe控制器306可回复到先前用于L1进入等待时间历时的值。
处理电路和方法的示例
图6是解说采用可被配置成执行本文所公开的一个或多个功能的处理电路602的装置600的硬件实现的示例的示图。根据本公开的各种方面，本文所公开的元素、或元素的任何部分、或者元素的任何组合可使用处理电路602来实现。处理电路602可包括由硬件和软件模块的某种组合来控制的一个或多个处理器604。处理器604的示例包括：微处理器、微控制器、数字信号处理器(DSP)、SoC、ASIC、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、定序器、门控逻辑、分立的硬件电路、以及其他配置成执行本公开中通篇描述的各种功能性的合适硬件。该一个或多个处理器604可包括执行特定功能并且可由软件模块616之一来配置、扩增或控制的专用处理器。该一个或多个处理器604可通过在初始化期间加载的软件模块616的组合来配置，并且通过在操作期间加载或卸载一个或多个软件模块616来进一步配置。
在所解说的示例中，处理电路602可以用由总线610一般化地表示的总线架构来实现。取决于处理电路602的具体应用和整体设计约束，总线610可包括任何数目的互连总线和桥接器。总线610将各种电路链接在一起，包括一个或多个处理器604、以及存储606。存储606可包括存储器设备和大容量存储设备，并且在本文中可被称为计算机可读介质和/或处理器可读介质。总线610还可链接各种其他电路，诸如定时源、定时器、外围设备、稳压器、和功率管理电路。总线接口608可提供总线610与一个或多个收发机612之间的接口。可针对处理电路所支持的每种联网技术来提供收发机612。在一些实例中，多种联网技术可共享收发机612中出现的电路系统或处理模块中的一些或全部。每个收发机612提供用于通过传输介质与各种其它装置通信的手段。取决于装置600的本质，也可提供用户接口618(例如，按键板、显示器、扬声器、话筒、操纵杆)，并且该用户接口618可直接或通过总线接口608通信地耦合至总线610。
处理器604可负责管理总线610和一般处理，可包括执行存储在计算机可读介质(其可包括存储606)中的软件。在这一方面，处理电路602(包括处理器604)可被用于实现本文所公开的方法、功能和技术中的任何一种。存储606可被用于存储由处理器604在执行软件时操纵的数据，并且该软件可被配置成实现本文所公开的方法中的任何一种。
处理电路602中的一个或多个处理器604可以执行软件。软件应当被宽泛地解释成意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数、算法等，无论其是用软件、固件、中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。软件可按计算机可读形式驻留在存储606中或驻留在外部计算机可读介质中。外部计算机可读介质和/或存储606可包括非瞬态计算机可读介质。作为示例，非瞬态计算机可读介质包括：磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩碟(CD)或数字多功能碟(DVD))、智能卡、闪存设备(例如，“闪存驱动器”、卡、棒、或钥匙驱动器)、RAM、ROM、可编程只读存储器(PROM)、可擦式PROM(EPROM)(包括EEPROM)、寄存器、可移动盘、以及任何其他用于存储可由计算机访问和读取的软件和/或指令的合适介质。作为示例，计算机可读介质和/或存储606还可包括载波、传输线、以及用于传送可由计算机访问和读取的软件和/或指令的任何其他合适介质。计算机可读介质和/或存储606可驻留在处理电路602中、处理器604中、在处理电路602外部、或跨包括该处理电路602在内的多个实体分布。计算机可读介质和/或存储606可实施在计算机程序产品中。作为示例，计算机程序产品可包括封装材料中的计算机可读介质。本领域技术人员将认识到如何取决于具体应用和加诸于整体系统上的总体设计约束来最佳地实现本公开中通篇给出的所描述的功能性。
存储606可维护以可加载代码段、模块、应用、程序等来维护和/或组织的软件，其在本文中可被称为软件模块616。软件模块616中的每一者可包括在安装或加载到处理电路602上并由一个或多个处理器604执行时有助于运行时映像614的指令和数据，该运行时映像614控制一个或多个处理器604的操作。在被执行时，某些指令可使得处理电路602执行根据本文中所描述的某些方法、算法和过程的功能。
软件模块616中的一些可在处理电路602初始化期间被加载，并且这些软件模块616可配置处理电路602以使得能执行本文所公开的各种功能。例如，一些软件模块616可配置处理器604的内部设备和/或逻辑电路622，并且可管理对外部设备(诸如，收发机612、总线接口608、用户接口618、定时器、数学协处理器等)的访问。软件模块616可包括控制程序和/或操作系统，其与中断处理程序和设备驱动器交互并且控制对由处理电路602提供的各种资源的访问。这些资源可包括存储器、处理时间、对收发机612的访问、用户接口618等。
处理电路602的一个或多个处理器604可以是多功能的，由此软件模块616中的一些被加载和配置成执行不同功能或相同功能的不同实例。该一个或多个处理器604可附加地被适配成管理响应于来自例如用户接口618、收发机612和设备驱动器的输入而发起的后台任务。为了支持多个功能的执行，该一个或多个处理器604可被配置成提供多任务环境，藉此多个功能中的每个功能按需或按期望实现为由该一个或多个处理器604服务的任务集。在一个示例中，多任务环境可使用分时程序620来实现，该分时程序620在不同任务之间传递对处理器604的控制权，由此每个任务在完成任何未决操作之际和/或响应于输入(诸如中断)而将对一个或多个处理器604的控制权返回给分时程序620。当任务具有对一个或多个处理器604的控制权时，处理电路有效地专用于由与控制方任务关联的功能所针对的目的。分时程序620可包括操作系统、在循环基础上转移控制权的主循环、根据各功能的优先级化来分配对一个或多个处理器604的控制权的功能、和/或通过将对一个或多个处理器604的控制权提供给处置功能来对外部事件作出响应的中断驱动式主循环。
图7是用于自适应地修改管控PCIe接口进入到低功率状态中的等待时间的方法的流程图700。该方法可以在PCIe控制器306(参见图3)处执行。
在框702，PCIe控制器306可确定数据突发正在PCIe链路上被传送。
在框704，PCIe控制器306可将定时器配置成在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知。
在框706，当在该PCIe链路变为活跃之前该定时器发信令通知流逝了该进入等待时间时段时，PCIe控制器306可使该PCIe接口的一个或多个电路进入低功率状态。使该PCIe接口的一个或多个电路进入低功率状态可包括禁用耦合至该PCIe接口的收发机的一个或多个电路。使该PCIe接口的一个或多个电路进入低功率状态可包括减慢、禁用或门控该PCIe接口的一个或多个电路所使用的时钟信号。使该PCIe接口的一个或多个电路进入低功率状态可包括使耦合至该PCIe接口的两个或更多个设备中的电路进入低功率状态。
在框708，当在该数据突发的传输期间发生的该PCIe接口进入低功率状态的次数超过阈值最大次数时，PCIe控制器306可增大该进入等待时间时段。可通过使进入等待时间时段加倍来增大进入等待时间时段。
在一些实例中，当在数据突发的传输期间发生的PCIe接口进入低功率状态的次数小于阈值最小次数时，PCIe控制器306可减小进入等待时间时段。在一个示例中，可在PCIe接口在数据突发的传输期间未进入低功率状态(即阈值最小次数为1)时减小进入等待时间时段。可通过使进入等待时间时段减半来减小进入等待时间时段。可通过恢复用于进入等待时间时段的先前时间段来减小进入等待时间时段。
图8是解说采用处理电路802的装置800的硬件实现的简化示例的示图。处理电路通常具有控制器或处理器816，其可包括一个或多个微处理器、微控制器、数字信号处理器、定序器和/或状态机。处理电路802可以用由总线820一般化地表示的总线架构来实现。取决于处理电路802的具体应用和整体设计约束，总线820可包括任何数目的互连总线和桥接器。总线820将包括一个或多个处理器和/或硬件模块(由控制器或处理器816、模块或电路804、806和808以及计算机可读存储介质818表示)的各种电路链接在一起。该装置可具有被适配成通过PCIe链路814的多个互连或导线进行通信的PCIe接口812。在一个示例中，PCIe接口812可以是Type-C连接器，其被适配成根据一种或多种USB协议将装置800耦合至另一设备。总线820还可链接各种其他电路，诸如定时源、外围设备、稳压器和功率管理电路，这些电路在本领域中是众所周知的，且因此将不再进一步描述。
处理器816负责一般性处理，包括执行存储在计算机可读存储介质818上的软件、代码和/或指令。该计算机可读存储介质可包括非瞬态存储介质。该软件在由处理器816执行时使处理电路802执行上文针对任何特定装置描述的各种功能。该计算机可读存储介质可被用于存储由处理器816在执行软件(包括通过PCIe接口812加载的软件、代码和/或指令)时操纵的数据。处理电路802进一步包括模块804、806和808中的至少一个模块。模块804、806和808可以是在处理器816中运行的软件模块、驻留/存储在计算机可读存储介质818中、是耦合至处理器816的一个或多个硬件模块、或是其某个组合。模块804、806和/或808可包括微控制器指令、状态机配置参数、或其某种组合。
在一个配置中，装置800包括PCIe接口812、一个或多个定时器模块或电路804、功率管理模块或电路806以及PCIe链路监视和管理模块或电路808。PCIe接口812可被配置成将该装置耦合至PCIe链路814。功率管理模块或电路806以及PCIe链路监视和管理模块或电路808可使用例如PCIe控制器306来实现。在PCIe链路814上传送的数据突发期间，PCIe链路监视和管理模块或电路808可被配置成确定该PCIe链路何时已进入空闲状态。PCIe控制器306可启用定时器模块或电路804中的一个模块或电路，这一个模块或电路可被适配成在确定PCIe链路814已进入空闲状态之后流逝了进入等待时间时段时发信令通知。当在PCIe链路814或PCIe接口812变为活跃之前定时器模块或电路804发信令通知流逝了该进入等待时间时段时，功率管理模块或电路806可使PCIe接口812的一个或多个电路进入低功率状态。
在一些实施例中，当在数据突发的传输期间发生的PCIe接口进入低功率状态的次数超过阈值最大次数时，可增大进入等待时间时段。在一个示例中，增大进入等待时间时段包括使进入等待时间时段加倍。在另一示例中，增大进入等待时间时段包括添加基于PCIe总线活动所计算的时间段。
在一些实施例中，当PCIe接口在数据突发的传输期间未进入低功率状态时，可减小进入等待时间时段。在一个示例中，当在数据突发的传输期间发生的PCIe接口进入低功率状态的次数小于阈值最小次数时，可减小进入等待时间时段。进入等待时间历时可被减小所配置的百分比或时间增量。例如，进入等待时间时段可被减半。在一些示例中，进入等待时间历时可被恢复成用于进入等待时间时段的先前时间段。
在一些示例中，PCIe接口通过禁用耦合至该PCIe接口的收发机的一个或多个电路来进入低功率状态。在一些示例中，PCIe接口通过禁用或门控该PCIe接口的一个或多个电路所使用的时钟信号来进入低功率状态。在一些示例中，PCIe接口通过禁用PLL电路、时钟生成电路和/或时钟提取电路来进入低功率状态。在一些示例中，PCIe接口通过减慢该PCIe接口的一个或多个电路所使用的时钟信号的频率来进入低功率状态。可使耦合至PCIe接口的两个或更多个设备进入低功率状态。
应理解，所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解，基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。此外，一些步骤可被组合或被略去。所附方法权利要求以示例次序呈现各种步骤的要素，且并不意味着被限定于所给出的具体次序或层次。
提供之前的描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种修改将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个”。除非特别另外声明，否则术语“一些”指的是一个或多个。本公开通篇描述的各个方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语“用于……的装置”来明确叙述的。

Claims (30)

1.一种由快速外围组件互连接口的控制器执行的方法，包括：
确定数据突发正在PCIe链路上被传送；
将定时器配置成当在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知；
当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时使PCIe接口的一个或多个电路进入低功率状态；以及
当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的次数超过阈值最大次数时增大所述进入等待时间时段。
2.如权利要求1所述的方法，其特征在于，增大所述进入等待时间时段包括：
将所述进入等待时间时段加倍。
3.如权利要求1所述的方法，其特征在于，进一步包括：
当所述PCIe接口在所述数据突发的传输期间未进入所述低功率状态时减小所述进入等待时间时段。
4.如权利要求1所述的方法，其特征在于，进一步包括：
当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的所述次数小于阈值最小次数时减小所述进入等待时间时段。
5.如权利要求4所述的方法，其特征在于，减小所述进入等待时间时段包括：
将所述进入等待时间时段减半。
6.如权利要求4所述的方法，其特征在于，减小所述进入等待时间时段包括：
恢复用于所述进入等待时间时段的先前时间段。
7.如权利要求1所述的方法，其特征在于，使所述PCIe接口的一个或多个电路进入所述低功率状态包括：
禁用耦合至所述PCIe接口的收发机的一个或多个电路。
8.如权利要求1所述的方法，其特征在于，使所述PCIe接口的一个或多个电路进入所述低功率状态包括：
禁用或门控所述PCIe接口的一个或多个电路所使用的时钟信号。
9.如权利要求1所述的方法，其特征在于，使所述PCIe接口的一个或多个电路进入所述低功率状态包括：
使耦合至所述PCIe接口的两个或更多个设备中的电路进入所述低功率状态。
10.一种装置，包括：
快速外围组件互连(PCIe)接口，其被适配成将所述装置耦合至PCIe链路；以及
控制器，其中在PCIe链路上传送的数据突发期间，所述控制器被配置成：
确定所述PCIe链路何时已进入空闲状态；
启用定时器，所述定时器被适配成当在确定所述PCIe链路已进入所述空闲状态之后流逝了进入等待时间时段时发信令通知；
当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时使所述PCIe接口的一个或多个电路进入低功率状态；以及
当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的次数超过阈值最大次数时增大所述进入等待时间时段。
11.如权利要求10所述的装置，其特征在于，所述控制器被配置成：
增大所述进入等待时间时段包括将所述进入等待时间时段加倍。
12.如权利要求10所述的装置，其特征在于，所述控制器被配置成：
当所述PCIe接口在所述数据突发的传输期间未进入所述低功率状态时减小所述进入等待时间时段。
13.如权利要求10所述的装置，其特征在于，所述控制器被配置成：
当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的所述次数小于阈值最小次数时减小所述进入等待时间时段。
14.如权利要求13所述的装置，其特征在于，所述控制器被配置成：
通过将所述进入等待时间时段减半来减小所述进入等待时间时段。
15.如权利要求13所述的装置，其特征在于，所述控制器被配置成：
通过恢复用于所述进入等待时间时段的先前时间段来减小所述进入等待时间时段。
16.如权利要求10所述的装置，其特征在于，所述控制器被配置成：
通过禁用耦合至所述PCIe接口的收发机的一个或多个电路来使所述PCIe接口的所述一个或多个电路进入所述低功率状态。
17.如权利要求10所述的装置，其特征在于，所述控制器被配置成：
通过禁用或门控所述PCIe接口的一个或多个电路所使用的时钟信号来使所述PCIe接口的所述一个或多个电路进入所述低功率状态。
18.如权利要求10所述的装置，其特征在于，所述控制器被配置成：
通过使耦合至所述PCIe接口的两个或更多个设备中的电路进入所述低功率状态来使所述PCIe接口的所述一个或多个电路进入所述低功率状态。
19.一种装备，包括：
用于管理快速外围组件互连(PCIe)中的功耗并且被配置成将PCIe接口在至少第一状态和第二状态之间进行转变的装置；
用于配置定时器的装置，其中所述用于配置定时器的装置被适配成在PCIe链路上传送的数据突发期间当在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知；以及
用于基于在所述数据突发的传输期间发生的所述PCIe接口进入低功率状态的次数来修改所述进入等待时间时段的装置，
其中用于管理功耗的装置被配置成当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时使所述PCIe接口的一个或多个电路进入所述低功率状态。
20.如权利要求19所述的装备，其特征在于，用于修改所述进入等待时间时段的装置被配置成：
当所述PCIe接口进入低功率状态的所述次数超过阈值最大次数时通过将所述进入等待时间时段加倍来增大所述进入等待时间时段。
21.如权利要求19所述的装备，其特征在于，用于修改所述进入等待时间时段的装置被配置成：
当所述PCIe接口在所述数据突发的传输期间未进入所述低功率状态时将所述进入等待时间时段减半。
22.如权利要求19所述的装备，其特征在于，用于修改所述进入等待时间时段的装置被配置成：
当所述PCIe接口在所述数据突发的传输期间未进入所述低功率状态时恢复用于所述进入等待时间时段的先前时间段。
23.如权利要求19所述的装备，其特征在于，用于修改所述进入等待时间时段的装置被配置成：
当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的所述次数小于阈值最小次数时将所述进入等待时间时段减半。
24.如权利要求19所述的装备，其特征在于，用于修改所述进入等待时间时段的装置被配置成：
当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的所述次数小于阈值最小次数时恢复用于所述进入等待时间时段的先前时间段。
25.如权利要求19所述的装备，其特征在于，用于管理功耗的装置被配置成：
当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时禁用耦合至所述PCIe接口的收发机。
26.如权利要求19所述的装备，其特征在于，用于管理功耗的装置被配置成：
当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时门控所述PCIe接口的一个或多个电路所使用的时钟信号。
27.如权利要求19所述的装备，其特征在于，用于管理功耗的装置被配置成：
当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时使耦合至所述PCIe接口的两个或更多个设备中的电路进入所述低功率状态。
28.一种处理器可读存储介质，包括用于以下操作的代码：
确定数据突发正在PCIe链路上被传送；
将定时器配置成当在确定PCIe链路已进入空闲状态之后流逝了进入等待时间时段时发信令通知；
当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时使所述PCIe接口的一个或多个电路进入低功率状态；以及
当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的次数超过阈值最大次数时增大所述进入等待时间时段。
29.如权利要求28所述的存储介质，其特征在于，包括用于以下操作的代码：
当在所述数据突发的传输期间发生的所述PCIe接口进入所述低功率状态的所述次数小于阈值最小次数时减小所述进入等待时间时段。
30.如权利要求29所述的存储介质，其特征在于，包括用于以下操作的代码：
当在所述PCIe链路变为活跃之前所述定时器发信令通知流逝了所述进入等待时间时段时使耦合至所述PCIe接口的两个或更多个设备中的电路进入所述低功率状态。
CN201780016242.1A 2016-03-15 2017-02-16 用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起 Pending CN108713197A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/070,381 2016-03-15
US15/070,381 US11029748B2 (en) 2016-03-15 2016-03-15 Adaptive peripheral component interconnect express link substate initiation for optimal performance and power savings
PCT/US2017/018219 WO2017160462A1 (en) 2016-03-15 2017-02-16 Adaptive peripheral component interconnect express link substate initiation for optimal performance and power savings

Publications (1)

Publication Number Publication Date
CN108713197A true CN108713197A (zh) 2018-10-26

Family

ID=58213347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780016242.1A Pending CN108713197A (zh) 2016-03-15 2017-02-16 用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起

Country Status (7)

Country Link
US (1) US11029748B2 (zh)
EP (1) EP3430523A1 (zh)
KR (1) KR20180121531A (zh)
CN (1) CN108713197A (zh)
AU (1) AU2017234405A1 (zh)
BR (1) BR112018068481A2 (zh)
WO (1) WO2017160462A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112015683A (zh) * 2020-08-27 2020-12-01 深圳忆联信息系统有限公司 Pcie链路的动态切换方法、装置、计算机设备及存储介质
CN112416111A (zh) * 2020-11-26 2021-02-26 湖南国科微电子股份有限公司 一种PCIe设备的状态切换控制方法、装置及相关设备
CN113220107A (zh) * 2021-05-10 2021-08-06 联芸科技（杭州）有限公司 PCIe链路的功耗管理方法以及终端设备和存储介质
CN113721756A (zh) * 2021-08-26 2021-11-30 镕铭微电子(济南)有限公司 一种控制进入PCI Express ASPM节能状态的方法、装置及存储介质
TWI821045B (zh) * 2022-07-22 2023-11-01 日商鎧俠股份有限公司 記憶體系統

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9830289B2 (en) 2014-09-16 2017-11-28 Apple Inc. Methods and apparatus for aggregating packet transfer over a virtual bus interface
US9971397B2 (en) 2014-10-08 2018-05-15 Apple Inc. Methods and apparatus for managing power with an inter-processor communication link between independently operable processors
US10042794B2 (en) 2015-06-12 2018-08-07 Apple Inc. Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
US10085214B2 (en) 2016-01-27 2018-09-25 Apple Inc. Apparatus and methods for wake-limiting with an inter-device communication link
US10191852B2 (en) 2016-02-29 2019-01-29 Apple Inc. Methods and apparatus for locking at least a portion of a shared memory resource
US10198364B2 (en) 2016-03-31 2019-02-05 Apple Inc. Memory access protection apparatus and methods for memory mapped access between independently operable processors
US10775871B2 (en) * 2016-11-10 2020-09-15 Apple Inc. Methods and apparatus for providing individualized power control for peripheral sub-systems
US10551902B2 (en) * 2016-11-10 2020-02-04 Apple Inc. Methods and apparatus for providing access to peripheral sub-system registers
US20180188797A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Link power management scheme based on link's prior history
US10365706B2 (en) * 2017-03-03 2019-07-30 Qualcomm Incorporated Asymmetric power states on a communication link
US10346226B2 (en) 2017-08-07 2019-07-09 Time Warner Cable Enterprises Llc Methods and apparatus for transmitting time sensitive data over a tunneled bus interface
US12052153B2 (en) * 2017-11-22 2024-07-30 Advanced Micro Devices, Inc. Dynamic fine grain link control
US10331612B1 (en) 2018-01-09 2019-06-25 Apple Inc. Methods and apparatus for reduced-latency data transmission with an inter-processor communication link between independently operable processors
US11132319B2 (en) * 2018-01-12 2021-09-28 Intel Corporation Timer control for peripheral component interconnect express components implemented with thunderbolt controllers
US10996727B2 (en) * 2018-04-23 2021-05-04 Dell Products L.P. System and method of managing power in information handling system
US11381514B2 (en) 2018-05-07 2022-07-05 Apple Inc. Methods and apparatus for early delivery of data link layer packets
US10430352B1 (en) 2018-05-18 2019-10-01 Apple Inc. Methods and apparatus for reduced overhead data transfer with a shared ring buffer
US10585699B2 (en) 2018-07-30 2020-03-10 Apple Inc. Methods and apparatus for verifying completion of groups of data transactions between processors
US10719376B2 (en) 2018-08-24 2020-07-21 Apple Inc. Methods and apparatus for multiplexing data flows via a single data structure
US10789110B2 (en) 2018-09-28 2020-09-29 Apple Inc. Methods and apparatus for correcting out-of-order data transactions between processors
US10838450B2 (en) 2018-09-28 2020-11-17 Apple Inc. Methods and apparatus for synchronization of time between independently operable processors
US10979896B2 (en) 2018-11-20 2021-04-13 International Business Machines Corporation Managing dynamic lockouts on mobile computing devices
US10963362B2 (en) * 2019-04-11 2021-03-30 Dell Products L.P. Method and system for identifying latency-sensitive computing workloads of information handling systems
US11073894B2 (en) 2019-05-24 2021-07-27 Qualcomm Incorporated System power management for peripheral component interconnect express (PCIE)-based devices
US20200310517A1 (en) * 2020-05-28 2020-10-01 Intel Corporation Adaptive lower power state entry and exit
US11356138B1 (en) 2021-01-12 2022-06-07 Apple Inc. Delay state-switching RF module
KR102668564B1 (ko) * 2021-06-01 2024-05-24 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
US11789658B2 (en) 2021-04-13 2023-10-17 SK Hynix Inc. Peripheral component interconnect express (PCIe) interface system and method of operating the same
KR102518317B1 (ko) 2021-04-13 2023-04-06 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
US12061808B2 (en) 2021-11-15 2024-08-13 Samsung Electronics Co., Ltd. Storage device for tuning an interface with a host

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070050653A1 (en) * 2005-08-29 2007-03-01 Gary Verdun System and method for information handling system adaptive variable bus idle timer
CN102662458A (zh) * 2012-04-18 2012-09-12 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
CN103765345A (zh) * 2011-07-01 2014-04-30 英特尔公司 用于降低平台中空闲链路功率的方法和装置
CN104050125A (zh) * 2013-03-15 2014-09-17 英特尔公司 为了更快引导时间的设备功率管理状态转换等待时间广告
CN104246652A (zh) * 2012-04-24 2014-12-24 英特尔公司 用于活动互连链路功率管理的自适应低功率链路状态进入策略

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7734942B2 (en) 2006-12-28 2010-06-08 Intel Corporation Enabling idle states for a component associated with an interconnect
US7984314B2 (en) * 2007-05-14 2011-07-19 Intel Corporation Power management of low power link states
US9146892B2 (en) 2007-10-11 2015-09-29 Broadcom Corporation Method and system for improving PCI-E L1 ASPM exit latency
US20090172441A1 (en) * 2007-12-31 2009-07-02 Krishna Kant Hardware proactive implementation for active mode power control of platform resources
US20090187779A1 (en) 2008-01-18 2009-07-23 Mediatek Inc. Automatic power management method
US8327177B2 (en) * 2010-05-17 2012-12-04 Dell Products L.P. System and method for information handling system storage device power consumption management
EP2726956A1 (en) * 2011-07-01 2014-05-07 Qualcomm Incorporated System and method for standby power reduction in a serial communication system
US9264368B2 (en) * 2012-01-27 2016-02-16 Marvell World Trade Ltd. Chip-to-chip communications
US9015396B2 (en) 2012-09-18 2015-04-21 Apple Inc. Reducing latency in a peripheral component interconnect express link
US9436244B2 (en) * 2013-03-15 2016-09-06 Intel Corporation Adaptive control loop protection for fast and robust recovery from low-power states in high speed serial I/O applications
US9998988B2 (en) * 2013-04-30 2018-06-12 Sony Corporation Power consumption management based on inactivity timer
US9141176B1 (en) * 2013-07-29 2015-09-22 Western Digital Technologies, Inc. Power management for data storage device
US9864422B1 (en) * 2013-11-20 2018-01-09 Sprint Communications Company L.P. Reducing transitions between idle and active states
EP2916236B1 (en) * 2014-03-03 2017-04-19 Synopsys, Inc. Multi mode address spaces for PC to device transfer optimization
US10042416B2 (en) * 2015-07-20 2018-08-07 Sandisk Technologies Llc Memory system and method for adaptive auto-sleep and background operations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070050653A1 (en) * 2005-08-29 2007-03-01 Gary Verdun System and method for information handling system adaptive variable bus idle timer
CN103765345A (zh) * 2011-07-01 2014-04-30 英特尔公司 用于降低平台中空闲链路功率的方法和装置
CN102662458A (zh) * 2012-04-18 2012-09-12 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
CN102662458B (zh) * 2012-04-18 2015-07-08 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
CN104246652A (zh) * 2012-04-24 2014-12-24 英特尔公司 用于活动互连链路功率管理的自适应低功率链路状态进入策略
CN104050125A (zh) * 2013-03-15 2014-09-17 英特尔公司 为了更快引导时间的设备功率管理状态转换等待时间广告

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112015683A (zh) * 2020-08-27 2020-12-01 深圳忆联信息系统有限公司 Pcie链路的动态切换方法、装置、计算机设备及存储介质
CN112015683B (zh) * 2020-08-27 2022-06-07 深圳忆联信息系统有限公司 Pcie链路的动态切换方法、装置、计算机设备及存储介质
CN112416111A (zh) * 2020-11-26 2021-02-26 湖南国科微电子股份有限公司 一种PCIe设备的状态切换控制方法、装置及相关设备
CN112416111B (zh) * 2020-11-26 2022-03-25 湖南国科微电子股份有限公司 一种PCIe设备的状态切换控制方法、装置及相关设备
CN113220107A (zh) * 2021-05-10 2021-08-06 联芸科技（杭州）有限公司 PCIe链路的功耗管理方法以及终端设备和存储介质
CN113721756A (zh) * 2021-08-26 2021-11-30 镕铭微电子(济南)有限公司 一种控制进入PCI Express ASPM节能状态的方法、装置及存储介质
TWI821045B (zh) * 2022-07-22 2023-11-01 日商鎧俠股份有限公司 記憶體系統

Also Published As

Publication number Publication date
BR112018068481A2 (pt) 2019-01-22
US11029748B2 (en) 2021-06-08
AU2017234405A1 (en) 2018-08-23
KR20180121531A (ko) 2018-11-07
WO2017160462A1 (en) 2017-09-21
US20170269675A1 (en) 2017-09-21
EP3430523A1 (en) 2019-01-23

Similar Documents

Publication Publication Date Title
CN108713197A (zh) 用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起
CN101802753B (zh) 用于功率管理的缓冲技术
US8850247B2 (en) Power management for a system on a chip (SoC)
CN103765345B (zh) 用于降低平台中空闲链路功率的方法和装置
CN108370338A (zh) 用于消息接发和输入/输出传递接口的最优等待时间分组化器有限状态机
CN101984573B (zh) 分布式实现lacp标准状态机的方法及系统
TWI672964B (zh) 行動終端機及控制一計算裝置之功率消耗之方法
CN108027792B (zh) 用于芯片间和芯片内节点通信的统一系统和方法
KR20130113203A (ko) 전자 장치 및 전자 장치의 파워 관리 방법
CN110312998A (zh) 用于在总线上的设备之间发送带内中断消息的系统和方法
CN104581898B (zh) 多模终端的省电方法及装置
KR20200139673A (ko) 시스템 온 칩(SoC) 에이전트 리셋 및 전력 관리를 위한 프로토콜 레벨 제어
CN107003975A (zh) 用于控制链路电力状态的方法和装置
CN108345351A (zh) 片上系统、时钟门控组件、多路复用器组件以及分频组件
CN108541361A (zh) 用于多信道网络中的仲裁和自适应功率循环的方法
CN101964735A (zh) 以太网方法和以太网设备中使用的方法
KR101652310B1 (ko) 온-패키지 입력/출력 아키텍쳐를 위한 비-차단 전력 관리
CN101023592B (zh) 利用中断信号控制无线电装置的处理器的设备及相关方法
CN109324680A (zh) 嵌入式处理器及其功耗优化方法和智能锁
CN112418412B (zh) 触发装置及类脑计算系统
CN104541451A (zh) 脉冲宽度调制接收器电路
EP2207309B1 (en) Method and system for a protocol with stateful negotiation for energy efficient network parameters in layer 2
WO2013159464A1 (zh) 一种多核处理器时钟控制装置及控制方法
Gade et al. A hardware and thermal analysis of dvfs in a multi-core system with hybrid wnoc architecture
TWI379192B (en) Buffering techniques for power management

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination