CN112015683A - Pcie链路的动态切换方法、装置、计算机设备及存储介质 - Google Patents

Pcie链路的动态切换方法、装置、计算机设备及存储介质 Download PDF

Info

Publication number
CN112015683A
CN112015683A CN202010878282.0A CN202010878282A CN112015683A CN 112015683 A CN112015683 A CN 112015683A CN 202010878282 A CN202010878282 A CN 202010878282A CN 112015683 A CN112015683 A CN 112015683A
Authority
CN
China
Prior art keywords
state
link
pcie link
command
pcie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010878282.0A
Other languages
English (en)
Other versions
CN112015683B (zh
Inventor
龚宁波
彭杨群
冯元元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN202010878282.0A priority Critical patent/CN112015683B/zh
Publication of CN112015683A publication Critical patent/CN112015683A/zh
Application granted granted Critical
Publication of CN112015683B publication Critical patent/CN112015683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)

Abstract

本申请涉及一种PCIE链路的动态切换方法、装置、计算机设备及存储介质，其中该方法包括：使能ASPM功能；配置PCIE链路中的链路L1进入延时为16us；当检测到主机发送命令时，完成所述命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态；若是则所述固态硬盘主动触发退出链路信号以使PCIE链路退出L1.2状态，并进一步检测当前PCIE链路的链路状态是否为L0状态；若当前PCIE链路状态为L0状态则配置PCIE链路L1进入延时为64us，并回复命令状态给主机。本发明结合PCIE链路的ASPM功能，灵活的切换PCIE模块的链路状态，使得在无数据传输时进入低功耗模式节约功耗，在正常数据传输时，保证链路处于正常工作模式。

Description

PCIE链路的动态切换方法、装置、计算机设备及存储介质
技术领域
本发明涉及固态硬盘技术领域，特别是涉及一种PCIE链路的动态切换方法、装置、计算机设备及存储介质。
背景技术
随着固态硬盘价格的下跌，固态硬盘越来越普及，固态硬盘以其优越的性能更是发展迅猛，各大电脑厂商纷纷将硬盘做成固态硬盘代替传统的机械硬盘，从可靠性和性能方面为用户提供较好的体验。
在传统技术中，随着固态硬盘的发展，性能、数据传输速度的提高必然会导致固态硬盘的功耗也越来越高，设计稳定有效的降低功耗的方法尤为重要。但是，在固态硬盘正常工作状态下，只能通过降低工作频率的方式减缓温度上升，并没结合固态硬盘的特性配置链路的低功耗模式，致使固态硬盘不能有效的扼制功耗，从而导致数据不稳定等问题。此外，在对于链路切换的管理中也难以对出现的具体问题进行排查。
发明内容
基于此，有必要针对上述技术问题，提供一种PCIE链路的动态切换方法、装置、计算机设备及存储介质。
一种PCIE链路的动态切换方法，所述方法包括：
当固态硬盘上电后使能ASPM功能，所述ASPM功能为活动状态电源管理功能；
配置PCIE链路中的链路L1进入延时为16us；
当检测到主机发送命令时，完成所述命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态；
若是则所述固态硬盘主动触发退出链路信号以使PCIE链路退出L1.2状态，并进一步检测当前PCIE链路的链路状态是否为L0状态；
若当前PCIE链路状态为L0状态则配置PCIE链路L1进入延时为64us，并回复命令状态给主机。
在其中一个实施例中，在所述进一步检测当前PCIE链路的链路状态是否为L0状态的步骤之后还包括：
若当前PCIE链路状态不为L0状态则记录当前PCIE链路的异常信息，并以日志信息保存在固态硬盘中。
在其中一个实施例中，在所述完成所述命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态的步骤之后还包括：
若当前PCIE链路的链路状态不为L1.2状态，则直接回复命令状态给主机。
在其中一个实施例中，所述方法还包括：
当回复命令状态给主机的步骤执行完之后，重新配置当前PCIE链路中的链路L1进入延时为16us。
一种PCIE链路的动态切换装置，所述装置包括：
使能模块，所述使能模块用于当固态硬盘上电后使能ASPM功能，所述ASPM功能为活动状态电源管理功能；
第一配置模块，所述第一配置模块用于配置PCIE链路中的链路L1进入延时为16us；
第一检测模块，所述第一检测模块用于当检测到主机发送命令时，完成所述命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态；
第二检测模块，所述第二检测模块用于若是则所述固态硬盘主动触发退出链路信号以使PCIE链路退出L1.2状态，并进一步检测当前PCIE链路的链路状态是否为L0状态；
第二配置模块，所述第二配置模块用于若当前PCIE链路状态为L0状态则配置PCIE链路L1进入延时为64us，并回复命令状态给主机。
在其中一个实施例中，所述装置还包括：
异常记录模块，所述异常记录模块用于若当前PCIE链路状态不为L0状态则记录当前PCIE链路的异常信息，并以日志信息保存在固态硬盘中。
在其中一个实施例中，所述装置还包括：
状态回复模块，所述状态回复模块用于若当前PCIE链路的链路状态不为L1.2状态，则直接回复命令状态给主机。
在其中一个实施例中，所述装置还包括：
重新配置模块，所述重新配置模块用于当回复命令状态给主机的步骤执行完之后，重新配置当前PCIE链路中的链路L1进入延时为16us。
一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任意一项方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任意一项方法的步骤。
上述PCIE链路的动态切换方法、装置、计算机设备及存储介质通过使能ASPM功能；配置PCIE链路中的链路L1进入延时为16us；当检测到主机发送命令时，完成所述命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态；若是则所述固态硬盘主动触发退出链路信号以使PCIE链路退出L1.2状态，并进一步检测当前PCIE链路的链路状态是否为L0状态；若当前PCIE链路状态为L0状态则配置PCIE链路L1进入延时为64us，并回复命令状态给主机。本发明结合PCIE链路的ASPM功能，灵活的切换PCIE模块的链路状态，使得在无数据传输时进入低功耗模式节约功耗，在正常数据传输时，保证链路处于正常工作模式，并针对异常情况进行记录，方便进行问题定位。
附图说明
图1为PCI-Express物理层链路训练状态机的状态示意图；
图2为一个实施例中PCIE链路的动态切换方法的流程示意图；
图3为另一个实施例中PCIE链路的动态切换方法的流程示意图；
图4为再一个实施例中PCIE链路的动态切换方法的流程示意图；
图5为一个实施例中PCIE链路的动态切换装置的结构框图；
图6为另一个实施例中PCIE链路的动态切换装置的结构框图；
图7为再一个实施例中PCIE链路的动态切换装置的结构框图；
图8为又一个实施例中PCIE链路的动态切换装置的结构框图；
图9为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在传统技术中，针对功耗管理，PCI-Express(peripheral componentinterconnect express:高速串行计算机扩展总线标准)提供了一种切换链路的状态去管理其自身的功耗的方法，即ASPM(Active State Power Management：活动状态电源管理)功能，但是该管理模式主要是PCI-Express自主切换链路状态，在接收到主机命令时，才会将链路状态切换成正常工作状态，即L0状态，但是该管理模式不会受到固件控制，即固态硬盘在主动和主机交互时，并不能迫使链路退到正常的工作状态，因此，在固态硬盘正常工作状态很难使用ASPM功能来控制PCI-Express模块的功耗。
具体地，PCI-Express物理层链路训练状态机，如图1所示。其中，Detect(检测)、Polling(轮询)、Configuration(配置)、Recovery(恢复)、loopback(外部回环)、Hot Reset(热重启)、Disable(禁用)等为PCI-Express物理层的各个子状态。
基于此，本发明根据结合ASPM功能，旨在提供一种可以进行动态切换PCI-Express低功耗模式，即切换PCI-Express链路状态。同时设计链路异常保护机制，即在切换链路模式出现异常时，会主动记录链路异常点和异常原因，并以日志形式进行现场记录，并通过固态硬盘自主命令去获取日志信息，简化问题定位方式，便于问题解决。
在一个实施例中，如图2所示，提供了一种PCIE链路的动态切换方法，该方法包括：
步骤202，当固态硬盘上电后使能ASPM功能，ASPM功能为活动状态电源管理功能；
步骤204，配置PCIE链路中的链路L1进入延时为16us；
步骤206，当检测到主机发送命令时，完成命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态；
步骤208，若是则固态硬盘主动触发退出链路信号以使PCIE链路退出L1.2状态，并进一步检测当前PCIE链路的链路状态是否为L0状态；
步骤210，若当前PCIE链路状态为L0状态则配置PCIE链路L1进入延时为64us，并回复命令状态给主机。
具体地，首先当固态硬盘处于空闲状态时使能ASPM功能，其中该ASPM功能为活动状态电源管理功能。接着，配置PCIE链路中的链路L1进入延时为16us(微秒)。
然后，再判断是否检测到主机发送命令时，当检测到主机由发送命令时，完成命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态。若当前PCIE链路的链路状态为L1.2状态，则固态硬盘主动触发退出链路信号以使PCIE链路退出L1.2状态，并进一步检测当前PCIE链路的链路状态是否为L0状态。若当前PCIE链路状态为L0状态则配置PCIE链路L1进入延时为64us，并回复命令状态给主机。最后，待回复命令状态完成后，重新配置PCIE链路中的链路L1进入延时为16us。
在本实施例中针对PCI-Express的链路特性，即固件不能主动迫使链路退出L1.2，硬件模块从PCI-Express模块中引出主动触发链路退出L1.2的时钟线，同时，结合固件前端命令处理和回收机制，在命令下发之前配置链路的进入为低延时，使得命令在处理过程中自动切换到低功耗模式，保证在命令处理过程中，PCI-Express一直处于低功耗状态，节约了固态硬盘在正常工作发热的问题。在命令回收时，固件主动触发退出链路的信号线，发送中断信号，迫使PCI-Express退出低功耗模式，从而使得固件能够正常和主机交互，并将链路进入低功耗的模式为高延时，这样在与主机交互时，信号不会中断，保证了数据传输的稳定性。
在一个实施例中，在进一步检测当前PCIE链路的链路状态是否为L0状态的步骤之后还包括：若当前PCIE链路状态不为L0状态则记录当前PCIE链路的异常信息，并以日志信息保存在固态硬盘中。
在本实施例中，在链路配置过程中针对链路产生的异常情况，通过日志的方式记录并存在存储颗粒中，方便进行后续的问题定位和解决。
在上述实施例中，通过使能ASPM功能；配置PCIE链路中的链路L1进入延时为16us；当检测到主机发送命令时，完成所述命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态；若是则所述固态硬盘主动触发退出链路信号以使PCIE链路退出L1.2状态，并进一步检测当前PCIE链路的链路状态是否为L0状态；若当前PCIE链路状态为L0状态则配置PCIE链路L1进入延时为64us，并回复命令状态给主机。本方案结合PCIE链路的ASPM功能，灵活的切换PCIE模块的链路状态，使得在无数据传输时进入低功耗模式节约功耗，在正常数据传输时，保证链路处于正常工作模式，并针对异常情况进行记录，方便进行问题定位。
在一个实施例中，如图3所示，提供了一种PCIE链路的动态切换方法，该方法包括：
步骤302，当固态硬盘上电后使能ASPM功能，ASPM功能为活动状态电源管理功能；
步骤304，配置PCIE链路中的链路L1进入延时为16us；
步骤306，当检测到主机发送命令时，完成命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态；
步骤308，若当前PCIE链路的链路状态不为L1.2状态，则直接回复命令状态给主机；
步骤310，当回复命令状态给主机的步骤执行完之后，重新配置当前PCIE链路中的链路L1进入延时为16us。
在一个具体的实施例中，如图4所示，提供了一个完整的动态切换PCIE链路的方法，该方法具体包括如下实现流程：
流程1、电脑开机，固态硬盘上电，下一步执行流程2。
流程2、使能ASPM功能，下一步执行流程3。
流程3、配置PCI-Express链路L1进入延时为16us，下一步执行流程4。
流程4、检测主机是否发送了命令，如果发送了命令，下一步执行流程5。
流程5、完成主机下发的命令，下一步执行流程6。
流程6、检测PCI-Express的链路状态为L1.2，则执行流程7，否则执行流程8。
流程7、固态硬盘主动触发退出链路信号，迫使链路退出L1.2状态，下一步执行流程8。
流程8、检测目前PCI-Express链路状态是否处于L0状态，如果处于L0，则执行流程9，否则执行流程11。
流程9、配置PCI-Express链路L1进入延时为64us，下一步执行流程10。
流程10、回复命令状态给主机，下一步执行流程3。
流程11、记录链路异常信息，下一步执行流程7。
在本实施例中，通过结合ASPM功能动态配置PCI-Express功耗模式，达到了节约功耗目的。此外，对于链路切换存在的异常情况进行记录，并以日志信息保存在存储颗粒中，便于进行问题定位。
应该理解的是，虽然图1-4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1-4中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图5所示，提供了一种PCIE链路的动态切换装置500，该装置包括：
使能模块501，用于当固态硬盘上电后使能ASPM功能，所述ASPM功能为活动状态电源管理功能；
第一配置模块502，用于配置PCIE链路中的链路L1进入延时为16us；
第一检测模块503，用于当检测到主机发送命令时，完成所述命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态；
第二检测模块504，用于若是则所述固态硬盘主动触发退出链路信号以使PCIE链路退出L1.2状态，并进一步检测当前PCIE链路的链路状态是否为L0状态；
第二配置模块505，用于若当前PCIE链路状态为L0状态则配置PCIE链路L1进入延时为64us，并回复命令状态给主机。
在一个实施例中，如图6所示，提供了一种PCIE链路的动态切换装置500，该装置还包括：
异常记录模块506，用于若当前PCIE链路状态不为L0状态则记录当前PCIE链路的异常信息，并以日志信息保存在固态硬盘中。
在一个实施例中，如图7所示，提供了一种PCIE链路的动态切换装置500，该装置还包括：
状态回复模块507，用于若当前PCIE链路的链路状态不为L1.2状态，则直接回复命令状态给主机。
在一个实施例中，如图8所示，提供了一种PCIE链路的动态切换装置500，该装置还包括：
重新配置模块508，用于当回复命令状态给主机的步骤执行完之后，重新配置当前PCIE链路中的链路L1进入延时为16us。
关于PCIE链路的动态切换装置的具体限定可以参见上文中对于PCIE链路的动态切换方法的限定，在此不再赘述。
在一个实施例中，提供了一种计算机设备，其内部结构图可以如图9所示。该计算机设备包括通过装置总线连接的处理器、存储器以及网络接口。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作装置、计算机程序和数据库。该内存储器为非易失性存储介质中的操作装置和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种PCIE链路的动态切换方法。
本领域技术人员可以理解，图9中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以上各个方法实施例中的步骤。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以上各个方法实施例中的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种PCIE链路的动态切换方法，其特征在于，所述方法包括：
当固态硬盘上电后使能ASPM功能，所述ASPM功能为活动状态电源管理功能；
配置PCIE链路中的链路L1进入延时为16us；
当检测到主机发送命令时，完成所述命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态；
若是则所述固态硬盘主动触发退出链路信号以使PCIE链路退出L1.2状态，并进一步检测当前PCIE链路的链路状态是否为L0状态；
若当前PCIE链路状态为L0状态则配置PCIE链路L1进入延时为64us，并回复命令状态给主机。
2.根据权利要求1所述的PCIE链路的动态切换方法，其特征在于，在所述进一步检测当前PCIE链路的链路状态是否为L0状态的步骤之后还包括：
若当前PCIE链路状态不为L0状态则记录当前PCIE链路的异常信息，并以日志信息保存在固态硬盘中。
3.根据权利要求2所述的PCIE链路的动态切换方法，其特征在于，在所述完成所述命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态的步骤之后还包括：
若当前PCIE链路的链路状态不为L1.2状态，则直接回复命令状态给主机。
4.根据权利要求1-3任一项所述的PCIE链路的动态切换方法，其特征在于，所述方法还包括：
当回复命令状态给主机的步骤执行完之后，重新配置当前PCIE链路中的链路L1进入延时为16us。
5.一种PCIE链路的动态切换装置，其特征在于，所述装置包括：
使能模块，所述使能模块用于当固态硬盘上电后使能ASPM功能，所述ASPM功能为活动状态电源管理功能；
第一配置模块，所述第一配置模块用于配置PCIE链路中的链路L1进入延时为16us；
第一检测模块，所述第一检测模块用于当检测到主机发送命令时，完成所述命令并进一步检测当前PCIE链路的链路状态是否为L1.2状态；
第二检测模块，所述第二检测模块用于若是则所述固态硬盘主动触发退出链路信号以使PCIE链路退出L1.2状态，并进一步检测当前PCIE链路的链路状态是否为L0状态；
第二配置模块，所述第二配置模块用于若当前PCIE链路状态为L0状态则配置PCIE链路L1进入延时为64us，并回复命令状态给主机。
6.根据权利要求5所述的PCIE链路的动态切换装置，其特征在于，所述装置还包括：
异常记录模块，所述异常记录模块用于若当前PCIE链路状态不为L0状态则记录当前PCIE链路的异常信息，并以日志信息保存在固态硬盘中。
7.根据权利要求6所述的PCIE链路的动态切换装置，其特征在于，所述装置还包括：
状态回复模块，所述状态回复模块用于若当前PCIE链路的链路状态不为L1.2状态，则直接回复命令状态给主机。
8.根据权利要求5-7任一项所述的PCIE链路的动态切换装置，其特征在于，所述装置还包括：
重新配置模块，所述重新配置模块用于当回复命令状态给主机的步骤执行完之后，重新配置当前PCIE链路中的链路L1进入延时为16us。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至4中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的方法的步骤。
CN202010878282.0A 2020-08-27 2020-08-27 Pcie链路的动态切换方法、装置、计算机设备及存储介质 Active CN112015683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010878282.0A CN112015683B (zh) 2020-08-27 2020-08-27 Pcie链路的动态切换方法、装置、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010878282.0A CN112015683B (zh) 2020-08-27 2020-08-27 Pcie链路的动态切换方法、装置、计算机设备及存储介质

Publications (2)

Publication Number Publication Date
CN112015683A true CN112015683A (zh) 2020-12-01
CN112015683B CN112015683B (zh) 2022-06-07

Family

ID=73503693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010878282.0A Active CN112015683B (zh) 2020-08-27 2020-08-27 Pcie链路的动态切换方法、装置、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN112015683B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112579005A (zh) * 2020-12-24 2021-03-30 深圳忆联信息系统有限公司 降低ssd平均功耗的方法、装置、计算机设备及存储介质
CN113254216A (zh) * 2021-06-17 2021-08-13 深圳云天励飞技术股份有限公司 边缘计算模组及其功耗控制方法
CN113721756A (zh) * 2021-08-26 2021-11-30 镕铭微电子(济南)有限公司 一种控制进入PCI Express ASPM节能状态的方法、装置及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557379A (zh) * 2009-05-21 2009-10-14 成都市华为赛门铁克科技有限公司 一种pcie接口的链路重组方法和装置
CN102857518A (zh) * 2012-09-28 2013-01-02 无锡江南计算技术研究所 Pcie设备之间的pipe接口直接连接方法和系统
CN103827776A (zh) * 2011-09-30 2014-05-28 英特尔公司 通过pci高速组件减少功耗的活动状态功率管理（aspm）
CN104380274A (zh) * 2012-05-22 2015-02-25 英特尔公司 优化的链路训练及管理机制
CN108713197A (zh) * 2016-03-15 2018-10-26 高通股份有限公司 用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起
US20190220422A1 (en) * 2019-03-28 2019-07-18 Intel Corporation Providing multiple low power link state wake-up options
US20200310517A1 (en) * 2020-05-28 2020-10-01 Intel Corporation Adaptive lower power state entry and exit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557379A (zh) * 2009-05-21 2009-10-14 成都市华为赛门铁克科技有限公司 一种pcie接口的链路重组方法和装置
CN103827776A (zh) * 2011-09-30 2014-05-28 英特尔公司 通过pci高速组件减少功耗的活动状态功率管理（aspm）
CN104380274A (zh) * 2012-05-22 2015-02-25 英特尔公司 优化的链路训练及管理机制
CN107092335A (zh) * 2012-05-22 2017-08-25 英特尔公司 优化的链路训练及管理机制
CN102857518A (zh) * 2012-09-28 2013-01-02 无锡江南计算技术研究所 Pcie设备之间的pipe接口直接连接方法和系统
CN108713197A (zh) * 2016-03-15 2018-10-26 高通股份有限公司 用于最优性能和功率节省的自适应快速外围组件互连链路子状态发起
US20190220422A1 (en) * 2019-03-28 2019-07-18 Intel Corporation Providing multiple low power link state wake-up options
US20200310517A1 (en) * 2020-05-28 2020-10-01 Intel Corporation Adaptive lower power state entry and exit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112579005A (zh) * 2020-12-24 2021-03-30 深圳忆联信息系统有限公司 降低ssd平均功耗的方法、装置、计算机设备及存储介质
CN112579005B (zh) * 2020-12-24 2023-10-10 深圳忆联信息系统有限公司 降低ssd平均功耗的方法、装置、计算机设备及存储介质
CN113254216A (zh) * 2021-06-17 2021-08-13 深圳云天励飞技术股份有限公司 边缘计算模组及其功耗控制方法
CN113254216B (zh) * 2021-06-17 2022-01-11 深圳云天励飞技术股份有限公司 边缘计算模组及其功耗控制方法
CN113721756A (zh) * 2021-08-26 2021-11-30 镕铭微电子(济南)有限公司 一种控制进入PCI Express ASPM节能状态的方法、装置及存储介质

Also Published As

Publication number Publication date
CN112015683B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
CN112015683B (zh) Pcie链路的动态切换方法、装置、计算机设备及存储介质
US10049010B2 (en) Method, computer, and apparatus for migrating memory data
US9928077B2 (en) Chip starting method, multi-core processor chip and storage medium
US10042583B2 (en) Device management method, device, and device management controller
CN102446104A (zh) 启动计算机系统的方法
CN105279021A (zh) 执行不可屏蔽中断的方法和装置
CN107943603A (zh) 一种运行状态检测方法、检测电路及电子设备
US10983825B2 (en) Processing for multiple containers are deployed on the physical machine
CN109308242A (zh) 一种动态监控方法、装置、设备和存储介质
JP2020053017A (ja) ハイブリッド電源のシステム及び方法
CN111949320B (zh) 提供系统数据的方法、系统及服务器
JP6711933B2 (ja) 電源ユニットのファン復旧プロセス
WO2016101177A1 (zh) 计算机设备内存的检测方法和计算机设备
CN111752367B (zh) 固态硬盘功耗降低方法、装置、计算机设备和存储介质
US20180239686A1 (en) Input and output recording device and method, cpu and data read and write operation method thereof
CN110703897B (zh) 控制方法、装置、芯片与设备
CN110764829A (zh) 一种多路服务器cpu隔离方法及系统
CN111475432A (zh) 一种从机启动控制装置、单总线系统及其控制方法
CN105657232A (zh) 摄像机默认设置的恢复方法及装置
CN113448421B (zh) 一种设备掉电管理方法和装置
CN113535441B (zh) 一种嵌入式系统故障诊断装置及方法
CN108287670B (zh) 一种系统关机时保护数据的方法及bmc
CN107395407B (zh) 一种断电保护的方法和装置
CN111625284A (zh) 固态硬盘的低功耗模式唤醒恢复方法、装置和计算机设备
CN107423113B (zh) 一种管理虚拟设备的方法、带外管理设备及备用虚拟设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant