KR101661111B1 - 멀티 코어 프로세서의 전력 제어 장치 및 방법 - Google Patents

멀티 코어 프로세서의 전력 제어 장치 및 방법 Download PDF

Info

Publication number
KR101661111B1
KR101661111B1 KR1020100117121A KR20100117121A KR101661111B1 KR 101661111 B1 KR101661111 B1 KR 101661111B1 KR 1020100117121 A KR1020100117121 A KR 1020100117121A KR 20100117121 A KR20100117121 A KR 20100117121A KR 101661111 B1 KR101661111 B1 KR 101661111B1
Authority
KR
South Korea
Prior art keywords
power
processor core
operating frequency
processor
core
Prior art date
Application number
KR1020100117121A
Other languages
English (en)
Other versions
KR20120055784A (ko
Inventor
한진호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020100117121A priority Critical patent/KR101661111B1/ko
Priority to US13/207,484 priority patent/US8904199B2/en
Publication of KR20120055784A publication Critical patent/KR20120055784A/ko
Application granted granted Critical
Publication of KR101661111B1 publication Critical patent/KR101661111B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 코어 단위로 전력 조절 장치를 구비하여 코어 단위로 전력에 관련된 여러 파라메터를 조절함으로써 전력 관리에 대한 부하를 줄이고 미세한 전력 조절을 통해 저전력 멀티코어 프로세서를 실현할 수 있도록 한 멀티 코어 프로세서의 전력 제어 장치에 관한 것으로, 수행할 어플리케이션 프로그램에 대한 코드 정보를 전력 조절 제어부로 제공하는 프로세서 코어; 및 상기 프로세서 코어로부터 어플리케이션 프로그램에 대한 코드 정보를 제공받아 상기 프로세서 코어의 동작 주파수를 결정하고, 결정한 동작 주파수에 따른 동작 전압과 클럭 게이팅 및 파워 게이팅 값을 설정하여 상기 프로세서 코어로 제공하는 전력 조절 제어부를 포함하는 것을 특징으로 한다.

Description

멀티 코어 프로세서의 전력 제어 장치 및 방법{APPARATUS FOR CONTROLLING POWER OF MULTI CORE PROCESSOR AND METHOD THEREOF}
본 발명은 멀티 코어 프로세서의 전력 제어 장치 및 방법에 관한 것으로, 더 상세하게는 코어 단위로 전력 조절 장치를 구비하여 코어 단위로 전력에 관련된 여러 파라메터를 조절함으로써 전력 관리에 대한 부하를 줄이고 미세한 전력 조절을 통해 저전력 멀티코어 프로세서를 실현할 수 있도록 한 멀티 코어 프로세서의 전력 제어 장치 및 방법에 관한 것이다.
일반적으로 프로세서는 전력관리를 위해 외부에 독립된 칩을 장착하여 프로세서 외부에서 주파수 또는 전압크기를 조절하고 있다.
이는 멀티 코어로 프로세서를 구성할 경우에도 단지 외부에 하나의 전력 조절기를 장착할 수밖에 없어 프로세서 내의 각각의 코어를 위한 전력 조절 정보를 하나의 전력 조절기가 조절하기에는 부하가 크고 단일 코어마다의 각기 다른 미세한 전력조절을 어렵게 한다.
또한 멀티 프로세서를 구성함에 있어 프로세서마다 다른 다이(Die)에 구성한 전력 조절기를 장착하는 경우가 있다.
이는 분산된 전력 조절기를 장착하였다는 점에서 장점을 갖고 있으나 단지 전압크기만을 조절하고 있다.
또한 프로세서마다 장착된 전력 조절기는 프로세서 단위로만 전력에 관련된 파라메터를 조절하고 있다.
이 역시 코어단위로 미세한 조절이 어려우며 주파수와 특정 블록의 클럭 게이팅(Clock-gating)과 파워 게이팅(Power-gating)을 할 수 없는 단점이 있다.
상기한 기술구성은 본 발명의 이해를 돕기 위한 배경기술로서, 본 발명이 속하는 기술분야에서 널리 알려진 종래기술을 의미하는 것은 아니다.
본 발명은 프로세서 코어 단위로 전력 조절 장치를 구비하여 프로세서 코어 단위로 전력에 관련된 다수의 파라메터를 조절함으로써 전력 관리에 대한 부하를 줄이고 미세한 전력 조절을 통해 저전력 멀티 코어 프로세서를 실현할 수 있도록 한 멀티 코어 프로세서의 전력 제어 장치 및 방법을 제공하는데 그 목적이 있다.
본 발명에 의한 멀티 코어 프로세서의 전력 제어 장치는, 수행할 어플리케이션 프로그램에 대한 코드 정보를 전력 조절 제어부로 제공하는 프로세서 코어; 및 상기 프로세서 코어로부터 어플리케이션 프로그램에 대한 코드 정보를 제공받아 상기 프로세서 코어의 동작 주파수를 결정하고, 결정한 동작 주파수에 따른 동작 전압과 클럭 게이팅 및 파워 게이팅 값을 설정하여 상기 프로세서 코어로 제공하는 전력 조절 제어부를 포함하는 것을 특징으로 한다.
본 발명에서, 상기 전력 조절 제어부는 상기 프로세서 코어로부터 전송되는 상기 코드 정보를 기반으로 하는 상기 프로세서 코어의 제어 및 상태 정보를 저장하는 레지스터; 상기 레지스터로부터 상기 프로세서 코어의 제어 및 상태 정보를 읽어와 상기 프로세서 코어의 동작 주파수를 결정하고, 동작 주파수에 따른 동작 전압과 클럭 게이팅과 파워 게이팅을 설정하는 제어기; 및 상기 제어기에 의해 결정된 동작 주파수와 동작 전압과 클럭 게이팅과 파워 게이팅 신호를 상기 프로세서 코어로 출력하는 출력부를 포함하는 것을 특징으로 한다.
본 발명에서, 상기 프로세서 코어의 제어 및 상태 정보는 상기 프로세서 코어의 전력상태와 코드 수행 상태와 수행할 명령어 개수와 코드 수행을 끝내야 하는 완료시간을 포함하는 것을 특징으로 한다.
본 발명에서, 상기 전력 조절 제어부는 프로세서 코어 단위로 구비하는 것을 특징으로 한다.
그리고, 본 발명에 의한 멀티 코어 프로세서의 전력 제어 방법은, 프로세서 코어로부터 어플리케이션 프로그램에 대한 코드 정보를 입력받는 단계; 상기 코드 정보에 대한 상기 프로세서 코어의 제어 및 상태 정보를 읽어와 상기 프로세서 코어의 동작 주파수를 결정하는 단계; 결정한 상기 프로세서 코어의 동작 주파수에 따른 동작 전압과 클럭 게이팅과 파워 게이팅을 설정하는 단계; 및 상기 프로세서 코어로 동작 주파수와 동작 전압과 클럭 게이팅과 파워 게이팅을 제공하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서, 상기 프로세서 코어의 동작 주파수를 결정하는 단계는 상기 프로세서 코어의 제어 및 상태 정보로부터 코드 수행을 끝내야 하는 완료 시간과 주어진 조건에서 최대 수행할 명령어 개수와 클럭 당 명령어 처리 개수를 읽어와 코드 수행 사이클 수를 계산하는 단계; 및 계산된 상기 코드 수행 사이클 수를 이용하여 가장 낮은 동작 주파수에서의 완료시간을 계산하고, 완료시간 이전에 코드 수행이 끝날 수 있도록 하는 가장 낮은 동작 주파수를 결정하는 단계를 포함하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명은 프로세서 코어 단위로 전력에 관련된 여러 파라메터를 조절함으로써 전력 관리에 대한 부하를 줄이고 미세한 전력 조절을 통해 저전력 멀티 코어 프로세서를 실현시킨다.
또한, 본 발명은 프로세서 코어 단위로 전력에 관련된 여러 파라메타를 조절함으로써 프로세서 코어 간의 통신을 줄일 수 있어 성능을 향상시킨다.
도 1은 본 발명의 일 실시예에 따른 멀티 코어 프로세서의 전력 제어 장치의 구성을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 레지스터의 리스트 및 동작을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 전력 모드의 결정을 위한 메트릭스를 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 멀티 코어 프로세서의 전력 제어 장치의 구성을 설명하기 위한 도면이고, 도 2는 본 발명의 일 실시예에 따른 레지스터의 리스트 및 동작을 설명하기 위한 도면이다.
도 1과 도 2를 참고하면, 본 발명의 일 실시예에 따른 멀티 코어 프로세서의 전력 제어 장치는 프로세서 코어(1)와 전력 조절 제어부(2)를 포함한다.
프로세서 코어(1)는 명령어를 가져오기 위한 명령어 패치 유닛(11)과, 명령어를 디코딩하고 실행하기 위한 복수개의 실행유닛(12)과, 수행 결과를 라이트 백(Write Back)하고 메모리에 접속하기 위한 메모리 접속 유닛(13)을 포함한다.
이러한 프로세서 코어(1)는 메모리에 저장된 전력 조절 프로그램과 어플리케이션 프로그램을 수행하여 어플리케이션 프로그램에 대한 코드 정보를 전력 조절 제어부(2)에 제공하고, 전력 조절 제어부(2)는 코드 정보를 제공받아 동작 주파수를 결정하고, 결정한 동작 주파수에 따른 동작 전압과 클럭 게이팅(Clock-gating) 및 파워 게이팅(Power-gating) 값을 설정하여 프로세서 코어(1)로 제공한다.
전력 조절 제어부(2)는 프로세서 코어(1)에서 실행한 전력 조절 프로그램과 어플리케이션 프로그램에 맞는 전력 제어 알고리즘으로 전력을 조절한다.
이러한 전력 조절 제어부(2)는 레지스터(22)와 제어기(21)와 출력부(23)를 포함한다.
레지스터(22)는 프로세서 코어(1)의 전력상태와 코드 수행 상태와 수행할 명령어 개수와 코드 수행을 끝내야 하는 완료시간을 포함하는 프로세서 코어(1)의 제어 및 상태 정보를 저장한다.
제어기(21)는 레지스터(22)로부터 프로세서 코어(1)의 전력상태와 코드 수행 상태와 수행할 명령어 개수와 코드 수행을 끝내야 하는 완료시간을 읽어와 동작 주파수와 동작 전압을 결정하고 클럭 게이팅과 파워 게이팅을 설정한다.
이러한 제어기(21)는 코드 수행을 끝내야 하는 완료 시간과 주어진 조건에서 최대 수행할 명령어 개수를 알게되면 실행유닛(12)의 조합에 따른 프로세서 코어(1)의 클럭 당 명령어 처리 개수(IPC;Instruction Per Clock)를 알 수 있고, 메모리의 레이턴시(Latency)와 처리율(Throughput) 정보를 이용하여 프로세서 코어(1)의 코드 수행 사이클 수를 알 수 있다.
코드 수행 사이클 수 = 명령어 개수 / 클럭당 명령어 처리 개수
여기서, 제어기(21)는 복수개의 실행유닛(12)의 조합과 메모리의 레이턴시에 의해 변화되는 클럭 당 명령어 처리 개수를 테이블로 갖고 있도록 구성한다.
또한, 제어기(21)는 계산된 코드 수행 사이클 수를 이용하여 가장 낮은 동작 주파수에서의 완료시간을 계산하고, 완료시간 이전에 코드 수행이 끝날 수 있도록 하는 가장 낮은 동작 주파수를 결정한다.
그리고, 제어기(21)는 결정된 동작 주파수에 따른 동작 전압을 결정하고, 사용된 실행유닛(12)과 명령어 패치 유닛(11)과 메모리 접속 유닛(13)에 따라 클럭 게이팅과 파워 게이팅 값을 설정한다.
출력부(23)는 제어기(21)의 제어에 의해 결정된 동작 주파수와 동작 전압 및 클럭 게이팅 신호(CG_FU, CG_EX[2:0], CG_MA)와 파워 게이팅 신호(PG_FU, PG_EX[2:0], PG_MA)를 프로세서 코어(1)로 출력한다.
이와 같이 구성된 전력 조절 제어부(2)를 동종의(homogeneous) 프로세서 코어(1) 단위로 구비하여 프로세서 코어(1) 스스로 전력을 조절할 수 있도록 구성한다.
도 3은 본 발명의 일 실시예에 따른 전력 모드 결정을 위한 메트릭스를 도시한 도면이다.
도 3을 참고하면, 프로세서 코어(1)에 대한 전력 모드는 동작 주파수에 따라 나누어지고, 또한 실행유닛의 조합에 따라 메모리 접속 밴드 폭(Memory Access Bandwidth)에 따라 나누어진다.
각각의 전력 모드에 따른 프로세서 코어(1)의 동작 속도를 계산하고, 동작 속도에 따른 코드 수행 시간이 완료 시간 안에 들어오는 전력 모드가 후보가 되며, 최종적으로 좀 더 낮은 동작 주파수에서 적은 리소스를 사용한 전력 모드가 선택된다.
도 3은 동작 주파수 50MHz, 100MHz, 200MHz, 300MHz에 따라 총 여섯 가지의 프로세서 코어(1) 내 실행유닛(12)과 메모리 접속 유닛(13)을 조절한 전력 모드를 비교하고 있다.
이와 같이 구성된 본 발명의 일 실시예에 따른 멀티 코어 프로세서의 전력 제어 장치의 제어 방법을 설명하면 다음과 같다.
먼저, 프로세서 코어(1)는 메모리에 저장된 전력 조절 프로그램과 어플리케이션 프로그램을 수행하여 어플리케이션 프로그램에 대한 코드 정보를 전력 조절 제어부(2)에 제공한다.
그러면, 전력 조절 제어부(2)의 제어기(21)는 레지스터(22)로부터 프로세서 코어(1)의 전력상태와 코드 수행 상태와 수행할 명령어 개수와 코드 수행을 끝내야 하는 완료시간을 읽어와 완료시간 이전에 코드 수행이 끝날 수 있도록 하는 가장 낮은 동작 주파수를 결정한다.
여기서, 동작 주파수 결정은 코드 수행을 끝내야 하는 완료 시간과 주어진 조건에서 최대 수행할 명령어 개수와 클럭 당 명령어 처리 개수를 통해 코드 수행 사이클 수를 계산하고, 계산된 코드 수행 사이클 수를 이용하여 가장 낮은 동작 주파수에서의 완료시간을 계산하고, 완료시간 이전에 코드 수행이 끝날 수 있도록 하는 가장 낮은 동작 주파수를 결정한다.
이어서, 결정한 동작 주파수에 따른 동작 전압을 결정하고 사용된 실행유닛(12)과 명령어 패치 유닛(11)과 메모리 접속 유닛(13)에 따라 클럭 게이팅과 파워 게이팅 값을 설정한다.
그리고, 전력 조절 제어부(2)의 출력부(23)는 제어기(21)의 의해 결정된 동작 주파수와 동작 전압 및 클럭 게이팅 신호(CG_FU, CG_EX[2:0], CG_MA)와 파워 게이팅 신호(PG_FU, PG_EX[2:0], PG_MA)를 프로세서 코어(1)로 출력한다.
이와 같이 본 발명은 프로세서 코어(1) 단위로 전력에 관련된 여러 파라메터를 조절함으로써 전력 관리에 대한 부하를 줄이고 미세한 전력 조절을 통해 저전력 멀티 코어 프로세서를 실현시킨다.
또한, 본 발명은 프로세서 코어(1) 단위로 전력에 관련된 여러 파라메타를 조절함으로써 프로세서 코어 간의 통신을 줄일 수 있어 성능을 향상시킨다.
상술한 바와 같이 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
1 : 프로세서 코어 2 : 전력 조절 제어부
11 : 명령어 패치 유닛 12 : 실행유닛
13 : 메모리 접속 유닛 21 : 제어기
22 : 레지스터 23 : 출력부

Claims (6)

  1. 수행할 어플리케이션 프로그램에 대한 코드 정보를 전력 조절 제어부로 제공하는 프로세서 코어; 및
    상기 프로세서 코어로부터 어플리케이션 프로그램에 대한 코드 정보를 제공받아 상기 프로세서 코어의 동작 주파수를 결정하고, 결정한 동작 주파수에 따른 동작 전압과 클럭 게이팅 값 및 파워 게이팅 값을 설정하여 상기 프로세서 코어로 제공하는 전력 조절 제어부를 포함하되,
    상기 전력 조절 제어부는 상기 프로세서 코어로부터 전송되는 상기 코드 정보를 기반으로 하는 상기 프로세서 코어의 제어 및 상태 정보를 저장하는 레지스터를 포함하고,
    상기 프로세서 코어의 제어 및 상태 정보는 프로세서 코어의 전력상태와 코드 수행 상태와 수행할 명령어 개수와 코드 수행을 끝내야 하는 완료시간을 포함하는 것을 특징으로 하는 멀티 코어 프로세서의 전력 제어 장치.
  2. 제 1 항에 있어서, 상기 전력 조절 제어부는
    상기 레지스터로부터 상기 프로세서 코어의 제어 및 상태 정보를 읽어와 상기 프로세서 코어의 동작 주파수를 결정하고, 동작 주파수에 따른 동작 전압과 클럭 게이팅 값과 파워 게이팅 값을 설정하는 제어기; 및
    상기 제어기에 의해 결정된 동작 주파수와 동작 전압과 클럭 게이팅 값과 파워 게이팅 값을 상기 프로세서 코어로 출력하는 출력부를 더 포함하는 것을 특징으로 하는 멀티 코어 프로세서의 전력 제어 장치.
  3. 삭제
  4. 제 1 항에 있어서, 상기 전력 조절 제어부는
    프로세서 코어 단위로 구비되는 것을 특징으로 하는 멀티 코어 프로세서의 전력 제어 장치.
  5. 프로세서 코어로부터 어플리케이션 프로그램에 대한 코드 정보를 입력받는 단계;
    상기 코드 정보에 대한 상기 프로세서 코어의 제어 및 상태 정보를 읽어와 상기 프로세서 코어의 동작 주파수를 결정하는 단계;
    결정한 상기 프로세서 코어의 동작 주파수에 따른 동작 전압과 클럭 게이팅 값과 파워 게이팅 값을 설정하는 단계; 및
    상기 프로세서 코어로 동작 주파수와 동작 전압과 클럭 게이팅 값과 파워 게이팅 값을 제공하는 단계를 포함하되,
    상기 프로세서 코어의 동작 주파수를 결정하는 단계는,
    상기 프로세서 코어의 제어 및 상태 정보로부터 코드 수행을 끝내야 하는 완료 시간과 주어진 조건에서 최대 수행할 명령어 개수와 클럭 당 명령어 처리 개수를 읽어와 코드 수행 사이클 수를 계산하는 단계를 포함하는 것을 특징으로 하는 멀티 코어 프로세서의 전력 제어 방법.
  6. 제 5 항에 있어서, 상기 프로세서 코어의 동작 주파수를 결정하는 단계는
    계산된 상기 코드 수행 사이클 수를 이용하여 가장 낮은 동작 주파수에서의 완료시간을 계산하고, 완료시간 이전에 코드 수행이 끝날 수 있도록 하는 가장 낮은 동작 주파수를 결정하는 단계를 더 포함하는 것을 특징으로 하는 멀티 코어 프로세서의 전력 제어 방법.
KR1020100117121A 2010-11-23 2010-11-23 멀티 코어 프로세서의 전력 제어 장치 및 방법 KR101661111B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100117121A KR101661111B1 (ko) 2010-11-23 2010-11-23 멀티 코어 프로세서의 전력 제어 장치 및 방법
US13/207,484 US8904199B2 (en) 2010-11-23 2011-08-11 Apparatus and method for controlling power related parameters by core unit according to detailed status information of the core and application for executing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100117121A KR101661111B1 (ko) 2010-11-23 2010-11-23 멀티 코어 프로세서의 전력 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20120055784A KR20120055784A (ko) 2012-06-01
KR101661111B1 true KR101661111B1 (ko) 2016-09-30

Family

ID=46065519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100117121A KR101661111B1 (ko) 2010-11-23 2010-11-23 멀티 코어 프로세서의 전력 제어 장치 및 방법

Country Status (2)

Country Link
US (1) US8904199B2 (ko)
KR (1) KR101661111B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2515618B (en) 2013-05-30 2017-10-11 Electronics & Telecommunications Res Inst Method and apparatus for controlling operation voltage of processor core, and processor system including the same
US9354681B2 (en) * 2013-06-28 2016-05-31 Intel Corporation Protected power management mode in a processor
KR101509938B1 (ko) * 2013-10-11 2015-04-08 고려대학교 산학협력단 태스크 스케줄링 방법 및 장치
KR101842016B1 (ko) 2013-12-10 2018-03-28 한국전자통신연구원 멀티 코어 환경에서의 동적 전력 제어방법
US10248180B2 (en) 2014-10-16 2019-04-02 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system
US10928882B2 (en) 2014-10-16 2021-02-23 Futurewei Technologies, Inc. Low cost, low power high performance SMP/ASMP multiple-processor system
US9952650B2 (en) 2014-10-16 2018-04-24 Futurewei Technologies, Inc. Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
US9882383B2 (en) 2014-12-23 2018-01-30 Intel Corporation Smart power delivery network
KR102301639B1 (ko) * 2015-01-23 2021-09-14 삼성전자주식회사 SoC(System-on Chip), 그의 전력 관리 방법 및 전자 장치
US9740266B2 (en) * 2015-09-04 2017-08-22 Mediatek Inc. Apparatus and method for controlling multi-core of electronic device
KR102515417B1 (ko) 2016-03-02 2023-03-30 한국전자통신연구원 캐시 메모리 장치 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000112544A (ja) * 1998-10-07 2000-04-21 Nokia Mobile Phones Ltd 電力消費量の調整方法
US20090055826A1 (en) 2007-08-21 2009-02-26 Kerry Bernstein Multicore Processor Having Storage for Core-Specific Operational Data

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0953892A1 (en) * 1998-04-29 1999-11-03 Lsi Logic Corporation Method of providing clock signals to load circuits in an ASIC device
US7111179B1 (en) * 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US7386739B2 (en) * 2005-05-03 2008-06-10 International Business Machines Corporation Scheduling processor voltages and frequencies based on performance prediction and power constraints
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US8612984B2 (en) * 2010-04-28 2013-12-17 International Business Machines Corporation Energy-aware job scheduling for cluster environments
US8412971B2 (en) * 2010-05-11 2013-04-02 Advanced Micro Devices, Inc. Method and apparatus for cache control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000112544A (ja) * 1998-10-07 2000-04-21 Nokia Mobile Phones Ltd 電力消費量の調整方法
US20090055826A1 (en) 2007-08-21 2009-02-26 Kerry Bernstein Multicore Processor Having Storage for Core-Specific Operational Data

Also Published As

Publication number Publication date
KR20120055784A (ko) 2012-06-01
US8904199B2 (en) 2014-12-02
US20120131356A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
KR101661111B1 (ko) 멀티 코어 프로세서의 전력 제어 장치 및 방법
US8683240B2 (en) Increasing power efficiency of turbo mode operation in a processor
US8392739B2 (en) Multi-core processor, its frequency conversion device and a method of data communication between the cores
CN100461072C (zh) 多核处理器的电源控制装置及其方法
US7966511B2 (en) Power management coordination in multi-core processors
JP4954957B2 (ja) プロセッサハードウェアフィードバックメカニズムを用いた最適プロセッサ性能レベルを選択するためのシステムおよび方法
JP5283762B2 (ja) 演算処理装置、情報処理装置及びその制御方法
JP5090569B2 (ja) ミクロアーキテクチャのバンド幅スロットリングによるプロセッサ電力消費制御及び電圧降下
KR101723127B1 (ko) 그래픽 프로세서 내의 simd 유닛들의 동적 인에이블링 및 디스에이블링
US8239700B2 (en) Systems and methods for power dissipation control in a semiconductor device
JP2010515984A (ja) 情報処理システムにおけるプロセッサの電力絞りのための方法及び装置
TW201339820A (zh) 使用串列介面之適應性電壓比例調整
JP2006185407A (ja) ピーク電力制御方法および装置
US20140181539A1 (en) System for adaptive -power consumption design in ultrathin computing devices
US20100269074A1 (en) Predictive Power Management Semiconductor Design Tool and Methods for Using Such
US20080140990A1 (en) Accelerator, Information Processing Apparatus and Information Processing Method
CN108845657A (zh) 有快速功率浪涌检测和指令节流以提供低成本电源单元的计算系统和处理器
EP3391177A1 (en) Dynamic predictive wake-up techniques
KR20180107948A (ko) 이종 멀티코어 시스템 기반 거버너 제어 장치 및 방법
US8127161B2 (en) Data processing apparatus
CN110286741B (zh) 一种固态硬盘片上系统功耗管理方法及其装置
JP2009110385A (ja) データ処理システム
TWI394027B (zh) 頻率調整方法及使用此方法的電腦程式產品
TWI475371B (zh) 電子裝置與其電源管理方法
KR20080050938A (ko) 디지털신호처리프로세서의 소비전력 관리 제어장치 및 그를이용한 소비전력 관리 시스템과 그 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 4