CN100461072C - 多核处理器的电源控制装置及其方法 - Google Patents

多核处理器的电源控制装置及其方法 Download PDF

Info

Publication number
CN100461072C
CN100461072C CNB2006100819418A CN200610081941A CN100461072C CN 100461072 C CN100461072 C CN 100461072C CN B2006100819418 A CNB2006100819418 A CN B2006100819418A CN 200610081941 A CN200610081941 A CN 200610081941A CN 100461072 C CN100461072 C CN 100461072C
Authority
CN
China
Prior art keywords
core
power control
processor
voltage
operating voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100819418A
Other languages
English (en)
Other versions
CN1877492A (zh
Inventor
吴长根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Kunshan Computer Co Ltd
Original Assignee
LG Electronics Kunshan Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36648601&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100461072(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by LG Electronics Kunshan Computer Co Ltd filed Critical LG Electronics Kunshan Computer Co Ltd
Publication of CN1877492A publication Critical patent/CN1877492A/zh
Application granted granted Critical
Publication of CN100461072C publication Critical patent/CN100461072C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

一种多核处理器的电源控制装置及其方法，涉及在设置有多个核心的处理器中根据各个核心的使用量可以独立调节各个核心的工作电压的一种多核处理器的电源控制装置及其方法。本发明的电源控制装置包括：设置有两个以上核心的处理器及上述处理器内的每一个核心上，包括根据各个核心的使用量来独立调节各个核心的工作电压的电力控制部。本发明的电源控制方法包括：获取各个核心使用量信息的步骤；以各个核心的使用量为基础，判断是否有必要调整工作电压的步骤；根据有关核心的使用量来调整有必要调整的工作电压中的至少一个核心的工作电压的步骤。本发明能够减少不必要的泄漏电流的电力浪费，并使控制处理器的性能达到最佳。

Description

多核处理器的电源控制装置及其方法
技术领域
本发明涉及一种多核处理器的电源控制装置及其方法，尤其涉及在设置有多个核心的处理器中根据各个核心的使用量可以独立调节各个核心的工作电压的一种多核处理器的电源控制装置及其方法。
背景技术
由于现在对高速处理器的要求不断增加，因此处理器由单核处理器进化为多核处理器。多核处理器在一个处理器内设置有多个核心，由于是多个核心分担处理操作，因此可以提高处理性能。另外，与附加几个处理器使用相比，由于可以共用核心以外的部分，因此具有制造费用低廉、而且还可以实现小型化的优点。
上述的多核处理器预计消电会比单核处理器多。以携带式电脑为例，消电的增加会缩减电池续航时间，在固定型系统，也因为发热会缩短系统使用寿命，甚至会恶化系统的功能。因而需要开发一种这样的新技术，即可以减少多核处理器的消电的技术。
图1是一个现有技术的包括多个核心处理器的示意例图。如图1所示，现有技术的处理器105包括以下几个部分：把第1个核心103、第2个核心103′、电池等输入接收的电源变换为适合于核心使用电压的多个DC/DC转换器(第1个DC/DC转换器102、第2个DC/DC转换器102′)；控制DC/DC转换器后，控制提供给每一个核心电压的DC/DC控制器101。
上述现有技术的多核处理器中与DC/DC转换器的个数无关，所有DC/DC转换器的输出都输入到一个处理器中，因此不可能个别控制提供给各个核心的电压。因而例如不使用第2个核心103′时，如果第2个核心103′正处在高速运动中，由于提供了与第1个核心103相同的电压，因此就会产生不必要的泄漏电流，就会无效率地浪费限定容量的电池电源。
为了克服上述问题，在韩国特许出愿第2004-2217号中曾经提出：分别核对一个处理器内设置有的多个核心的使用状态，以适合于一个处理器内设置有的各个核心的使用状态和电源管理模式来开/关控制多个核心及DC/DC转换器的电源控制装置。
如图2所示，图2是另一个现有技术的多核处理器的电源控制装置的功能集成图。处理器205包括第1个核心203和第2个核心203′，提供直流成分的工作电压的第1个DC/DC转换器202及第2个DC/DC转换器202′分别连接在第1个核心部203及第2个核心部203′上。上述装置中，DC/DC控制器201独立关闭向两个核心中任意一个产生误流的核心施加工作电源的DC/DC转换器，从而不提供电力。
如图2所示，上述现有技术的处理器也提供单一电源，实际上就是把电源构成一个电压VID(Voltage Identification：电压识别信号，以下简称VID)来使用。因而两个核心中一个核心完成所有工作而休息时，其他核心进行工作期间电源仍然被施加给其他核心。以此就会产生许多泄漏电力，就不能有效地减少消电。
一方面，作为处理器的低电力处理器的有关技术已经被提案，由于可以支持用户选择适合于自己环境的许多种CPU电源电力模式，然后再根据各个模式可以动态调节处理器的工作电压和核心频率，因此可以减少消电。
上述技术中各个核心具有高频模式(High Frequency Mode)和低频模式(LowFrequency Mode)之间的许多阶段的动作速度模式。这时各个核心的动作电压根据模式会有所不同，高频模式中是高电压，低频模式中是低电压。
但是上述技术适用于多核处理器时只使用一个VID。不顾第1个核心是以高频模式(High Frequency Mode)进行工作然后进入到低频模式(Low Frequency Mode)，而且若第2个核心正在执行任务，由于第1个核心仍然要接收施加给它的高频模式的电压，因此第1个核心中就会产生许多泄漏电力。在上述现有技术中也不能独立控制提供给各个核心的电压，因此就会产生不必要的泄漏电力的浪费问题。
发明内容
本发明就是为了克服上述现有技术的问题而提出发明创造的，本发明的一个目的在于提供：可以防止由于不必要的泄漏电流而导致的电池电力的浪费，而且使管理处理器性能达到最佳的一种多核处理器的电源控制装置及其方法。
本发明的第二个目的在于提供：在包括两个以上核心的处理器中由于根据各个核心的使用量可以智能地分配电力，因此可以使各个核心中产生的耗电达到最小状态的一种多核处理器的电源控制装置及其方法。
本发明的第三个目的在于提供：可以用软件控制多核处理器内的各个核心的工作电压的多核处理器的电源控制装置及其方法。
为了实现上述目的，本发明的一种多核处理器的电源控制装置，是作为控制设置有两个以上核心的处理器的电源控制装置，其特征在于上述装置连接在上述处理器内的每一个核心上，包括根据各个核心的使用量独立调节各个核心的工作电压的电力控制部，所述电力控制部从各个核心接收各自不同的电压识别信号(VoltageIdentification Signal：下面称作″VID″)，根据每一个电压识别信号把不同的电压提供给各个核心。
上述电力控制部接收各个核心依据各个核心的占有率或是线程(threadness)判断的核心使用量信息。
为了实现上述目的，本发明其他状态的多核处理器的电源控制装置，其特征在于：
设置有两个以上核心的处理器；
及包括连接在上述处理器内的每一个核心上，调节各个核心工作电压的电力控制部，
上述处理器以动作速度不同的许多种模式进行工作，各个核心各自生成适合于每一个动作模式的VID后，把它传送给电力控制部，
上述电力控制部从上述处理器内的每一个核心接收独立的VID，然后根据接收的VID独立调节各个核心的工作电压。
另外，为了实现上述目的，本发明的多核处理器的电源控制方法，其特征在于包括以下几个步骤：
获取各个核心使用量信息的步骤，这是上述核心的操作系统获取各个核心的占有率或是线程有关信息的步骤，各核心的操作系统依据该核心的占有率或是线程的有关信息判断出该核心的使用量；
以各个核心的使用量为基础，判断是否有必要调整工作电压的步骤；
在与每一个核心的使用量相比较后，判断有必要调整工作电压时，各个核心输入接收各自不同的电压识别信号，根据上述电压识别信号向各个核心提供各自不同的工作电压的步骤；
及根据有关核心的使用量独立调节有必要调整工作电压的一个以上核心的工作电压的步骤。
另外，为了实现上述目的，一种多核处理器的电源控制装置，包括：设置有两个以上核心的处理器；连接在上述处理器内的每一个核心上，调节各个核心的工作电压的电力控制部，上述处理器是以动作速度不同的许多种模式进行工作，各个核心各自生成适合于每一个动作模式的电压识别信号后，把它传送给电力控制部，上述电力控制部接收上述处理器内每一个核心独立的所述电压识别信号后，根据接收的电压识别信号独立调节各个核心的工作电压。
一种多核处理器的电源控制方法，是一种具有计算机可读的记录媒介的多核心处理器的电源控制方法，该记录媒介存储有与运行多核处理器的电源控制方法相对应的计算机可执行的程序代码，包括以下几个步骤：获取第1个核心的信息步骤；第1个核心接收第1个核心使用量的电压识别信号的步骤；在第1个核心中根据接收的电压识别信号来调整第1个核心的工作电压的步骤；获取第2个核心使用量的信息的步骤；第2个核心接收第2个核心使用量的电压识别信号的步骤；以及第2个核心中根据接收的电压识别信号来调整第2个核心的工作电压的步骤。
本发明的效果：
本发明的多核处理器的电源控制装置及其方法有如下效果：在包括两个以上的核心的处理器中，由于根据各个核心的使用量可以智能地分配电力，因此可以有效地管理各个核心产生的负荷，从而使耗电达到最小。
另外，依据本发明的装置及其方法，可以防止由于不必要的泄漏电流而导致的电池电力的浪费，因此可以使管理处理器的性能达到最佳。
尤其是由于处理器的耗电直接与电池的驱动时间是相关，因此包括本发明的电源控制装置的处理器减小了电池的空间，并解决了发热问题，所以实现了计算机本体的小型薄型化。
本发明的多核处理器中由于提供给各个核心的电压纯粹是由软件来控制的，因此可以减少费用。
为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
附图说明
图1是一个现有技术的多核处理器的电源控制装置的功能集成图。
图2是另一个现有技术的多核处理器的电源控制装置的功能集成图。
图3是本发明一个实施例的多核处理器的电源控制装置的功能集成图。
图4是本发明的多核处理器的电源控制方法的流程示意图。
图5是本发明的一个实施例的多核处理器的电源控制方法的详细流程图。
附图中主要部分的符号说明：
101、201：DC/DC控制器          102、202：DC/DC转换器
103、203：第1个核心            103′、103′：第2个核心
105、205：处理器
300：电力控制部                350：处理器
302：第1个DC/DC转换器          302′：第2个DC/DC转换器
310：第1个核心                 320：第2个核心
303、305：操作系统             304、306：基本输入输出系统驱动器
具体实施方式
下面参照附图对本发明的多核处理器的电源控制装置及其方法的实施例进行更为详细的说明。
本发明中″多核处理器″意味着一个芯片中包括两个以上的多个处理核心的具有数据处理能力的系统或是装置。
上述多核处理器比较典型的是计算机中央处理装置，还意味着包括辅助处理器、输入输出处理器等之类的处理器。
本发明的多核处理器的电源控制装置包括评价各个核心的使用量，独立控制每一个核心的工作电压的电力控制部(power controller)。具体地讲，本发明的电力控制部从各个核心输入接收各自不同的VID(Voltage IdentificationSignal：电压识别信号，以下简称VID)，然后以此把各自不同的工作电压提供给各个核心。
处理器的各个核心根据自身的使用量存在着各自不同的VID，如上所述的VID是由施加电源的DC/DC转换器来施加的。各个核心施加接收各自不同的工作电源后，由于可以个别地进行动作，因此减少了不必要的泄漏电力的浪费，从而有效地减少了耗电。
若同现有技术一样，以一个VID来管理的话，第1个核心就以低频模式进行工作，第2个核心是以高频模式进行工作时，由于第1个核心也会施加接收高频模式的电压，因此在第1核心中会产生许多泄漏电力。但是，若依据本发明，就可以根据各个核心的个别VID独立调整各个核心的工作电压，因此第1个核心就会施加接收适合于低频模式的低的工作电压，因此可以相当地减少第1个核心泄漏电力。
图3是本发明一个实施例的多核处理器的电源控制装置的功能集成图。如果参照图3的话，本发明的多核处理器的电源控制装置连接在设置有第1个核心310及第2个核心320的处理器350和上述处理器350内的第1个核心310及第2个核心320上，包括根据每一个核心的使用量可以独立调节各个核心的工作电压的电力控制部300。
处理器350的第1个核心310及第2个核心320根据动作速度(核心的时钟频率)可以以许多种模式进行动作。例如可以分成0.8GHz、1GHz、1.2GHz、1.4GHz、1.6GHz的5种阶段来调节核心的动作频率。每一个核心根据每一动作频率具有各自不同的工作电压，变换各个频率是根据电压来变更的。例如，0.8GHz(1.0V)、1GHz(1.05V)、1.2GHz(1.1V)、1.4GHz(1.15V)、1.6GHz(1.2V)这样变更。电压VID信号(Voltage Identification Signal：电压识别信号)是以如上所述的多样模式进行动作的核心中区分每一个模式的动作电压的信号。
电源(power supply：未图示)如果提供电力的话，电力控制部300把合适的工作电压(operating voltage)提供给第1个核心310及第2个核心320。
第1个核心310及第2个核心320可以包括各自的操作系统(OS)303、305及基本输入输出系统驱动器304、306。第1个核心310及第2个核心320把VID独立地提供给电力控制部300，就会得知各个核心需要什么程度的工作电压。这样一来，电力控制部300就可以根据各个核心的VID个别调整各个核心的工作电压。
第1个核心310的操作系统303测定第1个核心的使用量，第2个核心320的操作系统305测定第2个核心的使用量。第1个核心310的基本输入输出系统驱动器304和第2个核心320的基本输入输出系统驱动器306生成适合于上述核心的使用量，然后把它传送给电力控制部300。基本输入输出系统驱动器304及306可以构成存储各个核心的频率-电压特性及VID的查找表(look-up table)。
本发明中各个核心的使用量依据各个核心的占有率或是线程(threadness)可以被判断出来，也可以依据它之外的其他方法对该使用量进行评价。
电力控制部300和处理器350之间可以设置有第1个、第2个DC/DC转换器302、302′。第1个DC/DC转换器302连接在第1个核心上310，第2个DC/DC转换器302′连接在第2个核心320上。第1个DC/DC转换器302及第2个DC/DC转换器302′接收电力控制部300提供的VID。
第1个核心310接收第1个DC/DC转换器302提供的工作电压(Vcc)，第2个核心320′接收第2个DC/DC转换器302提供的工作电压(Vcc)。
本发明的电源控制装置中上述电力控制部300可以以硬件块、软件块或是硬件块和软件块的中间状态来体现。
下面对上述构成的本发明的多核处理器的电源控制动作进行详细的说明。
第1个核心310及第2个核心320根据各个核心的动作来核对核心的使用量，然后生成核心使用量的VID，再把它传送给电源管理部300。
电力控制部300根据从第1个核心310及第2个核心320接收的VID，生成并提供适合于各个核心的时钟频率和工作电压。
例如，第1个核心310如果必须要以低频模式(Low Frequency Mode)进行工作的话，有必要调低提供给第1个核心的电压，同时也必须要调低第1个核心的时钟频率。第1个核心310生成与上述低频模式匹配的VID后，把它传送给电力控制部300。电力控制部300可以把第1个核心的工作电压调整为比现在核心的工作电压低一个阶段的工作电压后，把上述VID施加给第1个DC/DC转换器302，然后第1个DC/DC转换器302生成必要的工作电压后，把它提供给第1个核心310。
一方面，观察第1个核心310的使用量后，若是以高频模式进行动作，第1个核心就有必要维持较高的工作电压，以此也必须维持高的时钟频率。第1个核心310生成与高频模式匹配的VID后，把它传送给电力控制部300。电力控制部300把上述的VID施加给第1个DC/DC转换器302，然后可以调整为比现在第1个核心310的工作电压要高一个阶段的工作电压。第1个DC/DC转换器302生成必要的工作电压后，把它提供给第1个核心310。
工作电压的调整结束后，判断第1个核心310的工作电压是否已调整为目标水准了，如果没有调整到目标水准时一直到适当水准为止可以阶段性地降低或是提高工作电压。
本发明的其他实施例的多核处理器的电压控制装置其特征在于：连接在设置有两个以上核心的处理器和上述处理器内的每一个核心上，包括调节各个核心的工作电压的电力控制部，上述处理器内的每一个核心以动作速度不同的许多种模式进行动作，测定各个核心的使用量后，生成适合于各个核心的使用量，然后把它传送给电力控制部，上述电力控制部从上述处理器内的每一个核心接收独立的VID，根据接收的VID可以独立调节各个核心的工作电压。
上述实施例的多核处理器的电源控制装置中如果任意一个核心必须要以比现在动作快的速度来进行工作的话，就把与它有关的VID传送给电力控制部。电力控制部根据上述的VID为了把上述的核心的动作频率比现阶段提高一个阶段，就可以调整有关核心的工作电压和动作频率。若调整工作电压结束，就判断核心的工作电压是否已调整为目标水准，若没有达到目标水准，一直到达到目标水准为止就可以阶段性地把工作电压提高一个阶段。
如上所述，本发明的多核处理器的电源控制装置中对于多个核心来说并不是生成一个VID，各个核心由于个别生成VID，因此可以有效地减少消电。
本发明的另外一个实施例是与多核处理器的电源控制方法有关。下面关于本发明的多核处理器的电源控制方法进行说明。
图4是本发明的多核处理器的电源控制方法的流程示意图。图5是本发明的实施例1的多核处理器的电源控制方法的详细流程图。
步骤401、步骤402，如果参照图4的话，依据本发明的方法，控制多核处理器的电源时首先获取各个核心的使用量信息。
步骤403、步骤404，以各个核心的使用量为基础，判断是否有必要调整工作电压。
步骤405、步骤406，然后把有必要调整工作电压的一个以上核心的工作电压根据有关核心的使用量进行独立调节。
下面以包括两个核心的双核处理器为例进行说明。本发明的方法中个别控制第1个核心及第2个核心的工作电压。首先观察第1个核心中的工作电压调整过程，第1核心内的操作系统获取第1个核心的使用量的信息步骤。在这里各个核心的使用量可以通过各个核心的占有率或是线程(threadness)来判断。
步骤501、步骤502，获取第1核心的使用量的信息，然后判断是否有必要调整第1个核心的工作电压。这个步骤在现在状态中考虑提供给第1个核心的电压和第1个核心的使用量，然后判断第1个核心的工作电压是否有必要进行上向调整。
步骤503，若因为第1个核心的使用量多，判断必须把第1个核心的动作频率比现阶段上向调整的话，第1个核心就会接收新的VID(VID1)。
步骤504、步骤505，上向调整如上所述的核心频率时，首先要变更电压然后再变更频率。即，根据接收的VID来调整第1个核心的工作电压，因而调整第1个核心的动作频率。
步骤506、步骤507，一方面，在上述步骤503中，因为第1个核心的使用量少，所以判定必须把第1个核心的动作频率比现阶段下向调整时，先调整频率后再调整工作电压。具体地讲，调整第1个核心的动作频率，然后第1个核心接收新的VID(VID1)。
步骤508，根据接收的VID来调整第1个核心的工作电压。
步骤510、步骤512，第2个核心的工作电压的调整在第1个核心的工作电压的调整过程中是独立进行的。获取第2个核心的使用量信息后判断是否有必要调整第2个核心的工作电压，即是否必须上向调整第2个核心的频率。
步骤513，如果由于第2个核心的使用量多，判断必须把第2个核心的动作频率比现阶段上向调整的话，第2个核心就接收VID(VID2)。
步骤514、步骤515，根据接收的VID来调整第2个核心的工作电压，因而调整第2个核心的动作频率。
步骤516、步骤517，一方面，在上述步骤513中，由于第2个核心的使用量少，因此判断必须把第2个核心的动作频率比现阶段下向调整的时，先调整频率再调整工作电压。具体地讲，就是调整第2个核心的动作频率，第2个核心接收新的VID(VID2)。
步骤518，根据接收的VID来调整第2个核心的工作电压。
本发明的多核处理器的电源控制方法作为计算机可读出的代码，可以在计算机可读出的记录媒介体现。计算机可读出的记录媒介包括存储依据计算机系统可读出的数据的所有种类的记录装置。例如，计算机可读出的记录媒介有ROM、EEPROM(电可擦除只读存储器、快闪EEPROM、软盘、CD-ROM、光数据存储装置等。
本发明的计算机可读出的记录媒介在多核处理器中，存储为了运行包括如下步骤的多核处理器的电源控制方法的计算机可以执行的程序代码：获取第1个核心使用量信息的步骤；根据第1个核心接收的VID来调整第1个核心的工作电压的步骤；获取第2个核心使用量信息的步骤；第2个核心接收第2个核心使用量的VID的步骤；根据第2个核心接收的VID调整第2个核心的工作电压的步骤。
体现本发明方法的程序存储在计算机系统内的存储器时可以记录在半导体制造工程中。上述程序存储在另外的存储媒介上或是通过网络下载时，删除现有的程序后，以新的设置或是以更新的方式可以设置在计算机上。
以上虽然对本发明具体实施例为例进行了说明，但是，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。
例如，本发明的多核处理器的电压控制装置及其方法适用于台式计算机或是伺服以外的笔记本计算机、智能电话、手机、PDA等之类的各种移动设备。
另外为了说明的便利，虽然只以设置有两个核心的双核处理器为主进行了说明，但是本发明绝对不是只局限于此，而是还可以适用于包括更多数量核的处理器。

Claims (12)

1.一种多核处理器的电源控制装置，其特征在于包括以下几个部分：
设置有两个以上核心的处理器；
连接在上述处理器内的每一个核心上，根据各个核心的使用量可以独立调节各个核心的工作电压的电力控制部，所述电力控制部从各个核心接收各自不同的电压识别信号，根据每一个电压识别信号把不同的电压提供给各个核心。
2.如权利要求1所述的多核处理器的电源控制装置，其特征在于：
所述装置还包括多个连接在处理器内的每一个核心上、向各个核心提供直流成分的工作电源的DC/DC转换器。
3.如权利要求1所述的多核处理器的电源控制装置，其特征在于：
所述电力控制部接收上述处理器对各个核心依据各个核心的占有率或是线程判断的核心使用量信息。
4.如权利要求1所述的多核处理器的电源控制装置，其特征在于：
所述电力控制部在必须提高任意一个核心的动作速度时，从有关核心接收所述电压识别信号，然后根据所述电压识别信号上向调整有关核心的工作电压和频率。
5.如权利要求1所述的多核处理器的电源控制装置，其特征在于：
所述电力控制部在必须降低任意一个核心的动作速度时，从有关核心接收所述电压识别信号，然后根据所述电压识别信号下向调整有关核心的工作电压和频率。
6.一种多核处理器的电源控制方法，对于在设置有多个核心的多核处理器的电源控制方法，其特征在于包括以下几个步骤：
获取各个核心使用量信息的步骤，这是上述核心的操作系统获取各个核心的占有率或是线程有关信息的步骤，各核心的操作系统依据该核心的占有率或是线程的有关信息判断出该核心的使用量；
以各个核心的使用量为基础，判断是否有必要调整工作电压的步骤；
在与每一个核心的使用量相比较后，判断有必要调整工作电压时，各个核心输入接收各自不同的电压识别信号，根据上述电压识别信号向各个核心提供各自不同的工作电压的步骤；
根据有关核心的使用量来调整有必要调整的工作电压中的至少一个核心的工作电压的步骤。
7.如权利要求6所述的多核处理器的电源控制方法，其特征在于：
所述方法包括在判断为必须提高任意一个核心的动作速度时，从有关核心接收所述电压识别信号后，根据所述电压识别信号上向调整有关核心的工作电压和频率的步骤。
8.如权利要求6所述的多核处理器的电源控制方法，其特征在于：
所述方法在判断为必须降低任意一个核心的动作速度时，从有关核心接收所述电压识别信号后，根据所述电压识别信号下向调整有关核心的工作电压和频率的步骤。
9.一种多核处理器的电源控制装置，其特征在于：
包括设置有两个以上核心的处理器；
连接在上述处理器内的每一个核心上，调节各个核心的工作电压的电力控制部，上述处理器是以动作速度不同的许多种模式进行工作，各个核心各自生成适合于每一个动作模式的电压识别信号后，把它传送给电力控制部，上述电力控制部接收上述处理器内每一个核心独立的所述电压识别信号后，根据接收的电压识别信号独立调节各个核心的工作电压。
10.如权利要求9所述的多核处理器的电源控制装置，其特征在于：
所述装置还包括多个连接在处理器内的每一个核心上，提供直流成分的工作电源的DC/DC转换器。
11.如权利要求9所述的多核处理器的电源控制装置，其特征在于：
所述电力控制部接收上述处理器的各个核心依据各个核心的占有率或是线程判断的核心使用量信息。
12.一种多核处理器的电源控制方法，是一种具有计算机可读的记录媒介的多核心处理器的电源控制方法，所述记录媒介存储有与运行所述多核处理器的电源控制方法相对应的计算机可执行的程序代码，其特征在于包括以下几个步骤：
获取第1个核心的信息步骤；
第1个核心接收第1个核心使用量的电压识别信号的步骤；
在第1个核心中根据接收的电压识别信号来调整第1个核心的工作电压的步骤；
获取第2个核心使用量的信息的步骤；
第2个核心接收第2个核心使用量的电压识别信号的步骤；以及
第2个核心中根据接收的电压识别信号来调整第2个核心的工作电压的步骤。
CNB2006100819418A 2005-06-10 2006-05-11 多核处理器的电源控制装置及其方法 Expired - Fee Related CN100461072C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050049957 2005-06-10
KR1020050049957A KR101108397B1 (ko) 2005-06-10 2005-06-10 멀티-코어 프로세서의 전원 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
CN1877492A CN1877492A (zh) 2006-12-13
CN100461072C true CN100461072C (zh) 2009-02-11

Family

ID=36648601

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100819418A Expired - Fee Related CN100461072C (zh) 2005-06-10 2006-05-11 多核处理器的电源控制装置及其方法

Country Status (4)

Country Link
US (1) US7664971B2 (zh)
EP (1) EP1736851A3 (zh)
KR (1) KR101108397B1 (zh)
CN (1) CN100461072C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104185827A (zh) * 2012-03-31 2014-12-03 英特尔公司 控制多核环境中的功率消耗
CN104798008A (zh) * 2012-12-21 2015-07-22 英特尔公司 控制处理器的可配置的峰值性能极限

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7568115B2 (en) * 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
US8108863B2 (en) * 2005-12-30 2012-01-31 Intel Corporation Load balancing for multi-threaded applications via asymmetric power throttling
US7420378B2 (en) * 2006-07-11 2008-09-02 International Business Machines Corporation Power grid structure to optimize performance of a multiple core processor
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US8397090B2 (en) * 2006-12-08 2013-03-12 Intel Corporation Operating integrated circuit logic blocks at independent voltages with single voltage supply
WO2008087160A1 (en) * 2007-01-18 2008-07-24 International Business Machines Corporation Independent processor voltage supply and testing method for multiple-core processor structures
US7853808B2 (en) 2007-01-18 2010-12-14 International Business Machines Corporation Independent processor voltage supply
CN101241390B (zh) * 2007-02-07 2011-04-13 华硕电脑股份有限公司 多核心处理器的效能调整方法
US7917799B2 (en) * 2007-04-12 2011-03-29 International Business Machines Corporation Method and system for digital frequency clocking in processor cores
US8108708B2 (en) * 2007-05-03 2012-01-31 Microchip Technology Incorporated Power optimization when using external clock sources
US7945804B2 (en) * 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
US7501865B1 (en) 2007-10-17 2009-03-10 International Business Machines Corporation Methods and systems for a digital frequency locked loop for multi-frequency clocking of a multi-core processor
US8578193B2 (en) * 2007-11-28 2013-11-05 International Business Machines Corporation Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors
US9395787B2 (en) 2008-02-21 2016-07-19 Hewlett Packard Enterprise Development Lp Systems and methods of component voltage adjustment
KR100950874B1 (ko) * 2008-03-06 2010-04-06 주식회사 텔레칩스 동적 전압 제어 시스템 및 그 제어 방법
US20090235108A1 (en) * 2008-03-11 2009-09-17 Gold Spencer M Automatic processor overclocking
US8122270B2 (en) * 2008-09-29 2012-02-21 Intel Corporation Voltage stabilization for clock signal frequency locking
US8402290B2 (en) * 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
US8707060B2 (en) 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
US9043795B2 (en) 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
US20100207669A1 (en) * 2009-02-19 2010-08-19 Ideacom Technology Corporation (Taiwan) Freqeuncy adjusting apparatus and the method therefor
US8064197B2 (en) 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US8587595B2 (en) * 2009-10-01 2013-11-19 Hand Held Products, Inc. Low power multi-core decoder system and method
US8635606B2 (en) 2009-10-13 2014-01-21 Empire Technology Development Llc Dynamic optimization using a resource cost registry
US8856794B2 (en) 2009-10-13 2014-10-07 Empire Technology Development Llc Multicore runtime management using process affinity graphs
US8627300B2 (en) 2009-10-13 2014-01-07 Empire Technology Development Llc Parallel dynamic optimization
US8892931B2 (en) * 2009-10-20 2014-11-18 Empire Technology Development Llc Power channel monitor for a multicore processor
TW201122753A (en) * 2009-12-29 2011-07-01 Ind Tech Res Inst Voltage scaling systems
TW201123732A (en) * 2009-12-31 2011-07-01 Ind Tech Res Inst Processing devices
US8700926B2 (en) * 2010-01-11 2014-04-15 Qualcomm Incorporated System and method of tuning a dynamic clock and voltage switching algorithm based on workload requests
JP5432749B2 (ja) * 2010-02-01 2014-03-05 トヨタ自動車株式会社 マルチコアプロセッサを備える車載電子制御装置
US8549339B2 (en) * 2010-02-26 2013-10-01 Empire Technology Development Llc Processor core communication in multi-core processor
TWI423017B (zh) 2010-06-21 2014-01-11 Ind Tech Res Inst 效能調整裝置、具有此效能調整裝置的處理器及其效能調整方法
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US8484498B2 (en) 2010-08-26 2013-07-09 Advanced Micro Devices Method and apparatus for demand-based control of processing node performance
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US9317082B2 (en) 2010-10-13 2016-04-19 Advanced Micro Devices, Inc. Controlling operation of temperature sensors
GB2484903B (en) * 2010-10-21 2014-06-18 Bluwireless Tech Ltd Data processing units
US9285793B2 (en) 2010-10-21 2016-03-15 Bluewireless Technology Limited Data processing unit including a scalar processing unit and a heterogeneous processor unit
KR101661111B1 (ko) * 2010-11-23 2016-09-30 한국전자통신연구원 멀티 코어 프로세서의 전력 제어 장치 및 방법
US9335805B2 (en) 2010-11-25 2016-05-10 Freescale Semiconductor, Inc. Method and apparatus for managing power in a multi-core processor
US9063730B2 (en) * 2010-12-20 2015-06-23 Intel Corporation Performing variation-aware profiling and dynamic core allocation for a many-core processor
US8631256B2 (en) 2010-12-22 2014-01-14 Via Technologies, Inc. Distributed management of a shared power source to a multi-core microprocessor
US8635476B2 (en) 2010-12-22 2014-01-21 Via Technologies, Inc. Decentralized power management distributed among multiple processor cores
US8972707B2 (en) 2010-12-22 2015-03-03 Via Technologies, Inc. Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin
US9460038B2 (en) 2010-12-22 2016-10-04 Via Technologies, Inc. Multi-core microprocessor internal bypass bus
US8930676B2 (en) 2010-12-22 2015-01-06 Via Technologies, Inc. Master core discovering enabled cores in microprocessor comprising plural multi-core dies
US8637212B2 (en) 2010-12-22 2014-01-28 Via Technologies, Inc. Reticle set modification to produce multi-core dies
US8782451B2 (en) 2010-12-22 2014-07-15 Via Technologies, Inc. Power state synchronization in a multi-core processor
CN102780563A (zh) * 2011-05-12 2012-11-14 国基电子（上海）有限公司 多核网络设备及其省电方法
US8943340B2 (en) * 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9347836B2 (en) 2011-11-15 2016-05-24 Ati Technologies Ulc Dynamic voltage reference for sampling delta based temperature sensor
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US9563254B2 (en) * 2011-12-22 2017-02-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US9569278B2 (en) 2011-12-22 2017-02-14 Intel Corporation Asymmetric performance multicore architecture with same instruction set architecture
CN104126160B (zh) * 2011-12-29 2017-05-24 英特尔公司 单核心电压裕度
CN104115091B (zh) * 2011-12-30 2017-12-26 英特尔公司 多层级cpu高电流保护
US9619240B2 (en) 2012-02-04 2017-04-11 Empire Technology Development Llc Core-level dynamic voltage and frequency scaling in a chip multiprocessor
CN102609075A (zh) * 2012-02-21 2012-07-25 李�一 多核处理器电源管理电路
US9436254B2 (en) 2012-03-13 2016-09-06 Intel Corporation Method and apparatus for per core performance states
WO2013147770A1 (en) * 2012-03-28 2013-10-03 Intel Corporation Method and apparatus for atomic frequency and voltage changes
US9360909B2 (en) 2012-04-19 2016-06-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
CN103376874B (zh) * 2012-04-24 2017-03-08 深圳市中兴微电子技术有限公司 一种多核处理器设备及其实现时钟控制的方法
US8904211B2 (en) * 2012-04-27 2014-12-02 Qualcomm Innovation Center, Inc. Frequency reduction of mobile device cores based on application processing requirements
CN102789301A (zh) * 2012-05-17 2012-11-21 江苏中科梦兰电子科技有限公司 一种计算机的电源管理方法
US9218045B2 (en) 2012-06-30 2015-12-22 Intel Corporation Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
US9122632B2 (en) 2012-06-30 2015-09-01 Intel Corporation Programmable power performance optimization for graphics cores
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US9360918B2 (en) 2012-12-21 2016-06-07 Advanced Micro Devices, Inc. Power control for multi-core data processor
US9223383B2 (en) 2012-12-21 2015-12-29 Advanced Micro Devices, Inc. Guardband reduction for multi-core data processor
US9250682B2 (en) 2012-12-31 2016-02-02 Intel Corporation Distributed power management for multi-core processors
US9766678B2 (en) 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
WO2014185906A1 (en) 2013-05-15 2014-11-20 Empire Technology Development, Llc Core affinity bitmask translation
US9348407B2 (en) 2013-06-27 2016-05-24 Intel Corporation Method and apparatus for atomic frequency and voltage changes
US8884683B1 (en) * 2013-07-08 2014-11-11 Samsung Electronics Co., Ltd. Semiconductor integrated circuit and operating method of semiconductor integrated circuit
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
KR102189115B1 (ko) 2013-11-11 2020-12-09 삼성전자주식회사 대칭형 다중 프로세서를 구비한 시스템 온-칩 및 이를 위한 최대 동작 클럭 주파수 결정 방법
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
KR102190453B1 (ko) 2014-02-17 2020-12-11 삼성전자주식회사 전력 관리 장치 및 이를 포함하는 시스템 온 칩
CN104866379B (zh) * 2014-02-24 2019-06-14 中兴通讯股份有限公司 一种多核处理器调度方法、装置及终端
US9582012B2 (en) * 2014-04-08 2017-02-28 Qualcomm Incorporated Energy efficiency aware thermal management in a multi-processor system on a chip
US10928882B2 (en) 2014-10-16 2021-02-23 Futurewei Technologies, Inc. Low cost, low power high performance SMP/ASMP multiple-processor system
US10248180B2 (en) * 2014-10-16 2019-04-02 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system
US9952650B2 (en) 2014-10-16 2018-04-24 Futurewei Technologies, Inc. Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
EP3238006A4 (en) * 2014-12-23 2018-07-25 Intel Corporation Adjustment of voltage regulator based on power state
KR102280433B1 (ko) * 2015-09-23 2021-07-22 삼성전자주식회사 전력 공급 회로 및 이를 포함하는 저장 장치
US20170185128A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Method and apparatus to control number of cores to transition operational states
KR102578648B1 (ko) 2016-03-14 2023-09-13 삼성전자주식회사 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩
US10146287B2 (en) 2016-04-01 2018-12-04 Intel Corporation Processor power monitoring and control with dynamic load balancing
US9848515B1 (en) 2016-05-27 2017-12-19 Advanced Micro Devices, Inc. Multi-compartment computing device with shared cooling device
CN107844152B (zh) * 2016-09-20 2020-06-02 华为技术有限公司 负载监控器、基于多核心架构的供电系统和电压调整方法
US10503238B2 (en) 2016-11-01 2019-12-10 Microsoft Technology Licensing, Llc Thread importance based processor core parking and frequency selection
US10372494B2 (en) 2016-11-04 2019-08-06 Microsoft Technology Licensing, Llc Thread importance based processor core partitioning
EP3591917B1 (en) * 2017-03-24 2024-02-14 Huawei Technologies Co., Ltd. Mobile terminal
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
US10775424B2 (en) 2018-08-31 2020-09-15 Micron Technology, Inc. Capacitive voltage divider for monitoring multiple memory components
KR102214153B1 (ko) * 2020-10-14 2021-02-10 주식회사 다나와컴퓨터 Vid를 이용한 컴퓨터 시스템의 에너지 절감 방법
EP4235434A4 (en) * 2020-11-30 2024-01-03 Huawei Technologies Co., Ltd. DEVICE FOR CONTROLLING ELECTRICAL CONSUMPTION, PROCESSOR AND METHOD FOR CONTROLLING ELECTRICAL CONSUMPTION
US20210311537A1 (en) * 2021-06-18 2021-10-07 Intel Corporation Supply Voltage Control Systems And Methods For Integrated Circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127169A (ja) * 2002-10-07 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置
US20050005073A1 (en) * 2003-07-02 2005-01-06 Arm Limited Power control within a coherent multi-processing system
US20050050310A1 (en) * 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
US20050071701A1 (en) * 2003-09-30 2005-03-31 International Business Machines Corporation Processor power and energy management
CN1641534A (zh) * 2004-01-13 2005-07-20 Lg电子株式会社 用于控制含多个核心的处理器的功率的装置及其控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272629A (ja) 1998-03-19 1999-10-08 Hitachi Ltd データ処理装置
US6795927B1 (en) * 2001-05-01 2004-09-21 Advanced Micro Devices, Inc. Power state resynchronization
US7111178B2 (en) 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7313706B2 (en) * 2002-09-17 2007-12-25 Hewlett-Packard Development Company, L.P. System and method for managing power consumption for a plurality of processors based on a supply voltage to each processor, temperature, total power consumption and individual processor power consumption
US6711447B1 (en) * 2003-01-22 2004-03-23 Intel Corporation Modulating CPU frequency and voltage in a multi-core CPU architecture
US7146514B2 (en) * 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7698576B2 (en) * 2004-09-30 2010-04-13 Intel Corporation CPU power delivery system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127169A (ja) * 2002-10-07 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置
US20050005073A1 (en) * 2003-07-02 2005-01-06 Arm Limited Power control within a coherent multi-processing system
US20050050310A1 (en) * 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
US20050071701A1 (en) * 2003-09-30 2005-03-31 International Business Machines Corporation Processor power and energy management
CN1641534A (zh) * 2004-01-13 2005-07-20 Lg电子株式会社 用于控制含多个核心的处理器的功率的装置及其控制方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104185827A (zh) * 2012-03-31 2014-12-03 英特尔公司 控制多核环境中的功率消耗
CN104185827B (zh) * 2012-03-31 2017-03-15 英特尔公司 控制多核环境中的功率消耗
US9846475B2 (en) 2012-03-31 2017-12-19 Intel Corporation Controlling power consumption in multi-core environments
CN104798008A (zh) * 2012-12-21 2015-07-22 英特尔公司 控制处理器的可配置的峰值性能极限
US9671854B2 (en) 2012-12-21 2017-06-06 Intel Corporation Controlling configurable peak performance limits of a processor
CN104798008B (zh) * 2012-12-21 2018-08-14 英特尔公司 控制处理器的可配置的峰值性能极限

Also Published As

Publication number Publication date
KR20060128469A (ko) 2006-12-14
CN1877492A (zh) 2006-12-13
EP1736851A3 (en) 2009-10-07
EP1736851A2 (en) 2006-12-27
US20060282692A1 (en) 2006-12-14
KR101108397B1 (ko) 2012-01-30
US7664971B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
CN100461072C (zh) 多核处理器的电源控制装置及其方法
JP4886895B2 (ja) 動的な電力の低減
TWI448883B (zh) 電力管理系統及方法
CN100568157C (zh) 计算机系统及其控制方法
EP1763725B1 (en) Controlling standby power of low power devices
CA2667422C (en) Method and apparatus for power throttling a processor in an information handling system
US9377830B2 (en) Data processing device with power management unit and portable device having the same
US7275166B2 (en) Power saving control system and power saving control method
US20100257379A1 (en) Multiple Power Mode System and Method for Memory
US7930565B2 (en) Power-optimizing memory analyzer, method of operating the analyzer and system employing the same
KR20160091065A (ko) SoC(System-on Chip), 그의 전력 관리 방법 및 전자 장치
GB2459968A (en) Using the number of times a processor has to wait for a response to determine an efficiency metric and an operational characteristic for the processor
US7992015B2 (en) Processor performance state optimization
CN104239153A (zh) 多核cpu负载均衡的方法和装置
US20170168853A1 (en) Dynamic predictive wake-up techniques
CN101071329A (zh) 多核处理器的电源控制装置及其方法
US8452993B2 (en) Circuits, systems, and methods for dynamically controlling a power supply configuration in response to load requirements from a digital circuit
US8001405B2 (en) Self-tuning power management techniques
CN101458811B (zh) 处理数据的装置和方法
CN115857653A (zh) 一种降低芯片功耗的控制方法
US11399344B2 (en) System and method for SoC idle power state control based on I/O operation characterization
Shalan et al. Online power management using DVFS for RTOS
KR100920581B1 (ko) 저전력 모드를 갖는 시스템온칩 및 그 구동방법
US9935542B2 (en) Methods and apparatuses for adaptive dynamic voltage control for optimizing energy per operation per a given target speed
TWI475371B (zh) 電子裝置與其電源管理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20190511

CF01 Termination of patent right due to non-payment of annual fee