CN104115091B - 多层级cpu高电流保护 - Google Patents

多层级cpu高电流保护 Download PDF

Info

Publication number
CN104115091B
CN104115091B CN201180075959.6A CN201180075959A CN104115091B CN 104115091 B CN104115091 B CN 104115091B CN 201180075959 A CN201180075959 A CN 201180075959A CN 104115091 B CN104115091 B CN 104115091B
Authority
CN
China
Prior art keywords
license
processor
micro
computing element
architecture event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180075959.6A
Other languages
English (en)
Other versions
CN104115091A (zh
Inventor
E·罗特姆
N·罗森茨魏希
D·拉吉万
A·纳韦
E·韦斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104115091A publication Critical patent/CN104115091A/zh
Application granted granted Critical
Publication of CN104115091B publication Critical patent/CN104115091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

描述了关于多层级CPU(中央处理单元)高电流保护的方法和装置。在一个实施例中，可以基于微架构事件(诸如uop(微操作)类型和大小)和/或数据类型而对不同的工作量分配不同的许可类型和/或权重。还公开并主张其他实施例。

Description

多层级CPU高电流保护
技术领域
本公开一般涉及电子领域。更具体地，本发明的实施例涉及多层级CPU(中央处理单元)高电流保护。
背景技术
一般而言，设备(诸如CPU)的最大电流消耗可由该设备在任何时间可处理的较差情况工作量来决定，有时候被称为“电力病毒(power virus)”。在没有保护机制的情况下，该最大电流会负面地影响芯片、封装、以及系统电力输送设计。
例如，现代CPU与GPU(图像处理单元)架构可实现新的功能块，诸如向量操作或加速器硬件，其增加电力/电流的动态范围并允许更高的电力与电流“电力病毒”。由于需要较高电压以补偿I*R(其中“I”代表电流而“R”代表电阻)的下降，其反过来造成电力浪费(即，电力消耗随着电压保护频带的增加而增加)，增加的“电力病毒”电流对设计会有严重的影响。
也会存在对可靠性的负面影响(即，需要较高电压来补偿I*R下降会增加电压水平并降低该设备寿命)。因为最高操作点(例如，当处理器中的所有核心正在工作时)可由较差电流“电力病毒”所需的最大电流来确定，所以可达到较低的加速频率。此外，因为需要额外的电容器和更好的电压调节器来供应更高的电流，所以封装和电力输送成本会增加。再者，在其他部件中，诸如电池和/或PSU(电力供应单元)，需提高系统电力输送能力。
附图说明
将参照附图提供详细说明。在附图中，引用数字的最左边数字可标识该引用数字首次出现的附图。不同附图中使用相同的引用数字表示类似或相同的项目。
图1、图5、以及图6示出可用来实现本文所述的各种实施例的计算系统的实施例的框图。
图2-3示出根据本发明的某些实施例的计算系统部件的框图。
图4A以及图4B示出根据某些实施例的方法的流程图。
具体实施方式
在下列说明中，阐述了若干具体细节以提供对各种实施例的全面了解。然而，本发明的各种实施例在不具有该具体细节的情况下仍可加以实现。在其他情况下，周知的方法、程序、部件、以及电路不再详细说明以避免混淆本发明的特定实施例。此外，本发明的实施例的各个方面可使用各种单元来执行，诸如，集成半导体电路(“硬件”)、可组织成一个或多个程序的计算机可读指令(“软件”)、或硬件与软件的某种组合。针对本公开的目的，提及“逻辑”将意味着硬件、软件、或其某种组合中的任意一个。
本文所述的某些实施例可为计算系统和/或处理器提供有效的和/或灵活的电力管理。在实施例中，提供了一种多层级处理器高电流保护。例如，现代CPU与GPU(图形处理单元)架构可实现新的功能块，诸如向量操作或加速器硬件，其可增加电力/电流的动态范围并允许更高的电力与电流“电力病毒”。更具体地，向量操作可造成TDP(热设计功率)与最差情况“电力病毒”情境两者的显著增加。这造成平均TDP情境变得更加远离最差情况“电力病毒”电流。这样的高电力操作的一个示例是各种类型的向量指令(根据至少一个指令集架构的“AVX”)。如上所述，本文所述的技术也可应用在包括若干执行单元和/或固定的功能逻辑的图形GPU上。
由于增加的较差情况电流，新的高电力向量工作量也会带来对常规的低电力工作量的损失，这是因为需要增加电力余量。某些解决方案，例如，在解决潜在的损失时，可使用任何AVX操作的单一事件检测并且对数据类型无依赖性。该粗粒度检测可使用高保护频带来防止“错误判断”，其反过来会限制较新架构的特征的优点(例如，256位宽的向量操作与例如64位宽的向量操作进行比较时)。
在一实施例中，不同的工作量可基于微架构事件(诸如uop(微操作)类型与尺寸)和/或数据类型来进行分割。这允许将多种类型的高电流工作量与较低的较差情况电流相区分，以便提高或降低上述的损失并享用减小的保护频带与较高的加速频率的优点(“电力病毒”)。
在某些实施例中，可通过基于工作量(例如，最大的)电流消耗来将不同的“许可”分配至所述工作量从而执行所述分割。例如，许可可以被称为：Iccp0、Iccp1、Iccp2、Iccp3、等等，例如，其中，每一许可对应于具有越来越高的较差情况电流的工作量，例如：Iccp0<Iccp1<Iccp2<Iccp3。
再者，某些实施例可应用在包括一个或多个处理器(例如，具有一个或多个处理器核心)的计算系统中，所述处理器诸如参照图1至图6讨论的处理器。更特别是，图1示出根据本发明的实施例的计算系统100的框图。该系统100可包括一个或多个处理器102-1至102-N(在本文中通常被称为“多个处理器102”或“处理器102”)。处理器102可经由互连或总线104进行通信。每个处理器可包括各种部件，为清晰起见仅参照处理器102-1来讨论各种部件中的一些。因此，剩余的处理器102-2至102-N中的每一个可包括参照处理器102-1讨论的相同或类似的部件。
在实施例中，处理器102-1可包括一个或多个处理器核心106-1至106-M(本文中被称为“多个核心106”或“核心106”)、缓存108、和/或路由器110。处理器核心106可实现在单个集成电路(IC)芯片上。此外，芯片可包括一个或多个共享的和/或私有的缓存(诸如缓存108)、总线或互连(诸如总线或互连112)、图形和/或存储器控制器(诸如参照图5至图6讨论的那些)、或其他部件。
在一实施例中，路由器110可用来在处理器102-1和/或系统100的各种部件间通信。再者，处理器102-1可包括多于一个路由器110。此外，多个路由器110可进行通信以使得数据能够在处理器102-1的内部或外部的各种部件间路由。
缓存108可储存由处理器102-1的一个或多个部件(诸如核心106)使用的数据(例如，包括指令)。例如，缓存108可局部缓存存储于存储器114中的数据，以供处理器102的部件进行更快速的访问(例如，由核心106更快速访问)。如图1所示，存储器114可经由互连104与处理器102通信。在实施例中，缓存108(可为共享的)可以是中间层级缓存(MLC)、最后层级缓存(LLC)、等等。同样，核心106的每一个可包括层级1(L1)缓存(116-1)(本文通常被称为“L1缓存116”)或诸如层级2(L2)缓存的其它层级缓存。再者，处理器102-1的各种部件可与缓存108直接地、或通过总线(例如，总线112)、和/或存储器控制器或中心进行通信。
系统100还可包括电源120(例如，直流(DC)电源或交流(AC)电源)，以将电力提供至系统100的一个或多个部件。在某些实施例中，电源120可包括一个或多个电池组和/或电源供应器。电源120可通过电压调节器(VR)130耦合至系统100的部件。此外，即使图1示出了一个电源120和一个电压调节器130，但也可使用额外的电源和/或电压调节器。例如，处理器102的每一个可具有对应的(多个)电压调节器和/或电源。再者，电压调节器130可经由单个电力层(例如，将电力供应至所有核心106)或多个电力层(例如，每一电力层可将电力供应至不同核心或核心组)来耦合至处理器102。电源能够驱动可变电压或具有不同的电力驱动配置。
此外，虽然图1示出电源120与电压调节器130为分立的部件，但电源120与电压调节器130可集成和/或并入系统100的其他部件。例如，VR130的所有或部分可并入电源120和/或处理器102。此外，如图1所示，电源120和/或电压调节器130可与电力控制逻辑140通信并报告其电力规范。
如图1所示，处理器102可进一步包括电力管理单元(PMU)逻辑140，来控制对处理器102的部件(例如，核心106)的电力供应。逻辑140可访问本文讨论的一个或多个存储装置(诸如系统100中的缓存108、L1缓存116、存储器114、(多个)寄存器、或其他存储器)，以储存与逻辑140的操作有关的信息，诸如如本文所述的与系统100的各种部件通信的信息。如图所示，逻辑140可耦合至VR 130和/或系统100的其他部件，诸如核心106和/或电源120。例如，逻辑140可耦合来接收信息(例如，以一个或多个位或信号的形式)以指出一个或多个传感器150的状态(其中传感器150可位于在系统100(例如，或本文讨论的其他计算系统，诸如参照包括图5与图6的其他图讨论的系统)的部件附近，诸如核心106、互连104或112、等等，来感测影响系统的电力/热行为的各种因数的变化，诸如温度、操作频率、操作电压、电力消耗、核心间的通信活动、等等)，和/或来自电力集成逻辑145的信息(例如，其可指出系统100的各种部件的操作状态，诸如对应于核心106的架构事件和电力估计，其可由核心106直接地、或经由互连112提供至逻辑145)。在实施例中，变化可以由解释泄漏功率与有效功率的方式来被感测。逻辑140可依次指示VR 130、电源120、和/或系统100的个体部件(诸如核心106)来修改它们的操作。例如，逻辑140可指示VR 130和/或电源120调整其输出。在某些实施例中，逻辑140可请求核心106修改其操作频率、电力消耗、等等。此外，即使部件140、145和150被图示包括在处理器102-1中，但这些部件可设置在系统100的其他地方。例如，电力控制逻辑140可设置在VR 130中、在电源120中、直接耦合至互连104、在一个或多个(或可选地所有)处理器102中、等等。再者，即使核心106图示为处理器核心，但其可以是诸如图形核心的其他计算元件、专用功能设备、等等。
图2示出根据实施例的计算系统200的一部分。如图所示，每个处理器核心(或其他计算元件)可针对不同工作量要求不同许可，PMU 140可考虑整个系统的配置/需求，并由此确定(例如，经由决策逻辑202)动作的方式，并由通过授予许可的动作(诸如降低频率和/或增加电压)来调整核心/计算元件的电力。例如：(1)不同的计算元件可要求带有表明不同层级的“电力病毒”电流的不同许可；(2)PMU 140权衡来自不同元件(例如，在逻辑204处)的许可请求(例如，所有)，并根据许可和要求许可的元件来决定动作(由逻辑元件204)。那些动作可以是根据许可修改频率或增加电压或可限制电力的任何其他机制；(3)PMU 140根据许可来(例如，由逻辑202)决定是否提高保护频带、或损失某些性能、以及多少量；和/或(4)PMU 140授予每个元件适当的或请求的许可。在实施例中，如图2所示，电力控制逻辑140可响应于许可要求而启动立即的中间电力限制动作，并基于许可的授予来启动不同的电力限制动作。
图3示出根据实施例的计算系统300的一部分。在如图3所示的实施例中，每个核心执行群集106可实现数据收集单元(诸如图1的逻辑140/145)。与不同类型的(例如，高电力)活动相关联的微架构事件随后可被累积并连同其数据类型/宽度被发送至局部逻辑(例如，在实施例中在每个核心中提供局部逻辑)。二维度表格302采用此信息并为表格中的每个格框分配不同的许可类型和不同的权重。
储存于二维表格302中的信息的示例如下所示：
该表格是灵活的且可在硅上测试后进行编程。如上所示，表格定义了各种实施例中的不同工作量间的分割。在实施例中，针对每个许可将阈值编程到302中。可为每个架构事件分配权重。一旦那些权重(例如，在实施例中每秒)的总和达到预定的限制，则可由Iccp控制单元逻辑304启动节流动作303。节流动作可通过修改时钟、修改处理器的配置(诸如管道宽度)、停止指令的执行等来完成。如图3所示的实施例中，节流可针对每个许可来完成。一旦节流已启动，包括许可在内的信息被发送至PMU 140，PMU 140评估电流条件，如果需要则可启动频率/电压或仅电压的转变、使用工作周期控制来降低核心的电力消耗、和/或使用使核心以较低电力消耗运作的某些其他机制。之后，PMU 140可将许可发送回核心以在无节流情况下运作。
图4A与图4B示出根据某些实施例的提供多层级处理器高电流保护的方法400和500的实施例的流程图。在实施例中，参照图1至图3以及图5至图6讨论的各种部件可被用来执行参照图4A和/或图4B讨论的一个或多个操作。
参照图1至图4B，在操作402处，例如，电力限制表格(例如，表格302)可如参照图3讨论的被设置。例如，微架构事件的列表及其数据宽度(例如，其分别于操作404与406处读取)可被收集到检测机制302中。每个事件与数据宽度可被分配不同的许可类型和权重。(每一许可的)若干限制可与相关的微架构事件及其数据宽度相关。在操作408处，表格302可被用来为读取出的架构事件/状态来计算最差情况电流。
在操作410处，检测机制(例如，逻辑302/304)可将收集到的微架构事件及其权重与适当许可的限制进行比较，例如，如经由上述表格确定。如果在操作410处检测到限制，则处理器将在操作412处进入安全状态(带有某些性能命中)，并避免过电流。在操作414处，适当的许可要求被发送至PMU 140。PMU(或逻辑202)根据许可决定是否提升保护频带、或损失某些性能、以及多少量。例如，借由降低频率或增加电压。在某些实施例中，电压增加/频率降低可基于许可。PMU之后将匹配许可发布至机制以指示其停止节流。
计算新的电压/频率操作点以及修改电压/频率的程序会需要些时间。为保证由于节流与P-状态转变的最小性能命中，Iccp逻辑304可包括磁滞—这表示Iccp将不要求许可并且不会太频繁地节流，降低系统的抖动以及节流的效应。磁滞方法450的实施例图示于图4B中。当在节流时，在操作451处设置计时器来将许可保持达最小时段。在操作452处，仅在高电流情况结束于比计时器还长的周期时，在操作454处计时器将被清零，且在操作456处配置将被重置到初始情况。在另一实施例中，磁滞可由不同层级的许可来设置以增加或减少表格302中的数值。
因此，可使用多个许可来处理潜在工作量的较大电力范围，例如，由于诸如AVX3的较新或更宽泛的AVX。结果是，做出关于为每个事件与数据宽度的许可的决定，且可基于事件类型及其数据宽度的二维表格302来分配许可。
某些实施例可在某些现有解决方案上提供下列特征：(a)相较于固定的保护频带，较低Cdyn(动态电容)工作量上的缩小的保护频带；和/或(b)针对较低Cdyn工作量的较高加速频率。
图5示出根据本发明的实施例的计算系统500的框图。计算系统500可包括一个或多个中央处理单元(CPU)或处理器502-1至502-P(本文中可被称为“多个处理器502”或“处理器502”)。处理器502可经由互连网络(或总线)504进行通信。处理器502可包括通用处理器、网络处理器(其处理计算机网络503上通信的数据)、或其他类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器502可具有单核心或多核心设计。具有多核心设计的处理器502可在相同的集成电路(IC)管芯上集成不同类型的处理器核心。再者，具有多核心设计的处理器502可实现为对称或非对称的多处理器。在实施例中，一个或多个处理器502可与图1的处理器102相同或类似。在某些实施例中，一个或多个处理器502可包括图1的一个或多个核心106、逻辑140、逻辑145、(多个)传感器150。此外，参照图1至图5讨论的操作可由系统500的一个或多个部件来执行。例如，电压调节器(诸如图1的VR 130)在逻辑140的方向上可调节供应至图5的一个或多个部件的电压。
芯片组506也可与互连网络504通信。芯片组506可包括图形与存储器控制中心(GMCH)508。GMCH 508可包括与存储器512通信的存储器控制器510。存储器512可储存数据，包括可由处理器502、或包括在计算系统500中的任何其他设备执行的指令序列。在本发明的一个实施例中，存储器512可包括一个或多个易失性存储(或存储器)设备，诸如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或其他类型的储存设备。也可使用诸如硬盘的非易失性存储器。诸如多个CPU和/或多个系统存储器的额外设备可经由互连网络504通信。
GMCH 508还可包括与图形加速器516通信的图形接口514。在本发明的一个实施例中，图形接口514可经由加速图形端口(AGP)来与图形加速器516通信。本发明的实施例中，显示器(诸如平板显示器、阴极射线管(CRT)、投影屏、等等)可通过例如信号转换器与图形接口514通信，所述信号转换器可将储存于储存设备(诸如视频存储器或系统存储器)中的图像的数字表示转换为可被显示器解释与显示的显示信号。由显示器设备产生的显示信号可在由显示器解释与随后显示在显示器上之前通过各种控制设备。
中心接口518可允许GMCH 508与输入/输出控制中心(ICH)520通信。ICH 520可将接口提供至与计算系统500通信的I/O设备。ICH 520可通过外部桥(或控制器)524与总线522通信，外部桥诸如是外部部件互连(PCI)桥、通用串行总线(USB)控制器、或其他类型的外部桥或控制器。桥524可在处理器502与外部设备之间提供数据路径。也可使用其它类型的拓扑结构。此外，多条总线可例如通过多个桥或控制器与ICH 520通信。再者，在本发明的各种实施例中，与ICH 520通信的其他外部设备可包括：集成驱动电子(IDE)或小型计算机系统接口(SCSI)硬盘驱动器、USB端口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支持(例如，数字视频接口(DVI))、或其他设备。
总线522可与音频设备526、一个或多个磁盘驱动器528、以及(与计算机网络503通信的)一个或多个网络接口设备530通信。其他设备可经由总线522来通信。此外，本发明的某些实施例中，各种部件(诸如网络接口设备530)可与GMCH 508通信。另外，处理器502与GMCH 508可被组合以形成单个芯片。再者，在本发明的其他实施例中，图形加速器516可包括在GMCH 508中。
此外，计算系统500可包括易失性和/或非易失性存储器(或储存设备)。例如，非易失性存储器可包括下列一个或多个项目：只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电子EPROM(EEPROM)、磁盘驱动器(例如，528)、软盘、光盘ROM(CD-ROM)、数字化通用光盘(DVD)、闪存存储器、磁光盘、或能够储存电子数据(例如，包括指令)的其他类型的非易失性机器可读介质。在实施例中，系统500的部件可安排在点对点(PtP)的配置中。例如，处理器、存储器、和/或输入/输出设备可由若干点对点接口来互连。
图6示出根据本发明的实施例的安排于点对点(PtP)配置中的计算系统600。特别是，图6示出其中处理器、存储器、和输入/输出设备通过若干点对点接口互连的系统。参照图1至图5讨论的操作可由系统600的一个或多个部件来执行。例如，电压调节器(诸如图1的VR 130)可调节供应至图6的一个或多个部件的电压。
如图6所示，系统600可包括若干处理器，其中为清晰起见仅示出两个处理器602和604。处理器602和604的每一个可包括局部存储器控制器中心(MCH)606和608来使得能够与存储器610和612的通信。存储器610和/或612可储存诸如参照图5的存储器512讨论的各种数据。此外，处理器602和604可包括图1的一个或多个核心106、逻辑140/145、和/或(多个)传感器150。
在实施例中，处理器602和604可以是参照图5讨论的处理器502的其中之一。处理器602和604可分别使用点对点(PtP)接口电路616和618，经由PtP接口614来交换数据。再者，处理器602和604的每一个可使用点对点接口电路626、628、630和632，经由各自的PtP接口622和624来与芯片组620交换数据。芯片组620进一步可例如使用PtP接口电路637，经由高性能图形接口636来与高性能图形电路634交换数据。
在至少一个实施例中，参照图1至图6讨论的一个或多个操作可由处理器602或604和/或系统600的其他部件(诸如经由总线640通信的部件)来执行。然而，本发明的其他实施例也可存在于图6的系统600中的其他电路、逻辑单元、或设备中。此外，本发明的某些实施例可分布在图6示出的若干电路、逻辑单元、或设备中。
芯片组620可使用PtP接口电路641与总线640通信。总线640可具有与其通信的一个或多个设备，诸如总线桥642和I/O设备643。经由总线644，总线桥642可与其他设备通信，诸如键盘/鼠标645、通信设备646(诸如调制解调器、网络接口设备、或可与计算机网络503通信的其他通信设备)、音频I/O设备、和/或数据储存设备648。数据储存设备648可储存由处理器602和/或604执行的代码649。
在本发明的各种实施例中，本文讨论的操作，例如参照图1至图6，可实现为硬件(例如，逻辑电路)、软件、固件、或其组合，其可作为计算机程序产品被提供，例如，包括有形机器可读或计算机可读介质，其上存储有用来规划计算机执行本文讨论的过程的指令(或软件程序)。机器可读介质可包括诸如参照图1至图6讨论的那些的储存设备。
此外，这种计算机可读介质可作为计算机程序产品被下载，其中程序可通过在载波或其他传播介质中提供的数据信号的方式，经由通信链路(例如，总线、调制解调器、或网络连接)来从远程计算机(例如，服务器)转移到请求计算机(例如，客户端)。
本书明书中提及“一个实施例”或“实施例”表示结合实施例描述的特定特征、结构、和/或特性可被包含于至少一个实现中。本说明书中各处出现的术语“在一个实施例中”可以或可不全都指向相同的实施例。
此外，在说明书和权利要求书中，可使用术语“耦合”和“连接”以及其衍生词。在本发明的某些实施例中，“连接”可用来指出两个或更多元件直接物理或电气彼此接触。“耦合”可表示两个或更多元件直接物理或电气接触。然而，“耦合”也可表示两个或更多元件彼此不直接接触，但仍然可彼此合作或交互。
因此，虽然本发明的实施例已经以结构性特征和/或方法论行为特有的语言加以说明，但应当理解的是请求的主题可不局限于所述的特定特征或行为。反而，特定特征与行为作为实现请求的主题的样本形式来予以公开。

Claims (40)

1.一种处理器，包括：
至少一个计算元件；
存储器，用于存储与所述至少一个计算元件的微架构事件和数据宽度相对应的许可信息；以及
逻辑，用于基于所存储的许可信息来确定针对所述至少一个计算元件的第一许可并确定针对所述至少一个计算元件的第二许可，
其中，所述微架构事件中的每一个及其相应的数据宽度被分配不同的许可类型。
2.根据权利要求1所述的处理器，其中所述逻辑基于所请求的微架构事件的加权总和来确定所述第一许可和所述第二许可。
3.根据权利要求1所述的处理器，其中所述许可信息包括许可类型和权重。
4.根据权利要求1所述的处理器，其中所述至少一个计算元件包括一个或多个处理器核心。
5.根据权利要求1所述的处理器，其中所述第一许可与所述第二许可基于电流消耗而对应于工作量。
6.根据权利要求1所述的处理器，其中所述第一许可与所述第二许可不同。
7.根据权利要求1所述的处理器，其中所述第一许可或所述第二许可中的每一个对应于不同类型的微架构事件。
8.根据权利要求1所述的处理器，其中所述微架构事件对应于微操作类型或大小。
9.根据权利要求1所述的处理器，其中基于所述第一许可或所述第二许可中的至少一个来改变所述处理器的电力消耗水平。
10.根据权利要求1所述的处理器，进一步包括一个或多个传感器来检测与所述处理器的部件相对应的关于下列一个或多个的变化：温度、操作频率、操作电压、以及电力消耗。
11.根据权利要求1所述的处理器，其中所述逻辑基于所述第一许可或所述第二许可引起供应至所述处理器的电压水平和/或所述处理器的操作频率的改变。
12.根据权利要求1所述的处理器，其中所述逻辑基于所述第一许可或所述第二许可引起电源配置的改变。
13.根据权利要求1所述的处理器，其中多个计算元件、所述逻辑、电压调节器、或所述存储器中的一个或多个位于单个集成电路管芯上。
14.一种用于确定针对计算元件的许可的方法，包括：
存储与至少一个计算元件的微架构事件和数据宽度相对应的许可信息；以及
基于所存储的许可信息来确定针对所述至少一个计算元件的第一许可；以及
基于所存储的许可信息来确定针对所述至少一个计算元件的第二许可，
其中，所述微架构事件中的每一个及其相应的数据宽度被分配不同的许可类型。
15.根据权利要求14所述的方法，进一步包括基于所述第一许可或所述第二许可中的至少一个，改变所述至少一个计算元件的电力消耗水平。
16.根据权利要求14所述的方法，进一步包括基于所述第一许可或所述第二许可，引起供应至所述至少一个计算元件的电压水平和/或所述至少一个计算元件的操作频率的改变。
17.根据权利要求14所述的方法，进一步包括基于所述第一许可或所述第二许可引起电源配置的改变。
18.根据权利要求14所述的方法，进一步包括检测与所述至少一个计算元件的部件相对应的关于下列一个或多个的变化：温度、操作频率、操作电压、以及电力消耗。
19.根据权利要求14所述的方法，进一步包括基于所请求的微架构事件的加权总和来确定所述第一许可和所述第二许可。
20.根据权利要求14所述的方法，其中所述许可信息包括许可类型和许可权重。
21.根据权利要求14所述的方法，其中所述第一许可与所述第二许可基于电流消耗而对应于工作量。
22.根据权利要求14所述的方法，其中所述第一许可或第二许可中的每一个对应于不同类型的微架构事件。
23.根据权利要求14所述的方法，其中所述微架构事件对应于微操作类型或大小。
24.一种计算系统，包括：
处理器，其具有多个处理器核心；
存储器，用于存储与所述多个处理器核心的微架构事件和数据宽度相对应的许可信息；以及
逻辑，用于基于所存储的许可信息来确定针对所述多个处理器核心的第一处理器核心的第一许可，并确定针对所述多个处理器核心的所述第一处理器核心的第二许可，
其中，所述微架构事件中的每一个及其相应的数据宽度被分配不同的许可类型。
25.根据权利要求24所述的计算系统，其中所述逻辑基于所请求的微架构事件的加权总和来确定所述第一许可和所述第二许可。
26.根据权利要求24所述的计算系统，其中所述第一许可与所述第二许可基于电流消耗而对应于工作量。
27.根据权利要求24所述的计算系统，其中所述第一许可或第二许可中的每一个对应于不同类型的微架构事件。
28.根据权利要求24所述的计算系统，进一步包括音频设备。
29.根据权利要求24所述的计算系统，其中所述微架构事件对应于微操作类型或大小。
30.一种用于确定针对计算元件的许可的装置，包括：
用于存储与至少一个计算元件的微架构事件和数据宽度相对应的许可信息的模块；以及
用于基于所存储的许可信息来确定针对所述至少一个计算元件的第一许可的模块；以及
用于基于所存储的许可信息来确定针对所述至少一个计算元件的第二许可的模块，
其中，所述微架构事件中的每一个及其相应的数据宽度被分配不同的许可类型。
31.根据权利要求30所述的装置，进一步包括用于基于所述第一许可或所述第二许可中的至少一个，改变所述至少一个计算元件的电力消耗水平的模块。
32.根据权利要求30所述的装置，进一步包括用于基于所述第一许可或所述第二许可，引起供应至所述至少一个计算元件的电压水平和/或所述至少一个计算元件的操作频率的改变的模块。
33.根据权利要求30所述的装置，进一步包括用于基于所述第一许可或所述第二许可引起电源配置的改变的模块。
34.根据权利要求30所述的装置，进一步包括用于检测与所述至少一个计算元件的部件相对应的关于下列一个或多个的变化的模块：温度、操作频率、操作电压、以及电力消耗。
35.根据权利要求30所述的装置，进一步包括用于基于所请求的微架构事件的加权总和来确定所述第一许可和所述第二许可的模块。
36.根据权利要求30所述的装置，其中所述许可信息包括许可类型和许可权重。
37.根据权利要求30所述的装置，其中所述第一许可与所述第二许可基于电流消耗而对应于工作量。
38.根据权利要求30所述的装置，其中所述第一许可或第二许可中的每一个对应于不同类型的微架构事件。
39.根据权利要求30所述的装置，其中所述微架构事件对应于微操作类型或大小。
40.一种具有指令的机器可读介质，所述指令在被机器执行时，使得所述机器执行根据权利要求14-23中的任意一项所述的方法。
CN201180075959.6A 2011-12-30 2011-12-30 多层级cpu高电流保护 Active CN104115091B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/068120 WO2013101189A1 (en) 2011-12-30 2011-12-30 Multi-level cpu high current protection

Publications (2)

Publication Number Publication Date
CN104115091A CN104115091A (zh) 2014-10-22
CN104115091B true CN104115091B (zh) 2017-12-26

Family

ID=48698423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180075959.6A Active CN104115091B (zh) 2011-12-30 2011-12-30 多层级cpu高电流保护

Country Status (5)

Country Link
US (3) US9652018B2 (zh)
EP (2) EP3483771A1 (zh)
CN (1) CN104115091B (zh)
TW (1) TWI578234B (zh)
WO (1) WO2013101189A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652018B2 (en) 2011-12-30 2017-05-16 Intel Corporation Adjusting power consumption of a processing element based on types of workloads to be executed
US9213381B2 (en) * 2012-05-24 2015-12-15 Ati Technologies Ulc Voltage regulator dynamically determining whether requested power transition can be supported
US9218045B2 (en) 2012-06-30 2015-12-22 Intel Corporation Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
US9122632B2 (en) 2012-06-30 2015-09-01 Intel Corporation Programmable power performance optimization for graphics cores
JP6074955B2 (ja) * 2012-08-31 2017-02-08 富士通株式会社 情報処理装置および制御方法
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US10114435B2 (en) 2013-12-23 2018-10-30 Intel Corporation Method and apparatus to control current transients in a processor
US9881680B2 (en) * 2014-06-03 2018-01-30 Qualcomm Incorporated Multi-host power controller (MHPC) of a flash-memory-based storage device
US9606602B2 (en) 2014-06-30 2017-03-28 Intel Corporation Method and apparatus to prevent voltage droop in a computer
US10234920B2 (en) * 2016-08-31 2019-03-19 Intel Corporation Controlling current consumption of a processor based at least in part on platform capacitance
US10250999B1 (en) 2017-09-18 2019-04-02 Infineon Technologies Ag PVT compensated resistive biasing architecture for a capacitive sensor
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
US11983252B2 (en) 2019-12-11 2024-05-14 The Boeing Company Software license manager security
US11593463B2 (en) * 2019-12-11 2023-02-28 The Boeing Company Execution type software license management
US11523345B1 (en) 2021-06-15 2022-12-06 Hewlett-Packard Development Company, L.P. Power draw throttle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7376853B2 (en) * 2004-03-15 2008-05-20 Canon Kabushiki Kaisha Network apparatus, method for controlling the same, and program for the same
CN101436096A (zh) * 2007-11-15 2009-05-20 英业达股份有限公司 核心电压控制装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790874A (en) * 1994-09-30 1998-08-04 Kabushiki Kaisha Toshiba Information processing apparatus for reducing power consumption by minimizing hamming distance between consecutive instruction
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
US7620832B2 (en) * 2000-09-20 2009-11-17 Mips Technologies, Inc. Method and apparatus for masking a microprocessor execution signature
US6542106B1 (en) * 2000-09-29 2003-04-01 Microchip Technology Incorporated Comparator programmable for high-speed or low-power operation
US6472899B2 (en) * 2000-12-29 2002-10-29 Intel Corporation Method for determining a load line based variable voltage input for an integrated circuit product
US20020138778A1 (en) * 2001-03-22 2002-09-26 Cole James R. Controlling CPU core voltage to reduce power consumption
US7337333B2 (en) * 2001-09-19 2008-02-26 Dell Products L.P. System and method for strategic power supply sequencing in a computer system with multiple processing resources and multiple power supplies
US6775787B2 (en) 2002-01-02 2004-08-10 Intel Corporation Instruction scheduling based on power estimation
US20030167460A1 (en) * 2002-02-26 2003-09-04 Desai Vipul Anil Processor instruction set simulation power estimation method
JP2004171445A (ja) 2002-11-22 2004-06-17 Renesas Technology Corp 半導体データ処理装置及びデータ処理システム
US20050210304A1 (en) * 2003-06-26 2005-09-22 Copan Systems Method and apparatus for power-efficient high-capacity scalable storage system
US7321614B2 (en) * 2003-08-08 2008-01-22 Intel Corporation Apparatus and methods for communicating using symbol-modulated subcarriers
US7064534B2 (en) * 2003-10-27 2006-06-20 Stmicroelectronics, Inc. Regulator circuitry and method
US20050108075A1 (en) * 2003-11-18 2005-05-19 International Business Machines Corporation Method, apparatus, and program for adaptive control of application power consumption in a mobile computer
US7430672B2 (en) * 2004-10-27 2008-09-30 Intel Corporation Method and apparatus to monitor power consumption of processor
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7337339B1 (en) 2005-09-15 2008-02-26 Azul Systems, Inc. Multi-level power monitoring, filtering and throttling at local blocks and globally
US7609040B1 (en) * 2005-10-31 2009-10-27 Chil Semiconductor Corporation Power supply and related circuits
US7598702B2 (en) * 2006-04-27 2009-10-06 Hewlett-Packard Development Company, L.P. Power management system and method for controlling use of power-consuming applications
US7596430B2 (en) * 2006-05-03 2009-09-29 International Business Machines Corporation Selection of processor cores for optimal thermal performance
US7636864B2 (en) * 2006-05-03 2009-12-22 Intel Corporation Mechanism for adaptively adjusting a direct current loadline in a multi-core processor
EP2241378A3 (en) * 2006-05-09 2015-03-25 Nordson Corporation Control system for can coating
JP2008026948A (ja) * 2006-07-18 2008-02-07 Renesas Technology Corp 半導体集積回路
EP2487794A3 (en) * 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US7757103B2 (en) * 2006-12-20 2010-07-13 Intel Corporation Method and apparatus to estimate energy consumed by central processing unit core
US7932639B2 (en) * 2007-12-31 2011-04-26 Intel Corporation Simultaneous multi-voltage rail voltage regulation messages
US9207738B2 (en) * 2008-02-25 2015-12-08 St-Ericsson Sa Data processing device with adjustable performance level and method of operating such device
US20090327656A1 (en) * 2008-05-16 2009-12-31 Dan Baum Efficiency-based determination of operational characteristics
US7937563B2 (en) * 2008-05-27 2011-05-03 Advanced Micro Devices, Inc. Voltage droop mitigation through instruction issue throttling
WO2010035315A1 (ja) 2008-09-24 2010-04-01 富士通株式会社 マルチコアｃｐｕにおける消費電力制御方法，消費電力制御プログラム及び情報処理システム
US8065540B2 (en) * 2008-10-31 2011-11-22 Dell Products, Lp Power control for information handling system having shared resources
US8214663B2 (en) 2009-04-15 2012-07-03 International Business Machines Corporation Using power proxies combined with on-chip actuators to meet a defined power target
JP2010282585A (ja) * 2009-06-08 2010-12-16 Fujitsu Ltd 電力管理回路、電力管理方法及び電力管理プログラム
US8443209B2 (en) * 2009-07-24 2013-05-14 Advanced Micro Devices, Inc. Throttling computational units according to performance sensitivity
US8538484B2 (en) * 2009-08-14 2013-09-17 Google Inc. Providing a user with feedback regarding power consumption in battery-operated electronic devices
KR101620103B1 (ko) 2009-10-21 2016-05-13 삼성전자주식회사 멀티 코어 시스템에서 중앙 처리 장치의 전력 제어 장치 및 방법
US9098274B2 (en) * 2009-12-03 2015-08-04 Intel Corporation Methods and apparatuses to improve turbo performance for events handling
US8621246B2 (en) * 2009-12-23 2013-12-31 Intel Corporation Power management system and method to provide supply voltage to a load
US20110173462A1 (en) * 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
US8429433B2 (en) * 2010-01-15 2013-04-23 International Business Machines Corporation Dynamically adjusting an operating state of a data processing system running under a power cap
TWM393112U (en) * 2010-06-02 2010-11-21 Sentelic Corp digital signal processor
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US9182803B2 (en) * 2010-12-02 2015-11-10 Advanced Micro Devices, Inc. Load step mitigation method and apparatus
US20120159219A1 (en) * 2010-12-20 2012-06-21 Lilly Huang Vr power mode interface
US8539269B2 (en) 2011-03-31 2013-09-17 Intel Corporation Apparatus and method for high current protection
US9009451B2 (en) * 2011-10-31 2015-04-14 Apple Inc. Instruction type issue throttling upon reaching threshold by adjusting counter increment amount for issued cycle and decrement amount for not issued cycle
US9652018B2 (en) 2011-12-30 2017-05-16 Intel Corporation Adjusting power consumption of a processing element based on types of workloads to be executed

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7376853B2 (en) * 2004-03-15 2008-05-20 Canon Kabushiki Kaisha Network apparatus, method for controlling the same, and program for the same
CN101436096A (zh) * 2007-11-15 2009-05-20 英业达股份有限公司 核心电压控制装置

Also Published As

Publication number Publication date
EP3483771A1 (en) 2019-05-15
US9652018B2 (en) 2017-05-16
CN104115091A (zh) 2014-10-22
EP2798570A1 (en) 2014-11-05
US20170308146A1 (en) 2017-10-26
US20220214738A1 (en) 2022-07-07
EP2798570A4 (en) 2015-08-26
US20140245034A1 (en) 2014-08-28
US11687139B2 (en) 2023-06-27
TWI578234B (zh) 2017-04-11
TW201346770A (zh) 2013-11-16
US11307628B2 (en) 2022-04-19
WO2013101189A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
CN104115091B (zh) 多层级cpu高电流保护
CN110869909B (zh) 应用机器学习算法来计算健康分数以进行工作负载调度的系统和方法
CN106980492B (zh) 用于计算的装置、系统、方法、机器可读存储介质和设备
CN105164635B (zh) 针对固态存储设备在运行中的性能调整
CN104049712B (zh) 用于计算机系统的功率管理方法和系统
US20220269645A1 (en) Memory mat as a register file
US10346208B2 (en) Selecting one of plural layouts of virtual machines on physical machines
CN105912396A (zh) 用于动态地分配可配置计算资源的资源的技术
CN104781794B (zh) 用于非易失性存储器中的数据结构的暂时和持久状态之间的原地改变
US20200348973A1 (en) Performance monitoring and resource management
CN101364184A (zh) 在虚拟机环境中检测自旋循环
JP2011210265A (ja) 自動負荷検出に基づく電力管理
JP2017526039A (ja) レイテンシに基づくメモリ制御装置の電力管理
US20090006873A1 (en) Power throttling of collections of computing elements
CN111602117A (zh) 具有记录及回放支持的任务关键型ai处理器
CN104050110A (zh) 用于存储器内计算的本地旁路的方法和系统
US10684834B2 (en) Method and apparatus for detecting inter-instruction data dependency
CN109791510A (zh) 在异构计算中管理数据流
EP4022446B1 (en) Memory sharing
CN109117247A (zh) 一种基于异构多核拓扑感知的虚拟资源管理系统及方法
CN104160359B (zh) 基于优先级的智能平台无源热管理
US11899551B1 (en) On-chip software-based activity monitor to configure throttling at a hardware-based activity monitor
CN109478087A (zh) 用于为共享功率供给的系统维持节点功率预算的方法和装置
Raghavan et al. IBM POWER8 performance and energy modeling
JP2020030696A (ja) プロセッサ、多階層キャッシュメモリの制御方法、及び多階層キャッシュメモリの制御プログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant