TWI578234B - 多層級中央處理單元（ｃｐｕ）高電流保護技術 - Google Patents

多層級中央處理單元（ｃｐｕ）高電流保護技術 Download PDF

Info

Publication number
TWI578234B
TWI578234B TW101150741A TW101150741A TWI578234B TW I578234 B TWI578234 B TW I578234B TW 101150741 A TW101150741 A TW 101150741A TW 101150741 A TW101150741 A TW 101150741A TW I578234 B TWI578234 B TW I578234B
Authority
TW
Taiwan
Prior art keywords
authorization
processor
workload
micro
computing
Prior art date
Application number
TW101150741A
Other languages
English (en)
Other versions
TW201346770A (zh
Inventor
艾法姆 羅坦
尼爾 羅森茲威格
多隆 拉傑汪
艾隆 奈維
艾利列 威斯曼
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201346770A publication Critical patent/TW201346770A/zh
Application granted granted Critical
Publication of TWI578234B publication Critical patent/TWI578234B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

多層級中央處理單元(CPU)高電流保護技術 發明領域
本揭示內容一般係有關電子元件之領域。更特別是，本發明之一實施例係有關多層級CPU(中央處理單元)高電流保護技術。
發明背景
一般而言，一裝置(諸如一CPU)之最大電流耗損可由該裝置隨時可處置之較差情況工作負載來決定，有時參照為“電力病毒”。不具有一保護機構下，此最大電流會負面衝擊晶片、封裝體、與系統電力遞送設計。
例如，現代CPU與GPU(圖形處理單元)架構可執行新的功能方塊，諸如可增加該電力/電流之動態範圍並允許更高電力與電流“電力病毒”之向量操作或加速器硬體。由於對較高電壓之一需求以補償依次造成電力浪費(亦即，該電壓保護頻帶增加時電力消耗增加)之該I*R(其中“I”代表電流而“R”代表電阻)下降，此增加的“電力病毒”電流對該設計會有嚴重的衝擊。
也會有可靠性上的負面衝擊(亦即，為補償該I*R下降之較高電壓的需求會增加電壓層級並降低裝置壽 命)。因為該最高操作點(例如，一處理器中之所有核心運作時)可由較差電流“電力病毒”所需之該最大電流來決定，故可達到較低的加速頻率。此外，因為需要額外的電容器與較佳的電壓調節器來供應該較高電流，所以封裝體與電力遞送成本會增加。再者，諸如該電池組及/或PSU(電力供應單元)之其他構件中需增加該系統電力遞送功能。
一種處理器，包含有：至少一計算元件；用以儲存對應於該至少一計算元件之微架構事件與資料類型的授權資訊之記憶體；以及用以根據該儲存之授權資訊來決定該至少一計算元件之一第一授權以及用以決定該至少一計算元件之一第二授權的邏輯元件。
100、200、300、500、600‧‧‧計算系統
102、102-1…102-N、502、502-1…502-P、602、604‧‧‧處理器
104‧‧‧互連體
106、106-1…106-M‧‧‧處理器核心
108‧‧‧快取記憶體
110‧‧‧路由器
112、504、522、640、644‧‧‧匯流排或互連體
114、512、610、612‧‧‧記憶體
120‧‧‧電源
130‧‧‧電壓調節器
140‧‧‧電力控制邏輯元件
145‧‧‧電力整合邏輯元件
150‧‧‧感測器
202‧‧‧決定邏輯元件
204‧‧‧邏輯元件
302‧‧‧二維度表格、檢測機構
303‧‧‧節流動作
304‧‧‧Iccp控制單元邏輯元件
400、450‧‧‧方法
402、404、406、408、410、412、414、451、452、454、456‧‧‧操作
503‧‧‧電腦網路
506、620‧‧‧晶片組
508‧‧‧圖形與記憶體控制集線器
510‧‧‧記憶體控制器
514‧‧‧圖形介面
516‧‧‧圖形加速器
518‧‧‧集線器介面
520‧‧‧輸入/輸出控制集線器
524‧‧‧週邊橋接器(或控制器)
526‧‧‧音訊裝置
528‧‧‧磁碟機
530‧‧‧網路介面裝置
606、608‧‧‧記憶體控制器集線器
614、622、624‧‧‧點對點介面
616、618、626、628、630、632、637、641‧‧‧點對點介面電路
634‧‧‧高效能圖形電路
636‧‧‧高效能圖形介面
642‧‧‧匯流排橋接器
643‧‧‧I/O裝置
645‧‧‧鍵盤/滑鼠
646‧‧‧通訊裝置
647‧‧‧音訊裝置
648‧‧‧資料儲存裝置
649‧‧‧編碼
Iccp0、Iccp1、Iccp2、Iccp3‧‧‧授權
該詳細說明將參照附圖來提供。該等圖形中，一參考數字之最左邊數字可識別該參考數字首次出現的圖形。不同圖形中使用相同參考數字表示類似或相同項目。
圖1、圖5、與圖6繪示可用來執行本文所述之各種不同實施例的計算系統之實施例的方塊圖。
圖2至圖3繪示根據本發明之某些實施例，計算系統構件之方塊圖。
圖4A與圖4B繪示根據某些實施例之方法的流程圖。
詳細說明
下列說明中，其提出若干特定細節以提供對各種 不同實施例之一完全了解。然而，本發明之各種不同實施例在不具有該等特定細節的情況下仍可加以實作。其他實例中，著名的方法，程序、構件、與電路不再詳細說明以避免混淆本發明之特定實施例。此外，本發明之實施例的各種不同觀點可使用各種不同方法來執行，諸如，整合半導體電路(“硬體”)、可組織成一或更多程式之電腦可讀指令(“軟體”)、或硬體與軟體之某組合。針對此揭示內容，參照為“邏輯元件”應表示每一硬體、軟體、或其某組合。
本文所述之某些實施例可提供計算系統及/或處理器有效及/或有彈性的電力管理。於一實施例中，其可提供一多層級處理器高電流保護技術。例如，現代CPU與GPU(圖形處理單元)架構可執行新的功能方塊，諸如可增加該電力/電流之動態範圍並允許更高電力與電流“電力病毒”之向量操作或加速器硬體。更特別是，向量操作可造成TDP(熱能設計功率)與最差情況“電力病毒”情境兩者顯著增加。此造成該平均TDP情境變得更加遠離該最差情況”電力病毒”電流。該類高電力操作之一範例為各種不同類型的向量指令(根據至少一指令集架構之“AVX”)。如上所述，本文所述之技術亦可應用在包括若干執行單元及/或固定的功能邏輯元件之圖形GPU上。
由於增加的較差情況電流，針對由於加入電力上升空間之需求的規律、較低之電力工作負載，新的高電力向量工作負載亦會帶來損失。某些解決方案，例如，提及該潛在損失時，可使用任何AVX操作之一單一事件檢測並 且對資料類型無相依性。該粗粒度檢測可使用高保護頻帶以防止會依次限制該較新架構之特徵的優點之“錯誤判斷”(例如，相較於，例如，64位元寬的向量操作時具有256位元寬的向量操作)。
於一實施例中，不同的工作負載可根據微架構事件(諸如uop(微操作)類型與尺寸)及/或資料類型來分開。此允許以一較低較差情況電流來區別多種類型的高電流工作負載，以便提高或降低上述之損失以及享用縮小保護頻帶與較高加速頻率之優點(“電力病毒”)。
某些實施例中，該分離可藉由根據其(例如，最大)電流汲取來將不同的“授權”指派至工作負載來執行。例如，該等授權可參照為：Iccp0、Iccp1、Iccp2、Iccp3、等等，例如，其中每一授權對應於具有漸增的較差情況電流，例如：Iccp0<Iccp1<Iccp2<Iccp3之一工作負載。
再者，某些實施例可應用在包括(例如，具有一或更多處理器核心之)一或更多處理器，諸如參照圖1至圖6之處理器的計算系統中。更特別是，圖1繪示一根據本發明之一實施例，一計算系統100之方塊圖。該系統100可包括一或更多處理器102-1至102-N(本文中通常參照為“多個處理器102”或“處理器102”)。該等處理器102可經由一互連體或匯流排104來通訊。每一處理器可包括各種不同構件，為清晰解說其中某些構件僅參照處理器102-1來說明。因此，剩餘處理器102-2至102-N的每一個可包括參照該處理器102-1說明之相同或類似構件。
於一實施例中，該處理器102-1可包括一或更多處理器核心106-1至106-M(本文中參照為“多個核心106”、或“核心106”)、一快取記憶體108、及/或一路由器110。該等處理器核心106可於一單一積體電路(IC)晶片上執行。此外，該晶片可包括一或更多共享及/或私有快取記憶體(諸如快取記憶體108)、匯流排或互連體(諸如一匯流排或互連體112)、圖形及/或記憶體控制器(諸如參照圖5至圖6之控制器)、或其他構件。
於一實施例中，該路由器110可用來在該處理器102-1及/或系統100之各種不同構件間通訊。再者，該處理器102-1可包括超過一個路由器110。此外，該多數路由器110可通訊來賦能該處理器102-1之內側或外側的各種不同構件間之資料路由安排。
該快取記憶體108可儲存由該處理器102-1之一或更多構件，諸如該等核心106使用之資料(例如，包括指令)。例如，該快取記憶體108可局部快取儲存於一記憶體114中之資料以供該處理器102之構件快速存取(例如，由核心106快速存取)。如圖1所示，該記憶體114可經由該互連體104與該等處理器102通訊。於一實施例中，(可為共享之)該快取記憶體108可為一中間層級快取記憶體(MLC)、一最後層級快取記憶體(LLC)、等等。此外，該等核心106之每一個可包括一層級1(L1)快取記憶體(116-1)(本文通常參照為“L1快取記憶體116”)或諸如一層級2(L2)快取記憶體之其他層級快取記憶體。再者，該處理器102-1之各種不同構件 可與該快取記憶體108直接、或透過一匯流排(例如，該匯流排112)、及/或一記憶體控制器或集線器通訊。
該系統100亦可包括一電源120(例如，一直流(DC)電源或一交流(AC)電源)來將電力提供至該系統100之一或更多構件。某些實施例中，該電源120可包括一或更多電池組及/或電源供應器。該電源120可透過一電壓調節器(VR)130耦合至系統100之構件。此外，即使圖1繪示一個電源120與一個電壓調節器130，但亦可使用額外的電源及/或電壓調節器。例如，該等處理器102之每一個可具有對應的(多個)電壓調節器及/或(多個)電源。再者，該(等)電壓調節器130可經由一單一電力層(例如，將電力供應至所有核心106)或多個電力層(例如，每一電力層可將電力供應至一不同核心或核心群組)來耦合至該處理器102。電源能夠驅動可變的電壓或具有不同的電力驅動組態。
此外，雖然圖1繪示該電源120與該電壓調節器130為分開的構件，但該電源120與該電壓調節器130可整合及/或併入系統100之其他構件。例如，該VR 130之所有或一部分可併入該電源120及/或處理器102。此外，如圖1所示，該電源120及/或該電壓調節器130可與該電力控制邏輯元件140通訊並報告其電力規範。
如圖1所示，該處理器102更可包括一電力管理單元(PMU)邏輯元件140來控制至該處理器102之構件(例如，核心106)的電力供應。邏輯元件140可存取本文所述之一或更多儲存裝置(諸如系統100中之快取記憶體108、L1快取記 憶體116、記憶體114、(多個)暫存器、或其他記憶體)以儲存有關邏輯元件140操作之資訊，諸如與本文所述之系統100的各種不同構件通訊之資訊。如圖所述，該邏輯元件140可耦合至該VR 130及/或系統100之其他構件，諸如該等核心106及/或該電源120。例如，該邏輯元件140可耦合來接收資訊(例如，以一或更多位元或信號的型式)以指出一或更多感測器150之狀態，其中該(等)感測器150可位在系統100(或本文所述之其他計算系統，諸如，例如，參照包括圖5與圖6之其他圖形說明的系統)之構件附近，諸如該等核心106、互連體104或112、等等，來感測影響該系統之電力/熱能行為的各種不同因數中之變動，諸如溫度、操作頻率、操作電壓、電力消耗、核心間的通訊活動、等等，及/或從一電力整合邏輯元件145(例如，其可指出系統100之各種不同構件的操作狀態，諸如對應於核心106之架構事件與電力估計，其可由該等核心106直接、或經由互連體112提供至邏輯元件145)接收資訊。於一實施例中，變動可以說明漏電對照現用電力之該類方式來感測。該邏輯元件140可依次指示該VR 130、電源120、及/或系統100之個別構件(諸如該等核心106)來修改其操作。例如，邏輯元件140可指出該VR 130及/或電源120來調整其輸出。某些實施例中，邏輯元件140可要求該等核心106來修改其操作頻率、電力消耗、等等。此外，即使構件140、145、及150顯示包括在處理器102-1中，但該等構件可設置在該系統100的其他地方。例如，電力控制邏輯元件140可設置在該VR 130、該電 源120中、直接耦合至該互連體104、該等一或更多(或替代地所有)處理器102中、等等。再者，即使核心106顯示為處理器核心，但其可為諸如圖形核心之其他計算元件、特別功能裝置、等等。
圖2繪示根據一實施例之一計算系統200的一部分。如圖所示，每一處理器核心(或其他計算元件)可針對不同工作負載要求不同授權，而該PMU 140可考量該整個系統組態/需求並因此(例如，經由決定邏輯元件202)決定一方式來動作，以及由諸如透過該授予授權以降低頻率及/或增加電壓的動作來調整該核心/計算元件之電力。例如：(1)該等不同計算元件可要求不同授權連同表明不同層級的“電力病毒”電流；(2)該PMU 140可從該等不同元件來加權該(例如，所有)授權要求(例如，於邏輯元件204)，並根據該等授權與要求授權之元件(由邏輯元件202)來決定一動作。該等動作可為根據該等授權來修改頻率或增加電壓或可限制電力之任何其他機構；(3)該PMU 140可(例如，由邏輯元件202)根據該授權來決定是否提高保護頻帶、或損失某些效能、以及多少量；及/或(4)該PMU 140授予每一元件其適當或要求的授權。於一實施例中，諸如圖2所示，該電力控制邏輯元件140用以響應一授權要求而啟動一立即中間的電力限制動作，並根據授權授予來啟動一不同的電力限制動作。
圖3繪示根據一實施例之一計算元件300的一部分。於諸如圖3所示之一實施例中，每一核心執行叢集106 可執行一資料收集單元(諸如圖1之邏輯元件140/145)。與各種不同類型的(例如，高電力)活動相關聯之微架構事件之後可累積並連同其資料類型/寬度送至局部邏輯元件(例如，於一實施例中於每一核心中提供)。一二維度表格302採用此資訊並指派該表格中之每一格框一不同的授權類型與一不同的加權。
儲存於該二維度表格302中之資訊的一範例如下所示：
該表格具有變通性且可在晶載測試後規畫。如圖所示，該表格定義各種不同實施例中之不同工作負載間的分隔。於一實施例中，一臨界值可經由授權來規畫為302。一加權可指派至每一架構事件。一旦該等加權(例如，於一實施例中每秒)之總和達到一預定限制，則一節流動作303可由一Iccp控制單元邏輯元件304啟動。該節流動作可藉由修改該時鐘、修改該處理器之組態，諸如導管寬度、停止指令之執行、等等來完成。如圖3所示之一實施例中，該節流可在每一授權完成。一旦該節流已啟動，包括該授權之資訊可送至評估該目前條件之該PMU 140，而若需要可啟 動頻率/電壓或僅電壓之變遷、使用工作週期控制來降低該核心之電力消耗、及/或使用使該核心以較低電力消耗運作之某些其他機構。之後，該PMU 140可將該核心送回該授權來於無節流情況下運作。
圖4A與圖4B繪示根據某些實施例，用以提供一多層級處理器高電流保護技術之方法400與500的一實施例之流程圖。於一實施例中，參照圖1至圖3以及圖5至圖6說明之各種不同構件可用來執行參照圖4A及/或圖4B說明之一或更多操作。
參照圖1至圖4B，於一操作402中，該電力限制表格(例如，表格302)可，例如，如參照圖3說明來設定。例如，一微架構事件的清單以及其資料寬度(例如，其個別於操作404與406中讀取)可於該檢測機構302中收集。每一事件與資料寬度可被指派一不同的授權類型與加權。(每一授權之)若干限制可與該相關微架構事件及其資料寬度相關。操作408中，該表格302可用來針對該讀取架構事件/狀態來計算該最差情況電流。
於一操作410中，該檢測機構(例如，邏輯元件302/304)可將該收集之微架構事件及其加權比作該適當授權之限制，例如，如經由上述表格決定。操作410中若檢測到一限制，則操作412中該處理器將進入一安全狀態(而某些效能命中)，並避免過電流。於一操作414中，一適當的授權要求送至該PMU 140。該PMU(或邏輯元件202)根據該授權來決定是否提升保護頻帶、或損失某些效能、以及多 少量。例如，藉由降低頻率或增加電壓。某些實施例中，電壓增加/頻率降低可根據該授權。該PMU之後將一匹配授權發出至該機構以指出其停止節流。
計算該新的電壓/頻率操作點以及修改該電壓/頻率的程序會需要些時間。為確認由於節流與P-狀態變遷之最小效能命中，該Iccp邏輯元件304可包括磁滯-此表示該Iccp將不要求一授權並且不會太常節流，降低該系統之振盪以及節流之效應。一磁滯方法450之一實施例顯示於圖4B。節流時，操作451中一計時器被設定來將該授權保持一最小時間週期。僅於該高電流情況結束比一操作452中一計時器還長的一週期時，操作454中該計時器將被清除且操作456中該組態將被重置到初始情況。另一實施例中，該磁滯可由不同層級的授權來設定以增加或減少該表格302中之數值。
因此，多個授權可用來處理潛在工作負載之較大電力範圍，例如，應有諸如AVX3之較新或更廣泛的AVX。結果是，可作有關每一事件與資料寬度之授權的決定，而該授權可根據事件類型與其資料寬度之一二維度表格302來指派。
某些實施例可在某些現有解決方案上提供下列特徵：(a)相較於一固定保護頻帶，較低Cdyn(動態電容)工作負載上之縮小保護頻帶；及/或(b)針對較低Cdyn工作負載之較高加速頻率。
圖5繪示一根據本發明之一實施例的一計算系統 500之方塊圖。該計算系統500可包括一或更多中央處理單元(CPU)或處理器502-1至502-P(本文中可參照為“多個處理器502”或“處理器502”)。該等處理器502可經由一互連網路(或匯流排)504來通訊。該等處理器502可包括一通用處理器、一網路處理器(其處理一電腦網路503上傳遞之資料)、或其他類型處理器(包括一精簡指令集電腦(RISC)處理器或一複雜指令集電腦(CISC))。此外，該等處理器502可具有一單一或多核心設計。具有一多核心設計之該等處理器502可在該相同積體電路(IC)晶粒上整合不同類型的處理器核心。再者，具有一多核心設計之該等處理器502可作為對稱或非對稱多工處理器來予以執行。於一實施例中，一或更多該等處理器502可與圖1之處理器102相同或類似。某些實施例中，一或更多該等處理器502可包括圖1之一或更多核心106、邏輯元件140、邏輯元件145、(多個)感測器150。此外，參照圖1至圖5說明之操作可由該系統500之一或更多構件來執行。例如，一電壓調節器(諸如圖1之VR 130)於邏輯元件140之方向上可調節供應至圖5之一或更多構件的電壓。
一晶片組506亦可與該互連網路504通訊。該晶片組506可包括一圖形與記憶體控制集線器(GMCH)508。該GMCH 508可包括與一記憶體512通訊之一記憶體控制器510。該記憶體512可儲存資料，包括可由該處理器502、或包括在該計算系統500中之任何其他裝置執行的指令序列。本發明之一實施例中，該記憶體512可包括一或更多依 電性儲存(或記憶體)裝置，諸如隨機存取記憶體(RAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、或其他類型的儲存裝置。亦可使用諸如一硬碟之非依電性記憶體。諸如多個CPU及/或多系統記憶體之額外裝置可經由該互連網路504通訊。
該GMCH 508亦可包括與一圖形加速器516通訊 之一圖形介面514。本發明之一實施例中，該圖形介面514可經由一加速圖形埠(AGP)來與該圖形加速器516通訊。本發明之一實施例中，一顯示器(諸如一平板顯示器、一陰極射線管(CRT)、一投射螢幕、等等)可透過，例如，一信號轉換器與該圖形介面514通訊，該轉換器可將儲存於一儲存裝置，諸如視訊記憶體或系統記憶體中之一影像的一數位表示法轉譯為該顯示器可詮釋與顯示之顯示信號。該顯示器裝置產生之顯示信號在由該顯示器詮釋與隨後顯示之前可通過各種不同的控制裝置。
一集線器介面518可允許該GMCH 508與一輸入/ 輸出控制集線器(ICH)520通訊。該ICH 520可將一介面提供至可與該計算系統500通訊之I/O裝置。該ICH 520可透過一週邊橋接器(或控制器)524與一匯流排522通訊，該橋接器諸如一週邊組件互連(PCI)橋接器、一通用串列匯流排(USB)控制器、或其他類型的週邊橋接器或控制器。該橋接器524可在該處理器502與週邊裝置之間提供一資料路徑。亦可使用其他類型的拓樸結構。此外，多個匯流排可，例如，透過多個橋接器或控制器與該ICH 520通訊。再者，本發明之 各種不同實施例中，與該ICH 520通訊之其他週邊裝置可包括整合驅動電子介面(IDE)或小電腦系統介面(SCSI)硬碟、USB埠、一鍵盤、一滑鼠、(多個)並列埠、(多個)串列埠、(多個)軟碟機、數位輸出支援(例如，數位視訊介面(DVI))、或其他裝置。
該匯流排522可與一音訊裝置526、一或更多磁碟 機528、以及(與該電腦網路503通訊之)一或更多網路介面裝置530通訊。其他裝置可經由該匯流排522來通訊。此外，本發明之某些實施例中，各種不同構件(諸如該網路介面裝置530)可與該GMCH 508通訊。另外，該處理器502與該GMCH 508可組合來形成一單一晶片。再者，本發明之其他實施例中，該圖形加速器516可包括在該GMCH 508中。
此外，該計算系統500可包括依電性及/或非依電 性記憶體(或儲存器)。例如，非依電性記憶體可包括下列一或更多項目：唯讀記憶體(ROM)、可程式化ROM(PROM)、可抹除PROM(EPROM)、電子EPROM(EEPROM)、一磁碟機(例如，528)、一軟碟、一磁性光碟、或能夠儲存電子資料(例如，包括指令)之其他類型非依電性機器可讀媒體。於一實施例中，該系統500之構件可安排在一點對點(PtP)組態中。例如，處理器、記憶體、及/或輸入/輸出裝置可由若干點對點介面來互連。
圖6繪示根據本發明之一實施例，安排於一點對 點(PtP)組態中之一計算系統600。特別是，圖6顯示處理器、記憶體、與輸入/輸出裝置由若干點對點介面互連之一系 統。參照圖1至圖5說明之操作可由該系統600之一或更多構件來執行。例如，一電壓調節器(諸如圖1之VR 130)可調節供應至圖6之一或更多構件的電壓。
如圖6所繪示，該系統600可包括若干處理器，其 中為清晰解說僅顯示兩個處理器602與604。該等處理器602與604之每一個可包括一局部記憶體控制器集線器(MCH)606與608來將與記憶體610與612之通訊賦能。該等記憶體610及/或612可儲存諸如參照圖5之記憶體512說明的各種不同資料。此外，該等處理器602與604可包括圖1之一或更多核心106、邏輯元件140/145、及/或(多個)感測器150。
於一實施例中，該等處理器602與604可為參照圖 5說明之處理器502的其中之一。該等處理器602與604可個別使用PtP介面電路616與618，經由一點對點(PtP)介面614來交換資料。再者，該等處理器602與604之每一個可使用點對點介面電路626、628、630、以及632，經由個別的PtP介面622與624來與一晶片組620交換資料。該晶片組620更可，例如，使用一PtP介面電路637，經由一高效能圖形介面636來與一高效能圖形電路634交換資料。
於至少一實施例中，參照圖1至圖6說明之一或更 多操作可由該等處理器602或604及/或該系統600之諸如經由一匯流排640通訊的其他構件來執行。然而，本發明之其他實施例亦可存在圖6之系統600中的其他電路、邏輯元件單元、或裝置中。此外，本發明之某些實施例可分布在圖6 繪示之若干電路、邏輯元件單元、或裝置中。
晶片組620可使用一PtP介面電路641與該匯流排 640通訊。該匯流排640可具有與其通訊之一或更多裝置，諸如一匯流排橋接器642與I/O裝置643。經由一匯流排644，該匯流排橋接器642可與其他裝置通訊，諸如一鍵盤/滑鼠645、通訊裝置646(諸如數據機、網路介面裝置、或可與該電腦網路503通訊之其他通訊裝置)、音訊I/O裝置、及/或一資料儲存裝置648。該資料儲存裝置648可儲存由該等處理器602及/或604執行之編碼649。
本發明之各種不同實施例中，例如，參照圖1至 圖6於本文說明之操作可作為硬體(例如，邏輯元件電路)、軟體、韌體、或其組合來予以執行，其可提供作為一電腦程式產品，例如，包括儲存有用來規畫一電腦執行本文說明之一程序的指令(或軟體程序)之一有形機器可讀或電腦可讀媒體。該機器可讀媒體可包括諸如參照圖1至圖6說明之一儲存裝置。
此外，該類電腦可讀媒體可被下載來作為一電腦 程式產品，其中該程式可藉由於一載波或其他傳播媒體中提供之資料信號，經由一通訊鏈接(例如，一匯流排、一數據機、或一網路連接)來從一遠端電腦(例如，一伺服器)轉移至一要求電腦(例如，一客戶端)。
本規格說明書中參照為“某一實施例”或“一實施 例”表示連接該實施例說明之一特定特徵、結構、及/或特性可包括於至少一實施態樣中。本規格說明書中之各種不同 地方出現該片語“某一實施例中”可或可不全都參照該相同實施例。
再者，該說明與申請專利範圍中，可使用該等術 語“耦合”與“連接”、以及其衍生詞。本發明之某些實施例中，“連接”可用來指出兩個或更多元件直接以實體或電氣方式彼此接觸。“耦合”可表示兩個或更多元件直接以實體或電氣方式接觸。然而，“耦合”亦可表示兩個或更多元件彼此不直接接觸，但仍彼此協力操作或互動。
因此，雖然本發明之實施例已經以結構性特徵及/或方法論行為特有的語言來加以說明，但應了解請求之標的可不侷限於所述之特定特徵或行為。反而是，該等特定特徵與行為係作為執行該請求標的之樣本型式來予以揭示。
100‧‧‧計算系統
102、102-1…102-N‧‧‧處理器
104‧‧‧互連體
106、106-1…106-M‧‧‧處理器核心
108‧‧‧快取記憶體
110‧‧‧路由器
112‧‧‧匯流排或互連體
114‧‧‧記憶體
120‧‧‧電源
130‧‧‧電壓調節器
140‧‧‧電力控制邏輯元件
145‧‧‧電力整合邏輯元件
150‧‧‧感測器

Claims (27)

  1. 一種處理器，其包含：至少一計算元件；記憶體，用以儲存對應於該至少一計算元件之微架構事件與資料類型的授權資訊；以及邏輯元件，用以根據該儲存之授權資訊來決定用於該至少一計算元件之一第一授權以及用以決定用於該至少一計算元件之一第二授權，其中該儲存之授權資訊係要指出對應至該第一授權之一第一工作負載及對應至該第二授權之一第二工作負載為一高電流汲取工作負載或一低電流汲取工作負載，其中該第一工作負載係要回應於該第一授權而被執行於該至少一計算元件上且該第二工作負載係要回應於該第二授權而被執行於該至少一計算元件上，其中該等微架構事件中之各者及其對應資料寬度係要被指派一不同的授權類型。
  2. 如申請專利範圍第1項之處理器，其中該邏輯元件用以根據所要求的微架構事件之一加權總和來決定該第一授權與該第二授權。
  3. 如申請專利範圍第1項之處理器，其中該授權資訊係用以包含一授權類型與一加權。
  4. 如申請專利範圍第1項之處理器，其中該至少一計算元件係用以包含一或更多處理器核心。
  5. 如申請專利範圍第1項之處理器，其中該第一授權與該 第二授權係用以根據一電流汲取來對應於工作負載。
  6. 如申請專利範圍第1項之處理器，其中該第一授權與該第二授權不同。
  7. 如申請專利範圍第1項之處理器，其中該第一或第二授權之每一個係用以對應於一不同類型的微架構事件。
  8. 如申請專利範圍第1項之處理器，其中該等微架構事件係用以對應於微操作類型或大小。
  9. 如申請專利範圍第1項之處理器，其中該等資料類型係用以對應於資料寬度。
  10. 如申請專利範圍第1項之處理器，其中該處理器之電力消耗的一層級係用以根據該第一授權或該第二授權的至少其中之一者來改變。
  11. 如申請專利範圍第1項之處理器，更包含一或更多感測器，其用以檢測對應於該處理器之組件在下列其中之一或更多之變動：溫度、操作頻率、操作電壓、以及電力消耗。
  12. 如申請專利範圍第1項之處理器，其中該邏輯元件係用以根據該第一授權或該第二授權來造成供應至該處理器的一電壓層級及/或該處理器之一操作頻率之改變。
  13. 如申請專利範圍第1項之處理器，其中該邏輯元件係用以根據該第一授權或該第二授權來造成一電源組態之改變。
  14. 如申請專利範圍第1項之處理器，其中多個計算元件、該邏輯元件、一電壓調節器，或該記憶體的其中之一或 更多者係位於一單一積體電路晶粒上。
  15. 如申請專利範圍第1項之處理器，其中該等微架構事件中之各者係要被指派一不同的權重。
  16. 如申請專利範圍第1項之處理器，其中該等微架構事件中之各者及其對應資料寬度係要被指派一不同的權重。
  17. 一種方法，其包含下列步驟：儲存對應於用於至少一計算元件之微架構事件與資料類型的授權資訊；以及根據該儲存之授權資訊來決定該至少一計算元件之一第一授權；以及根據該儲存之授權資訊來決定該至少一計算元件之一第二授權，其中該儲存之授權資訊指出對應至該第一授權之一第一工作負載及對應至該第二授權之一第二工作負載為一高電流汲取工作負載或一低電流汲取工作負載，其中該第一工作負載回應於該第一授權而被執行於該至少一計算元件上且該第二工作負載回應於該第二授權而被執行於該至少一計算元件上，其中該等微架構事件中之各者及其對應資料寬度被指派一不同的授權類型。
  18. 如申請專利範圍第17項之方法，更包含根據該第一授權或該第二授權的至少其中之一者，由該至少一計算元件來修改一電力消耗層級。
  19. 如申請專利範圍第17項之方法，更包含根據該第一授權或該第二授權，來造成供應至該至少一計算元件的一電 壓層級及/或該至少一計算元件之一操作頻率之改變。
  20. 如申請專利範圍第17項之方法，更包含根據該第一授權或該第二授權來造成一電源組態之改變。
  21. 如申請專利範圍第17項之方法，更包含檢測對應於該至少一計算元件之組件在下列其中之一或更多者之變動：溫度、操作頻率、操作電壓、以及電力消耗。
  22. 一種系統，其包含：一處理器，具有多個處理器核心；記憶體，用以儲存對應於該等多個處理器核心之微架構事件與資料類型的授權資訊；以及邏輯元件，用以根據該儲存之授權資訊來決定該等多個處理器核心之一第一處理器核心的一第一授權以及用以決定該等多個處理器核心之該第一處理器核心的一第二授權，其中該儲存之授權資訊係要指出對應至該第一授權之一第一工作負載及對應至該第二授權之一第二工作負載為一高電流汲取工作負載或一低電流汲取工作負載，其中該第一工作負載係要回應於該第一授權而被執行於該至少一計算元件上且該第二工作負載係要回應於該第二授權而被執行於該至少一計算元件上，其中該等微架構事件中之各者及其對應資料寬度係要被指派一不同的授權類型。
  23. 如申請專利範圍第22項之系統，其中該邏輯元件係用以根據所要求的微架構事件之一加權總和來決定該第一授權與該第二授權。
  24. 如申請專利範圍第22項之系統，其中該第一授權與該第二授權係用以根據一電流汲取來對應於工作負載。
  25. 如申請專利範圍第22項之系統，其中該第一授權或第二授權之每一者係用以對應於一不同類型的微架構事件。
  26. 如申請專利範圍第22項之系統，更包含一音訊裝置。
  27. 如申請專利範圍第22項之系統，其中該等微架構事件係用以對應於微操作類型或尺寸。
TW101150741A 2011-12-30 2012-12-28 多層級中央處理單元（ｃｐｕ）高電流保護技術 TWI578234B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/068120 WO2013101189A1 (en) 2011-12-30 2011-12-30 Multi-level cpu high current protection

Publications (2)

Publication Number Publication Date
TW201346770A TW201346770A (zh) 2013-11-16
TWI578234B true TWI578234B (zh) 2017-04-11

Family

ID=48698423

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101150741A TWI578234B (zh) 2011-12-30 2012-12-28 多層級中央處理單元（ｃｐｕ）高電流保護技術

Country Status (5)

Country Link
US (3) US9652018B2 (zh)
EP (2) EP3483771A1 (zh)
CN (1) CN104115091B (zh)
TW (1) TWI578234B (zh)
WO (1) WO2013101189A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3483771A1 (en) 2011-12-30 2019-05-15 Intel Corporation Multi-level cpu high current protection
US9213381B2 (en) * 2012-05-24 2015-12-15 Ati Technologies Ulc Voltage regulator dynamically determining whether requested power transition can be supported
US9122632B2 (en) 2012-06-30 2015-09-01 Intel Corporation Programmable power performance optimization for graphics cores
US9218045B2 (en) 2012-06-30 2015-12-22 Intel Corporation Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
JP6074955B2 (ja) * 2012-08-31 2017-02-08 富士通株式会社 情報処理装置および制御方法
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US10114435B2 (en) * 2013-12-23 2018-10-30 Intel Corporation Method and apparatus to control current transients in a processor
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US9881680B2 (en) * 2014-06-03 2018-01-30 Qualcomm Incorporated Multi-host power controller (MHPC) of a flash-memory-based storage device
US9606602B2 (en) 2014-06-30 2017-03-28 Intel Corporation Method and apparatus to prevent voltage droop in a computer
US10234920B2 (en) * 2016-08-31 2019-03-19 Intel Corporation Controlling current consumption of a processor based at least in part on platform capacitance
US10250999B1 (en) 2017-09-18 2019-04-02 Infineon Technologies Ag PVT compensated resistive biasing architecture for a capacitive sensor
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
US11983252B2 (en) 2019-12-11 2024-05-14 The Boeing Company Software license manager security
US11593463B2 (en) * 2019-12-11 2023-02-28 The Boeing Company Execution type software license management
US11523345B1 (en) 2021-06-15 2022-12-06 Hewlett-Packard Development Company, L.P. Power draw throttle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542106B1 (en) * 2000-09-29 2003-04-01 Microchip Technology Incorporated Comparator programmable for high-speed or low-power operation
US20090300329A1 (en) * 2008-05-27 2009-12-03 Naffziger Samuel D Voltage droop mitigation through instruction issue throttling
US20090327656A1 (en) * 2008-05-16 2009-12-31 Dan Baum Efficiency-based determination of operational characteristics
US20110093724A1 (en) * 2009-10-21 2011-04-21 Samsung Electronics Co., Ltd. Apparatus and method for power control of a central processing unit in a multi-core system

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790874A (en) * 1994-09-30 1998-08-04 Kabushiki Kaisha Toshiba Information processing apparatus for reducing power consumption by minimizing hamming distance between consecutive instruction
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
US7620832B2 (en) 2000-09-20 2009-11-17 Mips Technologies, Inc. Method and apparatus for masking a microprocessor execution signature
US6472899B2 (en) * 2000-12-29 2002-10-29 Intel Corporation Method for determining a load line based variable voltage input for an integrated circuit product
US20020138778A1 (en) * 2001-03-22 2002-09-26 Cole James R. Controlling CPU core voltage to reduce power consumption
US7337333B2 (en) * 2001-09-19 2008-02-26 Dell Products L.P. System and method for strategic power supply sequencing in a computer system with multiple processing resources and multiple power supplies
US6775787B2 (en) 2002-01-02 2004-08-10 Intel Corporation Instruction scheduling based on power estimation
US20030167460A1 (en) * 2002-02-26 2003-09-04 Desai Vipul Anil Processor instruction set simulation power estimation method
JP2004171445A (ja) 2002-11-22 2004-06-17 Renesas Technology Corp 半導体データ処理装置及びデータ処理システム
US20050210304A1 (en) * 2003-06-26 2005-09-22 Copan Systems Method and apparatus for power-efficient high-capacity scalable storage system
US7321614B2 (en) * 2003-08-08 2008-01-22 Intel Corporation Apparatus and methods for communicating using symbol-modulated subcarriers
US7064534B2 (en) * 2003-10-27 2006-06-20 Stmicroelectronics, Inc. Regulator circuitry and method
US20050108075A1 (en) * 2003-11-18 2005-05-19 International Business Machines Corporation Method, apparatus, and program for adaptive control of application power consumption in a mobile computer
US7376853B2 (en) * 2004-03-15 2008-05-20 Canon Kabushiki Kaisha Network apparatus, method for controlling the same, and program for the same
US7430672B2 (en) * 2004-10-27 2008-09-30 Intel Corporation Method and apparatus to monitor power consumption of processor
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7337339B1 (en) 2005-09-15 2008-02-26 Azul Systems, Inc. Multi-level power monitoring, filtering and throttling at local blocks and globally
US7609040B1 (en) * 2005-10-31 2009-10-27 Chil Semiconductor Corporation Power supply and related circuits
US7598702B2 (en) * 2006-04-27 2009-10-06 Hewlett-Packard Development Company, L.P. Power management system and method for controlling use of power-consuming applications
US7596430B2 (en) * 2006-05-03 2009-09-29 International Business Machines Corporation Selection of processor cores for optimal thermal performance
US7636864B2 (en) 2006-05-03 2009-12-22 Intel Corporation Mechanism for adaptively adjusting a direct current loadline in a multi-core processor
CA2652313A1 (en) * 2006-05-09 2007-11-22 Nordson Corporation Control system for can coating
JP2008026948A (ja) * 2006-07-18 2008-02-07 Renesas Technology Corp 半導体集積回路
EP2487794A3 (en) * 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US7757103B2 (en) * 2006-12-20 2010-07-13 Intel Corporation Method and apparatus to estimate energy consumed by central processing unit core
CN101436096B (zh) * 2007-11-15 2010-08-11 英业达股份有限公司 核心电压控制装置
US7932639B2 (en) * 2007-12-31 2011-04-26 Intel Corporation Simultaneous multi-voltage rail voltage regulation messages
EP2260363A1 (en) * 2008-02-25 2010-12-15 ST-Ericsson SA Data processing device with adjustable performance level and method of operating such device
JP5229326B2 (ja) 2008-09-24 2013-07-03 富士通株式会社 マルチコアｃｐｕにおける消費電力制御方法，消費電力制御プログラム及び情報処理システム
US8065540B2 (en) * 2008-10-31 2011-11-22 Dell Products, Lp Power control for information handling system having shared resources
US8214663B2 (en) 2009-04-15 2012-07-03 International Business Machines Corporation Using power proxies combined with on-chip actuators to meet a defined power target
JP2010282585A (ja) * 2009-06-08 2010-12-16 Fujitsu Ltd 電力管理回路、電力管理方法及び電力管理プログラム
US8443209B2 (en) * 2009-07-24 2013-05-14 Advanced Micro Devices, Inc. Throttling computational units according to performance sensitivity
US8538484B2 (en) * 2009-08-14 2013-09-17 Google Inc. Providing a user with feedback regarding power consumption in battery-operated electronic devices
US9098274B2 (en) * 2009-12-03 2015-08-04 Intel Corporation Methods and apparatuses to improve turbo performance for events handling
US8621246B2 (en) * 2009-12-23 2013-12-31 Intel Corporation Power management system and method to provide supply voltage to a load
US20110173462A1 (en) * 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
US8429433B2 (en) * 2010-01-15 2013-04-23 International Business Machines Corporation Dynamically adjusting an operating state of a data processing system running under a power cap
TWM393112U (en) * 2010-06-02 2010-11-21 Sentelic Corp digital signal processor
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US9182803B2 (en) * 2010-12-02 2015-11-10 Advanced Micro Devices, Inc. Load step mitigation method and apparatus
US20120159219A1 (en) * 2010-12-20 2012-06-21 Lilly Huang Vr power mode interface
US8539269B2 (en) 2011-03-31 2013-09-17 Intel Corporation Apparatus and method for high current protection
US9009451B2 (en) * 2011-10-31 2015-04-14 Apple Inc. Instruction type issue throttling upon reaching threshold by adjusting counter increment amount for issued cycle and decrement amount for not issued cycle
EP3483771A1 (en) 2011-12-30 2019-05-15 Intel Corporation Multi-level cpu high current protection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542106B1 (en) * 2000-09-29 2003-04-01 Microchip Technology Incorporated Comparator programmable for high-speed or low-power operation
US20090327656A1 (en) * 2008-05-16 2009-12-31 Dan Baum Efficiency-based determination of operational characteristics
US20090300329A1 (en) * 2008-05-27 2009-12-03 Naffziger Samuel D Voltage droop mitigation through instruction issue throttling
US20110093724A1 (en) * 2009-10-21 2011-04-21 Samsung Electronics Co., Ltd. Apparatus and method for power control of a central processing unit in a multi-core system

Also Published As

Publication number Publication date
US20140245034A1 (en) 2014-08-28
US11687139B2 (en) 2023-06-27
US11307628B2 (en) 2022-04-19
CN104115091A (zh) 2014-10-22
EP2798570A4 (en) 2015-08-26
EP3483771A1 (en) 2019-05-15
CN104115091B (zh) 2017-12-26
WO2013101189A1 (en) 2013-07-04
TW201346770A (zh) 2013-11-16
US20220214738A1 (en) 2022-07-07
EP2798570A1 (en) 2014-11-05
US20170308146A1 (en) 2017-10-26
US9652018B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
TWI578234B (zh) 多層級中央處理單元（ｃｐｕ）高電流保護技術
TWI628537B (zh) 管理多核心處理器中之功率消耗之技術
US9098274B2 (en) Methods and apparatuses to improve turbo performance for events handling
CN104169832B (zh) 提供处理器的能源高效的超频操作
US9087146B2 (en) Wear-out equalization techniques for multiple functional units
US8949635B2 (en) Integrated circuit performance improvement across a range of operating conditions and physical constraints
US10025361B2 (en) Power management across heterogeneous processing units
TWI546709B (zh) 基於使用者存在檢測的可變觸控螢幕掃描速率之技術
CN103207803A (zh) 在虚拟机环境中检测自旋循环
TWI564684B (zh) 一般主機控制器延遲方法及設備
Khdr et al. mDTM: Multi-objective dynamic thermal management for on-chip systems
TW202321871A (zh) 處理器核心能源管理技術
US9753531B2 (en) Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
WO2019094087A1 (en) Processor throttling based on accumulated combined current measurements
CN104657198A (zh) Numa架构系统在虚拟机环境中的访存优化方法及系统
US20170083065A1 (en) Thermally-aware throttling in a three-dimensional processor stack
TW201433911A (zh) 資訊處理裝置、操作狀態控制方法及電腦程式產品
Beneventi et al. Cooling-aware node-level task allocation for next-generation green hpc systems
TW201428632A (zh) 表格驅動之多重被動跳脫平台被動熱管理技術
TWI662477B (zh) 以工作量可調性爲基礎的處理器效能狀態控制之技術
JP2014021786A (ja) コンピュータ・システム
JP5881198B2 (ja) 優先度ベースのインテリジェントプラットフォームの受動的熱管理
WO2024006020A1 (en) Adaptive power throttling system