CN104126160B - 单核心电压裕度 - Google Patents

单核心电压裕度 Download PDF

Info

Publication number
CN104126160B
CN104126160B CN201180075964.7A CN201180075964A CN104126160B CN 104126160 B CN104126160 B CN 104126160B CN 201180075964 A CN201180075964 A CN 201180075964A CN 104126160 B CN104126160 B CN 104126160B
Authority
CN
China
Prior art keywords
voltage
voltage level
core
processor
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180075964.7A
Other languages
English (en)
Other versions
CN104126160A (zh
Inventor
A·科扎克朱克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104126160A publication Critical patent/CN104126160A/zh
Application granted granted Critical
Publication of CN104126160B publication Critical patent/CN104126160B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

核心电压裕度装置的示例性实施例包括设置在多核处理器上的多个电压偏移块，每个电压偏移块具有耦合以接收供给电压电平的电压输入端、耦合以接收偏移码的控制输入端、以及耦合到多核处理器中的相应核心处理器的电压输出端，每个电压偏移块被配置为按照电压偏移值来偏移供给电压电平，所述电压偏移值由在电压偏移块的控制输入端接收的偏移码来编程；以及电压偏移寄存器，其具有同样的多个控制输出端，每个控制输出端耦合到电压偏移块的对应的控制输入端，其中所述电压偏移寄存器被配置成保存用于每个电压偏移块的偏移码，并在耦合到所选择的电压偏移块的控制输出端提供偏移码，所述偏移码对所选择的电压偏移块的电压偏移值进行编程。

Description

单核心电压裕度
技术领域
本发明总体上涉及一种用于减小由多核处理器消耗的功率的装置、方法、以及系统。
背景技术
下面描述的示例实施例一般涉及对于多核处理器的功率节省技术。
采用高端处理器的服务器群可能存在对功率和冷却资源的大量需求。服务器系统的控制设施监控功耗，并在动态模式下在不同的性能状态之间切换处理器以节约功耗。
此外，移动设备通常是电池供电的，并且需要复杂的功率控制技术以延长电池寿命。
软件技术，如操作系统使用的“核心停车(parking)”，将处理合并到尽可能最少的处理器核心，并暂停非活动处理器核心，从而减少多核处理器消耗的功率。
在现有的多核处理器中，电压源和多个核心被集成到单个或多个集成电路(ICs)上。独立的核心电压(VCC)平面被实现用于多个核心中每一个，并且相同的电压被提供给每个电压平面。
发明内容
根据本发明的一个实施例，提供了一种用于减小由多核处理器消耗的功率的装置，包括：设置在所述多核处理器上的多个电压偏移块，每个电压偏移块具有接收供给电压电平的电压输入端、接收偏移码的控制输入端、以及耦合到所述多核处理器中的相应的处理器核心的电压输出端，其中每个电压偏移块被配置为按照电压偏移值来偏移所述供给电压电平，所述电压偏移值由在所述电压偏移块的所述控制输入端接收的偏移码来编程；电压偏移寄存器，其具有多个控制输出端，每个控制输出端耦合到电压偏移块的对应控制输入端，其中所述电压偏移寄存器被配置成保存用于每个电压偏移块的偏移码，并在耦合到所选择的电压偏移块的控制输出端提供所述偏移码，所述偏移码对所选择的电压偏移块的所述电压偏移值进行编程；以及电压裕度提示寄存器，其被配置为向操作系统提供电压裕度的排序，而不向操作系统提供与所述多核处理器的每个核心相关联的电压裕度的实际值，其中所述电压裕度的排序基于与所述电压偏移寄存器相关联的所述电压偏移值，其中所述操作系统使用所述电压裕度的排序作为参数来确定使所述多核处理器的核心停车或增加所述多核处理器的核心。
根据本发明的一个实施例，提供了一种用于减小由多核处理器消耗的功率的方法，包括：确定第一电压偏移值，所述第一电压偏移值可被应用于公共供给电压电平以将所述公共供给电压电平减小到第一减小供给电压电平，所述第一减小供给电压电平不会对第一处理器核心的操作稳定性造成不利影响，所述公共供给电压电平被提供给所述多核处理器中的所有处理器核心；按照所述第一电压偏移值来偏移所述公共供给电压电平，以形成所述第一减小供给电压电平；将所述第一减小供给电压电平提供给所述第一处理器核心，以减小功耗；以及读取电压裕度提示寄存器以向操作系统提供电压裕度的排序，而不向操作系统提供与所述多核处理器的每个核心相关联的电压裕度的实际值，其中所述电压裕度的排序基于与电压偏移寄存器相关联的电压偏移值，所述电压偏移寄存器被配置成保存用于在所述多核处理器上设置的每个电压偏移块的偏移码，其中所述操作系统使用所述电压裕度的排序作为参数来确定使所述多核处理器的核心停车或增加所述多核处理器的核心。
根据本发明的一个实施例，提供了一种用于减小由多核处理器消耗的功率的系统，包括：用于确定可被应用于公共供给电压电平的第一电压偏移值以将所述公共供给电压电平减小到减小供给电压电平的单元，所述减小供给电压电平不会对第一处理器核心的操作稳定性造成不利影响，所述公共供给电压电平被提供给所述多核处理器中的所有处理器核心；用于按照所述第一电压偏移值来偏移所述公共供给电压电平以形成第一减小供给电压电平的单元；用于将所述第一减小供给电压电平提供给所述第一处理器核心以减小功耗的单元；以及用于读取电压裕度提示寄存器以向操作系统提供电压裕度的排序，而不向操作系统提供与所述多核处理器的每个核心相关联的电压裕度的实际值的单元，其中所述电压裕度的排序基于与电压偏移寄存器相关联的电压偏移值，所述电压偏移寄存器被配置成保存用于在所述多核处理器上设置的每个电压偏移块的偏移码，其中所述操作系统使用所述电压裕度的排序作为参数来确定使所述多核处理器的核心停车或增加所述多核处理器的核心。
根据本发明的一个实施例，提供了一种用于减小由多核处理器消耗的功率的系统，包括：芯片组；以及耦合到所述芯片组的所述多核处理器，所述多核处理器包括电压偏移块，所述电压偏移块被配置为将提供给所述多核处理器中的每个处理器核心的电压电平偏移，以减小功耗，其中，所述多核处理器包括：设置在所述多核处理器上的多个电压偏移块，每个电压偏移块具有接收供给电压电平的电压输入端、接收偏移码的控制输入端、以及耦合到所述多核处理器中的相应的处理器核心的电压输出端，每一个电压偏移块被配置为按照电压偏移值来偏移所述供给电压电平，所述电压偏移值由在所述电压偏移块的所述控制输入端接收的偏移码来编程；具有多个控制输出端的电压偏移寄存器，每个所述控制输出端耦合到所述电压偏移块的对应的控制输入端，其中所述电压偏移寄存器被配置成保存用于每个电压偏移块的偏移码，并在耦合到所选择的电压偏移块的控制输出端处提供所述偏移码，所述偏移码对所选择的电压偏移块的电压偏移值进行编程；以及电压裕度提示寄存器，其被配置为向操作系统提供电压裕度的排序，而不向操作系统提供与所述多核处理器的每个核心相关联的电压裕度的实际值，其中所述电压裕度的排序基于与所述电压偏移寄存器相关联的所述电压偏移值，其中所述操作系统使用所述电压裕度的排序作为参数来确定使所述多核处理器的核心停车或增加所述多核处理器的核心。
附图说明
图1是示例性实施例的框图。
图2是示出示例性裕度软件例程的操作的流程图。
图3是曲线图，示出了应用于处理器核心的处理状态的偏移量的示例。
图4是另一示例性实施例的框图。
图5是包括处理器的系统的框图。
具体实施方式
现在将详细地参考有关本发明的各种实施例。这些实施例的示例示于附图中。而本发明将结合这些实施例来描述，应当理解的是，它不旨在将本发明限制于任何实施例。相反，旨在覆盖可以被包括在如所附权利要求所定义的本发明的精神和范围内的替代，修改和等同物。在下面的描述中，阐述许多具体细节，以便彻底理解各种实施例。然而，本发明可以在没有一些或全部具体细节的情况下实施。在其它情况下，为了不会不必要地混淆本发明，众所周知的处理操作未被详细描述。另外，短语“示例性实施例”在说明书中不同地方的每次出现不一定指代相同的示例性实施例。
电压裕度是一个测试在供给电压的不同电平下的处理器的鲁棒性的过程。通常，制造商指定供给电压的最佳电平。然而，在现实中，这一电压电平可能会因制造公差和其它因素而改变。电压裕度需要改变供给电压并监控在供给电压的不同电平下的处理器性能。
如果该核心处理器的裕度信息表示该核心处理器的功能在较低(或较高)的供给电压电平时是稳定的，则示例性实施例允许使用有关多核处理器中每个核心处理器的电压裕度信息，以将一个或多个核心处理器的供给电压偏移到该较低(或较高)的电平。
图1示出在集成电路上实现的多核处理器的示例性实施例，该集成电路包括用于基于电压裕度信息来偏移供给每个核心处理器的电压的功能块。
在图1中，多核处理器10包括集成的电源12，其具有耦合到一组电压偏移块14(0)-14(N)的电压输入端的电压输出端，其中，N是正整数，并且每个偏移块具有耦合以接收VCORE电压电平的电压输入端。每个电压偏移块14(0)-14(N)的电压输出端被耦合到对应的处理器核心16(0)-16(N)的电压输入端。在每个核心的频率输入端提供单个外部提供的时钟频率。
图1示出电压偏移块的电压输出端和核心处理器的电压输入端之间的简单连接。在多核处理器的某些实施中，单独的电压平面被提供给每个核心，并且电压偏移块的输出端将被耦合到待偏移的核心处理器对应的电压平面。
多核处理器10还包括可编程电压偏移寄存器18和OS可见提示寄存器20，该可编程电压偏移寄存器18具有N个输出端，且每个输出端耦合到对应的电压偏移块14(0)-14(N)的控制输入端。
在一个实施例中，可编程电压偏移寄存器存储偏移码，其为电压偏移块编程特定的电压偏移值。这些码由多核处理器的硬件使用，并被实现为当前应用程序的受让人制造的处理器所采用的电压识别信号(VID)，以编制电源中的电压电平。例如，电压偏移块可以被实现为接收二进制输入来影响二进制粒度的偏移电平的开关稳压器。将在下文详细描述用于确定和设定偏移码的技术。
在示例性实施例中，电压的偏移电压的值可以被定义为VCORE的小数百分比或特定的电压电平。用于特定的电压偏移块的偏移码被存储在电压偏移寄存器中，并控制输出的电压偏移量以具有由该偏移码编程的值。
图2是流程图，示出了由核心电压裕度软件实用程序执行以确定每个核心处理器的电压偏移的步骤。
在处理步骤200中，启动了用于特定核心，例如核心(n)的电压裕度测试，并且在处理步骤202中，电压偏移量被设定为0伏，并且VCORE被施加到核心(n)。
在处理步骤204中，提供超频看门狗定时器(OC WDT)。因为如果处理器核心在特定应用的电压偏移量时变得不稳定，软件实用程序可能会暂停，所以需要利用看门狗定时器。该OC WDT最初被提供在处理步骤204中，并随后在测试运行时重新提供。如果软件实用程序暂停，那么OC WDT到期并产生冷复位，从而使整个系统默认进行备份。在开机时，软件实用程序将在它离开的地方重新启动，并继续下一个核心。
在处理步骤206中，核心(n)运行在第一处理状态(P1)下，并且所有其它核心空闲和关闭。
处理步骤208-216形成一个循环，其中偏移量被增加了指定的增量并且Core(n)的稳定性被测试。在某时刻，电压偏移量将超过核心(n)的电压裕度，并且处理步骤214将确定核心(n)不再稳定。
该实用程序于是前进到处理步骤218，其中电压偏移被重新设定为0，并且该实用程序在处理步骤220中退出。
核心电压裕度软件实用程序仅需要运行一次，以确定在多核处理器中的每个单独核心的裕度。由于在特定的核心处理器的电压超出操作点时出现了暂停，整个裕度处理将需要多次重启。一旦所有的核心已经加裕度，将结果存储在非易失性存储器中。
该实用程序的稳定性测试部分只着重被加裕度的核心。稳定性测试所需的时间长度取决于什么被测试而变化，并可能花几个小时来运行。
电压裕度完成后，与所确定的用于每个核心的电压偏移量相对应的偏移码被存储在电压裕度寄存器中，该电压裕度寄存器位于非易失性存储器中，例如图5所示的系统存储器508中。
在示例性实施例中，电压偏移寄存器由基本I/O系统(BIOS)加载，该基本I/O系统(BIOS)读取由电压裕度软件实用程序存储在非易失性存储器的电压裕度寄存器中的电压偏移量，并对电压偏移寄存器进行编程。电压偏移量的初始值是0(被清除)，并且电压偏移值也由复位(热或冷)所清除。在无需复位的启动期间，偏移量由BIOS动态地应用。
裕度实用程序可以由制造商运行，并且多核处理器可以被提供给客户，并且正确的偏移码被存储在电压偏移寄存器中。在这种情况下，当由客户通电时，处理器将实现电压裕度。
可替换地，提供给客户核心电压裕度软件实用程序和其它所需的操作实用程序的工具，并将偏移码设定在电压偏移寄存器中。
一旦实施电压裕度，将减小多核功耗，这是因为提供给每个核心的电压电平减小了，并且由产生的电压和电流电平来确定功率。
可以通过修改操作系统(OS)以将线程安排在那些使用较低的电压电平的核心处理器上，来实现进一步减小的功耗，在该示例性实施例中，那些核心处理器具有最大的电压偏移值。
在一个示例性实施例中，BIOS被修改为读取图1的电压偏移寄存器18，并将偏移电压电平的指示或提示存储在OS可见电压提示寄存器20中，在示例性实施例中，该OS可见电压提示寄存器20被包括在集成电路上并且可以被软件读取和写入。存储在OS可见电压裕度提示寄存器20中的对于OS的每个核心裕度提示的格式为“物理核心(n)：值00h-0fh”，其中这些值都是十六进制格式，并具有范围从0-15的十进制值。
在该示例中，电压裕度被给定为16个不同的值。该OS不被提供裕度的实际值，而仅提供裕度的排序。OS可以使用核心裕度提示作为参数之一，以基于添加到OS的新策略来确定哪些核心停车(park)或增加。
作为考虑多核处理器的具体示例，其中核心(2)裕度是最大的，并且核心(0)裕度是最低的。
物理核心(0)：0ch(最低裕度)
物理核心(1)：0eh
物理核心(2)：0fh(最高裕度)
物理核心(3)：0dh
在该示例中，OS将为了最好的减少功率而选择在单核模式的核心2上运行线程，并当需要增加更多的核心时，增加核心1，3，然后0。
在图1所示的实施例中，单一频率——F_核心被提供给多核处理器中所有核心处理器。如果选择了另一处理器状态，则不同的频率将被提供给这些核心。在一个示例性实施例中，针对如图3的图形所示的每个处理器状态，偏移量使电压改变下降。
在上述示例性实施例中，单个F_核心的频率被提供给所有核心处理器，并且电压偏移量都减小了VCORE的值。图4示出了替代实施例，其允许电压偏移量，以相对于VCORE增加供应到核心处理器的电压。
在图4中，单独的F_核心(n)被提供给每个核心，并且电压偏移可以被编程为正向或负向偏移VCORE。将单独的F_核心提供给每个核心能够增加处理速度同时不改变功率包络。在这种情况下，可以增加所选择的核心的频率以提高处理速度，并且VCORE将被负向偏移到较低的功耗。
可替换地，功率包络可以增加，以允许每个核心具有增加的频率和对VCORE的正向偏移。这将是多核处理器的超频模式，并且用户需要保证该多核处理器具有充足的功率和散热冷却空间。
该示例性实施例提供了提高在CPU密集活动，比如游戏时的处理器效率的灵活性。
图5是系统的方块图，其包括具有核心电压裕度特征的多核处理器。
参照图5，在一些实施例中，多核处理器10可与北桥，或者存储器集线器504一起耦合到本地总线502。存储器集线器504可代表半导体器件的集合，或者“芯片集”，并将接口提供给外围组件互连(PCI)总线516和加速图形端口(AGP)总线510。PCI规范可得自于PCI特别兴趣小组，波特兰，俄勒冈州97214。该AGP在由加利福尼亚州圣克拉拉的英特尔公司发布于1996年7月31日、版本1.0的加速图形端口接口规范中进行了详细的描述。
图形加速器512可耦合到AGP总线510，并提供信号以驱动显示器514。例如，PCI总线516可以耦合到网络接口卡(NIC)520。存储器集线器504还可以将接口提供给存储器总线506，其耦合到系统存储器508。
南桥，或输入/输出(I/O)集线器524，可以经由集线器链路522耦合到存储器集线器504。I/O集线器524代表半导体器件的集合，或者芯片集，并为硬盘驱动器538、CD-ROM驱动器540和I/O扩展总线526提供接口，这仅仅是几个示例。I/O控制器528可耦合到I/O扩展总线526，以从鼠标532和键盘534接收输入数据。I/O控制器528还可以控制软盘驱动器530的操作。
在图1和4所示的示例性实施例包括在单个IC上的多个核心。然而，上述实施例可以在多核处理器上实现，该多核处理器具有处理器核心和分布在多个互连的IC上的其它电路。
虽然本发明已经结合具体实施例进行了描述，但应当理解，可以在不脱离在所附权利要求中阐述的本发明的精神和范围的情况下，对所公开的实施例进行对于本领域的技术人员而言显而易见的各种变化，替换和更改。

Claims (18)

1.一种用于减小由多核处理器消耗的功率的装置，包括：
设置在所述多核处理器上的多个电压偏移块，每个电压偏移块具有接收供给电压电平的电压输入端、接收偏移码的控制输入端、以及耦合到所述多核处理器中的相应的处理器核心的电压输出端，其中每个电压偏移块被配置为按照电压偏移值来偏移所述供给电压电平，所述电压偏移值由在所述电压偏移块的所述控制输入端接收的偏移码来编程；
电压偏移寄存器，其具有多个控制输出端，每个控制输出端耦合到电压偏移块的对应控制输入端，其中所述电压偏移寄存器被配置成保存用于每个电压偏移块的偏移码，并在耦合到所选择的电压偏移块的控制输出端提供所述偏移码，所述偏移码对所选择的电压偏移块的所述电压偏移值进行编程；以及
电压裕度提示寄存器，其被配置为向操作系统提供电压裕度的排序，而不向操作系统提供与所述多核处理器的每个核心相关联的电压裕度的实际值，其中所述电压裕度的排序基于与所述电压偏移寄存器相关联的所述电压偏移值，其中所述操作系统使用所述电压裕度的排序作为参数来确定使所述多核处理器的核心停车或增加所述多核处理器的核心。
2.根据权利要求1所述的装置，其中第一处理器核心接收频率F_核心(1)，并且其中所述第一处理器核心具有在第一减小电压电平处的用于所述频率F_核心(1)的稳定操作点，所述第一减小电压电平等于所述供给电压电平和第一电压偏移值之间的差，并且其中，保存在所述电压偏移寄存器中的第一偏移码对耦合到所述第一处理器核心的第一电压偏移块进行编程，以按照所述第一电压偏移值来偏移所述供给电压电平，从而输出所述第一减小电压电平。
3.根据权利要求1所述的装置，其中第一处理器核心接收第一频率F_核心(1)，其中，所述第一处理器核心具有在第一减小电压电平处的用于所述第一频率F_核心(1)的稳定操作点，所述第一减小电压电平等于所述供给电压电平和第一电压偏移值之间的差，并且其中，保存在所述电压偏移寄存器中的第一偏移码对耦合到所述第一处理器核心的第一电压偏移块进行编程，以按照所述第一电压偏移值来偏移所述供给电压电平，从而输出所述第一减小电压电平，并且其中，第二处理器核心接收第二频率F_核心(2)，其中所述第二处理器核心具有在第一增大电压电平处的用于所述第二频率F_核心(2)的稳定操作点，所述第一增大电压电平等于所述供给电压电平与第二电压偏移值之和，并且其中保存在所述电压偏移寄存器中的第二偏移码对耦合到所述第二处理器核心的第二电压偏移块进行编程，以按照所述第二电压偏移值来偏移所述供给电压电平，从而输出所述第一增大电压电平。
4.根据权利要求1所述的装置，还包括：
设置在所述多核处理器上的集成稳压器，所述集成稳压器输出所述供给电压电平。
5.一种用于减小由多核处理器消耗的功率的方法，包括：
确定第一电压偏移值，所述第一电压偏移值可被应用于公共供给电压电平以将所述公共供给电压电平减小到第一减小供给电压电平，所述第一减小供给电压电平不会对第一处理器核心的操作稳定性造成不利影响，所述公共供给电压电平被提供给所述多核处理器中的所有处理器核心；
按照所述第一电压偏移值来偏移所述公共供给电压电平，以形成所述第一减小供给电压电平；
将所述第一减小供给电压电平提供给所述第一处理器核心，以减小功耗；以及
读取电压裕度提示寄存器以向操作系统提供电压裕度的排序，而不向操作系统提供与所述多核处理器的每个核心相关联的电压裕度的实际值，其中所述电压裕度的排序基于与电压偏移寄存器相关联的电压偏移值，所述电压偏移寄存器被配置成保存用于在所述多核处理器上设置的每个电压偏移块的偏移码，其中所述操作系统使用所述电压裕度的排序作为参数来确定使所述多核处理器的核心停车或增加所述多核处理器的核心。
6.根据权利要求5所述的方法，还包括：
确定第二电压偏移值，所述第二电压偏移值可被应用于所述公共供给电压电平以将所述公共供给电压电平减小到第二减小供给电压电平，所述第二减小供给电压电平不会对所述多核处理器中的第二处理器核心的操作稳定性造成不利影响。
7.根据权利要求6所述的方法，还包括：
按照所述第二电压偏移值来偏移所述公共供给电压电平，以形成所述第二减小供给电压电平。
8.根据权利要求7所述的方法，还包括：
将所述第二减小供给电压电平提供给所述第二处理器核心，以减小功耗。
9.根据权利要求8所述的方法，还包括：
向所述操作系统提供所述第一减小供给电压电平或所述第二减小供给电压电平中哪一个更小的指示，以使得所述操作系统可以调度线程，以在消耗更少功率的处理器核心上执行。
10.一种用于减小由多核处理器消耗的功率的系统，包括：
用于确定可被应用于公共供给电压电平的第一电压偏移值以将所述公共供给电压电平减小到减小供给电压电平的单元，所述减小供给电压电平不会对第一处理器核心的操作稳定性造成不利影响，所述公共供给电压电平被提供给所述多核处理器中的所有处理器核心；
用于按照所述第一电压偏移值来偏移所述公共供给电压电平以形成第一减小供给电压电平的单元；
用于将所述第一减小供给电压电平提供给所述第一处理器核心以减小功耗的单元；以及
用于读取电压裕度提示寄存器以向操作系统提供电压裕度的排序，而不向操作系统提供与所述多核处理器的每个核心相关联的电压裕度的实际值的单元，其中所述电压裕度的排序基于与电压偏移寄存器相关联的电压偏移值，所述电压偏移寄存器被配置成保存用于在所述多核处理器上设置的每个电压偏移块的偏移码，其中所述操作系统使用所述电压裕度的排序作为参数来确定使所述多核处理器的核心停车或增加所述多核处理器的核心。
11.根据权利要求10所述的系统，还包括：
用于确定可被应用于所述公共供给电压电平的第二电压偏移值以将所述公共供给电压电平减小到第二减小供给电压电平的单元，所述第二减小供给电压电平不会对所述多核处理器中的第二处理器核心的操作稳定性造成不利影响。
12.根据权利要求11所述的系统，还包括：
用于按照所述第二电压偏移值来偏移所述公共供给电压电平以形成所述第二减小供给电压电平的单元。
13.根据权利要求12所述的系统，还包括：
用于将所述第二减小供给电压电平提供给所述第二处理器核心以减小功耗的单元。
14.根据权利要求13所述的系统，还包括：
用于向所述操作系统提供所述第一减小供给电压电平或所述第二减小供给电压电平中哪一个更小的指示，以使得所述操作系统能够调度线程以在消耗更少功率的处理器核心上执行的单元。
15.一种用于减小由多核处理器消耗的功率的系统，包括：
芯片组；以及
耦合到所述芯片组的所述多核处理器，所述多核处理器包括电压偏移块，所述电压偏移块被配置为将提供给所述多核处理器中的每个处理器核心的电压电平偏移，以减小功耗，
其中，所述多核处理器包括：
设置在所述多核处理器上的多个电压偏移块，每个电压偏移块具有接收供给电压电平的电压输入端、接收偏移码的控制输入端、以及耦合到所述多核处理器中的相应的处理器核心的电压输出端，每一个电压偏移块被配置为按照电压偏移值来偏移所述供给电压电平，所述电压偏移值由在所述电压偏移块的所述控制输入端接收的偏移码来编程；
具有多个控制输出端的电压偏移寄存器，每个所述控制输出端耦合到所述电压偏移块的对应的控制输入端，其中所述电压偏移寄存器被配置成保存用于每个电压偏移块的偏移码，并在耦合到所选择的电压偏移块的控制输出端处提供所述偏移码，所述偏移码对所选择的电压偏移块的电压偏移值进行编程；以及
电压裕度提示寄存器，其被配置为向操作系统提供电压裕度的排序，而不向操作系统提供与所述多核处理器的每个核心相关联的电压裕度的实际值，其中所述电压裕度的排序基于与所述电压偏移寄存器相关联的所述电压偏移值，其中所述操作系统使用所述电压裕度的排序作为参数来确定使所述多核处理器的核心停车或增加所述多核处理器的核心。
16.根据权利要求15的系统，其中第一处理器核心接收频率F_核心(1)，并且其中，所述第一处理器核心具有在第一减小电压电平处的用于所述频率F_核心(1)的稳定操作点，所述第一减小电压电平等于所述供给电压电平和第一电压偏移值之间的差，并且其中，保存在所述电压偏移寄存器中的第一偏移码对耦合到所述第一处理器核心的第一电压偏移块进行编程，以按照所述第一电压偏移值来偏移所述供给电压电平，从而输出所述第一减小电压电平。
17.根据权利要求15的系统，其中第一处理器核心接收第一频率F_核心(1)，其中所述第一处理器核心具有在第一减小电压电平处的用于所述第一频率F_核心(1)的稳定操作点，所述第一减小电压电平等于所述供给电压电平和第一电压偏移值之间的差，并且其中，保存在所述电压偏移寄存器中的第一偏移码对耦合到所述第一处理器核心的第一电压偏移块进行编程，以按照所述第一电压偏移值来偏移所述供给电压电平，从而输出所述第一减小电压电平，并且其中第二处理器核心接收第二频率F_核心(2)，其中所述第二处理器核心具有在第一增大电压电平处的用于所述第二频率F_核心(2)的稳定操作点，所述第一增大电压电平等于所述供给电压电平与第二电压偏移值之和，并且其中保存在所述电压偏移寄存器中的第二偏移码对耦合到所述第二处理器核心的第二电压偏移块进行编程，以按照所述第二电压偏移值来偏移所述供给电压电平，从而输出所述第一增大电压电平。
18.根据权利要求15所述的系统，还包括：
设置在所述多核处理器上的集成稳压器，所述集成稳压器输出所述供给电压电平。
CN201180075964.7A 2011-12-29 2011-12-29 单核心电压裕度 Expired - Fee Related CN104126160B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067704 WO2013101016A1 (en) 2011-12-29 2011-12-29 Individual core voltage margining

Publications (2)

Publication Number Publication Date
CN104126160A CN104126160A (zh) 2014-10-29
CN104126160B true CN104126160B (zh) 2017-05-24

Family

ID=48698256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180075964.7A Expired - Fee Related CN104126160B (zh) 2011-12-29 2011-12-29 单核心电压裕度

Country Status (5)

Country Link
US (1) US9417676B2 (zh)
EP (1) EP2798435B1 (zh)
CN (1) CN104126160B (zh)
TW (1) TWI630475B (zh)
WO (1) WO2013101016A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106124963B (zh) * 2016-06-28 2018-11-30 迈普通信技术股份有限公司 电压裕度的可靠性测试装置及测试方法
KR20180055143A (ko) 2016-11-16 2018-05-25 삼성전자주식회사 시스템 온 칩, 이를 포함하는 장치 및 이의 구동 방법
US11543872B2 (en) * 2019-07-02 2023-01-03 Microsoft Technology Licensing, Llc Dynamically adjusting device operating voltage based on device performance
US11747852B2 (en) * 2019-12-23 2023-09-05 Advanced Micro Devices, Inc. Method and apparatus for maintaining stable operation of servers in a data center

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216907A (zh) * 2008-11-20 2011-10-12 国际商业机器公司 确定计算机系统的确定性性能提升能力

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697952B1 (en) * 2000-07-24 2004-02-24 Dell Products, L.P. Margining processor power supply
US6948079B2 (en) * 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US7739536B2 (en) * 2004-04-02 2010-06-15 Hewlett-Packard Development Company, L.P. Intelligent frequency and voltage margining
US7284137B2 (en) * 2004-06-29 2007-10-16 Intel Corporation System and method for managing power consumption within an integrated circuit
KR101108397B1 (ko) 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
WO2007077516A1 (en) * 2006-01-06 2007-07-12 Koninklijke Philips Electronics, N.V. Power aware dynamic scheduling in multiprocessor system employing voltage islands
US7389195B2 (en) * 2006-03-31 2008-06-17 International Business Machines Corporation Uniform power density across processor cores at burn-in
CN101071329A (zh) * 2006-05-11 2007-11-14 乐金电子（昆山）电脑有限公司 多核处理器的电源控制装置及其方法
US7721119B2 (en) 2006-08-24 2010-05-18 International Business Machines Corporation System and method to optimize multi-core microprocessor performance using voltage offsets
US7665005B2 (en) * 2006-08-25 2010-02-16 Intel Corporation In situ processor margin testing
US7793125B2 (en) 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US20090235108A1 (en) * 2008-03-11 2009-09-17 Gold Spencer M Automatic processor overclocking
TWI474159B (zh) * 2008-09-05 2015-02-21 Via Tech Inc 多處理器系統及其進入省電模式方法
GB2472050B (en) * 2009-07-22 2013-06-19 Wolfson Microelectronics Plc Power management apparatus and methods
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216907A (zh) * 2008-11-20 2011-10-12 国际商业机器公司 确定计算机系统的确定性性能提升能力

Also Published As

Publication number Publication date
WO2013101016A1 (en) 2013-07-04
TW201346522A (zh) 2013-11-16
EP2798435B1 (en) 2018-09-19
CN104126160A (zh) 2014-10-29
EP2798435A4 (en) 2015-09-09
TWI630475B (zh) 2018-07-21
EP2798435A1 (en) 2014-11-05
US20130254569A1 (en) 2013-09-26
US9417676B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
US7454632B2 (en) Reducing computing system power through idle synchronization
CN109885343B (zh) 一种控制器低功耗启动方法、装置、计算机设备及存储介质
TWI439848B (zh) 操作具有複數個計算單元之電腦系統之方法及計算裝置
US9696771B2 (en) Methods and systems for operating multi-core processors
RU2436144C2 (ru) Адаптивное управление энергопотреблением
CN109739563B (zh) 终端的控制方法、装置、系统及存储介质
TWI518587B (zh) 於不對稱多處理器系統中的核心切換加速之技術
JP2024024042A (ja) プロセッサの最適スロットルのためのシステム、機器、及び方法
US9098274B2 (en) Methods and apparatuses to improve turbo performance for events handling
DE102018125236A1 (de) System, Vorrichtung und Verfahren zum Selbsstest vor Ort in einem Diagnose-Ruhezustand
CN104126160B (zh) 单核心电压裕度
US11703931B2 (en) Application profiling for power-performance management
CN105718024A (zh) 提供每内核电压和频率控制
TWI564810B (zh) 多核心處理器之晶粒內差異特性化技術
CN111566590A (zh) 用于基于温度规格的可控处理器配置的系统、装置和方法
CN104731614B (zh) 一种在开机过程中快速加载数据的方法及装置
US10620966B2 (en) Method to coordinate system boot and reset flows and improve reliability, availability and serviceability (RAS) among multiple chipsets
TWI705324B (zh) 動態地分配和優化電力資源的方法及系統、以及非暫態性機器可讀媒體
US9110716B2 (en) Information handling system power management device and methods thereof
US8108662B2 (en) Checkpointing a hybrid architecture computing system
CN100375023C (zh) 自动改变计算机启动顺序的实现方法
US20240004645A1 (en) Intermediate Representation Controller Circuit for Selecting Hardware Compute Units to Process Microcode According to Identified Intermediate Representation Primitives
AlLee Green Microprocessor and Server Design
CN105807887B (zh) CPU和SoC桥片构架的节能型系统、处理装置及方法
US8046608B2 (en) Method and system for managing power supply to at least one device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170524

Termination date: 20191229