CN107068753A - 通过部分熔化升高的源极‑漏极的晶体管的脉冲激光退火工艺 - Google Patents

通过部分熔化升高的源极‑漏极的晶体管的脉冲激光退火工艺 Download PDF

Info

Publication number
CN107068753A
CN107068753A CN201610979130.3A CN201610979130A CN107068753A CN 107068753 A CN107068753 A CN 107068753A CN 201610979130 A CN201610979130 A CN 201610979130A CN 107068753 A CN107068753 A CN 107068753A
Authority
CN
China
Prior art keywords
semi
conducting material
dopant
activation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610979130.3A
Other languages
English (en)
Other versions
CN107068753B (zh
Inventor
J·詹森
T·加尼
M·刘
H·肯内尔
R·詹姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201610979130.3A priority Critical patent/CN107068753B/zh
Priority claimed from CN201180075630.XA external-priority patent/CN103999199B/zh
Publication of CN107068753A publication Critical patent/CN107068753A/zh
Application granted granted Critical
Publication of CN107068753B publication Critical patent/CN107068753B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种包括部分熔化的提高半导体源极/漏极的非平面晶体管，所述提高半导体源极/漏极被设置在半导体鳍状物的相对端上，其中，栅极堆叠设置于所述相对端之间。所述的升高的半导体源极/漏极包括处于熔化深度以上的超活化掺杂剂区以及处于熔化深度以下的活化掺杂剂区。超活化掺杂剂区具有比活化掺杂剂区更高的活化掺杂剂浓度和/或具有在整个熔化区域内恒定的活化掺杂剂浓度。在衬底上形成鳍状物，并且在所述鳍状物的设置在沟道区的相对侧的区域上沉积半导体材料或半导体材料堆叠，以形成升高的源极/漏极。执行脉冲激光退火，以仅熔化所沉积的半导体材料的处于熔化深度以上的部分。

Description

通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火 工艺
本申请是申请日为2011年12月19日、发明名称为“通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺”的专利申请201180075630.X的分案申请。
技术领域
本发明的实施例涉及晶体管，更具体而言，涉及对晶体管的升高的源极和/或升高的漏极的激光退火。
背景技术
尽管用于晶体管源极和/或漏极(即源极/漏极)的形成的激光“熔化”退火工艺是已知的，但是它们在大体积逻辑器件制造中并不典型。脉冲激光退火工艺的一种可预见的应用是使源极/漏极内的半导体材料熔化。相对于其他形式的不使半导体熔化的退火，熔化物有利地提高了掺杂剂的活化，由此改善了晶体管的参数，例如，外电阻(Rext)、比接触电阻(Rc)等。之所以有可能在平面架构内存在熔化物，部分原因在于晶体半导体衬底或者有可能是绝缘场电介质包围了所述源极/漏极的侧面，从而形成了能够容纳熔化物的“碗”。
对于(例如)其中形成了半导体鳍状物结构的非平面架构而言，通常使源极/漏极较周围提高，因而激光熔化退火能够使得升高的源极/漏极发生流动，从而失去其预期形状、与晶体管沟道区的结构关系和/或与晶体管沟道区的电连续性。
因此，能够通过激光退火得益于较高的源极/漏极掺杂剂活化的非平面架构以及用于执行这样的激光退火的技术是有利的。
附图说明
本发明的实施例是通过举例的方式而非限制的方式进行例示的，并在结合附图考虑时，能够参考下述详细说明被更加充分地理解。
图1A是根据实施例的具有升高的源极和漏极的非平面晶体管的截面等角图例；
图1B是根据实施例的具有升高的源极和漏极的非平面晶体管的截面等角图例；
图2A、2B和2C是根据实施例的升高的源极/漏极的截面图例；
图3是根据实施例的升高的源极/漏极的掺杂剂分布曲线；
图4是示出了根据实施例的制造具有升高的源极和漏极的非平面晶体管的方法的流程图；
图5是示出了根据实施例的仅对升高的源极/漏极的部分激光退火的方法的流程图；
图6A、6B、6C、6D、6E、6F是说明根据实施例的仅对半导体层的在升高的源极/漏极中的部分进行激光退火的方法的流程图；
图7A、7B和7C是示出了根据实施例的对半导体堆叠在升高的源极/漏极内中的所有半导体层中的部分半导体层进行激光退火的方法的流程图；以及
图8是根据实施例的采用文中所描述的非平面晶体管的移动计算系统的功能框图。
具体实施方式
在下述说明中，阐述了很多细节，但是对于本领域技术人员而言可以在没有这些具体细节的情况下实践本发明是显而易见的。在一些情况下，以方框图的形式而非详细的形式示出了公知的方法和器件，以避免对本发明造成混淆。在整个本说明书中引用的“实施例”是指在本发明的至少一个实施例中包含了结合所述实施例描述的特定的特征、结构、功能或特点。因而，在贯穿本说明书的多出出现的术语“在实施例中”不必指本发明的同一实施例。此外，可以在一个或多个实施例中通过任何适当的方式结合所述特定的特征、结构、功能或特点。例如，只要是在与第一实施例和第二实施例不相互排斥的情况下，就可以使这两个实施例相结合。
文中可能采用术语“耦合”和“连接”连同其派生词描述部件之间的结构关系。应当理解，其并非旨在使这些词语作为彼此的同义词。相反，在具体的实施例中，可以采用“连接”指示两个或更多个元件相互直接物理或电接触。可以采用“耦合”指示两个或更多个元件相互直接或者间接(具有处于其间的其他居间元件)物理或电接触，和/或两个或更多元件相互协同工作或交互(例如，具有因果关系)。
文中采用的词语“在……之上”、“在……之下”、“在……之间”和“上面”是指一个材料层相对于其他层的相对位置。因而，例如，设置在另一层之上或者之下的一个层可以与所述的另一层直接接触，或者可以具有一个或多个居间层。此外，设置在两个层之间的一个层可以与所述的两个层直接接触，或者可以具有一个或多个居间层。相反，第二层“上面”的第一层与该第二层直接接触。
文中描述了非平面晶体管的实施例，其包括设置在半导体鳍状物的相对的端上的被部分熔化了的升高的半导体源极/漏极，其中，栅极堆叠设置于所述相对的端之间。所述升高的半导体源极/漏极包括处于熔化深度以上的超活化掺杂剂区以及处于熔化深度以下的活化掺杂剂区。超活化掺杂剂区具有比活化掺杂剂区更高的活化掺杂剂浓度和/或具有在整个熔化区域内恒定的活化掺杂剂浓度。制作方法包括在衬底上形成鳍状物，并在所述鳍状物的设置在沟道区的相对的侧的区域上沉积半导体材料或半导体材料堆叠，以形成升高的源极/漏极。执行脉冲激光退火，从而仅使所沉积的半导体材料的处于熔化深度以上的部分熔化。使超活化区域包含到对应的范围不足整个升高的源极/漏极的熔化深度限制了升高的源极/漏极的半导体材料完整性的损失。即使没有通过激光退火使升高的源极/漏极区域全部熔化，也已经发现在一些实施例中，形成于熔化深度以上的超活化区域相对于只具有常规掺杂剂活化的升高的源极/漏极改善了晶体管参数，例如Rc。
可以将本发明的实施例应用于具有升高的源极/漏极的平面或非平面MOS-FET(即finFET)。例如，具有三维架构的器件，例如，三栅极或多栅极器件可以利用文中描述的属性和技术。图1A是根据实施例的具有升高的源极和漏极的非平面(三栅极)晶体管100的截面等角图例。晶体管100设置在体块衬底101上，所述衬底可以是任何常规材料，例如其可以是但不限于单晶硅、锗、III-V化合物半导体(例如，GaAs、InP等)、III族氮化物化合物半导体(例如，GaN)或蓝宝石。在替代的实施例中，如本领域公知的，利用绝缘体上半导体(SOI)衬底。
非平面晶体管100包括半导体鳍状物103(例如，主要包括单晶硅)，鳍状物103具有相对的侧壁103A、103B和顶表面103C。场隔离电介质102(例如，二氧化硅)与鳍状物侧壁103A、103B的一部分邻接。至少围绕鳍状物103的侧壁103A、103B形成栅极电极堆叠106，以形成半导电沟道区204(在图1B中示出)。
将源极/漏极110A设置到鳍状物103的相对的端处，其位于栅极电极堆叠106的两侧上，通过栅极隔离间隔体114的居间对将所述栅极电极堆叠间隔开。通过沉积在鳍状物103的一个或多个表面上的至少一种半导体材料使源极/漏极110A从鳍状物103“提高”。在图1A中，升高的源极/漏极包括沉积在相对的鳍状物侧壁103A、103B的每者上以及顶部鳍状物表面103C上的掺杂剂活化半导体材料120A。图1B是根据另一个实施例的具有升高的源极/漏极110B的非平面晶体管200的等角图例，其中，升高的源极/漏极包括仅沉积在顶部鳍状物表面103C上的经活化的第一半导体材料140，因为半导体鳍状物103被凹陷到场隔离电介质102以下。
回到图1A，在实施例中，升高的源极/漏极110A主要包括匀质的半导体材料。在一个这样的实施例中，升高的源极/漏极110A基本上由硅构成(例如，与鳍状物103相同)，或者基本上由硅锗(SiGe)合金或者任何其他已知的化合物半导体构成。升高的源极/漏极110A包括电性活化的掺杂剂(例如，对于NMOS器件是n型的，对于PMOS器件是p型的)。在示范性实施例中，鳍状物103的设置在升高的源极/漏极110A以下的部分也包括电性活化掺杂剂。
对于图1A所示的实施例而言，尽管升高的源极/漏极110A具有匀质半导体材料，但是在被设置到熔化深度115B以下的活化半导体材料120A和被设置到熔化深度115B以上的超活化半导体材料125之间存在活化掺杂剂浓度的区别。因此，熔化深度115B表示升高的源极/漏极110A内的处于已经受到激光退火的所沉积的半导体材料和尚未受到激光退火因而只是活化而未超活化的所沉积的半导体材料之间的界面。熔化深度115B可以发生变化，从而使升高的源极/漏极的包含超活化半导体材料125的相对比例可以发生变化。但是，在示范性实施例中，熔化深度115B不与鳍状物103的表面上的任何点吻合。像这样，在熔化深度115B不与鳍状物103发生接触的情况下，超活化半导体材料125完全包含在作为升高的源极/漏极110A的所沉积的半导体材料内。
图3是根据实施例的表示作为升高的源极/漏极内的深度的函数的升高的源极/漏极的活化掺杂剂分布(例如，cm-3)的曲线图。一般而言，图3代表在任何入射铣角(millingangle)上取得的进入升高的源极/漏极110A的深度的分布曲线，但是可以预计绝对深度和掺杂剂浓度能够在用于对升高的源极/漏极110A进行掺杂的技术和铣削路径等的基础上发生变化。如图所示，在与熔化深度115B对应的分界315B以上，存在陡峭的箱形掺杂剂分布曲线325，其基本上贯穿超活化半导体材料125的厚度恒定。所述活化掺杂剂浓度不是超活化半导体材料125内的深度的函数，因为通过激光熔化退火实现了均衡。在分界315B处，存在掺杂剂分布曲线的不连续性，在该处箱形掺杂剂分布曲线325满足活化半导体材料120A内的常规固态扩散受限掺杂剂分布曲线320A。如图所示，在活化半导体材料120A内，掺杂剂分布曲线是升高的源极/漏极内的深度的函数。在示范性实施例中，活化掺杂剂的浓度在超活化半导体材料125内也比在活化半导体材料120A内高。
在实施例中，升高的源极/漏极包括由两种或更多种截然不同的半导体材料构成的沉积半导体堆叠。在实施例中，至少部分地利用所述截然不同的半导体材料区分升高的源极/漏极内的熔化温度。一般而言，最低熔化温度半导体将是沉积半导体堆叠的顶层，最高熔化温度半导体将是沉积半导体堆叠的底层，以确保通过所述最高熔化温度半导体将最低熔化温度半导体的熔化物包含在升高的源极/漏极110A内。
图1B示出了一个示范性实施例，其中，升高的源极/漏极110B包括活化的第一半导体材料140和超活化第二半导体材料150B，其中，第一和第二半导体材料是不同的，以使得第二半导体材料的熔化温度低于第一半导体材料的熔化温度。一般而言，选作第一和第二半导体材料的半导体材料可以是任何具有充分的熔化温度差异以适应将熔化深度限制到鳍状物表面(例如，图1B中的103C)以上的某处的目标的半导体材料。在一个示范性实施例中，活化的第一半导体材料140基本上由硅构成，而超活化的第二半导体材料150B基本上由GaAs构成。在另一个示范性实施例中，获得的第一半导体材料140基本上由InP构成，而超活化的第二半导体材料150B基本上由GaP构成。在另一个示范性实施例中，活化的第一半导体材料140主要包含硅，而超活化的第二半导体材料150B主要包含SiGe。
熔化深度115B具有取决于用于将激光熔化退火控制到升高的源极/漏极的某一部分的方法的形态。图2A、2B和2C是根据实施例的升高的源极/漏极的截面图例。在所述示范性图例中，所述截面基本上沿图1A和图1B所示的a-a'平面贯穿源极/漏极。在对应于图2A和2B的实施例中，预先无定形化的注入设定匀质沉积的半导体材料内的熔化深度115B。
在将共形等离子体230B用于预先无定形化注入的图2A中，将无定形化物种(例如，硅、锗、氙等)共形注入到无定形化深度115A，该深度基本上与升高的源极/漏极区域的外表面共形。如图2A所示，无定形化区域120B形成了具有基本上恒定的厚度(即，10％以内)的壳。在示范性实施例中，预先无定形化注入条件使得无定形化深度115A不与半导体鳍状物103接触(即，并非所有的活化半导体材料120A都被无定形化)。值得注意的是，等离子体注入的保形性能够使无定形化的区域120B接触场隔离电介质102，其可以有利地降低接触电阻，其中，接触金属将因而裹覆升高的源极/漏极，并且也与场隔离电介质102接触。如图2A进一步所示的，在紧随脉冲激光退火(hv)之后，无定形化区域120B变为超活化半导体材料125，其中，熔化深度115B遵循无定形化深度115A。
在利用射束线预先无定形化注入230A的图2B中，非共形的无定形化区域120B形成了具有基本恒定的深度或厚度的帽，其中，注入相对于升高的源极/漏极的外表面对称。或者，在注入条件非对称(例如，具有高入射角)的情况下，无定形化区域120B可以具有变化的深度或厚度。值得注意的是，射束线注入的非保形性限定了离开场隔离电介质102的无定形化区域120B。如图2B进一步所示，在紧随脉冲激光退火(hv)之后，无定形化区域120B再次变为超活化半导体材料125，其具有遵循无定形化深度115A的熔化深度115B。
在对应于图2C的实施例中，在原沉积(as-deposited)的半导体层中的不同成分设定了熔化深度115B。对于这样的实施例而言，利用外延生长工艺设定熔化深度115B，其中，采用生长条件定义第一半导体材料140和第二半导体材料150A之间的界面的形态，所述第二半导体材料150A在熔化时将变成超活化第二半导体材料150B。此外，在实施例中，在沉积第二半导体材料150A之前蚀刻第一半导体材料140可以提供对接下来的熔化物的进一步控制。
图4是示出了根据实施例的制作具有升高的源极和漏极的非平面晶体管的方法400的流程图。方法400开始于接收衬底，例如，硅或SOI衬底，如文中别处所述。在操作410中，在衬底上形成鳍状物。可以在操作410中利用本领域已知的任何常规方法形成所述鳍状物。例如，可以形成两个浅的沟槽隔离(STI)区域，之后使所述STI区域凹陷，以露出设置于其间的鳍状物。在另一个示范性实施例中，对SOI晶片中的硅层的部分进行掩模操作，以形成所述鳍状物。而且在操作410中，可以在鳍状物的沟道区之上形成栅极堆叠(牺牲的或者永久的)(例如，图1A、1B中的栅极堆叠106)。
在操作415，将半导体材料沉积到所述鳍状物上，从而在所述鳍状物内的沟道区的相对侧形成升高的源极/漏极区域。可以在操作415中利用适于形成升高的源极/漏极的目的的任何已知的半导体材料沉积技术。在一个示范性实施例中，利用选择性化学气相沉积(CVD)或分子束外延工艺在露出的鳍状物表面之上沉积多晶半导体材料。在另一个示范性实施例中，所述CVD或MBE工艺采用与所述鳍状物具有相同结晶度(例如，单晶并且具有相同的结晶取向)的半导体材料在露出的鳍状物表面上形成了晶体半导体材料。
在操作430，执行激光退火，以仅熔化升高的源极/漏极的所沉积的半导体材料的处于熔化深度以上的部分。可以采用任何已知的适于源极/漏极活化的激光退火工艺。在一个实施例中，采用具有常规波长、能流和脉冲频率的脉冲激光。在操作430之后，在操作450中通过本领域的标准实践完成所述晶体管。
图5是示出了根据实施例的仅对升高的源极/漏极的一部分激光退火的方法500的流程图。所述方法500开始于运算401和410，如文中别处所述。紧随操作410之后，在一个实施例中，方法500进行至操作415A，其中，在所述鳍状物上沉积单一半导体材料，以形成升高的S/D区域(或者至少在沉积多种半导体材料的情况下，其成分差异不会提供显著的熔化温度差异)。对于这一实施例而言，在操作540中，执行预先无定形化注入，从而使所沉积的半导体材料的部分无定形化直到注入深度(例如，如图2A、2B所示)。根据所述实施例，所述预先无定形化注入可以是射束线离子注入、成角度的注入或者共形等离子体注入中的任何一者。在紧随预先无定形化注入之后，基本上如文中别处所述执行激光熔化操作542，从而仅使在操作415A中沉积的半导体材料的预先无定形化部分熔化。
在另一实施例中，方法500从操作410进行至操作415B，其中，在所述鳍状物上沉积半导体材料堆叠，以形成升高的源极/漏极。在操作415B的一个实施例中，在所述鳍状物上沉积第一半导体材料，在第一半导体材料之上沉积具有不同成分的第二半导体材料。第一半导体材料的熔化温度高于第二半导体材料的熔化温度(例如，至少高100℃，优选高200℃或更高)。在操作415B之后，在操作543中执行激光退火，从而熔化顶部所沉积的半导体材料，而不熔化下层第一半导体材料。之后，方法500在操作450中结束，如前所述。
图6A、6B、6C、6D、6E、6F是说明根据实施例的仅对半导体层的在升高的源极/漏极中的部分进行激光退火的方法的流程图，其中，所述的升高的源极/漏极包括具有基本上均匀的熔化温度的单一半导体材料。
图6A示出了第一实施例，其中，方法601开始于操作415A，其在鳍状物上沉积单一半导体材料(例如，硅、锗、SiGe、GaAs、GaP等)以形成升高的源极/漏极。在操作660中，采用本领域的任何常规源极/漏极注入技术执行源极/漏极注入。例如，在NMOS晶体管中，可以在操作660中注入诸如磷或砷的N型掺杂剂。或者，在PMOS晶体管中，可以在操作660中注入诸如硼的P型掺杂剂。在操作665中，执行活化退火，从而将升高的源极/漏极区域内的掺杂剂(例如，在操作660中注入的那些掺杂剂)电性活化。在实施例中，所述活化退火是熔炉热退火、快速热退火、微波退火、闪光退火(flash anneal)或亚熔化激光退火(sub-melt laseranneal)的至少其中之一，在亚熔化激光退火中，常规温度和退火时间不会使得升高的源极/漏极熔化。之后，在操作540中执行预先无定形化注入，其基本如文中别处所述。如文中别处所述，之后，在操作542中执行仅熔化所沉积的半导体材料的预先无定形化的部分的脉冲激光退火。紧随操作542之后，升高的源极/漏极包括设置在活化半导体层之上的超活化半导体材料。
图6B示出了第二实施例，其中，方法602开始于操作415A，其在鳍状物上沉积单一半导体材料(例如，硅、锗、SiGe、GaAs、GaP等)以形成升高的源极/漏极。在操作660中，采用本领域的任何常规源极/漏极注入技术执行源极/漏极注入。例如，在NMOS晶体管中，可以在操作660中注入诸如磷或砷的N型掺杂剂。或者，在PMOS晶体管中，可以在操作660中注入诸如硼的P型掺杂剂。在操作665中，执行活化退火，从而将升高的源极/漏极区域内的掺杂剂(例如，在操作660中注入的那些掺杂剂)电性活化。之后，在操作540中执行预先无定形化注入，其基本如文中别处所述。接下来，在操作667中执行补充注入。补充诸如或不足注入可以是与源极/漏极注入操作660过程中注入的物种相同或不同的物种。补充注入可以起到提高活化的提高源极/漏极的一部分内的掺杂剂浓度的作用。如文中别处所述的，在紧随补充注入操作667之后，在操作542中执行仅熔化所沉积的半导体材料的预先无定形化的部分的脉冲激光退火。紧随操作542之后，升高的源极/漏极包括设置在活化半导体层之上的超活化半导体材料。
图6C示出了第三实施例，其中，方法603开始于操作670，其在鳍状物上沉积原位掺杂的单一半导体材料(例如，硅、锗、SiGe、GaAs、GaP等)，以形成升高的源极/漏极。可以在操作670中利用本领域已知的任何可在半导体CVD过程中用作掺杂剂来源的CVD原料气。在示范性实施例中，方法603进行至活化退火操作665。执行活化退火，从而使升高的源极/漏极内的原位沉积的掺杂剂电性活化。但是，根据沉积过程，原位沉积的掺杂剂可能已经受到了电性活化，在这种情况下，不采用活化退火操作665。在图6C中通过虚线框示出了活化退火操作665。之后，在操作540中执行预先无定形化注入，其基本如文中别处所述。如文中别处所述，之后，在操作542中执行仅熔化所沉积的半导体材料的预先无定形化的部分的脉冲激光退火。紧随操作542之后，升高的源极/漏极包括设置在活化半导体层之上的超活化半导体材料。
图6D示出了第四实施例，其中，方法604开始于操作670，其在鳍状物上沉积原位掺杂的单一半导体材料(例如，硅、锗、SiGe、GaAs、GaP等)，以形成升高的源极/漏极。尽管经过了原位掺杂，但是方法604还是进行至操作660，在该操作660中执行源极/漏极注入，如文中别处所述。所述源极/漏极注入操作660补充源极/漏极掺杂剂，从而将掺杂剂浓度增强到超出原位掺杂中可能的程度。之后，方法604进行至活化退火操作665，其在所述示范性实施例中是有必要的，从而使在操作660中注入的源极/漏极掺杂剂活化。在紧随活化退火之后，在操作540中执行预先无定形化注入，其基本上如文中别处所述。如文中别处所述，之后，在操作542中执行仅熔化所沉积的半导体材料的预先无定形化的部分的脉冲激光退火。紧随操作542之后，升高的源极/漏极包括设置在活化半导体层之上的超活化半导体材料。
图6E示出了第五实施例，其中，方法605开始于操作670，其在鳍状物上沉积原位掺杂的单一半导体材料(例如，硅、锗、SiGe、GaAs、GaP等)，以形成升高的源极/漏极。在所述示范性实施例中，所述方法605进行至任选的活化退火操作665。在紧随活化退火之后，在操作540中执行预先无定形化注入，其基本上如文中别处所述，之后执行补充注入操作667。补充注入可以起到提高活化的提高源极/漏极的一部分内的掺杂剂浓度的作用。如文中别处所述，在紧随补充注入操作667之后，在操作542中执行仅熔化所沉积的半导体材料的预先无定形化的部分的脉冲激光退火。紧随操作542之后，升高的源极/漏极包括设置在活化半导体层之上的超活化半导体材料，并且将补充掺杂局限于熔化区域。
图6F示出了第六实施例，其中，方法606开始于操作670，其在鳍状物上沉积原位掺杂的单一半导体材料(例如，硅、锗、SiGe、GaAs、GaP等)，以形成升高的源极/漏极。尽管经过了原位掺杂，但是方法606还是进行至操作660，在该操作660中执行源极/漏极注入，如文中别处所述。所述源极/漏极注入操作660补充源极/漏极掺杂剂，从而将掺杂剂浓度增强到超出原位掺杂中可能的程度。之后，方法606进行至活化退火操作665，其在所述示范性实施例目的在于使在操作660中注入的源极/漏极掺杂剂活化。在紧随活化退火之后，在操作540中执行预先无定形化注入，其基本上如文中别处所述。在操作667，执行补充注入，以进一步提高掺杂剂浓度和/或注入第二物种，所述第二物种与原位沉积的物种和在操作660中被注入的物种的至少其中之一不同。如文中别处所述，之后，在操作542中执行仅熔化所沉积的半导体材料的预先无定形化的部分的脉冲激光退火。紧随操作542之后，升高的源极/漏极包括设置在活化半导体层之上的超活化半导体材料，其再一次将补充掺杂局限于熔化区域。照此，可以认为方法606是方法604和方法605的结合。
图7A、7B和7C是示出了根据实施例的对半导体堆叠在升高的源极/漏极中的所有半导体层中的部分半导体层进行激光退火的方法的流程图。
在图7A中，方法701开始于在操作415B中在鳍状物上沉积半导体材料堆叠，以形成升高的源极/漏极，如文中别处所述。在一个示范性实施例中，首先沉积硅层，随后是GaAs层。在另一个示范性实施例中，首先沉积硅层，随后是SiGe层。在另一个示范性实施例中，首先沉积InP层，随后是GaP层。在所述示范性实施例中，方法701进行至任选的活化退火操作665。执行活化退火，从而使升高的源极/漏极内的任何原位沉积的掺杂剂电性活化。但是，根据操作415B中的沉积过程，原位沉积的掺杂剂可能已经受到了电性活化，在这种情况下，不采用活化退火操作665。在操作543中，执行脉冲激光退火，从而在不使堆叠的所有层熔化的情况下(例如，在不使底部半导体层熔化的情况下)使沉积半导体堆叠的(一个或多个)顶层熔化。在一个示范性实施例中，在使底层的硅层保持不熔化的同时使GaAs层熔化。在另一个示范性实施例中，在使底层的硅层保持不熔化的同时使SiGe层熔化。在另一个示范性实施例中，在使底层的InP层保持不熔化的同时使GaP层熔化。
在图7B中，方法702开始于在操作415B上在鳍状物上沉积半导体材料堆叠，以形成升高的源极/漏极，如针对方法701所述。方法702进行至操作660，在所述操作中执行源极/漏极注入，如文中别处所述。所述源极/漏极注入操作660补充源极/漏极掺杂剂，从而将掺杂剂浓度增强到超出在操作415B的堆叠沉积过程中可能的程度。之后，方法702进行至活化退火操作665，其在所述示范性实施例中目的在于使在操作660中注入的源极/漏极掺杂剂活化。在操作543中，执行脉冲激光退火，从而在不使堆叠的所有层熔化的情况下(例如，在不使底部半导体层熔化的情况下)使沉积半导体堆叠的(一个或多个)顶层熔化，如针对方法701所述。
在图7C中，方法703开始于在操作415B上在鳍状物上沉积半导体材料堆叠，以形成升高的源极/漏极，如针对方法701所述。在所述示范性实施例中，方法703进行至任选的活化退火操作665。执行活化退火，从而使升高的源极/漏极内的任何原位沉积的掺杂剂电性活化。但是，根据操作415B中的沉积过程，原位沉积的掺杂剂可能已经受到了电性活化，在这种情况下，不采用活化退火操作665。在操作667中，执行补充注入，从而进一步提高掺杂剂浓度和/或注入第二物种，所述第二物种与原位沉积的物种的至少其中之一不同。在操作543中，执行脉冲激光退火，从而在不使堆叠的所有层熔化的情况下(例如，在不使底部半导体层熔化的情况下)使沉积半导体堆叠的(一个或多个)顶层熔化，如针对方法701所述。
图8示出了根据本发明的一种实现的计算装置1000。计算装置1000容纳板1002。板1002可以包括若干部件，其包括但不限于处理器1004以及至少一个通信芯片1006。将处理器1004物理和电耦合至板1002。在一些实施方式中，还将至少一个通信芯片1006物理和电耦合至板1002。在其他的实施方式中，通信芯片1006是处理器1004的部分。
根据其应用，计算装置1000可以包括其他部件，这些部件可以物理和电耦合至板1002，也可以不存在这样的耦合。所述的其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码译码器、视频编译码器、功率放大器、全球定位系统(GPS)装置、指南针、加速度计、陀螺仪、扬声器、摄像机和大容量存储装置(例如，硬盘驱动器、紧致磁盘(CD)、数字通用盘(DVD)等)。
通信芯片1006能够实现无线通信，从而完成往返于计算装置1000的数据传送。“无线”一词及其派生词可以用来描述利用调制电磁辐射通过非固态介质进行数据通信的电路、装置、系统、方法、技术、通信信道等。该词并非暗示相关装置不含有任何布线，但是在一些实施例中它们可能不含有。通信芯片1006可以实现若干无线标准或协议中的任何标准或协议，其包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的衍生物以及任何其他被称为3G、4G、5G和更高代的无线协议。计算装置1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于较短范围的无线通信，例如，Wi-Fi，蓝牙和第二通信芯片1006可以专用于较长范围的无线通信，例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
计算装置1000的处理器1004包括封装在处理器1004内的集成电路裸片。在本发明的一些实施方式中，处理器的集成电路裸片包括一个或多个器件，例如，采用升高的源极/漏极的局部熔化形成的非平面晶体管。“处理器”一词可以指任何对来自寄存器和/或存储器的电子数据进行处理从而将该电子数据变换为其他可以存储在寄存器和/或存储器内的其他电子数据的装置或装置的部分。
通信芯片1006还包括封装在通信裸片1006内的集成电路裸片。根据本发明的另一种设施方式，通信芯片的集成电路裸片包括一个或多个器件，例如，采用升高的源极/漏极的局部熔化形成的非平面晶体管。
在其他的实施方式中，容纳在计算装置1000内的另一部件可以包含集成电路裸片，所述集成电路裸片包括一个或多个器件，例如，采用升高的源极/漏极的局部熔化形成的非平面晶体管。
在各种实施方式中，计算装置1000可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级可移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字摄像机、便携式音乐播放器或数字视频记录仪。在其他实施方式中，计算装置1000可以是任何其他处理数据的电子装置。
上述描述是说明性的而非限制性的。例如，尽管附图中的流程图示出了通过本发明的某些实施例而执行的操作的具体顺序，但是应当理解不一定需要这样的顺序(例如，替代实施例可以按照不同的顺序执行操作，结合某些操作，叠加某些操作等)。此外，对于本领域技术人员而言在阅读并理解了上述说明的情况下很多其他实施例将是显而易见的。尽管已经参考具体的示范性实施例描述了本发明，但是应当认识到本发明不限于所描述的实施例，可以采用处于所附权利要求的精神和范围内的修改和变型来实施本发明。因此，应当参考所附权利要求连同该权利要求所覆盖的等同形式的全部范围来确定本发明的范围。

Claims (25)

1.一种晶体管，包括：
半导体衬底，其包括被设置在栅极堆叠之下的沟道区；以及
半导体源极/漏极，其耦合至所述沟道区并被设置在所述沟道区的相对端上，其中，所述栅极堆叠被设置于所述相对端之间，其中，所述半导体源极/漏极包括熔化深度以上的超活化掺杂剂区和所述熔化深度以下的活化掺杂剂区，与所述活化掺杂剂区的活化掺杂剂浓度相比，所述超活化掺杂剂区具有较高的活化掺杂剂浓度。
2.根据权利要求1所述的晶体管，其中，所述超活化掺杂剂区内的所述较高的活化掺杂剂浓度是常数，而活化掺杂剂区内的所述活化掺杂剂浓度不是常数。
3.根据权利要求1所述的晶体管，其中，所述熔化深度不接触所述半导体衬底。
4.根据权利要求1所述的晶体管，其中，所述超活化掺杂剂区是利用第一半导体材料形成的，并且所述活化掺杂剂区是利用第二半导体材料形成的，其中所述第一半导体材料不同于所述第二半导体材料。
5.根据权利要求4所述的晶体管，其中所述第一半导体材料的熔点比所述第二半导体材料的熔点低。
6.一种晶体管，包括：
半导体衬底，其包括被设置在栅极堆叠之下的沟道区；以及
半导体源极/漏极区，其耦合至所述沟道区并被设置在所述沟道区的相对侧上，其中，所述栅极堆叠被设置于所述相对侧之间，其中，所述半导体源极/漏极区包括被设置在第二半导体材料上的第一半导体材料，其中所述第一半导体材料的熔点比所述第二半导体材料的熔点低。
7.根据权利要求6所述的晶体管，其中，所述第一半导体材料与所述第二半导体材料相比具有较高的活化掺杂剂浓度。
8.根据权利要求6所述的晶体管，其中，所述半导体衬底是利用第三半导体材料形成的，其中所述第三半导体材料不同于所述第二半导体材料。
9.根据权利要求6所述的晶体管，其中，所述第一半导体材料和所述第二半导体材料形成在所述沟道区之上。
10.根据权利要求6所述的晶体管，其中，所述第二半导体材料被形成为与所述沟道区直接相邻。
11.一种晶体管，包括：
半导体衬底，其包括被设置在栅极堆叠之下的沟道区，所述半导体衬底是利用第一半导体材料形成的；
形成在所述衬底中并位于所述沟道区的相对侧上的凹陷；
源极/漏极区，其设置在所述凹陷上并耦合至所述沟道区，所述源极/漏极区是利用第二半导体材料形成的，所述第二半导体材料不同于所述第一半导体材料，所述半导体源极/漏极区包括熔化深度以上的超活化掺杂剂区和所述熔化深度以下的活化掺杂剂区，与所述活化掺杂剂区的活化掺杂剂浓度相比，所述超活化掺杂剂区具有较高的活化掺杂剂浓度。
12.根据权利要求11所述的晶体管，其中，所述超活化掺杂剂区内的所述较高的活化掺杂剂浓度是常数，而活化掺杂剂区内的所述活化掺杂剂浓度不是常数。
13.根据权利要求11所述的晶体管，其中，所述熔化深度不接触所述半导体衬底。
14.根据权利要求11所述的晶体管，其中，所述超活化掺杂剂区是利用第三半导体材料形成的，并且所述活化掺杂剂区是利用所述第二半导体材料形成的，其中所述第三半导体材料不同于所述第二半导体材料。
15.根据权利要求14所述的晶体管，其中所述第三半导体材料的熔点比所述第二半导体材料的熔点低。
16.一种非平面晶体管，包括：
半导体鳍状物，其包括被设置在栅极堆叠之下的沟道区；以及
升高的半导体源极/漏极区，其耦合至所述沟道区并被设置在所述鳍状物的相对侧上，其中，所述栅极堆叠被设置于所述相对侧之间，其中，所述升高的半导体源极/漏极区包括被设置在第二半导体材料上的第一半导体材料，其中所述第一半导体材料的熔点比所述第二半导体材料的熔点低，并且其中所述第一半导体材料的最上表面位于所述沟道区的最上表面之上。
17.根据权利要求16所述的非平面晶体管，其中，所述第一半导体材料与所述第二半导体材料相比具有较高的活化掺杂剂浓度。
18.根据权利要求16所述的非平面晶体管，其中，所述半导体鳍状物是利用第三半导体材料形成的，其中所述第三半导体材料不同于所述第二半导体材料。
19.根据权利要求16所述的非平面晶体管，其中，所述第二半导体材料形成在所述沟道区的所述最上表面之上。
20.根据权利要求16所述的非平面晶体管，其中，所述第二半导体材料被形成为与所述沟道区直接相邻。
21.一种非平面晶体管，包括：
半导体鳍状物，其包括被设置在栅极堆叠之下的沟道区，所述半导体鳍状物是利用第一半导体材料形成的；
形成在所述鳍状物中并位于所述沟道区的相对侧上的凹陷；
源极/漏极区，其设置在所述凹陷上并耦合至所述沟道区，所述源极/漏极区是利用第二半导体材料形成的，所述第二半导体材料不同于所述第一半导体材料，所述半导体源极/漏极区包括熔化深度以上的超活化掺杂剂区和所述熔化深度以下的活化掺杂剂区，与所述活化掺杂剂区的活化掺杂剂浓度相比，所述超活化掺杂剂区具有较高的活化掺杂剂浓度。
22.根据权利要求21所述的非平面晶体管，其中，所述超活化掺杂剂区内的所述较高的活化掺杂剂浓度是常数，而活化掺杂剂区内的所述活化掺杂剂浓度不是常数。
23.根据权利要求21所述的非平面晶体管，其中，所述熔化深度不接触所述半导体鳍状物。
24.根据权利要求21所述的非平面晶体管，其中，所述超活化掺杂剂区是利用第三半导体材料形成的，并且所述活化掺杂剂区是利用所述第二半导体材料形成的，其中所述第三半导体材料不同于所述第二半导体材料。
25.根据权利要求24所述的非平面晶体管，其中所述第三半导体材料的熔点比所述第二半导体材料的熔点低。
CN201610979130.3A 2011-12-19 2011-12-19 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺 Expired - Fee Related CN107068753B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610979130.3A CN107068753B (zh) 2011-12-19 2011-12-19 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/US2011/065910 WO2013095340A1 (en) 2011-12-19 2011-12-19 Pulsed laser anneal process for transistors with partial melt of a raised source-drain
CN201610979130.3A CN107068753B (zh) 2011-12-19 2011-12-19 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺
CN201180075630.XA CN103999199B (zh) 2011-12-19 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180075630.XA Division CN103999199B (zh) 2011-12-19 2011-12-19 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺

Publications (2)

Publication Number Publication Date
CN107068753A true CN107068753A (zh) 2017-08-18
CN107068753B CN107068753B (zh) 2020-09-04

Family

ID=48669007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610979130.3A Expired - Fee Related CN107068753B (zh) 2011-12-19 2011-12-19 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺

Country Status (3)

Country Link
US (3) US9006069B2 (zh)
CN (1) CN107068753B (zh)
WO (1) WO2013095340A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068753B (zh) * 2011-12-19 2020-09-04 英特尔公司 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺
US8703556B2 (en) 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
GB2529953B (en) * 2013-06-28 2020-04-01 Intel Corp Nanostructures and nanofeatures with Si (111) planes on Si (100) wafers for III-N epitaxy
KR102073967B1 (ko) * 2013-07-30 2020-03-02 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
US9064797B2 (en) * 2013-08-22 2015-06-23 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for dopant activation using pre-amorphization implantation and microwave radiation
CN105493251A (zh) * 2013-09-27 2016-04-13 英特尔公司 具有多层柔性衬底的非平面半导体器件
US9166044B2 (en) 2013-09-27 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Raised epitaxial LDD in MuGFETs
US9299784B2 (en) * 2013-10-06 2016-03-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with non-linear surface
CN104752213A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9472628B2 (en) * 2014-07-14 2016-10-18 International Business Machines Corporation Heterogeneous source drain region and extension region
US9455196B2 (en) * 2014-11-11 2016-09-27 Varian Semiconductor Equipment Associates, Inc. Method for improving fin isolation
CN107924943B (zh) * 2015-06-17 2021-04-13 英特尔公司 用于半导体器件的面积缩放的竖直集成方案和电路元件架构
US10115624B2 (en) 2016-06-30 2018-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
US10008418B2 (en) 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
US9978872B1 (en) * 2017-03-23 2018-05-22 International Business Machines Corporation Non-polar, III-nitride semiconductor fin field-effect transistor
KR102373630B1 (ko) 2017-05-26 2022-03-11 삼성전자주식회사 반도체 장치
WO2019066958A1 (en) * 2017-09-29 2019-04-04 Intel Corporation IMPROVED CONTACTS OF N-TYPE L-CHANNEL CHANNEL TRANSISTORS
US11227918B2 (en) * 2018-07-31 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Melt anneal source and drain regions

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555439B1 (en) * 2001-12-18 2003-04-29 Advanced Micro Devices, Inc. Partial recrystallization of source/drain region before laser thermal annealing
US20030178670A1 (en) * 2002-03-19 2003-09-25 International Business Machines Corporation Finfet CMOS with NVRAM capability
US6969659B1 (en) * 2004-08-12 2005-11-29 International Business Machines Corporation FinFETs (Fin Field Effect Transistors)
CN101371359A (zh) * 2005-10-28 2009-02-18 Dsm解决方案股份有限公司 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路
CN101414621A (zh) * 2007-10-15 2009-04-22 台湾积体电路制造股份有限公司 半导体装置
US20110068396A1 (en) * 2009-09-24 2011-03-24 International Business Machines Corporation METHOD AND STRUCTURE FOR FORMING HIGH-PERFOMANCE FETs WITH EMBEDDED STRESSORS
US20110169049A1 (en) * 2008-07-06 2011-07-14 Imec Method for Doping Semiconductor Structures and the Semiconductor Device Thereof
CN102194756A (zh) * 2010-03-17 2011-09-21 台湾积体电路制造股份有限公司 鳍式场效晶体管及其制法
CN102208443A (zh) * 2010-03-30 2011-10-05 台湾积体电路制造股份有限公司 半导体元件与其形成方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994104B2 (en) * 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US6365476B1 (en) * 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
US6680250B1 (en) * 2002-05-16 2004-01-20 Advanced Micro Devices, Inc. Formation of deep amorphous region to separate junction from end-of-range defects
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US6855990B2 (en) 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
EP1524684B1 (en) * 2003-10-17 2010-01-13 Imec Method for providing a semiconductor substrate with a layer structure of activated dopants
US7091097B1 (en) * 2004-09-03 2006-08-15 Advanced Micro Devices, Inc. End-of-range defect minimization in semiconductor device
KR100682892B1 (ko) 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법
US7247535B2 (en) * 2004-09-30 2007-07-24 Texas Instruments Incorporated Source/drain extensions having highly activated and extremely abrupt junctions
JP4945900B2 (ja) * 2005-01-06 2012-06-06 ソニー株式会社 絶縁ゲート電界効果トランジスタおよびその製造方法
US20070224785A1 (en) * 2006-03-21 2007-09-27 Liu Mark Y Strain-inducing film formation by liquid-phase epitaxial re-growth
US7795101B2 (en) * 2006-04-03 2010-09-14 United Microelectronics Corp. Method of forming a MOS transistor
US7767509B2 (en) * 2007-03-28 2010-08-03 Intel Corporation Methods of forming a multilayer capping film to minimize differential heating in anneal processes
US8394687B2 (en) * 2007-03-30 2013-03-12 Intel Corporation Ultra-abrupt semiconductor junction profile
US8101487B2 (en) * 2008-05-16 2012-01-24 Nanyang Technological University Method for fabricating semiconductor devices with shallow diffusion regions
US7893492B2 (en) 2009-02-17 2011-02-22 International Business Machines Corporation Nanowire mesh device and method of fabricating same
US9054194B2 (en) * 2009-04-29 2015-06-09 Taiwan Semiconductor Manufactruing Company, Ltd. Non-planar transistors and methods of fabrication thereof
US8084309B2 (en) * 2009-08-17 2011-12-27 International Business Machines Corporation Extremely thin silicon on insulator (ETSOI) complementary metal oxide semiconductor (CMOS) with in-situ doped source and drain regions formed by a single mask
US8169024B2 (en) * 2009-08-18 2012-05-01 International Business Machines Corporation Method of forming extremely thin semiconductor on insulator (ETSOI) device without ion implantation
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8598003B2 (en) * 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
US20110212590A1 (en) * 2010-02-26 2011-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature implantation method for stressor formation
US8394710B2 (en) * 2010-06-21 2013-03-12 International Business Machines Corporation Semiconductor devices fabricated by doped material layer as dopant source
US20110309416A1 (en) * 2010-06-21 2011-12-22 International Business Machines Corporation Structure and method to reduce fringe capacitance in semiconductor devices
US8946006B2 (en) * 2010-10-28 2015-02-03 International Business Machines Corporation Replacement gate MOSFET with raised source and drain
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US20120187505A1 (en) * 2011-01-25 2012-07-26 International Business Machines Corporation Self-aligned III-V MOSFET fabrication with in-situ III-V epitaxy and in-situ metal epitaxy and contact formation
US8536032B2 (en) * 2011-06-08 2013-09-17 International Business Machines Corporation Formation of embedded stressor through ion implantation
US9048261B2 (en) * 2011-08-04 2015-06-02 International Business Machines Corporation Fabrication of field-effect transistors with atomic layer doping
US8890207B2 (en) * 2011-09-06 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design controlling channel thickness
US8835270B2 (en) * 2011-12-08 2014-09-16 Texas Instruments Incorporated Dual NSD implants for reduced Rsd in an NMOS transistor
US9240322B2 (en) * 2011-12-09 2016-01-19 Intel Corporation Method for forming superactive deactivation-resistant junction with laser anneal and multiple implants
CN107068753B (zh) * 2011-12-19 2020-09-04 英特尔公司 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺
US8896066B2 (en) * 2011-12-20 2014-11-25 Intel Corporation Tin doped III-V material contacts
KR101790153B1 (ko) * 2011-12-27 2017-10-26 인텔 코포레이션 반도체 표면-근처 층의 도핑 농도를 증대시키는 방법 및 그의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555439B1 (en) * 2001-12-18 2003-04-29 Advanced Micro Devices, Inc. Partial recrystallization of source/drain region before laser thermal annealing
US20030178670A1 (en) * 2002-03-19 2003-09-25 International Business Machines Corporation Finfet CMOS with NVRAM capability
US6969659B1 (en) * 2004-08-12 2005-11-29 International Business Machines Corporation FinFETs (Fin Field Effect Transistors)
CN101371359A (zh) * 2005-10-28 2009-02-18 Dsm解决方案股份有限公司 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路
CN101414621A (zh) * 2007-10-15 2009-04-22 台湾积体电路制造股份有限公司 半导体装置
US20110169049A1 (en) * 2008-07-06 2011-07-14 Imec Method for Doping Semiconductor Structures and the Semiconductor Device Thereof
US20110068396A1 (en) * 2009-09-24 2011-03-24 International Business Machines Corporation METHOD AND STRUCTURE FOR FORMING HIGH-PERFOMANCE FETs WITH EMBEDDED STRESSORS
CN102194756A (zh) * 2010-03-17 2011-09-21 台湾积体电路制造股份有限公司 鳍式场效晶体管及其制法
CN102208443A (zh) * 2010-03-30 2011-10-05 台湾积体电路制造股份有限公司 半导体元件与其形成方法

Also Published As

Publication number Publication date
US10170314B2 (en) 2019-01-01
CN107068753B (zh) 2020-09-04
US20150200301A1 (en) 2015-07-16
US20130285129A1 (en) 2013-10-31
US9006069B2 (en) 2015-04-14
CN103999199A (zh) 2014-08-20
US9443980B2 (en) 2016-09-13
WO2013095340A1 (en) 2013-06-27
US20160372599A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
CN107068753A (zh) 通过部分熔化升高的源极‑漏极的晶体管的脉冲激光退火工艺
CN104813453B (zh) 薄晶体管元件的从硅到硅锗的转换
CN103227197B (zh) 场效应晶体管和形成晶体管的方法
CN105428238B (zh) 一种FinFET器件及其制作方法和电子装置
CN104934377A (zh) 制造半导体器件的方法
CN104517987B (zh) 半导体存储控制单元、集成电路及集成电路的制造方法
CN104160511A (zh) 环绕式沟槽接触部结构和制作方法
CN104137264A (zh) 具有隔离的主体部分的半导体器件
US20230253499A1 (en) Diffused tip extension transistor
CN106601678A (zh) 一种半导体器件及其制备方法、电子装置
CN106601677A (zh) 一种半导体器件及其制备方法、电子装置
CN107785372A (zh) 半导体器件及其制作方法、电子装置
CN103999199B (zh) 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺
CN106601687A (zh) 一种半导体器件及其制备方法、电子装置
CN104576736A (zh) 半导体器件及其制造方法
CN106531741B (zh) 一种半导体器件及其制备方法、电子装置
CN105990430A (zh) 一种半导体器件及其制备方法、电子装置
US11978776B2 (en) Non-planar semiconductor device having conforming ohmic contacts
CN106257672A (zh) 半导体器件制作方法、半导体器件及电子装置
CN105849876A (zh) 基于鳍状物的半导体器件和方法
CN105990143A (zh) 一种半导体器件及其制作方法、电子装置
TW201428968A (zh) 半導體結構的形成方法
CN106252234A (zh) Nmos晶体管及其制作方法、cmos晶体管
CN107799420A (zh) 一种半导体器件及其制作方法、电子装置
CN106935490A (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200904

Termination date: 20211219