CN106935490A - 一种半导体器件及其制备方法、电子装置 - Google Patents

一种半导体器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN106935490A
CN106935490A CN201511026881.5A CN201511026881A CN106935490A CN 106935490 A CN106935490 A CN 106935490A CN 201511026881 A CN201511026881 A CN 201511026881A CN 106935490 A CN106935490 A CN 106935490A
Authority
CN
China
Prior art keywords
drain
sloped sidewall
source
layer
shape lifting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511026881.5A
Other languages
English (en)
Other versions
CN106935490B (zh
Inventor
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201511026881.5A priority Critical patent/CN106935490B/zh
Publication of CN106935490A publication Critical patent/CN106935490A/zh
Application granted granted Critical
Publication of CN106935490B publication Critical patent/CN106935490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的∑形抬升源漏；步骤S2：对所述∑形抬升源漏上部的倾斜侧壁进行非晶化离子注入，以在所述倾斜侧壁上形成非晶化层，以降低在所述∑形抬升源漏边缘下方LDD离子注入和/或源漏注入的离子注入深度。本发明所述方法在制备过程中在形成∑形抬升源漏之后，对所述∑形抬升源漏上部的倾斜侧壁进行垂直或者接近垂直的非晶化离子注入，以在所述倾斜的侧壁上形成非晶化层，以降低在后续的步骤中LDD离子注入和/或源漏注入中在所述∑形抬升源漏边缘处的离子注入深度，提高半导体器件的性能和良率。

Description

一种半导体器件及其制备方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，半导体器件的制备趋于微型化，目前已经发展到纳米级别，同时常规器件的制备工艺逐渐成熟。随着半导体器件尺寸不断缩小，栅的宽度不断减小，当场效应晶体管的沟道宽度约等于源和漏结的耗尽层宽度时，即为所谓“窄沟道”器件。在器件结构的尺寸缩小时，不仅沟道长度变短，宽度也将按同比例在缩小，于是就会出现窄沟道器件。器件的阈值电压等性能因为沟道变窄而发生变化的现象即称为窄沟道效应，引起晶体管的阈值电压升高。
目前在器件制备过程中，为了获得更好的性能，通常在器件的源漏区进行外延SiGe以对衬底的沟道处施加压应力，例如形成“∑”形源漏。
进一步，随着期间尺寸的缩小，器件中的浅沟槽隔离结构的应力会对晶体管产生显著影响，致使器件漏极电流(Idsat)和阈值电压Vtsat都会有一定程度的增加，所述“∑”形源漏会进一步加剧所述影响。
因此需要对目前所述接触孔的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的∑形抬升源漏；
步骤S2：对所述∑形抬升源漏上部的倾斜侧壁进行非晶化离子注入，以在所述倾斜侧壁上形成非晶化层，以降低在所述∑形抬升源漏边缘下方LDD离子注入和/或源漏注入的离子注入深度。
可选地，以垂直于所述倾斜侧壁的方向进行所述非晶化离子注入，以使所述∑形抬升源漏顶部形成的所述非晶化层的厚度小于所述倾斜侧壁上形成的所述非晶化层的厚度。
可选地，所述非晶化离子注入方向与所述倾斜侧壁之间的夹角为85-95°，以使所述∑形抬升源漏顶部形成的所述非晶化层的厚度小于所述倾斜侧壁上形成的所述非晶化层的厚度。
可选地，所述步骤S2包括：
步骤S21：对所述∑形抬升源漏上部的第一倾斜侧壁进行所述非晶化离子注入，以在所述第一倾斜侧壁形成非晶化层；
步骤S22：对与所述第一倾斜侧壁相对的第二倾斜侧壁进行所述非晶化离子注入，以在所述第二倾斜侧壁形成非晶化层。
可选地，在所述步骤S1中，在所述半导体衬底上形成有若干鳍片和部分覆盖所述鳍片的隔离材料层，所述栅极结构环绕所述鳍片设置，所述∑形抬升源漏位于所述栅极结构两侧的所述鳍片上。
可选地，在所述步骤S2中对与所述隔离材料层相邻的所述倾斜侧壁进行非晶化离子注入，以形成所述非晶化层。
可选地，所述∑形抬升源漏选用SiGe，所述非晶化离子注入选用Ge离子。
可选地，所述方法还进一步包括步骤S3：以竖直或者倾斜的方向执行LDD离子注入和/或源漏注入。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了克服现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在制备过程中在形成∑形抬升源漏之后，对所述∑形抬升源漏上部的倾斜侧壁进行垂直或者接近垂直的非晶化离子注入，以在所述倾斜的侧壁上形成非晶化层，以降低在后续的步骤中LDD离子注入和/或源漏注入中在所述∑形抬升源漏边缘处的离子注入深度，降低窄沟道效应，从而降低阈值电压，提高半导体器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1d为本发明一具体地实施中所述半导体器件的制备过程示意图；
图2为本发明一具体地实施中所述半导体器件的制备的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明中为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图1a-1d对本发明的一具体地实施方式做进一步的说明。
执行步骤101，提供半导体衬底101，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的∑形抬升源漏。
具体地，参照图1a，提供半导体衬底101，所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)等。
此外，半导体衬底101上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
然后在所述半导体衬底上形成栅极结构，可选地，在本发明中形成环绕栅极，下面以FinFET器件为例对所述半导体器件的制备方法进行说明，需要说明的是该实施例仅仅是示例性的，还可以用于其他常规的晶体管或器件的制备。
接着在所述半导体衬底101上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
进一步，在半导体衬底101上形成多个鳍片(图中未示出)，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
具体的形成方法包括：在半导体衬底101上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底101以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底101以在其上形成鳍片结构。
然后沉积隔离材料层102，以覆盖所述鳍片结构。
具体地，沉积隔离材料层102，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层102的材料可以选择氧化物，例如HARP。
然后回蚀刻所述隔离材料层102，至所述鳍片的目标高度。
具体地，回蚀刻所述隔离材料层102，以露出部分所述鳍片，进而形成具有特定高度的鳍片。作为示例，实施高温退火，以使隔离材料层102致密化，所述高温退火的温度可以为700℃-1000℃；执行化学机械研磨，直至露出所述硬掩膜层的顶部；去除所述硬掩膜层中的氮化硅层，在一个实施例中，采用湿法蚀刻去除氮化硅层，所述湿法蚀刻的腐蚀液为稀释的氢氟酸；去除所述硬掩膜层中的氧化物层和部分隔离材料层102，以露出鳍片结构的部分，进而形成具有特定高度的鳍片结构，在一个实施例中，采用SiCoNi蚀刻实施该去除，所述SiCoNi蚀刻的蚀刻气体主要有NH3和NF3。
然后在所述隔离材料层上形成栅极材料层，以覆盖所述鳍片。
具体地，在该步骤中沉积栅极材料层，所述栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述栅极材料层，以形成环绕所述鳍片的栅极结构。具体地，在所述栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述栅极材料层，以形成环绕栅极结构。
可选地，在所述鳍片和所述栅极结构之间还可以进一步形成栅极介电层，在此不再赘述。
在所述虚拟栅极的两侧外延生长半导体材料层，以形成抬升源漏。
具体地，在该步骤中可以使用本领常用的方法执行源漏LDD注入，在此不再赘述。
然后在所述栅极结构的两侧外延生长半导体材料层，以形成∑形抬升源漏极。在本发明中采用选择性外延生长(SEG)形成所述SiGe层，具体地，选用含硅气体作为原料气体，选用含Ge气体作为掺杂，在载气的输送下进入反应室，进而外延得到所述SiGe层。可选地，外延生长所述SiGe层的同时可以进行原位掺杂(in-situ doped)，可以掺杂磷或者砷等，例如外延的同时通入含磷或砷的气体。
可选地，作为一种替换方式，还可以在所述鳍片上形成∑形凹槽，然后在所述∑形凹槽中外延半导体材料，以形成∑形抬升源漏。
执行步骤102，对所述∑形抬升源漏上部的倾斜侧壁进行非晶化离子注入，以在所述倾斜侧壁上形成非晶化层，且所述∑形抬升源漏顶部形成的非晶化层的厚度小于所述倾斜侧壁上形成的非晶化层厚度，以降低LDD离子注入和/或源漏注入中离子注入的深度。
具体地，在该步骤中所述非晶化离子注入方向与所述倾斜侧壁之间的夹角为85-95°，以使所述∑形抬升源漏顶部形成的非晶化层的厚度小于所述倾斜侧壁上形成的非晶化层厚度，从而保证在后续的步骤中LDD离子注入和/或源漏注入中所述∑形抬升源漏边缘的离子注入深度，降低窄沟道效应，从而降低阈值电压，提高半导体器件的性能和良率。
优选地，在该步骤中以垂直于所述抬升源漏上部的倾斜侧壁的方向进行所述非晶化离子注入。
可选地，在该步骤中对与所述隔离材料层相邻的所述∑形抬升源漏上部的倾斜侧壁进行非晶化离子注入，以形成所述非晶化层，即在该步骤中所述相对的倾斜侧面的连线与鳍片的延伸方向垂直。
在该步骤中，所述∑形抬升源漏为SiGe，所述非晶化离子注入为Ge离子注入。
进一步，在该步骤中由于所述倾斜侧壁的方向并不一致，因此分为两步对所述倾斜侧壁进行离子注入，如图1b所示，首先对所述∑形抬升源漏上部的第一倾斜侧壁进行所述非晶化离子注入，以在所述第一倾斜侧壁形成非晶化层；然后对与所述第一倾斜侧壁相对的第二倾斜侧壁进行所述非晶化离子注入，以在所述第二倾斜侧壁形成非晶化层，如图1c所示。
可选地，所述非晶化离子注入的能量为40-80Kev，所述非晶化离子注入的剂量为5E14-2E15离子/cm2。
执行步骤103，以竖直或者倾斜的方向执行LDD离子注入和/或源漏注入。
具体地，如图1d所示，形成轻掺杂源极/漏极(LDD)于栅极结构两侧的鳍片中。所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
可选地，执行完所述LDD之后，还进一步包含热退火的步骤，以激活所述LDD离子，所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体可选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，可选为1050℃，所述热退火步骤时间为1-300s。
在所述栅极结构的偏移侧壁上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
在栅极的每个侧壁上形成间隙壁，包括氮化物、氧氮化物或它们的组合，是通过沉积和刻蚀形成的。间隙壁结构可以具有不同的厚度，但从底表面开始测量，间隙壁结构的厚度通常为10到30nm。需要说明的是，间隙壁是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
在形成所述间隙壁之后还可以进一步包括源漏注入的步骤，所述源漏注入的角度可以为竖直方向或倾斜方向。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。在完成上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了克服现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在制备过程中在形成∑形抬升源漏之后，对所述∑形抬升源漏上部的倾斜侧壁进行垂直或者接近垂直的非晶化离子注入，以在所述倾斜的侧壁上形成非晶化层，以降低在后续的步骤中LDD离子注入和/或源漏注入中在所述∑形抬升源漏边缘处的离子注入深度，降低窄沟道效应，从而降低阈值电压，提高半导体器件的性能和良率。
参照图2，其中示出了本发明制备所述半导体器件的工艺流程图，用于简要示出整个制造工艺的流程，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的∑形抬升源漏；
步骤S2：对所述∑形抬升源漏上部的倾斜侧壁进行非晶化离子注入，以在所述倾斜侧壁上形成非晶化层，以降低在所述∑形抬升源漏边缘下方LDD离子注入和/或源漏注入的离子注入深度。
实施例二
本发明还提供了一种半导体器件，所述半导体器件选用实施例一所述的方法制备。通过所述方法制备得到的半导体器件中所述∑形抬升源漏上部的倾斜侧壁形成有非晶化层，可以降低在后续的步骤中LDD离子注入和/或源漏注入中所述∑形抬升源漏边缘的离子注入深度，降低窄沟道效应，从而降低阈值电压，提高半导体器件的性能和良率。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的∑形抬升源漏；
步骤S2：对所述∑形抬升源漏上部的倾斜侧壁进行非晶化离子注入，以在所述倾斜侧壁上形成非晶化层，以降低在所述∑形抬升源漏边缘下方LDD离子注入和/或源漏注入的离子注入深度。
2.根据权利要求1所述的方法，其特征在于，以垂直于所述倾斜侧壁的方向进行所述非晶化离子注入，以使所述∑形抬升源漏顶部形成的所述非晶化层的厚度小于所述倾斜侧壁上形成的所述非晶化层的厚度。
3.根据权利要求1所述的方法，其特征在于，所述非晶化离子注入方向与所述倾斜侧壁之间的夹角为85-95°，以使所述∑形抬升源漏顶部形成的所述非晶化层的厚度小于所述倾斜侧壁上形成的所述非晶化层的厚度。
4.根据权利要求1所述的方法，其特征在于，所述步骤S2包括：
步骤S21：对所述∑形抬升源漏上部的第一倾斜侧壁进行所述非晶化离子注入，以在所述第一倾斜侧壁形成非晶化层；
步骤S22：对与所述第一倾斜侧壁相对的第二倾斜侧壁进行所述非晶化离子注入，以在所述第二倾斜侧壁形成非晶化层。
5.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，在所述半导体衬底上形成有若干鳍片和部分覆盖所述鳍片的隔离材料层，所述栅极结构环绕所述鳍片设置，所述∑形抬升源漏位于所述栅极结构两侧的所述鳍片上。
6.根据权利要求5所述的方法，其特征在于，在所述步骤S2中对与所述隔离材料层相邻的所述倾斜侧壁进行非晶化离子注入，以形成所述非晶化层。
7.根据权利要求1所述的方法，其特征在于，所述∑形抬升源漏选用SiGe，所述非晶化离子注入选用Ge离子。
8.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括步骤S3：以竖直或者倾斜的方向执行LDD离子注入和/或源漏注入。
9.一种基于权利要求1至8之一所述的方法制备得到的半导体器件。
10.一种电子装置，包括权利要求9所述的半导体器件。
CN201511026881.5A 2015-12-31 2015-12-31 一种半导体器件及其制备方法、电子装置 Active CN106935490B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511026881.5A CN106935490B (zh) 2015-12-31 2015-12-31 一种半导体器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511026881.5A CN106935490B (zh) 2015-12-31 2015-12-31 一种半导体器件及其制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN106935490A true CN106935490A (zh) 2017-07-07
CN106935490B CN106935490B (zh) 2020-07-07

Family

ID=59441403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511026881.5A Active CN106935490B (zh) 2015-12-31 2015-12-31 一种半导体器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN106935490B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913112A (zh) * 2005-08-09 2007-02-14 台湾积体电路制造股份有限公司 半导体元件的制造方法
CN103681342A (zh) * 2012-09-25 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种导电沟道制作方法
US20140252412A1 (en) * 2013-03-06 2014-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and Uniform Doping Technique for FINFETs
CN104078363A (zh) * 2013-03-29 2014-10-01 中国科学院微电子研究所 半导体器件制造方法
CN104269358A (zh) * 2014-09-16 2015-01-07 复旦大学 半导体器件的制备方法
US20150111359A1 (en) * 2013-10-17 2015-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Source/Drain Junction Formation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913112A (zh) * 2005-08-09 2007-02-14 台湾积体电路制造股份有限公司 半导体元件的制造方法
CN103681342A (zh) * 2012-09-25 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种导电沟道制作方法
US20140252412A1 (en) * 2013-03-06 2014-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and Uniform Doping Technique for FINFETs
CN104078363A (zh) * 2013-03-29 2014-10-01 中国科学院微电子研究所 半导体器件制造方法
US20150111359A1 (en) * 2013-10-17 2015-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Source/Drain Junction Formation
CN104269358A (zh) * 2014-09-16 2015-01-07 复旦大学 半导体器件的制备方法

Also Published As

Publication number Publication date
CN106935490B (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
CN102456579B (zh) 具有局部的极薄绝缘体上硅沟道区的半导体器件
JP4472972B2 (ja) Ｃｍｏｓデバイスおよびその製造方法
US10867862B2 (en) Semiconductor method and device
CN105428238B (zh) 一种FinFET器件及其制作方法和电子装置
US9865505B2 (en) Method for reducing N-type FinFET source and drain resistance
CN110034067B (zh) 半导体器件及其形成方法
CN104217955B (zh) N型晶体管及其制作方法、互补金属氧化物半导体
US20150249125A1 (en) Buried-channel field-effect transistors
CN103904116A (zh) 金属氧化物半导体器件和制作方法
CN103187297B (zh) 鳍式场效应晶体管的制作方法
US9768054B2 (en) High voltage device with low Rdson
US8728894B2 (en) Method for fabricating an NMOS transistor
CN106601678A (zh) 一种半导体器件及其制备方法、电子装置
US6818938B1 (en) MOS transistor and method of forming the transistor with a channel region in a layer of composite material
CN106601677A (zh) 一种半导体器件及其制备方法、电子装置
CN108695158A (zh) 一种半导体器件及其制造方法
US9484203B2 (en) Methods of manufacturing semiconductor devices
CN106935490A (zh) 一种半导体器件及其制备方法、电子装置
CN106601686A (zh) 一种半导体器件及其制备方法、电子装置
CN106024713A (zh) 一种半导体器件及其制备方法、电子装置
CN106158640A (zh) 一种半导体器件及其制备方法、电子装置
CN105336611A (zh) 一种FinFET器件的制作方法
CN107919368A (zh) 一种半导体器件及其制造方法、电子装置
US9064888B2 (en) Forming tunneling field-effect transistor with stacking fault and resulting device
CN104616993B (zh) 一种制作半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant