CN103227197B - 场效应晶体管和形成晶体管的方法 - Google Patents

场效应晶体管和形成晶体管的方法 Download PDF

Info

Publication number
CN103227197B
CN103227197B CN201310024264.6A CN201310024264A CN103227197B CN 103227197 B CN103227197 B CN 103227197B CN 201310024264 A CN201310024264 A CN 201310024264A CN 103227197 B CN103227197 B CN 103227197B
Authority
CN
China
Prior art keywords
channel region
silicon alloy
marginal portion
silicon
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310024264.6A
Other languages
English (en)
Other versions
CN103227197A (zh
Inventor
A·布赖恩特
E·J·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103227197A publication Critical patent/CN103227197A/zh
Application granted granted Critical
Publication of CN103227197B publication Critical patent/CN103227197B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及场效应晶体管和形成晶体管的方法。公开的是金属氧化物半导体场效应晶体管（MOSFET）结构的实施例及制造该结构的方法。该结构包括源极/漏极区域和在源极/漏极区域之间的沟道区域。源极/漏极区域可以包括对源极/漏极掺杂剂具有高扩散率的硅。沟道区域包括为最优化载流子迁移率和带能并且为具有低源极/漏极掺杂剂扩散率而选择的硅合金。在工艺期间，源极/漏极掺杂剂可以扩散到沟道区域的边缘部分。然而，因为硅合金向源极/漏极掺杂剂的低扩散率，掺杂剂不会深地扩散到沟道区域中。由此，硅合金沟道区域的边缘部分和源极/漏极区域可以具有基本相同的掺杂剂分布，但是与硅合金沟道区域的中心部分具有不同的掺杂剂分布。

Description

场效应晶体管和形成晶体管的方法
技术领域
这里公开的实施例涉及场效应晶体管，更具体地说，涉及具有硅源极/漏极区域和为了最优化电荷载流子迁移率和能带而横向位于源极/漏极区域之间的硅合金沟道区域的场效应晶体管结构。
背景技术
异质结P型金属氧化物半导体场效应晶体管（MOSFET）典型地包含包括硅（Si）和硅锗（SiGe）层的叠层的半导体体区（body）。在叠层的中心部分上形成栅极结构并且P型掺杂剂（例如，硼）注入到叠层的端部以便分别形成沟道区域和源极/漏极区域。在沟道区域中添加的硅锗在沟道区域中提供更大的空穴迁移率并且还允许P型MOSFET的价带能被选择性地调节（例如，高达300毫电子伏特（meV））以用于器件设计的优化。不幸的是，虽然添加的硅锗是有益的，但是硼通过硅锗的扩散率非常低，由此至今不能获得具有硅锗专属（exclusively）沟道区域的P型MOSFET。更具体地，之前制造具有硅锗专属沟道区域的可操作P型MOSFET的尝试都失败了，因为硼通过硅锗的低扩散率引入了差的源极/漏极结分布，其进而导致不期望的短沟道效应，例如漏极诱导势垒降低（DIBL）和也称为亚阈值电压摆动的阈值电压（Vt）减小。
发明内容
鉴于上述，这里公开的是金属氧化物半导体场效应晶体管（MOSFET）结构（例如，平面MOSFET或者非平面MOSFET，例如单鳍片或者多鳍片、多栅极MOSFET）的实施例及形成该结构的方法。MOSFET结构包括源极/漏极区域和横向位于源极/漏极区域之间的沟道区域。源极/漏极区域可以由硅构成，硅具有对于P型和N型源极/漏极掺杂剂两者的高扩散率。可以仅由为最优化电荷载流子迁移率和带能以及为具有低源极/漏极掺杂剂扩散率而选择的硅合金（例如，用于P型MOSFET的硅锗或者碳化硅锗或者用于N型MOSFET的碳化硅）构成沟道区域。在工艺期间，源极/漏极掺杂剂可以扩散到硅合金沟道区域的边缘部分。然而，因为硅合金对于源极/漏极掺杂剂的低扩散率，掺杂剂不会深地向沟道区域内扩散。因此，硅合金沟道区域的边缘部分与源极/漏极区域可以具有基本相同的掺杂剂分布，但是与硅合金沟道区域的中心部分具有不同的掺杂剂分布。作为结果，MOSFET的源极/漏极结分布被增强并且降低了短沟道效应。
更具体地，这里公开的是MOSFET结构的实施例。MOSFET结构可以包括半导体体区（body）。半导体体区可以包括硅源极/漏极区域和横向位于源极/漏极区域之间的硅合金沟道区域。依赖于MOSFET是P型MOSFET或者N型MOSFET，可以为了最优化载流子迁移率和带能以及具有低的源极/漏极掺杂剂扩散率而预先选择硅合金材料。例如，如果MOSFET包括P型MOSFET，硅合金沟道区域的硅合金可以包括，例如，硅锗或者碳化硅锗。可选地，如果MOSFET包括N型MOSFET，硅合金沟道区域的硅合金可以包括，例如，碳化硅。
另外，为了增强源极/漏极结分布并且因此限制短沟道效应，邻近硅源极/漏极区域的硅合金沟道区域的边缘部分和横向位于边缘部分之间的硅合金沟道区域的中心部分可以具有不同导电类型和/或不同导电水平。具体地，硅合金沟道区域的中心部分具有与硅合金沟道区域的边缘部分和硅源极/漏极区域不同的导电类型。例如，如果MOSFET包括P型MOSFET，硅合金沟道区域的中心部分具有N型导电性并且硅合金沟道区域的边缘部分和硅源极/漏极区域可以具有P型导电性，反之，如果MOSFET包括N型MOSFET，硅合金沟道区域的中心部分具有P型导电性并且硅合金沟道区域的边缘部分和硅源极/漏极区域可以具有N型导电性。可选地，硅合金沟道区域的中心部分与硅源极/漏极区域和硅合金沟道区域的边缘部分二者相比具有相同的导电类型，但是处于更低导电水平。例如，如果MOSFET包括P型MOSFET，硅合金沟道区域的中心部分具有低水平的P型导电性（即，P-导电性）并且硅合金沟道区域的边缘部分和硅源极/漏极区域具有高水平P型导电性（即，P+导电性），反之，如果MOSFET包括N型MOSFET，硅合金沟道区域的中心部分具有低水平N型导电性（即，N-导电性）并且硅合金沟道区域的边缘部分和硅源极/漏极区域可以具有高水平N型导电性（即，N+导电性）。
还应该注意，MOSFET结构可以包括平面MOSFET结构或者非平面MOSFET结构（例如，单或者多鳍片MOSFET结构）。
具体地，在一个实施例中，平面MOSFET结构可以包括半导体体区，包括横向位于硅源极/漏极区域之间的硅合金沟道区域，如上所述。沟槽隔离区域可以横向邻近半导体体区。栅极结构可以位于半导体体区的顶表面上，在硅合金沟道区域的中心部分上。栅极侧壁间隔物可以位于半导体体区的顶表面上，邻近栅极结构并且在硅合金沟道区域的边缘部分上。
在另一个实施例中，非平面MOSFET和具体地，单鳍片、双栅极或者三栅极MOSFET可以包括半导体体区。半导体体区可以包括半导体鳍片并且半导体鳍片可以包括横向位于硅源极/漏极区域之间的硅合金沟道区域，如上所述。栅极结构可以在硅合金沟道区域的中心部分上位于半导体体区的顶表面和相对侧壁上。栅极侧壁间隔物可以位于半导体体区的顶表面和相对侧壁上，邻近栅极结构并且在硅合金沟道区域的边缘部分之上。
在另一个实施例中，非平面MOSFET和具体地，多鳍片、双栅极或者三栅极MOSFET结构可以与上述单鳍片、双栅极或者三栅极MOSFET基本相同的方式配置，但是可以包括多个半导体体区（即，多个半导体鳍片）。在此情况中，栅极结构和栅极侧壁间隔物可以在他们各自的硅合金沟道区域处横越多个半导体体区。
仍在另一个实施例中，非平面MOSFET和具体地，多鳍片、双栅极或者三栅极MOSFET结构可以包括半导体体区，包括单个硅源极区域、平行于单个硅源极区域的单个硅漏极区域以及从源极区域到漏极区域延伸的多个鳍片型硅合金沟道区域。在此情况中，栅极结构和栅极侧壁间隔物可以横越多个鳍片形硅合金沟道区域。
同样，这里公开了用于形成上述MOSFET的方法实施例。
形成平面MOSFET的方法实施例可以包括提供硅合金层。依赖于MOSFET是P型MOSFET或者N型MOSFET，可以根据最优化载流子迁移率和带能以及具有低的源极/漏极掺杂剂扩散率而预先选择硅合金材料。例如，如果MOSFET包括P型MOSFET，硅合金可以包括，例如，硅锗或者碳化硅锗。可选地，如果MOSFET包括N型MOSFET，硅合金可以包括，例如，碳化硅。
在指定的沟道区域的中心部分上，在硅合金层的顶表面上形成栅极结构。下一步，在硅合金层的顶表面上形成栅极侧壁间隔物，其横向邻近所述栅极结构并且还位于沟道区域的所述边缘部分之上；在形成栅极结构和栅极侧壁间隔物之后，可以在邻近沟道区域的边缘部分的硅合金层中形成凹陷并且可以用硅填充凹陷（例如，通过外延沉积）。
下一步，在凹陷中的硅以及沟道区域的边缘部分可以用掺杂剂掺杂以形成邻近沟道区域的边缘部分的硅源极/漏极区域，如上所述，其仅由硅合金制造，并且为了增强源极/漏极结分布并且从而限制短沟道效应，还确保沟道区域的边缘部分和沟道区域的中心部分具有不同导电类型和/或不同导电水平。具体地，可以进行掺杂剂注入和退火工艺，以便在掺杂后，硅合金沟道区域的中心部分具有与硅源极/漏极区域和硅合金沟道区域的边缘部分不同的导电类型。例如，如果MOSFET包括P型MOSFET，硅合金沟道区域的中心部分具有N型导电性并且硅合金沟道区域的边缘部分和硅源极/漏极区域可以被掺杂以便具有P型导电性，反之，如果MOSFET包括N型MOSFET，硅合金沟道区域的中心部分具有P型导电性并且硅合金沟道区域的边缘部分和硅源极/漏极区域可以被掺杂以便具有N型导电性。可选地，可以进行掺杂剂注入和退火工艺以便，在掺杂后，硅合金沟道区域的中心部分与硅源极/漏极区域和硅合金沟道区域的边缘部分两者相比具有相同的导电类型，但是具有更低的导电水平。例如，如果MOSFET包括P型MOSFET，硅合金沟道区域的中心部分具有低水平P型导电性（即，P-导电性）并且硅合金沟道区域的边缘部分和硅源极/漏极区域被掺杂以便具有高水平P型导电性（即，P+导电性），反之，如果MOSFET包括N型MOSFET，硅合金沟道区域的中心部分具有低水平N型导电性（即，N-导电性）并且硅合金沟道区域的边缘部分和硅源极/漏极区域可以被掺杂以便具有高水平N型导电性（即，N+导电性）。
形成非平面MOSFET的方法实施例可以包括形成硅合金鳍片。依赖于MOSFET是P型MOSFET或者N型MOSFET，可以为了最优化载流子迁移率和带能以及具有低的源极/漏极掺杂剂扩散率而预先选择硅合金材料。例如，如果MOSFET包括P型MOSFET，硅合金可以包括，例如，硅锗或者碳化硅锗。可选地，如果MOSFET包括N型MOSFET，硅合金可以包括，例如，碳化硅。
位于指定的沟道区域的中心部分上的硅合金鳍片的相对侧和顶表面上形成栅极结构。下一步，在硅合金层的相对侧和顶表面上形成横向邻近所述栅极结构并且还位于沟道区域的所述边缘部分上的栅极侧壁间隔物。在形成栅极结构和栅极侧壁间隔物后，可以去除硅合金鳍片的外部部分以便暴露沟道区域的边缘部分的侧表面。
然后，在暴露的侧表面上沉积硅（例如，通过横向外延沉积）。
下一步，可以用掺杂剂掺杂硅以及仅由硅合金制造的沟道区域的边缘部分以形成邻近沟道区域的边缘部分的硅源极/漏极区域，如上所述，并且为了增强源极/漏极结分布并且从而限制短沟道效应，还确保沟道区域的边缘部分和沟道区域的中心部分具有不同类型的电导率和/或不同水平的电导率。具体地，可以进行掺杂剂注入和退火工艺，以便在掺杂后，硅合金沟道区域的中心部分具有与硅源极/漏极区域和硅合金沟道区域的边缘部分不同的导电类型。例如，如果MOSFET包括P型MOSFET，硅合金沟道区域的中心部分具有N型导电性并且硅合金沟道区域的边缘部分和硅源极/漏极区域可以被掺杂以便具有P型导电性，反之，如果MOSFET包括N型MOSFET，硅合金沟道区域的中心部分具有P型导电性并且硅合金沟道区域的边缘部分和硅源极/漏极区域可以被掺杂以便具有N型导电性。可选地，可以进行掺杂剂注入和退火工艺以便，在掺杂后，硅合金沟道区域的中心部分与硅源极/漏极区域和硅合金沟道区域的边缘部分两者相比具有相同的导电类型，但是具有更低的导电水平。例如，如果MOSFET包括P型MOSFET，硅合金沟道区域的中心部分具有低水平P型导电性（即，P-导电性）并且硅合金沟道区域的边缘部分和硅源极/漏极区域被掺杂以便具有高水平P型导电性（即，P+导电性），反之，如果MOSFET包括N型MOSFET，硅合金沟道区域的中心部分具有低水平N型导电性（即，N-导电性）并且硅合金沟道区域的边缘部分和硅源极/漏极区域可以被掺杂以便具有高水平N型导电性（即，N+导电性）。
可以使用与上述形成单-鳍片MOSFET基本相同的技术进行形成多鳍片非平面MOSFET结构的方法的实施例。在此情况中，可以形成多个硅合金鳍片。然后，形成栅极结构和栅极侧壁间隔物以便横越所有所述硅合金鳍片的所有沟道区域。下一步，可以去除所有的硅合金鳍片的所有外部部分并且可以在所有沟道区域的所有边缘部分的暴露侧表面上沉积硅（例如，通过横向外延沉积）。应该注意，可以进行沉积工艺以便在邻近鳍片上的硅保持分离，并且因此以便每个沟道区域横向位于相对分立的源极/漏极区域之间。可选地，可以执行沉积工艺以便在邻近鳍片上的硅合并以形成单个源极区域和单个漏极区域，具有从单个源极区域延伸到单个漏极区域的沟道区域。然后以上述方式进行掺杂。
附图说明
从后面参考不必按比例画出的附图的详细描述可以更好地理解这里的实施例，其中：
图1示出了平面场效应晶体管的实施例的截面图；
图2A示出了非平面场效应晶体管的实施例的水平截面图；
图2B示出了图2A的场效应晶体管沿穿过其宽度的面A-A’的垂直截面图；
图2C示出了图2A的场效应晶体管沿穿过其长度的面B-B’的垂直截面图；
图3A示出了非平面场效应晶体管的另一个实施例的水平截面图；
图3B示出了图3A的场效应晶体管沿穿过其宽度的面A-A’的垂直截面图；
图4A示出了非平面场效应晶体管的另一个实施例的水平截面图；
图4B示出了图4A的场效应晶体管沿穿过其宽度的面A-A’的垂直截面图；
图5示出了用于形成平面场效应晶体管的方法的实施例的流程图；
图6示出了根据图5的方法形成的部分完成的平面场效应晶体管的截面图；
图7示出了根据图5的方法形成的部分完成的平面场效应晶体管的截面图；
图8示出了根据图5的方法形成的部分完成的平面场效应晶体管的截面图；
图9示出了根据图5的方法形成的部分完成的平面场效应晶体管的截面图；
图10示出了根据图5的方法形成的部分完成的平面场效应晶体管的截面图；
图11示出了根据图5的方法形成的部分完成的平面场效应晶体管的截面图；
图12示出了用于形成单鳍片非平面场效应晶体管的方法的实施例的流程图；
图13示出了根据图12的方法形成的部分完成的单鳍片非平面场效应晶体管的截面图；
图14A示出了根据图12的方法形成的部分完成的单鳍片非平面场效应晶体管的水平截面图；
图14B示出了图14A的部分完成的单鳍片非平面场效应晶体管沿穿过其宽度的面A-A’的垂直截面图；
图14C示出了图14A的部分完成的单鳍片非平面场效应晶体管沿穿过其长度是的面A-A’的垂直截面图；
图15A示出了根据图12的方法形成的部分完成的单鳍片非平面场效应晶体管的水平截面图；
图15B示出了图15A的部分完成的单鳍片非平面场效应晶体管沿穿过其宽度的面A-A’的垂直截面图；
图15C示出了图15A的部分完成的单鳍片非平面场效应晶体管沿穿过其长度的面B-B’的垂直截面图；
图16A示出了根据图12的方法形成的部分完成的单鳍片非平面场效应晶体管的水平截面图；
图16B示出了图16A的部分完成的单鳍片非平面场效应晶体管沿穿过其宽度的面A-A’的垂直截面图；
图16C示出了图16A的部分完成的单鳍片非平面场效应晶体管沿穿过其长度的面B-B’的垂直截面图；
图17A示出了根据图12的方法形成的部分完成的单鳍片非平面场效应晶体管的水平截面图；
图17B示出了图17A的部分完成的单鳍片非平面场效应晶体管沿穿过其宽度的面A-A’的垂直截面图；
图17C示出了图17A的部分完成的单鳍片非平面场效应晶体管沿穿过其长度的面B-B’的垂直截面图；
图18A示出了根据图12的方法形成的部分完成的单鳍片非平面场效应晶体管的水平截面图；
图18B示出了图18A的部分完成的单鳍片非平面场效应晶体管沿穿过其宽度的面A-A’的垂直截面图；
图18C示出了图18A的部分完成的单鳍片非平面场效应晶体管沿穿过其长度的面B-B’的垂直截面图；
具体实施方式
如上所述，异质结P型金属氧化物半导体场效应晶体管（MOSFET）典型地包含包括硅（Si）和硅锗（SiGe）层的叠层的半导体体区。在叠层的中心部分上形成栅极结构并且P型掺杂剂（例如，硼）注入到叠层的端部以便分别形成沟道区域和源极/漏极区域。在沟道区域中添加的硅锗在沟道区域中提供更大的空穴迁移率并且还允许P型MOSFET的价带能被选择性地调节（例如，高达300毫电子伏特（meV））以用于优化器件设计。不幸的是，虽然添加的硅锗是有益的，但是硼通过硅锗的扩散率非常低，因此至今不能获得具有硅锗专属（exclusively）沟道区域的P型MOSFET。更具体地，之前对制造具有硅锗专属沟道区域的可操作P型MOSFET的尝试都失败了，因为硼通过硅锗的低扩散率引入了差的源极/漏极结分布，其进而导致不期望的短沟道效应，如漏极诱导势垒降低（DIBL）和也称为亚阈值电压摆动的阈值电压（Vt）减少。
鉴于上述，这里公开的是金属氧化物半导体场效应晶体管（MOSFET）结构（例如，平面MOSFET或者非平面MOSFET，例如单鳍片或者多鳍片、多栅极MOSFET）的实施例及形成该结构的方法。MOSFET结构包括源极/漏极区域和横向位于源极/漏极区域之间的沟道区域。源极/漏极区域可以由硅构成，硅具有对P型和N型源极/漏极掺杂剂两者的高扩散率。可以由为最优化电荷载流子迁移率和带能量以及为具有低源极/漏极掺杂剂扩散率而选择的仅由硅合金（例如，用于P型MOSFET的硅锗或者碳化硅锗或者用于N型MOSFET的碳化硅）构成沟道区域。在工艺期间，源极/漏极掺杂剂可以扩散到硅合金沟道区域的边缘部分。然而，因为对于源极/漏极掺杂剂的硅合金的低扩散率，掺杂剂不能深地扩散到沟道区域中。因此，硅合金沟道区域的边缘部分与源极/漏极区域可以具有基本相同的掺杂剂分布，但是与硅合金沟道区域的中心部分具有不同的掺杂剂分布。作为结果，MOSFET的源极/漏极结分布被增强并且降低了短沟道效应。
更具体地，这里公开的是MOSFET结构的各种实施例。此MOSFET结构可以包括平面MOSFET结构100（参见图1）。可选地，此MOSFET结构可以包括非平面MOSFET结构（参见图2A-2C的单鳍片、双栅极或者三栅极MOSFET结构200，图3A-3B的多鳍片、双栅极或者三栅极MOSFET结构300或者图4A-4B的多鳍片、双栅极或者三栅极MOSFET结构400）。
MOSFET结构100,200,300和400可以包括绝缘体上半导体MOSFET结构。具体地，MOSFET结构100,200,300,400可以包括衬底101,201,301,401（例如，硅衬底或者任意其它合适的衬底）；在衬底101,201,301,401上的绝缘体层102,202,302,402（例如，二氧化硅（SiO2）层，蓝宝石层或者任意其它合适的绝缘体层）；以及在绝缘体层102,202,302,402上的至少一个半导体体区110，210,310a-b和410。可选地，MOSFET结构可以包括体半导体结构（未示出）。
图1示出了平面MOSFET结构100的通过沿器件的长度延伸的垂直面的截面图。参考图1，此平面MOSFET结构100可以包括在绝缘体层102上的硅合金层103内的半导体体区110。可以通过垂直穿过硅合金层103延伸到绝缘体层102并且横向围绕半导体体区110的隔离区域105限定半导体体区110的尺寸和基本矩形形状。此隔离区域105可以包括，例如，在硅合金层103中的常规浅沟槽隔离（STI）区域。即，其可以包括垂直穿过硅合金层103延伸到绝缘体层102并且用一种或多种隔离材料(例如，二氧化硅、氮化硅、氧氮化硅等）填充的相对浅的沟槽。
半导体体区110可以包括硅源极/漏极区域120和横向位于源极/漏极区域120之间的仅包含硅合金的沟道区域130。为了此公开目的，术语硅合金专属沟道区域指仅由硅合金而不是像现有技术异质结构一样由硅和硅合金层的组合形成沟道区域。硅合金层103可以相对薄（例如，在5和500nm之间并且优选在10和100nm之间）以便硅合金沟道区域130相对薄。硅源极/漏极区域120可以例如包括在STI区域105和硅合金沟道区域130之间的硅合金层103中的外延硅填充的凹陷。即，如之下参考方法实施例详细讨论的，可以邻近硅合金沟道区域130形成凹陷。随后，可以用外延硅填充凹陷并且适宜掺杂以在邻近硅合金沟道区域130的半导体体区110中形成硅源极/漏极区域120。注意，虽然在图1中的凹陷以及由此的硅源极/漏极区域120被示例为具有垂直侧壁的基本上的矩形形状以便在硅源极/漏极区域120和硅合金沟道区域130之间的界面124基本垂直，但是可以构思凹陷可选地变化为一或多个倾斜的（angled）侧壁（即，不垂直于绝缘体层102的顶表面的侧壁）。例如，如2011年6月21日授权并受让给国际商用机器公司的Dyer的美国专利7,964,910所示，这里引入其整个内容作为参考，在平面MOSFET中的源极/漏极凹陷可以具有倾斜的侧壁以用于最优的外延沉积。另外，注意，虽然硅源极/漏极区域120和硅合金沟道区域130的顶表面被示例为共面，但是可以构想源于用于填充凹陷的外延工艺，这些顶表面可以不共面。
栅极结构180位于半导体体区110的顶表面上，以便其在硅合金沟道区域130的中心部分131之上并且邻接硅合金沟道区域130的中心部分131。特别地，栅极结构180包括在硅合金沟道区域130的中心部分131上的栅极介电层181（例如，栅极氧化物层、高k栅极介电层或者其它合适的栅极介电层）和在栅极介电层181上的栅极导体层182（例如，多晶硅栅极导体层、金属栅极导体层、双功函数栅极导体层或者其它合适的栅极导体层）。另外，介电栅极侧壁间隔物190（例如，氮化硅间隔物、氧化硅间隔物、氧氮化硅间隔物或者任意其它合适的单或多层介电栅极侧壁间隔物）可以位于栅极结构180的相对的侧壁上并且在半导体体区110的顶表面上以便它们在硅合金沟道区域130的边缘部分132之上并且邻接硅合金沟道区域130的边缘部分132。归因于之下参考方法实施例更详细讨论的形成用于硅源极/漏极区域120的凹陷的处理技术，栅极侧壁间隔物190的外部表面191可以对准在硅源极/漏极区域120和硅合金沟道区域130的边缘部分132之间的界面134上。
依赖于MOSFET是P型MOSFET或者N型MOSFET，可以预先选择在硅合金沟道区域130中使用的硅合金材料以用于最优化电荷载流子迁移率和带能并且用于具有低的源极/漏极掺杂剂扩散率。例如，如果MOSFET100包括P型MOSFET，那么硅合金沟道区域130的硅合金可以包括，例如，对P型掺杂剂具有低扩散率并且可以提供最优化空穴迁移率和价带能的硅锗或者碳化硅锗。相反，如果MOSFET100包括N型MOSFET，那么硅合金沟道区域130的硅合金可以包括对N型掺杂剂具有低扩散率并且可以提供最优化电子迁移率和导带能的碳化硅。
另外，为了增强源极/漏极结分布并且因此限制短沟道效应，在栅极侧壁间隔物190之下的硅合金沟道区域130的边缘部分132和在栅极结构180之下的硅合金沟道区域130的中心部分131可以具有不同导电类型和/或不同导电水平。即，可以用相同掺杂剂140掺杂硅源极/漏极区域120和硅合金沟道区域130的边缘部分132以便硅合金沟道区域130的中心部分131或者具有与硅合金沟道区域130的边缘部分132和硅源极/漏极区域120不同的导电类型或者具有与硅源极/漏极区域120和硅合金沟道区域130的边缘部分132二者相同导电类型，但是处于较低的导电水平。
例如，如果MOSFET100包括P型MOSFET,那么硅源极/漏极区域120和硅合金沟道区域130的边缘部分132的每一个都具有P型导电性。即，硅源极/漏极区域120和硅合金沟道区域130的边缘部分132的每一个都可以用相对高浓度的P型掺杂剂掺杂以便具有P+导电性。在此情况中，硅合金沟道区域130的中心部分131可具有N型导电性（即，硅合金沟道区域130的中心部分131用N型掺杂剂掺杂）或者可以具有较低导电水平的P型导电性（即，硅合金沟道区域130的中心部分131可以用相对低浓度的P型掺杂剂掺杂以便具有P-导电性）。然而，如果MOSFET100包括N型MOSFET，那么硅源极/漏极区域120和硅合金沟道区域130的边缘部分132的每一个都具有N型导电性。特别地，硅源极/漏极区域120和硅合金沟道区域130的边缘部分132的每一个都可以用相对高浓度的N型掺杂剂掺杂以便具有N+导电性。在此情况中，硅合金沟道区域130的中心部分131可以具有P型导电性（即，硅合金沟道区域130的中心部分131可以用P型掺杂剂掺杂）或者可以具有较低导电水平的N型导电性，（即，硅合金沟道区域130的中心部分131可以用相对低浓度的N型掺杂剂掺杂以便具有N-导电性）。
图2A示出了非平面、多栅极MOSFET结构200和具体地，单鳍片、多栅极MOSFET通过水平平面的截面图。该单鳍片、多栅极MOSFET可以包括例如还称为鳍片FET的双栅极MOSFET或者三栅极MOSFET。图2B示出了相同MOSFET结构200通过垂直平面A-A'的截面图，如图2A所示，并且图2C示出了相同MOSFET结构200通过垂直平面B-B'（如图2A中所示）的截面图。
结合地参考图2A-2C，该非平面多栅极MOSFET200可以包括单个半导体体区210以及特别地在绝缘体层202上的单个半导体鳍片。半导体体区210可以包括硅源极/漏极区域220和横向位于源极/漏极区域220之间的硅合金专属沟道区域230。为了此公开目的，术语硅合金专属沟道区域指仅由硅合金而不是从如现有技术异质结构一样由硅和硅合金层的组合形成沟道区域230的事实。特别地，在沟道区域230处的半导体体区210的宽度（即，半导体鳍片）可以在5和100nm之间。本领域的技术人员将认识到半导体体区210的纵横比（即，高度与宽度的比率）以及特别地，硅合金沟道区域230的纵横比可以根据MOSFET200是双栅极MOSFET或者三栅极MOSFET变化。例如，在双栅极MOSFET中的沟道区域的纵横比可以是1:4或者更大，因为仅依靠二维场效应以获得沟道区域耗尽；然而，在三栅极MOSFET沟道区域的纵横比可以在3:2和2:3之间的范围内，因为依靠三维场效应以获得沟道区域耗尽。
硅源极漏极区域220可以例如包括在如以下关于方法实施例详细讨论的处理期间横向沉积到在界面234处的硅合金沟道区域230的暴露表面的外延硅区域。注意，虽然在外延硅源极/漏极区域220和硅合金沟道区域230之间的界面234被示例为基本垂直，但是可以构思界面234可选地倾斜（即，不垂直于绝缘体层202的顶表面）。
栅极结构280可位于半导体体区210的顶表面和相对侧面上，以便邻近硅合金沟道区域230的中心部分131。具体地，栅极结构280可包括在邻近硅合金沟道区域230的中心部分231上的半导体体区210的顶表面和相对侧壁上的栅极介电层281（例如，栅极氧化物层、高k栅极介电层或者其它合适的栅极介电层）和在栅极介电层281上的栅极导体层282（例如，多晶硅栅极导体层、金属栅极导体层、双功函数栅极导体层或者其它合适的栅极导体层）。注意，在双栅极MOSFET200的情况中，栅极结构280可以通过介电帽盖层234（例如，氮化硅帽盖层、氧化硅帽盖层、氧氮化硅帽盖层或者任意其它合适介电帽盖层）与硅合金沟道区域230的顶表面电隔离。另外，介电栅极侧壁间隔物290（例如，氮化硅间隔物、氧化硅间隔物、氧氮化硅间隔物或者任意其它合适的单或多层介电栅极侧壁间隔物）可以位于栅极结构280上以便它们在邻近硅合金沟道区域230的边缘部分232的半导体体区210的顶表面和相对侧壁上。注意，由于如下面关于方法实施例详细讨论的用于形成外延硅源极/漏极区域220的处理技术，栅极侧壁间隔物290的外部表面291可以对准在硅源极/漏极区域220和硅合金沟道区域230的边缘部分232之间的界面234上（参见图2C）。
依赖于MOSFET是P型MOSFET或者N型MOSFET，可预先选择在硅合金沟道区域230中使用的硅合金材料以用于最优化电荷载流子迁移率和带能并且用于具有低的源极/漏极掺杂剂扩散率。例如，如果MOSFET200包括P型MOSFET，那么硅合金沟道区域230的硅合金可以包括，例如，硅锗或者碳化硅锗，其对P型掺杂剂具有低扩散率并且可以提供最优化空穴迁移率和价带能。相反，如果MOSFET200包括N型MOSFET，那么硅合金沟道区域230的硅合金可以包括碳化硅，其对N型掺杂剂具有低扩散率并且提供最优化电子迁移率和导带能。
另外，为了增强的源极/漏极结分布并且因此限制的短沟道效应，在栅极侧壁间隔物290之下的硅合金沟道区域230的边缘部分232和在栅极结构280之下的硅合金沟道区域230的中心部分231可以具有不同导电类型和/或不同导电水平。即，可以用相同掺杂剂241掺杂硅源极/漏极区域220和硅合金沟道区域230的边缘部分232以便硅合金沟道区域230的中心部分231具有与硅合金沟道区域230的边缘部分232和硅源极/漏极区域220不同类型的导电性或者具有与硅源极/漏极区域220和硅合金沟道区域230的边缘部分232二者相同类型的导电性，但是处于更低的导电水平。
例如，如果MOSFET1200包括P型MOSFET,那么硅源极/漏极区域220和硅合金沟道区域230的边缘部分232的每一个都具有P型导电性。即，硅源极/漏极区域220和硅合金沟道区域230的边缘部分232的每一个都可以用相对高浓度的P型掺杂剂掺杂以便具有P+导电性。在此情况中，硅合金沟道区域230的中心部分231可具有N型导电性（即，硅合金沟道区域230的中心部分231可以用N型掺杂剂掺杂）或者可以具有更低的导电水平的P型导电性（即，硅合金沟道区域230的中心部分231可以用相对低浓度的P型掺杂剂掺杂以便具有P-导电性）。然而，如果MOSFET200包括N型MOSFET，那么硅源极/漏极区域220和硅合金沟道区域230的边缘部分232的每一个都具有N型导电性。具体地，硅源极/漏极区域220和硅合金沟道区域230的边缘部分232的每一个都可以用相对高浓度的N型掺杂剂掺杂以便具有N+导电性。在此情况中，硅合金沟道区域230的中心部分231可具有P型导电性（即，硅合金沟道区域230的中心部分231可以用P型掺杂剂掺杂）或者可以具有更低的导电水平的N型导电性（即，硅合金沟道区域230的中心部分231可以用相对低浓度的N型掺杂剂掺杂以便具有N-导电性）。
图3A示出了非平面、多栅极MOSFET结构300和具体地，多鳍片、多栅极（即，双栅极或者三栅极）MOSFET通过水平平面的截面图。图3B示出了平面MOSFET结构300的通过垂直平面A-A'的截面图，如图3A所示。
参考图3A-3B，可以以与上述并且在图2A-2C中示出的单鳍片、多栅极MOSFET200基本相同的方式配置MOSFET300，但是可并入在绝缘体层302上的多个半导体体区310a、310b以及具体地多个半导体鳍片。每个半导体体区310a、310b（即，每个半导体鳍片）可以包括硅源极/漏极区域320a、320b（例如，外延硅源极/漏极区域）和分别横向位于硅源极/漏极区域320a、320b之间的硅合金专属沟道区域330a、330b。为了此公开目的，术语硅合金专属沟道区域指没有如现有技术异质结构一样由硅和硅合金层的组合形成每个半导体体区310a,310b的沟道区域330a、330b的事实。在此实施例中，栅极结构380和栅极侧壁间隔物390可以在他们各自的硅合金沟道区域330a、330b处横越多个半导体体区310a、310b。可选地，对于双栅极MOSFET、介电帽盖层可以电隔离栅极结构380与硅合金沟道区域330a、330b的顶表面。如前述实施例中，用于硅合金沟道区域330a、330b的硅合金材料将根据MOSFET300是P型MOSFET还是N型MOSFET改变，以获得具有低源极/漏极掺杂剂扩散率的最优化电荷载流子迁移率和带能。另外，为了增强源极/漏极结分布并且因此限制的短沟道效应，在每个硅合金沟道区域330a、330b的边缘部分332a、332b和每个硅合金沟道区域330a、330b的中心部分331a、331b可以分别具有不同导电类型和/或不同导电水平。
图4A是另一个非平面、多栅极（即，双栅极或者三栅极）MOSFET结构400通过水平平面的截面图。图4B示出了平面MOSFET结构400穿过垂直平面A-A'的截面图，如图4A所示。
参考图4A-4B，MOSFET400可以包括在绝缘体层402上的单个半导体体区410，然而，此单个半导体体区410可以包括单个硅源极区域420.1，平行于单个硅源极区域420.1的单个硅漏极区域420.2和从源极区域420.1延伸到硅漏极区域420.2的多个鳍片型硅合金专属沟道区域430a、430b。硅源极/漏极区域420.1，420.2可以包括在处理期间（参见之下对于方法实施例的详细讨论）在界面434a和434b处的硅合金沟道区域430a、430b的暴露表面上沉积的合并外延硅。为了此公开目的，术语硅合金专属沟道区域指没有如现有技术异质结构一样由硅和硅合金层的组合形成沟道区域430a、430b的事实。在此实施例中，栅极结构480和栅极侧壁间隔物490可以在硅合金沟道区域430a、430b处横越半导体体区410。可选地，对于双栅极MOSFET、介电帽盖层可以电隔离栅极结构480与硅合金沟道区域430a、430b的顶表面。如前述实施例中，用于硅合金沟道区域430a、430b的硅合金材料将根据MOSFET400是P型MOSFET还是N型MOSFET改变，以获得具有低源极/漏极掺杂剂扩散率的最优化电荷载流子迁移率和带能。另外，为了增强的源极/漏极结分布并且因此限制的短沟道效应，在每个硅合金沟道区域330a、430b的边缘部分432a、432b和每个硅合金沟道区域330a、430b的中心部分431a、331b可以分别具有不同导电类型和/或不同导电水平。
注意，上述并且在图1,2A-2C，3A-3B和4A-4B中分别示出的MOSFET结构100,200,300和400，每一个都包括典型地建立在平面和非平面MOSFET结构上的各种附加特征（例如，金属硅化物层、层间电介质、接触等）。同样，这里公开了用于形成上述MOSFET结构的方法实施例。
参考图5，用于形成平面MOSFET的方法的实施例，如上面描述并且在图1中示出的MOSFET100可以包括提供硅合金层103（502，参见图6）。例如，可以提供绝缘体上半导体晶片，其包括衬底101（例如，硅衬底或者任意其它合适衬底）；在衬底101上的绝缘体层102（例如，二氧化硅（SiO2）层，蓝宝石层或者任意其它合适的绝缘体层）；以及在绝缘体层102上的硅合金层103。依赖于形成的MOSFET是P型MOSFET还是N型MOSFET，可以预先选择在硅合金沟道区域103的硅合金材料以用于最优化电荷载流子迁移率和带能并且具有低的源极/漏极掺杂剂扩散率。例如，如果MOSFET100是P型MOSFET，那么硅合金可以包括，例如，硅锗层或者碳化硅锗层，其对P型掺杂剂具有低扩散率并且可以提供最优化空穴迁移率和价带能。相反，如果MOSFET100包括N型MOSFET，那么硅合金可以包括碳化硅，其对N型掺杂剂具有低扩散率并且可以提供最优化电子迁移率和导带能。硅合金层103可以相对薄（例如，在5和500nm之间并且优选在10和100nm之间）以便在产生的结构中，如图1所示，硅合金沟道区域130相对薄。
可以在硅合金层103中形成沟槽隔离区域102以便限定MOSFET100的有源区域（即，限定半导体体区110的尺寸和形状以用于MOSFET100）（参见图7）。例如，可以通过在硅合金层103中构图（例如，光刻）并蚀刻相对浅沟槽而形成常规浅沟槽隔离（STI）区域以便沟槽垂直延伸穿过硅合金层103到绝缘体层102并且沟槽横向围绕具有期望的尺寸和形状的半导体体区。随后，可以用一种或多种隔离材料（例如，氧化硅，氮化硅，氧氮化硅，等）填充沟槽。本领域已公知用于形成浅沟槽隔离区域以为半导体器件限定有源区域的技术，并且因此，从此说明书中省略了细节以允许读者关注公开的实施例的突出方面。
然后，在位于指派的沟道区域130的中心部分131上的硅合金层103的顶表面上形成栅极结构180。例如，可以在硅合金层103上形成（例如沉积）栅极介电层181（例如，栅极氧化物层、高k栅极介电层或者其它合适的栅极介电层）并且在栅极介电层181上形成栅极导体层182（例如，多晶硅栅极导体层、金属栅极导体层、双功函数栅极导体层或者其它合适的栅极导体层）。然后构图（例如，光刻）并且蚀刻产生的栅极介电层-栅极导体层叠层以仅在沟道区域130的中心部分131上形成栅极结构180。本领域已公知在平面MOSFET上形成具有包括不同材料和/或配置的栅极结构的技术，并且因此，从此说明书中省略了细节以允许读者关注公开的实施例的突出方面。
下一步，在硅合金层103的顶表面上形成横向邻近栅极结构180并且还位于指定沟道区域130的边缘部分132之上的介电栅极侧壁间隔物190（506，参见图8）。具体地，可以在栅极结构180的侧壁上形成介电栅极侧壁间隔物190（例如，氮化硅间隔物、氧化硅间隔物、氧氮化硅间隔物或者任意其它合适的单或者多层介电栅极侧壁间隔物）。可以使用常规侧壁间隔物形成技术形成这样的栅极侧壁间隔物190。例如，可以沉积并且直接蚀刻保形（conformal）介电层（例如，保形氮化硅层、氧化硅层、氧氮化硅层，等等）以形成介电栅极侧壁间隔物190。本领域已公知栅极侧壁间隔物形成技术，并且因此，从此说明书中省略了细节以允许读者关注公开的实施例的突出方面。
在形成栅极结构180和栅极侧壁间隔物190后，可以在邻近沟道区域130的边缘部分132的硅合金层103中形成凹陷901（508，参见图9）。具体地，可以在硅合金层103没有被栅极结构180和栅极侧壁间隔物190覆盖的部分中（即，硅合金层103的在隔离区域105和栅极侧壁间隔物190之间的部分中）形成这些凹陷901。为了形成凹陷901，可以使用各向异性蚀刻工艺（即，定向蚀刻工艺）以确保凹陷901是具有基本垂直的侧壁的矩形形状并且从而，确保源极/漏极到沟道区域的界面134基本垂直，如所示（即，基本垂直于绝缘体层102的顶表面）。可选地，可以进行不同类型的蚀刻工艺（例如，在如2011年6月21受让给国际商用机器公司的Dyer的美国专利7,964,910所示，这里引入其整个内容作为参考）以确保凹陷901具有一个或多个倾斜的侧壁，例如，以便源极/漏极到沟道区域的界面134是倾斜的（即，没有相对于绝缘体层102的顶表面垂直）。
一旦在工艺508中形成凹陷901，就可以用硅902填充凹陷901（例如通过外延沉积）（510，参见图10）。注意，可以使用横向外延硅沉积工艺以用从沟道区域130的暴露的垂直表面134（或者倾斜，如果适用）生长的硅902来填充凹陷901。然而，可选地，可以在暴露绝缘体层102之前停止工艺508处的蚀刻，从而在凹陷901的底部处保留从其外延生长硅的硅合金材料。最后，注意，虽然图10示出了硅源极/漏极区域120的顶表面和沟道区域130共面，但是可以预料，归因于用于填充凹陷的外延工艺，这些顶表面可以可选地不共面。即，一个或者两个硅源极/漏极区域的顶表面可以在沟道区域130的顶表面之上或者之下。
接下来，在凹陷901中的硅902以及如上所述仅由硅合金构成的沟道区域130的边缘部分132，可以用源极/漏极掺杂剂掺杂（例如，使用随后为退火工艺的掺杂剂注入工艺）（512，参见图11）。具体地，可以进行掺杂剂注入和热退火工艺以便形成硅源极/漏极区域120（如图1所示）并且还确保在沟道区域130的边缘部分132和在沟道区域130的中心部分131具有不同导电类型和/或不同导电水平以增强源极/漏极结分布并且从而限制短沟道效应。即，可以用相同源极/漏极掺杂剂140在工艺512处掺杂硅源极/漏极区域120和沟道区域130（硅合金专属）的边缘部分132以便硅合金沟道区域130的中心部分131具有与硅合金沟道区域130的边缘部分132和硅源极/漏极区域120不同的导电类型或者具有与硅源极/漏极区域120和硅合金沟道区域130的边缘部分132相同的导电类型，但是处于更低的导电水平。
例如，如果形成的MOSFET100为P型MOSFET，那么硅源极/漏极区域120和硅合金沟道区域130的边缘部分132的每一个都在工艺512处掺杂以便具有P型导电性。即，硅源极/漏极区域120和硅合金沟道区域130的边缘部分132的每一个都可以在工艺512处用相对高浓度的P型掺杂剂掺杂以便具有P+导电性。在此情况中，在工艺502中提供初始硅合金层并且因此，产生的硅合金沟道区域130的中心部分131具有N型导电性（即，可以用N型掺杂剂预掺杂）或者可以具有处于更低导电水平的P型导电性（即，可以用具有相对低浓度的P型掺杂剂预掺杂以便具有P型导电性）。然而，如果形成的MOSFET100是N型MOSFET,那么硅源极/漏极区域120和硅合金沟道区域130的边缘部分132的每一个都在工艺512处掺杂以便具有N型导电性。具体地，硅源极/漏极区域120和硅合金沟道区域130的边缘部分132的每一个都可以在工艺512处用相对高浓度的N型掺杂剂掺杂以便具有N+导电性。在此情况中，在工艺502中提供初始硅合金层并且因此，产生的硅合金沟道区域130的中心部分131具有P型导电性（即，可以用P型掺杂剂预掺杂）或者可以具有处于更低导电水平的N型导电性（即，可以用具有相对低浓度的P型掺杂剂预掺杂以便具有N型导电性）。
注意，作为硅材料对源极/漏极掺杂剂的相对高的扩散率和硅合金材料对源极/漏极掺杂剂的相对低的扩散率的结果，在工艺512处，此掺杂剂进入沟道区域130的扩散深度（即，经过沟道区域130的边缘部分132并且进入中心部分31）受限制。更具体地，因为硅合金的低扩散率，在注入工艺期间，大多数源极/漏极掺杂剂原子的扩散将在硅和硅合金材料之间的界面处突然停止，并且在随后的热处理期间掺杂剂原子穿过沟道区域130的边缘部分132的进一步扩散将受限制。通过在与用于掺杂硅源极/漏极区域120的相同步骤中掺杂硅合金沟道区域130的边缘部分132并且受益于硅合金沟道区域130的低扩散率，该方法避免了对设计为避免短沟道效应的分立沟道掺杂步骤的需要。
在掺杂后，可以进行另外的处理以完成MOSFET结构100（514）。这样的工艺可以包括但不限于，用于形成金属硅化物层、层间电介质、接触等的常规步骤。
参考图12，如上详细描述并且在图2A-2C中示出的，形成单鳍片非平面MOSFET200的方法的实施例可以包括形成具有指定的沟道区域230的硅合金鳍片（1202）。例如，如图13所示，可以提供绝缘体上半导体晶片，其包括衬底201（例如，硅衬底或者任意其它合适衬底）；在衬底201上的绝缘体层202（例如，二氧化硅（SiO2）层，蓝宝石层或者任意其它合适的绝缘体层）；以及在绝缘体层202上的硅合金层203。根据形成的是P型MOSFET还是N型MOSFET，针对载流子迁移率和能带预先选择该硅合金层203的硅合金材料例如，如果MOSFET200是P型MOSFET，那么贵合金可以包括，例如，硅锗层或者碳化硅锗层，其对P型掺杂剂具有低扩散率并且可以提供最优化空穴迁移率和价带能。相反，如果MOSFET100包括N型MOSFET，那么硅合金可以包括碳化硅，其对N型掺杂剂具有低扩散率并且可以提供最优化电子迁移率和导带能。硅合金鳍片1410被构图并且蚀刻进硅合金层203中，如在图14A的顶视图、图14B的截面图A-A'和图14C的截面图B-B'中所示。用于从半导体层形成半导体鳍片的技术在本领域已公知（例如，光刻构图和蚀刻技术，侧壁图像转移技术，等等）并且，因此，从此说明书中省略了细节以允许读者关注公开的实施例的突出方面。
在任意情况中，应该形成硅合金鳍片1410以便宽度在5和100nm之间。本领域的技术人员将认识到半导体鳍片的期望的纵横比（即，高度与宽度的比率）和具体地，为非平面MOSFET200形成的半导体鳍片的指定的沟道区域230的纵横比可以根据MOSFET200是双栅极MOSFET或者三栅极MOSFET变化。例如，在双栅极MOSFET中的指定的沟道区域230的纵横比可以是1:4或者更大，因为仅依靠两维场效应以获得沟道区域耗尽；然而，在三栅极MOSFET的指定的沟道区域230的纵横比可以在3:2和2:3之间的范围内，因为依靠三维场效应以获得沟道区域耗尽。另外，注意，对于双栅极MOSFET，形成的硅合金鳍片1410还应该具有介电帽盖层234以便提供与随后形成的栅极结构电隔离的顶表面（1203，参见图14B）。
然后，在位于指定的沟道区域230的中心部分131之上的硅合金鳍片1410的相对侧面和顶表面上形成栅极结构190（1204，参见图15A-15C）。例如，可以在硅合金鳍片1410的相对侧和顶表面上形成（例如沉积）栅极介电层281（例如，栅极氧化物层、高k栅极介电层或者其它合适的栅极介电层）并且在栅极介电层281上形成栅极导体层282（例如，多晶硅栅极导体层、金属栅极导体层、双功函数栅极导体层或者其它合适的栅极导体层）。然后构图（例如，光刻）并蚀刻产生的栅极介电层-栅极导体层叠层以仅在沟道区域230的中心部分231上形成栅极结构280。本领域已公知用于在非平面MOSFET上形成具有包括不同材料和/或配置的栅极结构的技术，并且因此，从此说明书中省略了细节以允许读者关注公开的实施例的突出方面。
接下来，在横向邻近栅极结构280并还位于指定的沟道区域230的边缘部分232上的硅合金鳍片1410的相对侧面和顶表面上形成介电栅极侧壁间隔物290（1206，参见图16A-16C）。具体地，可以在栅极结构280的侧壁上形成介电栅极侧壁间隔物290（例如，氮化硅间隔物、氧化硅间隔物、氧氮化硅间隔物或者任意其它合适的单或多层介电栅极侧壁间隔物）以便邻近沟道区域230的边缘部分232的硅合金鳍片1410的外部部分1420保持暴露。可以使用常规侧壁间隔物形成技术形成这样的栅极侧壁间隔物290。例如，可以在硅合金鳍片1410上沉积并随后定向蚀刻保形介电层（例如，保形硅氮化物层、氧化硅层、氧氮化硅层，等等）以形成介电栅极侧壁间隔物290。本领域已公知栅极侧壁间隔物形成技术，并且因此，从此说明书中省略了细节以允许读者关注公开的实施例的突出方面。
在形成栅极结构280和栅极侧壁间隔物290后，可以去除硅合金鳍片1410的暴露外面部分1420以便暴露沟道区域230的边缘部分232的侧表面1434（1208，参见图17A-17C）。为了去除外面部分1420，可以使用各向异性蚀刻工艺（即，定向蚀刻工艺）以确保沟道区域230的边缘部分232的侧表面1434基本垂直，如所示（即，基本垂直于绝缘体层202的顶表面）。可选地，可以执行不同类型的蚀刻工艺以确保这些侧表面是倾斜的（即，不垂直于绝缘体层202的顶表面）。
然后，在暴露的侧表面1434上沉积硅1820（例如，通过横向外延沉积）（1210，参见图18A-18C）。下一步，可以用源极/漏极掺杂剂掺杂硅1820以及沟道区域230的边缘部分232，（例如，使用掺杂剂注入工艺接着退火工艺）（1214）。具体地，可以进行掺杂剂注入和热退火工艺以便形成硅源极/漏极区域220（如图2A和2C所示）并且还确保沟道区域230的边缘部分232和在沟道区域230的中心部分231具有不同导电类型和/或不同导电水平以增强源极/漏极结分布并且从而限制短沟道效应。即，可以用相同源极/漏极掺杂剂240在工艺1214处掺杂硅源极/漏极区域220和沟道区域230（硅合金专属）的边缘部分232以便硅合金沟道区域230的中心部分231具有与硅合金沟道区域230的边缘部分232和硅源极/漏极区域220不同的导电类型或者具有与硅源极/漏极区域220和硅合金沟道区域230的边缘部分232相同的导电类型，但是处于更低的导电水平。
例如，如果形成的MOSFET300包括P型MOSFET,那么硅源极/漏极区域320和硅合金沟道区域330的边缘部分332的每一个都在工艺1214处掺杂以便具有P型导电性。即，硅源极/漏极区域220和硅合金沟道区域230的边缘部分232的每一个都可以在工艺1214处用相对高浓度的P型掺杂剂掺杂以便具有P+导电性。在此情况中，在工艺1202处形成初始硅合金鳍片1410并且因此，产生的硅合金沟道区域230的中心部分231或者具有N型导电性（即，可以用N型掺杂剂预掺杂）或者可以具有处于更低导电水平的P型导电性（即，可以用具有相对低浓度的P型掺杂剂预掺杂以便具有P型导电性）。然而，如果形成的MOSFET200是N型MOSFET,那么硅源极/漏极区域220和硅合金沟道区域230的边缘部分232的每一个都在工艺1214处掺杂以便具有N型导电性。具体地，硅源极/漏极区域220和硅合金沟道区域230的边缘部分232的每一个都可以在工艺1214处用相对高浓度的N型掺杂剂掺杂以便具有N+导电性。在此情况中，在工艺1202处形成初始硅合金鳍片1410并且因此，产生的硅合金沟道区域230的中心部分231具有P型导电性（即，可以用P型掺杂剂预掺杂）或者可以具有处于更低导电水平的N型导电性（即，可以用具有相对低浓度的N型掺杂剂预掺杂以便具有N型导电性）。
注意，作为硅材料对于源极/漏极掺杂剂的相对高的扩散率和硅合金材料对于源极/漏极掺杂剂的相对低的扩散率的结果，在工艺1214处，此掺杂剂进入沟道区域230的扩散深度（即，经过沟道区域230的边缘部分232并且进入中心部分231）受限制。更具体地，因为硅合金的低扩散率，在注入工艺期间，大多数源极/漏极掺杂剂原子的扩散将在硅和硅合金材料之间的界面234处突然停止以及在随后的热处理期间，掺杂剂原子穿过沟道区域230的边缘部分232的进一步扩散将受限制。通过在与用于掺杂硅源极/漏极区域220的相同步骤中掺杂硅合金沟道区域230的边缘部分232并且受益于硅合金沟道区域130的低扩散率，该方法避免了对设计为避免短沟道效应的分立沟道掺杂步骤的需要。
在这之后，可以进行另外的工艺以完成MOSFET结构200（1214）。这样的工艺可以包括但不限于，用于形成金属硅化物层、层间电介质、接触等的常规步骤。
注意，可以使用上述用于形成单鳍片MOSFET100并且在图12中示出的基本相同的技术形成多鳍片非平面MOSFET的方法实施例，例如图3A-3B的MOSFET结构300或图4A-4B的MOSFET结构400。具体地，参考图12结合图3A-3B的MOSFET结构和图4A-4B在此情况中，可以在工艺1202处形成多个硅合金鳍片。然后，在工艺1204和1206处，可以形成栅极结构380,480和栅极侧壁间隔物390,490以便横越所有硅合金鳍片的所有沟道区域330a-b，430a-b。下一步，在工艺1208处，可以去除所有的硅合金鳍片的所有外部部分并且在工艺1210处，可以在所有沟道区域的所有边缘部分的暴露侧表面上沉积硅（例如，通过横向外延沉积）。应该注意，可以进行沉积工艺1210以便在邻近鳍片上的硅保持分离，并且因此以便在图3A-3B的产生的MOSFET结构300中，每个沟道区域330a，330b横向位于相对分立的源极/漏极区域320a，320b之间（1211）。可选地，可以执行沉积工艺1210以便在图4A-4B的产生的MOSFET结构400中，邻近鳍片上的硅合并以形成单个源极区域420.1和单个漏极区域420.1，具有从单个源极区域420.1延伸到单个漏极区域420.2的沟道区域430a，430b。然后，可以以工艺1214处描述的方式进行掺杂并且可以进行另外的处理以完成MOSFET结构300,400，如在上面工艺1216处描述的。
本领域的技术人员将认识到，在上述结构和方法实施例中可以使用不同的掺杂剂以获得不同的导电类型。例如，具有N型导电性的基于硅的半导体材料（即，硅或者硅合金）典型地用N型掺杂剂（例如，如砷（As），磷（P）或者锑（Sb）的V族掺杂剂）掺杂，然而具有P型导电性的基于硅的半导体材料典型地用P型掺杂剂（例如，如硼（B）或者锑（In）的Ⅲ族掺杂剂）掺杂。本领域的技术人员还应该认识到不同晶体管部件的不同导电水平依赖于掺杂剂的相对浓度水平。
应该明白，这是使用的术语仅用于描述具体实施例的目的并且没有旨在限制实施例。如这里使用的，除非内容中明确指明否则单数形式“一”、“一个”和“这个”旨在还包括多数形式。还应该明白，术语“包括”、“包含”和/或“含有”，当在此说明书中使用时，具体指状态特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多特征、整体、步骤、操作、元件和/或其组的存在或者添加。另外，应该明白，如“右”、“左”、“竖直”、“水平”、“顶部”、“底部”、“上部”、“下部”、“之下”、“下”、“下方”、“上”、“上方”、“平行”、“垂直”等这里使用的术语，是当它们在附图中取向和示出时的相对位置（除非明确指出）。另外，如“触摸”、“上”、“直接接触”、“邻近”、“直接邻近”、“紧邻”等术语，旨在说明至少一个元件物理接触另一个元件（没有其它元件分离被描述元件）。
还应该明白，方法实施例，如上所述，可以被用于制造集成电路芯片。最终的集成电路芯片可以未加工晶片形式、作为裸芯片或者以封装形式由制造者分布（即，作为具有多个未封装芯片的单个芯片）。在后一种情况中，芯片安装在单芯片封装（例如，塑料载体，具有附着到主板上或者其它高级载体的引线）或者多芯片封装（例如，具有任一表面或者两个表面的互连或者掩埋互连的陶瓷载体）。在任意情况中，随后芯片与其它芯片、分立电路元件、和/或其他信号处理装置集成作为（a）如主板的中间产品或者（b）最终产品的一部分。最终产品可以是包括集成电路芯片的任意产品，范围从玩家和其它低端应用到具有显示器、键盘或者其它输入器件和中央处理器的先进计算机产品。
最后，应该明白，在下面的权利要求中的对应的结构、材料、作用和所有工具或步骤加上功能元件的等价物旨在包括用于与其它特别要求的其它主张元件组合执行功能的任意结构、材料和作用。出现实施例的上面的描述用于示出目的并且没有旨在穷尽或者限制。在不脱离公开的实施例的范围和精神下，本领域的技术人员应该明白对公开的实施例的许多修改和变化。
因此，上面公开的是金属氧化物半导体场效应晶体管（MOSFET）结构（例如，平面MOSFET或者非平面MOSFET，例如单鳍片或者多鳍片、多栅极MOSFET）的实施例及形成该结构的方法。MOSFET结构包括源极/漏极区域和横向位于源极/漏极区域之间的沟道区域。源极/漏极区域可以由硅构成，硅具有对于P型和N型源极/漏极掺杂剂两者的高扩散率。可以仅由用于最优化电荷载流子迁移率和带能以及用于具有低源极/漏极掺杂剂扩散而选择的硅合金（例如，用于P型MOSFET的硅锗或者碳化硅锗或者用于N型MOSFET的碳化硅）构成沟道区域。在工艺期间，源极/漏极掺杂剂可以扩散到硅合金沟道区域的边缘部分。然而，因为硅合金对源极/漏极掺杂剂的低扩散率，掺杂剂不会深地扩散到沟道区域中。因此，硅合金沟道区域的边缘部分与源极/漏极区域可以具有基本相同的掺杂剂分布，但是与硅合金沟道区域的中心部分具有不同的掺杂剂分布。
作为结果，MOSFET的源极/漏极结分布被增强并且降低了短沟道效应，允许器件缩放而不具有对应的性能下降。具体地，当MOSFET尺寸缩放，由随机掺杂剂波动（RDF）驱动的阈值电压（Vt）失配增加，使得严格依赖这样的匹配制造的电路（例如，SRAM基元、DRAM基元等）更难制造。上述实施例使得能够控制短沟道效应而不需要分立的沟道掺杂步骤。更具体地，MOSFET并且优选典型地薄体区MOSFET要求执行明确的沟道掺杂步骤以控制短沟道效应。没有这样明确的沟道掺杂步骤，从高掺杂硅源极/漏极区域进入到邻近的沟道区域中的掺杂剂外扩散成为RDF的主要贡献者并且能够进一步限制CMOS缩放。上述实施例通过硅合金沟道区域的低扩散率减少了该贡献以限制源极/漏极掺杂剂原子的扩散，以便这些掺杂剂原子仅向沟道区域的边缘部分扩散并且另外包含在高扩散率硅源极/漏极区域中。因此，上述实施例允许高级器件缩放，其导致在降低的电压下操作的更小的SRAM或者DRAM基元、更低的成本和更低的功率要求等等。

Claims (25)

1.一种场效应晶体管，包括：
半导体体区，包括：
硅源极/漏极区域；以及
硅合金沟道区域，横向位于所述硅源极/漏极区域之间，所述硅合金沟道区域包括邻近所述硅源极/漏极区域的边缘部分和在所述边缘部分之间的中心部分，所述边缘部分和所述中心部分具有不同导电类型和不同导电水平中的任一种，所述硅合金沟道区域的所述边缘部分与所述硅源极/漏极区域具有相同的掺杂剂分布；
栅极结构，在所述半导体体区上，邻近所述硅合金沟道区域的所述中心部分；以及
栅极侧壁间隔物，在所述半导体体区上，横向邻近所述栅极结构并且还邻近所述硅合金沟道区域的所述边缘部分。
2.根据权利要求1的场效应晶体管，所述硅合金沟道区域的所述边缘部分具有与所述源极/漏极区域相同的导电类型并且还具有与所述硅合金沟道区域的所述中心部分不同的导电类型。
3.根据权利要求1的场效应晶体管，所述硅合金沟道区域的所述边缘部分具有与所述硅源极/漏极区域和所述硅合金沟道区域的所述中心部分相同的导电类型并且还具有比所述硅合金沟道区域的所述中心部分更高的导电水平。
4.根据权利要求1的场效应晶体管，所述场效应晶体管包括P型场效应晶体管以及所述硅合金沟道区域包括硅锗和碳化硅锗中的任一种。
5.根据权利要求1的场效应晶体管，所述场效应晶体管包括N型场效应晶体管以及所述硅合金沟道区域包括碳化硅。
6.根据权利要求1的场效应晶体管，所述栅极侧壁间隔物具有在所述硅源极/漏极区域和所述硅合金沟道区域的所述边缘部分之间的界面之上对准的外部表面。
7.根据权利要求1的场效应晶体管，所述硅源极/漏极区域包括在邻近所述硅合金沟道区域的所述边缘部分的凹陷内的外延硅层。
8.一种场效应晶体管，包括：
半导体鳍片，包括：
硅源极/漏极区域；以及
硅合金沟道区域，横向位于所述硅源极/漏极区域之间，所述硅合金沟道区域包括邻近所述硅源极/漏极区域的边缘部分和在所述边缘部分之间的中心部分，所述边缘部分和所述中心部分具有不同导电类型和不同导电水平中的任一种，所述硅合金沟道区域的所述边缘部分与所述硅源极/漏极区域具有相同的掺杂剂分布；
栅极结构，在所述半导体鳍片的相对侧壁上，邻近所述硅合金沟道区域的所述中心部分；以及
栅极侧壁间隔物，在所述相对侧壁上，横向邻近所述栅极结构并且还邻近所述硅合金沟道区域的所述边缘部分。
9.根据权利要求8的场效应晶体管，所述硅合金沟道区域的所述边缘部分具有与所述源极漏极区域相同的导电类型并且还具有与所述硅合金沟道区域的所述中心部分不同的导电类型。
10.根据权利要求8的场效应晶体管，所述硅合金沟道区域的所述边缘部分具有与所述硅源极/漏极区域和所述硅合金沟道区域的所述中心部分相同的导电类型并且还具有比所述硅合金沟道区域的所述中心部分更高的导电水平。
11.根据权利要求8的场效应晶体管，所述场效应晶体管包括P型场效应晶体管以及所述硅合金沟道区域包括硅锗和碳化硅锗中的任一种。
12.根据权利要求8的场效应晶体管，所述场效应晶体管包括N型场效应晶体管以及所述硅合金沟道区域包括碳化硅。
13.根据权利要求8的场效应晶体管，所述栅极侧壁间隔物具有在所述硅源极/漏极区域和所述硅合金沟道区域的所述边缘部分之间的界面之上对准的外部表面。
14.根据权利要求8的场效应晶体管，所述硅源极/漏极区域包括横向沉积在所述硅合金沟道区域的所述边缘部分的垂直表面上的外延硅层。
15.一种形成场效应晶体管的方法，包括：
提供硅合金层
在所述硅合金层上形成邻近所述硅合金层中的沟道区域的中心部分的栅极结构；
在所述硅合金层上形成横向邻近所述栅极结构并且还位于所述沟道区域的边缘部分之上的栅极侧壁间隔物；
在所述硅合金层中形成邻近所述沟道区域的所述边缘部分的凹陷；
用硅填充所述凹陷；以及
用掺杂剂掺杂所述硅和所述沟道区域的所述边缘部分以形成邻近所述沟道区域的所述边缘部分的硅源极/漏极区域并且还确保所述沟道区域的所述边缘部分和所述沟道区域的所述中心部分具有不同导电类型和不同导电水平中的任一种，所述沟道区域的所述边缘部分与所述硅源极/漏极区域具有相同的掺杂剂分布。
16.根据权利要求15的方法，所述硅合金层具有第一导电类型并且所述掺杂剂具有第二导电类型以便在所述掺杂后，所述沟道区域的所述中心部分具有与所述硅源极/漏极区域和所述沟道区域的所述边缘部分不同的导电类型。
17.根据权利要求15的方法，所述硅合金层具有第一导电类型并且所述掺杂剂具有第一导电类型，以便在所述掺杂后，所述沟道区域的所述中心部分与所述硅源极/漏极区域和所述沟道区域的所述边缘部分相比具有相同导电类型但处于较低导电水平。
18.根据权利要求15的场效应晶体管，所述场效应晶体管包括P型场效应晶体管并且所述硅合金层包括硅锗和碳化硅锗中的任一种的层。
19.根据权利要求15的场效应晶体管，所述场效应晶体管包括N型场效应晶体管并且所述硅合金层包括碳化硅层。
20.一种形成场效应晶体管的方法，包括：
形成硅合金鳍片；
在所述硅合金鳍片的相对侧和顶表面上形成在所述硅合金鳍片内的沟道区域的中心部分之上的栅极结构；
在所述硅合金鳍片的所述相对侧和所述顶表面上形成横向邻近所述栅极结构并在所述硅合金鳍片内的所述沟道区域的边缘部分之上的栅极侧壁间隔物；
去除所述硅合金鳍片的外部部分以便暴露所述沟道区域的所述边缘部分的侧表面；
在所述侧表面上沉积硅；以及
用掺杂剂掺杂所述硅和所述沟道区域的所述边缘部分以形成邻近所述沟道区域的所述边缘部分的硅源极/漏极区域并且还确保所述沟道区域的所述边缘部分和所述沟道区域的所述中心部分具有不同导电类型和不同导电水平中的任一种，所述沟道区域的所述边缘部分与所述硅源极/漏极区域具有相同的掺杂剂分布。
21.根据权利要求20的方法，所述硅合金鳍片具有第一导电类型并且所述掺杂剂具有第二导电类型，以便在所述掺杂后，所述沟道区域的所述中心部分具有与所述硅源极/漏极区域和所述沟道区域的所述边缘部分不同的导电类型。
22.根据权利要求20的方法，所述硅合金鳍片具有第一导电类型并且所述掺杂剂具有第一导电类型，以便在所述掺杂后，所述沟道区域的所述中心部分与所述硅源极/漏极区域和所述沟道区域的所述边缘部分相比具有相同导电类型但处于较低导电水平。
23.根据权利要求20的方法，所述场效应晶体管包括P型场效应晶体管并且所述硅合金鳍片包括硅锗和碳化硅锗中的任一种。
24.根据权利要求20的方法，所述场效应晶体管包括N型场效应晶体管并且所述硅合金层鳍片包括碳化硅。
25.根据权利要求20的方法，形成所述硅合金鳍片还包括形成多个硅合金鳍片，
所述栅极结构和所述栅极侧壁间隔物被形成为横越所有所述硅合金鳍片的所有沟道区域，
执行所述去除以便去除所有所述硅合金鳍片的所有外部部分，以及
执行所述沉积以便所述硅沉积到所有所述沟道区域的所有边缘部分的所有侧表面上。
CN201310024264.6A 2012-01-27 2013-01-23 场效应晶体管和形成晶体管的方法 Expired - Fee Related CN103227197B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/359,615 US8759916B2 (en) 2012-01-27 2012-01-27 Field effect transistor and a method of forming the transistor
US13/359,615 2012-01-27

Publications (2)

Publication Number Publication Date
CN103227197A CN103227197A (zh) 2013-07-31
CN103227197B true CN103227197B (zh) 2016-02-03

Family

ID=48837570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310024264.6A Expired - Fee Related CN103227197B (zh) 2012-01-27 2013-01-23 场效应晶体管和形成晶体管的方法

Country Status (2)

Country Link
US (1) US8759916B2 (zh)
CN (1) CN103227197B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
EP3087589A4 (en) 2013-12-27 2017-08-16 Intel Corporation Diffused tip extension transistor
US20150214345A1 (en) * 2014-01-27 2015-07-30 Globalfoundries Inc. Dopant diffusion barrier to form isolated source/drains in a semiconductor device
US9214557B2 (en) * 2014-02-06 2015-12-15 Globalfoundries Singapore Pte. Ltd. Device with isolation buffer
US9553171B2 (en) * 2014-02-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9450079B2 (en) * 2014-04-09 2016-09-20 International Business Machines Corporation FinFET having highly doped source and drain regions
US10609273B2 (en) * 2014-07-31 2020-03-31 Maxell, Ltd. Image pickup device and method of tracking subject thereof
US9768254B2 (en) 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
US9899490B2 (en) * 2016-02-03 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with changeable gate length and method for forming the same
CN107919286A (zh) * 2016-10-11 2018-04-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
US10147787B1 (en) 2017-05-31 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
CN112424917B (zh) * 2018-06-06 2022-08-19 港大科桥有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN111223779B (zh) * 2018-11-23 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11984479B2 (en) 2021-02-17 2024-05-14 Analog Devices International Unlimited Company Hybrid field-effect transistor
CN113745314B (zh) * 2021-07-16 2024-04-02 中国科学院微电子研究所 冷源mos晶体管及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272365A (en) * 1990-03-29 1993-12-21 Kabushiki Kaisha Toshiba Silicon transistor device with silicon-germanium electron gas hetero structure channel
US5726459A (en) * 1993-04-19 1998-03-10 Sharp Microelectronics Technology, Inc. GE-SI SOI MOS transistor and method of fabricating same
CN102034866A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 集成电路结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333217B1 (en) * 1999-05-14 2001-12-25 Matsushita Electric Industrial Co., Ltd. Method of forming MOSFET with channel, extension and pocket implants
KR100332108B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
EP1672700A2 (en) 1999-11-15 2006-06-21 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
JP3531671B2 (ja) * 2001-02-02 2004-05-31 シャープ株式会社 Ｓｏｉｍｏｓｆｅｔ及びその製造方法
US6458662B1 (en) 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
US6635909B2 (en) 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
US6716690B1 (en) * 2003-03-12 2004-04-06 Advanced Micro Devices, Inc. Uniformly doped source/drain junction in a double-gate MOSFET
KR100612415B1 (ko) 2004-04-09 2006-08-16 삼성전자주식회사 올 어라운드된 채널 영역을 갖는 트랜지스터 및 그 제조방법
JP4375619B2 (ja) 2004-05-26 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20080023752A1 (en) 2006-07-28 2008-01-31 International Business Machines Corporation BORON DOPED SiGe HALO FOR NFET TO CONTROL SHORT CHANNEL EFFECT
JP2008078519A (ja) 2006-09-25 2008-04-03 Sony Corp 半導体装置の製造方法
US7776698B2 (en) * 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
US7964910B2 (en) 2007-10-17 2011-06-21 International Business Machines Corporation Planar field effect transistor structure having an angled crystallographic etch-defined source/drain recess and a method of forming the transistor structure
US20090224263A1 (en) * 2008-03-06 2009-09-10 Toshiba America Electronic Components, Inc. Generating Stress in a Field Effect Transistor
US7541629B1 (en) 2008-04-21 2009-06-02 International Business Machines Corporation Embedded insulating band for controlling short-channel effect and leakage reduction for DSB process
US7994015B2 (en) * 2009-04-21 2011-08-09 Applied Materials, Inc. NMOS transistor devices and methods for fabricating same
US8030144B2 (en) * 2009-10-09 2011-10-04 Globalfoundries Inc. Semiconductor device with stressed fin sections, and related fabrication methods
US8722482B2 (en) * 2010-03-18 2014-05-13 Globalfoundries Inc. Strained silicon carbide channel for electron mobility of NMOS
KR20110120044A (ko) * 2010-04-28 2011-11-03 삼성전자주식회사 안티퓨즈, 이를 포함하는 안티퓨즈 회로, 및 안티퓨즈 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272365A (en) * 1990-03-29 1993-12-21 Kabushiki Kaisha Toshiba Silicon transistor device with silicon-germanium electron gas hetero structure channel
US5726459A (en) * 1993-04-19 1998-03-10 Sharp Microelectronics Technology, Inc. GE-SI SOI MOS transistor and method of fabricating same
CN102034866A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 集成电路结构

Also Published As

Publication number Publication date
US8759916B2 (en) 2014-06-24
US20130193481A1 (en) 2013-08-01
CN103227197A (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
CN103227197B (zh) 场效应晶体管和形成晶体管的方法
TWI688096B (zh) 具有二極體隔離之堆疊奈米片場效電晶體
JP4301506B2 (ja) 低漏洩ヘテロ接合垂直トランジスタおよびその高性能デバイス
US9202920B1 (en) Methods for forming vertical and sharp junctions in finFET structures
US8652891B1 (en) Semiconductor device and method of manufacturing the same
US8658505B2 (en) Embedded stressors for multigate transistor devices
US8853008B1 (en) Counter-doped low-power FinFET
CN103871893B (zh) 具有超陡逆行阱的体鳍片fet及其制造方法
TWI503984B (zh) 積體電路裝置及其製造方法
US8853862B2 (en) Contact structures for semiconductor transistors
US9548387B2 (en) Semiconductor device and method of manufacturing the same
CN103325833B (zh) 场效应晶体管以及包括其的半导体器件和集成电路器件
US20130313649A1 (en) Fin isolation for multigate transistors
CN103187438A (zh) 鳍式bjt
CN104517857A (zh) 包括鳍形场效应晶体管的集成电路器件及其形成方法
JP2006310458A (ja) 半導体装置の製造方法
WO2011066730A1 (zh) 混合晶向反型模式全包围栅cmos场效应晶体管
CN105702727A (zh) 金属氧化物半导体装置与其形成方法
CN104217955B (zh) N型晶体管及其制作方法、互补金属氧化物半导体
CN104465760A (zh) 半导体器件
CN110047908A (zh) 半导体器件及其制造方法
US9048123B2 (en) Interdigitated finFETs
Yoon et al. Gate-All-Around FETs: nanowire and nanosheet structure
JP5172893B2 (ja) トランジスタの製造方法
CN102723341B (zh) 一种混合晶面应变Si垂直沟道BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160203

Termination date: 20210123