CN107039444A - 静态随机存取存储器装置 - Google Patents

静态随机存取存储器装置 Download PDF

Info

Publication number
CN107039444A
CN107039444A CN201610989840.4A CN201610989840A CN107039444A CN 107039444 A CN107039444 A CN 107039444A CN 201610989840 A CN201610989840 A CN 201610989840A CN 107039444 A CN107039444 A CN 107039444A
Authority
CN
China
Prior art keywords
transistor
width
drain region
source
sheet material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610989840.4A
Other languages
English (en)
Other versions
CN107039444B (zh
Inventor
李东勋
权兑勇
金洞院
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107039444A publication Critical patent/CN107039444A/zh
Application granted granted Critical
Publication of CN107039444B publication Critical patent/CN107039444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种静态随机存取存储器装置包括第一晶体管、第二晶体管及第三晶体管，所述第一晶体管、第二晶体管及第三晶体管分别用作通门晶体管、下拉晶体管及上拉晶体管。每一晶体管的沟道区可包括垂直堆叠在衬底上的多个半导体片材。用作第一晶体管的沟道区及第二晶体管的沟道区的半导体片材可具有比用作第三晶体管的沟道区的半导体片材大的宽度。

Description

静态随机存取存储器装置
相关申请的交叉参考
本案主张在2016年1月4日在韩国知识产权局提出申请的韩国专利申请第10-2016-0000491号的优先权，所述韩国专利申请的公开内容全文并入本案供参考。
技术领域
本发明涉及半导体装置，且具体来说，涉及包括用作沟道区的多个片材的静态随机存取存储器(SRAM)装置。所述沟道区具有依赖于晶体管类型的宽度。
背景技术
一般来说，静态随机存取存储器装置包括两个通门晶体管(pass-gatetransistor)、两个下拉晶体管(pull-down transistor)、以及两个上拉晶体管(pull-uptransistor)。尽管这些晶体管可包含在同一静态随机存取存储器装置中，但对于这些晶体管的技术要求可不相同。举例来说，由于操作上拉晶体管所需的驱动电流量小于通门晶体管及下拉晶体管所需的驱动电流量，因此上拉晶体管的沟道区不需要具有与其他晶体管的沟道区相同的结构或大小。此外，当上拉晶体管被制作为具有与其他晶体管相同的沟道区时，会导致静态随机存取存储器装置遭受泄漏电流的增加以及存储单元单位占用面积的不必要增加。
发明内容
本发明概念的某些实施例提供一种包括多个半导体片材的静态随机存取存储器装置，所述多个半导体片材用作晶体管的沟道区且具有依赖于晶体管类型的宽度。
根据本发明概念的某些实施例，一种静态随机存取存储器装置可包括：衬底，包括第一NMOS区、PMOS区及第二NMOS区；第一晶体管，包括在所述第一NMOS区上在第一方向上延伸的第一栅极结构、在所述第一NMOS区中位于所述第一栅极结构的相对侧上的第一源极区/漏极区以及将所述第一源极区/漏极区彼此连接且在所述第一方向上具有第一宽度的第一多个半导体片材；第二晶体管，包括在所述第一NMOS区上在所述第一方向上延伸的第二栅极结构、在所述第一NMOS区中位于所述第二栅极结构的相对侧上的第二源极区/漏极区以及将所述第二源极区/漏极区彼此连接且在所述第一方向上具有所述第一宽度的第二多个半导体片材；以及第三晶体管，包括在所述PMOS区上在所述第一方向上延伸的第三栅极结构、在所述PMOS区中位于所述第三栅极结构的相对侧上的第三源极区/漏极区以及将所述第三源极区/漏极区彼此连接且在所述第一方向上具有第二宽度的第三多个半导体片材。所述第一宽度可大于所述第二宽度。
根据本发明概念的某些实施例，一种静态随机存取存储器装置可包括：衬底，包括第一NMOS区、PMOS区及第二NMOS区；第一晶体管，包括在所述第一NMOS区上在第一方向上延伸的第一栅极结构、在所述第一NMOS区中位于所述第一栅极结构的相对侧上的第一源极区/漏极区以及将所述第一源极区/漏极区彼此连接且在所述第一方向上具有第一宽度的第一多个半导体片材；第二晶体管，包括在所述第一NMOS区上在所述第一方向上延伸的第二栅极结构、在所述第一NMOS区中位于所述第二栅极结构的相对侧上的第二源极区/漏极区以及将所述第二源极区/漏极区彼此连接且在所述第一方向上具有第二宽度的第二多个半导体片材；以及第三晶体管，包括在所述PMOS区上在所述第一方向上延伸的第三栅极结构、在所述PMOS区中位于所述第三栅极结构的相对侧上的第三源极区/漏极区以及将所述第三源极区/漏极区彼此连接且在所述第一方向上具有第三宽度的第三多个半导体片材。所述第二宽度可大于所述第一宽度及所述第三宽度。
附图说明
结合附图阅读以下简要说明将会更清楚地理解示例性实施例。所述附图代表本文中所阐述的非限制性示例性实施例。
图1是根据本发明概念某些实施例的静态随机存取存储单元的等效电路图。
图2是说明图1所示的静态随机存取存储单元的实例的平面图。
图3A是沿图2所示的线I-I'及线II-II'截取的截面图。
图3B是沿图2所示的线Ⅲ-Ⅲ'及线Ⅳ-Ⅳ'截取的截面图。
图3C是沿图2所示的线Ⅴ-Ⅴ'及线Ⅵ-Ⅵ'截取的截面图。
图4A至图8A是沿图2所示的线I-I'及线II-II'截取的截面图。
图4B至图8B是沿图2所示的线Ⅲ-Ⅲ'及线Ⅳ-Ⅳ'截取的截面图。
图4C至图8C是沿图2所示的线Ⅴ-Ⅴ'及线Ⅵ-Ⅵ'截取的截面图。
图9是说明图1所示的静态随机存取存储单元的另一实例的平面图。
图10A是沿图9所示的线I-I'及线II-II'截取的截面图。
图10B是沿图9所示的线Ⅲ-Ⅲ'及线Ⅳ-Ⅳ'截取的截面图。
图10C是沿图9所示的线Ⅴ-Ⅴ'及线Ⅵ-Ⅵ'截取的截面图。
图11A至图14A是沿图9所示的线I-I'及线II-II'截取的截面图。
图11B至图14B是沿图9所示的线Ⅲ-Ⅲ'及线Ⅳ-Ⅳ'截取的截面图。
图11C至图14C是沿图9所示的线Ⅴ-Ⅴ'及线Ⅵ-Ⅵ'截取的截面图。
附图标记说明
100：衬底；101：牺牲层；102：半导体层/第一半导体层；103：初步牺牲图案；104：第一半导体图案；105：牺牲图案；121：顶盖绝缘层；123：层间绝缘层；131：虚拟栅极；102：栅极掩模图案；AR1：第一有源区；AR2：第二有源区；AR3：第三有源区；AR4：第四有源区；BI：障壁绝缘图案；BL1：第一位线；BL2：第二位线；CG1：第一栅极触点；CH1：第一沟道区；CH2：第二沟道区；CH3：第三沟道区；CM1：第一金属触点；CM2：第二金属触点；CM3：第三金属触点；CM4：第四金属触点；CM5：第五金属触点；CM6：第六金属触点；CM7：第七金属触点；CM8：第八金属触点；D1：第一方向；G1：第一栅极结构；G2：第二栅极结构；G3：第三栅极结构；G4：第四栅极结构；GE1：第一栅极电极；GE2：第二栅极电极；GI1：第一栅极绝缘图案；GI2：第二栅极绝缘图案；GI3：第三栅极绝缘图案；GP：栅极顶盖图案/顶盖图案；GS：栅极间隔物；N1：第一节点；N2：第二节点；NR1：第一NMOS区；NR2：第二NMOS区；NS1：第一片材；NS2：第二片材；NS3：第三片材；Path1、Path2：路径；PCH1：第一初步沟道区；PCH2：第二初步沟道区；PCH3：第三初步沟道区；PD1：第一下拉晶体管；PD2：第二下拉晶体管；PG1：第一通门晶体管；PG2：第二通门晶体管；PR：PMOS区；PU1：第一上拉晶体管；PU2：第二上拉晶体管；RS：凹槽区；SD：源极区/漏极区；TC1：第一沟槽；TC2：第二沟槽；TC3：第三沟槽；TR1：第一晶体管；TR2：第二晶体管；TR3：第三晶体管；TR4：第四晶体管；TR5：第五晶体管；TR6：第六晶体管；VDD：电源电压；VSS：接地电压；W1：第一宽度；W2：第二宽度；W3：第三宽度；WL：字线；Ⅰ、Ⅰ'、Ⅱ、Ⅱ'、Ⅲ、Ⅲ'、Ⅳ、Ⅳ'、Ⅴ、Ⅴ'、Ⅵ、Ⅵ'：线。
具体实施方式
以下，将更充分地阐述本发明概念的示例性实施例，以使所属领域中的技术人员能容易地领会本发明概念。
图1是根据本发明概念某些实施例的静态随机存取存储单元的等效电路图。参照图1，根据本发明概念某些实施例的静态随机存取存储单元可包括第一上拉晶体管PU1、第二上拉晶体管PU2、第一下拉晶体管PD1、第二下拉晶体管PD2、第一通门晶体管PG1、及第二通门晶体管PG2。举例来说，第一上拉晶体管PU1及第二上拉晶体管PU2可为PMOS晶体管。相比之下，第一下拉晶体管PD1与第二下拉晶体管PD2以及第一通门晶体管PG1与第二通门晶体管PG2可为NMOS晶体管。
可将第一电压(例如，电源电压VDD)供应至第一上拉晶体管PU1的第一端子，且第一上拉晶体管PU1的第二端子可被连接至第一节点N1。第一下拉晶体管PD1的第一端子可被连接至第一节点N1，且可将第二电压(例如，接地电压VSS)供应至第一下拉晶体管PD1的第二端子。第一通门晶体管PG1的第一端子可被连接至第一位线BL1，且第一通门晶体管PG1的第二端子可被连接至第一节点N1。
第一上拉晶体管PU1的栅极端子(gate terminal)及第一下拉晶体管PD1的栅极端子可电连接至第二节点N2。因此，第一上拉晶体管PU1及第一下拉晶体管PD1可形成第一逆变器(inverter)。第二节点N2可为第一逆变器的输入端子，且第一节点N1可为第一逆变器的输出端子。
可将第一电压(例如，电源电压VDD)供应至第二上拉晶体管PU2的第一端子，且第二上拉晶体管PU2的第二端子可被连接至第二节点N2。第二下拉晶体管PD2的第一端子可被连接至第二节点N2，且可将第二电压(例如，接地电压VSS)供应至第二下拉晶体管PD2的第二端子。第二通门晶体管PG2的第一端子可被连接至第二位线BL2，且第二通门晶体管PG2的第二端子可被连接至第二节点N2。举例来说，第二位线BL2可用作第一位线BL1的互补位线。
第二上拉晶体管PU2的栅极端子及第二下拉晶体管PD2的栅极端子可电连接至第一节点N1。因此，第二上拉晶体管PU2及第二下拉晶体管PD2可形成第二逆变器。第一节点N1可为第二逆变器的输入端子，且第二节点N2可为第二逆变器的输出端子。
第一逆变器及第二逆变器可被配置成用作锁存器(latch)。举例来说，在写入操作中，当通过字线WL输入的信号使第一通门晶体管PG1及/或第二通门晶体管PG2开通(turned-on)时，通过位线BL1及/或位线BL2输入的信号可被储存在由第一逆变器及第二逆变器形成的锁存器中。相似地，在读取操作中，当通过字线WL输入的信号使第一通门晶体管PG1及/或第二通门晶体管PG2开通时，储存在所述锁存器中的信号可通过位线BL1及/或位线BL2输出。
根据本发明概念的某些实施例，静态随机存取存储单元的晶体管可被形成为具有至少两个不同的沟道宽度，且这可使得实现高性能静态随机存取存储单元成为可能。举例来说，每一晶体管的两个源极区/漏极区可通过包括垂直堆叠在衬底上的多个片材的多堆叠片材型(multi-stack-sheet type)沟道区而彼此连接。当对包围所述片材的栅极电极施加栅极电压时，可在所述片材中形成沟道区以将所述源极区/漏极区彼此电连接。在某些实施例中，可基于设置有所述片材的晶体管的类型来确定沟道区的所述片材的宽度。
当在静态随机存取存储单元上执行写入操作或读取操作时，所述写入操作或读取操作是否得到恰当执行可受到NMOS晶体管的性能的影响。举例来说，为了从静态随机存取存储单元读出数据，可将电压施加至位线BL1及位线BL2两者。接着，可由连接至位线BL1及位线BL2的读放大器(sense amplifier)读出位线BL1及位线BL2中的电压变化，以判断储存在静态随机存取存储单元中的数据是处于状态“0”还是处于状态“1”。换句话说，可由位于电流放电路径“路径1”及“路径2”上的NMOS晶体管PG1、PD1、PG2、及PD2的电气特性来决定静态随机存取存储单元的性能。在静态随机存取存储单元的写入操作中可同样如此。
相比之下，上拉晶体管PU1及上拉晶体管PU2可以不需要具有与通门晶体管PG1及通门晶体管PG2以及下拉晶体管PD1及下拉晶体管PD2相同的高性能。也就是说，上拉晶体管PU1及上拉晶体管PU2可以不需要与其他晶体管一样多的驱动电流。这可意味着上拉晶体管PU1及上拉晶体管PU2的沟道区不需要被扩大至与通门晶体管PG1及通门晶体管PG2以及下拉晶体管PD1及下拉晶体管PD2的沟道区一样大。
如上所述，构成静态随机存取存储单元的所有晶体管可以不需要具有相同的电气特性，且因此，可对晶体管的沟道宽度进行调整来提高静态随机存取存储单元的运行特性。以下将更详细地阐述这种具有多个堆叠片材的静态随机存取存储单元。
图2是说明图1所示的静态随机存取存储单元的实例的平面图。图3A是沿图2所示的线I-I'及线II-II'截取的截面图。图3B是沿图2所示的线Ⅲ-Ⅲ'及线Ⅳ-Ⅳ'截取的截面图。图3C是沿图2所示的线Ⅴ-Ⅴ'及线Ⅵ-Ⅵ'截取的截面图。
参照图1及图2，静态随机存取存储器装置可包括：具有相同结构的两个通门晶体管TR1及TR6；具有相同结构的两个下拉晶体管TR2及TR5；以及具有相同结构的两个上拉晶体管TR3及TR4。举例来说，如图2所示，第一晶体管TR1与第六晶体管TR6可被设置为具有实质上相同的结构。相似地，第二晶体管TR2与第五晶体管TR5可被设置为具有实质上相同的结构，且第三晶体管TR3与第四晶体管TR4可被设置为具有实质上相同的结构。因此，为使说明简洁起见，将省略对第四晶体管TR4至第六晶体管TR6的详细说明。
参照图2及图3A至图3C，第一晶体管TR1至第六晶体管TR6可被设置在衬底100上。第一晶体管TR1、第二晶体管TR2、第五晶体管TR5及第六晶体管TR6可为NMOS晶体管，且第三晶体管TR3及第四晶体管TR4可为PMOS晶体管。由于静态随机存取存储单元包括如参照图1所阐述的具有两个耦合逆变器的锁存器结构，因此第一晶体管TR1可具有与第六晶体管TR6相似的结构。此外，第二晶体管TR2可具有与第五晶体管TR5相似的结构，且第三晶体管TR3也可具有与第四晶体管TR4相似的结构。
衬底100可包括第一NMOS区NR1、PMOS区PR及第二NMOS区NR2。第一晶体管TR1及第二晶体管TR2可设置在第一NMOS区NR1中。第三晶体管TR3及第四晶体管TR4可设置在PMOS区PR中。而且，第五晶体管TR5及第六晶体管TR6可设置在第二NMOS区NR2中。在某些实施例中，衬底100可为硅晶片、锗晶片、或绝缘体上覆硅(silicon-on-insulator，SOI)晶片中的一者。
第一晶体管TR1至第三晶体管TR3中的每一者可包括：在第一方向D1上延伸的栅极结构；形成在所述栅极结构的相对侧上的一对源极区/漏极区SD；以及将所述源极区/漏极区SD彼此连接的沟道区。举例来说，静态随机存取存储器装置可包括第一栅极结构G1、第二栅极结构G2、第三栅极结构G3及第四栅极结构G4，所述第一栅极结构G1、第二栅极结构G2、第三栅极结构G3及第四栅极结构G4中的每一者包括：栅极电极；位于所述栅极电极的侧表面及底表面上的栅极绝缘层；从所述栅极电极间隔开并将所述栅极绝缘层夹置在其之间的栅极间隔物GS；以及位于所述栅极电极及所述栅极绝缘层上的栅极顶盖图案GP。所述栅极绝缘层的及所述栅极电极的顶表面可接触所述栅极顶盖图案GP的底表面。
所述栅极电极中的每一者可由导电性金属氮化物或金属中的至少一者形成或可包含导电性金属氮化物或金属中的至少一者。举例来说，所述栅极电极中的每一者可由金属氮化物(例如，氮化钛(TiN)、氮化钨(WN)及氮化钽(TaN))或金属(例如，钛(Ti)、钨(W)及钽(Ta))中的至少一者形成或可包含金属氮化物(例如，氮化钛、氮化钨及氮化钽)或金属(例如，钛、钨及钽)中的至少一者。第一晶体管TR1至第三晶体管TR3可分别包括第一栅极电极GE1、第二栅极电极GE2、及第三栅极电极GE3。在某些实施例中，第一栅极电极GE1至第三栅极电极GE3可包括由相同的材料形成的各自层。
第一晶体管TR1至第三晶体管TR3可分别包括第一栅极绝缘图案GI1、第二栅极绝缘图案GI2、及第三栅极绝缘图案GI3。第一栅极绝缘图案GI1至第三栅极绝缘图案GI3中的每一者可由氧化硅层、氮化硅层、氮氧化硅层或高介电常数介电层(high-k dielectriclayer)中的至少一者形成或可包括氧化硅层、氮化硅层、氮氧化硅层或高介电常数介电层中的至少一者。所述高介电常数介电层可具有比氧化硅层的介电常数高的介电常数；举例来说，所述高介电常数介电层可包含氧化铪(hafnium oxide，HfO)、氧化铝(aluminumoxide，AlO)、及氧化钽(tantalum oxide，TaO)中的至少一者。栅极间隔物GS及栅极顶盖图案GP可由氧化硅层、氮化硅层或氮氧化硅层中的至少一者形成或可包括氧化硅层、氮化硅层或氮氧化硅层中的至少一者。
静态随机存取存储单元可包括由第一晶体管TR1及第二晶体管TR2共享的第一有源区AR1。第一有源区AR1可包括第一沟道区CH1及由第一沟道区CH1隔开的源极区/漏极区SD。第一有源区AR1还可包括第二沟道区CH2及由第二沟道区CH2隔开的源极区/漏极区SD。第一晶体管TR1及第二晶体管TR2中的每一者的源极区/漏极区SD可为外延图案(epitaxialpattern)，所述外延图案可利用衬底100作为籽晶层进行外延生长而成。此外，第一晶体管TR1及第二晶体管TR2中的每一者的源极区/漏极区SD可包含分别对第一沟道区CH1及第二沟道区CH2施加拉伸应变的材料。举例来说，第一晶体管TR1及第二晶体管TR2中的每一者的源极区/漏极区SD可包括晶格常数小于硅的晶格常数的碳化硅层(SiC layer)，或可包括晶格常数与衬底100的晶格常数相同的硅层。层间绝缘层123可设置在源极区/漏极区SD上。所述栅极结构可设置在层间绝缘层123中。层间绝缘层123可具有与栅极顶盖图案GP的顶表面实质上共面的顶表面。层间绝缘层123可由氧化硅层或氮氧化硅层形成或者可包括氧化硅层或氮氧化硅层。
静态随机存取存储单元可包括第二有源区AR2，所述第二有源区AR2被用作第三晶体管TR3的一部分。第二有源区AR2可包括第三沟道区CH3及由第三沟道区CH3隔开的源极区/漏极区SD。第三晶体管TR3中的每一者的源极区/漏极区SD可为外延图案，所述外延图案可利用衬底100作为籽晶层进行外延生长而成。第三晶体管TR3的源极区/漏极区SD可包含对第三沟道区CH3施加压缩应变的材料。举例来说，第三晶体管TR3的源极区/漏极区SD可包括晶格常数大于硅的晶格常数的锗硅层(SiGe layer)。层间绝缘层123可设置在源极区/漏极区SD上。所述栅极结构可设置在层间绝缘层123中。层间绝缘层123的顶表面可与栅极顶盖图案GP的顶表面实质上共面。层间绝缘层123可由氧化硅层或氮氧化硅层形成或者可包括氧化硅层或氮氧化硅层。
第一晶体管TR1至第三晶体管TR3可设置为具有不同的沟道宽度。如图2及图3A至图3C所示，第一晶体管TR1及第二晶体管TR2可设置为共享第一有源区AR1。在这种情形中，当在第一方向D1上测量时，第一晶体管TR1与第二晶体管TR2可具有相同的沟道宽度W1。第二有源区AR2可被用作第三晶体管TR3的一部分。在这种情形中，当在第一方向D1上测量时，第三晶体管TR3可具有沟道宽度W2。在某些实施例中，宽度W1可为宽度W2的约1.4倍至约10倍，但本发明概念并不仅限于此。
第一沟道区CH1至第三沟道区CH3中的每一者可包括多个片材，所述多个片材垂直堆叠在衬底100上且垂直地彼此间隔开。举例来说，第一沟道区CH1可包括三个第一片材NS1，第二沟道区CH2可包括三个第二片材NS2，且第三沟道区CH3可包括三个第三片材NS3。尽管每一沟道区被示出为具有三个片材，但本发明概念并不仅限于此。在某些实施例中，每一沟道的片材可具有实质上相同或相似的杂质浓度。
第一片材NS1至第三片材NS3可从衬底100的顶表面间隔开。第一片材NS1至第三片材NS3中的每一者可包括起源于同一半导体层且位于距衬底100相同的水平高度处的至少一个片材。举例来说，第一片材NS1至第三片材NS3中的最下方片材可位于距衬底100相同的水平高度处。第一片材NS1至第三片材NS3可由硅、锗硅或锗中的至少一者形成或可包含硅、锗硅或锗中的至少一者。第一片材NS1可设置成具有实质上相同的厚度，但本发明概念并不仅限于此。对于第二片材NS2及第三片材NS3来说，可同样如此。
第一栅极电极GE1可设置成包围或围绕第一片材NS1中的每一者且在第一方向D1上延伸。障壁绝缘图案BI可设置在源极区/漏极区SD与第一栅极电极GE1之间。障壁绝缘图案BI可通过第一片材NS1、第二片材NS2、或第三片材NS3而彼此间隔开。换句话说，第一晶体管TR1可为栅极环绕型场效应晶体管(gate-all-around type field effect transistor，GAA-type FET)，其中栅极电极被设置成围绕沟道区的外表面。相似地，第二沟道区CH2的及第三沟道区CH3的外表面可分别被第二栅极电极GE2及第三栅极电极GE3围绕，且因此，第二晶体管TR2及第三晶体管TR3也可为栅极环绕型场效应晶体管。在某些实施例中，第一栅极电极GE1至第三栅极电极GE3可设置成在第一方向D1上延伸。
进一步参照图1及图2，静态随机存取存储单元可进一步包括其他元件。举例来说，如图2所示，第一金属触点CM1可被连接至第一有源区AR1的端部部分。可对第一金属触点CM1施加接地电压VSS。此外，第二金属触点CM2可被连接至第一有源区AR1的相对的端部部分。第二金属触点CM2可被连接至第一位线BL1。第四金属触点CM4可被连接至第二有源区AR2的端部部分。可对第四金属触点CM4施加电源电压VDD。此外，第三金属触点CM3可设置成将第二有源区AR2连接至第一有源区AR1的位于第一晶体管TR1与第二晶体管TR2之间的部分。第一栅极触点CG1可设置在第一栅极电极GE1上。第一栅极触点CG1可被连接至字线WL。
第五金属触点CM5可被连接至第三有源区AR3的端部部分。可对第五金属触点CM5施加电源电压VDD。此外，第六金属触点CM6可设置成将第三有源区AR3连接至第四有源区AR4的位于第五晶体管TR5与第六晶体管TR6之间的部分。第七金属触点CM7可被连接至第四有源区AR4的端部部分。第七金属触点CM7可被连接至第二位线BL2。第八金属触点CM8可被连接至第四有源区AR4的相对的端部部分。可对第八金属触点CM8施加接地电压VSS。
根据本发明概念的某些实施例，可使用多个片材作为静态随机存取存储单元中的每一晶体管的沟道区。然而，静态随机存取存储单元的沟道区或片材的宽度可基于晶体管的类型来确定；举例来说，静态随机存取存储单元的通门晶体管、上拉晶体管、或下拉晶体管可具有不同的沟道宽度。这可使得提高静态随机存取存储单元的性能及/或减少静态随机存取存储单元的占用面积成为可能。
图4A至图8A是沿图2所示的线I-I'及线II-II'截取的截面图。图4B至图8B是沿图2所示的线Ⅲ-Ⅲ'及线Ⅳ-Ⅳ'截取的截面图。图4C至图8C是沿图2所示的线Ⅴ-Ⅴ'及线Ⅵ-Ⅵ'截取的截面图。以下，根据本发明概念的某些实施例，将参照图2及图4A至图8C阐述制作静态随机存取存储单元的方法。
参照图2及图4A至图4C，可在衬底100上交替且重复地形成多个牺牲层101及多个半导体层102。如图4A至图4C所示，三个半导体层102可堆叠在衬底100上，但本发明概念并不仅限于此。举例来说，半导体层102的堆叠数目可根据构成沟道区的片材的数目而改变。牺牲层101可包含相对于第一半导体层102具有蚀刻选择性的材料。举例来说，当在后续工艺中蚀刻牺牲层101时，可选择牺牲层101的及半导体层102的材料以选择性地移除牺牲层101并阻止第一半导体层102受到蚀刻。所述蚀刻选择性可被定量地表示为在给定的蚀刻工艺中，第一半导体层102的蚀刻速率相对于牺牲层101的蚀刻速率的比率。举例来说，牺牲层101可由相对于第一半导体层102具有1:10至1:200的蚀刻选择性的材料形成或可包含相对于第一半导体层102具有1:10至1:200的蚀刻选择性比例的材料。在某些实施例中，牺牲层101可由锗硅、硅或锗中的至少一者形成或可包含锗硅、硅或锗中的至少一者，且第一半导体层102可由锗硅、硅或锗中的至少一者形成或可包含锗硅、硅或锗中的至少一者，但第一半导体层102的材料可不同于牺牲层101的材料。
可利用衬底100作为籽晶层，通过外延生长工艺来形成牺牲层101及第一半导体层102。举例来说，所述外延生长工艺可包括化学气相沉积(chemical vapor deposition，CVD)工艺或分子束外延(molecular beam epitaxy，MBE)工艺。可在同一室中在原地形成牺牲层101及第一半导体层102。在某些实施例中，可在衬底100的整个顶表面上共形地形成牺牲层101及第一半导体层102。举例来说，牺牲层101及第一半导体层102可被形成为具有实质上相同的厚度，但本发明概念并不仅限于此。
参照图2及图5A至图5C，可在牺牲层101及半导体层102上执行图案化工艺。结果，可在第一晶体管TR1至第三晶体管TR3的区处形成第一初步沟道区PCH1、第二初步沟道区PCH2及第三初步沟道区PCH3。所述图案化工艺可包括各向异性干蚀刻(anisotropic dryetching)工艺，其中使用用于界定第一初步沟道区PCH1至第三初步沟道区PCH3的掩模图案(未示出)。作为所述蚀刻工艺的结果，可从牺牲层101及第一半导体层102形成初步牺牲图案103及第一半导体图案104。第一初步沟道区PCH1及第二初步沟道区PCH2可被形成为在第一方向上D1上具有第一宽度W1。第三初步沟道区PCH3可被形成为在第一方向D1上具有第二宽度W2。第一宽度W1可大于第二宽度W2。举例来说，第一宽度W1可为第二宽度W2的约1.4倍至约10倍。
在图案化工艺之后，可分别在第一初步沟道区PCH1至第三初步沟道区PCH3上形成顶盖绝缘层121。举例来说，可通过热氧化(thermal oxidation)工艺来形成顶盖绝缘层121。在某些实施例中，顶盖绝缘层121可由氧化硅层或氧化锗硅层(silicon-germaniumoxide layer)形成或可包括氧化硅层或氧化锗硅层。然而，本发明概念并不仅限于此；举例来说，可通过沉积工艺来形成顶盖绝缘层121。
参照图2及图6A至图6C，可形成虚拟栅极131。虚拟栅极131可为在第一方向D1上延伸的线形结构或条形结构。可在虚拟栅极131上形成栅极掩模图案135。形成虚拟栅极131及栅极掩模图案135可包括：在衬底100上依序形成虚拟栅极层及栅极掩模层；及将所述虚拟栅极层及所述栅极掩模层图案化。所述虚拟栅极层可由多晶硅层形成或可包括多晶硅层。所述栅极掩模层可由氮化硅层或氮氧化硅层形成或者可包括氮化硅层或氮氧化硅层。在某些实施例中，在所述虚拟栅极层及栅极掩模层的图案化工艺中，可局部地蚀刻顶盖绝缘层121。
可在虚拟栅极131的侧表面上形成栅极间隔物GS。栅极间隔物GS可由氧化硅层、氮化硅层或氮氧化硅层中的至少一者形成或可包括氧化硅层、氮化硅层或氮氧化硅层中的至少一者。形成栅极间隔物GS可包括：利用沉积工艺(例如，比如化学气相沉积或原子层沉积(Atomic Layer Deposition，ALD))来形成间隔物层；及在所述间隔物层上执行各向异性蚀刻工艺。
可利用栅极掩模图案135及栅极间隔物GS作为蚀刻掩模对第一初步沟道区PCH1至第三初步沟道区PCH3进行蚀刻。作为蚀刻第一初步沟道区PCH1至第三初步沟道区PCH3的结果，可形成第一沟道区CH1至第三沟道区CH3。举例来说，可对位于第一初步沟道区PCH1上的初步牺牲图案103及第一半导体图案104进行蚀刻以形成牺牲图案105及第一片材NS1。相似地，可对位于第二初步沟道区PCH2上的初步牺牲图案103及第一半导体图案104进行蚀刻以形成牺牲图案105及第二片材NS2。相似地，可对位于第三初步沟道区PCH3上的初步牺牲图案103及第一半导体图案104进行蚀刻以形成牺牲图案105及第三片材NS3。
如图6A至图6C所示，第一片材NS1及第二片材NS2可在第一方向D1上具有第一宽度W1，且第三片材NS3可在第一方向D1上具有第二宽度W2。第一宽度W1可大于第二宽度W2。举例来说，第一宽度W1可为第二宽度W2的约1.4倍至约10倍，但本发明概念并不仅限于此。
在某些实施例中，可通过横向地蚀刻牺牲图案105来形成凹槽区RS。可利用能够选择性地蚀刻牺牲图案105的刻蚀剂来形成凹槽区RS。举例来说，在其中第一片材NS1至第三片材NS3包含硅(Si)且牺牲图案105包含锗硅(SiGe)的情形中，可利用含有过乙酸(peracetic acid)的蚀刻溶液来形成凹槽区RS。
可分别在凹槽区RS中形成障壁绝缘图案BI。障壁绝缘图案BI可在第一片材NS1中的两个邻近的第一片材NS1之间、第一片材NS1与衬底100之间、或第一片材NS1与栅极间隔物GS之间垂直地彼此分隔开。对于第二片材NS2及第三片材NS3来说，可同样如此。障壁绝缘图案BI可由氧化硅层、氮化硅层或氮氧化硅层中的至少一者形成或可包括氧化硅层、氮化硅层或氮氧化硅层中的至少一者。形成障壁绝缘图案BI可包括：在具有凹槽区RS的所得结构上共形地形成绝缘层；及在所述绝缘层上执行各向异性蚀刻工艺。
参照图2及图7A至图7C，可在虚拟栅极131中的每一者的相对侧上形成源极区/漏极区SD。可利用衬底100作为籽晶层、通过选择性外延工艺来形成源极区/漏极区SD。举例来说，第一晶体管TR1的源极区/漏极区SD可由能够对第一沟道区CH1施加拉伸应变的材料形成或可包含能够对第一沟道区CH1施加拉伸应变的材料，且第二晶体管TR2的源极区/漏极区SD可由能够对第二沟道区CH2施加拉伸应变的材料形成或可包含能够对第二沟道区CH2施加拉伸应变的材料。举例来说，第一晶体管TR1及第二晶体管TR2的源极区/漏极区SD可包括晶格常数小于硅的晶格常数的碳化硅层，或可包括晶格常数与衬底100的晶格常数相同的硅层。相比之下，第三晶体管TR3的源极区/漏极区SD可由能够对第三沟道区CH3施加压缩应变的材料形成或可包含能够对第三沟道区CH3施加压缩应变的材料。举例来说，第三晶体管TR3的源极区/漏极区SD可包括晶格常数大于硅的晶格常数的锗硅层。
参照图2及图8A至图8C，可形成层间绝缘层123并可对层间绝缘层123进行平坦化以暴露出虚拟栅极131(例如，图7A至图7C所示)的顶表面。层间绝缘层123的平坦化工艺可包括回蚀(etch-back)工艺或化学机械抛光(chemical mechanical polishing，CMP)工艺中的至少一者。在层间绝缘层123的平坦化工艺期间，可移除栅极掩模图案135。在某些实施例中，层间绝缘层123可由氧化硅层或氮氧化硅层形成或可包括氧化硅层或氮氧化硅层。
可选择性地移除由所述平坦化工艺暴露出的虚拟栅极131。可通过移除虚拟栅极131的工艺或通过附加移除工艺来移除顶盖绝缘层121(例如，图7A至图7C所示)。作为移除虚拟栅极131的结果，可暴露出第一初步沟道区PCH1至第三初步沟道区PCH3的顶表面。
可从第一初步沟道区PCH1至第三初步沟道区PCH3选择性地移除牺牲图案105(例如，图7A至图7C所示)。举例来说，在其中牺牲图案105包含锗硅(SiGe)且第一片材NS1至第三片材NS3包含硅(Si)的情形中，可利用含有过乙酸的蚀刻溶液来执行选择性移除工艺。所述蚀刻溶液可进一步含有氢氟酸(hydrofluoric acid，HF)及去离子水。障壁绝缘图案BI可保护源极区/漏极区SD免受用于移除牺牲图案105的蚀刻溶液的影响。
可移除虚拟栅极131及牺牲图案105来形成第一沟槽TC1、第二沟槽TC2及第三沟槽TC3。第一沟槽TC1可为由第一片材NS1、栅极间隔物GS、障壁绝缘图案BI及衬底100界定的空区。第二沟槽TC2可为由第二片材NS2、栅极间隔物GS、障壁绝缘图案BI及衬底100界定的空区。相似地，第三沟槽TC3可为由第三片材NS3、栅极间隔物GS、障壁绝缘图案BI及衬底100界定的空区。换句话说，第一沟槽TC1可包括在衬底100与第一片材NS1中最邻近于衬底100的一个第一片材NS1之间以及在第一片材NS1中的其他第一片材NS1之间形成的空区。第二沟槽TC2可包括在衬底100与第二片材NS2中最邻近于衬底100的一个第二片材NS2之间以及在第二片材NS2中的其他第二片材NS2之间形成的空区。相似地，第三沟槽TC3可包括在衬底100与第三片材NS3中最邻近于衬底100的一个第三片材NS3之间以及在第三片材NS3中的其他第三片材NS3之间形成的空区。
此后，如图3A至图3C所示，可在第一沟槽TC1至第三沟槽TC3中的每一者中形成栅极绝缘层及栅极电极。举例来说，可在第一沟槽TC1中形成第一栅极绝缘图案GI1及第一栅极电极GE1，可在第二沟槽TC2中形成第二栅极绝缘图案GI2及第二栅极电极GE2，且可在第三沟槽TC3中形成第三栅极绝缘图案GI3及第三栅极电极GE3。若所述栅极绝缘层及所述栅极导电层的形成结束，则可执行平坦化工艺以在第一沟槽TC1至第三沟槽TC3中的每一者中形成所述栅极绝缘图案及所述栅极电极。在某些实施例中，所述栅极绝缘层可由氧化硅层、氮氧化硅层或高介电常数介电层中的至少一者形成或可包括氧化硅层、氮氧化硅层或高介电常数介电层中的至少一者，其中所述高介电常数介电层的介电常数高于所述氧化硅层的介电常数。举例来说，所述栅极导电层可由经掺杂的半导体、导电性金属氮化物或金属中的至少一者形成或可包括经掺杂的半导体、导电性金属氮化物或金属中的至少一者。第一栅极电极GE1可被形成为包围或围绕第一片材NS1的暴露出的部分，第二栅极电极GE2可被形成为包围或围绕第二片材NS2的暴露出的部分，且第三栅极电极GE3可被形成为包围或围绕第三片材NS3的暴露出的部分。
栅极绝缘图案GI1至栅极绝缘图案GI3的上部部分以及第一栅极电极GE1至第三栅极电极GE3的上部部分可局部地凹陷且可分别在凹槽区中形成顶盖图案GP。在某些实施例中，顶盖图案GP可由氧化硅层、氮化硅层或氮氧化硅层中的至少一者形成或可包括氧化硅层、氮化硅层或氮氧化硅层中的至少一者。
图9是说明图1所示的静态随机存取存储单元的另一实例的平面图。图10A是沿图9所示的线I-I'及线II-II'截取的截面图。图10B是沿图9所示的线Ⅲ-Ⅲ'及线Ⅳ-Ⅳ'截取的截面图。图10C是沿图9所示的线Ⅴ-Ⅴ'及线Ⅵ-Ⅵ'截取的截面图。
参照图9及图10A至图10C，第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、第四晶体管TR4、第五晶体管TR5及第六晶体管TR6可设置在衬底100上。第一晶体管TR1、第二晶体管TR2、第五晶体管TR5及第六晶体管TR6可为NMOS晶体管，且第三晶体管TR3及第四晶体管TR4可为PMOS晶体管。与参照图2所阐述的以上实施例相似，由于静态随机存取存储单元的结构特征，第一晶体管TR1可具有与第六晶体管TR6实质上相同的结构，第二晶体管TR2可具有与第五晶体管TR5实质上相同的结构，且第三晶体管TR3可具有与第四晶体管TR4实质上相同的结构。因此，为使说明简洁起见，将省略对第四晶体管TR4至第六晶体管TR6的详细说明。
第一晶体管TR1至第三晶体管TR3中的每一者可包括在第一方向D1上延伸的栅极结构、形成在所述栅极结构的两侧的一对源极区/漏极区SD及将所述源极区/漏极区SD彼此连接的沟道区CH1、沟道区CH2或沟道区CH3。
第一沟道区CH1至第三沟道区CH3中的每一者可包括多个片材，所述多个片材垂直地彼此分隔开且堆叠在衬底100上。举例来说，第一沟道区CH1可包括第一片材NS1，第二沟道区CH2可包括第二片材NS2，且第三沟道区CH3可包括第三片材NS3。第一片材NS1可垂直地彼此分隔开，且第一片材NS1中的最下方的一个第一片材NS1可垂直地与衬底100分隔开。对于第二片材NS2及第三片材NS3来说，可同样如此。第一片材NS1至第三片材NS3可由相同的材料形成。举例来说，第一片材NS1至第三片材NS3可由硅、锗硅或锗中的至少一者形成或包含硅、锗硅或锗中的至少一者。
第一晶体管TR1的源极区/漏极区SD可通过第一片材NS1而彼此电连接。第一晶体管TR1的源极区/漏极区SD可为外延图案，所述外延图案可利用衬底100作为籽晶层进行外延生长而成。第二晶体管TR2的源极区/漏极区SD可通过第二片材NS2而彼此电连接。第二晶体管TR2的源极区/漏极区SD可为外延图案，所述外延图案可利用衬底100作为籽晶层进行外延生长而成。第三晶体管TR3的源极区/漏极区SD可通过第三片材NS3而彼此电连接。第三晶体管TR3的源极区/漏极区SD可为外延图案，所述外延图案可利用衬底100作为籽晶层进行外延生长而成。
第一晶体管TR1至第三晶体管TR3可设置成具有不同的沟道宽度。举例来说，第一有源区AR1可由第一晶体管TR1及第二晶体管TR2共享或可包含在第一晶体管TR1及第二晶体管TR2中。第一有源区AR1的分别包含在第一晶体管TR1及第二晶体管TR2中的两个部分之间可存在宽度差异。举例来说，当在第一方向D1上测量时，第一晶体管TR1可具有第一宽度W1且第二晶体管TR2可具有不同于第一宽度W1的第二宽度W2。在某些实施例中，第一宽度W1可小于第二宽度W2。举例来说，第二宽度W2可为第一宽度W1的约1.4倍至约10倍，但本发明概念并不仅限于此。第二有源区AR2的一部分可用作第三晶体管TR3的一部分，且第二有源区AR2可在第一方向D1上具有第三宽度W3。第三宽度W3可小于或相同于第二宽度W2。
根据本发明概念的某些实施例，可使用多个片材作为静态随机存取存储单元中的每一晶体管的沟道区。然而，静态随机存取存储单元的沟道区或所述片材的宽度可基于晶体管的类型来确定；举例来说，静态随机存取存储单元的通门晶体管、上拉晶体管、或下拉晶体管可具有不同的沟道宽度。这可使得提高静态随机存取存储单元的性能及减少静态随机存取存储单元的占用面积成为可能。
图11A至图14A是沿图9所示的线I-I'及线II-II'截取的截面图。图11B至图14B是沿图9所示的线Ⅲ-Ⅲ'及线Ⅳ-Ⅳ'截取的截面图。图11C至图14C是沿图9所示的线Ⅴ-Ⅴ'及线Ⅵ-Ⅵ'截取的截面图。以下，将参照图11A至图14C阐述根据本发明概念某些实施例的制作静态随机存取存储单元的方法。
参照图9及图11A至图11C，可在衬底100上交替且重复地形成多个牺牲层及多个第一半导体层，且接着，可在所得结构上执行图案化工艺。作为所述图案化工艺的结果，可在衬底100上形成第一初步沟道区PCH1至第三初步沟道区PCH3。第一初步沟道区PCH1至第三初步沟道区PCH3中的每一者可包括多个初步牺牲图案103及多个第一半导体图案104。尽管第一初步沟道区PCH1至第三初步沟道区PCH3中的每一者被示出为具有三个第一半导体图案104，但本发明概念并不仅限于此。当所述图案化工艺结束时，可在第一初步沟道区PCH1至第三初步沟道区PCH3上形成顶盖绝缘层121。
参照图9及图12A至图12C，可形成虚拟栅极131。虚拟栅极131可为在第一方向D1上延伸的线形结构或条形结构。可在虚拟栅极131上形成栅极掩模图案135。形成虚拟栅极131及栅极掩模图案135可包括：在衬底100上依序形成虚拟栅极层及栅极掩模层；及将所述虚拟栅极层及栅极掩模层图案化。可在虚拟栅极131的侧表面上形成栅极间隔物GS。栅极间隔物GS可由氧化硅层、氮化硅层或氮氧化硅层中的至少一者形成或可包括氧化硅层、氮化硅层或氮氧化硅层中的至少一者。
可利用栅极掩模图案135及栅极间隔物GS作为蚀刻掩模对第一初步沟道区PCH1至第三初步沟道区PCH3进行蚀刻来形成第一沟道区CH1至第三沟道区CH3。当在第一方向D1上测量时，如图12A至图12C所示，第一片材NS1可被形成为具有第一宽度W1，第二片材NS2可被形成为具有第二宽度W2，且第三片材NS3可被形成为具有第三宽度W3。在某些实施例中，第一宽度W1可小于第二宽度W2。举例来说，第二宽度W2可为第一宽度W1的约1.4倍至约10倍。第三宽度W3可实质上相等于或小于第二宽度W2。
可通过横向地蚀刻牺牲图案105来形成凹槽区RS。可利用能够选择性地蚀刻牺牲图案105的刻蚀剂来形成凹槽区RS。可分别在凹槽区RS中形成障壁绝缘图案BI。
参照图9及图13A至图13C，可在虚拟栅极131中的每一者的两侧形成源极区/漏极区SD。可利用衬底100作为籽晶层、通过选择性外延工艺来形成源极区/漏极区SD。举例来说，第一晶体管TR1的源极区/漏极区SD可由能够对第一沟道区CH1施加拉伸应变的材料形成或可包含能够对第一沟道区CH1施加拉伸应变的材料，且第二晶体管TR2的源极区/漏极区SD可由能够对第二沟道区CH2施加拉伸应变的材料形成或可包含能够对第二沟道区CH2施加拉伸应变的材料。举例来说，第一晶体管TR1及第二晶体管TR2的源极区/漏极区SD可包括晶格常数小于硅的晶格常数的碳化硅层，或可包括晶格常数与衬底100的晶格常数相同的硅层。相比之下，第三晶体管TR3的源极区/漏极区SD可由能够对第三沟道区CH3施加压缩应变的材料形成或可包含能够对第三沟道区CH3施加压缩应变的材料。举例来说，第三晶体管TR3的源极区/漏极区SD可包括晶格常数大于硅的晶格常数的锗硅层。
参照图9及图14A至图14C，可在衬底100上形成层间绝缘层123并可对层间绝缘层123进行平坦化以暴露出虚拟栅极131(例如，图13A至图13C所示)的顶表面。所述平坦化工艺可包括回蚀工艺或化学机械抛光工艺。在层间绝缘层123的平坦化工艺期间，可移除栅极掩模图案135。举例来说，层间绝缘层123可由氧化硅层或氮氧化硅层形成或可包括氧化硅层或氮氧化硅层。
可选择性地移除由所述平坦化工艺暴露出的虚拟栅极131。可通过移除虚拟栅极131的工艺或通过附加移除工艺来移除顶盖绝缘层121(例如，图13A至图13C所示)。作为移除虚拟栅极131的结果，可暴露出第一初步沟道区PCH1至第三初步沟道区PCH3(例如，图13A至图13C所示)的顶表面。
可从第一初步沟道区PCH1至第三初步沟道区PCH3选择性地移除牺牲图案105(例如，图13A至图13C所示)。举例来说，在其中牺牲图案105包含锗硅(SiGe)且第一片材NS1至第三片材NS3包含硅(Si)的情形中，可利用含有过乙酸的蚀刻溶液来执行选择性移除工艺。所述蚀刻溶液可进一步含有氢氟酸(HF)及去离子水。障壁绝缘图案BI可保护源极区/漏极区SD免受用于移除牺牲图案105的蚀刻溶液的影响。
可移除虚拟栅极131及牺牲图案105来形成第一沟槽TC1、第二沟槽TC2及第三沟槽TC3。第一沟槽TC1可为由第一片材NS1、栅极间隔物GS、障壁绝缘图案BI及衬底100界定的空区。第二沟槽TC2可为由第二片材NS2、栅极间隔物GS、障壁绝缘图案BI及衬底100界定的空区。相似地，第三沟槽TC3可为由第三片材NS3、栅极间隔物GS、障壁绝缘图案BI及衬底100界定的空区。换句话说，第一沟槽TC1可包括在衬底100与第一片材NS1中最邻近于衬底100的一个第一片材NS1之间以及在第一片材NS1中的其他第一片材NS1之间形成的空区。第二沟槽TC2可包括在衬底100与第二片材NS2中最邻近于衬底100的一个第二片材NS2之间以及在第二片材NS2中的其他第二片材NS2之间形成的空区。相似地，第三沟槽TC3可包括在衬底100与第三片材NS3中最邻近于衬底100的一个第三片材NS3之间以及在第三片材NS3中的其他第三片材NS3之间形成的空区。
此后，如图10A至图10C所示，可在第一沟槽TC1至第三沟槽TC3中的每一者中形成栅极绝缘层及栅极电极。举例来说，可在第一沟槽TC1中形成第一栅极绝缘图案GI1及第一栅极电极GE1，可在第二沟槽TC2中形成第二栅极绝缘图案GI2及第二栅极电极GE2，且可在第三沟槽TC3中形成第三栅极绝缘图案GI3及第三栅极电极GE3。若所述栅极绝缘层及所述栅极导电层的形成结束，则可执行平坦化工艺以在第一沟槽TC1至第三沟槽TC3中的每一者中形成所述栅极绝缘图案及所述栅极电极。第一栅极电极GE1可被形成为包围或围绕第一片材NS1的暴露出的部分，第二栅极电极GE2可被形成为包围或围绕第二片材NS2的暴露出的部分，且第三栅极电极GE3可被形成为包围或围绕第三片材NS3的暴露出的部分。
栅极绝缘图案GI1至栅极绝缘图案GI3的上部部分以及第一栅极电极GE1至第三栅极电极GE3的上部部分可局部地凹陷且可分别在凹槽区中形成顶盖图案GP。
至此，已阐述了七种制作静态随机存取存储单元的方法。然而，本发明概念可并不仅限于此，而是也可使用各种其他方法来形成具有多个片材的栅极环绕型沟道区。通过使用这些方法，静态随机存取存储单元的片材或沟道区可被形成为具有根据晶体管类型而异的宽度。这可使得提高静态随机存取存储单元的性能及减少静态随机存取存储单元的占用面积成为可能。
根据本发明概念的某些实施例，静态随机存取存储器装置可包括多个片材，所述多个片材用作晶体管的沟道区，且基于晶体管的类型来确定所述多个片材的宽度。
由于所述片材的宽度是基于构成静态随机存取存储器装置的每一晶体管的类型来确定，因此提高静态随机存取存储器装置的性能并减少静态随机存取存储器装置的占用面积成为可能。
尽管已阐述了本发明概念的详细实施例，但应理解，所属领域中的技术人员可想出其他很多的润饰、改变、变化、及替代形式。此外，应理解，本发明概念涵盖可基于上述实施例来容易地修改及实施的各种技术。

Claims (24)

1.一种静态随机存取存储器装置，其特征在于，包括：
衬底，包括第一NMOS区、PMOS区及第二NMOS区；
第一晶体管，包括在所述第一NMOS区中在第一方向上延伸的第一栅极结构、在所述第一NMOS区中位于所述第一栅极结构的相对侧上的第一源极区/漏极区以及将所述第一源极区/漏极区彼此连接且在所述第一方向上具有第一宽度的第一多个半导体片材，其中所述第一源极区/漏极区在与所述第一方向垂直的第二方向上间隔开；
第二晶体管，包括在所述第一NMOS区上在所述第一方向上延伸的第二栅极结构、在所述第一NMOS区中位于所述第二栅极结构的两侧的第二源极区/漏极区以及将所述第二源极区/漏极区彼此连接且在所述第一方向上具有所述第一宽度的第二多个半导体片材，其中所述第二源极区/漏极区在所述第二方向上间隔开；以及
第三晶体管，包括在所述PMOS区上在所述第一方向上延伸的第三栅极结构、在所述PMOS区中位于所述第三栅极结构的相对侧上的第三源极区/漏极区以及将所述第三源极区/漏极区彼此连接且在所述第一方向上具有第二宽度的第三多个半导体片材，
其中所述第一宽度大于所述第二宽度。
2.根据权利要求1所述的静态随机存取存储器装置，其特征在于，所述第一宽度为所述第二宽度的1.4倍至10倍。
3.根据权利要求1所述的静态随机存取存储器装置，其特征在于，所述第一多个半导体片材、所述第二多个半导体片材及所述第三多个半导体片材在垂直方向上堆叠在所述衬底上。
4.根据权利要求1所述的静态随机存取存储器装置，其特征在于，分别从所述第一多个半导体片材、所述第二多个半导体片材及所述第三多个半导体片材中选择的且位于同一水平高度上的三个半导体片材具有相同的厚度。
5.根据权利要求4所述的静态随机存取存储器装置，其特征在于，所述第一多个半导体片材具有相同的厚度，
所述第二多个半导体片材具有相同的厚度，且
所述第三多个半导体片材具有相同的厚度。
6.根据权利要求1所述的静态随机存取存储器装置，其特征在于，所述第二多个半导体片材在所述第二方向上的长度与所述第三多个半导体片材在所述第二方向上的长度相等。
7.根据权利要求1所述的静态随机存取存储器装置，其特征在于，所述第一晶体管及所述第二晶体管是NMOS晶体管，且所述第三晶体管是PMOS晶体管。
8.根据权利要求1所述的静态随机存取存储器装置，其特征在于，进一步包括：
第四晶体管，包括在所述PMOS区中在所述第一方向上延伸的第四栅极结构、在所述PMOS区中位于所述第四栅极结构的相对侧上的第四源极区/漏极区以及将所述第四源极区/漏极区彼此连接且在所述第一方向上具有所述第二宽度的第四多个半导体片材；
第五晶体管，包括在所述第二NMOS区中在所述第一方向上延伸的第五栅极结构、在所述第二NMOS区中位于所述第五栅极结构的相对侧上的第五源极区/漏极区以及将所述第五源极区/漏极区彼此连接且在所述第一方向上具有所述第一宽度的第五多个半导体片材；以及
第六晶体管，包括在所述第二NMOS区中在所述第一方向上延伸的第六栅极结构、在所述第二NMOS区中位于所述第六栅极结构的相对侧上的第六源极区/漏极区以及将所述第六源极区/漏极区彼此连接且在所述第一方向上具有所述第一宽度的第六多个半导体片材。
9.根据权利要求8所述的静态随机存取存储器装置，其特征在于，所述第一宽度为所述第二宽度的1.4倍至10倍。
10.根据权利要求8所述的静态随机存取存储器装置，其特征在于，所述第一晶体管、所述第二晶体管、所述第五晶体管及所述第六晶体管是NMOS晶体管，且所述第三晶体管及所述第四晶体管是PMOS晶体管。
11.一种静态随机存取存储器装置，其特征在于，包括：
衬底，包括第一NMOS区、PMOS区及第二NMOS区；
第一晶体管，包括在所述第一NMOS区上在第一方向上延伸的第一栅极结构、在所述第一NMOS区上位于所述第一栅极结构的相对侧上的第一源极区/漏极区以及将所述第一源极区/漏极区彼此连接且在所述第一方向上具有第一宽度的第一多个半导体片材，其中所述第一源极区/漏极区在与所述第一方向垂直的第二方向上间隔开；
第二晶体管，包括在所述第一NMOS区中在所述第一方向上延伸的第二栅极结构、在所述第一NMOS区中位于所述第二栅极结构的相对侧上的第二源极区/漏极区以及将所述第二源极区/漏极区彼此连接且在所述第一方向上具有第二宽度的第二多个半导体片材，其中所述第二源极区/漏极区在所述第二方向上间隔开；以及
第三晶体管，包括在所述PMOS区中在所述第一方向上延伸的第三栅极结构、在所述PMOS区中位于所述第三栅极结构的相对侧上的第三源极区/漏极区以及将所述第三源极区/漏极区彼此连接且在所述第一方向上具有第三宽度的第三多个半导体片材，其中所述第三源极区/漏极区在所述第二方向上间隔开；
其中所述第三宽度小于所述第一宽度及所述第二宽度。
12.根据权利要求11所述的静态随机存取存储器装置，其特征在于，所述第一宽度及所述第二宽度为所述第三宽度的1.4倍至10倍。
13.根据权利要求12所述的静态随机存取存储器装置，其特征在于，所述第一宽度与所述第二宽度相同。
14.根据权利要求11所述的静态随机存取存储器装置，其特征在于，所述第一多个半导体片材、所述第二多个半导体片材及所述第三多个半导体片材在垂直方向上堆叠在所述衬底上。
15.根据权利要求11所述的静态随机存取存储器装置，其特征在于，分别从所述第一多个半导体片材、所述第二多个半导体片材及所述第三多个半导体片材中选择的三个半导体片材位于同一水平高度上且具有彼此相同的厚度。
16.根据权利要求15所述的静态随机存取存储器装置，其特征在于，所述第一多个半导体片材具有相同的厚度，
所述第二多个半导体片材具有彼此相同的厚度，且
所述第三多个半导体片材具有彼此相同的厚度。
17.根据权利要求11所述的静态随机存取存储器装置，其特征在于，所述第二多个半导体片材在所述第二方向上的长度与所述第三多个半导体片材在所述第二方向上的长度相等。
18.根据权利要求11所述的静态随机存取存储器装置，其特征在于，进一步包括：
第四晶体管，包括在所述PMOS区中在所述第一方向上延伸的第四栅极结构、在所述PMOS区中位于所述第四栅极结构的相对侧上的第四源极区/漏极区以及将所述第四源极区/漏极区彼此连接且在所述第一方向上具有所述第三宽度的第四多个半导体片材；
第五晶体管，包括在所述第二NMOS区上在所述第一方向上延伸的第五栅极结构、在所述第二NMOS区中位于所述第五栅极结构的相对侧上的第五源极区/漏极区以及将所述第五源极区/漏极区彼此连接且在所述第一方向上具有所述第二宽度的第五多个半导体片材；以及
第六晶体管，包括在所述第二NMOS区上在所述第一方向上延伸的第六栅极结构、在所述第二NMOS区中位于所述第六栅极结构的相对侧上的第六源极区/漏极区以及将所述第六源极区/漏极区彼此连接且在所述第一方向上具有所述第一宽度的第六多个半导体片材。
19.根据权利要求18所述的静态随机存取存储器装置，其特征在于，所述第一宽度及所述第二宽度为所述第三宽度的1.4倍至10倍。
20.根据权利要求18所述的静态随机存取存储器装置，其特征在于，所述第一晶体管、所述第二晶体管、所述第五晶体管及所述第六晶体管是NMOS晶体管，且所述第三晶体管及所述第四晶体管是PMOS晶体管。
21.一种静态随机存取存储器装置，其特征在于，包括：
衬底，包括NMOS区及PMOS区；
栅极结构，在第一方向上延伸跨越所述NMOS区及所述PMOS区；
第一晶体管，包括位于所述NMOS区中的所述栅极结构、在所述NMOS区中位于所述栅极结构的相对侧上的第一源极区/漏极区以及将所述第一源极区/漏极区彼此连接且在所述第一方向上具有第一宽度的第一多个半导体片材，其中所述第一源极区/漏极区在与所述第一方向垂直的第二方向上间隔开；以及
第二晶体管，包括位于所述PMOS中的所述栅极结构、在所述PMOS区中位于所述栅极结构的两侧的第二源极区/漏极区以及将所述第二源极区/漏极区彼此连接且在所述第一方向上具有第二宽度的第二多个半导体片材，其中所述第二源极区/漏极区在所述第二方向上间隔开；
其中所述第一宽度大于所述第二宽度。
22.根据权利要求21所述的静态随机存取存储器装置，其特征在于，所述第一宽度为所述第二宽度的1.4倍至10倍。
23.根据权利要求21所述的静态随机存取存储器装置，其特征在于，所述栅极结构包括第一栅极结构，所述静态随机存取存储器装置进一步包括：
第三晶体管，包括位于所述NMOS区中且在所述第一方向上延伸的第二栅极结构、在所述NMOS区中位于所述第二栅极结构的相对侧上的第三源极区/漏极区以及将所述第三源极区/漏极区彼此连接且在所述第一方向上具有所述第一宽度的第三多个半导体片材，其中所述第三源极区/漏极区在所述第二方向上间隔开。
24.根据权利要求21所述的静态随机存取存储器装置，其特征在于，所述第三多个半导体片材在所述第二方向上的长度与所述第一多个半导体片材在所述第二方向上的长度相等。
CN201610989840.4A 2016-01-04 2016-11-10 静态随机存取存储器装置 Active CN107039444B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0000491 2016-01-04
KR1020160000491A KR102367408B1 (ko) 2016-01-04 2016-01-04 복수의 시트들로 구성된 채널 영역을 포함하는 sram 소자

Publications (2)

Publication Number Publication Date
CN107039444A true CN107039444A (zh) 2017-08-11
CN107039444B CN107039444B (zh) 2023-06-02

Family

ID=59226807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610989840.4A Active CN107039444B (zh) 2016-01-04 2016-11-10 静态随机存取存储器装置

Country Status (5)

Country Link
US (2) US10741564B2 (zh)
JP (1) JP2017123462A (zh)
KR (1) KR102367408B1 (zh)
CN (1) CN107039444B (zh)
TW (1) TWI730982B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023056705A1 (zh) * 2021-10-08 2023-04-13 长鑫存储技术有限公司 静态随机存取存储器单元及其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134744B1 (en) * 2017-08-21 2018-11-20 United Microelectronics Corp. Semiconductor memory device
KR102471539B1 (ko) 2017-12-27 2022-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10790278B2 (en) 2018-07-13 2020-09-29 Samsung Electronics Co., Ltd. Semiconductor device including vertical field effect transistors having different gate lengths
CN110970432A (zh) * 2018-09-28 2020-04-07 芯恩（青岛）集成电路有限公司 全包围栅纳米片互补反相器结构及其制造方法
DE102020121306A1 (de) 2019-12-27 2021-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Rundum-gate-feldeffekttransistoren in integrierten schaltungen
US11444089B2 (en) 2019-12-27 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around field effect transistors in integrated circuits
US11665878B2 (en) 2020-09-30 2023-05-30 Tokyo Electron Limited CFET SRAM bit cell with two stacked device decks

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038234A1 (en) * 2004-08-23 2006-02-23 Jhon-Jhy Liaw Memory cell structure
US20060240622A1 (en) * 2005-04-21 2006-10-26 Samsung Electronics Co., Ltd. Multi-channel semiconductor device and method of manufacturing the same
US20070287239A1 (en) * 2006-06-12 2007-12-13 Texas Instruments Incorporated Intentional pocket shadowing to compensate for the effects of cross-diffusion in SRAMs
US20080001213A1 (en) * 2006-06-29 2008-01-03 International Business Machines Corporation Structures and methods for manufacturing high density narrow width mosfets
US20090289304A1 (en) * 2006-04-07 2009-11-26 Koninklijke Philips Electronics Nv Co-integration of multi-gate fet with other fet devices in cmos technology
US20100176459A1 (en) * 2006-09-19 2010-07-15 Qunano Ab Assembly of nanoscaled field effect transistors
US20120168872A1 (en) * 2009-08-06 2012-07-05 International Business Machines Corporation Nanomesh SRAM Cell
CN104011849A (zh) * 2011-12-23 2014-08-27 英特尔公司 Cmos纳米线结构
US20150090958A1 (en) * 2013-10-02 2015-04-02 Samsung Electronics Co., Ltd. Semiconductor device including nanowire transistor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652381B1 (ko) * 2004-10-28 2006-12-01 삼성전자주식회사 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법
US7718496B2 (en) * 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
US20090189227A1 (en) * 2008-01-25 2009-07-30 Toshiba America Electronic Components, Inc. Structures of sram bit cells
US8169025B2 (en) 2010-01-19 2012-05-01 International Business Machines Corporation Strained CMOS device, circuit and method of fabrication
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
CN102214596B (zh) 2011-05-26 2012-08-29 北京大学 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法
KR101926418B1 (ko) * 2012-05-16 2018-12-10 삼성전자주식회사 반도체 소자의 제조 방법
US9484447B2 (en) * 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
US10535735B2 (en) 2012-06-29 2020-01-14 Intel Corporation Contact resistance reduced P-MOS transistors employing Ge-rich contact layer
US8765563B2 (en) * 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
KR102045212B1 (ko) 2013-04-23 2019-11-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9000530B2 (en) 2013-04-23 2015-04-07 International Business Machines Corporation 6T SRAM architecture for gate-all-around nanowire devices
US9048317B2 (en) 2013-07-31 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9257545B2 (en) 2013-09-12 2016-02-09 Globalfoundries Inc. Stacked nanowire device with variable number of nanowire channels
KR20150058597A (ko) 2013-11-18 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10396152B2 (en) * 2014-07-25 2019-08-27 International Business Machines Corporation Fabrication of perfectly symmetric gate-all-around FET on suspended nanowire using interface interaction

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038234A1 (en) * 2004-08-23 2006-02-23 Jhon-Jhy Liaw Memory cell structure
US20060240622A1 (en) * 2005-04-21 2006-10-26 Samsung Electronics Co., Ltd. Multi-channel semiconductor device and method of manufacturing the same
US20090289304A1 (en) * 2006-04-07 2009-11-26 Koninklijke Philips Electronics Nv Co-integration of multi-gate fet with other fet devices in cmos technology
US20070287239A1 (en) * 2006-06-12 2007-12-13 Texas Instruments Incorporated Intentional pocket shadowing to compensate for the effects of cross-diffusion in SRAMs
US20080001213A1 (en) * 2006-06-29 2008-01-03 International Business Machines Corporation Structures and methods for manufacturing high density narrow width mosfets
US20100176459A1 (en) * 2006-09-19 2010-07-15 Qunano Ab Assembly of nanoscaled field effect transistors
US20120168872A1 (en) * 2009-08-06 2012-07-05 International Business Machines Corporation Nanomesh SRAM Cell
CN104011849A (zh) * 2011-12-23 2014-08-27 英特尔公司 Cmos纳米线结构
US20150090958A1 (en) * 2013-10-02 2015-04-02 Samsung Electronics Co., Ltd. Semiconductor device including nanowire transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023056705A1 (zh) * 2021-10-08 2023-04-13 长鑫存储技术有限公司 静态随机存取存储器单元及其形成方法

Also Published As

Publication number Publication date
TW201725665A (zh) 2017-07-16
US20200185393A1 (en) 2020-06-11
JP2017123462A (ja) 2017-07-13
KR20170081796A (ko) 2017-07-13
US10741564B2 (en) 2020-08-11
US11114447B2 (en) 2021-09-07
KR102367408B1 (ko) 2022-02-25
TWI730982B (zh) 2021-06-21
US20170194330A1 (en) 2017-07-06
CN107039444B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
CN107039444A (zh) 静态随机存取存储器装置
US10332588B2 (en) Static random access memory device having interconnected stacks of transistors
US6881627B2 (en) Flash memory with ultra thin vertical body transistors
US7422946B2 (en) Independently accessed double-gate and tri-gate transistors in same process flow
US6995057B2 (en) Folded bit line DRAM with vertical ultra thin body transistors
KR20170036878A (ko) 3차원 반도체 메모리 장치
US10784266B2 (en) Integrated circuit device
US20230052477A1 (en) Semiconductor device
US11271038B2 (en) Semiconductor devices
TWI831396B (zh) 製造記憶單元之方法
TWI771104B (zh) 具有埋入電源線與埋入訊號線的半導體結構及其製備方法
KR102667247B1 (ko) 메모리 어레이 채널 영역
WO2005091339A2 (en) Method of fabricating a semiconductor structure
TWI839959B (zh) 半導體記憶體裝置及其製造方法
WO2012084751A1 (en) Vertical memory devices
US20240098961A1 (en) SRAM with Improved Program and Sensing Margin for Scaled Nanosheet Devices
US20230225133A1 (en) Semiconductor storage device and method of manufacturing semiconductor storage device
TW202343687A (zh) 半導體記憶體裝置及其製造方法
CN114613777A (zh) 三维存储器及其制备方法、存储器系统
TW202347628A (zh) 半導體記憶體裝置及製造的方法
TW202306120A (zh) 具有介電鰭片結構的半導體裝置
JP2023153349A (ja) メモリセル構造
KR20230026602A (ko) 반도체 메모리 장치
JPS6310557A (ja) 半導体記憶装置
KR20060118898A (ko) 반도체 기억 소자들 및 그 제조방법들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant