CN107026119A - 半导体装置与形成半导体装置的方法 - Google Patents

半导体装置与形成半导体装置的方法 Download PDF

Info

Publication number
CN107026119A
CN107026119A CN201710061657.2A CN201710061657A CN107026119A CN 107026119 A CN107026119 A CN 107026119A CN 201710061657 A CN201710061657 A CN 201710061657A CN 107026119 A CN107026119 A CN 107026119A
Authority
CN
China
Prior art keywords
those
source
spacing
drain
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710061657.2A
Other languages
English (en)
Other versions
CN107026119B (zh
Inventor
林志翰
张哲诚
曾鸿辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107026119A publication Critical patent/CN107026119A/zh
Application granted granted Critical
Publication of CN107026119B publication Critical patent/CN107026119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本案介绍形成半导体装置的一种方法，此方法包括接收具有多个栅极结构的基板；在栅极结构侧壁上形成间隔物；评估栅极结构的间距差异；根据间距差异决定蚀刻配方；藉由使用蚀刻配方对与栅极结构关连的极区域执行蚀刻制程，从而形成具有各自深度的源极/漏极凹槽；以及藉由使用半导体材料执行磊晶生长以在源极/漏极凹槽中形成源极/漏极特征。

Description

半导体装置与形成半导体装置的方法
技术领域
本揭露有关于一种半导体装置及其制造方法，特别是关于一种用于具有改良的漏极和源极邻近度的半导体装置的制造方法。
背景技术
半导体集成电路(integrated circuit；IC)工业已经历指数增长。IC材料及设计的技术进步已产生数代IC，其中每一代都具有比上一代更小及更复杂的电路。在IC进化过程中，功能密度(亦即单位芯片面积中的互连装置数目)已大致上增大，同时几何形状尺寸(亦即可藉由使用制程而产生的最小组件(或线路))已缩小。此种按比例缩小的制程大致上藉由提高生产效率及降低关连成本而提供益处。此种按比例缩小亦已增大处理及制造IC的复杂度。
在一些IC设计中，随着技术节点缩小而实施的一个进展是利用金属栅电极替代典型的多晶硅栅电极，以改良装置的效能同时特征尺寸缩小。形成金属栅极堆叠的一个制程被称作替换栅极或「后栅极」制程，在此制程中，「最后」制造最终栅极堆叠，此允许后续制程数目减少，包括在形成栅极的后执行的高温处理。所实施的另一进展是应变源极及漏极，以获得增强的载流子迁移率。然而，实施此种IC制造流程存在问题，尤其是针对缩小比例的IC特征的进阶制程节点，如N20、N16及以上。
发明内容
本揭露有关一种形成半导体装置的方法，包含接收一基板，基板具有多个栅极结构；在这些栅极结构的侧壁上形成间隔物；评估这些栅极结构的一间距差异；根据这些间距差异决定一蚀刻配方；藉由使用蚀刻配方对与这些栅极结构相关连的源极/漏极区域执行一蚀刻制程，从而形成具有各自深度的源极/漏极凹槽；及藉由使用一半导体材料来执行一磊晶生长以在这些源极/漏极凹槽中形成源极/漏极特征。
本揭露有关一种形成半导体装置的方法。方法包含接收一基板，基板具有多个栅极结构；在这些栅极结构的侧壁上形成间隔物；根据一间距准则将这些栅极结构分类，从而将这些栅极结构分组如下：这些栅极结构的一第一子集，其间距小于间距准则；以及这些栅极结构的一第二子集，其间距大于间距准则；根据这些栅极结构的第一子集的一第一平均间距及这些栅极结构的第二子集的一第二平均间距，分别决定一第一蚀刻配方及一第二蚀刻配方；藉由使用第一蚀刻配方对与这些栅极结构的第一子集相关连的第一源极/漏极区域执行一第一蚀刻制程，从而形成第一凹槽；以及藉由使用第二蚀刻配方对与这些栅极结构的第二子集相关连的第二源极/漏极区域执行一第二蚀刻制程，从而形成第二凹槽。
本揭露有关一种半导体装置包括半导体基板、数个第一栅极堆叠及数个第二栅极堆叠、数个第一源极/漏极特征以及数个第二源极/漏极特征。半导体基板具有一第一区域及一第二区域。第一栅极堆叠位于第一区域中，第二栅极堆叠位于第二区域中。第一栅极堆叠具有一第一间距及第二栅极堆叠具有一第二间距，第二间距大于第一间距。这些第一源极/漏极特征分别与第一栅极堆叠相关连，形成第一场效应晶体管。第二源极/漏极特征分别与第二栅极堆叠相关连，形成第二场效应晶体管。第一源极/漏极特征具有一第一底表面，第二源极/漏极特征具有位于第一底表面上方的一第二底表面。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
本揭示最佳在阅读附图时根据下文的详细描述来进行理解。应强调，依据工业中的标准实务，多个特征并未按比例绘制，及仅用于绘示说明目的。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。
图1A、图1B及图1C绘示后栅极制程中可能发生的一些问题；
图2绘示根据本揭示的多个态样形成半导体装置的一方法的方框图；
图3及图4绘示，依据一些实施例，一半导体结构在根据图2中方法的一制造阶段的透视图；
图5A、图6A、图7A、图8A、图9A、图10及图11绘示，依据一些实施例，此半导体结构根据图2中方法在多个制造阶段的横剖面视图；
图5B、图6B、图7B、图8B及图9B绘示，依据一些实施例，此半导体结构根据图2中方法在多个制造阶段的横剖面视图；
图12绘示根据本揭示的多个态样形成半导体装置的一方法的方框图；以及
图13及图14绘示，依据一些实施例，此半导体结构根据图12中方法在多个制造阶段的横剖面视图。
其中，附图标记
10 基板
12 虚设栅极结构
14 间隔物
16 掺杂硅特征
18 虚线圆形
22 最终栅极堆叠
26 栅极
28 栅极间隔物
30 源极及漏极特征
32 通道
200 方法
202 步骤
204 操作步骤
206 操作步骤
208 操作步骤
210 操作步骤
212 操作步骤
214 步骤
216 操作步骤
218 子操作步骤
220 子操作步骤
222 操作步骤
224 操作步骤
300 半导体结构
302 基板
302a 第一区域
302b 第二区域
304a、304b 鳍状有效区域
306 浅沟槽隔离特征
308a 栅极结构
308b 栅极结构
310 第一源极/漏极区域、第二源极/漏极区域
312 通道区域
322 栅极介电质层
324 栅电极层
326 硬质遮罩层
328 离子布植
340 间隔物
352a 第一凹槽
352b 第二凹槽
360a 应变源极/漏极特征
360b 应变源极/漏极特征
370 间层介电层
372a 第一开口
372b 第二开口
374 界面层
376 介电质层
378 功函数金属层
380 充填层
382a 最终栅极堆叠
382b 最终栅极堆叠
400 方法
402 操作步骤
404 子操作步骤
406 子操作步骤
408 子操作步骤
410 子操作步骤
412 子操作步骤
414 子操作步骤
502 第一图案化遮罩层
504 第二图案化遮罩层
A 线
A' 线
B 线
B' 线
B1 底表面
B2 底表面
P1 第一平均间距
P2 第二平均间距
具体实施方式
以下揭示内容提供众多不同的实施例或实例以用于实施本案提供的标的物的不同特征。下文中描述组件及排列的特定实例以简化本揭示。此此组件及排列当然仅为实例，及不意欲进行限制。例如，在下文的描述中，第一特征在第二特征上方或之上的形成可包括其中第一特征与第二特征以直接接触方式形成的实施例，及亦可包括其中在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征无法直接接触的实施例。此外，本揭示在多个实例中可重复元件符号及/或字母。此重复用于实现简化与明晰的目的，及其自身并不规定所论述的多个实施例及/或配置之间的关系。
此外，本案中可使用诸如「下方(beneath)」、「以下(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」等等的空间相对术语在以便于描述，以描述一个元件或特征与另一或更多个元件或特征的关系，如图式中所示。空间相对术语意欲包含在使用或操作中的装置除图式中绘示的定向以外的不同定向。设备可经定向(旋转90度或其他定向)，及本案中使用的空间相对描述词同样可相应地进行解释。
本揭示大致上关于用于半导体装置制造的方法，及更特定而言，为关于藉由使用后栅极制程而形成场效晶体管(field effect transistors；FETs)的方法。在典型后栅极制程中，虚设栅极结构作为实际栅极堆叠的占位器而形成于基板上方。随后，栅极间隔物形成于虚设栅极结构的侧壁上。随后，基板在虚设栅极结构及间隔物邻近处经蚀刻，由此在基板中形成凹槽。随后，掺杂硅特征在凹槽中磊晶生长。随后，移除虚设栅极结构，从而保留被间隔物围绕的开口。最终，包括金属层的实际栅极堆叠形成于开口中。随着半导体制程技术发展至更小领域，如16纳米及以上，已发现上述制程具有一些问题，此等问题在图1A至图1C中绘示。例如，如图1A所示，形成于基板10上方的虚设栅极结构12可具有底脚问题，此结构的下部部分比其上部部分更宽。因此，环绕虚设栅极结构12的间隔物14的下部部分倾斜，而并未以理想方式直线向上。当基板10经蚀刻以用于使掺杂硅特征16生长，间隔物14底部可能向下变薄乃至穿透，如图1A中的虚线圆形18所指示。发生此情况时，最终栅极堆叠22中的金属元件可能插入掺杂硅特征16中，如图1B所示，从而导致装置故障。图1C绘示制造诸如鳍状FET(fin-like FET；FinFET)的FET时应变源极/漏极特征具有的另一问题。请参看图1C，栅极26及栅极间隔物28形成于有效区域(例如鳍状有效区域)上，及源极及漏极特征30自(鳍状)有效区域中的两个凹槽中磊晶生长而出。源极/漏极特征30环绕栅极26及栅极间隔物28，及源极/漏极特征30的下部部分延伸至基板10，从而界定横跨在源极/漏极特征30的间位于栅极26下层的通道32。在源极/漏极特征30的形成期间，控制源极/漏极特征30与通道32及栅极26的邻近度存在问题。当源极/漏极特征30过于接近通道32时，可在通道32中形成泄漏路径，及导致泄漏问题。当源极/漏极特征30过于接近栅极26时，可损害栅极间隔物28及导致从源极/漏极特征到栅极26的短路。本揭示提供用于制造半导体装置的一方法及藉由此方法制造的半导体结构，此方法克服上述问题及增强由此形成的装置的品质。
请参看图2，图中绘示根据本揭示的多个态样形成半导体装置的一方法200。方法200是一实例，及并非意欲限制本揭示不超出权利要求范围内明确叙述的内容以外。在方法200之前、期间，及/或之后可提供额外的操作，及所述一些操作可在此方法的额外实施例中被替换、消除，及/或代替。方法200在下文中结合图3至图11而描述，此等图式是根据本揭示的多个态样的半导体结构300的侧视图及横剖面视图。
如图中将绘示，半导体结构300绘示基板的两个区域中的两个FinFET。提供此图示以用于简化及易于理解，及并非一定将实施例限制为任何类型的装置、任何数目的装置、任何数目的区域，或任何配置的区域结构。例如，本揭露概念可应用于制造平面FET装置。此外，半导体结构300可为在IC或IC的部分的处理期间制造的中间装置，此装置可包括静态随机存取记忆体(static random access memory；SRAM)及/或其他逻辑电路、诸如电阻器、电容器及电感器的被动组件，及诸如p型FET(p-type FET；PFET)、n型FET(n-type FET；PFET)、FinFET、金氧半导体场效晶体管(metal-oxide semiconductor field effecttransistor；MOSFET)、互补金氧半导体(complementary metal-oxide semiconductor；CMOS)晶体管、双极晶体管、高压晶体管、高频晶体管、其他记忆体单元，及上述各者的组合。
方法200从步骤202开始，即接收半导体结构300，此结构包括基板302，栅极结构形成于此基板上。请参看图3，基板302是本实施例中的硅基板。或者，基板302可包括另一元素半导体，如锗；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟，及/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP的合金半导体；或上述各者的组合。在又一替代性实施例中，基板302是绝缘体上半导体(semiconductor oninsulator；SOI)，如具有埋置式介电质层的半导体基板。
在本实施例中，基板302包括第一区域302a及第二区域302b。第一区域302a包括适合于形成FET的两个鳍状有效区域(或鳍)304a。第二区域302b包括适合于形成PFET装置的两个鳍状有效区域(或鳍)304b。鳍状有效区域(或鳍)304a/304b可藉由使用适合的程序制造而成，此程序包括微影术及蚀刻制程。在一些实施例中，鳍状有效区域(或鳍)藉由一程序而形成，此程序包括形成浅沟槽隔离(shallow trench isolation；STI)特征306；以及磊晶生长半导体材料以形成鳍状有效区域(或鳍)。在一些实施例中，鳍状有效区域(或鳍)藉由一程序而形成，此程序包括形成浅沟槽隔离(shallow trench isolation；STI)特征306；以及使STI特征306形成凹槽以形成鳍状有效区域(或鳍)。在一些实例中，STI特征的形成包括用以形成图案化抗蚀剂层的微影术制程；蚀刻下层硬质遮罩以贯穿图案化抗蚀剂层的开口；蚀刻基板以贯穿遮罩开口以在基板内形成沟槽；利用一或更多种介电材料充填沟槽；以及执行化学机械研磨(chemical mechanical polishing；CMP)制程以形成STI特征。微影术制程可包括在基板302上方形成光阻剂(抗蚀剂)层；曝露抗蚀剂层至一图案，执行曝露后烘焙；以及使抗蚀剂层显影以形成图案化抗蚀剂层。在多个实例中，蚀刻制程可包括干式蚀刻、湿式蚀刻、反应性离子蚀刻(reactive ion etching；RIE)，及/或其他适合的制程。或者，鳍状有效区域(或鳍)304a/304b可藉由两次图案化微影术(doublepatterninglithography；DPL)制程而形成。用以在基板302上形成鳍状有效区域(或鳍)304a/304b的方法的许多其他实施例可为适合的。
鳍状有效区域(或鳍)304a及304b藉由STI特征306而隔开。STI特征(或隔离结构)306可包括氧化硅、氮化硅、氮氧化硅、掺杂氟硅玻璃(fluoride doped silicate glass；FSG)、低介电常数介电材料、气隙，及/或其他适合的绝缘材料。或者，STI特征(或隔离结构)可包括其他隔离特征及藉由其他适合的方法而形成。诸如场氧化物及/或其他适合结构的其他隔离结构亦有可能。STI特征(或隔离结构)306可包括多层结构，例如具有一或更多个热氧化衬垫层。
又请参看图3，半导体结构300进一步在基板302上方包括多个第一栅极结构308a及多个第二栅极结构308b。特定而言，第一栅极结构308a处于第一区域302a中，与鳍状有效区域(或鳍)304a接合；以及第二栅极结构308b处于第二区域302b中，与鳍状有效区域(或鳍)304b接合。栅极结构308a/308b中每一者可包括栅极介电质层、栅电极层，及/或一或更多个额外层。在一实施例中，栅极结构308a/308b包括多晶硅。在本实施例中，栅极结构308a/308b是消耗性栅极结构，亦即，最终栅极堆叠的占位器。第一栅极结构308a与第一场效晶体管相关连，及第二栅极结构308b与第二场效晶体管相关连。
与第二栅极结构308b相比较，第一栅极结构308a具有不同尺寸。例如，如若发生任何差异或分布(统称为第一平均间距P1)，则第一栅极结构308a具有第一间距或第一平均间距，及第二栅极结构308b具有第二间距或第二平均间距(统称为第二平均间距P2)。第一平均间距不同于第二平均间距。间距被定义为从一个栅极结构的位置到相邻栅极结构的同一位置之间的距离。
半导体结构300的集成电路包括核心装置及逻辑装置。在一些实施例中，核心装置可包括记忆体单元，如静态随机存取记忆体(static random access memory；SRAM)装置，及逻辑装置可包括输入/输出(input/output；I/O)装置。核心装置及逻辑装置经设计以具有不同尺寸，特定而言，不同间距。在本实施例中，与第一栅极结构308a关连的第一场效晶体管包括核心装置，及与第二栅极结构308b关连的第二场效晶体管包括逻辑装置。在一些实例中，第一间距是90纳米及第二间距是200纳米。在一些实例中，第一间距小于100纳米及第二间距大于100纳米。
尽管图3中绘示的半导体结构300包括多个第一栅极结构308a及多个第二栅极结构308b，但仅为更好地绘示说明起见，以下图式绘示仅一个第一栅极结构308a及仅一个第二栅极结构308b。例如，图4绘示半导体结构300但绘示第一栅极结构308a中的仅一者及第二栅极结构308b中的一者。
图5A是结构300沿图4的「A-A」线截取的横剖面视图。图5B是结构300沿图4的「B-B」线截取的横剖面视图，此图在同一绘图中绘示第一及第二区域302a/302b。请参看图5A，在本实施例中，栅极结构308a/308b与各个鳍状有效区域(或鳍)304a/304b接合，及有效地将每一鳍状有效区域(或鳍)划分至三个区域中，亦即邻近于栅极结构308a/308b的源极/漏极区域310，及栅极结构308a/308b以下的通道区域312。为简化起见，使用同一元件符号以标识区域302a及302b中的类似特征。然而，在多个实施例中，区域302a及302b中的特征，如栅极结构308a及308b及鳍状有效区域(或鳍)304a及304b，可具有相同或不同材料、组成、结构，及/或其他态样。
又请参看图5A，在本实施例中，栅极结构308a/308b中的每一者包括栅极介电质层322、栅电极层324，及硬质遮罩层326。在本实施例中，栅极介电质层322及栅电极层324亦分别被称作虚设栅极介电质层322及虚设栅电极层324，因为此等层将被替换为最终的栅极堆叠。栅极介电质层322可包括诸如氧化硅的介电材料，及可藉由化学氧化、热氧化、原子层沉积(atomic layer deposition；ALD)、化学气相沉积(chemical vapor deposition；CVD)，及/或其他适合的方法而形成。栅电极层324可包括单层或多层结构。在一实施例中，栅电极层324包括多晶硅或非晶硅。栅电极层324可由适合的沉积制程形成，如低压化学气相沉积(low-pressure chemical vapor deposition；LPCVD)及等离子体增强CVD(plasma-enhanced CVD；PECVD)而形成。在一实施例中，栅极介电质层322及栅电极层324首先在基板302上方沉积为毯覆层。随后，毯覆层藉由包括光微影制程及蚀刻制程的制程经图案化，从而移除毯覆层中的部分及在基板302上方保留剩余部分作为介电质层322及栅电极层324。在某实施例中，硬质遮罩层326是氮化硅或氧化硅层。硬质遮罩层326可藉由沉积及蚀刻制程而形成，此等制程类似于形成栅极介电质层322及栅电极层324的彼等制程。在一些实例中，硬质遮罩326可包括两个或两个以上薄膜，如氧化硅薄膜及氮化硅薄膜。
请参看图5B，第一及第二区域302a/302b中的每一者包括两个鳍状有效区域(或鳍)，分别为鳍状有效区域(或鳍)304a及304b。
方法200(图2)可前进至操作204以执行轻微掺杂源极/漏极(lightly dopedsource/drain；LDD)离子布植。LDD布植制程可将n型掺杂剂(如磷(P)或砷(As)用于NFET)或将p型掺杂剂(如硼(B)或铟(In)用于PFET)。在本实例中，第一区域302a及第二区域302b用于同型但不同尺寸的晶体管(都是NFET或PFET)。半导体结构300可包括NFET及PFET以用于核心装置及逻辑装置，即使图式仅绘示一者。此仅为达到说明的目的，而非限制。请参看图6A及图6B，实施离子布植328以在基板302内形成轻微掺杂并与栅极堆叠(栅极介电质层及栅电极)自对准的漏极。遮罩层可用以覆盖相对类型的区域。例如，当区域302a及302b是用于PFET的区域时，形成遮罩层以覆盖用于NFET的区域。当区域302a及302b是用于NFET的区域时，形成遮罩层以覆盖用于PFET的区域。在一些实施例中，遮罩层是图案化光阻剂。在一些实施例中，遮罩层是利用一材料的图案化硬质遮罩，此材料如氧化硅、氮化硅、氮氧化硅或上述各者的组合。在区域302a及302b中的LDD布植完成之后，移除遮罩层。当相对区域经受LDD布植时，形成类似的遮罩元件以覆盖区域302a/302b。
方法200继续进行至操作206以于基板302及栅极结构308a/308b上方形成间隔物340。请参看图7A及图7B，间隔物340形成在栅极结构308a/308b侧壁上。间隔物340包括一介电材料，如氧化硅、氮化硅、氮氧化硅或上述各者的组合。间隔物340可包括多个薄膜，如氧化硅薄膜及氮化硅薄膜。在一实施例中，间隔物340具有自约2至约10纳米的厚度范围。间隔物340的形成可包括沉积及各向异性蚀刻。在一些实例中，沉积可包括CVD、ALD，或其他适合的方法。在一些实例中，各向同性蚀刻可包括干式蚀刻，如具有适合蚀刻剂的利用偏压的等离子体蚀刻，此蚀刻剂如CF4、SF6、NF3、CH2F2或上述各者的组合。
方法200继续进行至操作208，请参看图8A及图8B，此操作利用最佳化蚀刻负载效应对第一源极/漏极区域310及第二源极/漏极区域310执行蚀刻制程，从而分别在第一源极/漏极区域310中形成第一凹槽352a，及在第二源极/漏极区域310中形成第二凹槽352b。特定而言，由于最佳化蚀刻负载效应，第一凹槽352a不同于第二凹槽352b。第一凹槽352a在邻近于栅极结构308a及间隔物340的第一源极/漏极区域310中形成。第一凹槽352a具有第一深度及第一底表面B1。第二凹槽352b形成于邻近于栅极结构308b及间隔物340的第二源极/漏极区域310中。第二凹槽352b具有第二深度及第二底表面B2。第二底表面B2高于第一底表面B1。
因为核心装置比逻辑装置具有更小间距及更小操作电压，因此应变源极及漏极特征可形成于更接近栅极结构及通道之处。因此，蚀刻负载效应经设计，以在针对具有第一平均间距的第一栅极结构308a的关连第一区域302a具有比针对具有第二平均间距的第二栅极结构308b的关连第二区域302b更高的蚀刻速率。因此，与第二凹槽352b到对应的第二栅极结构308b相比，第一凹槽352a在侧向上更接近于对应的第一栅极结构308a。因此，藉由一个蚀刻制程，形成具有各自深度及其他尺寸的第一及第二凹槽352a/352b。凹槽352a/352b可具有垂直侧壁、锥形侧壁，或其他轮廓。
依据一些实施例，用以利用最佳化蚀刻负载效应执行蚀刻制程的操作208可随着以下程序而实施。请参看图2，程序包括操作210以评估对基板上的栅极结构的间距差异。因为半导体结构300包括具有不同间距的栅极结构，因此首先评估间距差异。在一些实例中，可首先根据生产规范及/或设计经验而选择诸如100纳米之间距准则。随后，栅极结构被分类为两组：第一组间距小于间距准则及第二组间距大于间距准则。在本实例中，第一组包括第一栅极结构308a及第二组包括第二栅极结构308b。随后，决定每一组的平均间距。在本实例中，结果是第一栅极结构308a为第一平均间距及第二栅极结构308b为第二平均间距。间距比率R被决定为第二平均间距P2与第一平均间距P1之比，R＝P2/P1。间距比率R被用作本实施例中的间距差异。
程序进一步包括操作212以根据间距差异决定蚀刻配方。在一些实施例中，操作212可进一步包括子操作216以辨识蚀刻制程以具有蚀刻负载效应。例如，蚀刻制程可选为利用蚀刻剂进行的干式(等离子体)蚀刻，此蚀刻剂包括含氟气体、含氯气体、氧气、氢气或上述各者的组合。蚀刻制程可进一步使用诸如氩或氦的载气。在多个实例中，蚀刻剂包括CF4、SF6、NF3、CH2F2、Cl2、CCl2F2或上述各者的组合。在一个实例中，蚀刻剂包括HBr/Cl2/O2/He的组合。操作212亦包括子操作218以根据蚀刻负载效应针对蚀刻参数的灵敏度而辨识蚀刻制程的一或更多个蚀刻参数。在多个实例中，灵敏蚀刻参数包括等离子体功率、气压、等离子体偏压、气流速率，或上述各者的组合。操作212进一步包括子操作220以根据间距差异而决定蚀刻参数的值。一个(或更多个)灵敏蚀刻参数根据制造历史资料及设计经验而构成为间距差异的函数(如线性函数或多项式函数)。在一些实施例中，灵敏蚀刻参数是等离子体功率。在此情况下，当间距差异更大时，等离子体功率随的增大。或者，气压经决定为灵敏蚀刻参数。在此情况下，当间距差异更大时，气压随的最大。在一个实例中，等离子体功率及气压共同被决定为灵敏蚀刻参数，第一栅极结构308a具有第一平均间距90纳米及第二栅极结构308b具有第二平均间距200纳米，等离子体功率经决定处于600W与800W之间的范围中，及气压经决定处于100mT与200mT之间的范围中。因此，决定蚀刻配方。
随后，操作208继续进行至方框214以执行辨识出的使用具有根据间距差异而决定的蚀刻参数的蚀刻配方的蚀刻制程。在此等实施例中，蚀刻制程是等离子体蚀刻制程，如上所述。有时，在比第二凹槽352b更相对接近于对应间隔物340之处蚀刻第一凹槽352a。
随后，方法200继续进行至操作222以利用半导体材料在凹槽中磊晶生长，以在凹槽352a及352b中分别形成应变源极/漏极特征360a及360b，如图9A及图9B所示。在一实施例中，磊晶生长制程是藉由使用硅基前驱物气体的低压化学气相沉积(lowpressurechemicalvapordeposition；LPCVD)制程。此外，在本实例中，磊晶生长制程对所生长的源极/漏极特征原位掺杂n型掺杂剂，如P、As，或此两者的组合，以用于形成用于NFET的源极/漏极特征，或原位掺杂p型掺杂剂，如B，以用于形成用于PFET的源极/漏极特征。在一些实例中，对于PFET而言，磊晶生长的半导体材料是硅锗、锗或此两者的组合。对于NFET而言，磊晶生长的半导体材料是硅碳、硅或此两者的组合。因此，源极/漏极特征360a及360b具有与凹槽类似的配置及尺寸。例如，第一源极/漏极特征360a具有一底表面B1，此底表面低于第二源极/漏极特征360b的底表面B2。源极/漏极特征360a及360b紧密邻近于通道区域312而生长，因此向通道区域312提供应变及增强其载流子迁移率。
方法200可包括其他操作。在一实施例中，方法200进一步包括操作224以将栅极结构308a及/或308b替换为高介电常数金属栅极堆叠。请参看图10，间层介电(inter-layerdielectric；ILD)层370在第一区域302a及第二区域302b中藉由一程序而形成于基板302上方，此程序如沉积及CMP。在一实施例中，ILD层370由可流动CVD(flowable CVD；FCVD)制程而形成。在一个实例中，FCVD制程包括在基板302上沉积可流动材料(如液体化合物)以充填栅极结构之间的间隙，及藉由适当技术将可流动材料转换至固体材料，如退火。随后，对ILD层370执行CMP制程以曝露栅极结构308a/308b。随后，栅极结构308a/308b藉由一或更多个选择性蚀刻制程而移除，从而在第一区域302a中形成第一开口372a及在第二区域302b中形成第二开口372b。间隔物340在蚀刻制程期间残留。彼等开口372a/372b至少部分地由对应间隔物340围绕。
请参看图11，一或更多个材料层沉积至开口372a/372b中以完成后栅极制程。在图11中绘示的实例中，最终栅极堆叠382a及382b包括界面层374、介电质层376、功函数金属层378及充填层380。界面层374可包括介电材料，如氧化硅，及可藉由化学氧化、热氧化、ALD、CVD，及/或其他适合的介电质而形成。介电质层376可包括高介电常数介电层，如氧化铪(HfO2)、Al2O3、镧族氧化物、TiO2、HfZrO、Ta2O3、HfSiO4、ZrO2、ZrSiO2、上述各者的组合，或其他适合的材料。介电质层376可藉由ALD及/或其他适合的方法而形成。在本实施例中，功函数金属层378是用于NFET的n型功函数层(或用于PFET的p型功函数层)，及可藉由CVD、PVD，及/或其他适合制程而沉积。充填层380可包括铝(Al)、钨(W)，或铜(Cu)，及/或其他适合材料，及可藉由CVD、PVD、电镀，及/或其他适合的制程而形成。可执行CMP制程以从栅极堆叠移除过量的材料及平面化半导体结构300的顶表面。可随后执行更多制程，如触点及通孔形成、互连处理，等等，以完成半导体结构300的制造。
请参看图12，图中绘示在其他一些实施例中，根据本揭示的多个态样形成半导体装置的一方法400。方法400是一实例，及并非意欲限制本揭示不超出权利要求范围内明确叙述的内容。在方法400之前、期间，及/或之后可提供额外的操作，及所述一些操作可在此方法的额外实施例中被替换、消除，及/或代替。方法400在下文中结合图13至图14而描述，此等图式是根据本揭示的多个态样的半导体结构300的侧视图及横剖面视图。
方法400类似于方法200，但蚀刻制程是不同的。方法400包括操作402以执行蚀刻制程以在源极/漏极区域中形成凹槽。特定而言，蚀刻制程包括两个蚀刻步骤以分别形成第一凹槽352a及第二凹槽352b。操作402亦包括形成图案化遮罩层，以便藉由将对应遮罩层用作蚀刻遮罩而实施每一蚀刻步骤。
在一些实施例中，操作402包括评估栅极结构的间距差异，因为半导体结构300包括具有不同间距的栅极结构。在一些实例中，可首先根据生产规范及/或设计经验而选择诸如100纳米的间距准则。操作402包括子操作404，此子操作将栅极结构分类为两组：第一组，间距小于间距准则；以及第二组，间距大于间距准则。在本实例中，第一组包括第一栅极结构308a及第二组包括第二栅极结构308b。可决定每一组的平均间距。在本实例中，结果是第一栅极结构308a为第一平均间距及第二栅极结构308b为第二平均间距。
操作402可继续进行至子操作406以决定针对第一区域302a的第一蚀刻配方及针对第二区域302b的第二蚀刻配方，此第一区域302a具有第一栅极结构308a，及此第二区域302b具有第二栅极结构308b。在子操作406中，根据各个平均间距决定一或更多个蚀刻参数，以达到藉由方法200所达到的凹槽的类似结构及尺寸。用于此目的的蚀刻参数可包括蚀刻历时、蚀刻气流速率、气压、等离子体功率、等离子体偏压及上述各者的组合。例如，蚀刻历时被选为蚀刻参数。蚀刻历时具有针对第一蚀刻配方的第一值及针对第二蚀刻配方的一值，在此情况下，蚀刻历时的第一值长于蚀刻历时的第二值。当两个平均间距差异更大时，因此测定的蚀刻历时值具有一更大的差异。此类似于其他蚀刻参数。在本实例中，根据每一组栅极结构的平均间距而共同决定一个以上蚀刻参数。
随后，操作402可继续进行至子操作408以形成第一图案化遮罩层502以覆盖第二区域302b，如图13中图示。第一遮罩层的形成类似于上述用以形成遮罩层的程序。例如，第一遮罩层包括由微影术制程形成的图案化抗蚀剂层。
操作402继续进行至子操作410以藉由使用第一蚀刻配方执行第一蚀刻步骤，从而形成第一凹槽352a，如图13中绘示。随后，移除第一遮罩层502。
操作402继续进行至子操作412以形成第二图案化遮罩层504以覆盖第一区域302a，如图14中绘示。第二图案化遮罩层504的形成类似于第一图案化遮罩层502的形成。
操作402继续进行至子操作414以藉由使用第二蚀刻配方执行第二蚀刻步骤，从而形成第二凹槽352b，如图14中绘示。随后，第二图案化遮罩层504被移除，所得结构在图8A及图8B中绘示。
操作402可具有不同的序列。例如，子操作406及408可与子操作410及412切换，以便首先形成第二凹槽352b，随后形成第一凹槽352a。在操作402完成之后，方法400制程继续进行至操作222。
本揭示提供一半导体结构，及制造此半导体结构的一方法。藉由利用所揭示方法，如方法200或方法400，第一应变源极/漏极特征360a以不同于第二应变源极/漏极特征360b的方式形成。例如，具有更小(平均)间距的第一应变源极/漏极特征360a的底表面低于具有更大(平均)间距的第二应变源极/漏极特征360b的底表面。
本揭示的实施例提供优于现有技术的数项优势，但应理解，其他实施例可提供不同的优势，本案中并非必须论述全部优势，且并无特定优势为所有实施例所必需。多项优势可存在于一些实施例中。藉由利用所揭示的半导体结构及方法，场效应晶体管根据各自的电路特性以各自的尺寸特制而成，具有改良的源极与漏极接近度及改良的装置效能，而没有装置泄漏问题。藉由利用方法200，单个蚀刻制程将形成间距不同、具有各自的配置及尺寸的多个场效应晶体管，从而缩短制造周期时间，且降低制造成本。
尽管并非意欲限制，但本揭示的一或更多个实施例向半导体装置及其形成提供众多益处。例如，当移除虚设栅极结构时，将基板进一步凹陷形成为通道区域。作为另一实例，在FinFET制造流程中，鳍侧壁上的间隔物包括一个以上的薄膜及可使用不同材料以用于增强的耐蚀刻性。在又一实例中，应变源极/漏极特征可磊晶生长，以与基板顶表面共面，或位于基板上方。
在一个示例性态样中，本揭示涉及形成半导体结构的一方法。方法包括接收具有多个栅极结构的基板；在栅极结构侧壁上形成间隔物；评估栅极结构的间距差异；根据间距差异决定蚀刻配方；藉由使用蚀刻配方对与栅极结构关连的源极/漏极区域执行蚀刻制程，从而形成具有各自深度的源极/漏极凹槽；以及藉由使用第一半导体材料来执行磊晶生长以在源极/漏极凹槽中成源极/漏极特征。在一些实例中，上述所提及的决定蚀刻配方的步骤包括数个步骤如下。辨识蚀刻制程以具有蚀刻负载效应；根据蚀刻负载效应对蚀刻参数的灵敏度，辨识蚀刻制程的一蚀刻参数；及根据间距差异决定蚀刻参数的一值。在一些实例中，上述所提及的辨识蚀刻制程的步骤包括步骤如下。选择利用一蚀刻剂的一等离子体蚀刻制程，蚀刻剂包括一含氟化学品、一含氯化学品及上述各者之一组合中的一者。在一些实例中，上述所提及的辨识蚀刻制程的一蚀刻参数包括选择等离子体功率、气压、等离子体偏压、蚀刻剂气流速率、蚀刻温度，及上述各者之一组合中的一者。在一些实例中，上述所提及的根据间距差异决定蚀刻参数的值的步骤包括随着间距差异增大而增大等离子体功率及气压中的至少一者。在一些实例中，上述所提及的基板包括一第二半导体材料，第一半导体材料不同于第二半导体材料。在一些实例中，上述所提及的第二半导体材料是硅及第一半导体材料是硅锗。在一些实例中，上述所提及的评估等栅极结构的间距差异的步骤包括步骤为决定一间距比率以作为间距差异，并且决定间距比率的步骤包括数个步骤如下。根据一间距准则将这些栅极结构分类，从而将这些栅极结构分组如下：栅极结构的一第一子集，其间距小于间距准则；及栅极结构的一第二子集，其间距大于间距准则；决定栅极结构的第一子集的一第一平均间距，及栅极结构的第二子集的一第二平均间距；及决定间距比率为第二平均间距对第一平均间距的一比率。在一些实例中，上述所提及的源极/漏极区域包括与第一栅极结构关连的第一源极/漏极区域，及与第二栅极结构关连的第二源极/漏极区域，蚀刻制程的蚀刻负载效应包括步骤如下。蚀刻制程对第一源极/漏极区域具有一第一蚀刻速率，及对第二源极/漏极区域具有一第二蚀刻速率，其中第一蚀刻速率大于第二蚀刻速率。在一些实例中，上述所提及的蚀刻制程包括一第一蚀刻及一第二蚀刻，且根据间距差异而决定蚀刻配方的步骤包括为第一蚀刻决定一第一子配方及为第二蚀刻决定一第二次配方；及对源极/漏极区域执行蚀刻制程的步骤包括：藉由使用第一子配方对第一源极/漏极区域应用第一蚀刻，及对藉由使用第二子配方对等第二源极/漏极区域应用第二蚀刻。
在一个示例性态样中，本揭示涉及形成半导体结构的一方法。此方法包括接收具有多个栅极结构的基板；在栅极结构的侧壁上形成间隔物；根据间距准则将栅极结构分类，从而使栅极结构分组如下：栅极结构的一第一子集，其间距小于间距准则；及栅极结构的一第二子集，其间距大于间距准则；分别根据栅极结构第一子集的第一平均间距及栅极结构第二子集的第二平均间距决定第一蚀刻配方及第二蚀刻配方；藉由使用第一蚀刻配方对与栅极结构第一子集关连的第一源极/漏极区域执行第一蚀刻制程，从而形成第一凹槽；以及藉由使用第二蚀刻配方对与栅极结构第二子集关连的第二源极/漏极区域执行第二蚀刻制程，从而形成第二凹槽。在一些实例中，上述所提及的执行第一蚀刻制程的步骤包括形成那些第一凹槽，第一凹槽具有一第一平均深度；执行第二蚀刻制程的步骤包括形成那些第二凹槽，第二凹槽具有一第二平均深度；以及第二平均深度小于第一平均深度。在一些实例中，上述所提及的形成半导体结构的方法进一步包括藉由使用一第一半导体材料，执行一磊晶生长以在第一及第二凹槽中形成源极/漏极特征，其中基板包括一第二半导体材料，第二半导体材料的组成不同于第一半导体材料。在一些实例中，上述所提及的形成半导体结构的方法进一步包括形成一第一硬质遮罩，第一硬质遮罩裸露第一源极/漏极区域及覆盖等第二源极/漏极区域，其中执行第一蚀刻制程的步骤包括藉由使用第一硬质遮罩作为蚀刻遮罩而执行第一蚀刻制程；移除第一硬质遮罩；以及形成一第二硬质遮罩，第二硬质遮罩裸露第二源极/漏极区域及覆盖第一源极/漏极区域，其中执行第二蚀刻制程的步骤包括藉由使用第二硬质遮罩作为蚀刻遮罩而执行第二蚀刻制程。在一些实例中，上述所提及的决定第一蚀刻配方及第二蚀刻配方的步骤包括决定第一蚀刻配方的至少一个蚀刻参数以具有一第一值，及决定第二蚀刻配方的蚀刻参数以具有不同于第一值的一第二值。在一些实例中，上述所提及的第一及第二蚀刻制程中的每一者包括利用一蚀刻剂的等离子体蚀刻，蚀刻剂选自由以下各者组成的群组：氟、氯、氧、氢，及上述各者的一组合；以及至少一个蚀刻参数是一参数，参数选自由以下各者组成的群组：蚀刻历时、蚀刻气流速率、气压、等离子体功率、等离子体偏压及上述各者的一组合。
在一个示例性态样中，本揭示涉及半导体结构。半导体结构包括半导体基板、数个第一栅极堆叠及数个第二栅极堆叠、数个第一源极/漏极特征以及数个第二源极/漏极特征。半导体基板具有一第一区域及一第二区域。第一栅极堆叠位于第一区域中，第二栅极堆叠位于第二区域中。第一栅极堆叠具有一第一间距及第二栅极堆叠具有一第二间距，第二间距大于第一间距。这些第一源极/漏极特征分别与第一栅极堆叠相关连，形成第一场效应晶体管。第二源极/漏极特征分别与第二栅极堆叠相关连，形成第二场效应晶体管。第一源极/漏极特征具有一第一底表面，第二源极/漏极特征具有位于第一底表面上方的一第二底表面。在一些实例中，上述所提及的第一场效应晶体管是静态随机存取记忆体装置中的若干部分；以及第二场效应晶体管是逻辑装置的若干部分，其中第一间距小于100纳米及第二间距大于100纳米。在一些实例中，上述所提及的每一第一源极/漏极特征与其所对应的第一栅极堆叠其中之一是侧向间隔达一第一距离；以及每一第二源极/漏极特征与其所对应的第二栅极堆叠其中之一是侧向隔开，其中第一距离小于第二距离。在一些实例中，上述所提及的半导体基板包括硅；以及第一及第二源极/漏极特征是p型掺杂，及包括硅锗。
前述内容概括数个实施例的特征，以便此项技术的一般技术者可更好地理解本揭示的态样。此项技术的一般技术者应了解，本揭示可易于用作设计或修正其他制程及结构的基础，以实现与本案介绍的实施例相同的目的及/或达到与其相同的优势。此项技术的一般技术者亦应了解，此种同等构造不脱离本揭示的精神及范畴，及可在不脱离本揭示精神及范畴的情况下在本案中进行多种变更、取代及更动。

Claims (10)

1.一种形成半导体装置的方法，其特征在于，包括：
接收一基板，该基板具有多个栅极结构；
在该些栅极结构的侧壁上形成间隔物；
评估该些栅极结构的一间距差异；
根据该些间距差异决定一蚀刻配方；
藉由使用该蚀刻配方对与该些栅极结构相关连的源极/漏极区域执行一蚀刻制程，从而形成具有各自深度的源极/漏极凹槽；以及
藉由使用一半导体材料来执行一磊晶生长以在该些源极/漏极凹槽中形成源极/漏极特征。
2.根据权利要求1所述的方法，其特征在于，决定该蚀刻配方的步骤包括：
辨识该蚀刻制程以具有蚀刻负载效应；
根据该蚀刻负载效应对该蚀刻参数的灵敏度，辨识该蚀刻制程的一蚀刻参数；以及
根据该间距差异决定该蚀刻参数的一值。
3.根据权利要求1所述的方法，其特征在于，评估该些栅极结构的该间距差异的步骤包括决定一间距比率以作为该间距差异，其中决定该间距比率的步骤包括：
根据一间距准则将该些栅极结构分类，从而将该些栅极结构分组如下：该些栅极结构的一第一子集，其间距小于该间距准则；以及该些栅极结构的一第二子集，其间距大于该间距准则；
决定该些栅极结构的该第一子集的一第一平均间距，及该些栅极结构的该第二子集的一第二平均间距；以及
决定该间距比率为该第二平均间距对该第一平均间距的一比率。
4.根据权利要求3所述的方法，其特征在于，
该些源极/漏极区域包括与该第一栅极结构关连的第一源极/漏极区域，及与该第二栅极结构关连的第二源极/漏极区域；以及
该蚀刻制程的该蚀刻负载效应包括：该蚀刻制程对该些第一源极/漏极区域具有一第一蚀刻速率，及对该些第二源极/漏极区域具有一第二蚀刻速率，其中该第一蚀刻速率大于该第二蚀刻速率。
5.根据权利要求4所述的方法，其特征在于，
该蚀刻制程包括一第一蚀刻及一第二蚀刻；
根据该间距差异而决定该蚀刻配方的该步骤包括为该第一蚀刻决定一第一子配方及为该第二蚀刻决定一第二次配方；以及
对该些源极/漏极区域执行该蚀刻制程的该步骤包括：藉由使用该第一子配方对该些第一源极/漏极区域应用该第一蚀刻，及对藉由使用该第二子配方对该些第二源极/漏极区域应用该第二蚀刻。
6.一种形成半导体装置的方法，其特征在于，包括：
接收一基板，该基板具有多个栅极结构；
在该些栅极结构的侧壁上形成间隔物；
根据一间距准则将该些栅极结构分类，从而将该些栅极结构分组如下：该些栅极结构的一第一子集，其间距小于该间距准则；以及该些栅极结构的一第二子集，其间距大于该间距准则；
根据该些栅极结构的该第一子集的一第一平均间距及该些栅极结构的该第二子集的一第二平均间距，分别决定一第一蚀刻配方及一第二蚀刻配方；
藉由使用该第一蚀刻配方对与该些栅极结构的该第一子集相关连的第一源极/漏极区域执行一第一蚀刻制程，从而形成第一凹槽；以及
藉由使用该第二蚀刻配方对与该些栅极结构的该第二子集相关连的第二源极/漏极区域执行一第二蚀刻制程，从而形成第二凹槽。
7.根据权利要求6所述的方法，其特征在于，
执行该第一蚀刻制程的步骤包括形成该些第一凹槽，该些第一凹槽具有一第一平均深度；
执行该第二蚀刻制程的步骤包括形成该些第二凹槽，该些第二凹槽具有一第二平均深度；以及
该第二平均深度小于该第一平均深度。
8.根据权利要求6所述的方法，其特征在于，进一步包括：
形成一第一硬质遮罩，该遮罩裸露该些第一源极/漏极区域及覆盖该些第二源极/漏极区域，其中该第一蚀刻制程的该执行步骤包括藉由使用该第一硬质遮罩作为蚀刻遮罩而执行该第一蚀刻制程；
移除该第一硬质遮罩；及
形成一第二硬质遮罩，该遮罩裸露该些第二源极/漏极区域及覆盖该些第一源极/漏极区域，其中该第二蚀刻制程的该执行步骤包括藉由使用该第二硬质遮罩作为蚀刻遮罩而执行该第二蚀刻制程。
9.一种半导体装置，其特征在于，包括：
一半导体基板，具有一第一区域及一第二区域；
数个第一栅极堆叠及数个第二栅极堆叠，该些第一栅极堆叠位于该第一区域中，该些第二栅极堆叠位于该第二区域中，其中该些第一栅极堆叠具有一第一间距及该些第二栅极堆叠具有一第二间距，该第二间距大于该第一间距；
数个第一源极/漏极特征，分别与该些第一栅极堆叠相关连，形成第一场效应晶体管；以及
数个第二源极/漏极特征，分别与该些第二栅极堆叠相关连，形成第二场效应晶体管，其中该些第一源极/漏极特征具有一第一底表面，该些第二源极/漏极特征具有位于该第一底表面上方的一第二底表面。
10.根据权利要求9所述的半导体装置，其特征在于，每一该些第一源极/漏极特征与其所对应的该些第一栅极堆叠其中之一是侧向间隔达一第一距离；以及
每一该些第二源极/漏极特征与其所对应的该些第二栅极堆叠其中之一是侧向隔开，其中该第一距离小于该第二距离。
CN201710061657.2A 2016-01-29 2017-01-26 半导体装置与形成半导体装置的方法 Active CN107026119B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662289009P 2016-01-29 2016-01-29
US62/289,009 2016-01-29
US15/286,795 US10163912B2 (en) 2016-01-29 2016-10-06 Method for semiconductor device fabrication with improved source drain proximity
US15/286,795 2016-10-06

Publications (2)

Publication Number Publication Date
CN107026119A true CN107026119A (zh) 2017-08-08
CN107026119B CN107026119B (zh) 2020-04-21

Family

ID=59387098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710061657.2A Active CN107026119B (zh) 2016-01-29 2017-01-26 半导体装置与形成半导体装置的方法

Country Status (4)

Country Link
US (2) US10163912B2 (zh)
KR (2) KR20170090996A (zh)
CN (1) CN107026119B (zh)
TW (1) TWI631622B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841570A (zh) * 2017-11-29 2019-06-04 台湾积体电路制造股份有限公司 半导体装置、制造半导体装置的方法及用于执行半导体装置的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043903B2 (en) * 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
US10163912B2 (en) 2016-01-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved source drain proximity
US10811507B2 (en) * 2017-09-20 2020-10-20 International Business Machines Corporation Vertical transistors having multiple gate thicknesses for optimizing performance and device density
CN109671674A (zh) * 2017-10-13 2019-04-23 联华电子股份有限公司 半导体装置的制作方法
US10490650B2 (en) * 2017-11-14 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k gate spacer and methods for forming the same
US10510883B2 (en) * 2017-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric source and drain structures in semiconductor devices
US10755964B1 (en) 2019-05-31 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain isolation structure and methods thereof
US20220254778A1 (en) * 2021-02-05 2022-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method for Manufacturing the Same
US11735483B2 (en) * 2021-02-26 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial source/drain features using a self-aligned mask and semiconductor devices fabricated thereof
US20230268423A1 (en) * 2022-02-21 2023-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Methods of Forming the Same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347330A (zh) * 2010-07-29 2012-02-08 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US20120064686A1 (en) * 2010-09-13 2012-03-15 Texas Instruments Incorporated Lateral Uniformity in Silicon Recess Etch
US8299564B1 (en) * 2009-09-14 2012-10-30 Xilinx, Inc. Diffusion regions having different depths

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080248598A1 (en) 2007-04-09 2008-10-09 Rohit Pal Method and apparatus for determining characteristics of a stressed material using scatterometry
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
KR100924549B1 (ko) * 2007-11-14 2009-11-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101409374B1 (ko) * 2008-04-10 2014-06-19 삼성전자 주식회사 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US20100078728A1 (en) 2008-08-28 2010-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Raise s/d for gate-last ild0 gap filling
US8080302B2 (en) 2008-09-19 2011-12-20 Macneil Ip Llc All vehicle mats
DE102008054075B4 (de) 2008-10-31 2010-09-23 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
TWI585861B (zh) 2010-02-10 2017-06-01 格羅方德半導體公司 具有磊晶成長之應力引發源極與汲極區之金氧半導體裝置的製造方法
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
DE102010029532B4 (de) 2010-05-31 2012-01-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
KR101797964B1 (ko) * 2010-10-01 2017-11-15 삼성전자주식회사 반도체 장치의 제조 방법 및 그 방법으로 제조된 반도체 장치
JP2012089784A (ja) 2010-10-22 2012-05-10 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8552503B2 (en) * 2010-11-30 2013-10-08 United Microelectronics Corp. Strained silicon structure
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9196708B2 (en) 2013-12-30 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a semiconductor device structure
US9647113B2 (en) * 2014-03-05 2017-05-09 International Business Machines Corporation Strained FinFET by epitaxial stressor independent of gate pitch
KR102017611B1 (ko) * 2014-04-04 2019-09-04 삼성전자주식회사 반도체 장치 및 그 제조방법
US10164108B2 (en) * 2014-10-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9871042B2 (en) * 2015-12-03 2018-01-16 Samsung Electronics Co., Ltd. Semiconductor device having fin-type patterns
US10163912B2 (en) 2016-01-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved source drain proximity
US9748389B1 (en) * 2016-03-25 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved source drain epitaxy
US9991167B2 (en) * 2016-03-30 2018-06-05 Globalfoundries Inc. Method and IC structure for increasing pitch between gates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299564B1 (en) * 2009-09-14 2012-10-30 Xilinx, Inc. Diffusion regions having different depths
CN102347330A (zh) * 2010-07-29 2012-02-08 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US20120064686A1 (en) * 2010-09-13 2012-03-15 Texas Instruments Incorporated Lateral Uniformity in Silicon Recess Etch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841570A (zh) * 2017-11-29 2019-06-04 台湾积体电路制造股份有限公司 半导体装置、制造半导体装置的方法及用于执行半导体装置的方法
CN109841570B (zh) * 2017-11-29 2021-03-19 台湾积体电路制造股份有限公司 半导体装置、制造半导体装置的方法及用于执行半导体装置的方法
US11532728B2 (en) 2017-11-29 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method semiconductor device fabrication with improved epitaxial source/drain proximity control

Also Published As

Publication number Publication date
US10748912B2 (en) 2020-08-18
US20170221906A1 (en) 2017-08-03
TWI631622B (zh) 2018-08-01
KR20180110657A (ko) 2018-10-10
KR101938533B1 (ko) 2019-01-14
CN107026119B (zh) 2020-04-21
TW201737339A (zh) 2017-10-16
US10163912B2 (en) 2018-12-25
KR20170090996A (ko) 2017-08-08
US20180350821A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
CN107026119A (zh) 半导体装置与形成半导体装置的方法
TWI585900B (zh) 鰭式場效電晶體裝置結構與其形成方法
US9721829B2 (en) FinFETs with different fin height and EPI height setting
TWI587511B (zh) 鰭式場效電晶體裝置結構及其形成方法
CN110957367B (zh) 半导体器件和形成半导体器件的方法
KR101709392B1 (ko) 하이-k 금속 게이트 스택을 구비한 finfet 구조물, 디바이스 및 그 제조 방법
CN107230674B (zh) 半导体结构和半导体器件的制造方法
CN106548940A (zh) 半导体元件及其制作方法
KR20160028934A (ko) Ｆｉｎ 피처의 구조물 및 그 제조 방법
US11245036B1 (en) Latch-up prevention
KR20180101769A (ko) 반도체 장치 및 그 제조 방법
US11043576B2 (en) FinFET device and method
US10804378B2 (en) Method for semiconductor device fabrication with improved epitaxial source/drain proximity control
TW202201558A (zh) 製造半導體裝置的方法
US20230207396A1 (en) Source/Drain Structures and Method of Forming
US11158741B2 (en) Nanostructure device and method
CN110571194B (zh) 半导体器件的制造方法
TWI787817B (zh) 半導體元件的製造方法
US20230260827A1 (en) Method for fabricating physically unclonable function device
KR102715509B1 (ko) 액티브 패턴 구조물 및 이를 포함하는 반도체 장치
US20230369396A1 (en) Field effect transistor with dual layer isolation structure and method
TW202320335A (zh) 半導體結構及其形成方法
KR20210056154A (ko) 액티브 패턴 구조물 및 이를 포함하는 반도체 장치
CN115910928A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant