CN106960682A - 非易失性数据保持电路和数据保持系统 - Google Patents

非易失性数据保持电路和数据保持系统 Download PDF

Info

Publication number
CN106960682A
CN106960682A CN201710009077.9A CN201710009077A CN106960682A CN 106960682 A CN106960682 A CN 106960682A CN 201710009077 A CN201710009077 A CN 201710009077A CN 106960682 A CN106960682 A CN 106960682A
Authority
CN
China
Prior art keywords
latch
spin
huge
data holding
volatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710009077.9A
Other languages
English (en)
Other versions
CN106960682B (zh
Inventor
帝泰什·拉克西特
博尔纳·J·奥布拉多维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106960682A publication Critical patent/CN106960682A/zh
Application granted granted Critical
Publication of CN106960682B publication Critical patent/CN106960682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Static Random-Access Memory (AREA)

Abstract

提供了一种非易失性数据保持电路和数据保持系统，所述非易失性数据保持电路被构造为存储外部锁存器的互补的易失性电荷状态，非易失性数据保持电路包括：耦合的巨自旋霍尔锁存器，被构造为响应于从外部锁存器接收电荷电流产生并存储与外部锁存器的互补的易失性电荷状态对应的非易失性自旋状态，并且被构造为响应于施加读取电压产生与互补的非易失性自旋状态对应的差分电荷电流信号；写入开关，结合到耦合的巨自旋霍尔锁存器，并且被构造为响应于睡眠信号选择性地使电荷电流能够从外部锁存器流动至耦合的巨自旋霍尔锁存器；读取开关，结合至耦合的巨自旋霍尔锁存器，并且选择性地使读取电压能够施加至耦合的巨自旋霍尔锁存器。

Description

非易失性数据保持电路和数据保持系统
本申请要求于2016年1月8日提交的第62/276,690号美国临时专利申请和第15/265,825号美国非临时专利申请的权益和优先权，该申请的全部内容通过引用包含于此。
技术领域
本发明的方面涉及在存储系统内的数据保持的领域。
背景技术
通常，即使当装置空闲和微型处理器处于睡眠或休眠模式下时，电子装置的微型处理器也持续消耗功率，因此，峰值电流流过微型处理器的晶体管。由于基于易失性(数据)电荷的处理器中的锁存器/触发器和SRAM的存在，在睡眠模式下，至晶体管的功率不能够被完全切断。虽然功率泄露通常是不期望的，但是在空闲时间可能会长并且电池寿命至关重要的移动装置中，功率泄露甚至更重要。
由于用供电电压来度量漏电，所以可以通过将供电电压降低为数据保持所需要的最小化电压(公知为Vccmin)来减少在空闲阶段期间的功率泄露。然而，由于Vccmin为非零，并且在某些技术中可以为大约0.4V至大约0.5V，所以存在电流泄露。用于减轻这种泄露问题的其它方法可以包括使用低泄露装置构造的易失性影子锁存器/电路(volatile shadowlatch/circuit)来降低泄露，或者在睡眠模式下将大多数易失性数据传输至非易失性RAM或存储器。然而，由于数据需要被正确地传输回处理器装置/锁存器/SRAM，所以这些方法导致非常复杂的电路和长的唤醒周期。还有一种方法可以涉及与易失性存储器元件相邻的铁电存储器的实施。然而，即使在这种方法中，存储器介质仍然消耗大量动态功率。
在本背景技术部分中公开的上述信息仅用于增强对本发明的背景的理解，因此其可以包括不形成本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的实施例的方面针对非易失性高噪声容限(NVHNM)数据保持电路，所述非易失性高噪声容限数据保持电路利用巨自旋霍尔效应将锁存器/SRAM的互补电荷比特转换为互补的非易失性自旋比特。NVHNM保持电路用作零(或接近零)泄露影子锁存器，零(或接近零)泄露影子锁存器可以连接到需要在空闲模式(例如，睡眠或休眠模式)下保持非易失性数据的任何电路元件(例如，触发器/锁存器/SRAM)。
根据本发明的一些实施例，提供了一种被构造为存储外部锁存器的易失性电荷比特的互补状态的非易失性数据保持电路，所述非易失性数据保持电路包括：耦合的巨自旋霍尔锁存器，被构造为响应于从外部锁存器接收电荷电流产生并存储与外部锁存器的易失性电荷比特的互补状态对应的非易失性自旋比特的互补状态，并且响应于施加的读取电压(例如，位线和位线条上的电压)产生与非易失性自旋比特的互补状态对应的差分电荷电流信号；写入开关，结合到耦合的巨自旋霍尔锁存器，并且被构造为响应于睡眠信号选择性地使电荷电流能够从外部锁存器流动至耦合的巨自旋霍尔锁存器；以及读取开关，结合到耦合的巨自旋霍尔锁存器，以选择性地使读取电压能够施加至位线和位线条。
在一些实施例中，来自外部锁存器的电荷电流与外部锁存器的互补的易失性电荷比特的状态对应。
在一些实施例中，耦合的巨自旋霍尔锁存器包括：巨自旋霍尔金属，结合到写入开关和读取开关，并且被构造为传递外部锁存器的电荷电流；第一自旋转移力矩(STT)堆叠件，在巨自旋霍尔金属的第一侧处；以及第二STT堆叠件，在巨自旋霍尔金属的与第一侧相对的第二侧处，其中，第一STT堆叠件和第二STT堆叠件沿与巨自旋霍尔金属的延伸方向正交的方向延伸，并且被构造为产生并存储非易失性自旋比特的互补状态。
在一些实施例中，写入开关包括结合到巨自旋霍尔金属的相对的两端并结合到外部锁存器的第一输出和第二输出的第一写入开关和第二写入开关。
在一些实施例中，巨自旋霍尔金属包括β钽、铂和/或铜铋(CuBi)。
在一些实施例中，响应于流过巨自旋霍尔金属的电荷电流，第一STT堆叠件(例如，能够转换磁矩的自由磁性层)被构造为呈现具有平行构造(参照具有固定磁矩的固定层或基准层)的磁矩，第二STT堆叠件(例如，能够转换磁矩的自由磁性层)被构造为呈现具有反平行构造(参照固定层或基准层)的磁矩，并且即使当没有功率提供到非易失性数据保持电路时，第一STT堆叠件和第二STT堆叠件也被构造为保持它们的平行构造和反平行构造。
在一些实施例中，第一STT堆叠件(例如，自由磁性层)的平行构造和第二STT堆叠件(例如，自由磁性层)的反平行构造与存储在第一STT堆叠件和第二STT堆叠件处的非易失性自旋比特的互补状态对应。
在一些实施例中，第一STT堆叠件和第二STT堆叠件中的每个包括：自由层，包括磁性材料，并且被构造为基于巨自旋霍尔效应响应于与流过巨自旋霍尔金属的电荷电流对应的自旋电流，并且被构造为呈现与产生的自旋电流在方向上对应的自由磁矩；固定层，包括磁性材料，并且呈现未受由流过巨自旋霍尔金属的电荷电流造成的漏磁场的影响的固定磁矩；非磁性层，在自由层与固定层之间，并且被构造为将自由层的自由磁矩与固定层的固定磁矩磁性地隔离，并且被构造为保持在自由磁矩与固定磁矩的方向性上的任何存在的差异。
在一些实施例中，第一STT堆叠件的自由磁矩与第二STT堆叠件的固定磁矩平行。
在一些实施例中，响应于流过巨自旋霍尔金属的电荷电流，第一STT堆叠件的自由层被构造为呈现与对应的固定层的固定磁矩平行的第一自由磁矩，第二STT堆叠件的自由层被构造为呈现与对应的固定层的固定磁矩反平行的第二自由磁矩。
在一些实施例中，非磁性层包括一个或更多个结晶MgO和非晶氧化铝，并且第一STT堆叠件和第二STT堆叠件的自由层中的每个包括CoFeB、Fe和CoFe中的一个或更多个。
在一些实施例中，第一STT堆叠件和第二STT堆叠件的固定层中的每个包括合成的反铁磁性层。
在一些实施例中，合成的反铁磁性层包括通过薄导电层反铁磁地结合并与薄导电层交错的多个磁性层。
在一些实施例中，即使当没有功率提供至非易失性数据保持电路时，耦合的巨自旋霍尔锁存器也被构造为继续存储互补的非易失性自旋比特。
根据本发明的一些实施例，提供了一种数据保持系统，包括：第一易失性数据锁存器，被构造为存储易失性电荷比特的互补状态；状态指示器，被构造为基于数据保持系统的功率模式产生睡眠信号和唤醒信号；非易失性数据保持电路，包括：耦合的巨自旋霍尔锁存器，被构造为响应于从第一易失性数据锁存器接收电荷电流产生并存储与第一易失性数据锁存器的易失性电荷比特的互补状态对应的非易失性自旋比特的互补状态，并且被构造为响应于施加的读取电压产生与非易失性自旋比特的互补状态对应的差分电荷电流信号；写入开关，被构造为响应于睡眠信号选择性地使电荷电流能够从第一易失性数据锁存器流动至耦合的巨自旋霍尔锁存器；以及读取开关，被构造为响应于唤醒信号选择性地使读取电压能够施加至耦合的巨自旋霍尔锁存器；第二易失性数据锁存器，被构造为在通电时读取来自非易失性数据保持电路的非易失性自旋比特的互补状态。
在一些实施例中，第一易失性数据锁存器被构造为仅当通电时存储比特的易失性互补状态，第一易失性数据锁存器和第二易失性数据锁存器相同。
根据本发明的一些实施例，提供了一种当断电时保持易失性数据锁存器的易失性电荷比特的互补状态的方法，所述方法包括：从状态指示器接收指示断电模式的启动的睡眠信号；响应于接收睡眠信号：经由写入开关，将易失性数据锁存器的输出节点结合到耦合的巨自旋霍尔锁存器的巨自旋霍尔金属的相对的两端，以通过巨自旋霍尔金属从易失性数据锁存器接收电荷电流；响应于从易失性数据锁存器接收电荷电流，通过耦合的巨自旋霍尔锁存器产生并存储与易失性数据锁存器的易失性电荷比特的互补状态对应的非易失性自旋比特的互补状态。
在一些实施例中，所述方法还包括响应于接收睡眠信号经由读取开关将巨自旋霍尔金属从低电压解耦。
根据本发明的一些实施例，提供了一种当通电时恢复易失性数据锁存器的易失性电荷比特的互补状态的方法，所述方法包括：从状态指示器接收指示通电模式的启动的唤醒信号；响应于接收唤醒信号：经由读取开关将耦合的巨自旋霍尔锁存器的巨自旋霍尔金属结合至低电压；结合耦合的巨自旋霍尔锁存器的第一自旋转移力矩(STT)堆叠件和第二自旋转移力矩(STT)堆叠件的不与巨自旋霍尔金属相邻的端部，以将读取电压施加到耦合的巨自旋霍尔锁存器；响应于施加读取电压，产生与存储在第一STT堆叠件和第二STT堆叠件中的非易失性自旋比特的互补状态对应的差分电荷电流信号。
附图说明
附图和说明书一起示出了本发明的示例实施例，并且附图与描述一起用来解释本发明的原理。
图1是根据本发明的一些示例实施例的利用非易失性数据保持电路的数据保持系统的示意图。
图2是根据本发明的一些实施例的非易失性高噪声容限保持锁存器电路的示意图。
图3A和图4A是示出根据本发明的一些实施例的在耦合的巨自旋霍尔锁存器中存储比特的互补状态的过程的概念图；图3B和图4B是示出根据本发明的一些实施例的在自由层耦合的巨自旋霍尔锁存器中感应的自旋电流的模拟传播的概念图；图3C和图4C是示出根据本发明的一些可选择实施例的存储互补状态的过程的概念图。
图5是示出根据本发明的一些实施例的当断电时保持易失性数据锁存器的易失性电荷比特的互补状态的过程的流程图。
图6是示出根据本发明的一些实施例的当通电时恢复易失性数据锁存器的易失性电荷比特的互补状态的过程的流程图。
图7是根据本发明的一些实施例的自旋转移力矩堆叠件和巨自旋霍尔金属的剖视示意图。
具体实施方式
在下面的详细描述中，仅通过示例的方式示出并描述了本发明的某些示例性实施例。如本领域技术人员将认识到的，本发明可以以许多不同形式实施，并且不应该被解释为受限于这里阐述的实施例。在每个示例性实施例之内的特征或方面的描述应该典型地被认为可用于其它示例性实施例中的其它相似特征或方面。同样的附图标记在整个说明书中指示同样的元件。
图1是根据本发明的一些示例实施例的利用非易失性数据保持电路100的数据保持系统10的示意图。
参照图1，当空闲时，即，当非易失性数据不经受读取或写入请求时，诸如可以是当数据保持系统10为其一部分的电子装置断电(例如，掉电或处于睡眠/休眠模式)的情况，数据保持系统10使能输入锁存器(例如，第一易失性数据锁存器或外部锁存器)的非易失性数据的零(或接近零)泄露保持。非易失性数据保持电路100在处于空闲模式时用作在输入锁存器12存储非易失性数据的互补状态(在图1中用Q和Qb表示)的影子锁存器。根据一些实施例，非易失性数据保持电路100使用巨自旋霍尔效应将输入锁存器12的互补电荷状态转换为互补自旋状态。当恢复存储的互补状态时(例如，当从空闲模式唤醒时)，非易失性数据保持电路100将存储的互补自旋状态转换为用于传输到输出锁存器(例如，第二易失性数据锁存器)14的互补电荷状态。
状态指示器16可以将分别指示空闲模式和唤醒模式的启动的睡眠信号和唤醒信号提供至数据保持电路100，并且分别启动互补状态的存储和恢复。
输入锁存器12和输出锁存器14可以表示在微型处理器(例如，CPU)的连续部分等中的基于电子电荷的易失性存储器，诸如触发器、静态随机存取存储器(SRAM)等，并且例如存储在微型处理器内操作的结果和/或执行时钟同步等。在一些示例中，数据保持电路100的输出位线可以结合到输入锁存器12，而不是输出锁存器14，即，非易失性数据保持电路100可以在通电时(例如，在上电或唤醒模式的启动时)将互补状态重新存储回输入锁存器12。在其它实施例中，输出锁存器14可以表示继输入锁存器12之后的状态。
在一些示例中，非易失性数据保持电路100可以电结合至输入锁存器12和输出锁存器14并且靠近(例如，相邻于)输入锁存器12和输出锁存器14。这种密切的临近减小传统的功率门控延迟(power gating delay)或者减小用于使数据不得不一直传输至逻辑芯片之外的非易失性存储器的连续或用于使数据局部地传输至低泄露锁存器的连续的功率。
虽然图1的数据保持系统10允许非易失性数据的单一状态的零泄露保持，但是本领域普通技术人员将理解的是，可以容易地扩展数据保持系统10，以存储任意数量的非易失性位。
图2是根据本发明的一些实施例的非易失性高噪声容限保持锁存器电路100的示意图。
根据一些实施例，非易失性数据保持电路100包括在巨自旋霍尔金属120的相对的两侧(例如，在正反Z方向上)并且与巨自旋霍尔金属120相邻的第一自旋转移力矩(SST)堆叠件110a和第二自旋转移力矩(STT)堆叠件110b，巨自旋霍尔金属120是金属，诸如β钽、铂和/或铜铋(CuBi)等。STT装置的两个堆叠件110a和110b与巨自旋霍尔金属120一起将从此被称作耦合的巨自旋霍尔锁存器(CGSHL)130。由于巨自旋霍尔效应，通过巨自旋霍尔金属120的一段电荷电流(charge current)引起在第一STT堆叠件110a和第二STT堆叠件110b中以互补的非易失性自旋状态的形式兼任(例如，同时)存储互补二进制“0”/“1”或“1”/“0”状态。
在一些实施例中，非易失性数据保持电路100还包括第一写入开关200和第二写入开关202(例如，金属氧化物半导体(MOS)晶体管)，以及使非易失性数据保持电路100的数据读取和写入操作使能的读取开关204(例如，MOS晶体管)。第一写入开关200和第二写入开关202结合到巨自旋霍尔金属120的相对的两端，并且被构造成响应于从状态指示器16在线210上接收到的睡眠信号SLEEP使互补二进制状态写入到CGSHL 130。读取开关204结合到巨自旋霍尔金属120的一端。读取开关204被构造为响应于从状态指示器16在线212上接收到的唤醒信号WAKE来使存储的互补状态的读取使能。虽然图2仅示出了结合到巨自旋霍尔金属120的一端的单个读取开关204，但是本发明的实施例不限制于此，并且非易失性数据保持电路100可以包括结合到巨自旋霍尔金属120的相对的两端的两个读取开关，所述相对的两端结合到第一写入开关200和第二写入开关202。读取操作也涉及将第一位线218和第二位线220(位线BL和位线节(bitline bar)BLB)预充电至电压(例如，供电电压的一半(VDD/2))。供电电压VDD可以为大约0.6V至大约4V。
第一STT堆叠件110a和第二STT堆叠件110b中的每个包括与巨自旋霍尔金属120相邻的自由层112a/112b、固定层114a/114b以及分隔自由层112a/112b和固定层114a/114b的诸如结晶氧化镁(MgO)和/或非晶氧化铝等的非磁性隧穿势垒层116a/116b。
自由层112a/112b和固定层114a/114b是磁性的。根据一些实施例，固定层114a和114b的磁矩(例如，固定的磁矩)是共线的并且在特定方向(例如，图2中示出的XY平面方向中的Y方向)上被钉扎，所述方向与第一STT堆叠件110a和第二STT堆叠件110b的高度方向以及电荷电流穿过巨自旋霍尔金属120的方向正交或基本正交。磁矩可以通过与反铁磁性(AFM)层相互作用的交换偏置而固定。图2示出了作为具有单层的固定层114a/114b；然而，本发明的实施例不限制于此，固定层114a/114b可以包括多个层。例如，固定层114a/114b可以为合成的反铁磁性(SAF)层，所述合成的反铁磁性(SAF)层包括通过薄导电层反铁磁性地结合并且与薄导电层交错的磁性层，诸如钌(Ru)等。
当电荷电流流过巨自旋霍尔金属120(例如，沿着X方向)时，在正交方向(例如，+/-Z方向)上产生自旋电流的流动，这提供了使磁矩在横穿电荷电流流动的方向的方向(例如，在+/-Y方向)上翻转的力矩。所得自旋电流然后可以因为巨自旋霍尔效应而切换相邻的第一自由层112a和第二自由层112b的磁性取向。第一自由层112a和第二自由层112b可以包括铁(Fe)、钴铁合金(例如，CoFe)和/或钴铁硼合金(例如，CoFeB)等。由于第一自由层112a和第二自由层112b在巨自旋霍尔金属120的相对两侧，所以第一自由层112a的磁性取向可以与第二自由层112b的磁性取向相反(例如，一个在-Y方向上，而另一个在+Y方向上)。根据一些实施例，固定层114a/114b的磁性取向是固定的并且免于并不受(或基本不受)由于电荷电流流过巨自旋霍尔金属120导致的漏磁场(stray field)的影响。非磁性隧穿阻挡层116a/116b用于将自由层112a/112b的磁矩(例如，自由磁矩)与固定层114a/114b的固定磁矩磁性地分离，并且用于保持在自由磁矩和固定磁矩的方向性上的任何存在的差异(即，防止固定层114a/114b的固定磁矩影响并改变自由层112a/112b的自由磁矩的方向性)。在外部磁场存在并且固定层114a和114b的磁矩在+Z或-Z方向上定向的其它实施例中，流过巨自旋霍尔金属120的电荷电流可以使自由层112a和112b的磁矩分别在+/-Z和-/+Z方向上翻转。
图3A和图4A是示出根据本发明的一些实施例的在CGSHL 130中分别存储互补1/0状态和0/1状态的过程的概念图。图3B和图4B是示出根据本发明的一些实施例的包括在自由层112a和112b中的自旋电流根据自由层的高度的模拟传播的概念图。图3B和图4B分别与图3A和图4A中示出的写入操作对应。图3C和图4C是示出根据本发明的一些可选择实施例的分别存储互补1/0状态和0/1状态的过程的概念图。
参照图3A，当电荷电流+Jc沿着其纵向方向(例如，+X方向)流过巨自旋霍尔金属120时，巨自旋霍尔效应在第一自由层112a中(例如，沿+Z方向)产生自旋电流+Js，所述自旋电流将第一自由层112a的磁性取向感应为与第一固定层114a的方向平行或基本平行，并且与第一固定层114a的方向在相同或基本相同的方向上(例如，+Y方向)。由于第一自由层112a和第二自由层112b位于巨自旋霍尔金属120的相对两侧上，所以同一电荷电流Jc在第二自由层112b中(例如，沿-Z方向)产生自旋电流-Js，所述自旋电流-Js将第二自由层112b的磁性取向感应为与第一自由层112a的磁性取向平行，并且在与第一自由层112a的磁性取向相反的方向上。当第一固定层114a和第二固定层114b具有在相同或基本相同方向(例如，+Y方向)上的磁性取向时，电荷电流+Jc使第二自由层112b的磁性取向和第二固定层114b的磁性取向反平行。这里，固定层114a/114b具有强磁偏振，并且用作用于磁性极化(或磁矩)的参考点。
在图3B中还示出了在第一自由层112a和第二自由层112b中感应出的自旋电流的反平行特性，在图3B中，线300表示巨自旋霍尔金属120的位置，曲线302a和302b分别表示在第一自由层112a和第二自由层112b中的自旋电流的大小。如可以看见的，自旋电流在处于较高的高度处而减弱至较低的值之前，自旋电流的大小沿着自由层112a和112b的高度(在Z方向上)在某一点处达到峰值。
因此，如图3A中所示，第一STT堆叠件110a呈现出平行构造，而第二STT堆叠件110b呈现出反平行构造。根据一些示例，第一堆叠件110a的平行构造可以表示二进制“1”状态的存储。第二堆叠件110b的反平行构造可以表示二进制“0”状态的存储。然而，本发明的实施例不限制于此，平行和反平行磁性取向可以分别表示二进制“0”状态和二进制“1”状态。因此，流过巨自旋霍尔金属120的电荷电流+Jc可以引起CGSHL 130分别在第一STT堆叠件110a和第二STT堆叠件110b中兼任地(例如，同时地)存储互补状态“1”和“0”。
如图3C中所示，在外部磁场存在并且固定层114a和114b的磁矩在+Z或-Z方向上取向的其它实施例中，沿+X方向流过巨自旋霍尔金属120的电荷电流可以使自由层112a和112b的磁矩分别在+Z和-Z方向上翻转。
参照图4A，当电荷电流-Jc沿着与图3A的方向相反的方向(例如，-X方向)流过巨自旋霍尔金属120时，巨自旋霍尔效应在第一自由层112a中产生自旋电流-Js(例如，沿着-Z方向)，所述自旋电流-Js将第一自由层112a的磁性取向感应为与第一固定层114a的磁性取向基本平行，并且与第一固定层114a的磁性取向在相反的方向上(例如，-Y方向)。同一电荷电流-Jc在第二自由层112b中也产生自旋电流+Js(例如，沿+Z方向)，所述自旋电流+Js将第二自由层112b的磁性取向感应为与第二固定层114b的磁性取向平行或基本平行，并且在与第二固定层114b的磁性取向相同或基本相同的方向上(例如，+Y方向)。
在图4B中进一步示出了当经过巨自旋霍尔金属120的电荷电流的方向反向时自由层112a和112b中的自旋电流的方向的反向。与图3B相似，在图4B中，线400表示巨自旋霍尔金属120的位置，曲线402a和402b分别表示在第一自由层112a和第二自由层112b中的自旋电流的大小。
如图4C中所示，在外部磁场存在并且固定层114a和114b的磁矩在+Z方向上取向的其它实施例中，沿-X方向流过巨自旋霍尔金属120的电荷电流可以使自由层112a和112b的磁矩分别在-Z方向和+Z方向上翻转。
根据一些实施例，第一STT堆叠件110a的反平行构造对应于二进制“0”状态的存储，第二STT堆叠件110b的平行构造对应于二进制“1”状态的存储(平行构造和反平行构造的保持也可以称作互补的非易失性自旋状态的保持)。因此，流过巨自旋霍尔金属120的电荷电流-Jc可以引起CGSHL 130分别在第一STT堆叠件110a和第二STT堆叠件110b中兼任地(例如，同时地)存储互补状态“0”和“1”。
根据一些实施例，即使经过巨自旋霍尔金属120的电荷电流Jc中止，第一STT堆叠件110a和第二STT堆叠件110b也保持它们的平行构造和反平行构造。这样，即使提供到非易失性数据保持电路100的功率不存在，CGSHL130也保持其互补的非易失性自旋状态。
再次参照图1和图2，当数据保持系统10断电(例如，掉电或处于睡眠/休眠模式)时，状态指示器16将睡眠信号SLEEP发送至线210，睡眠信号SLEEP反过来激活(例如，导通)第一写入开关200和第二写入开关202，第一写入开关200和第二写入开关202通过互补状态载线214和216结合到输入锁存器12的输出节点。这使CGSHL 130的写入操作启动。在一些示例中，状态指示器16也可以通过禁用唤醒信号WAKE或不将唤醒信号WAKE发送至线212来使读取开关204无效，并且第一状态线218和第二状态线220可以接收相同的低电压(例如，地电压或大约0V)。在一些示例中，第一写入开关200、第二写入开关202和读取开关204可以是NMOS晶体管；然而，本领域普通技术人员将理解的是，一旦控制信号反相，开关200、202和204也可以为PMOS晶体管(等)。
在一些示例中，互补状态载线214和216分别携带二进制数据信号Q和Qb。在写入操作期间，如上面所描述的，当数据信号Q和Qb表示二进制状态“1”和“0”时，电荷电流+Jc可以流过使第一和第二STT堆叠件分别存储表示二进制状态“1”和“0”的自旋比特的巨自旋霍尔金属120。相似地，当数据信号Q和Qb表示二进制比特“0”和“1”时，电荷电流-Jc可以流过使第一和第二STT堆叠件分别存储表示二进制状态“0”和“1”的自旋状态的巨自旋霍尔金属120。这样，CGSHL 130能够存储互补自旋状态，互补自旋状态与在断电期间存储在输入锁存器12中的互补状态类似并且映射在断电期间存储在输入锁存器12中的互补状态。因为不需要背对背的锁存器连接来存储“0”/“1”或“1”/“0”的互补状态对，所以非易失性数据保持电路100的设计导致总体区域使用的减少。
根据一些实施例，一旦互补状态数据传输至非易失性数据保持电路100，则状态指示器16使第一写入晶体管200、第二写入晶体管202和读取晶体管204无效，这允许零(或基本零)泄露且准确的非易失性数据存储数据保持系统10。
当数据保持电路10重新通电或进入唤醒模式时，状态指示器16将唤醒信号WAKE发送至线212，唤醒信号WAKE反过来激活(例如，导通)读取开关204，读取开关204将巨自旋霍尔金属120结合至低电压(例如，地电压或大约0V)。这使CGSHL 130的读取操作启动。在一些示例中，状态指示器16也可以通过禁用睡眠信号SLEEP或不将睡眠信号SLEEP发送至线210来使第一写入开关200和第二写入开关202无效。
在读取操作期间，第一位线218和第二位线220可以接收可以基本低于供电电压VDD(例如，比供电电压VDD低大约200mV或大约1V)的相同或基本相同的电压。由于读取开关204可以将巨自旋霍尔金属120结合至低电压(例如，地电压或大约0V)，所以电压差将穿过两个STT堆叠件110a和110b而发展，这可以产生经过第一STT堆叠件110a和第二STT堆叠件110b中的至少一个的电流。当STT堆叠件110a/110b具有平行构造时(例如，当存储了二进制“1”状态时)，堆叠件是导电的并且产生的电流大，因此将位线218/220处的电压拉为接近于(例如，0V的)低电压。当STT堆叠件110a/110b具有反平行构造时(例如，如果存储了二进制“0”状态)，堆叠件用作绝缘体，并且结果显著地低于平行构造的结果(例如，可以几乎为零或微不足道地低)。在一些示例中，平行构造的较高的电流表示二进制“1”状态，而反平行结构的较低的(例如，大体上更低，并且几乎微不足道的)电流表示二进制“0”状态。因此，通过第一STT堆叠件110a和第二STT堆叠件110b的磁阻(例如，隧道磁阻或TMR)的手段执行读取操作。输出锁存器14在唤醒时刻(例如，响应于来自状态指示器16的唤醒信号)通过第一位线218和第二位线220读取第一STT堆叠件110a和第二STT堆叠件110b的输出。根据一些实施例，区别地执行读取操作，这导致较高的读取噪声容限。
因此，数据保持系统10的写入操作和读取操作使状态的转换使能：将非易失性电荷使能为非易失性自旋并且将非易失性自旋使能为易失性电荷。
根据一些实施例，CGSHL 130可以优化为低动态功率写入、非常快速和低错误率读取。由于CGSHL 130具有分开的写入路径和读取路径(例如，写入电流和读取电流可以分别沿X方向和Z方向流动)，所以在一些示例中，读取速度可以比写入速度高。这可以实现是因为巨自旋霍尔金属120从第一STT堆叠件110a和第二STT堆叠件110b解耦，第一STT堆叠件110a和第二STT堆叠件110b被优化为因STT堆叠件110a和110b的高磁阻而快速读取。写入操作因在自旋霍尔金属120中的高自旋霍尔角度而消耗低动态能量，这导致从一倍的电荷电流到超过十倍的自旋电流。这里，巨自旋霍尔金属120(例如，其材料和/或尺寸)决定了写入能量和效率。根据一些实施例，较高的自旋霍尔角度导致较低的动态能量消耗。在一些示例中，每写入操作，动态能量消耗可以为大约0.1fJ至大约100fJ。
低动态能量写入、快速读取、零泄露数据存储使得非易失性、高噪声容限数据保持电路(例如，影子保持锁存器)100非常适合用于微型处理器功率门控以及其它应用。
在一些示例中，双重STT堆叠件110a和110b形成在互联金属层中，例如，在金属层M0和M2之间，并且连接到可以为NMOS晶体管的第一写入开关、第二写入开关和读取开关。本发明的一些实施例在CMOS前端工艺流至M0完成之后增加工艺步骤。该工艺可以包括对每个非易失性数据保持电路100制造3个NMOS晶体管。位线220可以形成在金属层M0处。在金属层M0的一边，为制造非易失性数据保持电路100指定的区域开放，而其它区域被掩盖。第二STT堆叠件110b可以如图2中所示形成在-Z方向上，在金属层M0之上并且在金属层M1之下。巨自旋霍尔金属120可以形成在金属层M1处。第一STT堆叠件110a可以与第二STT堆叠件110b相同，并且可以在金属层M1与M2之间沿+Z方向形成在巨自旋金属层120上。位线218可以形成在金属层M2。因此，可以在减小区域开销的后端制程(BEOL)中实施全部CGSHL 130及其相关金属连接。
图5是示出根据本发明的一些实施例的当断电时保持易失性数据锁存器12的互补的易失性电荷状态的过程S500的流程图。
在动作S502中，非易失性、高噪声容限数据保持电路100从状态指示器16接收指示断电模式的启动的睡眠信号SLEEP。
在动作S504中，响应于接收睡眠信号SLEEP，写入开关(例如，第一写入开关200和第二写入开关202一起)将易失性数据锁存器12的输出节点结合至耦合的巨自旋霍尔锁存器130的巨自旋霍尔金属120的相对的两端，以通过巨自旋霍尔金属120从易失性数据锁存器12接收电荷电流。读取开关204可以响应于接收睡眠信号SLEEP将巨自旋霍尔金属120从低电压(例如，地或大约0V)解耦。
在动作S506中，还响应于接收睡眠信号SLEEP，耦合的巨自旋霍尔锁存器130响应于从易失性数据锁存器接收电荷电流产生并存储与易失性数据锁存器12的互补的易失性电荷状态对应的互补的非易失性自旋状态。
图6是示出根据本发明的一些实施例的当通电时恢复易失性数据锁存器12的互补的易失性电荷状态的过程S600的流程图。
在动作S602中，非易失性、高噪声容限数据保持电路100从状态指示器16接收指示通电模式的启动的唤醒信号WAKE。
在动作S604中，响应于接收唤醒信号，读取开关204将耦合的巨自旋霍尔锁存器130的巨自旋霍尔金属120结合至低电压(例如，地或大约0V)。
在动作S606中，还响应于接收唤醒信号，结合耦合的巨自旋霍尔锁存器130的第一自旋转移力矩(STT)堆叠件110a和第二自旋转移力矩(STT)堆叠件110b的不与巨自旋霍尔金属相邻的端部(例如，与线218和220结合的端部)，以将差分电压(例如，读取电压)施加至耦合的巨自旋霍尔锁存器130。第一写入开关200和第二写入开关202可以将巨自旋霍尔金属120从易失性数据锁存器12的输出节点解耦。
在动作S608中，仍然还响应于接收唤醒信号，耦合的巨自旋霍尔锁存器130响应于施加差分电压(例如，读取电压)产生与存储在第一STT堆叠件110a和第二STT堆叠件110b中的互补的非易失性自旋状态对应的差分电荷电流。
图7是根据本发明的一些实施例的第一STT堆叠件110a和巨自旋霍尔金属120的剖视示意图。为了易于说明，图7没有示出第二STT堆叠件110b；然而，根据一些实施例，第二STT堆叠件110b与第一STT堆叠件110a相同或基本相同。
参照图7，在一些实施例中，第一STT堆叠件110a还包括在巨自旋霍尔金属120(例如，由铂(Pt)制成)与自由层112a之间的过渡金属层111a(例如，由铪(Hf)制成)以及在固定层114a之上的反铁磁层117a(例如，由铂锰合金(PtMn)制成)。根据一些实施例，自由层114a包括基准层122a(例如，由CoFeB制成)、通过非磁性导电层126a(例如，由钽(Ta)和/或钌(Ru)等制成)反铁磁地结合到基准层122a并与非磁性导电层126a(例如，由钽(Ta)和钌(Ru)等制成)交错的钉扎层124a(例如，由CoFeB制成)。
根据一些示例，巨自旋霍尔金属120的厚度(例如，沿Z方向的高度)可以为大约1nm至大约10nm(例如，大约4nm)，过渡金属层111a的厚度可以为大约1nm至大约4nm(例如，大约1nm)，自由层112a的厚度可以为大约1nm至大约5nm(例如，大约1nm)，非磁性隧穿势垒层116a的厚度可以为大约1nm至大约2nm(例如，大约1nm)，基准层122a和钉扎层124a中的每个的厚度可以为大约4nm至大约10nm(例如，大约4nm)，非磁性导电层126a的厚度可以为大约0.4nm至大约1nm(例如，大约0.4nm)。
将理解的是，虽然这里可以使用术语“第一”、“第二”、“第三”等描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明构思的精神和范围的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称作第二元件、组件、区域、层或部分。
另外，也将理解的是，当层被称作“在”两层“之间”时，可以仅该层在两层之间，或者也可以存在一个或更多个中间层。
这里使用的术语是用来描述特定实施例的目的，并且不意图成为本发明构思的限制。如这里所使用的，除非上下文清楚地另有指明，否则单数形式“一个(种)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包括”及其变型和“包含”及其变型时，说明存在陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如这里所使用的，术语“和/或”包括一个或更多个相关所列项的任意和所有组合。当诸如“……中的至少一个(种)(者)”的表述位于一列元件(元素)之后时，修饰整列元件(元素)，而不是修饰所述列的个别元件(元素)。此外，当描述本发明构思的实施例时，“可以”的使用指“本发明构思的一个或更多个实施例”。另外，术语“示例性”意图指示例或说明。
将理解的是，当元件或层被称作“在”另一元件或层“上”、“连接到”、“结合到”或“相邻于”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到、直接结合到或直接相邻于所述另一元件或层，或者可以存在一个或更多个中间元件或中间层。当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”、“直接结合到”或“直接相邻于”另一元件或层时，不存在中间元件或层。
如这里所使用的，术语“基本上”、“大约”和相似的术语用作近似术语而不用作程度术语，并且意图说明将被本领域技术人员认识到的测量值或计算值中的固有变化。
如这里所使用的，术语“使用”及其变型可以分别看作与术语“利用”及其变型同义。
可以利用任何适合的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的适合的组合实施这里描述的根据本发明的实施例的数据保持系统和/或任何其它相关装置或组件。例如，数据保持系统的各种组件可以形成在一个集成电路(IC)芯片或单独的IC芯片上。此外，数据保持系统的各种组件可以在柔性印刷电路膜、载带式封装(TCP)、印刷电路板(PCB)上实施，或者形成在相同的基底上。此外，数据保持系统的各种组件可以为在一个或更多个计算装置中的在一个或更多个处理器上运行的过程或线程，所述一个或更多个计算装置执行计算机程序指令并且与用于执行这里描述的各种功能的其它系统组件交互。
在下面的示例中，x轴、y轴和z轴不受限于矩形坐标系的三个轴，并且可以在更广泛的意义上进行解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同的方向。
虽然已经具体参照本发明的说明性的实施例详细描述了本发明，但是这里描述的实施例不意图为详尽的或者不意图将本发明的范围限制为公开的确切形式。本发明所属的本领域技术人员将理解的是，在不有意图地脱离如权利要求及其等同物所阐述的本发明的原理、精神和范围的情况下，可以实施在装配和操作的描述的结构和方法上的更改和改变。

Claims (20)

1.一种非易失性数据保持电路，所述非易失性数据保持电路被构造为存储外部锁存器的互补的易失性电荷状态，所述非易失性数据保持电路包括：
耦合的巨自旋霍尔锁存器，被构造为响应于从外部锁存器接收电荷电流产生并存储与外部锁存器的互补的易失性电荷状态对应的互补的非易失性自旋状态，并且响应于施加的读取电压产生与互补的非易失性自旋状态对应的差分电荷电流信号；
写入开关，结合到耦合的巨自旋霍尔锁存器，并且被构造为响应于睡眠信号选择性地使电荷电流能够从外部锁存器流动至耦合的巨自旋霍尔锁存器；以及
读取开关，结合到耦合的巨自旋霍尔锁存器，并且选择性地使读取电压能够施加至耦合的巨自旋霍尔锁存器。
2.根据权利要求1所述的非易失性数据保持电路，其中，来自外部锁存器的电荷电流与外部锁存器的互补的易失性电荷状态对应。
3.根据权利要求1所述的非易失性数据保持电路，其中，耦合的巨自旋霍尔锁存器包括：
巨自旋霍尔金属，结合到写入开关和读取开关，并且被构造为传递外部锁存器的电荷电流；
第一自旋转移力矩堆叠件，在巨自旋霍尔金属的第一侧处；以及
第二自旋转移力矩堆叠件，在巨自旋霍尔金属的与第一侧相对的第二侧处，
其中，第一自旋转移力矩堆叠件和第二自旋转移力矩堆叠件沿与巨自旋霍尔金属的延伸方向正交的方向延伸，并且被构造为产生并存储互补的非易失性自旋状态。
4.根据权利要求3所述的非易失性数据保持电路，其中，写入开关包括结合到巨自旋霍尔金属的相对的两端并结合到外部锁存器的第一输出和第二输出的第一写入开关和第二写入开关。
5.根据权利要求3所述的非易失性数据保持电路，其中，巨自旋霍尔金属包括β钽、铂和/或铜铋。
6.根据权利要求3所述的非易失性数据保持电路，其中，响应于流过巨自旋霍尔金属的电荷电流，第一自旋转移力矩堆叠件被构造为呈现具有平行构造的磁矩，第二自旋转移力矩堆叠件被构造为呈现具有反平行构造的磁矩，
其中，即使当没有功率提供到非易失性数据保持电路时，第一自旋转移力矩堆叠件和第二自旋转移力矩堆叠件也被构造为保持它们的平行构造和反平行构造。
7.根据权利要求6所述的非易失性数据保持电路，其中，第一自旋转移力矩堆叠件的平行构造和第二自旋转移力矩堆叠件的反平行构造与存储在第一自旋转移力矩堆叠件和第二自旋转移力矩堆叠件处的互补的非易失性自旋状态对应。
8.根据权利要求3所述的非易失性数据保持电路，其中，第一自旋转移力矩堆叠件和第二自旋转移力矩堆叠件中的每个包括：
自由层，包括磁性材料，并且被构造为基于巨自旋霍尔效应响应于与流过巨自旋霍尔金属的电荷电流对应的自旋电流，并且被构造为呈现与产生的自旋电流在方向上基本正交的自由磁矩；
固定层，包括磁性材料，并且呈现未受由流过巨自旋霍尔金属的电荷电流造成的漏磁场的影响的固定磁矩；
非磁性层，在自由层与固定层之间，并且被构造为将自由层的自由磁矩与固定层的固定磁矩磁性地隔离，并且被构造为保持在自由磁矩与固定磁矩的方向性上的任何存在的差异。
9.根据权利要求8所述的非易失性数据保持电路，其中，第一自旋转移力矩堆叠件的自由磁矩与第二自旋转移力矩堆叠件的固定磁矩平行。
10.根据权利要求8所述的非易失性数据保持电路，其中，响应于流过巨自旋霍尔金属的电荷电流，第一自旋转移力矩堆叠件的自由层被构造为呈现与对应的固定层的固定磁矩平行的第一自由磁矩，第二自旋转移力矩堆叠件的自由层被构造为呈现与对应的固定层的固定磁矩反平行的第二自由磁矩。
11.根据权利要求8所述的非易失性数据保持电路，其中，非磁性层包括一个或更多个结晶的MgO和非晶氧化铝，
其中，第一自旋转移力矩堆叠件和第二自旋转移力矩堆叠件的自由层中的每个包括CoFeB、Fe和CoFe中的一个或更多个。
12.根据权利要求8所述的非易失性数据保持电路，其中，第一自旋转移力矩堆叠件和第二自旋转移力矩堆叠件的固定层中的每个包括合成的反铁磁性层。
13.根据权利要求12所述的非易失性数据保持电路，其中，合成的反铁磁性层包括通过薄导电层反铁磁地结合并与薄导电层交错的多个磁性层。
14.根据权利要求1所述的非易失性数据保持电路，其中，即使当没有功率提供至非易失性数据保持电路时，耦合的巨自旋霍尔锁存器也被构造为继续存储互补的非易失性自旋状态。
15.一种数据保持系统，所述数据保持系统包括：
第一易失性数据锁存器，被构造为存储互补的易失性电荷状态；
状态指示器，被构造为基于数据保持系统的功率模式产生睡眠信号和唤醒信号；
非易失性数据保持电路，所述非易失性数据保持电路包括：耦合的巨自旋霍尔锁存器，被构造为响应于从第一易失性数据锁存器接收电荷电流产生并存储与第一易失性数据锁存器的互补的易失性电荷状态对应的互补的非易失性自旋状态，并且被构造为响应于施加的读取电压产生与互补的非易失性自旋状态对应的差分电荷电流信号；写入开关，被构造为响应于睡眠信号选择性地使电荷电流能够从第一易失性数据锁存器流动至耦合的巨自旋霍尔锁存器；读取开关，被构造为响应于唤醒信号选择性地使读取电压能够施加至耦合的巨自旋霍尔锁存器；
第二易失性数据锁存器，被构造为在通电时读取来自非易失性数据保持电路的互补的非易失性自旋状态。
16.根据权利要求15所述的数据保持系统，其中，第一易失性数据锁存器被构造为仅当通电时存储易失性互补状态，
其中，第一易失性数据锁存器和第二易失性数据锁存器相同。
17.一种当断电时保持易失性数据锁存器的互补的易失性电荷状态的方法，所述方法包括：
从状态指示器接收指示断电模式的启动的睡眠信号；
响应于接收睡眠信号：经由写入开关，将易失性数据锁存器的输出节点结合到耦合的巨自旋霍尔锁存器的巨自旋霍尔金属的相对的两端，以通过巨自旋霍尔金属从易失性数据锁存器接收电荷电流；响应于从易失性数据锁存器接收电荷电流，通过耦合的巨自旋霍尔锁存器产生并存储与易失性数据锁存器的互补的易失性电荷状态对应的互补的非易失性自旋状态。
18.根据权利要求17所述的方法，所述方法还包括响应于接收睡眠信号经由读取开关将巨自旋霍尔金属从低电压解耦。
19.一种当通电时恢复易失性数据锁存器的互补的易失性电荷状态的方法，所述方法包括：
从状态指示器接收指示通电模式的启动的唤醒信号；
响应于接收唤醒信号：经由读取开关将耦合的巨自旋霍尔锁存器的巨自旋霍尔金属结合至低电压；将耦合的巨自旋霍尔锁存器的第一自旋转移力矩堆叠件和第二自旋转移力矩堆叠件的不与巨自旋霍尔金属相邻的端部结合到读取电压；响应于施加读取电压，产生与存储在第一自旋转移力矩堆叠件和第二自旋转移力矩堆叠件中的互补的非易失性自旋状态对应的差分电荷电流信号。
20.根据权利要求19所述的方法，所述方法还包括经由第一写入开关和第二写入开关将巨自旋霍尔金属从易失性数据锁存器的输出节点解耦。
CN201710009077.9A 2016-01-08 2017-01-06 非易失性数据保持电路和数据保持系统 Active CN106960682B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662276690P 2016-01-08 2016-01-08
US62/276,690 2016-01-08
US15/265,825 2016-09-14
US15/265,825 US9805795B2 (en) 2016-01-08 2016-09-14 Zero leakage, high noise margin coupled giant spin hall based retention latch

Publications (2)

Publication Number Publication Date
CN106960682A true CN106960682A (zh) 2017-07-18
CN106960682B CN106960682B (zh) 2022-07-12

Family

ID=59276290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710009077.9A Active CN106960682B (zh) 2016-01-08 2017-01-06 非易失性数据保持电路和数据保持系统

Country Status (4)

Country Link
US (1) US9805795B2 (zh)
KR (1) KR102378050B1 (zh)
CN (1) CN106960682B (zh)
TW (1) TWI711037B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113643735A (zh) * 2020-05-11 2021-11-12 格芯(美国)集成电路科技有限公司 使用存储单元和mram堆叠实现存储器存储的电路结构和方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170691B2 (en) * 2016-01-28 2019-01-01 SK Hynix Inc. Electronic device and method for fabricating the same
CN109923686A (zh) * 2016-12-05 2019-06-21 英特尔公司 四元自旋霍尔存储器
US10585630B2 (en) * 2017-09-11 2020-03-10 Samsung Electronics Co., Ltd. Selectorless 3D stackable memory
JP6542319B2 (ja) * 2017-09-20 2019-07-10 株式会社東芝 磁気メモリ
JP6434103B1 (ja) * 2017-09-20 2018-12-05 株式会社東芝 磁気メモリ
US10790002B2 (en) * 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US11250896B2 (en) * 2019-06-23 2022-02-15 Purdue Research Foundation Valley spin hall effect based non-volatile memory
US11101320B2 (en) * 2019-10-22 2021-08-24 Samsung Electronics Co., Ltd System and method for efficient enhancement of an on/off ratio of a bitcell based on 3T2R binary weight cell with spin orbit torque MJTs (SOT-MTJs)
US11844287B2 (en) * 2020-05-20 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227777A (zh) * 2008-12-04 2011-10-26 高通股份有限公司 非易失性状态保持锁存器
US20110280063A1 (en) * 2004-06-04 2011-11-17 Micron Technology, Inc. Spintronic devices with integrated transistors
CN102479541A (zh) * 2010-11-26 2012-05-30 瑞萨电子株式会社 含有具有垂直磁各向异性膜的数据记录层的磁存储器
CN103887425A (zh) * 2012-12-21 2014-06-25 三星电子株式会社 磁性结和磁存储器以及用于提供磁性结的方法
CN104051611A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁存储器及其提供方法和编程方法
CN104303234A (zh) * 2012-05-18 2015-01-21 独立行政法人科学技术振兴机构 存储电路
CN204130188U (zh) * 2012-12-14 2015-01-28 英特尔公司 用于减小电路的泄漏功率的装置、处理器和系统
US20150036415A1 (en) * 2013-07-30 2015-02-05 Commissariat à l'Energie Atomique et aux Energies Alternatives Non-volatile memory cell
CN104715791A (zh) * 2015-03-30 2015-06-17 山东华芯半导体有限公司 一种基于rram的非易失性sram存储单元
JP2015185181A (ja) * 2014-03-20 2015-10-22 国立大学法人東北大学 不揮発性ラッチ回路
US20150348625A1 (en) * 2013-09-10 2015-12-03 Kabushiki Kaisha Toshiba Resistance change type memory
CN105917582A (zh) * 2014-01-28 2016-08-31 高通股份有限公司 三相gshe-mtj非易失性触发器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125040B2 (en) 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
FR2976712B1 (fr) 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
US9230626B2 (en) 2012-08-06 2016-01-05 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications
US20140149773A1 (en) 2012-11-29 2014-05-29 Agency For Science, Technology And Research Latch circuit and data processing system
US9007866B2 (en) * 2013-04-23 2015-04-14 Tessera Inc. Retention optimized memory device using predictive data inversion
US20150145575A1 (en) * 2013-11-27 2015-05-28 Qualcomm Incorporated Spintronic logic gates employing a giant spin hall effect (gshe) magnetic tunnel junction (mtj) element(s) for performing logic operations, and related systems and methods
DE112013007486T5 (de) * 2013-12-05 2016-07-14 Intel Corporation Speicherzelle mit Retention unter Verwendung eines resistiven Speichers
US9240799B1 (en) * 2014-11-04 2016-01-19 Regents Of The University Of Minnesota Spin-based logic device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110280063A1 (en) * 2004-06-04 2011-11-17 Micron Technology, Inc. Spintronic devices with integrated transistors
CN102227777A (zh) * 2008-12-04 2011-10-26 高通股份有限公司 非易失性状态保持锁存器
CN102479541A (zh) * 2010-11-26 2012-05-30 瑞萨电子株式会社 含有具有垂直磁各向异性膜的数据记录层的磁存储器
CN104303234A (zh) * 2012-05-18 2015-01-21 独立行政法人科学技术振兴机构 存储电路
CN204130188U (zh) * 2012-12-14 2015-01-28 英特尔公司 用于减小电路的泄漏功率的装置、处理器和系统
CN103887425A (zh) * 2012-12-21 2014-06-25 三星电子株式会社 磁性结和磁存储器以及用于提供磁性结的方法
CN104051611A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁存储器及其提供方法和编程方法
US20150036415A1 (en) * 2013-07-30 2015-02-05 Commissariat à l'Energie Atomique et aux Energies Alternatives Non-volatile memory cell
US20150348625A1 (en) * 2013-09-10 2015-12-03 Kabushiki Kaisha Toshiba Resistance change type memory
CN105917582A (zh) * 2014-01-28 2016-08-31 高通股份有限公司 三相gshe-mtj非易失性触发器
JP2015185181A (ja) * 2014-03-20 2015-10-22 国立大学法人東北大学 不揮発性ラッチ回路
CN104715791A (zh) * 2015-03-30 2015-06-17 山东华芯半导体有限公司 一种基于rram的非易失性sram存储单元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113643735A (zh) * 2020-05-11 2021-11-12 格芯(美国)集成电路科技有限公司 使用存储单元和mram堆叠实现存储器存储的电路结构和方法

Also Published As

Publication number Publication date
TWI711037B (zh) 2020-11-21
US20170200499A1 (en) 2017-07-13
KR102378050B1 (ko) 2022-03-23
KR20170083480A (ko) 2017-07-18
US9805795B2 (en) 2017-10-31
CN106960682B (zh) 2022-07-12
TW201725585A (zh) 2017-07-16

Similar Documents

Publication Publication Date Title
CN106960682A (zh) 非易失性数据保持电路和数据保持系统
KR102306223B1 (ko) 제로 트랜지스터 횡전류 양방향 비트 셀
JP5435299B2 (ja) 半導体装置
US9202545B2 (en) Magnetoresistance effect element and magnetic memory
US7110284B2 (en) Magnetic nonvolatile memory cell and magnetic random access memory using the same
US8879307B2 (en) Magnetoresistive device and nonvolatile memory with the same
JP5360599B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US9105831B2 (en) Nonvolatile magnetic element and nonvolatile magnetic device
US8687414B2 (en) Magnetic memory element and magnetic random access memory
JPWO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
US8194443B2 (en) Memory device and memory
CN111864060A (zh) 基于自旋轨道矩的存储单元
JP5483025B2 (ja) 磁気メモリ素子、磁気メモリ
CN103988293B (zh) 存储元件和存储装置
CN110544499B (zh) 静态随机存取存储器结构
CN106796816A (zh) 在psttm mtj结构中的磁性扩散阻挡层和过滤层
JP2008091794A (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP5397384B2 (ja) 磁性記憶素子の初期化方法
JP2001273758A (ja) 磁気メモリ
JPWO2009133744A1 (ja) 磁気記憶素子、及び磁気メモリ
JP2003298145A (ja) 磁気抵抗効果素子および磁気メモリ装置
CN108780781A (zh) 磁阻元件、存储元件和电子装置
CN112201745A (zh) 一种低功耗的磁性随机存储器及其写入、读取方法
CN116801705B (zh) 基于压控磁各向异性的存储单元、磁随机存储器
WO2022077499A1 (zh) 一种存储器及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant