CN113643735A - 使用存储单元和mram堆叠实现存储器存储的电路结构和方法 - Google Patents
使用存储单元和mram堆叠实现存储器存储的电路结构和方法 Download PDFInfo
- Publication number
- CN113643735A CN113643735A CN202110393520.3A CN202110393520A CN113643735A CN 113643735 A CN113643735 A CN 113643735A CN 202110393520 A CN202110393520 A CN 202110393520A CN 113643735 A CN113643735 A CN 113643735A
- Authority
- CN
- China
- Prior art keywords
- layer
- mram
- inverter
- coupled
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000005055 memory storage Effects 0.000 title abstract description 5
- 230000005291 magnetic effect Effects 0.000 claims abstract description 59
- 238000011084 recovery Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 5
- 230000003068 static effect Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 238000003860 storage Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1697—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Static Random-Access Memory (AREA)
Abstract
本公开提供了一种使用存储单元和磁随机存取存储器(MRAM)堆叠实现存储器存储的电路结构和方法。电路结构包括：具有被配置为存储数字位的第一锁存器的存储单元；耦接到第一锁存器的第一二极管；以及通过第一二极管而被耦接到存储单元的第一锁存器的第一磁随机存取存储器(MRAM)堆叠。第一MRAM堆叠包括分别具有各自的磁矩的第一层和第二层。第二层的磁矩在相对于第一层的磁矩的平行取向与反平行取向之间可调节。此外，可以通过施加所施加的电压来改变第二层的磁各向异性(VCMA效应)。自旋霍尔电极直接耦接到第一MRAM堆叠。
Description
技术领域
本公开的实施例一般地涉及用于集成电路(IC)的存储设备。更具体地，本公开的实施例提供了使用结合了磁随机存取存储器(MRAM)堆叠的存储单元实现存储器存储的电路结构和方法。
背景技术
随机存取存储器(RAM)结构对集成电路(IC)的操作很重要。RAM是指可以以任何顺序读取和/或写入的电操作存储单元的集合，并且可以为设备提供工作数据或机器代码的存储。RAM被认为是“易失性”形式的存储器，因为需要电力来保持所存储的信息。两种最常见类型的易失性RAM结构是静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。其他类型的RAM可以包括磁随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)和其他具有不同工作原理和存储特性的存储元件。
当在间歇供电的设备(即，在“关断”和“接通”之间快速地来回切换的任何设备)中采用RAM时，RAM可以与各种形式的非易失性存储器结合使用(NVM)。然而，NVM的使用可能会带来其他技术挑战。在同时包括NVM和SRAM的IC结构中，需要相对高的能量来实现用于将SRAM数据复制到NVM元件的“检查点(checkpoint)”操作。在针对间歇供电的设备使用NVM代替SRAM的替代方案中，NVM将展现出低于SRAM的存取速度。缓解这些方案的常规方法(例如，将多种类型的RAM组合到混合电路中)已被证明不太令人满意，这是因为灵敏度较低，并且能量要求仍远高于纯SRAM配置。这些解决方案通常还需要之IC芯片上有大量的表面积。
发明内容
本公开的一些方面提供了一种电路结构，所述电路结构包括：锁存器，其具有第一反相器并被配置为存储数字位；第一二极管，其耦接到所述锁存器的所述第一反相器；第一磁随机存取存储器(MRAM)堆叠，其通过所述第一二极管而被耦接到所述锁存器的所述第一反相器，所述第一MRAM堆叠包括：第一层和第二层，其分别具有各自的磁矩，其中所述第二层的磁矩在相对于所述第一层的磁矩的平行取向与反平行取向之间可调节；以及自旋霍尔电极，其直接耦接到所述第一MRAM堆叠。
本公开的另外的方面提供了一种电路结构，所述电路结构包括：静态随机存取存储器(SRAM)单元，其具有被配置为存储第一逻辑电压的第一反相器和被配置为存储第二逻辑电压的第二反相器；第一磁随机存取存储器(MRAM)堆叠，其通过第一存取晶体管而被耦接到所述SRAM单元的所述第一反相器；第二MRAM堆叠，其通过第二存取晶体管而被耦接到所述SRAM单元的所述第二反相器，其中所述第一MRAM堆叠和所述第二MRAM堆叠中的每一者包括：第一层和第二层，其分别具有各自的磁矩，其中响应于所施加的电压，所述第二层的磁矩在相对于所述第一层的磁矩的平行取向与反平行取向之间可调节；以及自旋霍尔电极，其直接耦接到所述第一MRAM堆叠和所述第二MRAM堆叠。
本公开的另外的方面提供了一种用于在集成电路(IC)结构内记录数据的方法，所述方法包括：提供电路结构，所述电路结构包括：锁存器，其电耦接到所述IC结构的另一组件，并且具有被配置为存储数字位的第一反相器；第一二极管，其耦接到所述第一反相器；第一磁随机存取存储器(MRAM)堆叠，其通过所述第一二极管而被耦接到所述锁存器的所述第一反相器，所述第一MRAM堆叠包括：第一层，其具有在第一取向上的第一磁矩，以及第二层，其位于所述第一层上，并且具有第二磁矩，响应于所施加的电压，所述第二磁矩在所述第一取向和与所述第一取向相反的第二取向之间可调节；以及自旋霍尔电极，其直接耦接到所述第一MRAM堆叠；跨所述第一二极管将读取电流从所述存储单元的所述第一反相器传输到所述第一MRAM堆叠；以及跨所述自旋霍尔电极传输写入电流，其中传输所述写入电流将所述存储单元的所述数字位记录在所述第一MRAM堆叠内。
附图说明
通过下面结合示出本公开的各种实施例的附图对本公开的各个方面的详细描述，将更容易理解本公开的这些和其他特征。
图1示出了根据本公开的实施例的电路结构的示意图。
图2示出了根据本公开的另外的实施例的电路结构的示意图。
图3示出了根据本发明的更另外的实施例的电路结构的示意图。
图4示出了根据本公开的实施例的具有多个存储单元和磁随机存取存储器(MRAM)堆叠的电路结构的示意图。
请注意，本公开的附图不一定按比例绘制。附图旨在仅描绘本公开的典型方面，因此不应被视为限制本公开的范围。在附图中，相似的参考标号表示附图之间相似的元件。
具体实施方式
在下面的描述中，参考了形成本发明一部分的附图，并且其中以图示的方式示出了可以实践本教导的特定示例性实施例。这些实施例的描述足够详细以使本领域技术人员能够实践本教导，应当理解，在不脱离本教导的范围的情况下，可以使用其他实施例并且可以进行更改。因此，以下描述仅是说明性的。
将理解，当诸如层、区域或衬底的元件被称为位于另一元件“上”或“上方”时，它可以直接地位于另一元件上、或者也可以存在中间元件。与此形成对比，当元件被称为“直接位于另一元件上”或“直接位于另一元件上方”时，不存在任何中间元件。还应当理解，当一个元件被称为“被连接”或“被耦接”到另一元件时，它可以被直接地连接或耦接到另一元件、或者可以存在中间元件。与此形成对比，当一个元件被称为“被直接连接”或“被直接耦接”到另一元件时，不存在任何中间元件。
说明书中对本公开的“一个实施例”或“实施例”及其的其他变型的提及意味着结合该实施例描述的特定特征、结构、特性等被包括在本公开的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”以及出现在说明书各处的任何其他变型不一定都指同一实施例。应当理解，例如在“A/B”、“A和/或B”以及“A和B中的至少一个”的情况下使用“/”、“和/或”和“至少一个”中的任一个旨在包含仅选择第一个列出的选项(a)、或仅选择第二个列出的选项(B)、或同时选择这两个选项(A和B)。作为其他示例，在“A、B和/或C”和“A、B和C中的至少一个”的情况下，这些短语旨在包含仅选择第一个列出的选项(A)、或仅选择第二个列出的选项(B)、或仅选择第三个列出的选项(C)、或仅选择第一个和第二个列出的选项(A和B)、或仅选择第一个和第三个列出的选项(A和C)、或仅选择第二个和第三个列出的选项(B和C)、或选择所有这三个选项(A和B和C)。如本领域普通技术人员显而易见的，该情况可扩展用于所列出的许多项。
本公开的实施例涉及用于在集成电路(IC)结构内记录数据的电路结构和相关方法。本公开的实施例整合了多种类型的随机存取存储器(RAM)以提供存储器“检查点”，即，将数字位存储在冗余的非易失性存储元件中的能力。本公开的实施例提供了这种能力，同时还保持了比常规存储结构更低的操作能量和表面积。RAM是指被设计为临时存储数据的任何类型的存储单元。RAM可以采用多种形式，包括静态RAM(“SRAM”)或动态RAM(“DRAM”)。RAM可以使用多种电路结构、电子元件和/或器件架构来实现。RAM的组件提供了一种存储单元，该存储单元能够以二进制数字的形式(即，记录的高电压或低电压，用于实现各种类型的逻辑)电子地存储数据。在操作期间，RAM中的存储单元必须被配置为易于写入信息(即，存储高电压和低电压)和读取信息(即，识别给定单元中存储的电压)。
本公开的实施例提供了一种电路结构，该电路结构包括具有用于存储数字位的锁存器的存储单元(例如，RAM的一部分)。第一二极管可以将第一锁存器耦接到磁随机存取存储器(MRAM)堆叠。MRAM堆叠可以在存储单元结构的外部。MRAM堆叠可以包括第一层(有时称为“固定层”)和第二层(有时称为“自由层”)。每层的材料组分可以产生沿特定取向的磁场，称为“磁矩”。第一层的磁矩可以固定在一个取向上。第二层的磁矩在相对于第一层的磁取向的平行取向与反平行取向之间可调节。通过使“写入电流”通过自旋霍尔电极传输，可以跨MRAM堆叠形成阈值电压差。跨MRAM堆叠的电压差可使第二层的磁取向在其平行状态与反平行状态之间变换。
此外，可以采用展现出电压控制的磁各向异性(VCMA)的MRAM元件来辅助或抑制自旋霍尔电极的改变第一层的磁取向的能力。尽管使用了跨MRAM元件的顶部电极和底部电极施加的电压差，但用于改变自由层取向的势垒(barrier)可以被提高(使得更难以切换/写入)或被降低(提高写入/切换状态的能力)。
该结构还可以包括直接耦接到第一MRAM堆叠的自旋霍尔电极。“自旋霍尔电极”是指能够表现出“自旋霍尔效应”(即，随着电流跨材料传输，材料侧面上的“自旋”(即，颗粒所呈现的角矩)积累)的导电材料。这样的材料可以包括密度为至少约五克/立方厘米(g/cm3)的金属。此类金属俗称“重金属”，可包括但不限于以下材料：钽(ta)、锇(Os)、金(Au)、银(Ag)、钴(Co)等。自旋霍尔电极材料可以在其一个侧面处耦接到第一MRAM堆叠，从而在电流流过自旋霍尔电极时，沿着MRAM堆叠的边产生自旋。积累的自旋可将能量赋予到MRAM堆叠的第二层中。当电流流过自旋霍尔电极时，从二极管传输到MRAM堆叠的电流可以形成磁隧道结。在电路操作期间，磁隧道结和积累的自旋一起选择性地在平行与反平行状态之间改变其磁矩的取向。处于平行取向的MRAM堆叠可以指示第一数字位(其可被表示为“高”或“低”逻辑电压)。处于反平行取向的MRAM堆叠可以指示相反的第二数字位和/或逻辑电压。
参考图1，其中示出了根据本公开的各种实施例的电路结构(以下简称为“结构”)100。结构100可以包括锁存器102，其可以被实现为SRAM单元和/或任何其他当前已知的或以后开发的存储结构。锁存器102特别地可以以易失性存储单元的形式提供。结构100的锁存器102可以包括第一反相器104，并且可选地包括第二反相器106，这两个反相器一起能够分别以第一逻辑电压和第二逻辑电压的形式存储数字位。“锁存器”是指由两个交叉耦接的反相元件(例如，图1所示的一组两个晶体管)形成并且能够在两个稳定状态之间切换的电气数据存储元件。每个反相器104、106的两个稳定状态可以对应于两个逻辑电压，其分别表示“1”或“0”。反相器104、106中的一者或全部两者的逻辑电压可以对应于数字位“1”或“0”。每个反相器104、106可以电耦接到地GND。在这种情况下，当与电源电气断开时，存储在锁存器102中的数字位将被清除。
结构100可以至少包括电耦接到第一反相器104的第一二极管108。第一二极管108可以跨其相反的端子提供第一反相器104和第一磁随机存取存储器(MRAM)堆叠110之间的电连接。第一二极管108可以允许电流从第一反相器104流向第一MRAM堆叠110，但不能沿相反方向流动。在操作期间，结构100的第一MRAM堆叠110可用作存储介质，以复制先前存储在第一反相器104中的数字位。这种操作称为检查点，并且MRAM堆叠110可用作存储在结构100的锁存器102中的数字位的“备份”存储器存储元件。
第一MRAM堆叠110可以包括例如第一层112和第二层114，这二者通过其间的绝缘体层116彼此分离。第一层112可以称为“固定层”，第二层114可以称为“自由层”。绝缘体层116可以非常薄(例如，大约十埃)，从而允许在层112、114之间形成磁隧道结，如本文所讨论的。此外，层114的尺寸、形状和组成可以被选择为使得第二层114在操作期间展现出VCMA效应。第一MRAM堆叠110的每个层112、114可以由一种或多种铁磁金属形成，或更一般地说，可以包括具有在可检测到的取向上的磁矩的任何材料。在制造时，第一板112可以形成为设定成特定极性的永磁体，而第二板114可以具有不同的磁化水平。可以选择第二板114的磁化水平，使得通过至少向第一MRAM堆叠110施加阈值电压，可以使第二板114的磁场重新取向。当跨第一MRAM堆叠110施加阈值电压时，由于在整个绝缘体层116上形成磁隧道结，因此第二板114的磁场可发生重新取向。第二板114的两个磁矩取向可以包括平行于第一板112的第一取向(即“平行取向”)和相对于第一板112相反地取向的第二取向(即“反平行取向”)。在操作期间，第二板114的两个磁取向中的每一个可以对应于预定的数字值(即“1”或“0”)。
结构100可以包括用于向第一MRAM堆叠110写入数据和/或从第一MRAM堆叠110中清除数据的附加组件。如图所示，第一MRAM堆叠110可以直接耦接到自旋霍尔电极120(例如，通过直接形成在自旋霍尔电极120上)。如上文所讨论的，自旋霍尔电极120可以包括密度为至少约5克/立方厘米(g/cm3)的金属，例如一种或多种“重金属”。无论如何实现，当跨自旋霍尔电极120传输写入电流IW时，自旋霍尔电极120的组分都会在其侧边缘处积累自旋。自旋霍尔电极120可以通过恢复晶体管122而被电耦接到地GND。恢复晶体管122的栅极端子RG可以控制自旋霍尔电极120是否电耦接到地GND，这继而允许第一MRAM堆叠110经历“检查点”或“恢复”操作，如本文所述的。
为了启用随机存取存储器的功能，结构100包括一组用于控制读取和写入操作的存储器存取晶体管MT1、MT2。第一存储器存取晶体管MT1可以耦接到第一反相器104，而第二存储器存取晶体管MT2可以耦接到第二反相器106。第一存储器存取晶体管MT1可以耦接到被配置为具有可调电压电平的位线130，并且第二存储器存取晶体管MT2可以耦接到位线条(bitline-bar)132，该位线条132也可被设置为可调电压。位线130和位线条132可以各自耦接到另一组件(下文简称为“组件”)134，该组件134表示连接到结构100的一个或多个电路。组件134可以表示包括和/或连接到以下一项或多项的任何功能器件：电源耦接、一个或多个数字逻辑电路、一个或多个金属布线层和/或被配置为与结构100的锁存器102交互的任何其他器件。位线130和位线条132可以各自电连接到其他结构100和其他锁存器102，但是为了使得说明清晰，图1省略了这些连接。
为了从结构100读取存储器，位线130和位线条132被预充电并达到高电压。然后，每个存储器存取晶体管MT1、MT2的栅极被接通。具有被设置在“低”数据位的内部节点的一侧放电更快。耦接到结构100的放大器电路(未示出)将评估130与132之间的电压差，当电压差超过阈值时，则将下面的一侧被视为零。为了在存储单元中保存(检查点)数据，如图1所示，二极管108连接到锁存器102。在检查点操作期间，通过将耦接到第一存储器存取晶体管MT1的第一字线150和耦接到第二存储器存取晶体管MT2的第二字线152设置为逻辑“低”电压来关断存取晶体管MT1和MT2。
在此阶段，检查点操作可以分两个阶段实现。首先，将端子RG设置为低电压，将到电压V1的线124设置为低电压，并且将到电压V2的线126设置为高电压。在替代实施方式中，可以在以下情况下实现相同的检查点操作：即，晶体管的栅极未耦接到端子RG，且仅将两个电压V1、V2设置为接地并将端子SG的电压设置为高电压。当端子SG被设置为高电压时，则通过自旋霍尔电极120传输高的负Iw。该电流的施加会将MRAM单元110中的第二层114设置为其反平行状态(表示例如逻辑“1”)。检查点的第二步骤包括将端子SG设置为低电压，使V1和V2之间的电压差反向，并设置为使得较小的正电流Iw通过自旋霍尔电极120的电平。再次将SG设置为高电压，并通过自旋霍尔电极120发送Iw。在此阶段，MRAM堆叠110将展现出第一层112与第二层114之间的电压差(由于存在绝缘层116)。(112与114之间的)该电压差的量将取决于锁存器102内第一反相器104的两个晶体管之间的内部节点160的状态。如果将节点160设置为低电压，则产生的电压差将导致MRAM堆叠110的VCMA效应而降低用于使第二层114切换其状态的能量势垒。使电流流过自旋霍尔电极120将引起向第二层114的自旋霍尔转移，导致第二层的磁状态切换到其平行状态(例如，对应于逻辑电平“0”)并存储相应的逻辑电平。如果将内部节点160设置为高电压，则不会触发VCMA效应，并且第二层114在施加Iw的电流期间抵抗被切换并且保持在反平行状态(例如，在该示例中为逻辑“1”)。此时，端子SG保持设置为低电压。
仍参考图1，结构100还可以提供恢复操作，在恢复操作中，先前记录在MRAM堆叠110中的数据被恢复到锁存器102的反相器104、106。这里，位线条132被置于与MRAM单元110的电阻中点相对应的电压电平。位线130被相应地设置为电源电压，表示为“Vdd”。此时，可经由通过字线150、152施加的高电压来接通存储器存取晶体管MT1和MT2。端子SG被设置为低电压，从而断开线124和126与自旋霍尔电极120的连接。端子RG为设置为高电压，从而使得自旋霍尔电极120接地。此时，电流将在位线130中流动通过存储器存取晶体管MT1、二极管108和MRAM堆叠110而到达自旋霍尔电极120和地。取决于MRAM堆叠110的电阻，内部节点160处的电压将高于或低于位线条132的电压。如果MRAM堆叠110处于低电阻状态(逻辑0)，则内部节点160将被拉到比第二反相器106的内部节点162更低的电平。在这种情况下，反相器104、106将内部节点160解释为“低”，并且将第二锁存器152的节点162解释为高。相反地，在与节点162相比内部节点160处于较高电压的情况下，反相器104、106将内部节点160解释为“高”，并将节点162解释为“低”。此时，存储器存取晶体管MT1、MT2被断开连接(将字线150和152设置为低电压)，并且线120被设置为“浮置”(即，V1、V2被断开连接)。
参考图2，结构100的另外的实施例可以包括多个MRAM元件，用于通过连接到第一反相器104和第二反相器106来选择性地记录来自锁存器102的两侧的数字位。这里，第二二极管138可以将第二反相器106电耦接到第二MRAM。第二MRAM堆叠140转而可以直接电耦接到自旋霍尔电极120的另一部分。第二MRAM堆叠140可以包括第三层142、第四层144以及位于其间的绝缘体层146，其布置方式类似于第一MRAM堆叠110。因此，第二MRAM堆叠140可基于其中的第四层144的平行或反平行磁矩来存储数字位。在该配置中，第二MRAM堆叠140可以电耦接到第二反相器106并且能够存储记录在第二反相器106中的逻辑电压。
第二MRAM堆叠140可独立于第一MRAM堆叠110操作以分别地存储来自第二反相器106的逻辑电压。为了以这种配置实现检查点操作，可以使用与上面关于图1所述的基本相同的处理。由于内部节点160和162的互补性质，当检查点操作基本上如上所述地完成时，MRAM堆叠110和140将在锁存器102的每一侧上存储逻辑值并且彼此互补。以这种方式，反相器104、106内的逻辑电平将在MRAM堆叠110、140中复制，而不是每个MRAM堆叠110、140特定于在锁存器102内存储的数字位。
再次参考图2，用户无需参考电压即可执行恢复操作。为了实现恢复操作，操作者可以同时将位线130和位线条132预充电到高电压状态。然后，字线150也可被设置为高电压以允许对锁存器102进行存取。此外，恢复晶体管122可被设置为导通(即，RG被设置为高电压)，从而使自旋霍尔电极120接地。此时，电流将流过位线130、二极管108和MRAM堆叠110而进入自旋霍尔电极120并到达地GND。类似地，电流还将流过位线条132、二极管138、MRAM堆叠140，进入自旋霍尔电极120并到达地。在这些过程结束之后，MRAM堆叠110将处于与MRAM堆叠140相反的(即，更高或更低)的电阻状态。这进而导致内部节点160处于与节点162相反的电压电平。160与162之间的这种电压倾斜将通过锁存器102中的电流流动得到加强，从而使锁存器模仿存储在MRAM单元110和140中的逻辑电平。
现在参考图3，本公开的另外的实施例可以在结构上将第一二极管108和/或第二二极管138集成到其他组件(例如，第一存取晶体管AT1和第二存取晶体管AT2)中。在电路中，当至少阈值电压被施加到晶体管的栅极时，连接晶体管的源极与漏极的沟道区可以以与二极管相同的方式工作。第一存取晶体管AT1可在其源极与漏极端子之间包括第一二极管108，使得第一二极管108将第一反相器104电耦接到第一MRAM堆叠110。类似地，第二存取晶体管AT2可在其源极与漏极端子之间包括第二二极管138。因此，第二存取晶体管138的第二二极管可以将第二反相器106电耦接到第二MRAM堆叠140。每个存取晶体管AT1、AT2的栅极可以耦接到字线150。字线150可以具有字线电压VW，该电压可以在高值与低值之间进行调整，以启用或禁用跨存取晶体管AT1、AT2的电流流动。当启用跨存取晶体管AT1、AT2的电流流动时，结构100的操作者可以选择性地使通过自旋霍尔电极120传输写入电流IW，以将数据从锁存器102复制到MRAM堆叠110、140中(如先前参考图2所述)。当禁用跨存取晶体管AT1、AT2的电流流动时，在数据被写入第一锁存器和/或第二反相器104、106或从第一锁存器和/或第二反相器104、106中读取数据时，MRAM堆叠110、140可以与锁存器102电隔离。
现在参考图4，本公开的实施例可以提供MRAM堆叠110、140以使用一个自旋霍尔电极120来存储来自多个锁存器102的数据。在一个这样的配置中，结构100可以包括第一锁存器102A、第二锁存器102B和第三锁存器102C。第一锁存器102A可以通过第一组MRAM堆叠110A、140A而被耦接到自旋霍尔电极120。锁存器102B、102C类似地可通过相应的MRAM堆叠组(110B和140B，110C和140C)而被耦接到自旋霍尔电极120。结构100可以可选地包括多于或少于三个的锁存器102，图4中仅示出了三个锁存器来提供示例。
每个锁存器102A、102B、102C可以以与本文描述的图1至图3中的任一图相同的方式被耦接到相应的组件134(或者被耦接到相同的组件)以驱动锁存器102的操作。通过经由自旋霍尔电极120传输写入电流IW，同时还向字线150施加电压，可以在每个MRAM堆叠110A、140A、110B、140B、110C、140C中同时复制每个锁存器102A、102B、102C中的数据。在进一步的配置中，结构100可以包括多个自旋霍尔电极120和字线150，其中每个都与单组锁存器102和MRAM堆叠110、140连通。在这种情况下，结构100的操作者可以仅选择一组锁存器102，以通过将电压VW施加到字线150并将写入电流IW施加到自旋霍尔电极120来在相应的MRAM堆叠110、140中存储数字位。
本公开的实施例提供了各种技术和商业优势，其中一些作为示例在本文中进行了描述。如本文所述，结构100的实施例结合了多种形式的RAM(即，电和磁RAM)，以对器件的表面积和操作能量的惩罚最小的方式来复制先前存储的数据。此外，自旋霍尔电极120的使用允许将相同的元件组合用于对从锁存器102进入MRAM堆叠110、140的数据执行检查点操作，以及用于在设备重启之后将经过检查点操作的数据恢复到锁存器102。本公开的实施例可以容易地被集成到流行的电路方案中，例如通过在适用的情况下将MRAM堆叠110、140和自旋霍尔电极120插入与字线150的电连接处，或者插入现有锁存器102的位置附近来实现该集成。双稳态MRAM堆叠110、140的使用特别地允许将锁存器102中电记录的“0”或“1”替换为第二层114或第四层144的平行或反平行磁矩，并且在检查点和恢复操作期间几乎没有错误的风险。
上述方法用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)，作为裸芯或以封装形式分发。在后一种情况下，芯片以单芯片封装(例如塑料载体，其引线固定到主板或其它更高级别的载体)或多芯片封装(例如陶瓷载体，其具有表面互连和/或掩埋互连)的形式被安装。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理器件集成，作为(a)中间产品(例如主板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
本公开的各种实施例的描述已经出于说明的目的给出，但并非旨在是穷举的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语的选择旨在最好地解释各实施例的原理、实际应用或对市场中发现的技术的技术改进，或者使本技术领域的其他普通技术人员能够理解本文公开的实施例。
Claims (20)
1.一种电路结构，包括：
锁存器，其具有第一反相器并被配置为存储数字位；
第一二极管，其耦接到所述锁存器的所述第一反相器；
第一磁随机存取存储器MRAM堆叠，其通过所述第一二极管而被耦接到所述锁存器的所述第一反相器，所述第一MRAM堆叠包括：
第一层和第二层，其分别具有各自的磁矩，其中所述第二层的磁矩在相对于所述第一层的磁矩的平行取向与反平行取向之间可调节；以及
自旋霍尔电极，其直接耦接到所述第一MRAM堆叠。
2.根据权利要求1所述的电路结构，其中，所述第二层的材料组分被构造为响应于所施加的电压来调节磁矩。
3.根据权利要求1所述的电路结构，进一步包括存取晶体管，所述存取晶体管耦接在所述锁存器的所述第一反相器与所述第一MRAM堆叠的所述第一层之间，其中，所述第一二极管跨所述存取晶体管的源极端子和漏极端子延伸。
4.根据权利要求1所述的电路结构，其中，所述第一MRAM堆叠的所述第二层接触所述自旋霍尔电极并覆盖在所述自旋霍尔电极上。
5.根据权利要求1所述的电路结构，其中，所述自旋霍尔电极包括至少一种金属，所述至少一种金属的密度为至少约5克/立方厘米(g/cm3)。
6.根据权利要求1所述的电路结构，其中，所述锁存器包括具有所述第一反相器和第二反相器的静态随机存取存储器SRAM电路。
7.根据权利要求6所述的电路结构，进一步包括：
第二二极管，其耦接到所述第二反相器；以及
第二MRAM堆叠，其通过所述第二二极管而被耦接到所述锁存器的所述第二反相器，所述第二MRAM堆叠包括：
第三层，以及
第四层，其位于所述第三层与所述自旋霍尔电极之间，
其中，所述第三层和所述第四层分别具有各自的磁矩，并且所述第四层的磁矩在相对于所述第三层的磁矩的平行取向与反平行取向之间可调节。
8.根据权利要求7所述的电路结构，进一步包括：
第一存取晶体管，其耦接在所述锁存器的所述第一反相器与所述第一MRAM堆叠的所述第一层之间，其中，所述第一二极管跨所述第一存取晶体管的源极端子和漏极端子延伸；
第二存取晶体管，其耦接在所述锁存器的所述第二反相器与所述第二MRAM堆叠的所述第三层之间，其中，所述第二二极管跨所述第二存取晶体管的源极端子和漏极端子延伸；以及
字线，其耦接到所述第一存取晶体管的栅极端子和所述第二存取晶体管的栅极端子。
9.根据权利要求1所述的电路结构，进一步包括恢复晶体管，所述恢复晶体管电耦接在所述自旋霍尔电极与地之间。
10.一种电路结构，包括：
静态随机存取存储器SRAM单元，其具有被配置为存储第一逻辑电压的第一反相器和被配置为存储第二逻辑电压的第二反相器；
第一磁随机存取存储器MRAM堆叠，其通过第一存取晶体管而被耦接到所述SRAM单元的所述第一反相器；
第二MRAM堆叠，其通过第二存取晶体管而被耦接到所述SRAM单元的所述第二反相器，其中，所述第一MRAM堆叠和所述第二MRAM堆叠中的每一者包括：
第一层和第二层，其分别具有各自的磁矩，其中，响应于所施加的电压，所述第二层的磁矩在相对于所述第一层的磁矩的平行取向与反平行取向之间可调节；以及
自旋霍尔电极，其直接耦接到所述第一MRAM堆叠和所述第二MRAM堆叠。
11.根据权利要求10所述的电路结构，其中，所述第一MRAM堆叠和所述第二MRAM堆叠中的每一者接触所述自旋霍尔电极并覆盖在所述自旋霍尔电极上。
12.根据权利要求10所述的电路结构，其中，所述自旋霍尔电极包括至少一种金属，所述至少一种金属的密度为至少约5克/立方厘米(g/cm3)。
13.根据权利要求10所述的电路结构，进一步包括恢复晶体管，所述恢复晶体管电耦接在所述自旋霍尔电极与地之间。
14.根据权利要求10所述的电路结构，进一步包括字线，所述字线耦接到所述第一存取晶体管的栅极端子和所述第二存取晶体管的栅极端子，其中，所述字线选择性地使电流跨所述第一存取晶体管和所述第二存取晶体管流动。
15.一种用于在集成电路IC结构内记录数据的方法，所述方法包括：
提供电路结构，所述电路结构包括：
锁存器，其电耦接到所述IC结构的另一组件，并且具有被配置为存储数字位的第一反相器；
第一二极管，其耦接到所述第一反相器；
第一磁随机存取存储器MRAM堆叠，其通过所述第一二极管而被耦接到所述锁存器的所述第一反相器，所述第一MRAM堆叠包括：
第一层，其具有在第一取向上的第一磁矩，以及
第二层，其位于所述第一层上，并且具有第二磁矩，响应于所施加的电压，所述第二磁矩在所述第一取向和与所述第一取向相反的第二取向之间可调节；以及
自旋霍尔电极，其直接耦接到所述第一MRAM堆叠；
跨所述第一二极管将读取电流从所述存储单元的所述第一反相器传输到所述第一MRAM堆叠；以及
跨所述自旋霍尔电极传输写入电流，其中，传输所述写入电流将所述存储单元的所述数字位记录在所述第一MRAM堆叠内。
16.根据权利要求15所述的方法，进一步包括：
断开所述存储单元与所述IC结构的所述另一组件的电连接；以及
将所述自旋霍尔电极电耦接到地，其中，将所述自旋霍尔电极电耦接到地将所述MRAM堆叠的所述数字位记录在所述锁存器内。
17.根据权利要求15所述的方法，其中，跨所述第一二极管传输所述读取电流包括：向耦接在所述存储单元的所述第一反相器与所述第一MRAM堆叠之间的存取晶体管施加电压，其中，所述第一二极管跨所述存取晶体管的源极端子和漏极端子延伸。
18.根据权利要求15所述的方法，进一步包括在跨所述第一二极管传输所述读取电流之后将数据电流传输到所述存储单元的所述第一反相器。
19.根据权利要求18所述的方法，进一步包括在跨所述第一二极管传输所述读取电流的同时，将参考电流传输到所述锁存器的一部分。
20.根据权利要求15所述的方法，其中，所提供的电路的所述第一MRAM堆叠是多个MRAM堆叠中的一个，每个MRAM堆叠耦接到所述自旋霍尔电极和所述存储单元的相应锁存器，并且其中，传输所述写入电流将来自所述多个锁存器的多个数字位记录在所述多个MRAM堆叠内。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/871129 | 2020-05-11 | ||
| US16/871,129 US11145348B1 (en) | 2020-05-11 | 2020-05-11 | Circuit structure and method for memory storage with memory cell and MRAM stack |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113643735A true CN113643735A (zh) | 2021-11-12 |
Family
ID=78007810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110393520.3A Pending CN113643735A (zh) | 2020-05-11 | 2021-04-13 | 使用存储单元和mram堆叠实现存储器存储的电路结构和方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11145348B1 (zh) |
| CN (1) | CN113643735A (zh) |
| DE (1) | DE102021107107A1 (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100202191A1 (en) * | 2009-02-12 | 2010-08-12 | Seagate Technology Llc | nvSRAM HAVING VARIABLE MAGNETIC RESISTORS |
| CN102122528A (zh) * | 2009-10-12 | 2011-07-13 | 恒忆公司 | 将相变存储器并入cmos工艺的非易失性sram单元 |
| US20120320658A1 (en) * | 2011-06-15 | 2012-12-20 | Industrial Technology Research Institute | Nonvolatile static random access memory cell and memory circuit |
| US20140269008A1 (en) * | 2014-04-30 | 2014-09-18 | Freescale Semiconductor, Inc. | Non-volatile memory using bi-directional resistive elements |
| WO2015104297A1 (fr) * | 2014-01-10 | 2015-07-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Memoire munie de cellules de memoire volatile et non volatile associees |
| CN106960682A (zh) * | 2016-01-08 | 2017-07-18 | 三星电子株式会社 | 非易失性数据保持电路和数据保持系统 |
| US20180174644A1 (en) * | 2016-12-21 | 2018-06-21 | Imec Vzw | Non-volatile sram cell using resistive memory elements |
| US20190244666A1 (en) * | 2018-02-04 | 2019-08-08 | Fu-Chang Hsu | Methods and apparatus for memory cells that combine static ram and non volatile memory |
| US20190325961A1 (en) * | 2018-04-23 | 2019-10-24 | Arm Limited | Method, system and device for integration of volatile and non-volatile memory bitcells |
| US20200126619A1 (en) * | 2018-10-23 | 2020-04-23 | Arm Limited | Backup and/or Restore of a Memory Circuit |
-
2020
- 2020-05-11 US US16/871,129 patent/US11145348B1/en active Active
-
2021
- 2021-03-23 DE DE102021107107.0A patent/DE102021107107A1/de active Pending
- 2021-04-13 CN CN202110393520.3A patent/CN113643735A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100202191A1 (en) * | 2009-02-12 | 2010-08-12 | Seagate Technology Llc | nvSRAM HAVING VARIABLE MAGNETIC RESISTORS |
| CN102122528A (zh) * | 2009-10-12 | 2011-07-13 | 恒忆公司 | 将相变存储器并入cmos工艺的非易失性sram单元 |
| US20120320658A1 (en) * | 2011-06-15 | 2012-12-20 | Industrial Technology Research Institute | Nonvolatile static random access memory cell and memory circuit |
| WO2015104297A1 (fr) * | 2014-01-10 | 2015-07-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Memoire munie de cellules de memoire volatile et non volatile associees |
| US20140269008A1 (en) * | 2014-04-30 | 2014-09-18 | Freescale Semiconductor, Inc. | Non-volatile memory using bi-directional resistive elements |
| CN106960682A (zh) * | 2016-01-08 | 2017-07-18 | 三星电子株式会社 | 非易失性数据保持电路和数据保持系统 |
| US20180174644A1 (en) * | 2016-12-21 | 2018-06-21 | Imec Vzw | Non-volatile sram cell using resistive memory elements |
| US20190244666A1 (en) * | 2018-02-04 | 2019-08-08 | Fu-Chang Hsu | Methods and apparatus for memory cells that combine static ram and non volatile memory |
| WO2019152877A1 (en) * | 2018-02-04 | 2019-08-08 | Hsu Fu Chang | Methods and apparatus for memory cells that combine static ram and non-volatile memory |
| US20190325961A1 (en) * | 2018-04-23 | 2019-10-24 | Arm Limited | Method, system and device for integration of volatile and non-volatile memory bitcells |
| US20200126619A1 (en) * | 2018-10-23 | 2020-04-23 | Arm Limited | Backup and/or Restore of a Memory Circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102021107107A1 (de) | 2021-11-11 |
| US11145348B1 (en) | 2021-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1326255B1 (en) | Non-volatile storage latch | |
| US7944734B2 (en) | Integrating nonvolatile memory capability within SRAM devices | |
| US7791941B2 (en) | Non-volatile SRAM cell | |
| JP3533344B2 (ja) | 不揮発性磁気メモリ・セルおよび装置 | |
| Daughton | Magnetic tunneling applied to memory | |
| JP4758554B2 (ja) | Ｍｒａｍ装置 | |
| US7852665B2 (en) | Memory cell with proportional current self-reference sensing | |
| CN108780657B (zh) | 电源切换的双单元存储器比特单元 | |
| US6873561B2 (en) | Semiconductor memory device operating with low current consumption | |
| US20080229269A1 (en) | Design structure for integrating nonvolatile memory capability within sram devices | |
| US20030218903A1 (en) | Nonvolatile memory device utilizing spin-valve-type designs and current pulses | |
| US11004490B2 (en) | Spin orbit torque magnetoresistive random access memory device | |
| CN110544499A (zh) | 静态随机存取存储器结构 | |
| CN112185445B (zh) | 利用隧道场效应管抑制漏电的混合非易失性随机存储器 | |
| Sarkar et al. | VG-SOT MRAM design and performance analysis | |
| JP4262969B2 (ja) | 薄膜磁性体記憶装置 | |
| US7372723B1 (en) | State save-on-power-down using GMR non-volatile elements | |
| US11145348B1 (en) | Circuit structure and method for memory storage with memory cell and MRAM stack | |
| US7092285B1 (en) | State save-on-power-down using GMR non-volatile elements | |
| US7505306B2 (en) | Magnetic memory device | |
| CN112259139A (zh) | 存储单元、存储器以及存储器的初始化方法 | |
| Nisar et al. | Design and performance evaluation of magnetic tunnel junction based logic circuits | |
| CN113096702A (zh) | 存储电路及其读取方法和恢复方法 | |
| JP2004247023A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |