KR20170083480A - 비휘발성 데이터 유지 회로, 데이터 유지 시스템 및 그 방법 - Google Patents

비휘발성 데이터 유지 회로, 데이터 유지 시스템 및 그 방법 Download PDF

Info

Publication number
KR20170083480A
KR20170083480A KR1020160148746A KR20160148746A KR20170083480A KR 20170083480 A KR20170083480 A KR 20170083480A KR 1020160148746 A KR1020160148746 A KR 1020160148746A KR 20160148746 A KR20160148746 A KR 20160148746A KR 20170083480 A KR20170083480 A KR 20170083480A
Authority
KR
South Korea
Prior art keywords
spin
latch
volatile
hole
giant
Prior art date
Application number
KR1020160148746A
Other languages
English (en)
Other versions
KR102378050B1 (ko
Inventor
티타시 락싯
보르나 오브라도빅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170083480A publication Critical patent/KR20170083480A/ko
Application granted granted Critical
Publication of KR102378050B1 publication Critical patent/KR102378050B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • H01L43/08—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Static Random-Access Memory (AREA)

Abstract

비휘발성 데이터 유지 회로, 데이터 유지 시스템 및 데이터 유지 방법이 제공된다. 비휘발성 데이터 유지 회로는, 외부 래치로부터 수신된 충전 전류에 응답하여, 상기 외부 래치의 상호 보완적인 휘발성 전하 상태에 상응하는 상호 보완적인 비휘발성 스핀 상태(spin state)를 생성 및 저장하는 자이언트 스핀 홀 래치로, 판독 전압의 적용에 응답하여, 상기 상호 보완적인 비휘발성 스핀 상태에 상응하는 차동 충전 전류 신호(differential charge current signal)를 생성하는 자이언트 스핀 홀 래치, 상기 자이언트 스핀 홀 래치와 연결되고, 슬립 신호(sleep signal)에 응답하여 상기 외부 래치에서 상기 자이언트 스핀 홀 래치로의 상기 충전 전류의 흐름을 선택적으로 가능하게 하는 기록 스위치 및 상기 자이언트 스핀 홀 래치와 연결되고, 상기 자이언트 스핀 홀 래치에 대한 상기 판독 전압의 적용을 선택적으로 가능하게 하는 판독 스위치를 포함한다.

Description

비휘발성 데이터 유지 회로, 데이터 유지 시스템 및 그 방법{Non-volatile data retention circuit, data retention system and method thereof}
본 발명은 비휘발성 데이터 유지 회로, 데이터 유지 시스템 및 그 방법에 관한 것으로, 메모리 시스템 내의 데이터 유지에 관한 것이다.
일반적으로, 전자 장치의 마이크로프로세서는, 장치가 가동되지 않고 있거나(idle, 아이들) 마이크로프로세서가 절전 모드 또는 하이버네이션(hibernation) 모드인 경우에도, 전원을 계속 가동시키고 있다. 이 결과로, 누설 전류가 마이크로프로세서의 트랜지스터를 통하여 흐를 수 있다. 트랜지스터의 전원은, 휘발성 (데이터) 전하 기반 프로세서 내의 SRAM 및 래치/플롭으로 인해, 절전 모드에서 완전히 턴 오프(turn off)될 수 없다. 반면, 일반적으로 바람직하지 않게, 전원 누설은 가동되지 않는 시간(idle time)이 길거나, 배터리의 수명이 매우 중요한 모바일 장치에서, 매우 중요할 수 있다.
공급 전압과 누설 전원의 규모로써, 가동되지 않는 기간 동안의 전원 누설은, Vccmin으로 알려져 있는 데이터 유지에 요구되는 최소 전압을 위해, 공급 전압을 저하시킴으로써 감소될 수 있다. 그러나, Vccmin이 0이 아니고, 몇몇 기술들에서 약 0.4V 내지 약 0.5V인 경우, 누설 전류는 계속 존재할 수 있다.
이러한 누설 문제를 경감시키기 위한 다른 방법들은, 낮은 누설을 위한 낮은 누설 장치로 구성되는 휘발성 섀도우(shadow) 래치/회로를 이용하거나, 또는 절전 모드 동안 대부분의 휘발성 데이터를 비휘발성 RAM 또는 스토리지로 이전하는 것을 포함할 수 있다. 그러나, 이러한 접근법들은, 매우 복잡한 회로 및 프로세서 장치/래치/SRAM으로 다시 적절하게 이전되어야 하는 데이터로 인한 긴 기상(wake up) 주기를 야기시킬 수 있다. 또 다른 접근법은 휘발성 스토리지 구성요소와 근접한 강유전성 스토리지의 구현과 연관될 수 있다. 그러나, 이러한 접근법들도 또한, 스토리지 매체가 여전히 실질적인 다이나믹 전원을 구동시킬 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 자이언트 스핀 홀 효과(Giant Spin Hall effect)를 이용하여, 상호 보완적으로 비휘발성 비트를 스핀시키기 위해, 래치/SRAM의 상호 보완적인 전하 비트를 변환하는 NVHNM(non-volatile high noise margin) 데이터 유지 회로를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 비휘발성 데이터 유지 회로는, 외부 래치로부터 수신된 충전 전류에 응답하여, 외부 래치의 상호 보완적인 휘발성 전하 상태에 상응하는 상호 보완적인 비휘발성 스핀 상태(spin state)를 생성 및 저장하는 자이언트 스핀 홀 래치로, 판독 전압의 적용에 응답하여, 상호 보완적인 비휘발성 스핀 상태에 상응하는 차동 충전 전류 신호(differential charge current signal)를 생성하는 자이언트 스핀 홀 래치, 자이언트 스핀 홀 래치와 연결되고, 슬립 신호(sleep signal)에 응답하여 외부 래치에서 자이언트 스핀 홀 래치로의 충전 전류의 흐름을 선택적으로 가능하게 하는 기록 스위치 및 자이언트 스핀 홀 래치와 연결되고, 자이언트 스핀 홀 래치에 대한 판독 전압의 적용을 선택적으로 가능하게 하는 판독 스위치를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 데이터 유지 시스템은, 상호 보완적인 휘발성 전하 상태를 저장하는 제1 휘발성 데이터 래치, 전원 모드에 기초하여, 슬립 신호(sleep signal) 및 웨이크 신호(wake signal)를 생성하는 상태 인디케이터(indicator), 상기 제1 휘발성 데이터 래치로부터 수신된 충전 전류에 응답하여, 상기 제1 휘발성 데이터 래치의 상기 상호 보완적인 휘발성 전하 상태에 상응하는 상호 보완적인 비휘발성 스핀 상태를 생성 및 저장하고, 판독 전압의 적용에 응답하여, 상기 상호 보완적인 비휘발성 스핀 상태에 상응하는 차동 충전 전류 신호(differential charge current signal)를 생성하는 자이언트 스핀 홀 래치, 상기 슬립 신호에 응답하여, 상기 제1 휘발성 데이터 래치에서 상기 자이언트 스핀 홀 래치로의 상기 충전 전류의 흐름을 선택적으로 가능하게 하는 기록 스위치, 및 상기 웨이크 신호에 응답하여, 상기 자이언트 스핀 홀 래치에 대한 상기 판독 전압의 적용을 선택적으로 가능하게 하는 판독 스위치를 포함하는 비휘발성 데이터 유지 회로 및 파워 온(power on) 상태에서, 상기 비휘발성 데이터 유지 회로로부터 상기 상호 보완적인 비휘발성 스핀 상태를 판독하는 제2 휘발성 데이터 래치를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 데이터 유지 방법은, 상태 인디케이터로부터 파워다운 모드의 시작을 나타내는 슬립 신호를 수신 받고, 수신된 상기 슬립 신호에 응답하여 기록 스위치를 통해, 자이언트 스핀 홀 래치의 자이언트 스핀 홀 금속의 양 단부에 휘발성 데이터 래치의 출력 노드를 연결하여, 상기 자이언트 스핀 홀 금속을 통해 상기 휘발성 데이터 래치로부터 충전 전류를 수신 받고, 상기 휘발성 데이터 래치로부터 수신 받은 상기 충전 전류에 응답하여, 상기 자이언트 스핀 홀 래치가, 상기 휘발성 데이터 래치의 상호 보완적인 휘발성 전하 상태에 상응하는 상호 보완적인 비휘발성 스핀 상태를 생성 및 저장하는 것을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 데이터 유지 방법은, 상태 인티케이터로부터 파워업 모드의 시작을 나타내는 웨이크 신호를 수신 받고, 수신된 상기 웨이크 신호에 응답하여 기록 스위치를 통해, 자이언트 스핀 홀 래치의 자이언트 스핀 홀 금속을 전압과 연결하고, 상기 자이언트 스핀 홀 금속과 인접하지 않은 상기 자이언트 스핀 홀 래치의 제1 및 제2 STT(spin transfer torque) 스택의 단부를 판독 전압과 연결하고, 상기 판독 전압의 적용에 응답하여, 상기 제1 및 제2 STT 스택 내에 저장된 상호 보완적인 비휘발성 스핀 상태에 상응하는 차동 충전 전류 신호를 생성할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예들에 따른 비휘발성 데이터 유지 회로를 이용하는 데이터 유지 시스템의 다이어그램이다.
도 2는 본 발명의 몇몇 실시예들에 따른 NVMHNM 래치 회로(100)의 다이어그램이다.
도 3a 및 도 4a는 본 발명의 몇몇 실시예들에 따른 자이언트 스핀 홀 래치 내의 상호 보완적인 1/0 상태 및 0/1 상태 각각을 저장하는 프로세스를 도시한 개념적인 다이어그램이다.
도 3b 및 도 4b는 본 발명의 몇몇 실시예들에 따른 프리 층의 폭의 기능으로써, 프리 층 내에 유도된 스핀 전류의 시뮬레이션된 비율을 도시한 개념적인 다이어그램이다.
도 3c 및 도 4c는 본 발명의 몇몇 실시예들에 따른 상호 보완적인 1/0 상태 및 0/1 상태 각각의 저장 프로세스를 도시한 개념적인 다이어그램이다.
도 5는 본 발명의 몇몇 실시예들에 따라, 파워다운 시, 휘발성 데이터 래치0)의 상호 보완적인 휘발성 전하 상태를 유지하는 프로세스를 도시한 순서도이다.
도 6은 본 발명의 몇몇 실시예들에 따른, 파워 온 시 휘발성 데이터 래치의 상호 보완적인 휘발성 전하 상태를 다시 저장하는 프로세스를 설명하기 위한 순서도이다.
도 7은 본 발명의 몇몇 실시예들에 따른 제1 STT 스택과 자이언트 스핀 홀 금속의 단면도이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서 도 1 및 도 2를 참조하여 본 발명의 몇몇 실시예들에 따른 비휘발성 데이터 유지 회로에 대해 설명한다.
도 1은 본 발명의 몇몇 실시예들에 따른 비휘발성 데이터 유지 회로(100)를 이용하는 데이터 유지 시스템(10)의 다이어그램이다.
도 1을 참조하면, 데이터 유지 시스템(10)은, 아이들 모드(idle mode)일 때, 입력 래치(12)(즉, 제1 휘발성 데이터 래치 또는 외부 래치)의 비휘발성 데이터의 0인 (또는 0에 가까운) 누설 유지를 가능하게 할 수 있다. 아이들 모드란, 비휘발성 데이터가 판독 또는 기록 요청의 대상이 아닐 때일 수 있다. 아이들 모드란, 예를 들어, 데이터 유지 시스템(10)인 전자 장치가 파워 다운(power down)(즉, 파워 오프 또는, 절전/하이버네이션 모드)인 경우일 수 있다.
비휘발성 데이터 유지 회로(100)는, 입력 래치(12)(도 1에서 Q 및 Qb로 나타나 있음)가 아이들 모드에 있을 때, 비휘발성 데이터의 상호 보완적인 상태를 저장하기 위한 섀도우 래치로써 역할할 수 있다. 몇몇 실시예들에 따르면, 비휘발성 데이터 유지 회로(100)는 상호 보완적으로 상태를 스핀(spin)시키기 위해, 입력 래치(12)의 상호 보완적인 전하 상태를 변환시키기 위한 자이언트 스핀 홀 효과를 이용할 수 있다.
저장된 상호 보완적인 상태를 검색할 때 (즉, 아이들 모드에서 벗어날 때), 비휘발성 데이터 유지 회로(100)는, 출력 래치(즉, 제2 휘발성 데이터 래치)(14)로 전송하기 위해, 저장된 상호 보완적인 스핀 상태를 상호 보완적인 전하 상태로 변환할 수 있다.
상태 인디케이터(state indicator)(16)는, 데이터 유지 회로(100)로 슬립 신호(sleep signal)(예를 들어, 절전 신호) 및 웨이크 신호(wake signal)를 제공할 수 있다. 슬립 신호는, 아이들 모드의 시작을 나타낼 수 있고, 웨이크 신호는 웨이크 모드의 시작을 나타낼 수 있다. 또한, 상태 인디케이터(16)는 상호 보완적인 상태의 검색 및 저장을 하도록 할 수 있다.
입력 및 출력 래치(12, 14)는, 순차적인 마이크로프로세서(즉, CPU) 등의 부분 내의, 플립 플랍, SRAM 등과 같은 휘발성 스토리지에 기초한 전자 전하를 나타낼 수 있다. 또한, 입력 및 출력 래치(12, 14)는, 예를 들어, 클럭 동기화 및/또는 마이크로프로세서 내의 동작의 결과를 저장하는 동작 등을 수행할 수 있다.
몇몇 예시에서, 데이터 유지 회로(100)의 출력 비트라인은, 출력 래치(14) 대신 입력 래치(12)와 연결되어 있을 수 있다. 다시 말해서, 비휘발성 데이터 유지 회로(100)는 파워 업(예를 들어, 전원이 인가된 상태 또는 웨이크 모드의 시작) 모드에서, 상호 보완적인 상태를 입력 래치(12)에 다시 저장할 수 있다. 몇몇 실시예에서, 출력 래치(14)는 입력 래치(14)의 후단을 나타낼 수 있다.
몇몇 예시에서, 비휘발성 데이터 유지 회로(100)는 입력 및 출력 래치(12, 14)와 인접하게 배치되어, 전기적으로 연결될 수 있다. 이러한 근접성은, 전형적인 파워 게이팅 딜레이 또는 로직 칩의 외부의 비휘발성 스토리지로 완전히 이전되어야 하는 데이터 또는 낮은 누설 래치를 위해 부분적으로 이전되어야 하는 순차(sequential)를 위한 파워를 감소시킬 수 있다.
도 1의 데이터 유지 시스템(10)이 비휘발성 데이터의 신호 상태의 제로(zero) 누설 유지를 가능하게 하는 동안, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 데이터 유지 시스템(10)은 임의의 수의 비휘발성 비트를 저장하기 위해 확장될 수 있음을 이해할 수 있을 것이다.
도 2는 본 발명의 몇몇 실시예들에 따른 NVMHNM 래치 회로(100)의 다이어그램이다.
도 2를 참조하면, 비휘발성 데이터 유지 회로(100)는 제1 STT(Spin Transfer Torque) 스택(110a), 제2 STT 스택(110b), 및 자이언트 스핀 홀 금속(120)을 포함할 수 있다.
제1 및 제2 STT 스택(110a, 110b)은, 서로 반대 방향(예를 들어, 서로 반대인 z 방향)으로 배치될 수 있다. 또한, 제1 및 제2 STT 스택(110a, 110b)은, 자이언트 스핀 홀 금속(120)과 인접할 수 있다. 자이언트 스핀 홀 금속(120)은, 예를 들어, 베타 탄탈륨(beta tantalum), 백금(platinum), 및/또는 CuBi(copper bismuth) 등의 금속 물질을 포함할 수 있다.
자이언트 스핀 홀 금속(120)을 따르는 제1 및 제2 STT 스택(110a, 110b)은, 이하에서 커플링된 자이언트 스핀 홀 래치(Coupled Giant Spin Hall Latch; CGSHL)(130)로 언급될 수 있다.
자이언트 스핀 홀 금속(120)을 관통하는 충전 전류의 통로는, 자이언트 스핀 홀 효과의 결과로, 상호 보완적인 비휘발성 스핀 상태의 형태로써 제1 및 제2 STT 스택(110a, 110b) 내의 상호 보완적인 바이너리(binary)인 '0'/'1' 또는 '1'/'0' 상태가 동시에 저장되는 것을 유발시킬 수 있다.
몇몇 실시예에서, 비휘발성 데이터 유지 회로(100)는, 제1 및 제2 기록 스위치(200, 202)(예를 들어, MOS 트랜지스터) 및 판독 스위치(204)(예를 들어, MOS 트랜지스터)를 더 포함할 수 있다. 제1 기록 스위치(200), 제2 기록 스위치(202) 및 판독 스위치(204)는, 비휘발성 데이터 유지 회로(130)의 데이터 판독 및 기록을 가능하게 할 수 있다.
제1 및 제2 기록 스위치(200, 202)는, 자이언트 스핀 홀 금속(120)의 양 측 단부에 각각 연결되어 있을 수 있다. 제1 및 제2 기록 스위치(200, 202)는, 상태 인디케이터(16)로부터 선(210)을 통해 수신 받은 슬립 신호(SLEEP)에 응답하여, 비휘발성 데이터 유지 회로(130)에 상호 보완적인 바이너리 상태를 기록할 수 있다.
판독 스위치(204)는 자이언트 스핀 홀 금속(120)의 한 쪽 단부에 연결될 수 있다. 판독 스위치(204)는 상태 인디케이터(16)로부터 선(212)을 통해 수신 받은 웨이크 신호(WAKE)에 응답하여, 저장되어 있던 상호 보완적인 상태를 판독할 수 있다.
비록 도 2에서, 하나의 판독 스위치(204)가 자이언트 스핀 홀 금속(120)의 한 쪽 단부에 연결되어 있는 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 비휘발성 데이터 유지 회로(100)는, 자이언트 스핀 홀 금속(120)의 양 쪽 단부에 각각 연결되어 있는 두 개의 판독 스위치를 포함할 수 있다. 이 때, 두 개의 판독 스위치 각각은, 제1 및 제2 기록 스위치(200, 202) 각각과 연결되어 있을 수 있다.
판독 동작은 또한, 제1 및 제2 비트 라인(218, 220)(BL, BLB)을 전압으로 프리차징(precharging)하는 것과 연관되어 있을 수 있다. 전압은 예를 들어, 공급 전압의 절반(VDD/2)일 수 있다. 공급 전압(VDD)은, 예를 들어, 약 0.6V 내지 약 4V일 수 있다.
제1 및 제2 STT 스택(110a, 110b) 각각은, 프리(free) 층(112a, 112b), 고정 층(114a, 114b), 및 비자성 터널링 배리어 층(116a, 116b)을 포함할 수 있다.
프리 층(112a, 112b)은 자이언트 스핀 홀 금속(120)과 인접할 수 있다. 비자성 터널링 배리어 층(116a, 116b)은 비정질 MgO(magnesium oxide), 및/또는 비정질 알루미늄 산화물 등을 포함할 수 있다. 또한, 비자성 터널링 베리어 층(116a, 116b)은 프리 층(112a, 112b)과 고정 층(114a, 114b)을 분리시킬 수 있다.
프리 층(112a, 112b) 및 고정 층(114a, 114b)은 자성일 수 있다. 몇몇 실시예에서, 고정 층(114a, 114b)의 자기 모멘트(예를 들어, 고정된 자기 모멘트)는, 동일 선상에 있을 수 있다. 또한, 고정 층(114a, 114b)의 자기 모멘트는, 예를 들어, 제1 및 제2 STT 스택(110a, 110b)의 높이 방향 및 자이언트 스핀 홀 금속(120)을 관통하는 충전 전류의 방향과 실질적으로 직교하는, 도 2의 XY 평면 방향의 Y 방향과 같은, 특정 방향으로 고정되어 있을 수 있다. 자기 모멘트는, AFM(antiferromagnetic) 층과 교환 바이어스 상호 작용을 통해 고정될 수 있다.
도 2는 비록, 고정 층(114a, 114b)이 단일층인 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 고정 층(114a, 114b)은 복수의 층을 포함할 수 있다. 예를 들어, 고정 층(114a, 114b)은 SAF(synthetic antiferromagnetic) 층일 수 있다. SAF 층은, 예를 들어, Ru(ruthenium) 등과 같은, 얇은 전도성의 층을 통하고 얇은 전도성 층 사이의 반강자성(antiferromagnetically coupled) 자기 층을 포함할 수 있다.
충전 전류가 자이언트 스핀 홀 금속(120)을 통하여 흐름에 따라(예를 들어, x 방향을 따라 관통), 스핀 전류의 흐름은 직교 방향(예를 들어, +/- z 방향)으로 생성될 수 있다. 이는, 충전 전류 흐름의 방향을 가로지르는 방향(예를 들어, +/- Y 방향)으로 자기 모멘트를 바꿀 수 있는 토크(torque)를 제공할 수 있다. 스핀 전류의 결과는, 자이언트 스핀 홀 효과의 결과로써, 인접한 제1 및 제2 프리 층(112a, 112b)의 자기 방향이 바뀌어 질 수 있다.
제1 및 제2 프리 층(112a, 112b)은 철(Fe), 코발트 철 합금(예를 들어, CoFe), 및/또는 코발트 철 보론 합금(예를 들어, CoFeB) 등을 포함할 수 있다. 제1 및 제2 프리 층(112a, 112b)이 자이언트 스핀 홀 금속(120)을 기준으로 서로 반대 측에 있기 때문에, 제1 프리 층(112a)의 자기 방향은, 제2 프리 층(112b)의 자기 방향과 반대일 수 있다. 예를 들어, 어느 하나의 자기 방향이 -Y 방향이면, 다른 하나의 자기 방향은 +Y 방향일 수 있다.
몇몇 실시예에서, 고정 층(114a, 114b)의 자기 방향은 고정되어 있을 수 있고, 자이언트 스핀 홀 금속(120)을 흐르는 충전 전류 흐름의 결과인 자기장의 영향을 실질적으로 받지 않을 수 있다.
비자성 터널링 배리어 층(116a, 116b)은 프리 층(112a, 112b)의 자기 모멘트(예를 들어, 프리 자기 모멘트)를, 고정 층(114a, 114b)의 고정된 자기 모멘트로부터 자기적으로 고립시키는 역할을 할 수 있다. 또한, 비자성 터널링 배리어 층(116a, 116b)은 프리 자기 모멘트와 고정된 자기 모멘트간에 존재하는 그 어떤 방향성의 차이를 유지시키는 역할을 할 수 있다. 예를 들어, 비자성 터널링 배리어 층(116a, 116b)은, 고정 층(114a, 114b)의 고정된 자기 모멘트가, 프리 층(112a, 112b)의 프리 자기 모멘트의 방향성의 변화로부터 영향을 받는 것을 방지할 수 있다.
외부 자기장이 존재하고 고정 층(114a, 114b)의 자기 모멘트가 +Z 방향 또는 -Z 방향을 향하는 몇몇 실시예에서, 자이언트 스핀 홀 금속(120)을 통해 흐르는 충전 전류는 프리 층(112a, 112b)의 자기 모멘트를 +/- Z 및 -/+ Z 방향으로 각각 바꿀 수 있다.
이하에서 도 3a 내지 4c를 참조하여 본 발명의 몇몇 실시예들에 따른 비휘발성 데이터 유지 회로에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 내용은 생략한다.
도 3a 및 도 4a는 본 발명의 몇몇 실시예들에 따른 자이언트 스핀 홀 래치(130) 내의 상호 보완적인 1/0 상태 및 0/1 상태 각각을 저장하는 프로세스를 도시한 개념적인 다이어그램이다. 도 3b 및 도 4b는 본 발명의 몇몇 실시예들에 따른 프리 층의 폭의 기능으로써, 프리 층(112a, 112b) 내에 유도된 스핀 전류의 시뮬레이션된 비율을 도시한 개념적인 다이어그램이다. 도 3b 및 도 4b는 도 3a 및 도 4a에 도시된 기록 동작과 각각 대응될 수 있다. 도 3c 및 도 4c는 본 발명의 몇몇 실시예들에 따른 상호 보완적인 1/0 상태 및 0/1 상태 각각의 저장 프로세스를 도시한 개념적인 다이어그램이다.
도 3a를 참조하면, 충전 전류(+Jc)가 길이 방향(예를 들어, +X 방향)을 따라 자이언트 스핀 홀 금속(120)을 통하여 흐르는 경우, 자이언트 스핀 홀 효과는 제1 프리 층(112a) 내에 스핀 전류(+Js)를, 예를 들어 +Z 방향을 따라, 생성시킬 수 있다. 스핀 전류(+Js)는, 제1 프리 층(112a)의 자기 방향이, 제1 고정 층(114a)의 자기 방향(예를 들어, +Y 방향)과 실질적으로 동일하고, 실질적으로 평행하게 되도록 유도할 수 있다.
제1 및 제2 프리 층(112a, 112b)이 자이언트 스핀 홀 금속(120)을 기준으로 서로 반대 측에 위치하기 때문에, 동일한 충전 전류(Jc)는, 제2 프리 층(112b) 내에 스핀 전류(-Js)를, 예를 들어, -Z 방향을 따라, 생성시킬 수 있다. 스핀 전류(-Js)는, 제2 프리 층(112b)의 자기 방향이 제1 프리 층(112a)의 자기 방향과 평행하고 반대인 방향이 되도록 유도할 수 있다.
제1 및 제2 고정 층(114a, 114b)이 실질적으로 동일한 방향(예를 들어, +Y 방향)의 자기 방향을 갖기 때문에, 충전 전류(+Jc)는 제2 프리 층(112b) 및 제2 고정 층(114b)의 자기 방향이 역평행(anti-parallel) 되도록 할 수 있다. 여기서, 고정 층(114a, 114b)은 강한 자기적 분극을 갖고, 자기 분극(또는 자기 모멘트)의 포인트로서 행동할 수 있다.
제1 및 제2 프리 층(12a, 112b) 내에 유도된 스핀 전류의 역평행 성질은, 도 3b에 도시되어 있다. 도 3b에서, 선(300)은 자이언트 스핀 홀 금속(120)의 위치를 나타낼 수 있고, 커브(302a, 302b)는 제1 및 제2 프리 층(112a, 112b) 내의 스핀 전류의 크기를 나타낼 수 있다. 도 3b에 도시된 바와 같이, 스핀 전류의 크기는, 넓은 폭(width)에서 낮은 값으로 잦아들기 전에, 프리 층(112a, 112b)의 (Z 방향으로의) 폭을 따라, 특정 지점에서 피크 값에 도달할 수 있다.
따라서, 도 3a에 도시된 바와 같이, 제1 STT 스택(110a)은 평행 구성을 나타내는 반면, 제2 STT 스택(110b)은 역평행 구성을 나타낼 수 있다. 몇몇 실시예들에서, 제1 STT 스택(110a)의 평행 구성은, 바이너리 '1' 상태의 저장을 나타낼 수 있다. 또한, 제2 STT 스택(110b)의 역평행 구성은, 바이너리 '0' 상태의 저장을 나타낼 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다.
예를 들어, 평행 및 역평행 자기 방향은, 각각 바이너리 '0' 상태 및 바이너리 '1' 상태를 나타낼 수도 있다. 따라서, 자이언트 스핀 홀 금속(120)을 통하여 흐르는 충전 전류(+Jc)는, 자이언트 스핀 홀 래치(130)가 동시에 상호 보완적인 상태인 '1' 및 '0'을, 제1 및 제2 STT 스택(110a, 110b) 각각에 저장하는 것을 유도할 수 있다.
도 3c에 도시된 바와 같이, 외부 자기장이 존재하고 고정 층(114a, 114b)의 자기 모멘트가 +Z 방향을 향하는 몇몇 실시예에서, 자이언트 스핀 홀 금속(120)을 +X 방향을 따라 흐르는 충전 전류는, 프리 층(112a, 112b)의 자기 모멘트를 각각 +Z 방향 및 -Z 방향으로 바꿀 수 있다.
도 4a를 참조하면, 충전 전류(-Jc)가 자이언트 스핀 홀 금속(120)을 통하여 도 3a에서의 방향과 반대 방향(예를 들어, -X 방향)을 따라 흐르는 경우, 자이언트 스핀 홀 효과는 제1 프리 층(112a) 내에, 예를 들어 -Z 방향을 따라 흐르는 스핀 전류(-Js)를 생성할 수 있다. 스핀 전류(-Js)는 제1 프리 층(112a)의 자기 방향이 제1 고정 층(114a)의 자기 방향과 실질적으로 평행하고 반대인 방향(예를 들어, -Y 방향)이 되도록 유도할 수 있다.
동일한 충전 전류(-Jc)는 또한, 제2 프리 층(112b) 내에, 예를 들어 +Z 방향을 따라 흐르는 스핀 전류(+Js)를 생성할 수 있다. 스핀 전류(+Js)는 제2 프리 층(112b)의 자기 방향이 제2 고정 층(114b)의 자기 방향과 실질적으로 평행하고 동일한 방향(예를 들어, +Y 방향)이 되도록 유도할 수 있다.
자이언트 스핀 홀 금속(120)을 통하여 흐르는 충전 전류의 방향이 반전되었을 때 프리 층(112a, 112b) 내의 스핀 전류의 방향이 반전되는 것은, 도 4b에 도시되어 있다. 도 3b와 유사하게, 도 4b의 선(400)은 자이언트 스핀 홀 금속(120)의 위치를 나타낼 수 있다. 또한, 커브(402a, 402b)는, 제1 및 제2 프리 층(112a, 112b) 내의 스핀 전류의 크기를 각각 나타낼 수 있다.
도 4c에 도시된 바와 같이, 외부 자기장이 존재하고 고정 층(114a, 114b)의 자기 모멘트가 +Z 방향을 향하는 몇몇 실시예에서, 자이언트 스핀 홀 금속(120)을 통하여 -X 방향을 따라 흐르는 충전 전류는, 프리 층(112a, 112b)의 자기 모멘트를, -Z 방향 및 +Z 방향으로 각각 바꿀 수 있다.
몇몇 실시예들에 따르면, 제1 STT 스택(110a)의 역평행 구성은 바이너리 '0' 상태의 저장에 상응될 수 있고, 제2 STT 스택(110b)의 평행 구성은 바이너리 '1' 상태에 상응될 수 있다. 평행 및 역평행 구성의 유지는 또한, 상호 보완적인 비휘발성 스핀 상태의 유지로도 언급될 수 있다.
따라서, 자이언트 스핀 홀 금속(120)을 통하여 흐르는 충전 전류(-Jc)는, 자이언트 스핀 홀 래치(130)가 상호 보완적인 상태 '0' 및 '1'을, 제1 및 제2 STT 스택(110a, 110b) 각각에 동시에 저장하는 것을 유도할 수 있다.
몇몇 실시예들에 따르면, 제1 및 제2 STT 스택(110a, 110b)은, 자이언트 스핀 홀 금속(120)을 통하여 충전 전류(Jc)가 흐르는 것이 중지된 후라 할지라도, 제1 및 제2 STT 스택(110a, 110b)의 평행 및 역평행 구성을 유지할 수 있다. 자이언트 스핀 홀 래치(130)는, 비휘발성 데이터 유지 회로(100)에 제공되는 파워가 존재하지 않는다 하더라도, 자이언트 스핀 홀 래치(130)의 상호 보완적인 비휘발성 스핀 상태를 유지할 수 있다.
도 1 및 도 2를 다시 참조하면, 데이터 유지 시스템(10)이 파워다운(예를 들어, 파워 오프 또는 절전/하이버네이션 모드인 경우) 되었을 때, 상태 인디케이터(16)는, 선(210)으로 슬립 신호(SLEEP)를 전송할 수 있다. 슬립 신호(SLEEP)는, 제1 및 제2 기록 스위치(200, 202)를 활성화(즉, 턴 온)시킬 수 있다. 제1 및 제2 기록 스위치(200, 202)는, 상호 보완적인 상태 전달 라인(complementary state carrying line)(214, 216)을 통해 입력 래치(12)의 출력 노드와 연결되어 있을 수 있다. 이는, 자이언트 스핀 홀 래치(130)의 기록 동작을 시작시킬 수 있다.
몇몇 실시예에서, 상태 인디케이터(16)는 또한, 선(212)으로 웨이크 신호(WAKE)를 전송하지 않거나 기능을 억제시킴으로써(disabling), 판독 스위치(204)를 불활성화시킬 수 있다. 또한, 제1 및 제2 상태 라인(218, 220)은 동일한 낮은 전압(예를 들어, 그라운드 전압 또는 약 0V)을 수신받을 수 있다.
몇몇 실시예에서, 제1 및 제2 기록 스위치(200, 202) 및 판독 스위치(204)는, NMOS 트랜지스터일 수 있다. 그러나, 스위치들(200, 202, 204)은 또한, 제어 신호가 반전되는 한, PMOS 트랜지스터 등으로 구성될 수 있음을, 통상의 기술자라면 이해할 수 있을 것이다.
몇몇 실시예에서, 상호 보완적인 상태 전달 라인(214, 216)은, 각각 바이너리 데이터 신호(Q, Qb)를 전달할 수 있다. 기록 동작 동안 데이터 신호(Q, Qb)가 바이너리 상태 '1' 및 '0'을 나타내는 경우, 충전 전류(+Jc)는 자이언트 스핀 홀 금속(120)을 통하여 흐를 수 있다. 충전 전류(+Jc)는, 상술한 바와 같이, 제1 및 제2 STT 스택(110a, 110b) 각각이 바이너리 상태 '1' 및 '0'으로 나타낼 수 있는 스핀 비트를 저장하도록 할 수 있다.
이와 유사하게, 데이터 신호(Q, Qb)가 바이너리 비트 '0' 및 '1'을 나타내는 경우, 충전 전류(-Jc)는 자이언트 스핀 홀 금속(120)을 통해 흐를 수 있다. 충전 전류(-Jc)는, 제1 및 제2 STT 스택(110a, 110b) 각각이, 바이너리 상태 '0' 및 '1'로 나타낼 수 있는 스핀 상태를 저장하도록 할 수 있다.
자이언트 스핀 홀 래치(130)는, 파워다운 동안, 입력 래치(12)에 저장되어 있던 상호 보완적인 상태의 유사체이며 대칭인, 상호 보완적인 스핀 상태를 저장할 수 있다. 이는, 상호 보완적인 상태 쌍인 '0'/'1' 또는 '1'/'0'을 저장하는 데에 백 투 백 래치 연결(back-to-back latch connection)이 필요하지 않기 때문에, 비휘발성 데이터 유지 회로(100)의 디자인에서 전체 사용 영역이 감소될 수 있기 때문이다.
몇몇 실시예들에 따르면, 상태 인디케이터(16)는, 상호 보완적인 상태 데이터가 비휘발성 데이터 유지 회로(100)로 전송되면, 제1 기록 트랜지스터(200), 제2 기록 트랜지스터(202) 및 판독 트랜지스터(204)를 불활성화시킬 수 있다. 이는, 0 (또는 실질적으로 0에 가까운) 누설 및 비휘발성 데이터 스토리지 데이터 유지 시스템(10)을 가능하게 할 수 있다.
데이터 유지 시스템(10)에 전원이 다시 인가되거나 웨이크 모드에 진입한 경우, 상태 인디케이터(16)는 선(212)에 웨이크 신호(WAKE)를 전송할 수 있다. 웨이크 신호(WAKE)는, 판독 스위치(204)를 활성화(즉, 턴 온)시킬 수 있다. 판독 스위치(204)의 일단은, 자이언트 스핀 홀 금속(120)에 연결되고, 판독 스위치(204)의 타단은 낮은 전압(예를 들어, 그라운드 전압 또는 약 0V)에 연결되어 있을 수 있다. 이는 자이언트 스핀 홀 래치(130)의 판독 동작을 시작시킬 수 있다.
몇몇 실시예에서, 상태 인디케이터(16)는 또한, 선(210)으로 슬립 신호(SLEEP)를 전송하지 않거나 기능을 억제시킴으로써(disabling), 제1 및 제2 기록 스위치(200, 202)를 불활성화시킬 수 있다.
판독 동작 동안, 제1 및 제2 비트 라인(218, 220)은 동일 또는 실질적으로 동일한 전압을 수신받을 수 있다. 전압은, 실질적으로 공급 전압(VDD) 보다 낮을 수 있다. 예를 들어, 전압은, 약 200mV 내지 약 1V인, 공급 전압(VDD) 보다 낮은 전압일 수 있다.
판독 스위치(204)가 자이언트 스핀 홀 금속(120) 및 낮은 전압(예를 들어, 그라운드 전압 또는 약 0V)과 연결되어 있기 때문에, 전압 차이는, 제1 및 제2 STT 스택(110a, 110b) 중 적어도 어느 하나를 통하는 전류를 생성시킬 수 있는 두 개의 STT 스택(110a, 110b) 각각에 걸쳐, 디벨롭(develop)시킬 수 있다.
제1 STT 스택(110a) 및 제2 STT 스택(110b) 중 어느 하나가 평행 구성 (예를 들어, 바이너리 '1' 상태가 저장되는 경우)을 갖는 경우, 스택은 전도성일 수 있고, 결과 전류는 그 값이 클 수 있으며, 따라서 비트 라인(218 또는 220)에서, 낮은 전압(예를 들어, 0V)으로 전압을 당길 수 있다.
제1 STT 스택(110a) 및 제2 STT 스택(110b) 중 어느 하나가 역평행 구성 (예를 들어, 바이너리 '0' 상태가 저장되는 경우)을 갖는 경우, 스택은 절연체로 기능할 수 있고, 결과 전류는 평행 구성의 결과보다 상당히 낮을 수 있다 (예를 들어, 결과는 거의 0이거나, 무시할 수 있을 정도로 낮을 수 있다.).
몇몇 실시예에서, 평행 구성의 높은 전류는 바이너리 '1' 상태를 나타낼 수 있는 반면, 역평행 구성의 낮은(예를 들어, 실질적으로 낮고 거의 무시할 수 있을 정도의) 전류는 바이너리 '0' 상태를 나타낼 수 있다. 따라서, 판독 동작은, 제1 및 제2 STT 스택(110a, 110b)의 자기 저항(예를 들어, 터널 자기 저항 또는 TMR)의 수단에 의해 수행될 수 있다.
출력 래치(14)는 웨이크 시간(예를 들어, 상태 인디케이터(16)로부터의 웨이크 신호(WAKE)에 응답하여)에, 제1 및 제2 비트 라인(218, 220)을 통해 제1 및 제2 STT 스택(110a, 110b)의 출력을 판독할 수 있다. 몇몇 실시예들에 따르면, 판독 동작은 높은 판독 노이즈 마진을 야기시키도록 수행될 수 있다.
데이터 유지 시스템(10)의 기록 및 판독 동작은, 상태의 휘발성 전하 전이(transition)를 위한 비휘발성 스핀을 위해, 심리스(seamless) 휘발성 전하를 가능하게 할 수 있다.
몇몇 실시예들에 따르면, 자이언트 스핀 홀 래치(130)는 낮은 동적 전원 기록 및 매우 빠르고 낮은 에러율 판독에 대해 최적화되어 있을 수 있다. 자이언트 스핀 홀 래치(130)가 판독 및 기록 경로를 분리시킴에 따라(다시 말해서, 기록 및 판독 전류는 각각 X 방향 및 Z 방향을 따라 흐를 수 있다), 몇몇 실시예에서, 판독 속도는, 기록 동작 보다 빠를 수 있다. 이는 자이언트 스핀 홀 금속(120)이, 제1 및 제2 STT 스택(110a, 110b)의 높은 자기 저항 때문에 빠른 판독에 최적화되어 있는 제1 및 제2 STT 스택(110a, 110b)과 연결되어 있지 않기 때문에 달성될 수 있다.
기록 동작은 충전 전류의 열 배 이상인 스핀 전류를 야기시킬 수 있는 자이언트 스핀 홀 금속(120) 내의 높은 스핀 홀 각도로 인해, 낮은 동적 에너지를 소모할 수 있다. 여기서, 자이언트 스핀 홀 금속(120)의, 예를 들어, 물질 및/또는 차원은 기록 에너지 및 효율성을 결정할 수 있다.
몇몇 실시예들에 따르면, 높은 스핀 홀 각도는 낮은 동적 에너지 소모를 야기시킬 수 있다. 몇몇 실시예들에 따르면, 동적 에너지 소모는, 기록 동작 당 약 0.1 fJ 내지 약 100 fJ일 수 있다.
낮은 동적 에너지 기록, (빠른 파워 온 시퀀스로 전환할 수 있는) 빠른 판독, 및 누설이 0인 데이터 스토리지는, 마이크로프로세서 파워 게이팅 뿐만 아니라 다른 어플리케이션에도 매우 적합한, 비휘발성, 높은 노이즈 마진 데이터 유지 회로(즉, 섀도우 유지 래치)(100)를 만들 수 있다.
몇몇 실시예에서, 제1 및 제2 STT 스택(110a, 110b)은, 예를 들어, 금속 층(M0)과 금속 층(M2) 사이와 같은, 인터커넥트(interconnect) 금속 층 내에 형성될 수 있다. 또한, 제1 및 제2 STT 스택(110a, 110b)은 NMOS 트랜지스터일 수 있는, 판독 스위치, 제1 기록 스위치 및 제2 기록 스위치와 연결될 수 있다.
본 발명의 몇몇 실시예들은, CMOS 전공정 완료 후에, 금속 층(M0)까지 이어질 수 있는 추가적인 공정 단계가 추가될 수 있다. 공정은 각 비휘발성 데이터 유지 회로(100)를 위한 세 개의 NMOS 트랜지스터의 제조 공정을 포함할 수 있다. 비트 라인(220)은, 금속 층(M0)에 형성될 수 있다. 금속 층(M0)을 너머, 비휘발성 데이터 유지 회로(100)의 제조를 위해 지정된 영역은 개방될 수 있고, 다른 영역들은 마스크가 제거될 수 있다.
제2 STT 스택(110b)은 도 2에 도시된 바와 같이, 금속 층(M0) 상과 금속 층(M1) 아래에 -Z 방향으로 형성될 수 있다. 자이언트 스핀 홀 금속(120)은, 금속 층(M1)에 형성될 수 있다. 제1 STT 스택(110a)은 제2 STT 스택(110b)과 동일할 수 있다. 또한, 제1 STT 스택(110a)은, 금속 층(M1)과 금속 층(M2) 사이에, +Z 방향으로, 자이언트 스핀 홀 금속(120) 상에 형성될 수 있다. 비트 라인(218)은 금속 층(M2)에 형성될 수 있다. 따라서, 전체 자이언트 스핀 홀 래치(130) 및 이와 연관된 금속 연결들은, BEOL(Back End Of Line) 공정에서, 면적 오버헤드(overhead)를 감소시키면서 구현될 수 있다.
이하에서 도 5를 참조하여 본 발명의 몇몇 실시예들에 따른 비휘발성 데이터 유지 회로의 동작에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 5는 본 발명의 몇몇 실시예들에 따라, 파워다운 시, 휘발성 데이터 래치(120)의 상호 보완적인 휘발성 전하 상태를 유지하는 프로세스(S500)를 도시한 순서도이다.
도 5를 참조하면, 단계(S502)에서, 비휘발성, 높은 노이즈 마진 데이터 유지 회로(100)는, 상태 인디케이터(16)로부터 파워다운 모드의 시작을 나타내는 슬립 신호(SLEEP)를 수신 받을 수 있다.
단계(S504)에서, 수신된 슬립 신호(SLEEP)에 응답하여, 기록 스위치 (예를 들어, 제1 기록 스위치(200)와 제2 기록 스위치(202) 모두)는, 자이언트 스핀 홀 금속(120)을 통해 휘발성 데이터 래치(12)로부터 충전 전하를 수신 받기 위해, 자이언트 스핀 홀 래치(130)의 휘발성 데이터 래치(120)의 출력 노드와, 자이언트 스핀 홀 금속(120)의 양 쪽 단부를 연결할 수 있다. 판독 스위치(204)는 수신된 슬립 신호(SLEEP)에 응답하여, 자이언트 스핀 홀 금속(120)과 낮은 전압 (예를 들어, 그라운드 전압 또는 약 0V)간의 연결을 끊을 수 있다.
단계(S506)에서, 수신된 슬립 신호(SLEEP)에 응답하여, 연결된 자이언트 스핀 홀 래치(130)는 휘발성 데이터 래치로부터 수신된 충전 전류에 응답하여, 휘발성 데이터 래치(12)의 상호 보완적인 휘발성 전하 상태에 상응하는, 상호 보완적인 비휘발성 스핀 상태를 생성 및 저장할 수 있다.
이하에서, 도 6을 참조하여 본 발명의 몇몇 실시예들에 따른 비휘발성 데이터 유지 회로의 동작에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 것은 생략한다.
도 6은 본 발명의 몇몇 실시예들에 따른, 파워 온 시 휘발성 데이터 래치(12)의 상호 보완적인 휘발성 전하 상태를 다시 저장하는 프로세스(S600)를 설명하기 위한 순서도이다.
도 6을 참조하면, 단계(S602)에서, 비휘발성, 높은 노이즈 마진 데이터 유지 회로(100)는, 상태 인디케이터(16)로부터 파워 업 모드의 시작을 나타내는 웨이크 신호(WAKE)를 수신 받을 수 있다.
단계(S604)에서, 수신된 웨이크 신호(WAKE)에 응답하여, 판독 스위치(204)는 자이언트 스핀 홀 래치(130)의 자이언트 스핀 홀 금속(120)을 낮은 전압 (예를 들어, 그라운드 전압 또는 약 0V)과 연결시킬 수 있다.
단계(S606)에서, 수신된 웨이크 신호(WAKE)에 응답하여, 자이언트 스핀 홀 래치(130)에 차이가 있는 전압(예를 들어, 판독 전압)을 공급하기 위해, 자이언트 스핀 홀 금속(120)과 인접하지 않은 자이언트 스핀 홀 래치(130)의 제1 및 제2 STT 스택(110a, 110b)의 양 단부(예를 들어, 선 (218, 220))가 연결될 수 있다. 제1 및 제2 기록 스위치(200, 202)는, 자이언트 스핀 홀 금속(120)과, 휘발성 데이터 래치(12)의 출력 노드 간의 연결을 끊을 수 있다.
단계(S608)에서, 수신된 웨이크 신호(WAKE)에 응답하여, 자이언트 스핀 홀 래치(130)는 공급되는 차이가 있는 전압 (예를 들어, 판독 전압)에 응답하여, 제1 및 제2 STT 스택(110a, 110b) 내에 저장되어 있는 상호 보완적인 비휘발성 스핀 상태에 상응하는, 차동(differential) 충전 전류 신호를 생성할 수 있다.
이하에서 도 7을 참조하여 본 발명의 몇몇 실시예들에 따른 비휘발성 데이터 유지 회로에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 7은 본 발명의 몇몇 실시예들에 따른 제1 STT 스택(110a)과 자이언트 스핀 홀 금속(120)의 단면도이다. 도 7에는 제2 STT 스택(110b)을 도시하지 않았으나, 본 발명의 몇몇 실시예들에 따르면 제2 STT 스택(110b)은 제1 STT 스택(110a)과 실질적으로 동일할 수 있다.
도 7을 참조하면, 몇몇 실시예들에서, 제1 STT 스택(110a)은 전이 금속 층(111a) 및 반강자성 층(117a)을 포함할 수 있다. 전이 금속 층(111a)은, 자이언트 스핀 홀 금속(120)과 프리 층(112a) 사이에 배치될 수 있다. 반강자성 층(117a)은 고정 층(114a) 상에 배치될 수 있다.
전이 금속 층(111a)은, 예를 들어, 하프늄(Hf)을 포함할 수 있다. 자이언트 스핀 홀 금속(120)은, 예를 들어, 백금(Pt)을 포함할 수 있다. 반강자성 층(117a)은, 예를 들어, 백금 망간 합금(PtMn)을 포함할 수 있다.
몇몇 실시예들에 따르면, 프리 층(114a)은 참조 층(122a), 핀 층(pinned layer)(124a) 및 비자성 전도 층(126a)을 포함할 수 있다. 핀 층(124a)은, 비자성 전도 층(126a)을 사이에 두고, 반강자성적으로 참조 층(122a)과 연결되어 있을 수 있다.
참조 층(122a)은, 예를 들어, CoFeB 합금을 포함할 수 있다. 핀 층(124a)은, 예를 들어, CoFeB를 포함할 수 있다. 비자성 전도 층(126a)은, 예를 들어, 탄탈륨(Ta), 및/또는 루테늄(Ru) 등을 포함할 수 있다.
몇몇 실시예에서, 자이언트 스핀 홀 금속(120)의 두께 (예를 들어, Z 방향을 따르는 높이)는, 약 1nm 내지 약 10nm (예를 들어, 약 4nm)일 수 있다. 전이 금속 층(111a)의 두께는, 예를 들어, 약 1nm 내지 약 4nm (예를 들어, 약 1nm) 일 수 있다. 프리 층(112a)의 두께는, 예를 들어, 약 1nm 내지 약 5nm (예를 들어, 약 1nm) 일 수 있다. 비자성 터널링 배리어 층(116a)의 두께는, 예를 들어, 약 1nm 내지 약 2nm (예를 들어, 약 1nm) 일 수 있다. 참조 층(122a) 및 핀 층(124a)의 두께는, 예를 들어, 약 4nm 내지 약 10nm (예를 들어, 약 4nm)일 수 있다. 비자성 전도 층(126a)의 두께는, 예를 들어, 약 0.4nm 내지 약 1nm (예를 들어, 약 0.4nm)일 수 있다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
나아가, 층이 두 개의 층 "사이(between)"에 배치되는 것은, 두 개의 층 사이일 수 있고, 하나 이상의 중간 층이 존재할 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에 개시된 발명의 실시예들에 따른 데이터 유지 회로 및/또는 임의의 다른 연관된 장치나 구성요소들은, 적합한 하드 웨어, 펌 웨어(예를 들어, 응용 집적 회로(application-specific integrated circuit), 소프트웨어 또는 적합한 소프트 웨어, 펌 웨어 및 하드 웨어의 조합으로 구현될 수 있다. 예를 들어, 데이터 유지 시스템의 다양한 구성요소들은, 하나의 집적 회로(IC) 칩 또는 별개의 집적 회로 칩 상에 형성될 수 있다.
나아가, 데이터 유지 시스템의 다양한 구성요소들은, 연성 인쇄 회로 필름, TCP(tape carrier package), 인쇄회로기판(PCB), 또는 동일한 기판 상에 형성되거나 구현될 수 있다. 나아가, 데이터 유지 시스템의 다양한 구성요소들은, 컴퓨터 프로그램 지시사항을 실행하고, 본 명세서에 개시된 다양한 기능들을 수행하기 위해 다른 시스템 구성요소들과 상호 작용하는, 하나 이상의 프로세서에서 실행되는 프로세스 또는, 하나 이상의 컴퓨팅 장치에서 실행되는 스레드(thread)일 수 있다.
본 명세서에 개시된 X 축, Y 축 및 Z 축은, 직각좌표계의 세 개의 축에 제한되는 것은 아니고, 이와 다르게 해석될 수 있음은 물론이다. 예를 들어, X 축, Y 축 및 Z 축은, 하나의 축과 다른 하나의 축이 직교할 수 있다. 또는, 예를 들어, X 축, Y 축 및 Z 축은 서로 직교하지 않는, 서로 다른 방향을 나타내는 것일 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
12: 입력 래치 16: 입력 인디케이터
130: 자이언트 스핀 홀 래치 200, 202: 기록 스위치
204: 판독 스위치

Claims (20)

  1. 외부 래치로부터 수신된 충전 전류에 응답하여, 상기 외부 래치의 상호 보완적인 휘발성 전하 상태에 상응하는 상호 보완적인 비휘발성 스핀 상태(spin state)를 생성 및 저장하는 자이언트 스핀 홀 래치로, 판독 전압의 적용에 응답하여, 상기 상호 보완적인 비휘발성 스핀 상태에 상응하는 차동 충전 전류 신호(differential charge current signal)를 생성하는 자이언트 스핀 홀 래치;
    상기 자이언트 스핀 홀 래치와 연결되고, 슬립 신호(sleep signal)에 응답하여 상기 외부 래치에서 상기 자이언트 스핀 홀 래치로의 상기 충전 전류의 흐름을 선택적으로 가능하게 하는 기록 스위치; 및
    상기 자이언트 스핀 홀 래치와 연결되고, 상기 자이언트 스핀 홀 래치에 대한 상기 판독 전압의 적용을 선택적으로 가능하게 하는 판독 스위치를 포함하는 비휘발성 데이터 유지 회로.
  2. 제 1항에 있어서,
    상기 회부 래치로부터의 상기 충전 전류는, 상기 외부 래치의 상기 상호 보완적인 휘발성 전하 상태에 상응하는 비휘발성 데이터 유지 회로.
  3. 제 1항에 있어서,
    상기 자이언트 스핀 홀 래치는,
    상기 기록 스위치 및 상기 판독 스위치와 연결되고, 상기 외부 래치의 상기 충전 전류가 흐르는 자이언트 스핀 홀 금속;
    상기 자이언트 스핀 홀 금속의 제1 면에 배치되는 제1 STT(Spin Transfer Torque) 스택; 및
    상기 자이언트 스핀 홀 금속의 상기 제1 면과 마주보는 제2 면에 배치되는 제2 STT 스택을 포함하고,
    상기 제1 및 제2 STT 스택 각각은, 상기 자이언트 스핀 홀 금속이 연장되는 방향과 수직인 방향을 따라 연장되고, 상기 상호 보완적인 비휘발성 스핀 상태를 생성 및 저장하는 비휘발성 데이터 유지 회로.
  4. 제 3항에 있어서,
    상기 기록 스위치는 제1 및 제2 기록 스위치를 포함하고,
    상기 제1 기록 스위치는 상기 자이언트 스핀 홀 금속의 일측 단부와, 상기 외부 래치의 제1 출력을 연결하고,
    상기 제2 기록 스위치는 상기 자이언트 스핀 홀 금속의 타측 단부와, 상기 외부 래치의 제2 출력을 연결하는 비휘발성 데이터 유지 회로.
  5. 제 3항에 있어서,
    상기 자이언트 스핀 홀 금속은, 탄탈륨, 백금, 구리 비스무트(copper bismuth) 및 그들의 조합을 포함하는 비휘발성 데이터 유지 회로.
  6. 제 3항에 있어서,
    상기 자이언트 스핀 홀 금속을 통하여 흐르는 상기 충전 전류에 응답하여,
    상기 제1 STT 스택은 평행 구성을 갖는 자기 모멘트를 나타내고,
    상기 제2 STT 스택은 역평행 구성을 갖는 자기 모멘트를 나타내고,
    상기 제1 및 제2 STT 스택 각각은, 상기 비휘발성 데이터 유지 회로에 전원이 공급되지 않더라도, 상기 평행 구성 및 상기 역평행 구성 각각을 유지하는 비휘발성 데이터 유지 회로.
  7. 제 6항에 있어서,
    상기 제1 STT 스택의 상기 평행 구성 및 상기 제2 STT 스택의 상기 역평행 구성은, 상기 제1 및 제2 STT 스택의 상기 상호 보완적인 비휘발성 스핀 상태의 저장에 상응하는 비휘발성 데이터 유지 회로.
  8. 제 3항에 있어서,
    상기 제1 및 제2 STT 스택 각각은,
    자성 물질을 포함하고, 자이언트 스핀 홀 효과에 기초하여 상기 자이언트 스핀 홀 금속을 통해 흐르는 상기 충전 전류에 상응하는 스핀 전류에 반응하고, 생성된 상기 스핀 전류가 흐르는 방향과 수직인 프리 자기 모멘트를 생성하는 프리 층;
    자기 물질을 포함하고, 상기 자이언트 스핀 홀 금속을 통해 흐르는 상기 충전 전류의 결과인 자기장에 의한 영향을 받지 않고 고정된 자기 모멘트를 생성하는 고정 층; 및
    상기 프리 층과 상기 고정 층 사이에 배치되고, 상기 고정 층의 상기 고정된 자기 모멘트로부터 상기 프리 층의 상기 프리 자기 모멘트를 자기적으로 고립시키고, 상기 프리 자기 모멘트 및 상기 고정된 자기 모멘트의 방향의 차이를 유지시키는 비자성 층을 포함하는 비휘발성 데이터 유지 회로.
  9. 제 8항에 있어서,
    상기 제1 STT 스택의 상기 프리 자기 모멘트는, 상기 제2 STT 스택의 상기 고정된 자기 모멘트와 평행한 비휘발성 데이터 유지 회로.
  10. 제 8항에 있어서,
    상기 자이언트 스핀 홀 금속을 통해 흐르는 상기 충전 전류에 응답하여,
    상기 제1 STT 스택의 프리 층은, 대응되는 상기 고정 층의 상기 고정된 자기 모멘트와 평행한 제1 프리 자기 모멘트를 생성하고,
    상기 제2 STT 스택의 프리 층은, 대응되는 상기 고정 층의 상기 고정된 자기 모멘트와 역평행한 제2 프리 자기 모멘트를 생성하는 비휘발성 데이터 유지 회로.
  11. 제 8항에 있어서,
    상기 비자성층은 하나 이상의 결정질 산화 마그네슘(MgO) 및 비정질 알루미늄 산화물을 포함하고,
    상기 제1 STT 스택의 프리 층 및 상기 제2 STT 스택의 프리 층은, 하나 이상의 CoFeB 합금, 철 및 CoFe 합금을 포함하는 비휘발성 데이터 유지 회로.
  12. 제 8항에 있어서,
    상기 제1 및 제2 STT 스택의 고정 층 각각은, 합성 반강자성 층(synthetic antiferromagnetic layer)을 포함하는 비휘발성 데이터 유지 회로.
  13. 제 12항에 있어서,
    상기 합성 반강자성 층은, 전도 층을 사이에 두고, 상기 전도 층을 통해 반강자성적으로 연결되는 복수의 자기 층을 포함하는 비휘발성 데이터 유지 회로.
  14. 제 1항에 있어서,
    상기 자이언트 스핀 홀 래치는, 상기 비휘발성 데이터 유지 회로에 전원이 공급되지 않는 경우에, 상기 상호 보완적인 비휘발성 스핀 상태를 계속적으로 저장하는 비휘발성 데이터 유지 회로.
  15. 상호 보완적인 휘발성 전하 상태를 저장하는 제1 휘발성 데이터 래치;
    전원 모드에 기초하여, 슬립 신호(sleep signal) 및 웨이크 신호(wake signal)를 생성하는 상태 인디케이터(indicator);
    상기 제1 휘발성 데이터 래치로부터 수신된 충전 전류에 응답하여, 상기 제1 휘발성 데이터 래치의 상기 상호 보완적인 휘발성 전하 상태에 상응하는 상호 보완적인 비휘발성 스핀 상태를 생성 및 저장하고, 판독 전압의 적용에 응답하여 상기 상호 보완적인 비휘발성 스핀 상태에 상응하는 차동 충전 전류 신호(differential charge current signal)를 생성하는 자이언트 스핀 홀 래치, 상기 슬립 신호에 응답하여 상기 제1 휘발성 데이터 래치에서 상기 자이언트 스핀 홀 래치로의 상기 충전 전류의 흐름을 선택적으로 가능하게 하는 기록 스위치, 및 상기 웨이크 신호에 응답하여 상기 자이언트 스핀 홀 래치에 대한 상기 판독 전압의 적용을 선택적으로 가능하게 하는 판독 스위치를 포함하는 비휘발성 데이터 유지 회로; 및
    파워 온(power on) 상태에서, 상기 비휘발성 데이터 유지 회로로부터 상기 상호 보완적인 비휘발성 스핀 상태를 판독하는 제2 휘발성 데이터 래치를 포함하는 데이터 유지 시스템.
  16. 제 15항에 있어서,
    상기 제1 휘발성 데이터 래치는, 파워 온 상태일 때만 상호 보완적인 휘발성 상태를 저장하고,
    상기 제1 및 제2 휘발성 데이터 래치는 동일한 것인 데이터 유지 시스템.
  17. 상태 인디케이터로부터 파워다운 모드의 시작을 나타내는 슬립 신호를 수신 받고,
    수신된 상기 슬립 신호에 응답하여, 기록 스위치를 통해, 자이언트 스핀 홀 래치의 자이언트 스핀 홀 금속의 양 단부에 휘발성 데이터 래치의 출력 노드를 연결하여, 상기 자이언트 스핀 홀 금속을 통해 상기 휘발성 데이터 래치로부터 충전 전류를 수신 받고,
    상기 휘발성 데이터 래치로부터 수신 받은 상기 충전 전류에 응답하여, 상기 자이언트 스핀 홀 래치가 상기 휘발성 데이터 래치의 상호 보완적인 휘발성 전하 상태에 상응하는 상호 보완적인 비휘발성 스핀 상태를 생성 및 저장하는 것을 포함하는 데이터 유지 방법.
  18. 제 17항에 있어서,
    수신된 상기 슬립 신호에 응답하여 판독 스위치를 통해, 상기 자이언트 스핀 홀 금속과 전압과의 연결을 끊는 것을 더 포함하는 데이터 유지 방법.
  19. 상태 인티케이터로부터 파워업 모드의 시작을 나타내는 웨이크 신호를 수신 받고,
    수신된 상기 웨이크 신호에 응답하여 기록 스위치를 통해, 자이언트 스핀 홀 래치의 자이언트 스핀 홀 금속을 전압과 연결하고,
    상기 자이언트 스핀 홀 금속과 인접하지 않은 상기 자이언트 스핀 홀 래치의 제1 및 제2 STT(spin transfer torque) 스택의 단부를 판독 전압과 연결하고,
    상기 판독 전압의 적용에 응답하여, 상기 제1 및 제2 STT 스택 내에 저장된 상호 보완적인 비휘발성 스핀 상태에 상응하는 차동 충전 전류 신호를 생성하는 데이터 유지 방법.
  20. 제 19항에 있어서,
    제1 및 제2 기록 스위치를 통해, 휘발성 데이터 래치의 출력 노드와 상기 자이언트 스핀 홀 금속간의 연결을 끊는 것을 더 포함하는 데이터 유지 방법.
KR1020160148746A 2016-01-08 2016-11-09 비휘발성 데이터 유지 회로, 데이터 유지 시스템 및 그 방법 KR102378050B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662276690P 2016-01-08 2016-01-08
US62/276,690 2016-01-08
US15/265,825 US9805795B2 (en) 2016-01-08 2016-09-14 Zero leakage, high noise margin coupled giant spin hall based retention latch
US15/265,825 2016-09-14

Publications (2)

Publication Number Publication Date
KR20170083480A true KR20170083480A (ko) 2017-07-18
KR102378050B1 KR102378050B1 (ko) 2022-03-23

Family

ID=59276290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160148746A KR102378050B1 (ko) 2016-01-08 2016-11-09 비휘발성 데이터 유지 회로, 데이터 유지 시스템 및 그 방법

Country Status (4)

Country Link
US (1) US9805795B2 (ko)
KR (1) KR102378050B1 (ko)
CN (1) CN106960682B (ko)
TW (1) TWI711037B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190029407A (ko) * 2017-09-11 2019-03-20 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170691B2 (en) * 2016-01-28 2019-01-01 SK Hynix Inc. Electronic device and method for fabricating the same
EP3549182A4 (en) * 2016-12-05 2020-04-22 INTEL Corporation QUATERNARY SPIN HALL STORAGE
JP6434103B1 (ja) * 2017-09-20 2018-12-05 株式会社東芝 磁気メモリ
JP6542319B2 (ja) * 2017-09-20 2019-07-10 株式会社東芝 磁気メモリ
US10790002B2 (en) * 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US11250896B2 (en) * 2019-06-23 2022-02-15 Purdue Research Foundation Valley spin hall effect based non-volatile memory
US11101320B2 (en) * 2019-10-22 2021-08-24 Samsung Electronics Co., Ltd System and method for efficient enhancement of an on/off ratio of a bitcell based on 3T2R binary weight cell with spin orbit torque MJTs (SOT-MTJs)
US11145348B1 (en) * 2020-05-11 2021-10-12 Globalfoundries U.S. Inc. Circuit structure and method for memory storage with memory cell and MRAM stack
US11844287B2 (en) * 2020-05-20 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150036415A1 (en) * 2013-07-30 2015-02-05 Commissariat à l'Energie Atomique et aux Energies Alternatives Non-volatile memory cell

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339818B2 (en) * 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
US8125040B2 (en) 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
US7961502B2 (en) * 2008-12-04 2011-06-14 Qualcomm Incorporated Non-volatile state retention latch
JP5794892B2 (ja) * 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
FR2976712B1 (fr) 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
WO2013172065A1 (ja) * 2012-05-18 2013-11-21 独立行政法人科学技術振興機構 記憶回路
CN104704564B (zh) 2012-08-06 2017-05-31 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
US20140149773A1 (en) 2012-11-29 2014-05-29 Agency For Science, Technology And Research Latch circuit and data processing system
US9207750B2 (en) * 2012-12-14 2015-12-08 Intel Corporation Apparatus and method for reducing leakage power of a circuit
CN103887425B (zh) * 2012-12-21 2019-01-29 三星电子株式会社 磁性结和磁存储器以及用于提供磁性结的方法
TWI622048B (zh) * 2013-03-14 2018-04-21 三星電子股份有限公司 使用自旋軌道交互式切換之雙磁性隧道接面及其記憶體
US9007866B2 (en) * 2013-04-23 2015-04-14 Tessera Inc. Retention optimized memory device using predictive data inversion
US9142293B2 (en) * 2013-09-10 2015-09-22 Kabushiki Kaisha Toshiba Resistance change type memory
US20150145575A1 (en) * 2013-11-27 2015-05-28 Qualcomm Incorporated Spintronic logic gates employing a giant spin hall effect (gshe) magnetic tunnel junction (mtj) element(s) for performing logic operations, and related systems and methods
US9805790B2 (en) * 2013-12-05 2017-10-31 Intel Corporation Memory cell with retention using resistive memory
US9384812B2 (en) 2014-01-28 2016-07-05 Qualcomm Incorporated Three-phase GSHE-MTJ non-volatile flip-flop
JP6288643B2 (ja) * 2014-03-20 2018-03-07 国立大学法人東北大学 不揮発性ラッチ回路
US9240799B1 (en) * 2014-11-04 2016-01-19 Regents Of The University Of Minnesota Spin-based logic device
CN104715791A (zh) * 2015-03-30 2015-06-17 山东华芯半导体有限公司 一种基于rram的非易失性sram存储单元

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150036415A1 (en) * 2013-07-30 2015-02-05 Commissariat à l'Energie Atomique et aux Energies Alternatives Non-volatile memory cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190029407A (ko) * 2017-09-11 2019-03-20 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN106960682A (zh) 2017-07-18
TW201725585A (zh) 2017-07-16
TWI711037B (zh) 2020-11-21
US20170200499A1 (en) 2017-07-13
KR102378050B1 (ko) 2022-03-23
US9805795B2 (en) 2017-10-31
CN106960682B (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
KR102378050B1 (ko) 비휘발성 데이터 유지 회로, 데이터 유지 시스템 및 그 방법
KR102306223B1 (ko) 제로 트랜지스터 횡전류 양방향 비트 셀
GB2523934B (en) Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
Sakimura et al. MRAM cell technology for over 500-MHz SoC
US7633796B2 (en) Storage element and memory
US20040017639A1 (en) High-stability low-offset-field double-tunnel-junction sensor
US8879307B2 (en) Magnetoresistive device and nonvolatile memory with the same
TW201543478A (zh) 高密度低功率混合巨大自旋霍爾效應之自旋力矩轉移（ｇｓｈｅ－ｓｔｔ）之磁阻隨機存取記憶體
US9105831B2 (en) Nonvolatile magnetic element and nonvolatile magnetic device
JP6260873B2 (ja) 磁壁移動型メモリセル及びその初期化処理方法
US8391053B2 (en) Magnetic memory with a thermally assisted writing procedure and reduced writing field
CN110544499B (zh) 静态随机存取存储器结构
US7646635B2 (en) Data reading circuit of toggle magnetic memory
Sarkar et al. VG-SOT MRAM design and performance analysis
Kang et al. Complementary spintronic logic with spin Hall effect-driven magnetic tunnel junction
Bishnoi et al. Fault tolerant non-volatile spintronic flip-flop
US7372723B1 (en) State save-on-power-down using GMR non-volatile elements
Ran et al. Read disturbance issue for nanoscale STT-MRAM
CN112201745B (zh) 一种低功耗的磁性随机存储器及其写入、读取方法
Salehi et al. BGIM: Bit-Grained Instant-on Memory Cell for Sleep Power Critical Mobile Applications
US6972988B1 (en) State save-on-power-down using GMR non-volatile elements
Wang et al. A Novel 15T-4MTJ based Non-volatile Ternary Content-Addressable Memory Cell for High-Speed, Low-Power and High-Reliable Search Operation
Deng et al. Spin-Orbit Torque Nonvolatile Flip-Flop Designs
Shreya et al. Low restoration-energy differential spin Hall effect MRAM for high-speed nonvolatile SRAM application
Katti et al. Attractive magnetic memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant