CN106847771A - 具有天线的半导体封装及其制作方法 - Google Patents

具有天线的半导体封装及其制作方法 Download PDF

Info

Publication number
CN106847771A
CN106847771A CN201610143067.XA CN201610143067A CN106847771A CN 106847771 A CN106847771 A CN 106847771A CN 201610143067 A CN201610143067 A CN 201610143067A CN 106847771 A CN106847771 A CN 106847771A
Authority
CN
China
Prior art keywords
antenna
semiconductor packages
substrate
pcb
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610143067.XA
Other languages
English (en)
Other versions
CN106847771B (zh
Inventor
邓德生
沈家贤
张书玮
黄冠智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cyntec Co Ltd
Qiankun Science and Technology Co Ltd
Original Assignee
Qiankun Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qiankun Science and Technology Co Ltd filed Critical Qiankun Science and Technology Co Ltd
Publication of CN106847771A publication Critical patent/CN106847771A/zh
Application granted granted Critical
Publication of CN106847771B publication Critical patent/CN106847771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

一种具有天线的半导体封装及其制作方法，半导体封装包括一基板；多个的接脚垫片、一射频垫片、一半导体元件、一第一SMD元件、一封装材、一PCB天线及一第一导电焊料。射频垫片用以接收或传送一射频信号，并且置于基板的顶侧。第一SMD元件安装于射频垫片。封装材设置于基板的顶侧，并覆盖半导体元件及第一SMD元件。PCB天线设置于封装材上。其中导电焊料与第一SMD元件彼此堆叠，且设置于射频垫片与PCB天线的一馈给结构间。通过调整PCB天线与无线功能电路间的隔离度，来轻易地减少或精确地控制该半导体封装的LO泄漏。更具体而言，使用共形天线结构的半导体封装的高度可以进一步减小，并制造出具有天线的半导体封装，以降低成本且有较佳的生产良品率。

Description

具有天线的半导体封装及其制作方法
技术领域
本发明是关于一种半导体封装及其制作方法，尤其是关于一种具有天线的半导体封装及其制作方法。
背景技术
无线通信装置，例如可穿戴点销售终端(point-of-sale、POS)，需要天线及具有多个无线元件(例如具有RF通信功能的无线IC)的无线功能电路，用以处理、传送及接收RF信号。一般而言，无线通信装置所包含的天线及无线功能电路，分别设置在系统电路板的不同部分。依据已知技法，天线及无线功能电路是分开制造，而且于被放置在系统电路板后彼此电连接。增加了制造成本，而且，已知技法很难完成小巧的产品设计。
再者，由于RF信号为高频信号，因此容易发生电磁干扰(electromagneticinterference,EMI)或本地振荡泄漏(local oscillator leakage,LO泄漏)。电磁干扰或本地振荡泄漏可能会中断、阻碍或以其他方式降低或限制电路的有效性能。如本领域已知的，可以使用电磁干扰遮蔽框覆盖系统电路板，来实现电磁干扰保护。
因此，无线通信装置设计必须考虑到天线和无线功能电路的无线元件的配置。然而，无线通信装置没有形成模块或封装，而且无线功能电路的多个无线元件被设计成设置在系统电路板上。众所皆知，每一个无线通信装置，其系统电路板的层数、厚度或材料会相异。因此，为了达到相同的无线性能，其中一个无线通信装置中天线、电路布局(layout)及无线功能电路的多个无线元件等配置设计，不能够共通性地套用到其他的无线通信装置，每一个无线通信装置都要重新设计。
发明内容
本发明一目的在于，提供一种半导体封装且可以视为一个封装元件，能够共通性地应用于一般的无线通信装置的系统电路板，并且可以通过调整PCB天线和无线功能电路间的隔离度，来轻易地减少或精确地控制本地振荡泄漏。
依据本发明一态样，一种半导体封装包括：一基板，具有一顶侧及一底侧；多个的接脚垫片，设置在该基板的该底侧；一射频垫片，架构为接收或传送一射频信号，并且置于该基板的该顶侧；一半导体元件，安装于该基板的该顶侧；一第一表面安装装置元件，安装于该射频垫片；一封装材，设置于该基板的该顶侧，用以覆盖该半导体元件及该第一表面安装装置元件；一印刷电路板天线，设置于该封装材上；及一第一导电焊料，设置于该封装材上，其中该第一导电焊料与该第一表面安装装置元件彼此堆叠，且设置于该射频垫片与该印刷电路板天线的一馈给结构(feeding structure)间。
依据本发明一态样，一种制造具有一天线的一半导体封装的方法，包括以下步骤。提供一基板。将一半导体元件和至少一第一SMD元件设置在基板上。在基板上形成一封装材。在封装材中形成至少一个开口，以暴露出第一SMD元件。在封装材的一顶表面上形成一共形天线。
本发明的实施例揭示一种具有天线的半导体封装。该具创造性的半导体封装使用了设置在封装材的PCB天线及共形天线。PCB天线(或共形天线)及无线功能电路被封装在一起。因此，该半导体封装被视为一个封装元件，能够依据一般电子元件的使用方式直接安装到无线通信装置的系统电路板，例如可穿戴点销售终端(POS)或可携式条码扫描器。具有PCB天线或共形天线的半导体封装，可以通过调整PCB天线(或共形天线)与无线功能电路间的隔离度，来轻易地减少或精确地控制该半导体封装的LO泄漏。更具体而言，使用共形天线结构的半导体封装的高度可以进一步减小。该制作方法可以容易地执行，并制造出具有天线的半导体封装，以降低成本且有较佳的生产良品率。
通过以下的详细说明，使本发明的应用的进一步范围更加明显。然而，应了解的是，该详细说明及具体示例，同时指示出本发明的较佳实施态样，都仅是用以说明。因此，对于本领域相关技术人员而言，依据该些详细说明，在本发明的精神和范围内的各种变化和修正将变得明显。
附图说明
从以下的详细说明及附图，其仅是用以说明而非本发明所限定，能够更全面地理解本发明。
图1～图4分别为显示依据本发明实施例的具有天线的半导体封装一结构的剖面图。
图5、图6A及图6B分别为显示依据本发明实施例的具有天线的半导体封装一结构的剖面图及俯视图。
图7及图8为依据本发明一实施例的具有天线的半导体封装的俯视图。
图9为显示组装图6A的具有天线的半导体封装的制作方法流程图。
图10及图11分别为显示依据本发明实施例的具有天线的半导体封装一结构的剖面图及俯视图。
图12为显示制造图10的具有天线的半导体封装的制作方法流程图。
附图标号：
100 半导体封装 6172 馈给端子
101 基板 6173 短路端子
102 接脚垫片 621 第二SMD元件
102b 接脚垫片 622 第二SMD元件
103 射频垫片 623 第三SMD元件
104 半导体元件 624 第三SMD元件
1051 第一SMD元件 625 屏蔽平面
1052 第一SMD元件 6251 接触垫片
106 封装材 626 第二导电焊料
1061 腔体 627 第三导电焊料
107 天线 628 接地垫片
108 第一导电焊料 628b 接地垫片
109 元件垫片 629 虚设垫片
110 接地平面布局 629b 虚设垫片
110b 接地平面布局 640 短路结构
111 导通孔 640 三角形轮廓
111b 导通孔 640b 三角形轮廓
112 导通孔 641 第四SMD元件
112b 导通孔 642 第四SMD元件
113 电路布局 650 第四导电焊料
114 导通孔 700 PCB天线
114b 导通孔 704 半导体元件
115 元件垫片 717 天线图案
116 馈给结构 7173 短路端子
117 天线图案 725 屏蔽平面
1172 馈给端子 800 PCB天线
118 隔离层 800 半导体封装
119 虚设垫片 804 半导体元件
130 焊球 817 天线图案
200 半导体封装 825 屏蔽平面
203 射频垫片 A00 半导体封装
206 封装材 A01 基板
300 半导体封装 A051 第一SMD元件
400 半导体封装 A06 封装材
500 半导体封装 A07 共形天线
507 PCB天线 A16 馈给结构
516 馈给结构 A17 天线图案
517 天线图案 A172 馈给端子
5172 馈给端子 A173 短路端子
5172b 馈给节点 A30 被动元件
518 隔离层 A40 短路结构
518b 保护层 A41 第四SMD元件
520 匹配元件 B00 半导体封装
600 半导体封装 B051 第一SMD元件
601 基板 B061 腔体
606 封装材 B062 腔体
607 PCB天线 B16 馈给结构
616 馈给结构 B40 短路结构
617 天线图案 B41 第四SMD元件
具体实施方式
将参照附图，详细地说明本发明，其中相同的标号将用于识别多个视点的相同或近似的元件。应注意的是，图式应以标号的取向方向观看。
图1为显示依据本发明一实施例的具有天线的半导体封装一结构的剖面图。如图1所示，半导体封装100包含一基板101、多个的接脚垫片102、一射频垫片103、一半导体元件104、至少一第一表面安装装置元件1051(以下称为第一SMD元件)、一封装材106、一印刷电路板天线107(printed circuit board antenna以下称为PCB天线)及一第一导电焊料108。该些接脚垫片102设置于基板101的底侧。射频垫片103及至少一元件垫片109设置于基板101的顶侧。
基板101更包含电路布局及导通孔，电路布局及导通孔设置于基板101的顶侧、底侧或内部，用以使射频垫片103、元件垫片109及该些接脚垫片102互相连接。例如，接地平面布局110埋设在基板101的内部，且通过导通孔111、112间接地被连接于元件垫片109及接脚垫片102。射频垫片103和元件垫片115间的间接电连接，是通过基板101内部的电路布局113和导通孔114、114b来构成。相同地，半导体元件104和其他元件(未图示)通过例如锡合金的焊料被安装于元件垫片109、115。半导体封装100还包括设置在接脚垫片102上的多个焊球130。
于一实施例中，两第一SMD元件1051、1052的第一电极通过例如锡合金的焊料被安装在射频垫片103上，且从基板101的顶表面彼此向上堆叠，两第一SMD元件1051、1052的第二电极被安装在虚设垫片119上。一射频信号由PCB天线107传递至射频垫片103，依序通过PCB天线107的馈给结构116、及两第一SMD元件1051、1052的第一电极。于一实施例中，封装材106可以为环氧树脂，且设置在基板101的顶侧，以覆盖半导体元件104和两个第一SMD元件1051，1052。换句话说，在PCB天线107和基板101之间的空间填充有封装材106。在一实施例中，两个第一SMD元件1051，1052可以是单纯的金属结构。
在一些实施例中，PCB天线107是一个层叠结构，并包括有一天线图案117、一馈给结构116和至少一个隔离层118。在一实施例中，PCB天线107是一软性印刷电路板。天线图案117设置在隔离层118的顶侧或隔离层118的底部。馈给结构116与天线图案117的馈给端子1172连接，并且穿过隔离层118。在PCB天线107被设置在封装材106上。在这种结构中，PCB天线107的馈给结构116位于射频垫片103对应的两个第一SMD元件1051，1052的上方处。馈给结构116通过第一导电焊料108被电连接于两个第一SMD元件1051、1052的至少一个电极。在本实施例中，馈给结构116通过第一导电焊料108被电连接于两个第一SMD元件1051、1052的第一电极及第二电极。第一导电焊料108和两个第一SMD元件1051、1052彼此堆叠，且位于射频垫片103和PCB天线107的馈给结构116之间。天线图案117设置在隔离层118的顶部，并与馈给结构116相连接。在一些实施例中，第一导电焊料108是由选自石墨、镍、锡、银、铜及它们的组合所构成的群组中的一材料所制成，例如锡合金。
在一些替代实施例中，天线图案117设置在隔离层118的底部或在隔离层118的内部。PCB天线107的馈给结构116通过第一导电焊料108电连接于两个第一SMD元件1051、1052。射频信号可以被接收或发送于天线图案117、馈给结构116、两个第一SMD元件1051、1052和射频垫片103中。
在一实施例中，半导体元件104是一个基频芯片(baseband IC)，并与位于基板101上的其他元件(未示出)形成无线功能电路。PCB天线107和无线功能电路封装在一起，使得半导体封装件100被视为一个封装元件，可以依据一般电子元件的使用方式直接安装到无线通信装置的一系统电路板，例如可穿戴点销售终端(POS)或可携式条码扫描器。具有PCB天线107的半导体封装，可以通过调整PCB天线107和无线功能电路间的隔离度，来轻易地减少或精确地控制半导体封装的LO泄漏。在一实施例中，PCB天线107和半导体元件104间的隔离距离，可以容易地减小并精确地控制，以便达到最佳的隔离。隔离距离包括PCB天线107、封装材106及基板101的厚度W1、W2及W3。在一实施例中，PCB天线107、封装材106及基板101的厚度W1、W2及W3，分别为1、0.7和0.28毫米(mm)。更尤其是，可以通过增加PCB天线107的厚度W1改善LO泄漏。
图2为显示依据本发明一实施例的具有天线的半导体封装一结构的剖面图。如图2所示，在本实施例中，半导体封装200的结构相似于半导体封装100的结构。半导体封装200与半导体封装100之间的区别在于，射频垫片203从两个第一SMD元件1051、1052的第一电极延伸至两个第一SMD元件1051、1052的第二电极，以在电极被分开的方向完全覆盖两个第一SMD元件1051、1052。两个第一SMD元件1051、1052的第一电极和第二电极，通过第一导电焊料108而设置在射频垫片203上。
图3为显示依据本发明一实施例的具有天线的半导体封装一结构的剖面图。如图3所示，在本实施例中，半导体封装300的结构相似于半导体封装100的结构。半导体封装300与半导体封装100之间的区别在于，PCB天线107的馈给结构116仅通过第一导电焊料108电连接于两个第一SMD元件1051、1052的第一电极。两个第一SMD元件1051、1052串联连接于射频垫片103和PCB天线107的馈给结构116，用于阻抗匹配。两个第一SMD元件1051、1052的第一电极接触于射频垫片103，两个第一SMD元件1051、1052的第二电极，经由第一导电焊料108与馈给结构116连接。在一实施例中，各个第一SMD元件1051、1052可以分别是电阻器、电容器、电感器、滤波器、双频段分频器(Diplexer)、三频段分频器(Triplexer)或平衡不平衡转换器(balun)、例如铜的导电元件。
图4为显示依据本发明一实施例的具有天线的半导体封装一结构的剖面图。如图4所示，在本实施例中，半导体封装400的结构相似于半导体封装100的结构。半导体封装400与半导体封装100之间的区别在于，两个第一SMD元件1051、1052包括至少一腔体1061，第一导电焊料108设置在腔体1061上，且位于两个第一SMD元件1051、1052和PCB天线107的馈给结构116之间。相较于半导体封装100的两个第一SMD元件1051、1052，设有腔体1061的两个第一SMD元件1051、1052，具有较大的表面积以接触第一导电焊料108。
图5为显示依据本发明一实施例的具有天线的半导体封装一结构的剖面图及俯视图。如图5所示，于本实施例中，半导体封装500的结构相似于半导体封装100的结构。半导体封装500与半导体封装100之间的区别在于，半导体封装500还包括一匹配元件520安装在PCB天线507的顶层或底层，用于阻抗匹配。匹配元件520串联连接于射频垫片103和PCB天线507的天线图案517的一终端(馈给结构516上方的馈给节点5172b或馈给端子5172)。
图6A为显示依据本发明一实施例的具有天线的半导体封装一结构沿剖面线A1-A2的剖面图及俯视图。如图6A所示，于本实施例中，半导体封装600的结构相似于半导体封装100的结构。半导体封装600与半导体封装100之间的区别在于，半导体封装600还包括至少一第二SMD元件621、622；至少一第三SMD元件623、624；第二导电焊料626和第三导电焊料627。PCB天线607还包括设置在PCB天线607的底层上的屏蔽平面625，以避免电磁干扰(EMI)对半导体元件104产生干扰。在一些实施例中，PCB天线607还包括设置在顶层和底层间的中间层。天线图案617被设置在PCB天线607的顶层和中间层上。馈给结构616被连接到天线图案617的馈给端子6172。PCB天线607的天线图案617的不同层可以经由导通孔彼此连接。在一些实施例中，PCB天线607还包括保护层518b，保护层518b设置在PCB天线607的底部或PCB天线607的顶部，以覆盖屏蔽平面625的主要部分、天线图案617、或隔离层518的凹部。
于一实施例中，两第二SMD元件621、622的至少一第一电极，通过例如锡合金的焊料，被安装在接地垫片628上，且从基板601的顶表面彼此向上堆叠。屏蔽平面625的接触垫片6251通过第二导电焊料626与两个第二SMD元件621、622连接。相似地，两第三SMD元件623、624的至少一第一电极，通过例如锡合金的焊料，分别被安装在虚设垫片629或接地垫片(未图示)上，且从基板601的顶表面彼此向上堆叠。第三导电焊料627接触于PCB天线607的底部以及两个第三SMD元件623、624。接地垫片628经由基板601内部的导通孔和电路布局，间接地连接于接脚垫片102。
图6B为显示依据本发明一实施例的具有天线的半导体封装一结构沿剖面线B1-B2的剖面图及俯视图。如图6B所示，剖面线B1-B2的剖面图为半导体封装600的另一剖面图。基板601上的第三导电焊料627、两第三SMD元件623、624及虚设垫片629b的连接结构，相似于图6A的半导体封装600的连接结构。PCB天线607还包含有一短路结构640，短路结构640连接于天线图案617的短路端子6173并且穿过隔离层518。相似地，PCB天线607的短路结构640，位于接地垫片628b对应的第四SMD元件641、642的至少一电极上方处。短路结构640通第四导电焊料650电连接于第四SMD元件641、642的至少一电极。接地平面布局110b埋设在基板601的内部，且通过导通孔111b、112b间接地连接于接地垫片628b及接脚垫片102b。两第一SMD元件1051、1052；两第二SMD元件621、622；两第三SMD元件623、624及两第四SMD元件641、642其中三个配置处之间的三条连接线，形成三角形轮廓640、640b，以平衡PCB天线607和封装材606间的接触力。
图7为依据本发明一实施例的半导体封装的俯视图。如图7所示，从半导体封装的俯视角度，屏蔽平面725被直接设置在半导体元件704上方处，并且覆盖半导体元件704及部分地重叠于天线图案717(U字形)。天线图案717还包括一短路端子7173，短路端子7173连接到基板(未图示)上的接地垫片，并且穿过隔离层。基板上的PCB天线700的短路端子7173间的连接结构，相似于馈给端子及射频垫片间的连接结构。PCB天线700的短路端子7173，位于基板上的接地垫片对应的至少一SMD元件的上方处。在一实施例中，两个SMD元件的电极通过例如锡合金的焊料，安装在接地垫片，且从基板的上表面彼此向上堆叠。短路端子7173通过导电焊料电连接到两个SMD元件的至少一个电极。具有短路端子7173的天线图案717，可以进一步形成屏蔽效果，例如将天线图案717的收发频段外的信号屏蔽，以增加EMI屏蔽性能。
图8为依据本发明一实施例的半导体封装的俯视图。如图8所示，从半导体封装的俯视角度，PCB天线800的屏蔽平面825被直接设置在半导体元件804上方处，并且仅覆盖半导体元件804。从半导体封装800的俯视角度，天线图案817(F形状)位于屏蔽平面825的配置位置的外部。不具有重叠屏蔽平面825的PCB天线800的天线性能，优于具有重叠屏蔽平面725的PCB天线700的天线性能。在一些实施例中，PCB天线的天线图案可以是单极型，PFIA型，F型，U型或带状线类型。在一些实施例中，PCB天线的屏蔽平面直接设置在基板的所有元件上方处，其可能包括半导体元件但第一SMD元件、第三SMD元件或第四SMD元件除外。并且，从半导体封装的俯视角度，天线图案位于屏蔽平面825的配置位置的外部，藉以取得较佳的屏蔽性能。
图9为显示组装图6A的具有天线的半导体封装的制作方法流程图。该制作方法包含但不限于如下步骤：
步骤S901：提供基板601；
步骤S902：将半导体元件104和至少一个第一SMD元件放置及设置在基板601上；
步骤S903：形式封装材606；
步骤S904：形成至少一个开口(钻孔或锯开)，以暴露出第一、第二和第三SMD元件；
步骤S905：利用第一导电焊料108至第三导电焊料627，组装PCB天线607和封装材606；以及
步骤S906：将焊球130放置在基板601的接脚垫片上。
于步骤S901中，提供基板601用以支撑电子元件。在步骤S902中，半导体元件104和至少一第一SMD元件放置和设置在基板601的顶侧。在步骤S903中，例如环氧树脂的封装材606形成在基板601的顶侧。在一实施例中，封装材606完全覆盖基板601的顶侧，覆盖区域包括安装在基板601的顶侧上的两个第一SMD元件1051、1052及半导体元件104的区域。
于步骤S904中，钻孔工艺采用激光来钻出孔洞，并从孔洞(开口)暴露出第一、第二和第三SMD元件。钻孔深度(开口深度)小于封装材606的厚度W2。在一些替代实施例中，锯切工艺(sawing process)使用的刀片锯、线锯、机械钻或激光，形成开口，并从开口暴露出第一、第二和第三SMD元件。在步骤S905中，利用第一导电焊料108到第三导电焊料627，将PCB天线607和封装材606加以组装，第一导电焊料108到第三导电焊料627可以为例如铜膏、银膏、锡、锡合金或导电性膏材，分别填充在位于第一、第二和第三SMD元件的正上方的钻孔内。在步骤S906中，焊球130被放置在基板601的接脚垫片102上。在一些实施例中，可以在步骤S902至步骤S905其中之一步骤前，执行步骤S906。
在一些实施例中，该制作方法还包括但不限于一个或多个下述步骤：
步骤S902b：清除基板601上的助焊剂(flux)；
步骤S903b：固化封装材606；及
步骤S906b：将基板601上的多个半导体封装600，与其他半导体封装600分离。
于步骤S902b中基板601上的助焊剂被清除后，再执行步骤S903的封装工艺，因此本制造流程可以避免基板601和封装材606间的剥离(delamination)。在步骤S903b中，固化工艺，例如加热，可减少封装材606的固化时间。在步骤S906b中，可以将基板601上结构性相接的多个半导体封装彼此分离成单独的半导体封装。在半导体封装的制造程序的期间中，单个基板，在本例中为基板601，可以包括多个半导体封装同时制作。在基板601上的所有的半导体封装皆已被制作后，结构性相接的多个半导体封装可以通过切割而彼此分离成单独的半导体封装。单一个基板601上制作的半导体封装的数量，会依据基板601的尺寸、制作半导体封装所需的区域大小、单一个半导体封装所安装的元件的数量以及封装材606的材料而有所不同。
图10为显示依据本发明实施例的具有天线的半导体封装一结构的剖面图及俯视图。如图10所示，在本实施例中，半导体封装A00的结构相似于半导体封装600的结构。半导体封装A00与半导体封装600之间的主要区别在于，利用丝网印刷(screenprinting)，将半导体封装A00的天线结构从PCB天线607改变成共形天线A07(conformal antenna)。馈给结构A16的一端部电连接到天线图案A17的馈给端子A172。馈给结构A16的另一端部被直接连接到第一SMD元件A051的至少一个电极。相似地，短路结构A40的一端部电连接到天线图案A17的短路端子A173。短路结构A40的另一端直接连接到第四SMD元件A41的至少一个电极。半导体封装A00的封装材A06、基板A01及被动元件A30的结构，类似于半导体封装600，不再重覆详细的说明。
图11为显示依据本发明实施例的具有天线的半导体封装一结构的剖面图及俯视图。如图11所示，在本实施例中，半导体封装B00的结构相似于半导体封装A00的结构。半导体封装B00与半导体封装A00之间的区别在于，第一SMD元件B051及第四SMD元件B41包含至少一腔体B061、B062，并且馈给结构B16及短路结构B40分别接触于腔体B061、B062。
图12为显示制造图10的具有天线的半导体封装的制作方法流程图。该制作方法包含但不限于如下步骤：
步骤S201：提供基板A01；
步骤S202：将半导体元件104和至少一个第一SMD元件放置及设置在基板A01上；
步骤S203：将封装材A06形式在基板A01上；
步骤S204：形成至少一个开口(钻孔或锯开)，以暴露出第一和第四SMD元件；
步骤S205：将共形天线A07形成在封装材A06的顶表面上；以及
步骤S206：将焊球130放置在基板A01的该些接脚垫片上。
于步骤S201中，提供基板A01用以支撑电子元件。在步骤S202中，半导体元件104、被动元件A30、第四SMD元件A41和至少一第一SMD元件放置和设置在基板A01的顶侧。在步骤S203中，例如环氧树脂的封装材206形成在基板A01的顶侧。在一实施例中，封装材A06完全覆盖基板A01的顶侧，覆盖区域包括安装在基板A01的顶侧上的第一SMD元件A051、半导体元件104及被动元件A30的区域。于步骤S204中，钻孔工艺采用激光来钻出孔洞，并从孔洞(开口)暴露出第一和第四SMD元件。钻孔深度(开口深度)小于封装材A06的厚度W2。在步骤S205中，共形天线A07是通过涂布工艺、丝网印刷、光刻技术或光刻形成。例如，丝网印刷形成共形天线A07。液体状态的导电材料穿过遮罩的天线图案A17(U字状)的开口，填入封装材A06的部分顶表面和钻孔。导电材料由选自石墨、镍、锡、银、铜及它们的组合所构成群组其中之一的材料所制成。在步骤S206中，焊球130被放置在基板A01的接脚垫片102上。在一些实施例中，可以在步骤S202至步骤S205其一之前，执行步骤S206。
在一些实施例中，该制作方法还包括但不限于一个或多个下述步骤：
步骤S202b：清除基板A01上的助焊剂(flux)；
步骤S203b：固化封装材A06；
步骤S205b：固化共形天线A07；及
步骤S206b：将基板A01上的多个半导体封装A00，与其他半导体封装分离。
在步骤S202b中基板A01上的助焊剂被清除后，再执行步骤S203的封装工艺，因此本制造流程可以避免基板A01和封装材A06间的剥离(delamination)。在步骤S203b及步骤S205b中，固化工艺，例如加热，可减少封装材A06及共形天线A07的固化时间。在步骤S206b中，可以将基板A01上结构性相接的多个半导体封装彼此分离成单独的半导体封装。在半导体封装的制造程序的期间中，单个基板，在本例中为基板A01，可以包括多个半导体封装同时制作。在基板A01上的所有的半导体封装皆已被制作后，结构性相接的多个半导体封装可以通过切割而彼此分离成单独的半导体封装。
简言之，本发明揭示一种具有天线的半导体封装。本具创造性的半导体封装使用了设置在封装材的PCB天线及共形天线。PCB天线(或共形天线)及无线功能电路被封装在一起。因此，本案的半导体封装被视为一个封装元件，能够依据一般电子元件的使用方式直接安装到无线通信装置的系统电路板，例如可穿戴点销售终端(POS)或可携式条码扫描器。具有PCB天线或共形天线的半导体封装，可以通过调整PCB天线(或共形天线)与无线功能电路间的隔离度，来轻易地减少或精确地控制该半导体封装的LO泄漏。更具体而言，使用共形天线结构的半导体封装的高度可以进一步减小。该制作方法可以容易地执行，并制造出具有天线的半导体封装，以降低成本且有较佳的生产良品率。
已详细地说明本发明，上述的方法及结构还能够用很多种变化态样，这是很明显的。该些变形不应视为脱离本发明的精神和范围。所有该些对于本领域相关技术人员为明显的修正，皆包含在本说明书的权利要求中。

Claims (20)

1.一种半导体封装，其特征在于，包括：
一基板，具有一顶侧及一底侧；
多个接脚垫片，设置在该基板的该底侧；
一射频垫片，架构为接收或传送一射频信号，并且置于该基板的该顶侧；
一半导体元件，安装于该基板的该顶侧；
一第一表面安装装置元件，安装于该射频垫片；
一封装材，设置于该基板的该顶侧，用以覆盖该半导体元件及该第一表面安装装置元件；
一印刷电路板天线，设置于该封装材上；及
一第一导电焊料，设置于该封装材上，
其中，该第一导电焊料与该第一表面安装装置元件彼此堆叠，且设置于该射频垫片与该印刷电路板天线的一馈给结构。
2.根据权利要求1所述的半导体封装，其特征在于，该印刷电路板天线包含一天线图案、一隔离层及一屏蔽。
3.根据权利要求2所述的半导体封装，其特征在于，该天线图案及该屏蔽分别设置于该印刷电路板天线的一顶层及该印刷电路板天线的一底层。
4.根据权利要求3所述的半导体封装，其特征在于，该印刷电路板天线还包括设置在该顶层和该底层间的一中间层，该天线图案设置在该顶层和该中间层。
5.根据权利要求2所述的半导体封装，其特征在于，从半导体封装的俯视角度，该屏蔽部分地重叠于该天线图案。
6.根据权利要求2所述的半导体封装，其特征在于，从半导体封装的俯视角度，该屏蔽只覆盖该天线图案的一部分，且该天线图案直接设置于该半导体元件的上方处。
7.根据权利要求2所述的半导体封装，其特征在于，更包含：
一第二导电焊料及一第三导电焊料，设置于该封装材上；
一第二表面安装装置元件及一第三表面安装装置元件，分别安装在该基板的一接地垫片，
其中，该第二导电焊料与该第二表面安装装置元件彼此堆叠，并且设置于该基板的该接地垫片与该屏蔽的一接触垫片，
该第三导电焊料与该第三表面安装装置元件彼此堆叠，并且设置于该基板的该接地垫片与该屏蔽的一接触垫片。
8.根据权利要求1所述的半导体封装，其特征在于，该第一表面安装装置元件为一电阻器、一电容器、一电感器、一滤波器、一双频段分频器、一三频段分频器或一平衡不平衡转换器，该第一表面安装装置元件串联连接于该射频垫片和该印刷电路板天线的该馈给结构，用于阻抗匹配。
9.根据权利要求8所述的半导体封装，其特征在于，该第一表面安装装置元件的一第一电极接触于该射频垫片，该第一表面安装装置元件的一第二电极，经由该第一导电焊料与该馈给结构连接。
10.根据权利要求1所述的半导体封装，其特征在于，该第一表面安装装置元件包含一腔体，该第一导电焊料设置在该腔体上，且位于该第一表面安装装置元件和该印刷电路板天线的该馈给结构之间。
11.根据权利要求1所述的半导体封装，其特征在于，该第一导电焊料是选自石墨、镍、锡、银、铜及该多个组合所构成的群组中的一材料所制成。
12.根据权利要求1所述的半导体封装，其特征在于，更包含一匹配元件安装在该印刷电路板天线的顶层或底层，用于阻抗匹配。
13.根据权利要求12所述的半导体封装，其特征在于，该匹配元件串联连接于该射频垫片和该印刷电路板天线的该天线图案的一馈给节点。
14.根据权利要求1所述的半导体封装，其特征在于，该印刷电路板天线为一软性印刷电路板。
15.根据权利要求1所述的半导体封装，其特征在于，该第一表面安装装置元件是一金属结构。
16.一种制造具有一天线的一半导体封装的方法，其特征在于，包括：
提供一基板；
将一半导体元件和至少一第一表面安装装置元件设置在该基板上；
在该基板上形成一封装材；
在该封装材中形成至少一个开口，以暴露出该第一表面安装装置元件；以及
在该封装材的一顶表面上形成一共形天线。
17.根据权利要求16所述的方法，其特征在于，该共形天线是利用涂布工艺、丝网印刷、光刻技术或光刻形成。
18.根据权利要求16所述的方法，其特征在于，该形成一共形天线的步骤包含：将一馈给结构形成在该至少一个开口中，而直接接触该基板上的该至少一第一表面安装装置元件以及该共形天线的一天线图案的一馈给端子。
19.根据权利要求16所述的方法，其特征在于，该形成至少一个开口的步骤包含：形成该基板上的一第一表面安装装置元件的至少一腔体。
20.根据权利要求16所述的方法，其特征在于，更包含一固化步骤，用以固化该共形天线。
CN201610143067.XA 2015-12-04 2016-03-14 具有天线的半导体封装及其制作方法 Active CN106847771B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/959,768 2015-12-04
US14/959,768 US9691710B1 (en) 2015-12-04 2015-12-04 Semiconductor package with antenna

Publications (2)

Publication Number Publication Date
CN106847771A true CN106847771A (zh) 2017-06-13
CN106847771B CN106847771B (zh) 2019-06-28

Family

ID=58800358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610143067.XA Active CN106847771B (zh) 2015-12-04 2016-03-14 具有天线的半导体封装及其制作方法

Country Status (3)

Country Link
US (1) US9691710B1 (zh)
CN (1) CN106847771B (zh)
TW (1) TWI600092B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019205835A1 (zh) * 2018-04-25 2019-10-31 华为技术有限公司 带有封装天线的封装架构及通信设备
CN110660782A (zh) * 2018-06-28 2020-01-07 美光科技公司 在裸片堆叠中并入毫米波天线的堆叠式存储器封装

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10269769B2 (en) 2016-04-18 2019-04-23 Skyworks Solutions, Inc. System in package with vertically arranged radio frequency componentry
US10297576B2 (en) 2016-04-18 2019-05-21 Skyworks Solutions, Inc. Reduced form factor radio frequency system-in-package
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US10362678B2 (en) 2016-04-18 2019-07-23 Skyworks Solutions, Inc. Crystal packaging with conductive pillars
TWI692935B (zh) 2016-12-29 2020-05-01 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
CN110178214A (zh) * 2017-01-18 2019-08-27 株式会社村田制作所 模块
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US11552026B2 (en) * 2019-01-31 2023-01-10 Advanced Semiconductor Engineering, Inc. Semiconductor packages and methods of manufacturing the same
US11177222B2 (en) * 2019-07-29 2021-11-16 Micron Technology, Inc. Semiconductor packages and associated methods with antennas and EMI isolation shields
TWI799904B (zh) * 2021-06-28 2023-04-21 大陸商青島新核芯科技有限公司 電子裝置之製造方法
TWI789977B (zh) * 2021-11-04 2023-01-11 大陸商青島新核芯科技有限公司 電子裝置及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978490A (zh) * 2008-03-31 2011-02-16 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
CN102290329A (zh) * 2010-06-15 2011-12-21 新科金朋有限公司 形成具有lc滤波器和ipd滤波器的rf fem的半导体器件和方法
CN103311213A (zh) * 2012-05-04 2013-09-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
CN104037166A (zh) * 2013-03-07 2014-09-10 日月光半导体制造股份有限公司 包含天线层的半导体封装件及其制造方法
CN104037137A (zh) * 2013-03-04 2014-09-10 日月光半导体制造股份有限公司 包括天线基板的半导体封装件及其制造方法
CN104078458A (zh) * 2013-03-29 2014-10-01 日月光半导体制造股份有限公司 堆叠式半导体结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
JP3864029B2 (ja) * 2000-03-24 2006-12-27 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
WO2009002381A2 (en) * 2007-06-22 2008-12-31 Skyworks Solutions, Inc. Mold compound circuit structure for enhanced electrical and thermal performance
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978490A (zh) * 2008-03-31 2011-02-16 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
CN102290329A (zh) * 2010-06-15 2011-12-21 新科金朋有限公司 形成具有lc滤波器和ipd滤波器的rf fem的半导体器件和方法
CN103311213A (zh) * 2012-05-04 2013-09-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
CN104037137A (zh) * 2013-03-04 2014-09-10 日月光半导体制造股份有限公司 包括天线基板的半导体封装件及其制造方法
CN104037166A (zh) * 2013-03-07 2014-09-10 日月光半导体制造股份有限公司 包含天线层的半导体封装件及其制造方法
CN104078458A (zh) * 2013-03-29 2014-10-01 日月光半导体制造股份有限公司 堆叠式半导体结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019205835A1 (zh) * 2018-04-25 2019-10-31 华为技术有限公司 带有封装天线的封装架构及通信设备
US11398673B2 (en) 2018-04-25 2022-07-26 Huawei Technologies Co., Ltd. Package structure with antenna in package and communications device
CN110660782A (zh) * 2018-06-28 2020-01-07 美光科技公司 在裸片堆叠中并入毫米波天线的堆叠式存储器封装
CN110660782B (zh) * 2018-06-28 2023-03-28 美光科技公司 在裸片堆叠中并入毫米波天线的堆叠式存储器封装

Also Published As

Publication number Publication date
US9691710B1 (en) 2017-06-27
CN106847771B (zh) 2019-06-28
TWI600092B (zh) 2017-09-21
TW201721774A (zh) 2017-06-16
US20170162514A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
CN106847771A (zh) 具有天线的半导体封装及其制作方法
JP6489182B2 (ja) アンテナ一体型無線モジュール
CN107068657B (zh) 包含天线层的半导体封装件及其制造方法
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
CN104170076B (zh) 用于毫米波半导体裸片的电子封装
US8912634B2 (en) High frequency transition matching in an electronic package for millimeter wave semiconductor dies
CN105895626B (zh) 半导体装置封装及其制作方法
US7808796B2 (en) Electronic component module and method for manufacturing the same
US20090236701A1 (en) Chip arrangement and a method of determining an inductivity compensation structure for compensating a bond wire inductivity in a chip arrangement
CN108878407B (zh) 半导体封装装置及其制造方法
US9854663B2 (en) Radio frequency module
JP6094287B2 (ja) アンテナ一体型モジュールの製造方法およびアンテナ一体型モジュール
CN109273824B (zh) 无线通信芯片及其制造方法、无线通信芯片用内置型天线
CN103563071B (zh) 配线基板及使用配线基板的高频模块
US20180145397A1 (en) High-frequency module
JP2010258137A (ja) 高周波モジュールおよびその製造方法
US11258173B2 (en) LC resonant antenna
CN102543904A (zh) 模块集成电路封装结构及其制作方法
CN109037167B (zh) 半导体装置封装及其制造方法
JPWO2020003997A1 (ja) 通信モジュール、電子機器、および通信モジュールの製造方法
CN106650878A (zh) 一种微型rfid高频抗金属电子标签及其制备方法
JP2004128132A (ja) 高周波用電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant