TW201721774A - 具有天線的半導體封裝及其製作方法 - Google Patents

具有天線的半導體封裝及其製作方法 Download PDF

Info

Publication number
TW201721774A
TW201721774A TW105106251A TW105106251A TW201721774A TW 201721774 A TW201721774 A TW 201721774A TW 105106251 A TW105106251 A TW 105106251A TW 105106251 A TW105106251 A TW 105106251A TW 201721774 A TW201721774 A TW 201721774A
Authority
TW
Taiwan
Prior art keywords
antenna
semiconductor package
substrate
smd
component
Prior art date
Application number
TW105106251A
Other languages
English (en)
Other versions
TWI600092B (zh
Inventor
鄧德生
沈家賢
張書瑋
黃冠智
Original Assignee
乾坤科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 乾坤科技股份有限公司 filed Critical 乾坤科技股份有限公司
Publication of TW201721774A publication Critical patent/TW201721774A/zh
Application granted granted Critical
Publication of TWI600092B publication Critical patent/TWI600092B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

一種半導體封裝及其製作方法，半導體封裝包括一基板；複數個的接腳墊片、一射頻墊片、一半導體元件、一第一SMD元件、一封裝材、一PCB天線及一第一導電焊料。射頻墊片用以接收或傳送一射頻信號，並且置於基板的頂側。第一SMD元件安裝於射頻墊片。封裝材設置於基板的頂側，並覆蓋半導體元件及第一SMD元件。PCB天線設置於封裝材上。其中導電焊料與第一SMD元件彼此堆疊，且設置於射頻墊片與PCB天線的一饋給結構間。

Description

具有天線的半導體封裝及其製作方法
本發明係關於一種半導體封裝及其製作方法，尤其關於一種具有天線的半導體封裝及其製作方法。
無線通訊裝置，例如可穿戴點銷售終端(point-of-sale、POS)，需要天線及具有複數個無線元件(例如具有RF通訊功能的無線IC)的無線功能電路，用以處理、傳送及接收RF訊號。一般而言，無線通訊裝置所包含的天線及無線功能電路，分別設置在系統電路板的不同部分。依據習知技法，天線及無線功能電路是分開製造，而且於被放置在系統電路板後彼此電性連接。增加了製造成本，而且，習知技法很難完成小巧的產品設計。
再者，由於RF訊號為高頻信號，因此容易發生電磁干擾(electromagnetic interference,EMI)或本地振盪洩漏(local oscillator leakage,LO洩漏)。電磁干擾或本地振盪洩漏可能會中斷、阻礙或以其他方式降低或限制電路的有效性能。如本領域已知的，可以使用電磁干擾遮蔽框覆蓋系統電路板，來實現電磁干擾保護。
因此，無線通訊裝置設計必須考慮到天線和無線功能電路的無線元件的配置。然而，無線通訊裝置沒有形成模組或封裝，而且無線功能電路的多個無線元件被設計成設置在系統電路板上。眾所皆知，每一個無線通訊裝置，其系統電路板的層數、厚度或材料會相異。因此，為了達到相同的無線性能，其中一個無線通訊裝置中天線、電路怖局(layout)及無線功能電路的多個無線元件等配置設計，不能夠共通性地套用到其他的無線通訊裝置，每一個無線通訊裝置都要重新設計。
本發明一目的在於，提供一種半導體封裝且可以視為一個封裝元件，能夠共通性地應用於一般的無線通訊裝置的系統電路板，並且可以通過調整PCB天線和無線功能電路間的隔離度，來輕易地減少或精確地控制本地振盪洩漏。
依據本發明一態樣，一種半導體封裝包括：一基板，具有一頂側及一底側；複數個的接腳墊片，設置在該基板的該底側；一射頻墊片，架構為接收或傳送一射頻信號，並且置於該基板的該頂側；一半導體元件，安裝於該基板的該頂側；一第一表面安裝裝置元件，安裝於該射頻墊片；一封裝材，設置於該基板的該頂側，用以覆蓋該半導體元件及該第一表面安裝裝置元件；一印刷電路板天線，設置於該封裝材上；及一第一導電焊料，設置於該封裝材上，其中該第一導電焊料與該第一表面安裝裝置元件彼此堆疊，且設置於該射頻墊片與該印刷電路板天線的一饋給結構(feeding structure)間。
依據本發明一態樣，一種製造具有一天線的一半導體封裝的方法，包括以下步驟。提供一基板。將一半導體元件和至少一第一SMD元件設置在基板上。在基板上形成一封裝材。在封裝材中形成至少一個開口，以暴露出第一SMD元件。在封裝材的一頂表面上形成一共形天線。
通過以下之詳細說明，使本發明之應用的進一步範圍更加明顯。然而，應了解的是，該詳細說明及具體示例，同時指示出本發明的較佳實施態樣，都僅是用以說明。因此，對於本領域具有通常知識者而言，依據該些詳細說明，在本發明的精神和範圍內的各種變化和修正將變得明顯。
100‧‧‧半導體封裝
101‧‧‧基板
102‧‧‧接腳墊片
102b‧‧‧接腳墊片
103‧‧‧射頻墊片
104‧‧‧半導體元件
1051‧‧‧第一SMD元件
1052‧‧‧第一SMD元件
106‧‧‧封裝材
1061‧‧‧腔體
107‧‧‧天線
108‧‧‧第一導電焊料
109‧‧‧元件墊片
110‧‧‧接地平面佈局
110b‧‧‧接地平面佈局
111‧‧‧導通孔
111b‧‧‧導通孔
112‧‧‧導通孔
112b‧‧‧導通孔
6172‧‧‧饋給端子
6173‧‧‧短路端子
621‧‧‧第二SMD元件
622‧‧‧第二SMD元件
623‧‧‧第三SMD元件
624‧‧‧第三SMD元件
625‧‧‧屏蔽平面
6251‧‧‧接觸墊片
626‧‧‧第二導電焊料
627‧‧‧第三導電焊料
628‧‧‧接地墊片
628b‧‧‧接地墊片
629‧‧‧虛設墊片
629b‧‧‧虛設墊片
640‧‧‧短路結構
640‧‧‧三角形輪廓
640b‧‧‧三角形輪廓
641‧‧‧第四SMD元件
642‧‧‧第四SMD元件641
113‧‧‧電路佈局
114‧‧‧導通孔
114b‧‧‧導通孔
115‧‧‧元件墊片
116‧‧‧饋給結構
117‧‧‧天線圖案
1172‧‧‧饋給端子
118‧‧‧隔離層
119‧‧‧虛設墊片
130‧‧‧焊球
200‧‧‧半導體封裝
203‧‧‧射頻墊片
206‧‧‧封裝材
300‧‧‧半導體封裝
400‧‧‧半導體封裝
500‧‧‧半導體封裝
507‧‧‧PCB天線
516‧‧‧饋給結構
517‧‧‧天線圖案
5172‧‧‧饋給端子
5172b‧‧‧饋給節點
518‧‧‧隔離層
650‧‧‧第四導電焊料
700‧‧‧PCB天線
704‧‧‧半導體元件
717‧‧‧天線圖案
7173‧‧‧短路端子
725‧‧‧屏蔽平面
800‧‧‧PCB天線
800‧‧‧半導體封裝
804‧‧‧半導體元件
817‧‧‧天線圖案
825‧‧‧屏蔽平面
A00‧‧‧半導體封裝
A01‧‧‧基板
A051‧‧‧第一SMD元件
A06‧‧‧封裝材
A07‧‧‧共形天線
A16‧‧‧饋給結構
A17‧‧‧天線圖案
A172‧‧‧饋給端子
A173‧‧‧短路端子
A30‧‧‧被動元件
A40‧‧‧短路結構
518b‧‧‧保護層
520‧‧‧匹配元件
600‧‧‧半導體封裝
601‧‧‧基板
606‧‧‧封裝材
607‧‧‧PCB天線
616‧‧‧饋給結構
617‧‧‧天線圖案
A41‧‧‧第四SMD元件
B00‧‧‧半導體封裝
B051‧‧‧第一SMD元件
B061‧‧‧腔體
B062‧‧‧腔體
B16‧‧‧饋給結構
B40‧‧‧短路結構
B41‧‧‧第四SMD元件
從以下之詳細說明及附圖，其僅是用以說明而非本發明所限定，能夠更全面地理解本發明。
圖1-4分別為顯示依據本發明實施例之具有天線的半導體封裝一結構的剖面圖。
圖5、6A及6B分別為顯示依據本發明實施例之具有天線的半導體封裝一結構的剖面圖及俯視圖。
圖7及8為依據本發明一實施例之具有天線的半導體封裝的俯視圖。
圖9為顯示組裝圖6A之具有天線的半導體封裝的製作方法流程圖。
圖10及11分別為顯示依據本發明實施例之具有天線的半導體封裝一結構的剖面圖及俯視圖。
圖12為顯示製造圖10之具有天線的半導體封裝的製作方法流程圖。
將參照附圖，詳細地說明本發明，其中相同的標號將用於識別多個視點的相同或近似的元件。應注意的是，圖式應以標號的取向方向觀看。
圖1為顯示依據本發明一實施例之具有天線的半導體封裝一結構的剖面圖。如圖1所示，半導體封裝100包含一基板101、複數個的接腳墊片102、一射頻墊片103、一半導體元件104、至少一第一表面安裝裝置元件1051(以下稱為第一SMD元件)、一封裝材106、一印刷電路板天線107(printed circuit board antenna以下稱為PCB天線)及一第一導電焊料108。該些接腳墊片102設置於基板101的底側。射頻墊片103及至少一元件墊片109設置於基板101的頂側。
基板101更包含電路佈局及導通孔，電路佈局及導通孔設置於基板101的頂側、底側或內部，用以使射頻墊片103、元件墊片109及該些接腳墊片102互相連接。例如，接地平面佈局110埋設在基板101的內部，且透過導通孔111、112間接地被連接於元件墊片109及接腳墊片102。射頻墊片103和元件墊片115間的間接電性連接，是通過基板101內部的電路佈局113和導通孔114、114b來構成。相同地，半導體元件104和其他元件(未圖示)通過例如錫合金的焊料被安裝於元件墊片109、115。半導體封裝100還包括設置在接腳墊片102上的多個焊球130。
於一實施例中，兩第一SMD元件1051、1052的第一電極通 過例如錫合金的焊料被安裝在射頻墊片103上，且從基板101的頂表面彼此向上堆疊，兩第一SMD元件1051、1052的第二電極被安裝在虛設墊片119上。一射頻信號由PCB天線107傳遞至射頻墊片103，依序通過PCB天線107的饋給結構116、及兩第一SMD元件1051、1052的第一電極。於一實施例中，封裝材106可以為環氧樹脂，且設置在基板101的頂側，以覆蓋半導體元件104和兩個第一SMD元件1051，1052。換句話說，在PCB天線107和基板101之間的空間填充有封裝材106。在一實施例中，兩個第一SMD元件1051，1052可以是單純的金屬結構。
在一些實施例中，PCB天線107是一個層疊結構，並包括有一天線圖案117、一饋給結構116和至少一個隔離層118。在一實施例中，PCB天線107是一軟性印刷電路板。天線圖案117設置在隔離層118的頂側或隔離層118的底部。饋給結構116與天線圖案117的饋給端子1172連接，並且穿過隔離層118。在PCB天線107被設置在封裝材106上。在這種結構中，PCB天線107的饋給結構116位於射頻墊片103對應的兩個第一SMD元件1051，1052之上方處。饋給結構116藉由第一導電焊料108被電性連接於兩個第一SMD元件1051、1052的至少一個電極。在本實施例中，饋給結構116藉由第一導電焊料108被電性連接於兩個第一SMD元件1051、1052的第一電極及第二電極。第一導電焊料108和兩個第一SMD元件1051、1052彼此堆疊，且位於射頻墊片103和PCB天線107的饋給結構116之間。天線圖案117設置在隔離層118的頂部，並與饋給結構116相連接。在一些實施例中，第一導電焊料108是由選自石墨、鎳、錫、銀、銅及它們的組合所構成的群組中的一材料所製成，例如錫合金。
在一些替代實施例中，天線圖案117設置在隔離層118的底部或在隔離層118的內部。PCB天線107的饋給結構116藉由第一導電焊料108電性連接於兩個第一SMD元件1051、1052。射頻信號可以被接收或發送於天線圖案117、饋給結構116、兩個第一SMD元件1051、1052和射頻墊片103中。
在一實施例中，半導體元件104是一個基頻晶片(baseband IC)，並與位於基板101上之其他元件(未示出)形成無線功能電路。PCB天線107和無線功能電路封裝在一起，使得半導體封裝件100被視為一個封裝元件，可以依據一般電子元件的使用方式直接安裝到無線通訊裝置的一系統電路板，例如可穿戴點銷售終端(POS)或可攜式條碼掃描器。具有PCB天線107的半導體封裝，可以通過調整PCB天線107和無線功能電路間的隔離度，來輕易地減少或精確地控制半導體封裝的LO洩漏。在一實施例中，PCB天線107和半導體元件104間的隔離距離，可以容易地減小並精確地控制，以便達到最佳的隔離。隔離距離包括PCB天線107、封裝材106及基板101的厚度W1、W2及W3。在一實施例中，PCB天線107、封裝材106及基板101的厚度W1、W2及W3，分別為1、0.7和0.28毫米(mm)。更尤其是，可以通過增加PCB天線107的厚度W1改善LO洩漏。
圖2為顯示依據本發明一實施例之具有天線的半導體封裝一結構的剖面圖。如圖2所示，在本實施例中，半導體封裝200的結構相似於半導體封裝100的結構。半導體封裝200與半導體封裝100之間的區別在於，射頻墊片203從兩個第一SMD元件1051、1052的第一電極延伸至兩個第一SMD元件1051、1052的第二電極，以在電極被分開的方向完全覆蓋兩個第 一SMD元件1051、1052。兩個第一SMD元件1051、1052的第一電極和第二電極，通過第一導電焊料108而設置在射頻墊片203上。
圖3為顯示依據本發明一實施例之具有天線的半導體封裝一結構的剖面圖。如圖3所示，在本實施例中，半導體封裝300的結構相似於半導體封裝100的結構。半導體封裝300與半導體封裝100之間的區別在於，PCB天線107的饋給結構116僅通過第一導電焊料108電性連接於兩個第一SMD元件1051、1052的第一電極。兩個第一SMD元件1051、1052串聯連接於射頻墊片103和PCB天線107的饋給結構116，用於阻抗匹配。兩個第一SMD元件1051、1052的第一電極接觸於射頻墊片103，兩個第一SMD元件1051、1052的第二電極，經由第一導電焊料108與饋給結構116連接。在一實施例中，各個第一SMD元件1051、1052可以分別是電阻器、電容器、電感器、濾波器、雙頻段分頻器(Diplexer)、三頻段分頻器(Triplexer)或平衡不平衡轉換器(balun)、例如銅的導電元件。
圖4為顯示依據本發明一實施例之具有天線的半導體封裝一結構的剖面圖。如圖4所示，在本實施例中，半導體封裝400的結構相似於半導體封裝100的結構。半導體封裝400與半導體封裝100之間的區別在於，兩個第一SMD元件1051、1052包括至少一腔體1061，第一導電焊料108設置在腔體1061上，且位於兩個第一SMD元件1051、1052和PCB天線107的饋給結構116之間。相較於半導體封裝100的兩個第一SMD元件1051、1052，設有腔體1061的兩個第一SMD元件1051、1052，具有較大的表面積以接觸第一導電焊料108。
圖5為顯示依據本發明一實施例之具有天線的半導體封裝一 結構的剖面圖及俯視圖。如圖5所示，於本實施例中，半導體封裝500的結構相似於半導體封裝100的結構。半導體封裝500與半導體封裝100之間的區別在於，半導體封裝500還包括一匹配元件520安裝在PCB天線507的頂層或底層，用於阻抗匹配。匹配元件520串聯連接於射頻墊片103和PCB天線507的天線圖案517的一終端(饋給結構516上方的饋給節點5172b或饋給端子5172)。
圖6A為顯示依據本發明一實施例之具有天線的半導體封裝一結構沿剖面線A1-A2的剖面圖及俯視圖。如圖6A所示，於本實施例中，半導體封裝600的結構相似於半導體封裝100的結構。半導體封裝600與半導體封裝100之間的區別在於，半導體封裝600還包括至少一第二SMD元件621、622；至少一第三SMD元件623、624；第二導電焊料626和第三導電焊料627。PCB天線607還包括設置在PCB天線607的底層上的屏蔽平面625，以避免電磁干擾(EMI)對半導體元件104產生干擾。在一些實施例中，PCB天線607還包括設置在頂層和底層間的中間層。天線圖案617被設置在PCB天線607的頂層和中間層上。饋給結構616被連接到天線圖案617的饋給端子6172。PCB天線607的天線圖案617的不同層可以經由導通孔彼此連接。在一些實施例中，PCB天線607還包括保護層518b，保護層518b設置在PCB天線607的底部或PCB天線607的頂部，以覆蓋屏蔽平面625的主要部分、天線圖案617、或隔離層518的凹部。
於一實施例中，兩第二SMD元件621、622的至少一第一電極，通過例如錫合金的焊料，被安裝在接地墊片628上，且從基板601的頂表面彼此向上堆疊。屏蔽平面625的接觸墊片6251通過第二導電焊料626與 兩個第二SMD元件621、622連接。相似地，兩第三SMD元件623、624的至少一第一電極，通過例如錫合金的焊料，分別被安裝在虛設墊片629或接地墊片(未圖示)上，且從基板601的頂表面彼此向上堆疊。第三導電焊料627接觸於PCB天線607的底部以及兩個第三SMD元件623、624。接地墊片628經由基板601內部的導通孔和電路佈局，間接地連接於接腳墊片102。
圖6B為顯示依據本發明一實施例之具有天線的半導體封裝一結構沿剖面線B1-B2的剖面圖及俯視圖。如圖6B所示，剖面線B1-B2的剖面圖為半導體封裝600的另一剖面圖。基板601上的第三導電焊料627、兩第三SMD元件623、624及虛設墊片629b的連接結構，相似於圖6A之半導體封裝600的連接結構。PCB天線607還包含有一短路結構640，短路結構640連接於天線圖案617的短路端子6173並且穿過隔離層518。相似地，PCB天線607的短路結構640，位於接地墊片628b對應之第四SMD元件641、642的至少一電極上方處。短路結構640通第四導電焊料650電性連接於第四SMD元件641、642的至少一電極。接地平面佈局110b埋設在基板601的內部，且透過導通孔111b、112b間接地連接於接地墊片628b及接腳墊片102b。兩第一SMD元件1051、1052；兩第二SMD元件621、622；兩第三SMD元件623、624及兩第四SMD元件641、642其中三個配置處之間的三條連接線，形成三角形輪廓640、640b，以平衡PCB天線607和封裝材606間的接觸力。
圖7為依據本發明一實施例之半導體封裝的俯視圖。如圖7所示，從半導體封裝的俯視角度，屏蔽平面725被直接設置在半導體元件704上方處，並且覆蓋半導體元件704及部分地重疊於天線圖案717(U字形)。天線圖案717還包括一短路端子7173，短路端子7173連接到基板(未圖示) 上的接地墊片，並且穿過隔離層。基板上的PCB天線700的短路端子7173間的連接結構，相似於饋給端子及射頻墊片間的連接結構。PCB天線700的短路端子7173，位於基板上之接地墊片對應的至少一SMD元件的上方處。在一實施例中，兩個SMD元件的電極通過例如錫合金的焊料，安裝在接地墊片，且從基板的上表面彼此向上堆疊。短路端子7173通過導電焊料電性連接到兩個SMD元件的至少一個電極。具有短路端子7173的天線圖案717，可以進一步形成屏蔽效果，例如將天線圖案717的收發頻段外的訊號屏蔽，以增加EMI屏蔽性能。
圖8為依據本發明一實施例之半導體封裝的俯視圖。如圖8所示，從半導體封裝的俯視角度，PCB天線800的屏蔽平面825被直接設置在半導體元件804上方處，並且僅覆蓋半導體元件804。從半導體封裝800的俯視角度，天線圖案817(F形狀)位於屏蔽平面825的配置位置的外部。不具有重疊屏蔽平面825之PCB天線800的天線性能，優於具有重疊屏蔽平面725之PCB天線700的天線性能。在一些實施例中，PCB天線的天線圖案可以是單極型，PFIA型，F型，U型或帶狀線類型。在一些實施例中，PCB天線的屏蔽平面直接設置在基板的所有元件上方處，其可能包括半導體元件但第一SMD元件、第三SMD元件或第四SMD元件除外。並且，從半導體封裝的俯視角度，天線圖案位於屏蔽平面825的配置位置的外部，藉以取得較佳的屏蔽性能。
圖9為顯示組裝圖6A之具有天線的半導體封裝的製作方法流程圖。該製作方法包含但不限於如下步驟：步驟S901：提供基板601； 步驟S902：將半導體元件104和至少一個第一SMD元件放置及設置在基板601上；步驟S903：形式封裝材606；步驟S904：形成至少一個開口(鑽孔或鋸開)，以暴露出第一、第二和第三SMD元件；步驟S905：利用第一導電焊料108至第三導電焊料627，組裝PCB天線607和封裝材606；以及步驟S906：將焊球130放置在基板601的接腳墊片上。
於步驟S901中，提供基板601用以支撐電子元件。在步驟S902中，半導體元件104和至少一第一SMD元件放置和設置在基板601的頂側。在步驟S903中，例如環氧樹脂的封裝材606形成在基板601的頂側。在一實施例中，封裝材606完全覆蓋基板601的頂側，覆蓋區域包括安裝在基板601的頂側上的兩個第一SMD元件1051、1052及半導體元件104的區域。
於步驟S904中，鑽孔製程採用雷射來鑽出孔洞，並從孔洞(開口)暴露出第一、第二和第三SMD元件。鑽孔深度(開口深度)小於封裝材606的厚度W2。在一些替代實施例中，鋸切製程(sawing process)使用的刀片鋸、線鋸、機械鑽或雷射，形成開口，並從開口暴露出第一、第二和第三SMD元件。在步驟S905中，利用第一導電焊料108到第三導電焊料627，將PCB天線607和封裝材606加以組裝，第一導電焊料108到第三導電焊料627可以為例如銅膏、銀膏、錫、錫合金或導電性膏材，分別填充在位於第一、第二和第三SMD元件之正上方的鑽孔內。在步驟S906中，焊球130被放置在基板601的接腳墊片102上。在一些實施例中，可以在步驟S902至 步驟S905其中之一步驟前，執行步驟S906。
在一些實施例中，該製作方法還包括但不限於一個或多個下述步驟：步驟S902b：清除基板601上的助焊劑(flux)；步驟S903b：固化封裝材606；及步驟S906b：將基板601上的複數個半導體封裝600，與其他半導體封裝600分離。
於步驟S902b中基板601上的助焊劑被清除後，再執行步驟S903的封裝製程，因此本製造流程可以避免基板601和封裝材606間的剝離(delamination)。在步驟S903b中，固化製程，例加熱，可減少封裝材606的固化時間。在步驟S906b中，可以將基板601上結構性相接的複數個半導體封裝彼此分離成單獨的半導體封裝。在半導體封裝的製造程序的期間中，單個基板，在本例中為基板601，可以包括複數個半導體封裝同時製作。在基板601上的所有的半導體封裝皆已被製作後，結構性相接的複數個半導體封裝可以通過切割而彼此分離成單獨的半導體封裝。單一個基板601上製作之半導體封裝的數量，會依據基板601的尺寸、製作半導體封裝所需的區域大小、單一個半導體封裝所安裝的元件的數量以及封裝材606的材料而有所不同。
圖10為顯示依據本發明實施例之具有天線的半導體封裝一結構的剖面圖及俯視圖。如圖10所示，在本實施例中，半導體封裝A00的結構相似於半導體封裝600的結構。半導體封裝A00與半導體封裝600之間的主要區別在於，利用網版印刷(screen printing)，將半導體封裝A00的天線結 構從PCB天線607改變成共形天線A07(conformal antenna)。饋給結構A16的一端部電性連接到天線圖案A17的饋給端子A172。饋給結構A16的另一端部被直接連接到第一SMD元件A051的至少一個電極。相似地，短路結構A40的一端部電性連接到天線圖案A17的短路端子A173。短路結構A40的另一端直接連接到第四SMD元件A41的至少一個電極。半導體封裝A00之封裝材A06、基板A01及被動元件A30的結構，類似於半導體封裝600，不再重覆詳細的說明。
圖11為顯示依據本發明實施例之具有天線的半導體封裝一結構的剖面圖及俯視圖。如圖11所示，在本實施例中，半導體封裝B00的結構相似於半導體封裝A00的結構。半導體封裝B00與半導體封裝A00之間的區別在於，第一SMD元件B051及第四SMD元件B41包含至少一腔體B061、B062，並且饋給結構B16及短路結構B40分別接觸於腔體B061、B062。
圖12為顯示製造圖10之具有天線的半導體封裝的製作方法流程圖。該製作方法包含但不限於如下步驟：步驟S201：提供基板A01；步驟S202：將半導體元件104和至少一個第一SMD元件放置及設置在基板A01上；步驟S203：將封裝材A06形式在基板A01上；步驟S204：形成至少一個開口(鑽孔或鋸開)，以暴露出第一和第四SMD元件；步驟S205：將共形天線A07形成在封裝材A06的頂表面上；以及步驟S206：將焊球130放置在基板A01的該些接腳墊片上。
於步驟S201中，提供基板A01用以支撐電子元件。在步驟S202中，半導體元件104、被動元件A30、第四SMD元件A41和至少一第一SMD元件放置和設置在基板A01的頂側。在步驟S203中，例如環氧樹脂的封裝材206形成在基板A01的頂側。在一實施例中，封裝材A06完全覆蓋基板A01的頂側，覆蓋區域包括安裝在基板A01的頂側上的第一SMD元件A051、半導體元件104及被動元件A30的區域。於步驟S204中，鑽孔製程採用雷射來鑽出孔洞，並從孔洞(開口)暴露出第一和第四SMD元件。鑽孔深度(開口深度)小於封裝材A06的厚度W2。在步驟S205中，共形天線A07是通過塗佈製程、網版印刷、光微影技術或微影形成。例如，網版印刷形成共形天線A07。液體狀態的導電材料穿過遮罩之天線圖案A17(U字狀)的開口，填入封裝材A06的部分頂表面和鑽孔。導電材料由選自石墨、鎳、錫、銀、銅及它們的組合所構成群組其中之一的材料所製成。在步驟S206中，焊球130被放置在基板A01的接腳墊片102上。在一些實施例中，可以在步驟S202至步驟S205其一之前，執行步驟S206。
在一些實施例中，該製作方法還包括但不限於一個或多個下述步驟：步驟S202b：清除基板A01上的助焊劑(flux)；步驟S203b：固化封裝材A06；步驟S205b：固化共形天線A07；及步驟S206b：將基板A01上的複數個半導體封裝A00，與其他半導體封裝分離。
在步驟S202b中基板A01上的助焊劑被清除後，再執行步驟 S203的封裝製程，因此本製造流程可以避免基板A01和封裝材A06間的剝離(delamination)。在步驟S203b及步驟S205b中，固化製程，例如加熱，可減少封裝材A06及共形天線A07的固化時間。在步驟S206b中，可以將基板A01上結構性相接的複數個半導體封裝彼此分離成單獨的半導體封裝。在半導體封裝的製造程序的期間中，單個基板，在本例中為基板A01，可以包括複數個半導體封裝同時製作。在基板A01上的所有的半導體封裝皆已被製作後，結構性相接的複數個半導體封裝可以通過切割而彼此分離成單獨的半導體封裝。
簡言之，本發明揭示一種具有天線的半導體封裝。本具創造性的半導體封裝使用了設置在封裝材的PCB天線及共形天線。PCB天線(或共形天線)及無線功能電路被封裝在一起。因此，本案之半導體封裝被視為一個封裝元件，能夠依據一般電子元件的使用方式直接安裝到無線通訊裝置的系統電路板，例如可穿戴點銷售終端(POS)或可攜式條碼掃描器。具有PCB天線或共形天線的半導體封裝，可以通過調整PCB天線(或共形天線)與無線功能電路間的隔離度，來輕易地減少或精確地控制該半導體封裝的LO洩漏。更具體而言，使用共形天線結構的半導體封裝的高度可以進一步減小。該製作方法可以容易地執行，並製造出具有天線的半導體封裝，以降低成本且有較佳的生產良率。
已詳細地說明本發明，上述的方法及結構還能夠用很多種變化態樣，這是很明顯的。該些變形不應視為脫離本發明的精神和範圍。所有該些對於本領域具有通常知識者為明顯的修正，皆包含在本說明書之申請專利範圍中。
100‧‧‧半導體封裝
101‧‧‧基板
102‧‧‧接腳墊片
103‧‧‧射頻墊片
104‧‧‧半導體元件
1051‧‧‧第一SMD元件
1052‧‧‧第一SMD元件
106‧‧‧封裝材
107‧‧‧PCB天線
108‧‧‧第一導電焊料
109‧‧‧元件墊片
110‧‧‧接地平面佈局
111‧‧‧導通孔
112‧‧‧導通孔
113‧‧‧電路佈局
114‧‧‧導通孔
114b‧‧‧導通孔
115‧‧‧元件墊片
116‧‧‧饋給結構
117‧‧‧天線圖案
1172‧‧‧饋給端子
118‧‧‧隔離層
119‧‧‧虛設墊片
130‧‧‧焊球

Claims (20)

  1. 一種半導體封裝，包括：一基板，具有一頂側及一底側；複數個的接腳墊片，設置在該基板的該底側；一射頻墊片，架構為接收或傳送一射頻信號，並且置於該基板的該頂側；一半導體元件，安裝於該基板的該頂側；一第一表面安裝裝置元件(SMD元件)，安裝於該射頻墊片；一封裝材，設置於該基板的該頂側，用以覆蓋該半導體元件及該第一SMD元件；一印刷電路板天線(PCB天線)，設置於該封裝材上；及一第一導電焊料，設置於該封裝材上，其中，該第一導電焊料與該第一SMD元件彼此堆疊，且設置於該射頻墊片與該PCB天線的一饋給結構。
  2. 根據請求項1所述的半導體封裝，其中該PCB天線包含一天線圖案、一隔離層及一屏蔽。
  3. 根據請求項2所述的半導體封裝，其中該天線圖案及該屏蔽分別設置於該PCB天線的一頂層及該PCB天線的一底層。
  4. 根據請求項3所述的半導體封裝，其中該PCB天線還包括設置在該頂層和該底層間的一中間層，該天線圖案設置在該頂層和該中間層。
  5. 根據請求項2所述的半導體封裝，其中從半導體封裝的俯視角度，該屏蔽部分地重疊於該天線圖案。
  6. 根據請求項2所述的半導體封裝，其中從半導體封裝的俯視角度，該屏 蔽只覆蓋該天線圖案的一部分，且該天線圖案直接設置於該半導體元件的上方處。
  7. 根據請求項2所述的半導體封裝，更包含：一第二導電焊料及一第三導電焊料，設置於該封裝材上；一第二SMD元件及一第三SMD元件，分別安裝在該基板的一接地墊片，其中，該第二導電焊料與該第二SMD元件彼此堆疊，並且設置於該基板的該接地墊片與該屏蔽的一接觸墊片，該第三導電焊料與該第三SMD元件彼此堆疊，並且設置於該基板的該接地墊片與該屏蔽的一接觸墊片。
  8. 根據請求項1所述的半導體封裝，其中該第一SMD元件為一電阻器、一電容器、一電感器、一濾波器、一雙頻段分頻器、一三頻段分頻器或一平衡不平衡轉換器，該第一SMD元件串聯連接於該射頻墊片和該PCB天線的該饋給結構，用於阻抗匹配。
  9. 根據請求項8所述的半導體封裝，其中該第一SMD元件的一第一電極接觸於該射頻墊片，該第一SMD元件的一第二電極，經由該第一導電焊料與該饋給結構連接。
  10. 根據請求項1所述的半導體封裝，其中該第一SMD元件包含一腔體，該第一導電焊料設置在該腔體上，且位於該第一SMD元件和該PCB天線的該饋給結構之間。
  11. 根據請求項1所述的半導體封裝，其中該第一導電焊料是選自石墨、鎳、錫、銀、銅及該等的組合所構成的群組中的一材料所製成。
  12. 根據請求項1所述的半導體封裝，更包含一匹配元件安裝在該PCB天線 的該頂層或該底層，用於阻抗匹配。
  13. 根據請求項12所述的半導體封裝，其中該匹配元件串聯連接於該射頻墊片和該PCB天線的該天線圖案的一饋給節點。
  14. 根據請求項1所述的半導體封裝，其中該PCB天線為一軟性印刷電路板。
  15. 根據請求項1所述的半導體封裝，其中該第一SMD元件是一金屬結構。
  16. 一種製造具有一天線的一半導體封裝的方法，包括：提供一基板；將一半導體元件和至少一第一SMD元件設置在該基板上；在該基板上形成一封裝材；在該封裝材中形成至少一個開口，以暴露出該第一SMD元件；以及在該封裝材的一頂表面上形成一共形天線。
  17. 根據請求項16所述的方法，其中該共形天線是利用塗佈製程、網版印刷、光微影技術或微影形成。
  18. 根據請求項16所述的方法，其中該形成一共形天線的步驟包含：將一饋給結構形成在該至少一個開口中，而直接接觸該基板上的該至少一第一SMD元件以及該共形天線的一天線圖案的一饋給端子。
  19. 根據請求項16所述的方法，其中該形成至少一個開口的步驟包含：形成該基板上的一第一SMD元件的至少一腔體。
  20. 根據請求項16所述的方法，更包含一固化步驟，用以固化該共形天線。
TW105106251A 2015-12-04 2016-03-02 具有天線的半導體封裝及其製作方法 TWI600092B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/959,768 US9691710B1 (en) 2015-12-04 2015-12-04 Semiconductor package with antenna

Publications (2)

Publication Number Publication Date
TW201721774A true TW201721774A (zh) 2017-06-16
TWI600092B TWI600092B (zh) 2017-09-21

Family

ID=58800358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106251A TWI600092B (zh) 2015-12-04 2016-03-02 具有天線的半導體封裝及其製作方法

Country Status (3)

Country Link
US (1) US9691710B1 (zh)
CN (1) CN106847771B (zh)
TW (1) TWI600092B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789977B (zh) * 2021-11-04 2023-01-11 大陸商青島新核芯科技有限公司 電子裝置及其製造方法
TWI799904B (zh) * 2021-06-28 2023-04-21 大陸商青島新核芯科技有限公司 電子裝置之製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10297576B2 (en) 2016-04-18 2019-05-21 Skyworks Solutions, Inc. Reduced form factor radio frequency system-in-package
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US10362678B2 (en) * 2016-04-18 2019-07-23 Skyworks Solutions, Inc. Crystal packaging with conductive pillars
US10269769B2 (en) 2016-04-18 2019-04-23 Skyworks Solutions, Inc. System in package with vertically arranged radio frequency componentry
TW202329611A (zh) 2016-12-29 2023-07-16 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
CN110178214A (zh) * 2017-01-18 2019-08-27 株式会社村田制作所 模块
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
CN110401008B (zh) 2018-04-25 2022-02-25 华为技术有限公司 带有封装天线的封装架构及通信设备
US10566686B2 (en) * 2018-06-28 2020-02-18 Micron Technology, Inc. Stacked memory package incorporating millimeter wave antenna in die stack
US11177222B2 (en) * 2019-07-29 2021-11-16 Micron Technology, Inc. Semiconductor packages and associated methods with antennas and EMI isolation shields

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
JP3864029B2 (ja) * 2000-03-24 2006-12-27 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
US20080315396A1 (en) * 2007-06-22 2008-12-25 Skyworks Solutions, Inc. Mold compound circuit structure for enhanced electrical and thermal performance
CN101978490B (zh) * 2008-03-31 2012-10-17 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
US8349648B2 (en) * 2010-06-15 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming RF FEM with IC filter and IPD filter over substrate
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9837701B2 (en) * 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) * 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
CN103227170A (zh) * 2013-03-29 2013-07-31 日月光半导体制造股份有限公司 堆迭式半导体结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799904B (zh) * 2021-06-28 2023-04-21 大陸商青島新核芯科技有限公司 電子裝置之製造方法
TWI789977B (zh) * 2021-11-04 2023-01-11 大陸商青島新核芯科技有限公司 電子裝置及其製造方法

Also Published As

Publication number Publication date
CN106847771A (zh) 2017-06-13
US9691710B1 (en) 2017-06-27
US20170162514A1 (en) 2017-06-08
CN106847771B (zh) 2019-06-28
TWI600092B (zh) 2017-09-21

Similar Documents

Publication Publication Date Title
TWI600092B (zh) 具有天線的半導體封裝及其製作方法
TWI491018B (zh) 半導體封裝件及其製造方法
TWI520304B (zh) 包含天線層的半導體封裝件及其製造方法
JP6469572B2 (ja) アンテナ一体型無線モジュールおよびこのモジュールの製造方法
US8067814B2 (en) Semiconductor device and method of manufacturing the same
TWI471985B (zh) 晶片封裝體及其製作方法
US9978688B2 (en) Semiconductor package having a waveguide antenna and manufacturing method thereof
US20150076671A1 (en) Semiconductor device
EP3151276B1 (en) Methods to improve bga package isolation in radio frequency and millimeter wave products
JP7111514B2 (ja) 電子部品モジュール
CN107424987B (zh) 堆叠式半导体结构及其制造方法
JP6567475B2 (ja) 無線装置
US9160301B2 (en) Acoustic wave device
TWI663663B (zh) 電子封裝構件及其製作方法
US10388628B2 (en) Electronic component package
KR101698292B1 (ko) 반도체 모듈
CN116435198B (zh) 单极化空气耦合天线封装结构及制备方法
CN116230558B (zh) 单极化空气耦合天线封装结构及制备方法
US11257730B2 (en) Electronic component module, and manufacturing method for electronic component module
CN116387799B (zh) 双极化空气耦合天线封装结构及制备方法
JP2006049602A (ja) 半導体装置およびその製造方法
TWI647803B (zh) 電子封裝結構及其製法