TWI647803B - 電子封裝結構及其製法 - Google Patents

電子封裝結構及其製法 Download PDF

Info

Publication number
TWI647803B
TWI647803B TW106105039A TW106105039A TWI647803B TW I647803 B TWI647803 B TW I647803B TW 106105039 A TW106105039 A TW 106105039A TW 106105039 A TW106105039 A TW 106105039A TW I647803 B TWI647803 B TW I647803B
Authority
TW
Taiwan
Prior art keywords
component
package structure
substrate
electronic package
electronic
Prior art date
Application number
TW106105039A
Other languages
English (en)
Other versions
TW201822319A (zh
Inventor
施智元
邱志賢
張月瓊
林宗利
蔡屺濱
林建成
蔡宗賢
朱恆正
蔡明汎
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to CN201710120341.6A priority Critical patent/CN107887698B/zh
Priority to US15/596,113 priority patent/US10587041B2/en
Publication of TW201822319A publication Critical patent/TW201822319A/zh
Application granted granted Critical
Publication of TWI647803B publication Critical patent/TWI647803B/zh
Priority to US16/750,459 priority patent/US11476572B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一種電子封裝結構，係包括：基板、以及設於該基板上之電子元件、天線元件、與屏蔽元件，該屏蔽元件係位於該天線元件與該電子元件之間，以防止該天線元件與該電子元件之間的電磁波相互干擾。本發明復提供該電子封裝結構之製法。

Description

電子封裝結構及其製法
本發明係有關一種電子封裝結構，尤指一種具天線之電子封裝結構。
隨著電子產業的蓬勃發展，目前無線通訊技術已廣泛應用於各式各樣的消費性電子產品以利接收或發送各種無線訊號，而為了滿足消費性電子產品的外觀設計需求，無線通訊模組之製造與設計係朝輕、薄、短、小之需求作開發，其中，平面天線(Patch Antenna)因具有體積小、重量輕與製造容易等特性而廣泛利用在如手機(cell phone)之電子產品之無線通訊模組中。
第1圖係習知無線通訊模組之立體示意圖。如第1圖所示，該無線通訊模組1係包括：一基板10、設於該基板10上之複數電子元件11、一天線結構12、封裝材13以及屏蔽結構14。該基板10係為電路板並呈矩形體。該電子元件11係設於該基板10上且電性連接該基板10。該天線結構12係為平面型且具有一天線本體120與一導線121，該天線本體120藉由該導線121電性連接該電子元件11。 該封裝材13包覆該電子元件11與該部分導線121。該屏蔽結構14形成於該封裝材13上。
惟，習知無線通訊模組1中，該天線結構12係於形成該封裝材13之前製作，且該屏蔽結構14係於形成該封裝材13之後製作，故該天線結構12與該屏蔽結構14需分開製作，致使無線通訊模組1之製程複雜，且製作成本難以降低。
因此，如何克服上述習知技術之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係揭露一種電子封裝結構，係包括：基板；至少一電子元件，係設於該基板上；天線元件，係設於該基板上並電性連接該基板；以及屏蔽元件，係設於該基板上並位於該天線元件與該電子元件之間，其中，該屏蔽元件與該天線元件係相對該基板表面水平方向並排設置。
前述之電子封裝結構中，復包括連接部，係連接該天線元件與該屏蔽元件。例如，該連接部、該天線元件與該屏蔽元件係構成開放式或封閉式環形平面。
前述之電子封裝結構中，復包含自該天線元件與該屏蔽元件上延伸之支撐部，且該基板定義有至少一設於該電子元件、天線元件與屏蔽元件之外圍的輔助區域，使該支撐部位於該輔助區域上。例如，該屏蔽元件係為金屬罩，以遮蔽該基板之部分表面與該些電子元件上方。
本發明復揭露一種電子封裝結構之製法，係包括：提供一基板與一功能組件，其中，該基板上設有至少一電子元件，且該功能組件包含天線元件、屏蔽元件及連接該天線元件與該屏蔽元件之連接部；以及設置該功能組件於該基板上，使該天線元件與該屏蔽元件立設於該基板上，其中，該屏蔽元件係位於該天線元件與該電子元件之間，且該屏蔽元件與該天線元件係相對該基板表面水平方向並排設置。
前述之製法中，復包括於該功能組件設於該基板上後，移除該連接部。
前述之製法中，該功能組件復包含有自該天線元件與該屏蔽元件上延伸之支撐部，以於該功能組件設於該基板上時，該支撐部位於該基板之輔助區域上，且於該功能組件設於該基板上後，沿該輔助區域進行切單製程，以移除該支撐部。
前述之電子封裝結構及其製法中，該基板具有電性連接該天線元件之線路。
前述之電子封裝結構及其製法中，該基板具有電性連接該屏蔽元件之接地墊。
前述之電子封裝結構及其製法中，該天線元件係為金屬架。
前述之電子封裝結構及其製法中，該屏蔽元件係為金屬架或金屬罩。
前述之電子封裝結構及其製法中，該屏蔽元件係未電 性連接該天線元件。
前述之電子封裝結構及其製法中，該屏蔽元件係電性連接該天線元件。
前述之電子封裝結構及其製法中，該屏蔽元件係具有複數接腳，且各該接腳之間具有間隔。
前述之電子封裝結構及其製法中，該屏蔽元件係具有一遮擋於該天線元件與該電子元件間的牆狀接腳。
前述之電子封裝結構及其製法中，復包括形成封裝材於該基板上，以令該封裝材包覆該電子元件、該天線元件與該屏蔽元件(及該連接部)。例如，該天線元件之部分表面外露於該封裝材，例如兩者表面齊平；或者，該屏蔽元件之部分表面外露於該封裝材，例如兩者表面齊平。亦可使該連接部之部分表面外露於該封裝材，例如兩者表面齊平。另外，可形成金屬層於該封裝材上。例如，該金屬層係電性連接該天線元件及/或該屏蔽元件。又，該金屬層具有分隔之第一區域與第二區域，該第一區域係電性連接該屏蔽元件，該第二區域電性連接該天線元件。例如，該第二區域係形成於該封裝材之上表面及/或形成於該封裝材之側表面。
前述之電子封裝結構及其製法中，該基板具有外露於其側面之內部線路層。復包括將電性連接該內部線路層之金屬層佈設於該基板之側面及/或該封裝材之側表面上。
由上可知，本發明之電子封裝結構及其製法中，主要藉由將該天線元件與該屏蔽元件組成一功能組件，使該天 線元件與該屏蔽元件能一同設於該基板上，故相較於習知技術，本發明之製法能簡化製程，且大幅降低製作成本。
再者，藉由該屏蔽元件位於該天線元件與該電子元件之間，以防止該天線元件與該電子元件之間的電磁波相互干擾。
1‧‧‧無線通訊模組
10,20‧‧‧基板
11,21‧‧‧電子元件
12‧‧‧天線結構
120‧‧‧天線本體
121‧‧‧導線
13,26‧‧‧封裝材
14‧‧‧屏蔽結構
2‧‧‧電子封裝結構
2a‧‧‧功能組件
20c‧‧‧側面
200,201‧‧‧線路
200’‧‧‧內部線路層
202‧‧‧接地墊
203‧‧‧接觸墊
22‧‧‧天線元件
220‧‧‧本體部
221‧‧‧腳部
23,33‧‧‧屏蔽元件
230,330‧‧‧接腳
231‧‧‧間隔
24,34‧‧‧連接部
25‧‧‧支撐部
26a‧‧‧上表面
26c,26d‧‧‧側表面
27,57‧‧‧金屬層
57a‧‧‧第一區域
57b,67b‧‧‧第二區域
L‧‧‧輔助區域
第1圖係為習知無線通訊模組之立體示意圖；第2A至2E圖係為本發明之電子封裝結構之製法的立體示意圖；其中，第2D’圖係為第2D圖之另一態樣；第3A圖係為第2B圖之另一實施例的立體示意圖；第3B圖係為第2A圖之屏蔽元件之另一實施例之後視圖；第3C圖係為第2A圖之功能組件之另一實施例之立體示意圖；第4A圖係為第2D圖之另一實施例的立體示意圖；第4B圖係為第4A圖的局部透視立體示意圖；第5A及5B圖係為本發明之電子封裝結構之另一實施例的立體示意圖；以及第6A至6C圖係為對應第2E圖之其它實施例的立體示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2E圖係為本發明之電子封裝結構2之製法之立體示意圖。於本實施例中，該電子封裝結構2係為系統級封裝(system in package，簡稱SiP)之無線通訊模組。
如第2A至2B圖所示，提供一基板20與一功能組件2a，該基板20上設有複數電子元件21，其中，該功能組件2a包含一天線元件22、一屏蔽元件23、一連接該天線元件22與該屏蔽元件23之連接部24、及複數自該天線元件22與該屏蔽元件23(及該連接部24)上延伸之支撐部25。接著，設置該功能組件2a於該基板20上，使該天線元件22、該屏蔽元件23與該支撐部25立設於該基板20上，其中，該屏蔽元件23係位於該天線元件22與該些電子元件21之間，且該屏蔽元件23與該天線元件22係相對該基板20表面水平方向並排而非堆疊設置。
於本實施例中，該基板20係例如為導線架(leadframe)、扇出(fan out)之重佈線路層(redistribution layer，簡稱RDL)結構、電路板或陶瓷板並呈矩形體，且該基板20之表面形成有複數線路200,201與複數接地墊202，並於該基板20內可選擇性地形成內部線路層(圖略)。該基板20定義有元件接置區(可供設置電子元件21及功能組件2a)，以及設於該元件接置區外圍之輔助區域L。有關基板20之種類繁多，並不限於上述。
所述之電子元件21係電性連接該線路200，其為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容或電感。
所述之天線元件22係為金屬架且具有一本體部220與一腳部221，該腳部221係立設於該基板20上，使該本體部220藉由該腳部221架設於該基板20上方。例如，該腳部221可電性連接該線路200之輸入端；或者，該腳部221可作為輸入端，而不需電性連接該線路201，亦即該基板20上不需形成該線路201。應可理解地，可依需求設計複數個腳部221。
所述之屏蔽元件23係為金屬架且具有複數電性連接該些接地墊202之接腳230，並於各該接腳230之間具有間隔231。於另一實施例中，如第3A圖所示，該屏蔽元件33係為金屬罩，以遮蔽該基板20之部分表面與該些電子元件21上方，且各該接腳230遮擋於該天線元件22與該些電子元件21之間；或者，如第3B圖所示，該屏蔽元件 23亦可僅具有一遮擋於該天線元件22與該電子元件21間的牆狀接腳330。
所述之連接部24係連接於該天線元件22與該屏蔽元件23之一側，使該連接部24、該天線元件22與該屏蔽元件23構成開放式環形平面(即具缺口之環狀，如扣環狀或ㄇ字型)；或者，該連接部24係連接於該天線元件22與該屏蔽元件23之兩側之間的任一處，使該連接部24、該天線元件22與該屏蔽元件23構成「工」字型平面。應可理解地，如第3C圖所示，該連接部34亦可連接於該天線元件22與該屏蔽元件23之相對兩側，使該連接部34、該天線元件22與該屏蔽元件23構成封閉式環形平面，如口字型，以增加機械強度而避免受力形變。
所述之支撐部25係設於該基板20之輔助區域L上之接觸墊203上。
如第2C圖所示，形成封裝材26於該基板20之部分區域上而未形成於該輔助區域L上，以令該封裝材26包覆該電子元件21、該天線元件22與該屏蔽元件23，而未包覆該支撐部25。
於本實施例中，該屏蔽元件23之間隔231作為供該封裝材26流過之通道，以利於該封裝材26均勻形成於該基板20上。
再者，於本實施例中，該封裝材26未包覆該連接部24；於其它實施例中，該封裝材26可包覆部分該連接部24；或者於其它實施例中，該封裝材26全面包覆該電子元 件21及該功能組件2a(包含該天線元件22、屏蔽元件23及連接部24)；亦或於其它實施例中，如第5A圖所示，該封裝材26包覆該電子元件21及部分該功能組件2a，使該功能組件2a(包含該天線元件22、屏蔽元件23及連接部24)之部分表面外露於該封裝材26之上表面26a。
又，於另一實施例中，該封裝材26亦可形成於該輔助區域L上，以包覆該支撐部25。
如第2D圖所示，接續第2C圖之製程，沿該輔助區域L(其作為切割路徑)進行切單製程，以移除該支撐部25與該連接部24，使該屏蔽元件23未電性連接該天線元件22。
於本實施例中，該天線元件22之部分表面與該屏蔽元件23之部分表面係外露於該封裝材26，例如，該天線元件22之外露表面、該屏蔽元件23之外露表面與該封裝材26之側表面26c相互齊平。於其它實施例中，當該封裝材26包覆該連接部24時，以於進行切單製程時，該連接部24之部分表面外露於該封裝材26，如第4A及4B圖所示之連接部24之外露表面齊平該封裝材26之側表面，使該屏蔽元件23電性連接該天線元件22。
再者，該電子封裝結構2亦可不需形成該封裝材26，即進行切單製程。
又，於另一實施例中，該輔助區域L不作為切割路徑，以保留該輔助區域L與該支撐部25。
另外，如第2D’圖所示，該基板20之內部線路層200， 亦可外露於該基板20之側面20c。
如第2E圖所示，接續第2D圖之製程，形成一金屬層27於該封裝材26表面上，以包覆該封裝材26之部分表面與該基板20之部分側面。
於本實施例中，該金屬層27可作為散熱或屏蔽電磁之用，且藉由濺鍍(sputter)、電鍍(plate)、塗佈(spray)或其它方式或蓋設框架方式形成該金屬層27，使該金屬層27包覆該封裝材26之部分表面與該基板20之部分側面(並可選擇電性連接外露於該基板20側面之內部線路層)。於其它實施例中，該金屬層27亦可包覆該封裝材26之全部表面與該基板20之全部側面。
再者，該金屬層27係電性連接外露於該封裝材26之該屏蔽元件23，如第2E圖所示；或者，如第5B、6A及6B圖所示，該金屬層57係電性連接該功能組件2a(如該天線元件22、屏蔽元件23)。例如，該金屬層57具有分隔之第一區域57a與第二區域57b，該第一區域57a係電性連接該屏蔽元件23，該第二區域57b電性連接該天線元件22。
具體地，如第5B圖所示，接續第5A圖之製程，該第二區域57b係形成於該封裝材26之上表面26a以電性連接該天線元件22；或如第6A圖所示，接續第2D圖之製程，該第二區域57b係形成於該封裝材26相鄰之側表面26c,26d以電性連接該天線元件22；亦或如第6B圖所示，接續第2D圖之製程，該第二區域57b係分別佈設於該封裝材26之上表面26a與側表面26c,26d以電性連接該天線 元件22。應可理解地，如第6C圖所示，接續第2D’圖之製程，可令該內部線路層200’電性連接該基板20之側面20c(或該封裝材26之側表面26c,26d)上之第二區域67b，而該天線元件22電性連接該封裝材26之上表面26a上之第二區域57b。
於一實施例中，該第二區域57b的投影位置與該基板20的線路201可錯開，以避免該天線元件22因該第二區域57b與該線路201之重疊而造成天線效能之衰減。
應可理解地，該金屬層27亦可未電性連接該天線元件22與該屏蔽元件23(或該連接部24)。
又，若該電子封裝結構2未形成該封裝材26，且該屏蔽元件23係為金屬架而非金屬罩，可藉由蓋設框架方式將該金屬層27架設於該基板20上，以遮蓋於該些電子元件21上方。
另外，於其它實施例中，亦可於第2D圖所示之切單製程後，利用研磨、雷射或切刀將該天線元件22與屏蔽元件23之部分表面外露於該封裝材26之上表面26a，再形成如第5B圖所示之金屬層57。
藉此，該金屬層27,57之佈設範圍係配合該封裝材26之外形，使該電子封裝結構2之體積得以最小化，且使該電子元件21與該天線元件22不會受外界之電磁干擾。
因此，本發明之電子封裝結構2之製法係利用金屬片摺疊成立體化功能組件2a，使該天線元件22與該屏蔽元件23能一同設於該基板20上，故相較於習知技術，本發 明之製法能簡化製程，且大幅降低製作成本。
再者，藉由該屏蔽元件23位於該天線元件22與該些電子元件21之間，能防止該天線元件22與該些電子元件21之間的電磁波相互干擾。
又，該天線元件22藉由該金屬層57之第二區域57b以延伸至該封裝材26外，而具有足夠的天線長度，藉以滿足天線共振所需之電氣長度。
本發明復提供一種電子封裝結構2，其包括：一基板20、設於該基板20上之複數電子元件21、一天線元件22以及一屏蔽元件23,33。
所述之基板20係具有複數線路200,201與複數接地墊202。
所述之電子元件21係為主動元件或被動元件且電性連接該基板20之線路200。
所述之天線元件22係為金屬架，其可選擇性電性連接該基板20之線路201。
所述之屏蔽元件23,33係為金屬架或金屬罩，其電性連接該基板20之接地墊202。
於一實施例中，該屏蔽元件23,33係未電性連接該天線元件22。
於一實施例中，該屏蔽元件23,33係藉由連接部24,34電性連接該天線元件22。例如，該連接部24,34、該天線元件22與該屏蔽元件23,33係構成開放式或封閉式環形平面。
於一實施例中，該屏蔽元件23係具有複數接腳230，且各該接腳230之間具有間隔231。
於一實施例中，該屏蔽元件23係具有一遮擋於該天線元件22與該電子元件21間的牆狀接腳330。
所述之電子封裝結構2復包括封裝材26，其形成於該基板20上，以令該封裝材26包覆該電子元件21、該天線元件22與該屏蔽元件23,33(及該連接部24,34)。
於一實施例中，該天線元件22之部分表面外露於該封裝材26；或者，該屏蔽元件23,33之部分表面外露於該封裝材26；亦或，該連接部24,34之部分表面外露於該封裝材26。
於一實施例中，所述之電子封裝結構2復包括形成於該封裝材26上之金屬層27,57，且該金屬層27,57係電性連接該天線元件22及/或該屏蔽元件23。
綜上所述，本發明之電子封裝結構及其製法中，係藉由該功能組件之設計，使該天線元件與該屏蔽元件能一同設於該基板上，以簡化製程，且降低製作成本。
再者，藉由該屏蔽元件位於該天線元件與該些電子元件之間，以防止該天線元件與該些電子元件之間的電磁波相互干擾。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範 圍所列。

Claims (50)

  1. 一種電子封裝結構，係包括：基板；至少一電子元件，係設於該基板上；天線元件，係為金屬架，其設於該基板上並電性連接該基板；以及屏蔽元件，係設於該基板上並位於該天線元件與該電子元件之間，其中，該屏蔽元件與該天線元件係相對該基板表面水平方向並排設置。
  2. 如申請專利範圍第1項所述之電子封裝結構，其中，該基板具有電性連接該天線元件之線路。
  3. 如申請專利範圍第1項所述之電子封裝結構，其中，該基板具有電性連接該屏蔽元件之接地墊。
  4. 如申請專利範圍第1項所述之電子封裝結構，其中，該屏蔽元件係為金屬架或金屬罩。
  5. 如申請專利範圍第1項所述之電子封裝結構，其中，該屏蔽元件係未電性連接該天線元件。
  6. 如申請專利範圍第1項所述之電子封裝結構，其中，該屏蔽元件係電性連接該天線元件。
  7. 如申請專利範圍第1項所述之電子封裝結構，其中，該屏蔽元件係具有複數接腳，且各該接腳之間具有間隔。
  8. 如申請專利範圍第1項所述之電子封裝結構，其中，該屏蔽元件係具有一遮擋於該天線元件與該電子元件間的牆狀接腳。
  9. 如申請專利範圍第1項所述之電子封裝結構，復包括形成於該基板上之封裝材，以令該封裝材包覆該電子元件、該天線元件與該屏蔽元件。
  10. 如申請專利範圍第9項所述之電子封裝結構，其中，該天線元件之部分表面外露於該封裝材。
  11. 如申請專利範圍第10項所述之電子封裝結構，其中，該天線元件之部分表面齊平該封裝材之表面。
  12. 如申請專利範圍第9項所述之電子封裝結構，其中，該屏蔽元件之部分表面外露於該封裝材。
  13. 如申請專利範圍第12項所述之電子封裝結構，其中，該屏蔽元件之部分表面齊平該封裝材之表面。
  14. 如申請專利範圍第9項所述之電子封裝結構，復包括形成於該封裝材上之金屬層。
  15. 如申請專利範圍第14項所述之電子封裝結構，其中，該金屬層係電性連接該天線元件及/或該屏蔽元件。
  16. 如申請專利範圍第14項所述之電子封裝結構，其中，該金屬層具有分隔之第一區域與第二區域，該第一區域係電性連接該屏蔽元件，該第二區域電性連接該天線元件。
  17. 如申請專利範圍第16項所述之電子封裝結構，其中，該第二區域係形成於該封裝材之上表面及/或形成於該封裝材之側表面。
  18. 如申請專利範圍第1項所述之電子封裝結構，復包括連接該天線元件與該屏蔽元件之連接部。
  19. 如申請專利範圍第18項所述之電子封裝結構，其中，該連接部、該天線元件與該屏蔽元件係構成開放式或封閉式環形平面。
  20. 如申請專利範圍第18項所述之電子封裝結構，復包括封裝材，係形成於該基板上，以令該封裝材包覆該電子元件、該天線元件、該連接部與該屏蔽元件。
  21. 如申請專利範圍第20項所述之電子封裝結構，其中，該連接部之部分表面外露於該封裝材。
  22. 如申請專利範圍第21項所述之電子封裝結構，其中，該連接部之部分表面齊平該封裝材之表面。
  23. 如申請專利範圍第18項所述之電子封裝結構，復包含自該天線元件與該屏蔽元件上延伸之支撐部，且該基板定義有至少一設於該電子元件、天線元件與屏蔽元件之外圍的輔助區域，使該支撐部位於該輔助區域上。
  24. 如申請專利範圍第23項所述之電子封裝結構，其中，該屏蔽元件係為金屬罩，以遮蔽該基板之部分表面與該些電子元件上方。
  25. 如申請專利範圍第1項所述之電子封裝結構，其中，該基板具有外露於其側面之內部線路層。
  26. 如申請專利範圍第25項所述之電子封裝結構，復包括電性連接該內部線路層之金屬層，係佈設於該基板之側面及/或該封裝材之側表面上。
  27. 一種電子封裝結構之製法，係包括：提供一基板與一功能組件，其中，該基板上設有至 少一電子元件，且該功能組件包含天線元件、屏蔽元件及連接該天線元件與該屏蔽元件之連接部，該天線元件係為金屬架；以及設置該功能組件於該基板上，使該天線元件與該屏蔽元件立設於該基板上，其中，該屏蔽元件係位於該天線元件與該電子元件之間，且該屏蔽元件與該天線元件係相對該基板表面水平方向並排設置。
  28. 如申請專利範圍第27項所述之電子封裝結構之製法，其中，該基板具有電性連接該天線元件之線路。
  29. 如申請專利範圍第27項所述之電子封裝結構之製法，其中，該基板具有電性連接該屏蔽元件之接地墊。
  30. 如申請專利範圍第27項所述之電子封裝結構之製法，其中，該屏蔽元件係為金屬架或金屬罩。
  31. 如申請專利範圍第27項所述之電子封裝結構之製法，其中，該屏蔽元件係未電性連接該天線元件。
  32. 如申請專利範圍第27項所述之電子封裝結構之製法，其中，該屏蔽元件係電性連接該天線元件。
  33. 如申請專利範圍第27項所述之電子封裝結構之製法，其中，該屏蔽元件係具有複數接腳，且各該接腳之間具有間隔。
  34. 如申請專利範圍第27項所述之電子封裝結構之製法，其中，該屏蔽元件係具有一遮擋於該天線元件與該電子元件間的牆狀接腳。
  35. 如申請專利範圍第27項所述之電子封裝結構之製法， 復包括形成封裝材於該基板上，以令該封裝材包覆該電子元件及該功能組件。
  36. 如申請專利範圍第35項所述之電子封裝結構之製法，其中，該天線元件之部分表面外露於該封裝材。
  37. 如申請專利範圍第36項所述之電子封裝結構之製法，其中，該天線元件之部分表面齊平該封裝材之表面。
  38. 如申請專利範圍第35項所述之電子封裝結構之製法，其中，該屏蔽元件之部分表面外露於該封裝材。
  39. 如申請專利範圍第38項所述之電子封裝結構之製法，其中，該屏蔽元件之部分表面齊平該封裝材之表面。
  40. 如申請專利範圍第35項所述之電子封裝結構之製法，其中，該連接部外露於該封裝材。
  41. 如申請專利範圍第35項所述之電子封裝結構之製法，其中，該連接部之部分表面齊平該封裝材之表面。
  42. 如申請專利範圍第35項所述之電子封裝結構之製法，復包括形成金屬層於該封裝材上。
  43. 如申請專利範圍第42項所述之電子封裝結構之製法，其中，該金屬層係電性連接該天線元件及/或該屏蔽元件。
  44. 如申請專利範圍第42項所述之電子封裝結構之製法，其中，該金屬層具有分隔之第一區域與第二區域，該第一區域係電性連接該屏蔽元件，該第二區域電性連接該天線元件。
  45. 如申請專利範圍第44項所述之電子封裝結構之製法， 其中，該第二區域係形成於該封裝材之上表面及/或形成於該封裝材之側表面。
  46. 如申請專利範圍第27項所述之電子封裝結構之製法，其中，該功能組件復包含自該天線元件與該屏蔽元件上延伸之支撐部，以於該功能組件設於該基板上時，該支撐部位於該基板之輔助區域上。
  47. 如申請專利範圍第46項所述之電子封裝結構之製法，復包括於該功能組件設於該基板上後，沿該輔助區域進行切單製程，以移除該支撐部。
  48. 如申請專利範圍第27項所述之電子封裝結構之製法，復包括於該功能組件設於該基板上之後，移除該連接部。
  49. 如申請專利範圍第27項所述之電子封裝結構之製法，其中，該基板具有外露於其側面之內部線路層。
  50. 如申請專利範圍第49項所述之電子封裝結構之製法，復包括將電性連接該內部線路層之金屬層佈設於該基板之側面及/或該封裝材之側表面上。
TW106105039A 2016-09-29 2017-02-16 電子封裝結構及其製法 TWI647803B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710120341.6A CN107887698B (zh) 2016-09-29 2017-03-02 电子封装结构及其制法
US15/596,113 US10587041B2 (en) 2016-09-29 2017-05-16 Electronic package structure and fabrication method thereof
US16/750,459 US11476572B2 (en) 2016-09-29 2020-01-23 Method for fabricating electronic package structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??105131255 2016-09-29
TW105131255 2016-09-29

Publications (2)

Publication Number Publication Date
TW201822319A TW201822319A (zh) 2018-06-16
TWI647803B true TWI647803B (zh) 2019-01-11

Family

ID=63258414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105039A TWI647803B (zh) 2016-09-29 2017-02-16 電子封裝結構及其製法

Country Status (1)

Country Link
TW (1) TWI647803B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130093629A1 (en) * 2011-10-17 2013-04-18 Siliconware Precision Industries Co., Ltd. Packaging structure and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130093629A1 (en) * 2011-10-17 2013-04-18 Siliconware Precision Industries Co., Ltd. Packaging structure and method of fabricating the same

Also Published As

Publication number Publication date
TW201822319A (zh) 2018-06-16

Similar Documents

Publication Publication Date Title
US8110902B2 (en) Chip package and manufacturing method thereof
TWI603456B (zh) 電子封裝結構及其製法
TWI655719B (zh) 電子模組
TWI487085B (zh) 具屏蔽之積體電路封裝件系統
TWI546928B (zh) 電子封裝件及其製法
TWI594390B (zh) 半導體封裝件及其製法
TWI438885B (zh) 半導體封裝件及其製法
TWI459521B (zh) 半導體封裝件及其製法
TWI474462B (zh) 半導體封裝件及其製法
US11476572B2 (en) Method for fabricating electronic package structure
TWI593165B (zh) 電子封裝件
TWI589059B (zh) 電子封裝件
TW201818529A (zh) 電子封裝件及其製法
TWI528632B (zh) 電子封裝件及其製法
TWI634640B (zh) 電子封裝件及其製法
TWI548050B (zh) 封裝結構及其製法與封裝基板
TW201901915A (zh) 電子封裝件及其製法
TWI624113B (zh) 電子模組
TW201929321A (zh) 多頻天線封裝結構
TW201904011A (zh) 電子封裝件及其製法
TWI647803B (zh) 電子封裝結構及其製法
TW201519508A (zh) 電子封裝件
TWI645518B (zh) 封裝結構及其製法
TWI613767B (zh) 電子封裝件及其製法
TWI549359B (zh) 電子組件