CN106847720B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN106847720B
CN106847720B CN201611099779.2A CN201611099779A CN106847720B CN 106847720 B CN106847720 B CN 106847720B CN 201611099779 A CN201611099779 A CN 201611099779A CN 106847720 B CN106847720 B CN 106847720B
Authority
CN
China
Prior art keywords
plunger
tip
cleaning shaft
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611099779.2A
Other languages
English (en)
Other versions
CN106847720A (zh
Inventor
鵜口福巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN106847720A publication Critical patent/CN106847720A/zh
Application granted granted Critical
Publication of CN106847720B publication Critical patent/CN106847720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06722—Spring-loaded
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种半导体装置的制造方法。在半导体装置的测试步骤中可重现且稳定地测量半导体装置的电气特性。探针引脚包括第一柱塞、第二柱塞、清洁轴、第一线圈弹簧和第二线圈弹簧。通过第二线圈弹簧允许容纳在第一柱塞的内部的清洁轴进出通过第一柱塞的接触部的尖端，由此去除附着到接触部的尖端的焊料刮屑。第一柱塞由缠绕在第一柱塞的外侧面上和在第二柱塞的外侧面上的第一线圈弹簧电耦接到第二柱塞。

Description

半导体装置的制造方法
相关申请的交叉引用
包括说明书、附图和摘要的2015年12月4日提交的日本专利申请No.2015-237182的公开内容通过引用全部并入本文中。
技术领域
本发明涉及用于制造半导体装置的技术，优选地用于包括使用具有多个探针引脚的IC测试插座或具有多个探针引脚的探针卡来测试半导体集成电路(IC)的电气特征的步骤的半导体装置制造。
背景技术
日本未审查专利申请公布No.2006-343113描述了具有旋转被按压到端子的探针引脚的旋转机构的半导体测试仪。旋转机构包括设置在探针引脚的侧面上的螺旋状突起、设置在外壳的内侧面上并且与突起配合的螺旋状凹槽以及附接到探针的后端并且在将探针引脚从外壳推出的方向上偏置探针引脚的弹簧部件。
发明内容
在半导体装置的分选步骤中，当测试半导体装置的电气特性时，涂覆有高导电性的硬镀敷膜的具有接触部的探针引脚一般地用作用于提升接触性能的工具。然而，当使得探针引脚反复地与设置在半导体装置上的外端子接触时，构成外端子的金属的刮屑粘附到接触部的尖端，引起接触电阻的改变和不良接触。
在现有技术中，停止测试仪的操作，使用金属刷或清洁片材清洁接触部的尖端，由此规律地去除附着到接触部的尖端的金属刮屑。然而，因为停止了测试仪操作，这个方法降低了测试仪的操作效率并且需要许多时间和工作。
将从附图和本说明书的描述中阐明其它问题和新颖的特征。
根据一个实施例，使得探针引脚接触半导体装置的外端子以测试半导体装置的电气特性，所述探针引脚包括第一柱塞、第二柱塞、清洁轴、第一线圈弹簧和第二线圈弹簧。第一柱塞是构成探针引脚的上部的中空结构并且具有与外端子接触的接触部。第二柱塞是与所述第一柱塞分离地构成探针引脚的下部的中空结构，并且在与第一柱塞相对的一侧的端部处具有底部。清洁轴被容纳在第一柱塞的内部，并且部分地从接触部的尖端突出。第一线圈弹簧缠绕在第一柱塞的外侧面上和第二柱塞的外侧面上，并且将第一柱塞电耦接到第二柱塞。第二线圈弹簧被容纳在第一柱塞的内部和第二柱塞的内部，同时被保持在清洁轴和第二柱塞的底部之间。清洁轴的部分进出通过接触部的尖端，由此附着到接触部的尖端的金属刮屑被去除。
根据实施例，半导体装置的电气特性能够在半导体装置的测试步骤中被可重现且稳定地测量。
附图说明
图1是一个实施例的半导体装置的主要部分截面图。
图2是实施例的IC测试插座的示意性透视图。
图3是以放大的方式例示IC测试插座的部分的截面图，该IC测试插座中插入有实施例的半导体装置。
图4A、4B和4C示出了实施例的探针引脚，其中图4A是不与外端子接触的探针引脚的示意图，图4B是不与外部端子接触的探针引脚的截面图，图4C是与外部端子接触的探针引脚的截面图。
图5A和5B示出了实施例的第一柱塞，其中图5A是与外端子接触的第一柱塞的放大方式的截面图，图5B是在第一柱塞已与外端子接触之后的第一柱塞的放大方式的截面图。
图6是要解释实施例的第一和第二线圈弹簧中的每一个线圈弹簧的弹簧压力的探针引脚的截面图。
图7是要解释实施例的第二线圈弹簧的固定的样子的探针引脚的截面图。
图8A和8B每个都是要解释实施例的第一柱塞和清洁轴之间的间距的探针引脚的部分的截面图，其中图8A是以放大的方式例示不与外端子接触的探针引脚的部分的截面图，图8B是以放大的方式例示与外端子接触的探针引脚的部分的截面图。
图9是要解释实施例的第一柱塞和清洁轴中的每个的材料的例示探针引脚的部分的透视图。
图10A和10B示出了实施例的探针引脚，其中图10A是以放大的方式例示不与外端子接触的探针引脚的部分的截面图，图10B是以放大的方式例示与外端子接触的探针引脚的部分的截面图。
图11是解释实施例的探针引脚的顺序操作的流程图。
图12包括解释实施例的探针引脚的顺序操作的截面图。
图13包括解释实施例的探针引脚的顺序操作的截面图。
图14A和14B每个都是要解释粘附到实施例的第一柱塞的接触部的尖端的焊料刮屑的探针引脚的截面图，其中图14A是以放大的方式例示焊料刮屑所附着到的接触部的尖端的截面图，图14B是以放大的方式例示已从其去除一些焊料刮屑的接触部的尖端的截面图。
图15包括要解释探针引脚的顺序操作的实施例的探针引脚的截面图。
图16A和16B每个都是要解释粘附到实施例的第一柱塞的接触部的尖端的焊料刮屑的探针引脚的截面图，其中图16A是以放大的方式例示焊料刮屑所附着到的接触部的尖端的截面图，图16B是以放大的方式例示已从其去除一些焊料刮屑的接触部的尖端的截面图。
图17包括例示要解释实施例的清洁轴的运动的探针引脚的部分的截面图。
图18是例示实施例的探针引脚的部分的透视图。图18A、18B和18C是例示实施例的清洁轴的各种形状的侧视图。
图19A、19B、19C和19D是例示实施例的第一柱塞的接触部的各种形状的透视图。
图20A和20B是实施例的BGA型半导体装置的测试步骤中电气特性的测量示例的示意性例示，其中图20A是例示半导体装置整体的示意图，图20B是以放大的方式例示外端子和探针引脚中的每一个的部分的截面图。
图21A和21B是实施例的QFP型半导体装置或SOP型半导体装置的测试步骤中电气特性的测量示例的示意性例示，其中图21A是例示半导体装置整体的示意图，图21B是以放大的方式例示外端子和探针引脚中的每个的部分的截面图。
图22A和22B是实施例的QFN型半导体装置的测试步骤中电气特性的测量示例的示意性例示，其中图22A是例示半导体装置整体的示意图，图22B是以放大的方式例示外端子和探针引脚中的每个的部分的截面图。
图23是解释设置在实施例的变型的探针卡中的探针引脚的截面图。
图24A是未应用实施例的先前的探针引脚的截面图，图24B是以放大的方式例示该探针引脚的端部部分的透视图。
具体实施方式
尽管为了方便，必要时可在多个部分或实施例中分开地描述下列实施例，但是除了特别限定的情况以外，它们并非彼此不相关，并且处于一个是另一个的部分或全部的变型、详细解释、补充解释等的关系中。
在下列实施例中，当提到要素的数字(包括数目、数值、数量和范围)时，该数字不限于指定的数字，除了特别限定的情况和该数字原理上清楚地限于指定的数字的情况之外。换言之，数字可以不小于或不大于指定的数字。
在下列实施例中，将认识到的是，实施例的构成要素(包括要素步骤)不一定是不可或缺的，除了特别限定的情况以及构成要素原理上很可能不可或缺的情况以外。
将认识到的是，术语“由A组成”、“由A构成”、“具有A”或“包括A”不旨在排除要素A之外的任何要素，除了例如要素A被特别地限定成是排他的情况以外。类似地，在下列实施例中，当描述构成要素的形状、位置关系等时，应包括与这样的形状等实质上紧密关联或类似的任何配置，除了特别限定的情况和该配置原理上可能不被包括的情况以外。这同样适用于每个数值和范围。
在下列实施例中使用的附图中，为了更好的可视性可将特别的位置例示成相对大的，以及为了更好的可视性截面图可以不加阴影。在用于解释下列实施例的所有附图中，具有相同功能的部件由相同的附图标记指代，并且省略重复的描述。
下文中，根据附图详细描述本发明的一个实施例。
对要解决的问题的详细描述
本发明的发明人已经研究了未应用本实施例的先前的探针引脚的结构和问题，这可能更加澄清了本实施例的探针的结构。以下使用图24A和24B描述结构和问题。图24A是未应用本实施例的先前的探针引脚的截面图。图24B是以放大的方式例示未应用本实施例的先前的探针引脚的尖端部分的透视图。
在组装半导体装置之后的分选步骤中，使用例如具有多个探针引脚的IC测试插座执行半导体装置的电气测试。例如，对于球栅阵列(BGA)型半导体装置(半导体封装)，半导体装置被插进IC测试插座，并且使得多个探针引脚接触作为外端子的多个焊料凸块。在这样的状态下，预定的电信号从测试仪传输到探针引脚以执行电气测试。
如图24A中所例示的，探针引脚(接触引脚、接触探针、探针)CPR是具有通过弹簧伸出和缩回的尖端的可移动探针引脚。探针引脚CPR包括具有刺入焊料凸块的接触部CTR的第一柱塞PLR1、与第一柱塞PLR1具有功能一体性的第二柱塞PLR2和充当第一柱塞PLR1和第二柱塞PLR2之间的继电器的线圈弹簧CSR。线圈弹簧CSR包括静止部分CSRa和可伸缩部分CSRb，其中静止部分CSRa包括被固定且紧密地缠绕在第一柱塞PLR1的外侧面上的线圈，可伸缩部分CSRb包括以可伸缩的方式缠绕在第二柱塞PLR2的外侧面上的线圈。
如图24B中所例示的，第一柱塞PLR1的接触部CTR的尖端具有分裂形状以提升接触性能，并且分裂形状的每个顶点具有锐角。
然而，这样的探针引脚CPR具有下列技术问题。
具有这样的结构的探针引脚CPR具有刺入焊料凸块的接触部CTR的尖端的真实接触点的小的面积(点的数量)。因此，当重复几次探针引脚CPR到焊料凸块的接触时，真实接触点的面积由于焊料刮屑SO粘附到接触部CTR的尖端而变化。
焊料凸块的主要成分是锡(Sn)，并且附着到接触部CTR的尖端的锡(Sn)容易被氧化并形成SnO或SnO2(锡氧化物)。作为结果，附着到接触部CTR的尖端的焊料刮屑SO变成了绝缘体，导致接触电阻增大。
此外，在重复探针引脚CPR到焊料凸块的接触之后，必须使用例如金属刷或抛光片材清洁接触部CTR的尖端表面以去除附着到接触部CTR的尖端的焊料刮屑SO。然而，必须停止测试仪操作以清洁探针引脚CPR，由此降低了测试仪的操作效率，花费许多时间和工作。
以这种方式，当探针引脚CPR到焊料凸块的接触的次数增加时，测试期间的接触电阻极大地变化。特别是，还不能够在可重现且稳定地测量半导体装置的电气特性的同时执行高速波形传输测试或需要施加大电流的测试。
实施例
现在给出对本发明的实施例的半导体装置的电气测试的描述以及对这样的电气测试中使用的IC测试插座中设置的探针引脚的描述，该电气测试在组装半导体装置之后的分选步骤中被执行。
半导体装置
描述图1中例示的使用导线接合连接的具有面朝上的接合结构的BGA型半导体装置(半导体封装)作为半导体装置的示例。图1是本实施例的半导体装置的主要部分截面图。
如图1中例示的，半导体装置SM具有(但不限于)封装结构，在该封装结构中，半导体芯片SC安装在互连衬底IS的上表面上，并且多个球形外端子OT被布置在互连衬底IS的下表面(在与互连衬底IS的上表面相对的一侧的表面)上作为外部连接端子。
(1)半导体芯片
半导体芯片SC具有主表面和在与主表面相对的一侧的背表面，并且用胶粘合剂或诸如管芯附着膜(DAF)的膜粘合剂DF安装在互连衬底IS的上表面中部的芯片安装区域中，使得半导体芯片SC的背表面与互连衬底IS的上表面相对。
每个都电耦接到半导体元件的多个接合焊盘(电极焊盘)EP被布置在半导体芯片SC的主表面上。接合焊盘EP每个都包括在半导体芯片SC的多层互连层的最上层中的互连件，并且每个接合焊盘EP的上表面的一部分从与接合焊盘EP相对应的设置在表面保护膜中的开口暴露。
(2)互连衬底
互连衬底IS是例如积层衬底，并且具有与其厚度方向相交的矩形的平面形状。互连衬底IS具有但不限于多层互连结构，该多层互连结构主要包括核心部件(基础部件)、以及核心部件的第一表面(上表面)侧的、第二表面(下表面)侧的和内部的互连件。
在互连衬底IS的上表面上在芯片安装区域周围的区域中沿着互连衬底IS的每条边布置多个接合引线(电极焊盘)BL。这样的接合引线BL中的每个都包括设置在互连衬底IS中的最上层中的互连件，并且接合引线BL的上表面从设置在上保护膜中的开口暴露。
多个凸块焊区(电极焊盘)BLR布置在互连衬底IS的下表面上。这样的凸块焊区BLR中的每个都包括设置在互连衬底IS中的最下层中的互连件，并且凸块焊区BLR的下表面从设置在下保护膜中的开口暴露。
(3)导电部件
布置在半导体芯片SC的表面上的各个接合焊盘EP经由多个导电导线(接合导线、导线)CW而电耦接到布置在互连衬底IS的上表面上的接合引线BL。例如，使用约15到50μm直径的金(Au)导线或铜(Cu)导线作为导电导线CW。
(4)密封体
半导体芯片SC和导电导线CW由设置在互连衬底IS的上表面上的密封体RS密封。密封体RS由环氧系热固性绝缘树脂形成，包含例如苯酚固化剂、硅橡胶和大量填充料(例如硅石)以实现低应力。例如，密封体RS由转印成型处理形成。
(5)外端子
外端子OT设置在设置于互连衬底IS的下表面上的凸块焊区BLR上。各个外端子OT电耦接且机械耦接到凸块焊区BLR。使用具有基本不包含铅的无铅焊料成分的焊料凸块(例如，具有Sn-3wt％Ag-0.5wt％Cu(锡-3wt％银-0.5wt％铜)的成分的焊料凸块)作为外端子OT。
IC测试插座
利用图2和3描述本实施例的IC测试插座。图2是本实施例的IC测试插座的示意性透视图。图3是以放大的方式例示其中插入有本实施例的半导体装置的IC测试插座的部分的主要部分截面图。
如图2和3中例示的，IC测试插座TS包括多个探针引脚(接触引脚、接触探针、探针)CP以及固定探针引脚CP的插座基底(探针引导件)G1，其中在测试期间使得探针引脚CP每个都与半导体装置SM的外端子OT中的每个接触。IC测试插座TS进一步包括能容纳半导体装置SM的浮动基底(封装引导件)G2以及按压安装在浮动基底G2中的半导体装置SM的封装按压盖子G3。将半导体装置SM安装在浮动基底G2中，同时将设置在半导体装置SM上的外端子OT指向浮动基底G2的底部，并且闭合封装按压盖子G3。结果，从设置在浮动基底G2的底部中的多个通孔突出的探针引脚CP的接触件的各个尖端与设置在半导体装置SM上的外端子OT接触，允许二者之间导通。
探针引脚的结构
(1)第一，利用图4A、4B和4C描述本实施例的探针引脚的整个结构。图4A、4B和4C示出了本实施例的探针引脚，其中图4A是不与外端子接触的探针引脚的示意图，图4B是不与外部端子接触的探针引脚的截面图，图4C是与外端子接触的探针引脚的截面图。
如图4A和4B中所例示的，作为细长的引脚部件的探针引脚CP是具有利用弹簧伸出和缩回的尖端的可移动探针引脚。探针引脚CP包括具有刺入设置在半导体装置上的外端子中的接触部CT的第一柱塞PL1、与第一柱塞PL1具有功能一体性的第二柱塞PL2和充当第一柱塞PL1与第二柱塞PL2之间的继电器的第一线圈弹簧CS1。
第一线圈弹簧CS1包括静止部分CS1a和可伸缩部分CS1b，其中静止部分CS1a包括被固定且紧密地缠绕在第一柱塞PL1的外侧面上的线圈，可伸缩部分CS1b包括以可伸缩的方式缠绕在第二柱塞PL2的外侧面上的线圈。
第一柱塞PL1的接触部CT的尖端具有有着锐角的顶点的分裂形状以提升接触性能。
第一柱塞PL1是具有在探针引脚CP的可伸缩方向上延伸的通孔并且在其内部容纳可滑动的清洁轴SH的中空结构。清洁轴SH具有大致圆柱形的形状，该形状具有要与外端子接触的上表面和在与上表面相对的一侧的下表面，并且清洁轴SH在外侧面的远离上表面和下表面中的每个的部分上以环绕外侧面的外周的方式具有突起。
第一柱塞PL1的接触部CT中的通孔的直径小于第一柱塞PL1的其它部分中的通孔的直径。设置在清洁轴SH的外侧面的部分上的突起邻接形成在通孔直径变化的位置处的台阶，由此防止清洁轴SH从第一柱塞PL1的接触部CT出去。
第二柱塞PL2是中空结构，并且在与第一柱塞PL1相对的一侧的端部处具有底部。
此外，在将清洁轴SH从第一柱塞PL1的接触部CT推出的方向上按压清洁轴SH的第二线圈弹簧CS2被容纳在第一柱塞PL1和第二柱塞PL2中的每一个的内部。第二线圈弹簧CS2被容纳同时被保持在清洁轴SH和第二柱塞PL2的底部之间。第二线圈弹簧CS2的第一端部在与设置在清洁轴SH的外侧面的部分上的突起相比较低一侧(靠近第二柱塞PL2的一侧)围绕清洁轴SH螺旋地缠绕。然而，第二线圈弹簧CS2的第一端部没有固定到清洁轴SH，它的第二端部也没有固定到第二柱塞PL2的底部。
如图4A和4B中所例示的，在探针引脚CP不与外端子接触的待命期间，清洁轴SH从第一柱塞PL1的接触部CT的尖端突出。探针引脚CP因此具有其中在从第一柱塞PL1推出清洁轴SH的方向上由第二线圈弹簧CS2将负载施加到清洁轴SH的结构。
另一方面，如图4C中所例示的，在探针引脚CP与外端子接触的测试期间，第一柱塞PL1的接触部CT的尖端经由设置在半导体装置上的焊料凸块SB按压。清洁轴SH被这样的按压力按压进第一柱塞PL1的内部。同时，第一柱塞PL1朝着第二柱塞PL2移动。这允许第一柱塞PL1的接触部CT的尖端与设置在半导体装置上的焊料凸块SB牢固地接触。
对于探针引脚CP，第一柱塞PL1、第二柱塞PL2和第一线圈弹簧CS1每个都由导电材料形成以建立与设置在半导体装置上的焊料凸块SB的电耦接。例如，第一线圈弹簧CS1包括镀敷金(Au)的不锈钢。第二线圈弹簧CS2可由导电材料和绝缘材料中的任一者形成。
清洁轴SH由与第一柱塞PL1或第二柱塞PL2的导电材料相同的导电材料形成。优选地，清洁轴SH由具有高于第一柱塞PL1或第二柱塞PL2的电阻且相比于探针引脚CP整体的50到200mΩ的电阻值允许清洁轴SH的电阻值为1Ω或更高的导电材料形成。更优选地，清洁轴SH由绝缘材料形成。
尽管第一线圈弹簧CS1被构造成包括静止部分CS1a和可伸缩部分CS1b，其中静止部分CS1a包括被固定且紧密地缠绕的线圈，可伸缩部分CS1b包括以可伸缩的方式缠绕的线圈，但是这不是限制性的。例如，静止部分CS1a可由包括导电材料的筒状板构成。
(2)随后，利用图5A和5B描述粘附到本实施例的探针引脚的接触部的金属刮屑。图5A和5B示出了本实施例的第一柱塞，其中图5A 是与外端子接触的第一柱塞的放大方式的截面图，图5B是在第一柱塞已与外端子接触之后的第一柱塞的放大方式的截面图。
如图5A中所例示的，例如，对于BGA型半导体装置，半导体装置被插入IC测试插座，使得探针引脚CP与作为外端子的焊料凸块SB接触，并且在这样的状态下，预定的电信号从测试仪传输到探针引脚CP以执行电气测试。
第一柱塞PL1的接触部CT的尖端具有有着锐角的顶点的分裂形状以提升接触性能。当使得接触部CT的尖端与焊料凸块SB接触时，尖端刺入焊料凸块SB中。
作为结果，如图5B所例示的，焊料刮屑SO粘附到接触部CT的尖端。探针引脚CP具有刺入焊料凸块SB中的接触部CT的尖端的真实接触点的小的面积(数量)；因此，当使得探针引脚CP重复地接触焊料凸块SB数次时，真实接触点的面积由于焊料刮屑SO到接触部CT的尖端的粘附而变化。
焊料凸块SB的主要成分是锡(Sn)，而附着到接触部CT的尖端的锡(Sn)容易被氧化并形成SnO或SnO2(锡氧化物)。作为结果，附着到接触部CTR的尖端的焊料刮屑SO变成了绝缘体，导致接触电阻的增加。
(3)现在利用图6描述本实施例的第一和第二线圈弹簧中的每个的弹簧压力。图6是要解释本实施例的第一和第二线圈弹簧中的每个的弹簧压力的探针引脚的截面图。
缠绕在第一柱塞PL1和第二柱塞PL2中的每个的外侧面上的第一线圈弹簧CS1是螺旋压缩弹簧，该螺旋压缩弹簧将第一柱塞PL1的接触部CT的尖端按压到设置在半导体装置上的外端子以使得第一柱塞PL1的接触部CT的尖端接触设置在半导体装置上的外端子。因此，第一线圈弹簧CS1的弹簧压力被设置成相对高以减小接触电阻，以及例如是约35gf。
容纳在第一柱塞PL1和第二柱塞PL2的每个的内部的第二线圈弹簧CS2是使清洁轴SH从第一柱塞PL1的接触部CT突出的螺旋压缩弹簧。因此，如果第二线圈弹簧CS2的弹簧压力过高，即使不再施加按压力，被按压的第二线圈弹簧CS2也不容易回到按压前的位置(原始状态)；因此，第二线圈弹簧CS2的弹簧压力被设置成相对低，例如约10gf。
如果第一线圈弹簧CS1和第二线圈弹簧CS2的总接触压力过高，探针引脚不能被推动器(例如，图2中例示的封装按压盖子G3)推动。因此，期望第一线圈弹簧CS1和第二线圈弹簧CS2的总接触压力是例如约45gf。
(4)现在利用图7描述本实施例的第二线圈弹簧的固定的样子。图7是解释本实施例的第二线圈弹簧的固定的样子的探针引脚的截面图。
尽管第二线圈弹簧CS2被容纳在第一柱塞PL1和第二柱塞PL2中的每个的内部的同时被保持在清洁轴SH和第二柱塞PL2的底部之间，但是第二线圈弹簧CS2的任一端部也没有被固定。
在图7中所例示的区域A中，第二线圈弹簧CS2的第一端部在与设置在清洁轴SH的外侧面的部分上的突起相比较低一侧(靠近第二柱塞PL2的一侧)围绕清洁轴SH螺旋地缠绕。然而，第二线圈弹簧CS2未被束缚(固定)，使得清洁轴SH可以自由地旋转或倾斜。
在图7中所例示的区域B中，第二线圈弹簧CS2的第二端部没有固定到第二柱塞PL2的底部，使得第二线圈弹簧CS2可以自由地旋转。结果，清洁轴SH可以更自由地移动。
作为顺时针弹簧的第二线圈弹簧CS2在被压缩时顺时针旋转。然而，当不再施加按压力且被按压的第二线圈弹簧CS2回到原始位置时，第二线圈弹簧CS2逆时针旋转。通过使用这种现象，允许清洁轴SH在第一柱塞PL1内不断地变化位置而没有不平衡。
(5)现在利用图8A和8B描述本实施例的第一柱塞和清洁轴之间的间距。图8A和8B每个都是要解释本实施例的第一柱塞和清洁轴之间的间距的探针引脚的部分的截面图，其中图8A是以放大的方式例示不与外端子接触的探针引脚的部分的截面图，图8B是以放大的方式例示与外端子接触的探针引脚的部分的截面图。
如图8A中所例示的，当探针引脚CP不与外端子接触时，在第一柱塞PL1的接触部CT的内侧面(内壁)与清洁轴SH的外侧面之间设置一定间距La和Lb以提升清洁轴SH的可滑动性。间距La和Lb每个都是例如约4到6μm，并且由5μm(La＝Lb＝5μm)作为典型值举例说明。
如图8B中所例示的，当探针引脚CP被推动器推动并且与外端子接触时，清洁轴SH倾斜并且与第一柱塞PL1的接触部CT的内侧面(内壁)接触。这是因为第二线圈弹簧CS2如利用图7描述的未被固定，因此偏斜而没有在探针引脚CP的可伸缩方向上被压缩。
(6)利用图9、10A和10B描述本实施例的第一柱塞和清洁轴的每个的材料。图9是例示要解释本实施例的第一柱塞和清洁轴中的每个的材料的探针引脚的部分的透视图。图10A和10B示出了本实施例的探针引脚，其中图10A是以放大的方式例示不与外端子接触的探针引脚的部分的截面图，图10B是以放大的方式例示与外端子接触的探针引脚的部分的截面图。
图9中例示的第一柱塞PL1由低电阻材料形成以减少接触电阻。例如，第一柱塞PL1包括镀敷金(Au)的不锈钢或铂(Pd)合金。
图9中例示的清洁轴SH由导电材料或绝缘材料形成，并且优选地由高电阻材料形成以增大接触电阻以便早早发现麻烦，如果麻烦出现的话。例如，清洁轴SH包括不锈钢或非金属。
例如，如图10A中所例示的，这样的麻烦可出现在诸如焊料刮屑SO的异物进入第一柱塞PL1的内侧面(内壁)和清洁轴SH的外侧面之间的间隙时，由此妨碍清洁轴SH的平滑滑动。
在这样的情况下，如图10B中所例示的，因为清洁轴SH没有进入第一柱塞PL1的内部，焊料凸块SB没有到达第一柱塞PL1，因此不能执行测量。这样的测量结果被早早地反馈并且停止测量，由此可以防止大量的焊料凸块SB的崩塌和外流。
第二柱塞可包括导电材料和绝缘材料中的任一者，并且可包括与第一柱塞PL1的材料相同的材料或不同的材料。
组装半导体装置之后的测试步骤
现在描述本实施例的半导体装置的组装之后的测试步骤。
第一，设置图1中例示的半导体装置SM和图2中例示的IC测试插座TS。半导体装置SM安装在浮动基底G2中，而设置在半导体装置SM上的外端子OT指向浮动基底G2的底部。随后，闭合封装按压盖子G3。结果，构成探针引脚的第一柱塞的接触部的各个尖端从设置在浮动基底G2的底部中的多个通孔突出，以及设置在半导体装置SM上的外端子OT与构成探针引脚的第一柱塞的接触部的尖端接触，以及预定的电信号从外部测试仪传输到半导体装置SM并且由此执行电气测试。此时，例如，如图5A中所例示的，接触部CT的尖端刺进作为外端子OT的焊料凸块SB中。
探针引脚的顺序操作
现在利用图11到16描述本实施例的探针引脚的顺序操作。图11是解释本实施例的探针引脚的顺序操作的流程图。图12和图13每个都包括解释本实施例的探针引脚的顺序操作的截面图。图14A和14B每个都是要解释粘附到本实施例的第一柱塞的接触部的尖端的焊料刮屑的探针引脚的截面图，其中图14A是以放大的方式例示焊料刮屑所附着到的接触部的尖端的截面图，图14B是以放大的方式例示已从其去除一些焊料刮屑的接触部的尖端的截面图。图15包括要解释探针引脚的顺序操作的本实施例的探针引脚的截面图。图16A和16B每个都是要解释粘附到本实施例的第一柱塞的接触部的尖端的焊料刮屑的探针引脚的截面图，其中图16A是以放大的方式例示焊料刮屑所附着到的接触部的尖端的截面图，图16B是以放大的方式例示已从其去除一些焊料刮屑的接触部的尖端的截面图。
(I)半导体装置的第一电气测试
第一，设置具有多个探针引脚CP的未使用的IC测试插座和要经受电气测试的半导体装置，并且半导体装置被插入IC测试插座(图11的步骤S1)。半导体装置由具有焊料凸块SB作为外端子的BGA型半导体封装体举例说明。在这样的情形中的探针引脚CP的样子在图12A中示出。
随后，如图12B中例示的，降低推动器以按压半导体装置，由此使得设置在半导体装置上的每个焊料凸块SB接近探针引脚CP从而邻接清洁轴SH(图11的步骤S2)。
随后，如图12C中所例示的，进一步降低推动器以按压半导体装置，由此仅仅按压清洁轴SH并且将清洁轴SH推入第一柱塞PL1的内部使得焊料凸块SB邻接第一柱塞PL1的接触部CT的尖端(图11步骤S3)。此时，只有第二线圈弹簧CS2被压缩。
随后，如图12D中所例示的，进一步降低推动器以按压半导体装置，由此按压第一柱塞PL1和清洁轴SH，并且由此用第一柱塞PL1的接触部CT的尖端刺入焊料凸块SB。在这样的状态中，预定的电信号从测试仪传输到探针引脚CP以执行电气测试(图11的步骤S4)。此时，第一线圈弹簧CS1和第二线圈弹簧CS2被压缩。
随后，如图12E中所例示的，提升推动器以将半导体装置返回到IC测试插座中安装半导体装置的原始位置，由此将焊料凸块SB与第一柱塞PL1和清洁轴SH分开(图11的步骤S5)。此时，释放第一线圈弹簧CS1和第二线圈弹簧CS2的压缩，并且线圈弹簧CS1和CS2中的每个都返回到按压之前的原始状态，并且同时第一柱塞PL1和清洁轴SH中的每个都升起并返回到按压之前的原始位置。
在已经执行这样的步骤S1到S5作为一个循环之后，完成安装在IC测试插座中的半导体装置的第一电气测试。
(II)半导体装置的第二电气测试
随后，设置要经受电气测试的半导体装置，并且半导体装置被插入IC测试插座(图11的步骤S1)。第一柱塞PL1的接触部CT的尖端具有在半导体装置的第一电气测试期间附着到尖端的焊料刮屑SO。
图13A中示出了在这样的情形中的探针引脚CP的样子，图14A示出了附着到第一柱塞PL1的接触部CT的尖端的焊料刮屑SO的样子。
随后，如图13B中例示的，降低推动器以按压半导体装置，由此使得设置在半导体装置上的每个焊料凸块SB接近探针引脚CP从而邻接清洁轴SH(图11的步骤S2)。
随后，如图13C中所例示的，进一步降低推动器以按压半导体装置，由此仅仅按压清洁轴SH并且将清洁轴SH推入第一柱塞PL1的内部使得焊料凸块SB邻接第一柱塞PL1的接触部CT的尖端(图11的步骤S3)。此时，只有第二线圈弹簧CS2被压缩。
图14B示出了在这样的情形下附着到第一柱塞PL1的接触部CT的尖端的焊料刮屑SO的样子。清洁轴SH被推入第一柱塞PL1的内部，由此去除一些焊料刮屑SO。尽管难以完全地去除附着到接触部CT的尖端的焊料刮屑SO，但去除了一些焊料刮屑SO，由此相较于完全不去除焊料刮屑SO的情况，能够增加刺入焊料凸块SB中的接触部CT的尖端处的真实接触点的面积。特别的，由于能够去除大部分附着到接触部CT的内侧面(内壁)的焊料刮屑SO，因此真实接触点的面积的变化能维持基本恒定。
从接触部CT的尖端去除的焊料刮屑SO积聚在第二柱塞PL2的底部上。
随后，如图13D中所例示的，进一步降低推动器以按压半导体装置，由此按压第一柱塞PL1和清洁轴SH，并且由此用第一柱塞PL1的接触部CT的尖端刺入焊料凸块SB。在这样的状态中，预定的电信号从测试仪传输到探针引脚CP以执行电气测试(图11的步骤S4)。此时，第一线圈弹簧CS1和第二线圈弹簧CS2被压缩。
如上文所描述的，因为去除了一些在半导体装置的第一电气测试期间已附着的焊料刮屑SO，所以接触电阻的增大和变化能够被抑制，结果，能够可重现且稳定地执行半导体装置的电气测试。
随后，如图13E中所例示的，提升推动器以将半导体装置返回到IC测试插座中安装半导体装置时的原始位置，由此将焊料凸块SB与第一柱塞PL1和清洁轴SH分开(图11的步骤S5)。此时，释放第一线圈弹簧CS1和第二线圈弹簧CS2的压缩，并且线圈弹簧CS1和CS2中的每个都返回到按压之前的原始状态，并且同时第一柱塞PL1和清洁轴SH中的每个都升起并返回到按压之前的原始位置。此时，一些附着到第一柱塞PL1的接触部CT的尖端的焊料刮屑SO也能够由清洁轴SH去除。
在已经执行这样的步骤S1到S5作为一个循环之后，完成了安装在IC测试插座中的半导体装置的第二电气测试。
(III)半导体装置的第三电气测试
随后，设置要经受电气测试的半导体装置，并且半导体装置被插入IC测试插座(图11的步骤S1)。第一柱塞PL1的接触部CT的尖端具有在半导体装置的第一电气测试期间附着到尖端的焊料刮屑SO的部分，并且具有在半导体装置的第二电气测试期间附着到尖端的焊料刮屑SO。
图15A中示出了在这样的情形中的探针引脚CP的样子，图16A示出了附着到第一柱塞PL1的接触部CT的尖端的焊料刮屑SO的样子。
随后，如图15B中例示的，降低推动器以按压半导体装置，由此使得设置在半导体装置上的每个焊料凸块SB接近探针引脚CP从而邻接清洁轴SH(图11的步骤S2)。
随后，如图15C中所例示的，进一步降低推动器以按压半导体装置，由此仅仅按压清洁轴SH并且将清洁轴SH推入第一柱塞PL1的内部使得焊料凸块SB邻接第一柱塞PL1的接触部CT的尖端(图11的步骤S3)。此时，只有第二线圈弹簧CS2被压缩。
图16B示出了在这样的情形下附着到第一柱塞PL1的接触部CT的尖端的焊料刮屑SO的样子。如同半导体装置的第二电气测试(见图14B)一样，清洁轴SH被推入第一柱塞PL1的内部，由此去除了一些焊料刮屑SO。
随后，如图15D中所例示的，进一步降低推动器以按压半导体装置，由此按压第一柱塞PL1和清洁轴SH，并且由此用第一柱塞PL1的接触部CT的尖端刺入焊料凸块SB。在这样的状态中，预定的电信号从测试仪传输到探针引脚CP以执行电气测试(图11的步骤S4)。此时，第一线圈弹簧CS1和第二线圈弹簧CS2被压缩。
如上文所描述的，因为去除了一些在半导体装置的第一电气测试和第二电气测试期间已附着的焊料刮屑SO，所以接触电阻的增大和变化能够被抑制。结果，能够可重现且稳定地执行半导体装置的电气测试。
随后，如图15E中所例示的，提升推动器以将半导体装置返回到IC测试插座中安装半导体装置时的原始位置，由此将焊料凸块SB与第一柱塞PL1和清洁轴SH分开(图11的步骤S5)。此时，释放第一线圈弹簧CS1和第二线圈弹簧CS2的压缩，并且线圈弹簧CS1和CS2中的每个都返回到按压之前的原始状态，并且同时第一柱塞PL1和清洁轴SH中的每个都升起并返回到按压之前的原始位置。此时，一些附着到第一柱塞PL1的接触部CT的尖端的焊料刮屑SO也能够由清洁轴SH去除。
在已经执行这样的步骤S1到S5作为一个循环之后，完成了安装在IC测试插座中的半导体装置的第三电气测试。
在那之后，以同样的方式，通过作为一个循环的这样的步骤S1到S5执行安装在IC测试插座中的半导体装置的电气测试。
图17包括例示要解释本实施例的清洁轴的运动的探针引脚的部分的截面图。
本实施例主要特征如下。即，使得探针引脚具有中空结构，并且将清洁轴设置在中空结构内。此外，通过清洁轴的滑动去除附着到构成探针引脚的第一柱塞的接触部的尖端的诸如焊料刮屑的金属刮屑。
如图17中所例示的，当清洁轴SH被推动器推入第一柱塞PL1的内部(见图11的步骤S3)时以及当清洁轴SH升起(见图11的步骤S5)时，附着到第一柱塞PL1的接触部CT的尖端的焊料刮屑被去除。
特别地，允许清洁轴SH使用推动器的推动力和要返回压缩之前的原始状态的第二线圈弹簧CS2的力来滑动，由此从第一柱塞PL1的接触部CT的尖端刮掉一些焊料刮屑。
然而，因为第二线圈弹簧CS2的返回力比推动器的推动力弱，所以焊料刮屑主要在由推动器将清洁轴SH推入第一柱塞PL1的内部时被刮掉。
探针引脚的形状
现在利用图18A、18B和18C以及图19A、19B、19C和19D描述本实施例的探针引脚的各种形状。
图18A、18B和18C是例示本实施例的清洁轴的各种形状的侧视图。
如图18A、18B和18C中所例示的，清洁轴SH具有大致圆柱形的形状。这允许清洁轴SH可滑动通过设置在第一柱塞PL1的内部的通孔。清洁轴SH的外侧面可以是平坦(图18A)或不平坦的(图18B和18C)。使得清洁轴SH的外侧面不平坦，由此可提升刮掉附着到接触部CT的尖端的焊料刮屑的效果。
不平坦的外侧面包括例如如图18B中所示的侧面，在该侧面中在滑动方向上以恒定的间隔周期性地重复突起和凹陷，以及包括如图18C中所示的侧面，在该侧面中随机地嵌入研磨颗粒AP。因为这样的不平坦被设置是为了提升刮掉附着到接触部CT的尖端的焊料刮屑的效果，所以至少应在清洁轴SH的外侧面的穿过接触部CT的尖端的一部分上设置不平坦。
图19A、19B、19C和19D是例示本实施例的探针引脚的接触部的各种形状的透视图。
如图19A、19B、19C和19D中所例示的，第一柱塞PL1的接触部CT的形状可由分裂的形状、平面形状、凹圆锥形形状(在按压探针引脚的方向上圆锥形地凹陷的形状)以及凸圆锥形形状举例说明。
如图19A中所例示的，使得接触部CT的尖端具有有着锐角的顶点的分裂形状，由此接触部CT的尖端容易地刺入外端子，这能提升接触性能。如图19C和19D中所例示的，使得接触部CT的尖端具有圆锥形形状，由此当使用球形外端子(例如焊料凸块)时，外端子不容易滑移；因此，外端子可由第一柱塞PL1牢固地接纳。
如图19B、19C和19D中所例示的，在平面的和圆锥形的接触部CT中的每个的情况下，焊料刮屑也可粘附到接触部CT的尖端。不过，对于这样的形状，附着到接触部CT的尖端的焊料刮屑也可以由清洁轴SH去除。
各种半导体装置的测量示例
现在利用图20A和20B、图21A和21B以及图22A和22B描述本实施例的各种半导体装置的测量示例。
图20A和20B是本实施例的BGA型半导体装置的测试步骤中电气特性的测量示例的示意性例示，其中图20A是例示半导体装置整体的示意图，图20B是以放大的方式例示外端子和探针引脚中的每个的部分的截面图。
如图1中所例示的，BGA型半导体装置是表面安装型半导体封装体，其中来自封装体的引线电极(外端子)包括诸如球形焊料的金属并且以栅格图案布置在外壳的下表面上。
如图20A和20B中所例示的，对于BGA型半导体装置，用构成探针引脚CP的第一柱塞PL1的接触部CP的尖端刺入以栅格图案布置在外壳(密封体RS)的下表面上的外端子OT的每个，以测量半导体装置的电气特性。
图21A和21B是本实施例的四方扁平封装(QFP)型半导体装置或小轮廓封装(SOP)型半导体装置的测试步骤中电气特性的测量示例的示意性例示，其中图21A是例示半导体装置整体的示意图，图21B是以放大的方式例示外端子和探针引脚中的每个的部分的截面图。
QFP型半导体装置是表面安装型半导体封装体，其中引线引脚(外端子)从外壳的四个侧面朝外延伸并且每个都被弯曲成L形状(鸥翼形状)。SOP型半导体装置是表面安装型半导体封装体，其中引线引脚(外端子)从外壳的两个相对的侧面朝外延伸并且每个都被弯曲成L形状(鸥翼形状)。
如图21A和21B中所例示的，对于QFP型或SOP型半导体装置，用构成探针引脚CP的第一柱塞PL1的接触部CT的尖端刺入从外壳(密封体RS)的侧面延伸的外端子OT中的每个，以测量半导体装置的电气特性。
图22A和22B是本实施例的四方无引线封装(QFN)型半导体装置的测试步骤中电气特性的测量示例的示意性例示，其中图22A是例示半导体装置整体的示意图，图22B是以放大的方式例示外端子和探针引脚中的每个的部分的截面图。
QFN型半导体装置是表面安装型半导体封装体，其中来自封装体的引线电极(外端子)被布置在外壳的下表面的外围上。
如图22A和22B中所例示的，用构成探针引脚CP的第一柱塞PL1的接触部CT的尖端刺入布置在外壳(密封体RS)的下表面上的外端子OT中的每个，以测量半导体装置的电气特性。
实施例的变型
尽管已利用在组装半导体装置之后的电气测试中使用的IC测试插座中设置的探针引脚描述了上述实施例，但是这不是限制性的。例如，本发明可以被应用到设置在探针卡中的探针引脚，其中探针卡用在分别地形成在半导体晶片的主表面上的多个半导体芯片中的每个的质量确定中。
图23是解释根据本实施例的变型的探针卡中设置的探针引脚的截面图。
如图23中所例示的，半导体晶片SW被分成多个芯片区域CA，而每个都电耦接到半导体集成电路的多个电极焊盘EPA被设置在芯片区域CA的各自的主表面上。这样的电极焊盘EPA由例如半导体集成电路的多层互连层的最上层中的互连件构成，并且每个电极焊盘EPA的上表面的部分从与电极焊盘EPA对应的设置在表面保护膜SP中的开口OP暴露。电极焊盘EPA包括例如铝(Al)或铜(Cu)。
用构成探针引脚CP的第一柱塞PL1的接触部CT的尖端刺入电极焊盘EPA中的每个，以测量半导体集成电路的电气特性。在这种情况下，如同设置在IC测试插座中的探针引脚一样，附着到接触部CT的尖端的金属刮屑可由清洁轴SH去除。
尽管已根据前文的本发明的一个实施例详细描述了由发明人实现的本发明，但本发明不应限于此，而且应理解的是，在不偏离本发明的主旨的情况下，可在该范围内做出本发明的各种修改或替换。
本发明至少包括下列实施例。
补充说明1
一种制造半导体装置的方法，所述方法包括如下步骤：
(a)设置具有分成多个芯片区域的主表面的半导体晶片，所述芯片区域中的每个都具有半导体集成电路；以及
(b)使得探针引脚接触设置在各个芯片区域上的多个电极焊盘中的每个，以测量所述半导体集成电路的电气特性，
所述探针引脚包括：
(i)中空构造的第一柱塞，所述第一柱塞构成所述探针引脚的上部，并且具有会与所述电极焊盘接触的接触部；
(ii)中空构造的第二柱塞，所述第二柱塞与所述第一柱塞分离且构成探针引脚的下部，并且在与所述第一柱塞相对的一侧的端部处具有底部；
(iii)清洁轴，所述清洁轴容纳在所述第一柱塞的内部，并且部分地从所述接触部的尖端突出；
(iv)第一线圈弹簧，所述第一线圈弹簧缠绕在所述第一柱塞的外侧面上和所述第二柱塞的外侧面上，并且将所述第一柱塞电耦接到所述第二柱塞；以及
(v)第二线圈弹簧，所述第二线圈弹簧容纳在所述第一柱塞的内部和所述第二柱塞的内部，同时被保持在所述清洁轴和所述第二柱塞的底部之间，
其中在所述清洁轴的部分进出通过所述接触部的尖端时，去除附着到所述接触部的尖端的异物。
补充说明2
在根据补充说明1所述的方法中，当所述电极焊盘不与所述探针引脚接触时，所述清洁轴的部分从所述接触部的尖端突出。
补充说明3
在根据补充说明1所述的方法中，当所述电极焊盘不与所述探针引脚接触时，所述清洁轴的部分从所述接触部的尖端突出，以及
当从所述接触部的尖端突出的所述清洁轴的所述部分被从所述接触部的尖端推入所述第一柱塞的内部时，所述清洁轴的所述部分与所述接触部的内侧面接触。
补充说明4
在根据补充说明1所述的方法中，当所述电极焊盘电耦接到所述探针引脚时，所述清洁轴不从所述接触部的尖端突出。
补充说明5
在根据补充说明1所述的方法中，所述第一线圈弹簧的第一弹簧压力比所述第二线圈弹簧的第二弹簧压力高。
补充说明6
在根据补充说明1所述的方法中，所述第二线圈弹簧没有被固定到所述清洁轴和所述第二柱塞的底部。
补充说明7
在根据补充说明1所述的方法中，在所述第一柱塞的内侧面和所述清洁轴的外侧面之间设置4到6μm的间隙。
补充说明8
在根据补充说明1所述的方法中，所述第一柱塞、所述第二柱塞和所述第一线圈弹簧每个都包括导电材料，并且所述清洁轴包括导电材料或绝缘材料。
补充说明9
在根据补充说明1所述的方法中，所述第一柱塞包括镀敷金的不锈钢或铂合金，并且所述清洁轴包括不锈钢。
补充说明10
在根据补充说明1所述的方法中，所述第一柱塞的接触部具有有着分裂形状的尖端，并且所述尖端的每个顶点都具有锐角。
补充说明11
在根据补充说明1所述的方法中，在所述清洁轴的外侧面上在所述探针引脚被推动的方向上交替且反复地设置突起和凹陷。
补充说明12
在根据补充说明1所述的方法中，多个研磨颗粒嵌在所述清洁轴的外侧面中。

Claims (14)

1.一种制造半导体装置的方法，所述方法包括如下步骤：
(a)设置半导体装置，所述半导体装置具有半导体芯片和多个外端子，每个半导体芯片都具有半导体集成电路，所述多个外端子中的每个都电耦接到所述半导体集成电路；以及
(b)使得探针引脚接触所述外端子中的每个，以测量所述半导体集成电路的电气特性，
所述探针引脚包括：
(i)中空构造的第一柱塞，所述第一柱塞构成所述探针引脚的上部，并且具有与所述外端子接触的接触部；
(ii)中空构造的第二柱塞，所述第二柱塞与所述第一柱塞分离且构成探针引脚的下部，并且在与所述第一柱塞相对的一侧的端部处具有底部；
(iii)清洁轴，所述清洁轴容纳在所述第一柱塞的内部，并且部分地从所述接触部的尖端突出，并且具有其上设置有不平坦的外侧面；
(iv)第一线圈弹簧，所述第一线圈弹簧缠绕在所述第一柱塞的外侧面上和所述第二柱塞的外侧面上，并且将所述第一柱塞电耦接到所述第二柱塞；以及
(v)第二线圈弹簧，所述第二线圈弹簧容纳在所述第一柱塞的内部和所述第二柱塞的内部，同时被保持在所述清洁轴和所述第二柱塞的底部之间，
其中在所述清洁轴的部分进出通过所述接触部的尖端时，通过使设置在所述清洁轴的外侧面上的不平坦穿过与所述接触部的尖端对应的位置，来去除附着到所述接触部的尖端的异物。
2.根据权利要求1所述的方法，其中当所述外端子不与所述探针引脚接触时，所述清洁轴的部分从所述接触部的尖端突出。
3.根据权利要求1所述的方法，
其中当所述外端子不与所述探针引脚接触时，所述清洁轴的部分从所述接触部的尖端突出，以及
其中当从所述接触部的尖端突出的所述清洁轴的所述部分被从所述接触部的尖端推入所述第一柱塞的内部中时，所述清洁轴的所述部分与所述接触部的内侧面接触。
4.根据权利要求1所述的方法，其中当所述外端子电耦接到所述探针引脚时，所述清洁轴不从所述接触部的尖端突出。
5.根据权利要求1所述的方法，步骤(b)进一步包括如下步骤：
(b1)设置具有所述探针引脚的测量插座，其中所述探针引脚每个都具有部分地从所述接触部的尖端突出的所述清洁轴，并且在各个外端子与所述探针引脚相对的同时将半导体装置插入测量插座中；
(b2)按压所述半导体装置以使得所述外端子的每个与从所述接触部的尖端突出的所述清洁轴接触；
(b3)按压所述半导体装置以压缩所述第二线圈弹簧，由此将从所述接触部的尖端突出的所述清洁轴的部分推入所述第一柱塞中；
(b4)按压所述半导体装置以压缩所述第一线圈弹簧和所述第二线圈弹簧，由此将所述外端子电耦接到所述接触部的尖端以测量所述半导体装置的电气特性；以及
(b5)停止按压所述半导体装置以将所述外端子与所述接触部的尖端分开，并且由此释放所述第一线圈弹簧和所述第二线圈弹簧的压缩以允许所述清洁轴的所述部分从所述接触部的尖端突出。
6.根据权利要求5所述的方法，其中在步骤(b3)中，去除附着到所述接触部的尖端的异物。
7.根据权利要求1所述的方法，其中所述第一线圈弹簧的第一弹簧压力比所述第二线圈弹簧的第二弹簧压力高。
8.根据权利要求1所述的方法，其中所述第二线圈弹簧没有被固定到所述清洁轴和所述第二柱塞的底部。
9.根据权利要求1所述的方法，其中在所述第一柱塞的内侧面和所述清洁轴的外侧面之间设置4到6μm的间隙。
10.根据权利要求1所述的方法，其中所述第一柱塞、所述第二柱塞和所述第一线圈弹簧每个都包括导电材料，并且所述清洁轴包括导电材料和绝缘材料之一。
11.根据权利要求1所述的方法，其中所述第一柱塞包括镀敷金的不锈钢和铂合金之一，并且所述清洁轴包括不锈钢。
12.根据权利要求1所述的方法，其中所述第一柱塞的接触部具有有着分裂形状的尖端，并且所述尖端的每个顶点都具有锐角。
13.根据权利要求1所述的方法，其中所述第一柱塞的接触部具有在所述探针引脚被推动的方向上凹陷的圆锥形尖端。
14.根据权利要求1所述的方法，其中多个研磨颗粒嵌在所述清洁轴的外侧面中。
CN201611099779.2A 2015-12-04 2016-12-02 半导体装置的制造方法 Active CN106847720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015237182A JP6556612B2 (ja) 2015-12-04 2015-12-04 半導体装置の製造方法
JP2015-237182 2015-12-04

Publications (2)

Publication Number Publication Date
CN106847720A CN106847720A (zh) 2017-06-13
CN106847720B true CN106847720B (zh) 2022-01-11

Family

ID=58798380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611099779.2A Active CN106847720B (zh) 2015-12-04 2016-12-02 半导体装置的制造方法

Country Status (4)

Country Link
US (2) US10001510B2 (zh)
JP (1) JP6556612B2 (zh)
CN (1) CN106847720B (zh)
TW (1) TW201732296A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019013163A1 (ja) * 2017-07-10 2019-01-17 株式会社協成 銅銀合金を用いた導電性部材、コンタクトピン及び装置
JP6969929B2 (ja) * 2017-08-24 2021-11-24 株式会社日本マイクロニクス プローブ及びその製造方法
JP2019138768A (ja) * 2018-02-09 2019-08-22 株式会社村田製作所 プローブ
WO2020001782A1 (de) * 2018-06-29 2020-01-02 Lisa Dräxlmaier GmbH Hochstromkontakt zum kontaktieren einer hochstrombuchse
KR102158735B1 (ko) * 2019-02-15 2020-09-22 피닉슨컨트롤스 주식회사 플로팅 구조의 프로브 장치
JP7313849B2 (ja) * 2019-03-13 2023-07-25 株式会社日本マイクロニクス 電気的接触子及び電気的接続装置
JP7134904B2 (ja) 2019-03-13 2022-09-12 日本発條株式会社 コンタクトプローブおよび信号伝送方法
KR102289580B1 (ko) * 2019-06-11 2021-08-12 야마이치 일렉트로닉스 컴퍼니 리미티드 통 형상 부재, 컨택트 프로브 및 반도체 검사용 소켓
CN110726917B (zh) * 2019-09-25 2022-04-05 苏州韬盛电子科技有限公司 混合同轴结构的半导体测试插座及其制备方法
JP2021105547A (ja) * 2019-12-26 2021-07-26 日本発條株式会社 コンタクトプローブ
CN114414862B (zh) * 2020-11-28 2023-03-14 法特迪精密科技（苏州）有限公司 测试探针清洁方法的粘性吸附方法
CN114414861A (zh) * 2021-12-13 2022-04-29 渭南高新区木王科技有限公司 一种可防止针头变形的测试探针
CN115394735B (zh) * 2022-10-27 2023-03-24 广东汇芯半导体有限公司 一种半导体电路模块
KR102497496B1 (ko) * 2022-11-14 2023-02-08 투스템 주식회사 사이드 블록과 플로팅이 일체로 구성되는 모듈 테스트용 소켓
CN117490958A (zh) * 2023-11-09 2024-02-02 江苏东海半导体股份有限公司 一种igbt失效分析装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225773A (en) * 1992-02-26 1993-07-06 Interconnect Devices, Inc. Switch probe
JPH0712846A (ja) * 1993-06-29 1995-01-17 Fuji Photo Film Co Ltd コンタクトプローブ
TW528871B (en) * 1999-02-18 2003-04-21 Capital Formation Inc Spring probe
CN101038005A (zh) * 2006-03-17 2007-09-19 恩益禧电子股份有限公司 螺栓和半导体制造装置
CN103308733A (zh) * 2012-03-13 2013-09-18 日本电产理德株式会社 探针和连接夹具
JP2014077771A (ja) * 2012-10-09 2014-05-01 Ucm Co Ltd コンタクトプローブ
CN104198778A (zh) * 2009-03-31 2014-12-10 卡普雷斯股份有限公司 自动化多点探针操作

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155369U (zh) * 1980-04-21 1981-11-19
JPH0719369U (ja) * 1993-09-13 1995-04-07 村田機械株式会社 ドラフトローラのクリーニング装置
JP2002005956A (ja) * 2000-06-16 2002-01-09 Oki Electric Ind Co Ltd テスタープローブ
US6685492B2 (en) * 2001-12-27 2004-02-03 Rika Electronics International, Inc. Sockets for testing electronic packages having contact probes with contact tips easily maintainable in optimum operational condition
JP4695337B2 (ja) * 2004-02-04 2011-06-08 日本発條株式会社 導電性接触子および導電性接触子ユニット
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2006071343A (ja) * 2004-08-31 2006-03-16 Sharp Corp コンタクトプローブおよびソケット
US7626408B1 (en) * 2005-02-03 2009-12-01 KK Technologies, Inc. Electrical spring probe
JP2006343113A (ja) 2005-06-07 2006-12-21 Seiko Epson Corp 半導体試験装置及び半導体装置の製造方法
KR100734296B1 (ko) * 2005-12-19 2007-07-02 삼성전자주식회사 자체 클리닝 기능이 있는 검사장치용 소켓핀 및 이를포함하는 검사장치
KR100769891B1 (ko) * 2007-01-25 2007-10-24 리노공업주식회사 검사용 탐침 장치 및 이를 이용한 검사용 소켓
JP2008209746A (ja) * 2007-02-27 2008-09-11 Canon Inc 電子写真画像形成装置
JP5109171B2 (ja) * 2007-09-18 2012-12-26 株式会社ワコム 位置指示器、位置入力装置及びコンピュータシステム
JP5394264B2 (ja) * 2008-02-14 2014-01-22 日本発條株式会社 プローブユニット
JP2009294149A (ja) * 2008-06-06 2009-12-17 Masashi Okuma 異方性導電性部材および当該部材に用いられるプローブピン
JP5291585B2 (ja) * 2008-11-07 2013-09-18 株式会社日本マイクロニクス 接触子及び電気的接続装置
JP5378273B2 (ja) * 2010-03-12 2013-12-25 株式会社アドバンテスト コンタクトプローブ及びソケット、チューブ状プランジャの製造方法、並びにコンタクトプローブの製造方法
JP5503477B2 (ja) * 2010-09-13 2014-05-28 シチズンセイミツ株式会社 コンタクトプローブ及びこれを用いた電子回路試験装置
CN202002950U (zh) * 2011-03-08 2011-10-05 上海韬盛电子科技有限公司 一种弹簧探针
JP6011103B2 (ja) * 2012-07-23 2016-10-19 山一電機株式会社 コンタクトプローブ及びそれを備えた半導体素子用ソケット
KR102402669B1 (ko) * 2015-08-20 2022-05-26 삼성전자주식회사 접속 구조체 및 접속 구조체 모듈, 및 이를 이용하는 프로브 카드 어셈블리 및 웨이퍼 테스트 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225773A (en) * 1992-02-26 1993-07-06 Interconnect Devices, Inc. Switch probe
JPH0712846A (ja) * 1993-06-29 1995-01-17 Fuji Photo Film Co Ltd コンタクトプローブ
TW528871B (en) * 1999-02-18 2003-04-21 Capital Formation Inc Spring probe
CN101038005A (zh) * 2006-03-17 2007-09-19 恩益禧电子股份有限公司 螺栓和半导体制造装置
CN104198778A (zh) * 2009-03-31 2014-12-10 卡普雷斯股份有限公司 自动化多点探针操作
CN103308733A (zh) * 2012-03-13 2013-09-18 日本电产理德株式会社 探针和连接夹具
JP2014077771A (ja) * 2012-10-09 2014-05-01 Ucm Co Ltd コンタクトプローブ

Also Published As

Publication number Publication date
US10001510B2 (en) 2018-06-19
CN106847720A (zh) 2017-06-13
TW201732296A (zh) 2017-09-16
JP6556612B2 (ja) 2019-08-07
JP2017102073A (ja) 2017-06-08
US20170160311A1 (en) 2017-06-08
US20180292434A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
CN106847720B (zh) 半导体装置的制造方法
KR100854267B1 (ko) 포고핀의 제조방법과, 이를 이용한 테스트 소켓
JP5334416B2 (ja) 電気接触子及び電気部品用ソケット
US20070141877A1 (en) Self-cleaning socket pin
JP2001116795A (ja) テスト用ソケット、およびテスト用ソケットに用いる接続シート
KR100843203B1 (ko) 포고 핀 및 그 포고 핀을 포함한 반도체 소자 테스트용콘택터
JP2009505404A (ja) 機械的および熱的信頼性を改善した半導体装置
US6762506B2 (en) Assembly of semiconductor device and wiring substrate
JP2013138214A (ja) コンプライアンスを有する超小型電子アセンブリ
EP2978076B1 (en) Electrical connector, and socket for electric component
KR20130050894A (ko) 반도체 장치의 제조 방법
JP6706494B2 (ja) インターフェース構造
KR20080027182A (ko) 접속 장치
KR101041228B1 (ko) 플래시 메모리 카드 상의 테스트 패드
WO2013140699A1 (ja) 電気接触子及び電気部品用ソケット
KR100631939B1 (ko) 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자
KR101890812B1 (ko) 검사용 접촉핀 및 검사용 접촉장치
JPH046841A (ja) 半導体装置の実装構造
JP2019219350A (ja) 半導体装置の製造方法
US11860225B2 (en) Method of manufacturing semiconductor device
JP3042408B2 (ja) 半導体装置の測定方法及び測定治具
CN107919294B (zh) 半导体器件制造方法和半导体器件
US9972553B1 (en) Packaging system with cleaning channel and method of making the same
JP4052503B2 (ja) ソケット
JPH11204590A (ja) 電極板およびそれを用いた電子部品用通電検査装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant