CN106796953A - 源极/漏极至氮化镓晶体管中的2d电子气的低接触电阻再生长 - Google Patents

源极/漏极至氮化镓晶体管中的2d电子气的低接触电阻再生长 Download PDF

Info

Publication number
CN106796953A
CN106796953A CN201480082362.8A CN201480082362A CN106796953A CN 106796953 A CN106796953 A CN 106796953A CN 201480082362 A CN201480082362 A CN 201480082362A CN 106796953 A CN106796953 A CN 106796953A
Authority
CN
China
Prior art keywords
gallium nitride
layer
source
drain structures
crystalline portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480082362.8A
Other languages
English (en)
Other versions
CN106796953B (zh
Inventor
H·W·田
S·达斯古普塔
M·拉多萨夫列维奇
S·H·宋
S·K·加德纳
R·S·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106796953A publication Critical patent/CN106796953A/zh
Application granted granted Critical
Publication of CN106796953B publication Critical patent/CN106796953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本说明书涉及包括至少一个源极/漏极结构的氮化镓晶体管，该源极/漏极结构具有在氮化镓晶体管的2D电子气与源极/漏极结构之间的低接触电阻。低接触电阻可以是源极/漏极结构的至少一部分作为邻接2D电子气的单晶结构的结果。在一个实施例中，单晶结构与用作成核位置的氮化镓晶体管的电荷感应层的一部分一起生长。

Description

源极/漏极至氮化镓晶体管中的2D电子气的低接触电阻再 生长
技术领域
本说明书的实施例总体上涉及微电子器件的领域，并且更具体地涉及形成具有低接触电阻源极与漏极结构的氮化镓晶体管。
背景技术
微电子工业不断地努力生产越来越快且越来越小的微电子封装件以用于各种电子产品，这些电子产品包括但不限于计算机服务器产品和便携式产品，例如膝上型/上网本计算机、电子平板电脑、智能电话、数码相机等。实现这些目标的一个途径是制造片上系统(SoC)器件，其中电子系统的所有部件制造在单个芯片上。在这样的SoC器件中，功率管理集成电路(PMIC)和射频集成电路(RFIC)是关键功能块，并且在确定这种SoC器件的功率效率和形状因子方面与逻辑单元和存储器集成电路同样重要。因此，对于SoC器件，正在不断努力的是按比例缩小和/或改进PMIC和RFIC以及逻辑单元和存储器集成电路的效率。
附图说明
本公开内容的主题被特别指出并在说明书的总结部分中被清楚地要求保护。根据结合附图所采取的以下描述和所附权利要求，本公开内容的前述特征和其它特征将变得更显而易见。应当理解，附图只描绘根据本公开内容的若干实施例，并且因此不应被认为限制其范围。将通过使用附图用附加的特异性和细节来描述本公开内容，以使得本公开内容的优点可以被更容易确定，在附图中：
图1是根据本说明书的实施例的氮化镓晶体管的侧截面视图。
图2是根据本说明书的另一个实施例的氮化镓晶体管的侧截面视图。
图3-6是根据本说明书的实施例的制造氮化镓晶体管的源极/漏极结构的侧截面视图。
图7和图8示出了氮化镓晶体的斜视图和顶平面视图。
图9是根据本说明书的实施例的制造微电子结构的过程的流程图。
图10示出了根据本说明书的一个实施方式的计算设备。
具体实施方式
在以下具体实施方式中，参考附图，附图通过图示的方式示出了所要求保护的主题可以被实践的具体实施例。这些实施例以足够的细节进行描述以使本领域中的技术人员能够实践主题。应当理解，各种实施例虽然是不同的，但并不一定是相互排斥的。例如，结合一个实施例在本文中描述的特定特征、结构或特性可以在其它实施例内实施而不偏离所要求保护的主题的精神和范围。在此说明书内对“一个实施例”或“实施例”的引用意指结合实施例描述的特定特征、结构或特性被包括在本说明书内所内包含的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的使用并不一定指同一实施例。另外，应当理解，在每个所公开的实施例内的单独元件的位置或布置可以被修改而不偏离所要求保护的主题的精神和范围。以下具体实施方式因此不应以限制性意义进行理解，并且主题的范围只由适当解释的所附权利要求连同所附权利要求享有权利的等效形式的全范围进行限定。在附图中，相似的附图标记在整体若干视图中指相同或相似元件或功能，并且在本文中描绘的元件并不一定彼此按比例，更确切地，单独的元件可以被放大或减小，以便于更容易理解在本说明书的上下文中的元件。
如本文中使用的术语“在……之上”、“到”和“在……之间”和“在……上”可以指一层相对于其它层的相对位置。在另一层“之上”或“上”或接合“到”另一层的一层可以直接与另一层接触或可以具有一个或多个中间层。在层“之间”的一层可以直接与这些层接触或可以具有一个或多个中间层。
本说明书的实施例涉及包括源极/漏极结构的氮化镓晶体管，该源极/漏极结构具有氮化镓晶体管的二维电子气与源极/漏极结构之间的低接触电阻。低接触电阻是源极/漏极结构的至少一部分作为邻接2D电子气的单晶结构的结果。在一个实施例中，单晶结构与用作成核位置的氮化镓晶体管的电荷感应层的一部分一起生长。
图1和图2示出了根据本说明书的实施例的氮化镓晶体管100。氮化镓晶体管100可以包括氮化镓层102，氮化镓层102具有形成在其中的相对的源极/漏极结构104(一个是源极结构，而另一个是漏极结构)。电荷感应层108可以形成在氮化镓层102上，氮化镓层102在相对的源极/漏极结构104之间延伸，其在氮化镓层102内形成2D电子气(用虚线112示出)。在一个实施例中，电荷感应层108可以包括形成在晶体过渡层116上的极化层114，其中晶体过渡层116邻接氮化镓层102。极化层114可以具有形成2D电子气112的三元晶体结构，但是可以抑制氮化镓层102的二元晶体结构内的电子迁移率。因此，晶体过渡层116可以是作为极化层114与氮化镓层102之间的过渡部的二元晶体结构。应当理解，尽管电荷感应层108被示为具有两层(即，极化层114和晶体过渡层116)，但是其可以被制造为单层或具有多于两层。
如图1和图2中进一步所示，可以在极化层114之上形成电介质层118，并且可以在电介质层118上形成栅极电极122，以使得电介质层118将栅极电极122与极化层114电隔离。此外，如本领域中的技术人员将理解的，源极/漏极接触部124可以将源极/漏极结构104与外部组件(未示出)电连接。
当与硅的带隙(大约1.1eV)相比时，氮化镓具有相对宽的带隙(例如，大约3.4eV)。因此，当与具有类似尺寸的基于硅的晶体管相比时，在受到击穿之前氮化镓晶体管100可以承受大电场，例如外加电压、漏极电压等。此外，如本领域中的技术人员将理解的，氮化镓晶体管100将2D电子气112用作其电子传输沟道以用于其操作。2D电子气112在突变异质界面处形成，突变异质界面由氮化镓层102上的电荷感应层108的沉积形成。通过这种机制可以形成高达大约2E13每cm2的非常高的电荷密度而不使用杂质掺杂剂，这允许诸如大于大约1000cm2/Vs的高电子迁移率。如本领域中的技术人员将理解的，为了充分利用氮化镓的性质，可以将氮化镓晶体管100各向异性地集成到硅衬底(未示出)上以将氮化镓晶体管100紧邻硅CMOS(互补型金属氧化物半导体)晶体管(未示出)放置，以便于最小化互连损耗，并且实现更小的占用空间以及本领域所公知的其它缩放优点。
为了在功率管理和射频放大中使用，氮化镓晶体管100可能需要大于大约1mm的大宽度W(相对的源极/漏极结构104之间的距离)以在射频应用中传送足够大的电流(例如，大于大约1A)以及足够大的射频功率(例如，大于大约1W)。此外，氮化镓晶体管100可以具有采用小于大约150nm的沟道长度Lg和在大约50nm和500nm之间的栅极到漏极距离Lgd的亚微米规模，以确保空间的最小使用(将漏极指定为在图1和图2的左手边上的源极/漏极结构104)。此外，当氮化镓晶体管100用于功率管理和/或射频放大时，可能需要低导通状态电阻(Ron)以确保用于高效率的电压转换和射频功率放大的低功率(I2R)损耗。在氮化镓晶体管100中采用亚微米规模时，导通状态电阻可以由源极/漏极结构104与2D电子气112之间的接触电阻主导。因此，本说明书的实施例涉及低接触电阻，以及源极/漏极结构104邻接2D电子气112的单晶部分142。
如图1中所示，在本说明书的一个实施例中，极化层114可以延伸整个晶体管宽度W，并且因此2D电子气112延伸穿过栅极长度Lg。然而，在如图2中所示的本说明书的另一个实施例中，极化层的一部分可以被去除或者不被形成为接近栅极电极122，并且因此，2D电子气112可以不延伸穿过栅极长度Lg。
图3-6示出了根据本说明书的实施例的用于形成源极/漏极结构104(例如，形成源极结构或漏极结构)的过程。如图3中所示，电荷感应层108可以形成在氮化镓层102上。如先前所讨论的，在一个实施例中，电荷感应层108可以包括形成在晶体过渡层116上的极化层114，晶体过渡层116邻接氮化镓层102层。在一个实施例中，极化层114可以包括但不限于氮化铝镓、氮化铝铟、氮化铟镓以及氮化铝。在另一个实施例中，晶体过渡层116可以包括但不限于氮化铟和氮化铝。
如图4中所示，可以通过任何已知的技术(例如，光刻)来将硬掩模132(例如，氮化硅、氧化硅等)图案化，并且可以通过任何已知的技术(例如，蚀刻)来形成凹槽134以延伸穿过电荷感应层108(例如，极化层114和晶体过渡层116)并且进入氮化镓层102。在一个实施例中，可以在基于氯的化学物质中用等离子体蚀刻形成凹槽134。
在已知工艺中的这一点上，通过从氮化镓层102的多晶再生长来形成包括N+氮化铟镓、N+氮化镓、N+氮化铟以及其任何渐变组合的源极/漏极结构。然而，这种再生长可能导致高度有缺陷的源极/漏极结构，该高度有缺陷的源极/漏极结构接触2D电子气112。这种高度有缺陷的源极/漏极结构可能针对每个源极/漏极结构产生在源极/漏极结构与2D电子气112之间的大约470ohm-μm或更高的接触电阻。因此，氮化镓晶体管100(见图1)的导通状态电阻将局限于不小于大约940ohm-μm。
如图5中所示，在本说明书的实施例中，可以去除硬掩模132接近凹槽134的一部分，以在极化层114的特定部分136中暴露电荷感应层108的一部分。在本说明书的一个实施例中，所暴露的极化层部分136的宽度Wex可以小于大约15nm。在本发明的另一个实施例中，可以使用稀释的氢氟酸的湿法蚀刻来实现极化层部分136的暴露。
如图6中所示，在再生长过程期间所暴露的极化层部分136可以用作成核位置，以使得邻接2D电子气112的源极/漏极结构104的单晶部分142从所暴露的极化层部分136生长，而源极/漏极结构104的多晶部分144可以从氮化镓层102生长。源极/漏极结构104的单晶部分142可以具有在每个源极/漏极结构104与2D电子气112之间的大约130ohm-μm或更低的接触电阻。因此，氮化镓晶体管100(见图1)的导通状态电阻将为大约260ohm-μm。在一个实施例中，单晶部分142可以包括氮化铟镓。具体地，单晶部分142可以是在包括Al0.83In0.17N的所暴露的极化层部分136上的外延再生长N+掺杂的(2E20/cm3硅)In0.1Ga0.9N。在另一个实施例中，单晶部分142可以包括氮化镓。具体地，单晶部分142可以是N+掺杂的(硅)氮化镓。
在一个实施例中，再生长工艺可以包括外延晶体生长技术，例如金属有机化学气相沉积(MOCVD)或分子束外延(MBE)。
还应当注意，沟道或电流的某些取向产生降低大约23％(例如，更好)的接触电阻(Rcc)。如本领域中的技术人员将理解的，这些取向可以对应于单晶部分142的N+氮化铟镓晶体，其大体上平行于氮化镓层102中的氮化镓的六方纤锌矿晶体结构的m平面排列。在图7和图8中(图7的沿线8-8的顶平面视图)示出了相对于六方纤锌矿晶体结构148的c平面的六方纤锌矿晶体结构148的m平面。
还应当注意，如本领域中的技术人员将理解的，制造在所暴露的极化层部分136外的源极/漏极结构104的单晶部分142的能力可以使得能够以非常紧密的间距来制造氮化镓晶体管100(见图1和图2)，即小于100nm的超规模源极/漏极接触部124(见图1和图2)。
返回参考图1和图2，可以由任何公知的栅极电介质材料来形成电介质层118，栅极电介质材料包括但不限于二氧化硅(SiO2)、氮氧化硅(SiQxNy)、氮化硅(Si3N4)和高k电介质材料(例如，氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钽硅、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽以及铌酸铅锌)。可以通过公知的技术(例如，化学气相沉积(“CVD”)、物理气相沉积(“PVD”)、原子层沉积(“ALD”))来形成电介质层118。可以由任何适合的栅极电极材料来形成栅极电极122。在本公开内容的实施例中，可以由以下材料来形成栅极电极122，其包括但不限于多晶硅、钨、钌、钯、铂、钴、镍、铪、锆、钛、钽、铝、碳化钛、碳化锆、碳化钽、碳化铪、碳化铝、其它金属碳化物、金属氮化物以及金属氧化物。如本领域中的技术人员将理解的，可以通过公知的技术(例如，通过覆盖式沉积栅极电极材料并接着用公知的光刻技术和蚀刻技术来将栅极电极材料图案化)来形成栅极电极122。
图9是根据本说明书的实施例的制造微电子器件的过程150的流程图。如方框152中所阐述的，可以形成氮化镓层。如方框154中所阐述的，可以在氮化镓层上形成电荷感应层以在氮化镓层内形成2D电子气。如方框156中所阐述的，可以将位于电荷感应层上的硬掩模图案化。如方框158中所阐述的，可以通过蚀刻穿过电荷感应层并且进入氮化镓层来形成凹槽。如方框160中所阐述的，可以去除硬掩模接近凹槽的一部分以暴露电荷感应层的一部分。如方框162中所阐述的，可以从电荷感应层的暴露部分生长源极/漏极结构的单晶部分，以使得源极/漏极结构的单晶部分邻接2D电子气。
图10示出了根据本说明书的一个实施方式的计算设备200。计算设备200容纳板202。板202可以包括多个部件，其包括但不限于处理器204和至少一个通信芯片206A、206B。处理器204物理地和电气地耦合到板202。在一些实施方式中，至少一个通信芯片206A、206B也物理地和电气地耦合到板202。在另外的实施方式中，通信芯片206A、206B是处理器204的部分。
根据其应用，计算设备200可以包括可以或可以不物理地和电气地耦合到板202的其它部件。这些其它部件包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。
通信芯片206A、206B实现了无线通信，以用于将数据转移到计算设备200以及从计算设备200转移数据。术语“无线”及其派生词可以用于描述可通过使用经调制电磁辐射来经由非固体介质传送数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何电线，虽然在一些实施例中它们可以不包含电线。通信芯片206可以实施多种无线标准或协议中的任何标准或协议，这些标准或协议包括但不限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算设备200可以包括多个通信芯片206A、206B。例如，第一通信芯片206A可以专用于较短距离的无线通信(例如Wi-Fi和蓝牙)，并且第二通信芯片206B可以专用于较长距离的无线通信(例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等)。
计算设备200的处理器204可以包括如上所述的微电子晶体管。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以便将该电子数据转换成可以储存在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。此外，通信芯片206A、206B可以包括如上所述的微电子晶体管。
在各种实施方式中，计算设备200可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录器。在另外的实施方式中，计算设备200可以是处理数据的任何其它电子设备。
要理解的是，本说明书的主题不一定限于图1-10所示的特定应用。主题可以应用于其它微电子器件和组件应用以及任何其它适当的晶体管应用，如本领域中的技术人员将理解的。
以下示例涉及另外的实施例，其中，示例1是微电子结构，该微电子结构包括氮化镓层、位于氮化镓层上的电荷感应层、位于氮化镓层内的2D电子气、以及包括邻接2D电子气的单晶部分的源极/漏极结构。
在示例2中，示例1的主题可以可选地包括源极/漏极结构的单晶部分，该单晶部分包括氮化铟镓。
在示例3中，示例2的主题可以可选地包括源极/漏极结构的氮化铟镓单晶部分，该单晶部分包括N+掺杂的氮化铟镓。
在示例4中，示例2的主题可以可选地包括源极/漏极结构的氮化镓单晶部分的晶体取向，该晶体取向与氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列。
在示例5中，示例1的主题可以可选地包括源极/漏极结构的单晶部分，该单晶部分包括氮化镓。
在示例6中，示例5的主题可以可选地包括源极/漏极结构的氮化铟镓单晶部分，该单晶部分包括N+掺杂的氮化镓。
在示例7中，示例5的主题可以可选地包括源极/漏极结构的氮化镓单晶部分的晶体取向，该晶体取向与氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列。
在示例8中，示例1至7中的任一项的主题可以可选地包括电荷感应层，该电荷感应层包括形成在晶体过渡层上的极化层，其中晶体过渡层邻接氮化镓层。
在示例9中，示例8的主题可以可选地包括极化层，该极化层包括氮化铝铟。
在示例10中，示例8的主题可以可选地包括晶体过渡层，该晶体过渡层包括氮化铟。
在示例11中，示例8的主题可以可选地包括晶体过渡层，该晶体过渡层包括氮化铟。
在示例12中，示例1至7中的任一项的主题可以可选地包括源极/漏极结构的多晶部分，该多晶部分邻接源极/漏极结构的单晶部分和氮化镓层。
以下示例涉及另外的实施例，其中，示例13是制造微电子结构的方法，该方法包括：形成氮化镓层，在氮化镓层上形成电荷感应层以在氮化镓层内形成2D电子气，将位于电荷感应层上的硬掩模图案化，蚀刻穿过电荷感应层并进入氮化镓层以形成凹槽，去除硬掩模接近凹槽的一部分以暴露电荷感应层的一部分，以及从电荷感应层的暴露部分生长源极/漏极结构的单晶部分，以使得源极/漏极结构的单晶部分邻接2D电子气。
在示例14中，示例13的主题可以可选地包括生长源极/漏极结构的单晶部分，其包括生长源极/漏极结构的氮化铟镓单晶部分。
在示例15中，示例14的主题可以可选地包括生长源极/漏极结构的氮化铟镓单晶部分，其包括生长N+掺杂的氮化铟镓。
在示例16中，示例14的主题可以可选地包括生长源极/漏极结构的氮化铟镓单晶部分，其包括生长源极/漏极结构的氮化铟镓单晶部分的晶体取向，该晶体取向与氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列。
在示例17中，示例13的主题可以可选地包括生长源极/漏极结构的单晶部分，其包括生长源极/漏极结构的氮化镓单晶部分。
在示例18中，示例17的主题可以可选地包括生长源极/漏极结构的氮化铟镓单晶部分，其包括生长N+掺杂的氮化铟镓。
在示例19中，示例17的主题可以可选地包括生长源极/漏极结构的氮化铟镓单晶部分，其包括生长源极/漏极结构的氮化铟镓单晶部分的晶体取向，该晶体取向与氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列。
在示例20中，示例13至19中的任一项的主题可以可选地包括形成电荷感应层，其包括在氮化镓层上形成晶体过渡层以及在晶体过渡层上形成极化层。
在示例21中，示例20的主题可以可选地包括形成极化层，其包括形成氮化铝铟极化层。
在示例22中，示例20的主题可以可选地包括形成晶体过渡层，其包括形成氮化铟晶体过渡层。
在示例23中，示例20的主题可以可选地包括形成晶体过渡层，其包括形成氮化铝晶体过渡层。
在示例23中，示例13至19中的任一项的主题可以可选地包括源极/漏极结构的多晶部分，该多晶部分邻接源极/漏极结构的单晶部分和氮化镓层。
以下示例涉及另外的实施例，其中示例25是电子系统，该电子系统包括板和附接到该板的微电子器件，其中微电子器件包括至少一个氮化镓晶体管，该氮化镓晶体管包括：氮化镓层，位于氮化镓层上的电荷感应层，位于氮化镓层内的2D电子气，以及包括邻接2D电子气的单晶部分的源极/漏极结构。
在示例26中，示例25中的任一项的主题可以可选地包括源极/漏极结构的单晶部分，该单晶部分包括氮化铟镓。
在示例27中，示例26中的任一项的主题可以可选地包括源极/漏极结构的氮化铟镓单晶部分，该单晶部分包括N+掺杂的氮化铟镓。
在示例28中，示例26中的任一项的主题可以可选地包括源极/漏极结构的氮化铟镓单晶部分的晶体取向，该晶体取向与氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列。
在示例29中，示例25中的任一项的主题可以可选地包括源极/漏极结构的单晶部分，该单晶部分包括氮化铟镓。
在示例30中，示例29中的任一项的主题可以可选地包括源极/漏极结构的氮化铟镓单晶部分，该单晶部分包括N+掺杂的氮化铟镓。
在示例31中，示例29中的任一项的主题可以可选地包括源极/漏极结构的氮化铟镓单晶部分的晶体取向，该晶体取向与氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列。
在这样详细描述了本说明书的实施例后，要理解的是，由所附权利要求限定的本说明书不应被以上描述中所阐述的特定细节限制，因为本说明书的很多明显变型在不脱离其精神和范围的情况下是可能的。

Claims (25)

1.一种微电子结构，包括：
氮化镓层；
位于所述氮化镓层上的电荷感应层；
位于所述氮化镓层内的2D电子气；以及
包括邻接所述2D电子气的单晶部分的源极/漏极结构。
2.根据权利要求1所述的微电子结构，其中，所述源极/漏极结构的所述单晶部分包括选自于氮化铟镓和氮化镓的材料。
3.根据权利要求2所述的微电子结构，其中，所述源极/漏极结构的所述单晶部分是N+掺杂的。
4.根据权利要求2所述的微电子结构，其中，所述单晶部分是氮化铟镓，所述氮化铟镓具有与所述氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列的晶体取向。
5.根据权利要求2所述的微电子结构，其中，所述单晶部分是氮化镓，所述氮化镓具有与所述氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列的晶体取向。
6.根据权利要求1至5中的任一项所述的微电子结构，其中，所述电荷感应层包括形成在晶体过渡层上的极化层，其中，所述晶体过渡层邻接所述氮化镓层。
7.根据权利要求6所述的微电子结构，其中，所述极化层包括氮化铝铟。
8.根据权利要求6所述的微电子结构，其中，所述晶体过渡层包括氮化铟。
9.根据权利要求6所述的微电子结构，其中，所述晶体过渡层包括氮化铝。
10.根据权利要求1至5中的任一项所述的微电子结构，还包括所述源极/漏极结构的多晶部分，所述源极/漏极结构的所述多晶部分邻接所述源极/漏极结构的所述单晶部分和所述氮化镓层。
11.一种制造微电子结构的方法，包括：
形成氮化镓层；
在所述氮化镓层上形成电荷感应层，以在所述氮化镓层内形成2D电子气；
将位于所述电荷感应层上的硬掩模图案化；
蚀刻穿过所述电荷感应层并进入所述氮化镓层，以形成凹槽；
去除所述硬掩模接近所述凹槽的一部分，以暴露所述电荷感应层的一部分；以及
从所述电荷感应层的所暴露的部分生长源极/漏极结构的单晶部分，以使得所述源极/漏极结构的所述单晶部分邻接所述2D电子气。
12.根据权利要求11所述的方法，其中，生长所述源极/漏极结构的所述单晶部分包括生长所述源极/漏极结构的氮化铟镓单晶部分，或者生长所述源极/漏极结构的氮化镓单晶部分。
13.根据权利要求12所述的方法，其中，生长所述源极/漏极结构的所述单晶部分包括生长所述源极/漏极结构的N+掺杂的单晶部分。
14.根据权利要求12所述的方法，其中，生长所述源极/漏极结构的所述单晶部分包括生长氮化铟镓单晶部分，所述氮化铟镓单晶部分具有与所述氮化镓层的六方纤锌矿晶体结构的m平面排列大体上平行的晶体取向。
15.根据权利要求12所述的方法，其中，生长所述源极/漏极结构的所述单晶部分包括生长氮化镓单晶部分，所述氮化镓单晶部分具有与所述氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列的晶体取向。
16.根据权利要求11至15中的任一项所述的方法，其中，形成所述电荷感应层包括在所述氮化镓层上形成晶体过渡层，以及在晶体过渡层上形成极化层。
17.根据权利要求16所述的方法，其中，形成所述极化层包括形成氮化铝铟极化层。
18.根据权利要求16所述的方法，其中，形成所述晶体过渡层包括形成氮化铟晶体过渡层。
19.根据权利要求16所述的方法，其中，形成所述晶体过渡层包括形成氮化铝晶体过渡层。
20.根据权利要求11至15中的任一项所述的方法，还包括形成所述源极/漏极结构的多晶部分，所述源极/漏极结构的所述多晶部分邻接所述源极/漏极结构的所述单晶部分和所述氮化镓层。
21.一种电子系统，包括：
板；以及
附接到所述板的微电子器件，其中，所述微电子器件包括至少一个氮化镓晶体管，所述至少一个氮化镓晶体管包括：氮化镓层、位于所述氮化镓层上的电荷感应层、位于所述氮化镓层内的2D电子气、以及包括邻接所述2D电子气的单晶部分的源极/漏极结构。
22.根据权利要求21所述的电子系统，其中，所述源极/漏极结构的所述单晶部分包括氮化铟镓或氮化镓。
23.根据权利要求22所述的电子系统，其中，所述源极/漏极结构的所述单晶部分是N+掺杂的。
24.根据权利要求22所述的电子系统，其中，所述单晶部分是氮化铟镓，所述氮化铟镓具有与所述氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列的晶体取向。
25.根据权利要求22所述的电子系统，其中，所述单晶部分是氮化镓，所述氮化镓具有与所述氮化镓层的六方纤锌矿晶体结构的m平面大体上平行排列的晶体取向。
CN201480082362.8A 2014-10-30 2014-10-30 源极/漏极至氮化镓晶体管中的2d电子气的低接触电阻再生长 Active CN106796953B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/063140 WO2016068935A1 (en) 2014-10-30 2014-10-30 Source/drain regrowth for low contact resistance to 2d electron gas in gallium nitride transistors

Publications (2)

Publication Number Publication Date
CN106796953A true CN106796953A (zh) 2017-05-31
CN106796953B CN106796953B (zh) 2021-03-30

Family

ID=55858039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480082362.8A Active CN106796953B (zh) 2014-10-30 2014-10-30 源极/漏极至氮化镓晶体管中的2d电子气的低接触电阻再生长

Country Status (7)

Country Link
US (1) US10243069B2 (zh)
EP (1) EP3213350A4 (zh)
JP (1) JP6604597B2 (zh)
KR (1) KR102238547B1 (zh)
CN (1) CN106796953B (zh)
TW (1) TWI688009B (zh)
WO (1) WO2016068935A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649071A (zh) * 2018-05-17 2018-10-12 苏州汉骅半导体有限公司 半导体器件及其制造方法
US11682720B2 (en) 2018-04-27 2023-06-20 Sony Semiconductor Solutions Corporation Switching transistor and semiconductor module to suppress signal distortion

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102248478B1 (ko) 2014-09-18 2021-05-06 인텔 코포레이션 실리콘 cmos-호환가능 반도체 디바이스들에서의 결함 전파 제어를 위한 경사 측벽 패싯들을 가지는 우르자이트 이종에피택셜 구조체들
WO2016048328A1 (en) 2014-09-25 2016-03-31 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
CN107078098B (zh) * 2014-11-18 2021-04-06 英特尔公司 使用n沟道和p沟道氮化镓晶体管的cmos电路
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
WO2016186654A1 (en) 2015-05-19 2016-11-24 Intel Corporation Semiconductor devices with raised doped crystalline structures
CN107667424B (zh) 2015-06-26 2022-02-18 英特尔公司 具有高温稳定基板界面材料的异质外延结构
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
WO2018009158A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Conformal films including metal gallium carbide and metal indium carbide for device applications and their fabrication
WO2019066935A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING THE SAME
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
JP6905197B2 (ja) * 2017-12-20 2021-07-21 富士通株式会社 化合物半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851575A (ja) * 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置の製造方法
US4714948A (en) * 1981-04-23 1987-12-22 Fujitsu Limited HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer
US4961194A (en) * 1987-03-18 1990-10-02 Fujitsu Limited Compound semiconductor device having nonalloyed ohmic contacts
CN102306658A (zh) * 2003-09-09 2012-01-04 美商克立股份有限公司 具有场板的宽能带隙晶体管装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240778A (ja) 1985-08-16 1987-02-21 Fujitsu Ltd 相補型半導体装置
US5818078A (en) * 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
JP2907128B2 (ja) * 1996-07-01 1999-06-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
US5847419A (en) 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007165431A (ja) * 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
JP2008004720A (ja) * 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2008305816A (ja) 2007-06-05 2008-12-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
US8680580B2 (en) 2007-11-19 2014-03-25 Renesas Electronics Corporation Field effect transistor and process for manufacturing same
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US20100219452A1 (en) 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES
JP5529595B2 (ja) * 2009-07-30 2014-06-25 住友電気工業株式会社 半導体装置及びその製造方法
JP5590874B2 (ja) * 2009-12-18 2014-09-17 パナソニック株式会社 窒化物半導体素子
JP5505698B2 (ja) 2010-02-01 2014-05-28 日本電信電話株式会社 半導体装置
US9479225B2 (en) 2010-05-13 2016-10-25 Qualcomm Incorporated Resonance detection and control within a wireless power system
US9370338B2 (en) * 2010-06-04 2016-06-21 Hitachi Medical Corporation Ultrasound diagnosis device
KR102065115B1 (ko) 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
JP2013041986A (ja) 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
US20130105817A1 (en) 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
KR101890749B1 (ko) 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
CN103999216B (zh) 2011-12-19 2017-06-13 英特尔公司 用于集成有功率管理和射频电路的片上系统(soc)结构的iii族‑n晶体管
WO2013095342A1 (en) * 2011-12-19 2013-06-27 Intel Corporation High voltage field effect transistors
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
KR101927411B1 (ko) 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
US9099490B2 (en) * 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
US9583574B2 (en) 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
US9018056B2 (en) 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
JP5954831B2 (ja) * 2013-03-26 2016-07-20 トヨタ自動車株式会社 半導体装置の製造方法
JP6197422B2 (ja) 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
JP6240778B2 (ja) 2013-12-06 2017-11-29 ポスコＰｏｓｃｏ 極低温衝撃靭性に優れた高強度溶接継手部及びこのためのフラックスコアードアーク溶接用ワイヤ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714948A (en) * 1981-04-23 1987-12-22 Fujitsu Limited HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer
JPS5851575A (ja) * 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置の製造方法
US4961194A (en) * 1987-03-18 1990-10-02 Fujitsu Limited Compound semiconductor device having nonalloyed ohmic contacts
CN102306658A (zh) * 2003-09-09 2012-01-04 美商克立股份有限公司 具有场板的宽能带隙晶体管装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIA GUO ET AL: "MBE-Regrown Ohmics in InAlN HEMTs With a Regrowth Interface Resistance of 0.05 Ω . mm", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682720B2 (en) 2018-04-27 2023-06-20 Sony Semiconductor Solutions Corporation Switching transistor and semiconductor module to suppress signal distortion
CN108649071A (zh) * 2018-05-17 2018-10-12 苏州汉骅半导体有限公司 半导体器件及其制造方法
CN108649071B (zh) * 2018-05-17 2019-03-19 苏州汉骅半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US10243069B2 (en) 2019-03-26
JP6604597B2 (ja) 2019-11-13
TW201628092A (zh) 2016-08-01
EP3213350A4 (en) 2018-06-13
EP3213350A1 (en) 2017-09-06
CN106796953B (zh) 2021-03-30
WO2016068935A1 (en) 2016-05-06
JP2017539073A (ja) 2017-12-28
US20170278959A1 (en) 2017-09-28
KR20170077115A (ko) 2017-07-05
TWI688009B (zh) 2020-03-11
KR102238547B1 (ko) 2021-04-09

Similar Documents

Publication Publication Date Title
CN106796953A (zh) 源极/漏极至氮化镓晶体管中的2d电子气的低接触电阻再生长
TWI524529B (zh) 具有組成分層半導體通道的非平面三族氮化物電晶體
US9614060B2 (en) Nanowire transistor with underlayer etch stops
US9716149B2 (en) Group III-N transistors on nanoscale template structures
CN104011868B (zh) Ⅲ族‑n纳米线晶体管
CN105765727A (zh) 使用InAlN和AlGaN双层覆盖叠置体的Si衬底上的低薄层电阻GaN沟道
TW201709345A (zh) 具有砷化鎵作為犧牲層的鍺奈米線電晶體
CN107078098A (zh) 使用n沟道和p沟道氮化镓晶体管的cmos电路
US10497785B2 (en) Gallium nitride voltage regulator
CN107667424A (zh) 具有高温稳定基板界面材料的异质外延结构
US9935191B2 (en) High electron mobility transistor fabrication process on reverse polarized substrate by layer transfer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant