CN106796929A - 具有背侧无源部件的集成电路管芯及其相关方法 - Google Patents

具有背侧无源部件的集成电路管芯及其相关方法 Download PDF

Info

Publication number
CN106796929A
CN106796929A CN201480081501.5A CN201480081501A CN106796929A CN 106796929 A CN106796929 A CN 106796929A CN 201480081501 A CN201480081501 A CN 201480081501A CN 106796929 A CN106796929 A CN 106796929A
Authority
CN
China
Prior art keywords
semiconductor substrate
tube cores
layer
metal layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480081501.5A
Other languages
English (en)
Inventor
K·J·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106796929A publication Critical patent/CN106796929A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开内容的实施例涉及集成电路(IC)管芯。在实施例中，该IC管芯可以包括半导体衬底，布置在半导体衬底的第一侧上的多个有源部件，以及布置在半导体衬底的第二侧上的多个无源部件。在实施例中，第二侧可以被布置为与第一侧相对。在一些实施例中，无源部件可以包括电容器和/或电阻器，同时，在一些实施例中，有源部件可以包括晶体管。可以介绍和/或要求保护其他的实施例。

Description

具有背侧无源部件的集成电路管芯及其相关方法
技术领域
本公开内容的实施例总体上涉及集成电路领域，并且更具体来说，涉及与具有背侧无源部件的集成电路管芯相关联的装置和方法。
背景技术
集成电路(IC)管芯的输入/输出密度持续增加，而IC管芯尺寸则持续下降。在IC管芯设计中的一个考虑是IC管芯面积的有效使用；但是，在目前技术状态下，由于将部件置于半导体衬底不同侧上所带来的信号断接问题，无源部件和有源部件二者都被布置在IC管芯的半导体衬底的单个侧面上。
本文提供的背景说明是出于总体呈现公开内容的上下文的目的。除非在本文中以其他方式指出的，在这一部分中所描述的材料并非是对于本申请中的权利要求而言的现有技术，并且并不承认是通过包含在这一部分中而成为现有技术。
附图说明
通过结合附图的以下详细说明将容易理解实施例。为了便于说明，类似的附图标记指代类似的结构元件。通过示例而并非是通过附图中图示的限制的方式示出了实施例。除非以其他方式明确指出的，这些附图并非是按比例的。
图1示意性地示出了根据本公开内容的各个实施例的包括IC管芯的示例集成电路(IC)组件的剖面侧视图，该IC管芯具有布置在其上的背侧无源部件。
图2是根据本公开内容的各个实施例的集成电路(IC)管芯制造工艺的示意性流程图。
图3-4是根据本公开内容的各个实施例的示出在图2的IC管芯制造工艺中的阶段的选择的操作的示意性剖面图。
图5是根据本公开内容的各个实施例的集成电路(IC)管芯制造工艺的示意性流程图。
图6-7是根据本公开内容的各个实施例的示出在图5的IC管芯制造工艺中的阶段的选择的操作的示意性剖面图。
图8是根据本公开内容的各个实施例的集成电路(IC)管芯制造工艺的示意性流程图。
图9是根据本公开内容的各个实施例的示出在图8的IC管芯制造工艺中的阶段的选择的操作的示意性剖面图。
图10示出了根据本公开内容的各个实施例的集成电路管芯的各个剖面图。
图11示出了根据本公开内容的各个实施例的集成电路管芯的各个剖面图。
图12示意性地示出了根据本公开内容各个实施例的包括集成电路管芯的计算设备。
具体实施方式
本公开内容的实施例介绍了具有背侧无源部件的集成电路(IC)管芯构造。在以下的说明中，将利用本领域技术人员为了将他们的工作的实质内容向其他本领域技术人传达所公用的术语来介绍示意性实施方式的各个方面。但是，对于本领域技术人员而言很显然的是可以仅以所介绍的方面中的一些方面来实施本公开内容的实施例。出于解释的目的，阐述了具体的数量、材料和构造以便提供给示意性实施方式的透彻理解。但是，对于本领域技术人员而言很显然的是可以在没有这些具体细节的情况下来实践本公开内容的实施例。在其他情况下，省去或者简化了公知的特征以便不使示意性实施方式变得模糊不清。
在以下具体说明中，参照了形成本文一部分的附图，其中在全文中类似的附图标记指代类似的部件，并且其中通过其中可以实践本公开内容的主体的示意性实施例来示出。应当理解的是，可以利用其它的实施例并且在不脱离本公开内容的范围的情况下可以做出结构或者逻辑的改变。因此，以下具体的说明并不应当以限制的意义来看待，并且实施例的范围由所附权利要求及其等同物来限定。
出于本公开内容的目的，短语“A和/或B”指的是(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B和/或C”指的是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
说明书可能使用基于视角的描述，诸如顶部/底部、内/外、之上/之下等等。这种描述仅仅是用于便于讨论并且并不旨在将本文所介绍的实施例的应用限制于任何特定的取向。
说明书可能使用短语“在一个实施例中”或者“在实施例中”，其各自可能指一个或多个相同或不同的实施例。此外，针对本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等等是同义词。
在本文中可以使用术语“与…耦合”及其派生词。“耦合”可以指以下意思中的一个或多个。“耦合”可以指两个或多个元件处于直接物理或电接触。但是，“耦合”也可以指两个或多个元件彼此间接接触，但是仍然彼此配合或交互，并且可以指一个或多个其他元件耦合或者连接在被称为彼此耦合的元件之间。术语“直接耦合”可以指两个或多个元件处于直接接触。
在各个实施例中，短语“第一特征形成、沉积、或者以其他方式布置在第二特征上”可以指第一特征形成、沉积或者布置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分处于直接接触(例如，直接物理和/或电接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其他特征)。
如本文中所使用的，术语“模块”可以指执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、芯片上系统(SoC)、处理器(共享的、专用的或组)和/或存储器(共享的、专用的或组)、为上述部件的一部分或者包括上述部件、或者是组合逻辑电路、和/或提供所描述的功能的其他适当的部件。
图1示意性示出了示例集成电路(IC)组件100的剖面侧视图。在实施例中，如可以看到的，IC组件100可以包括与封装衬底116电耦合和/或物理耦合的一个或多个管芯(例如，管芯106)。如可以看到的，封装衬底116可以进一步与电路板124电耦合。
在实施例中，管芯106可以包括半导体衬底126。半导体衬底126可以包括任何适当的材料(例如，硅)。管芯106还可以包括布置在衬底的第一侧(由于有源部件的位置而在下文中被称为衬底的有源侧)上的多个有源部件。这种有源部件在这里由有源部件层128示出，其表示多个有源部件。有源部件可以包括能够控制电信号的任何部件(例如，晶体管)。在实施例中，管芯106还可以包括布置在半导体衬底126的第二侧(在下文中被称为半导体衬底126的背侧)上的多个无源部件(例如，金属绝缘体金属(MIM)电容器130)。如图所示，半导体衬底126的背侧可以被布置为与半导体衬底126的有源侧相对，从而多个有源部件可以被布置在与多个无源部件相对的侧上。这种配置可以使得能够利用之前可能在半导体衬底126上未被使用的空间。结果，这种配置可以使得能够为类似配置的IC管芯实现更高的输入/输出密度。
在一些实施例中，管芯106可以包括布置在半导体衬底中的多个贯穿衬底过孔(TSV)(例如，TSV 132a和132b，在下文中被统称为TSV 132)。TSV可以被配置为在半导体衬底126的有源侧和半导体衬底126的背侧之间传输电信号。结果，TSV 132可以使得所述多个无源部件中的一个或多个与半导体衬底126的有源侧电耦合。在实施例中，可以在半导体衬底的有源侧上布置一层或多层电绝缘材料(例如，层134)。该一层或多层电绝缘材料可以如所示的包封多个有源部件。在实施例中，该一层或多层电绝缘材料可以包括布置在其中的电布线特征(例如，电布线特征136)。此外，可以在该一层或多层电绝缘材料中布置多个管芯互连结构(例如，管芯互连结构108)。在实施例中，电布线特征可以被配置为将管芯互连结构与多个有源部件和/或多个TSV电耦合。如下面进一步讨论的，管芯互连结构可以被配置为将管芯106与封装衬底116电耦合。
在实施例中，可以在半导体衬底126的背侧上布置一个或多个重分布层(RDL)(例如，RDL140)。一个或多个RDL可以包括布置在半导体衬底的背侧上的一层或多层电绝缘材料(例如，层142)。如图所示，布置在半导体衬底126的背侧上的一层或多层电绝缘材料可以包封多个无源部件。一个或多个RDL还可以包括布置在一层或多层电绝缘材料中的多个互连结构(例如，连接焊盘144)。一个或多个RDL还可以包括布置在一个或多个第二电绝缘材料层中的电布线特征(例如，过孔146)。在实施例中，电布线特征可以被配置为将多个互连结构与多个无源部件电耦合。
可以根据各种适当的构造将管芯106附着到封装衬底116，包括如图所示的倒装芯片构造，或者其他构造，诸如被嵌入在封装衬底116中或者被配置在引线键合布置中。在倒装芯片构造中，管芯106可以经由管芯互连结构108被附着到封装衬底116的表面，管芯互连结构108诸如凸点、柱或者其他也可以将管芯106与封装衬底116电耦合的适当结构。
管芯106可以代表由半导体材料制成的分立芯片，并且在一些实施例中可以是、包括、或者是处理器、存储器或ASIC的一部分。在一些实施例中，诸如模制化合物或底填材料(未示出)的电绝缘材料可以部分地包封管芯106和/或互连结构108的一部分。管芯互连结构108可以被配置为在管芯106和封装衬底116之间传输电信号。
封装衬底116可以包括电布线特征，该电布线特征被配置为将电信号传输到管芯106或者从管芯106传输电信号。电布线特征可以包括例如布置在封装衬底116的一个或多个表面上的迹线和/或诸如沟槽、过孔或传输电信号通过封装衬底116的其他互连结构的内部布线特征。例如，在一些实施例中，封装衬底116可以包括被配置为接收管芯互连结构108并且在管芯106和封装衬底116之间传输电信号的电布线特征(诸如管芯键合焊盘110)。在一些实施例中，封装衬底116是基于环氧树脂的叠置衬底，其具有核心和/或内建层，该叠置衬底诸如例如味之素内建膜(ABF)衬底。
电路板124可以是由诸如环氧树脂叠置体的电绝缘材料构成的印刷电路板(PCB)。例如，电路板116可以包括由诸如以下材料构成的电绝缘层，所述材料例如聚四氟乙烯、酚醛棉纸材料诸如阻燃剂4(FR-4)、FR-1、棉纸和环氧材料诸如CEM-1或CEM-3、或者利用环氧树脂预浸材料而层叠在一起的玻璃织物材料。可以穿过电绝缘层形成例如过孔的结构(未示出)以传输管芯106的电信号通过电路板124。在其他实施例中，电路板124可以由其他适当的材料构成。在一些实施例中，电路板124是母板(例如，图12的母板1202)。
诸如例如焊料球120或者格栅阵列(LGA)结构的封装级互连可以耦合到封装衬底116上的一个或多个连接盘(下文中“连接盘118”)以及电路板124上的一个或多个焊盘122以形成相应的焊料接合点，其被配置为进一步在封装衬底116和电路板124之间传输电信号。在其他的实施例中可以使用用于将封装衬底116与电路板124物理和/或电耦合的其他适当的技术。
图2是根据本公开内容的一些实施例的用于形成背侧金属绝缘体金属(MIM)电容器的集成电路(IC)管芯制造工艺的示意性流程图。图3-4提供了根据各个实施例的示出在IC管芯制造工艺200中的阶段的选择的操作的剖面图。结果，图2-4将彼此结合来进行描述。为了助于这一说明，在图3-4中从操作到操作移动的箭头上参考了图2中所执行的操作。此外，为了实现IC管芯制造更加细节的观察，在每个程序中仅仅示出了IC管芯的一部分。此外，可能不是所有的附图标记都在图3-4中的每个操作中示出。
工艺可以在方框202处开始，其中可以提供半导体衬底301。在一些实施例中，如图所示，可以以IC管芯组件(例如，IC管芯组件300)的形式来提供半导体衬底。IC管芯组件可以具有布置在半导体衬底301的背侧上的电绝缘层302，诸如钝化层。电绝缘层302可以包括任何适当的材料，包括例如氮化硅(SiN)或碳化硅(SiC)。IC管芯组件300还可以包括布置在半导体衬底301的有源侧上的多个有源部件(例如，由层304示出的那些部件)。在一些实施例中，IC管芯组件300可以包括布置在半导体衬底301中的多个贯穿衬底过孔(TSV)(例如，TSV 306a和306b，在下文中被统称为TSV 306)。TSV可以被配置为在半导体衬底301的有源侧和半导体衬底301的背侧之间传输电信号。在实施例中，可以在半导体衬底301的有源侧上布置一层或多层电绝缘材料(例如，层307)。该一层或多层电绝缘材料可以如所示的包封多个有源部件。在实施例中，该一层或多层电绝缘材料可以包括布置在其中的电布线特征。此外，可以在该一层或多层电绝缘材料中布置多个管芯互连结构(例如，管芯互连结构308)。在实施例中，电布线特征可以被配置为将管芯互连结构与多个有源部件和/或多个TSV电耦合。在实施例中，IC管芯组件300可以被设置有通过粘结剂310(例如，胶水)而附着的载体晶片312。在其他实施例中，半导体衬底301可以被设置有IC管芯组件300的上述方面中的较少的方面或者没有任何上述方面，并且结合图2-4的其余部分所示的程序可以在半导体衬底301上形成IC管芯组件300的上述部分。为了便于每个工艺的说明，其余程序将仅仅示出IC管芯组件300的背侧部分，这里其由部分314所包围的IC管芯组件300的区域所表示。
一旦已经提供了半导体衬底301，工艺可以进行到方框204，其中可以通过在半导体衬底301的背侧上沉积第一金属层318来开始MIM电容器的制造。第一金属层318可以被称为电容器底部电极，并且可以包括钽、氮化钽、钛、氮化钛、或任何其他适当的材料。在实施例中，如所图示的，可以在布置在半导体衬底301中的一个或多个TSV(例如TSV 306b)之上形成第一金属层。在其他实施例中，诸如如图10所示的，半导体衬底301可以不形成在任何TSV之上。以下将参照图10更具体地讨论这种实施例。
在方框206，可以在第一金属层318的一个或多个部分上由光刻胶材料形成光刻胶层320。可以通过施加光刻胶材料，通过将光刻胶材料暴露于紫外光源或者激光来对光刻胶材料进行构图，并且通过施加合适的溶剂对未被暴露于紫外光源或激光的光刻胶材料进行显影来形成这一层。尽管仅仅示出了光刻胶材料的单个部分，但是应当理解的是在第一金属层上的将要保存所述第一金属层的位置处(例如，在期望电容器底部电极的任何位置处)，光刻胶层320可以包括任意数量的光刻胶材料部分。
在方框208，可以去除第一金属层318的未被光刻胶层320覆盖的部分。这可以通过任何适当的干法或湿法蚀刻工艺来完成。在方框210，可以去除光刻胶层320，并且可以从第一金属层318的表面清除掉任何剩余的残留物。
在方框212，可以在第一金属层318的表面上形成电介质层322并且可以在电介质层322的表面上形成第二金属层324。电介质层322可以被称为电容器电介质并且由此可以由任何适当的电容器电介质材料构成，包括但不限于，氧化铝(Al2O3)、氮化铝(AlN)、二氧化硅(SiO2)、氮化硅(Si3N4)、氧化钽(Ta2O5)、氧化钛(TiO2)、或者氧化铪(HfO2)、或其任何组合。第二金属层324可以被称为电容器顶部电极并且可以包括任何适当的材料，包括但不限于，钽、氮化钽、钛、氮化钛、或者任何其他适当的材料。应当理解的是可以调节电介质层322和/或第二金属层324的厚度以实现所得到的MIM电容器的任何期望的电特性。
在方框214，在第二金属层324的一个或多个部分上可以由光刻胶材料形成另一光刻胶层326。这可以以上面参照方框206所介绍的类似的方式来完成。尽管仅仅示出了光刻胶材料的单个部分，但是应当理解的是在第二金属层324上的将要保存所述第二金属层324和下方的电介质层322的位置处(例如，在期望电容器顶部电极的任何位置处)，光刻胶层326可以包括任意数量的光刻胶材料部分。
在方框216，可以去除第二金属层324和电介质层322的未被光刻胶层326覆盖的部分。这可以通过任何适当的干法或湿法蚀刻工艺来完成。在方框218，可以去除光刻胶层326以暴露第二金属层324。第一金属层318、电介质层322和第二金属层324可以组合以形成MIM电容器。
在方框220，可以在MIM电容器之上沉积电绝缘层328。电绝缘层328可以包括任何适当的材料，包括但不限于氮化硅(SiN)或碳化硅(SiC)。在一些实施例中，电绝缘材料可以形成密封阻挡，其可以保护第一金属层318和第二金属层324免受氧化并且免受迹线金属和潮气污染。这种层也可以被称为钝化层。
在方框222，在电绝缘层328之上可以形成另一光刻胶层330。如图所示，在光刻胶层330中还可以形成多个开口以暴露待去除的电绝缘层328的相应位置。可以以上面参照方框206所介绍的类似的方式来形成光刻胶层330。可以在可能期望第一金属层318、第二金属层324或一个或多个TSV之间的电连接的位置处形成光刻胶层中的开口。
在方框224，在电绝缘层328中可以形成过孔332a-c。可以通过任何适当的工艺，诸如利用图案化光刻胶材料的等离子体蚀刻工艺来形成过孔332a-c。在方框226，可以去除光刻胶层330，并且可以从电绝缘层328的表面清除掉任何剩余的残留物。
在方框228，可以形成重分布层(RDL)342。在实施例中，可以首先通过将RDL阻挡(例如RDL阻挡334)和铜晶种层布置在背侧表面上和过孔332a-c中来形成RDL342。然后可以施加光刻胶材料，并且在光刻胶中在过孔332a-c之上并且在期望背侧电布线特征336的那些位置处形成开口。背侧电布线特征336可以包括用于将电信号从一个位置分配到另一个位置的导线迹线，以及用于创建到另一个管芯的电连接的连接焊盘(以下参照图10-11所介绍的)。背侧电布线特征336可以提供无源部件(例如上面形成的MIM电容器)的信号断接，或者到布置在半导体衬底301中的TSV之一(例如TSV306a)的信号断接。接着，可以利用电镀技术在光刻胶开口内部布置诸如铜或金的金属材料，填充过孔332a-c以金属化所述过孔并且同时形成背侧电布线特征336。然后可以去除光刻胶材料，并且可以利用湿法蚀刻工艺或者干法蚀刻工艺去除背侧电布线特征336之间的铜晶种层和RDL阻挡材料。背侧电布线特征336可以具有形成在其上的钝化层338。钝化层可以保护连接焊盘免受氧化并且免受迹线金属和潮气污染。在实施例中，钝化层338在可以具有形成在其中的表面终饰物(surfacefinish)340的连接焊盘的位置处可以具有开口。在实施例中，表面终饰物可以是焊料兼容的表面终饰物。适当的表面终饰物包括但不限于：化学镀磷化钴(CoP)/浸金(Au)；化学镀磷化钴钨(CoWP)/浸金(Au)；化学镀磷化镍(NiP)/浸金(Au)；化学镀NiP/化学镀钯(Pd)/浸金(Au)；化学镀锡(Sn)；化学镀NiP/化学镀Sn；化学镀CoWP/化学镀Sn；化学镀铜(Cu)/化学镀CoP/浸金(Au)；化学镀Cu/化学镀CoWP/浸金(Au)；化学镀Cu/化学镀NiP/浸金(Au)；化学镀Cu/化学镀NiP/化学镀Pd/浸金(Au)；化学镀Cu/化学镀Sn；化学镀Cu/化学镀NiP/化学镀Sn；化学镀Cu/化学镀CoP/浸金(Au)；化学镀Cu/化学镀CoWP/化学镀Sn。应当理解的是，取决于可能采用的芯片到芯片焊料材料和/或芯片到芯片附着方法，其他表面终饰物也可能是合适的。在一些实施例中，在一个或多个连接焊盘的顶部上的表面终饰物的顶部上、或者除了所述表面终饰物或者代替所述表面终饰物，可以形成管芯互连结构(例如，凸起)。管芯互连结构(例如，凸起)可以例如由铅锡(PbSn)、Sn、锡银(SnAg)、铜(Cu)、铟(In)、SnAgCu、SnCu、Au等形成。在方框228之后，可以使用任何适当的可用的晶片解除键合设备和处理将IC管芯从暂时的载体晶片解除附着。在其他的实施例中，RDL342可以包括由诸如铝的金属材料构成的背侧布线特征336，所述背侧布线特征336是利用常规的减除蚀刻类型工艺程序形成的。
图5是根据本公开内容的一些实施例的集成电路(IC)管芯制造工艺的示意性流程图。图6-7提供了示出根据示意性实施例的IC管芯制造工艺500中的阶段的选择的操作的剖面图。结果，图5-7将结合彼此来进行介绍。为了助于这一说明，在图6-7中从操作到操作移动的箭头上参考了图5中所执行的操作。此外，为了实现IC管芯制造更加细节的观察，在每个程序中仅仅示出了IC管芯的一部分。此外，可能不是所有的附图标记都在图6-7中的每个操作中示出。
工艺可以在方框502处开始，其中可以提供半导体衬底602。在一些实施例中，可以以IC管芯组件(例如，上面详尽讨论的图3的IC管芯组件300)的形式来提供半导体衬底。然后工艺可以进行到方框504，其中可以在电绝缘层604上形成光刻胶层608。可以通过施加光刻胶材料，通过将光刻胶材料暴露于紫外光源或者激光来对光刻胶材料进行构图，并且通过施加合适的溶剂对未被暴露于紫外光源或激光的光刻胶材料进行显影来形成这一层。这一构图可能导致光刻胶层608在将要在半导体衬底602中形成沟槽的位置处具有形成在其中的开口610a-610c。
在方框506，可以在半导体衬底602中形成沟槽612a-c。可以通过蚀刻工艺诸如等离子体蚀刻工艺来形成这些沟槽。应当理解的是，尽管当从上往下观察时沟槽的剖面可能是矩形的，但是沟槽的形状可以是方形、矩形、圆形、椭圆形等等。在方框508，可以去除光刻胶材料，连同可能已经保留在电绝缘层604的表面上的任何残留物。
在方框510，可以形成沟槽衬层614。沟槽衬层614可以是或者包括任何适当的电绝缘材料(例如，二氧化硅(SiO2))。此外，可以在半导体衬底602的背侧上沉积第一金属层618。第一金属层618可以被称为电容器底部电极，并且可以包括钽、氮化钽、钛、氮化钛、或任何其他适当的材料。在实施例中，如所图示的，可以在布置在半导体衬底602中的一个或多个TSV(例如TSV 606b)之上形成第一金属层618。在其他实施例中，诸如如图10所示的，第一金属层618可以不形成在任何TSV之上。以下将参照图10更具体地讨论这种实施例。
在方框512，如上面参照方框504所讨论的，可以在第一金属层618的一个或多个部分上形成光刻胶层620。在方框514，可以去除第一金属层618的未被光刻胶层620覆盖的部分。这可以通过任何适当的干法或湿法蚀刻工艺来完成。在方框516，可以去除光刻胶层620，并且可以从第一金属层618的表面清除掉任何剩余的残留物。
在方框518，可以在第一金属层618的表面上形成电介质层622并且可以在电介质层622的表面上形成第二金属层624。电介质层622可以被称为电容器电介质，并且由此可以由任何适当的电容器电介质材料构成，包括但不限于，氧化铝(Al2O3)、氮化铝(AlN)、二氧化硅(SiO2)、氮化硅(Si3N4)、氧化钽(Ta2O5)、氧化钛(TiO2)、或者氧化铪(HfO2)、或其任何组合。第二金属层624可以被称为电容器顶部电极并且可以包括任何适当的材料，包括但不限于，钽、氮化钽、钛、氮化钛、或者任何其他适当的材料。应当理解的是可以调节电介质层622和/或第二金属层624的厚度以实现所得到的沟槽电容器的任何期望的电特性。
在方框520，在第二金属层624的一个或多个部分上可以由光刻胶材料形成另一光刻胶层626。这可以以上面参照方框504所介绍的类似的方式来完成。尽管仅仅示出了光刻胶材料的单个部分，但是应当理解的是在第二金属层624上的将要保存所述第二金属层624和下方的电介质层622的位置处(例如，在期望电容器顶部电极的任何位置处)，光刻胶层626可以包括任意数量的光刻胶材料部分。
在方框522，可以去除第二金属层624和电介质层622的未被光刻胶层626覆盖的部分。这可以通过任何适当的干法或湿法蚀刻工艺来完成。在方框524，可以去除光刻胶层626以暴露第二金属层624。第一金属层618、电介质层622和第二金属层624可以组合以形成沟槽电容器。
在方框526，可以在沟槽电容器之上沉积电绝缘层628。电绝缘层628可以包括任何适当的材料，包括但不限于氮化硅(SiN)或碳化硅(SiC)。在一些实施例中，电绝缘材料可以形成密封阻挡，其可以保护第一金属层618和第二金属层624免受氧化并且免受迹线金属和潮气污染。这种电绝缘层也可以被称为钝化层。
在方框528，在电绝缘层628之上可以形成另一光刻胶层630。如图所示，在光刻胶层630中还可以形成多个开口以暴露待去除的电绝缘层628的相应位置。可以以上面参照方框504所介绍的类似的方式来形成光刻胶层630。可以在可能期望第一金属层618、第二金属层624和/或一个或多个TSV之间的电连接的位置处形成光刻胶层中的开口。
在方框530，在电绝缘层628中可以形成过孔632a-c。可以通过任何适当的工艺，诸如利用图案化光刻胶材料的等离子体蚀刻工艺来形成过孔632a-c。在方框532，可以去除光刻胶层630，并且可以从电绝缘层628的表面清除掉任何剩余的残留物。
在方框534，可以形成重分布层(RDL)642。在实施例中，可以首先通过将RDL阻挡(例如RDL阻挡634)和铜晶种层布置在背侧表面上和过孔632a-c中来形成RDL642。然后可以施加光刻胶材料，并且在光刻胶中在过孔632a-c之上并且在期望背侧电布线特征636的那些位置处形成开口。背侧电布线特征636可以包括用于将电信号从一个位置分配到另一个位置的导线迹线，以及用于创建到另一个管芯的电连接的连接焊盘(以下参照图10-11所介绍的)。背侧电布线特征636可以提供无源部件(例如上面形成的沟槽电容器)的信号断接，或者到布置在半导体衬底602中的TSV之一(例如TSV606a)的信号断接。接着，可以利用电镀技术在光刻胶开口内部布置诸如铜或金的金属材料，填充过孔632a-c以金属化所述过孔并且同时形成背侧电布线特征636。然后可以去除光刻胶材料，并且可以利用湿法蚀刻工艺或者干法蚀刻工艺去除背侧电布线特征636之间的铜晶种层和RDL阻挡材料。背侧电布线特征636可以具有形成在其上的钝化层638。钝化层可以保护连接焊盘免受氧化并且免受迹线金属和潮气污染。在实施例中，钝化层638在可以具有形成在其中的表面终饰物640的连接焊盘的位置处可以具有开口。在实施例中，表面终饰物可以是焊料兼容的表面终饰物。适当的表面终饰物包括但不限于：化学镀磷化钴(CoP)/浸金(Au)；化学镀磷化钴钨(CoWP)/浸金(Au)；化学镀磷化镍(NiP)/浸金(Au)；化学镀NiP/化学镀钯(Pd)/浸金(Au)；化学镀锡(Sn)；化学镀NiP/化学镀Sn；化学镀CoWP/化学镀Sn；化学镀铜(Cu)/化学镀CoP/浸金(Au)；化学镀Cu/化学镀CoWP/浸金(Au)；化学镀Cu/化学镀NiP/浸金(Au)；化学镀Cu/化学镀NiP/化学镀Pd/浸金(Au)；化学镀Cu/化学镀Sn；化学镀Cu/化学镀NiP/化学镀Sn；化学镀Cu/化学镀CoP/浸金(Au)；化学镀Cu/化学镀CoWP/化学镀Sn。应当理解的是，取决于可能采用的芯片到芯片焊料材料和/或芯片到芯片附着方法，其他表面终饰物也可能是合适的。在一些实施例中，在一个或多个连接焊盘的顶部上的表面终饰物的顶部上、或者除了所述表面终饰物或者代替所述表面终饰物，可以形成管芯互连结构(例如，凸起)。管芯互连结构(例如，凸起)可以例如由铅锡(PbSn)、Sn、锡银(SnAg)、铜(Cu)、铟(In)、SnAgCu、SnCu、Au等形成。在方框534之后，可以使用任何适当的可用的晶片解除键合设备和处理将IC管芯从暂时的载体晶片解除附着。在其他的实施例中，RDL 642可以包括由诸如铝的金属材料构成的背侧布线特征636，所述背侧布线特征636是利用常规的减除蚀刻类型工艺程序形成的。
图8是根据本公开内容的一些实施例的集成电路(IC)管芯制造工艺的示意性流程图。图9提供了示出根据示意性实施例的IC管芯制造工艺800中的阶段的选择的操作的剖面图。结果，图8和9将结合彼此来进行介绍。为了助于这一说明，在图9中从操作到操作移动的箭头上参考了图8中所执行的操作。此外，为了实现IC管芯制造更加细节的观察，在每个程序中仅仅示出了管芯的一部分。此外，可能不是所有的附图标记都在图9中的每个操作中示出。
工艺可以在方框802处开始，其中可以提供半导体衬底901。在一些实施例中，可以以IC管芯组件(例如，上面详尽讨论的图3的IC管芯组件300)的形式来提供半导体衬底。然后工艺可以进行到方框804，其中可以在半导体衬底901的背侧上沉积薄膜电阻器层918。薄膜电阻器层918可以包括钽、氮化钽、钛、铬化镍(NiCr)、或任何其他适当的材料。在实施例中，如所示的，可以在布置在半导体衬底901中的一个或多个TSV(例如TSV 906b)之上形成薄膜电阻器层918。在其他实施例中，诸如如图10所示的，半导体衬底901可以不形成在任何TSV之上。以下将参照图10更具体地讨论这种实施例。
在方框806，在薄膜电阻器层918的一个或多个部分上可以由光刻胶材料形成光刻胶层920。可以通过施加光刻胶材料，通过将光刻胶材料暴露于紫外光源或者激光来对光刻胶材料进行构图，并且通过施加合适的溶剂对未被暴露于紫外光源或激光的光刻胶材料进行显影来形成这一层。尽管仅仅示出了光刻胶材料的单个部分，但是应当理解的是在薄膜电阻器层上的将要保存所述薄膜电阻器层的位置处(例如，在期望电阻器的任何位置处)，光刻胶层920可以包括任意数量的光刻胶材料部分。
在方框808，可以去除薄膜电阻器层918的未被光刻胶层920覆盖的部分。这可以通过任何适当的干法或湿法蚀刻工艺来完成。在方框810，可以去除光刻胶层920，并且可以从薄膜电阻器层918的表面清除掉任何剩余的残留物。
在方框812，可以在薄膜电阻器层918之上沉积电绝缘层928。电绝缘层928可以包括任何适当的材料，包括但不限于氮化硅(SiN)或碳化硅(SiC)。在一些实施例中，电绝缘材料可以形成密封阻挡，其可以保护薄膜电阻器层918免受氧化并且免受迹线金属和潮气污染。这种电绝缘层可以被称为钝化层。
在方框814，在电绝缘层928之上可以形成另一光刻胶层930。如图所示，在光刻胶层930中还可以形成多个开口以暴露待去除的电绝缘层928的相应位置。可以以上面参照方框804所介绍的类似的方式来形成光刻胶层930。可以在可能期望薄膜电阻器层918和/或一个或多个TSV之间的电连接的位置处形成光刻胶层930中的开口。
在方框816，在电绝缘层928中可以形成过孔932a-c。可以通过任何适当的工艺，诸如利用图案化光刻胶材料的等离子体蚀刻工艺来形成过孔932a-c。在方框818，可以去除光刻胶层930，并且可以从电绝缘层928的表面清除掉任何剩余的残留物。
在方框820，可以形成重分布层(RDL)942。在实施例中，可以首先通过将RDL阻挡(例如RDL阻挡934)和铜晶种层布置在背侧表面上和过孔932a-c中来形成RDL942。然后可以施加光刻胶材料，并且在光刻胶中在过孔932a-c之上并且在期望背侧电布线特征936的那些位置处形成开口。背侧电布线特征936可以包括用于将电信号从一个位置分配到另一个位置的导线迹线，以及用于创建到另一个管芯的电连接的连接焊盘(以下参照图10-11所介绍的)。背侧电布线特征936可以提供无源部件(例如由薄膜电阻器层918形成的电阻器)的信号断接，或者到布置在半导体衬底901中的TSV之一(例如TSV 906a)的信号断接。接着，可以利用电镀技术在光刻胶开口内部布置诸如铜或金的金属材料，填充过孔932a-c以金属化所述过孔并且同时形成背侧电布线特征936。然后可以去除光刻胶材料，并且可以利用湿法蚀刻工艺或者干法蚀刻工艺去除背侧电布线特征936之间的铜晶种层和RDL阻挡材料。背侧电布线特征936可以具有形成在其上的钝化层938。钝化层可以保护连接焊盘免受氧化并且免受迹线金属和潮气污染。在实施例中，钝化层938在可以具有形成在其中的表面终饰物940的连接焊盘的位置处可以具有开口。在实施例中，表面终饰物可以是焊料兼容的表面终饰物。适当的表面终饰物包括但不限于：化学镀磷化钴(CoP)/浸金(Au)；化学镀磷化钴钨(CoWP)/浸金(Au)；化学镀磷化镍(NiP)/浸金(Au)；化学镀NiP/化学镀钯(Pd)/浸金(Au)；化学镀锡(Sn)；化学镀NiP/化学镀Sn；化学镀CoWP/化学镀Sn；化学镀铜(Cu)/化学镀CoP/浸金(Au)；化学镀Cu/化学镀CoWP/浸金(Au)；化学镀Cu/化学镀NiP/浸金(Au)；化学镀Cu/化学镀NiP/化学镀Pd/浸金(Au)；化学镀Cu/化学镀Sn；化学镀Cu/化学镀NiP/化学镀Sn；化学镀Cu/化学镀CoP/浸金(Au)；化学镀Cu/化学镀CoWP/化学镀Sn。应当理解的是，取决于可能采用的芯片到芯片焊料材料和/或芯片到芯片附着方法，其他表面终饰物也可能是合适的。在一些实施例中，在一个或多个连接焊盘的顶部上的表面终饰物的顶部上、或者除了所述表面终饰物或者代替所述表面终饰物，可以形成管芯互连结构(例如，凸起)。管芯互连结构(例如，凸起)可以例如由铅锡(PbSn)、Sn、锡银(SnAg)、铜(Cu)、铟(In)、SnAgCu、SnCu、Au等形成。在方框820之后，可以使用任何适当的可用的晶片解除键合设备和处理将IC管芯从暂时的载体晶片解除附着。在其他的实施例中，RDL942可以包括由诸如铝的金属材料构成的背侧布线特征936，所述背侧布线特征936是利用常规的减除蚀刻类型工艺程序形成的。
图10示出了根据本公开内容的各个实施例的集成电路管芯的各个剖面图。在第一实施例中，示出了IC管芯1000。IC管芯1000可以包括半导体衬底1008。IC管芯1000可以具有布置在半导体衬底1008的背侧上的电绝缘层1018。电绝缘层1018可以包括任何适当的材料，包括例如氮化硅(SiN)或碳化硅(SiC)。IC管芯1000也可以包括布置在半导体衬底1008的有源侧上的多个有源部件(例如，由层1012所示出的那些部件)。在实施例中，在半导体衬底1008的有源侧上可以布置一层或多层电绝缘材料(例如，层1014)。所述一层或多层电绝缘材料可以如所示的包封多个有源部件。在实施例中，所述一层或多层电绝缘材料可以包括布置在其中的电布线特征。此外，在所述一层或多层电绝缘材料中可以布置多个管芯互连结构(例如，管芯互连结构1016)。在实施例中，电布线特征可以被配置为将管芯互连结构与多个有源部件电耦合。在一些实施例中，IC管芯1000可以具有形成在其上的金属绝缘体金属(MIM)电容器1028。可以如参照图2-4在上面讨论的那样来形成MIM电容器1028。MIM电容器1028可以与分别布置在一个或多个背侧重分布层(RDL)1030中的第一和第二互连结构具有电连接，所述电连接分别形成在1020和1022处在第一金属层和第二金属层的端子上。电连接可以被配置为通过管芯互连结构1024a和1024b而在第二管芯1026和MIM电容器1028之间传输电信号。
IC管芯1002示出了与IC管芯1000类似的配置；但是，MIM电容器1028已经被沟槽电容器1032替换。可以如参照图5-7在上面介绍的那样来形成这种沟槽电容器。IC管芯1004，同样，示出了与IC管芯1000类似的配置；但是，MIM电容器1028已经被薄膜电阻器1034替换。可以如参照图8和9在上面介绍的那样来形成这种薄膜电阻器。
图11示出了根据本公开内容的各个实施例的集成电路管芯的各个剖面图。在第一实施例中，示出了IC管芯1100。IC管芯1100可以包括半导体衬底1108。在一些实施例中，IC管芯1100可以包括布置在半导体衬底1108中的多个贯穿衬底过孔(TSV)(例如TSV 1109a和1109b)。TSV可以被配置为在半导体衬底1108的有源侧(这里示出为半导体衬底1108的底部)和半导体衬底的背侧(这里示出为半导体衬底1108的顶部)之间传输电信号。IC管芯1100可以具有布置在半导体衬底1108的背侧上的电绝缘层1118。电绝缘层1118可以包括任何适当的材料，包括例如氮化硅(SiN)或碳化硅(SiC)。IC管芯1100也可以包括布置在半导体衬底1108的有源侧上的多个有源部件(例如，由层1112所示出的那些部件)。在实施例中，在半导体衬底1108的有源侧上可以布置一层或多层电绝缘材料(例如，层1114)。所述一层或多层电绝缘材料可以如所示的包封多个有源部件。在实施例中，所述一层或多层电绝缘材料可以包括布置在其中的电布线特征。此外，在所述一层或多层电绝缘材料中可以布置多个管芯互连结构(例如，管芯互连结构1116)。在实施例中，电布线特征可以被配置为将管芯互连结构与多个有源部件电耦合。在一些实施例中，IC管芯1100可以具有形成在其上的金属绝缘体金属(MIM)电容器1128。可以如参照图2-4在上面讨论的那样来形成MIM电容器1128。MIM电容器1128可以与布置在一个或多个背侧重分布层(RDL)1130中的互连结构具有形成在1122处在第二金属层的端子上的电连接。MIM电容器1128还可以与TSV 1109b具有形成在1120处在第一金属层的端子上的电连接，以将MIM电容器1128与半导体衬底1108的有源侧电耦合。电连接可以被配置为通过管芯互连结构1124b而在第二管芯1126和MIM电容器1128之间传输电信号。此外，在所示的实施例中，可以通过管芯互连结构1124a，穿过TSV1109而在第二管芯1126和半导体衬底1108的有源侧之间传输电信号。
IC管芯1102示出了与IC管芯1100类似的配置；但是，MIM电容器1128已经被沟槽电容器1132替换。可以如参照图5-7在上面介绍的那样来形成这种沟槽电容器。IC管芯1104，同样，示出了与IC管芯1100类似的配置；但是，MIM电容器1128已经被薄膜电阻器1134替换。可以如参照图8和9在上面介绍的那样来形成这种薄膜电阻器。
利用任何适当的硬件和/或软件来根据需要进行配置，本公开内容的实施例可以被实施为一种系统。图12示意性地示出了包括本文介绍的IC管芯的计算设备，所述IC管芯诸如图1-11所示出的。计算设备1200可以容纳板，诸如母板1202。母板1202可以包括多个部件，包括但不限于处理器1204和至少一个通信芯片1206。处理器1204可以物理和电气地耦合到母板1202。在某些实施方式中，至少一个通信芯片1206也可以物理和电气地耦合到母板1202。在另外的实施方式中，通信芯片1206可以是处理器204的一部分。
取决于其应用，计算设备1200可以包括其它部件，这些部件可以物理和电气耦合到母板1202，也可以不存在这样的耦合。这些其它部件包括但不限于易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存、图形处理器、数字信号处理器、密码协处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、照相机、以及大容量储存设备(例如硬盘驱动、压缩盘(CD)、数字多功能盘(DVD)等等)。
通信芯片1206可以实现无线通信，以便将数据传送到计算设备1200以及从计算设备1200传送数据。术语“无线”及其派生词可用于描述可通过使用经由非固态介质的经调制的电磁辐射来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示所关联的设备不包含任何导线，尽管在某些实施例中它们可能不含有。通信芯片1206可以实施多个无线标准或协议中的任何标准或协议，这些标准或协议包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修改)、长期演进(LTE)计划连同任何修改、更新和/或修订(例如，高级LTE计划、超移动宽带(UMB)计划(也被称为“3GPP2”)等等)。IEEE 802.16兼容的宽带无线接入(BWA)网络通常被称为WiMAX网络，代表的是全球互通微波接入的首字母缩写，其是用于经过了针对IEEE802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1206可以根据全球移动通信系统(GSM)、通用分组无线服务(GPRS)、通用移动通信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)或LTE网络来工作。通信芯片1206可以根据增强数据GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)、或演进的UTRAN(E-UTRAN)来工作。通信芯片1206可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳通信(DECT)、演进数据优化(EV-DO)、及其衍生物，以及被指定为3G、4G、5G及以上的任何其他无线协议来工作。在其他的实施例中，通信芯片1206可以根据其他无线协议来工作。
计算设备1200可以包括多个通信芯片1206。例如，第一通信芯片1206可以专用于较短距离无线通信(例如Wi-Fi和蓝牙)，并且第二通信芯片1206可以专用于较长距离无线通信(例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它)。
计算设备1200的处理器1204可以是并入IC组件中的IC管芯(例如，图1的IC管芯106)，IC组件可以包括封装衬底(例如，图1的封装衬底116)。例如，图1的电路板124可以是母板1202，并且处理器1204可以是IC管芯106。利用本文介绍的封装级互连可以将处理器1204和母板1202耦合在一起。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以便将该电子数据转换成可以储存在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
通信芯片1206可以是并入IC组件中的IC管芯(例如，IC管芯106)，IC组件可以包括封装衬底(例如，图1的封装衬底116)。在另外的实施方式中，容纳在计算设备1200中的另一个部件(例如，存储器设备或者其他集成电路设备)可以是并入IC组件中的IC管芯(例如，IC管芯106)。
在各种实施方式中，计算设备1200可以是膝上计算机、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频录像机。在另外的实施方式中，计算设备1200可以是处理数据的任何其它电子设备。
示例
根据各个实施例，本公开内容介绍了许多示例。示例1可以包括集成电路(IC)管芯，其包括：半导体衬底；布置在所述半导体衬底的第一侧上的多个有源部件；布置在所述半导体衬底的第二侧上的多个无源部件，其中所述第二侧被布置为与所述第一侧相对，并且其中所述多个无源部件是从由电容器或电阻器所构成的组中所选择的。
示例2可以包括示例1的主题，进一步包括：多个贯穿衬底过孔(TSV)，所述贯穿衬底过孔被布置在所述半导体衬底中并且被配置为在所述多个无源部件中的一个或多个无源部件与所述半导体衬底的所述第一侧之间传输电信号。
示例3可以包括示例1的主题，进一步包括：布置在所述半导体衬底的所述第一侧上的一层或多层电绝缘材料，其中所述一层或多层电绝缘材料包封所述多个有源部件；布置在所述一层或多层电绝缘材料中的多个管芯级别的互连；以及布置在所述一层或多层电绝缘材料中的电布线特征，其中所述电布线特征被配置为将所述管芯级别的互连与所述多个有源部件电耦合。
示例4可以包括示例3的主题，其中：所述一层或多层电绝缘材料是一个或多个第一电绝缘材料层，所述电布线特征是第一电布线特征，所述IC管芯进一步包括：布置在所述半导体衬底的所述第二侧上的一个或多个重分布层(RDL)，其中所述一个或多个重分布层包括：布置在所述半导体衬底的所述第二侧上的一个或多个第二电绝缘材料层，其中所述一个或多个第二电绝缘材料层包封所述多个无源部件；布置在所述一个或多个第二电绝缘材料层中的多个输入/输出(I/O)互连结构；以及布置在所述一个或多个第二电绝缘材料层中的第二电布线特征，其中所述第二电布线特征被配置为将所述多个I/O互连结构与所述多个无源部件电耦合。
示例5可以包括示例1的主题，其中，所述多个无源部件包括多个金属绝缘体金属(MIM)电容器，其中所述多个MIM电容器中的每一个包括第一金属层，布置在所述第一金属层上的电容器电介质层，以及布置在所述电容器电介质层上的第二金属层。
示例6可以包括示例1的主题，其中，所述多个无源部件包括多个沟槽电容器，其中所述多个沟槽电容器中的每一个包括：布置在所述半导体衬底中形成的一个或多个沟槽上的第一金属层，布置在所述第一金属层上的电容器电介质层，以及布置在所述电容器电介质层上的第二金属层。
示例7可以包括示例5或6中任一项的主题，其中，所述第一金属层和所述第二金属层分别与布置在一个或多个重分布层(RDL)中的第一互连结构和第二互连结构电耦合，所述一个或多个重分布层被布置在所述半导体衬底的所述第二侧上。
示例8可以包括示例5或6中任一项的主题，其中，所述第一金属层与布置在所述半导体衬底中的TSV电耦合，其中所述TSV将所述半导体衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合。
示例9可以包括示例8的主题，其中，所述第二金属层与所述IC管芯的电布线结构电耦合，其中所述电布线结构是从由以下项构成的组中选择的：布置在所述半导体衬底中的附加TSV，其中所述附加TSV将所述衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合；或者布置在一个或多个重分布层(RDL)中的互连结构，所述一个或多个重分布层布置在所述半导体衬底的所述第二侧上。
示例10可以包括示例1的主题，其中，所述多个无源部件包括多个薄膜电阻器，其中每个薄膜电阻器包括第一端子和第二端子。
示例11可以包括示例10的主题，其中，所述第一端子和所述第二端子分别与布置在一个或多个重分布层(RDL)中的第一互连结构和第二互连结构电耦合，所述一个或多个重分布层布置在所述半导体衬底的所述第二侧上。
示例12可以包括示例10的主题，其中，所述第一端子与布置在所述半导体衬底中的TSV电耦合，其中所述TSV将所述半导体衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合。
示例13可以包括示例12的主题，其中，所述第二端子与所述IC管芯的电布线结构电耦合，其中所述电布线结构是从由以下项构成的组中选择的：布置在所述半导体衬底中的附加TSV，其中所述附加TSV将所述衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合；或者布置在一个或多个重分布层(RDL)中的互连结构，所述一个或多个重分布层布置在所述半导体衬底的所述第二侧上。
示例14可以包括示例1的主题，其中，所述多个有源部件包括晶体管。
示例15可以包括示例1的主题，其中，所述半导体衬底包括硅晶片。
示例16可以包括一种形成集成电路(IC)管芯组件的方法，包括：提供半导体衬底；在所述半导体衬底的第一侧上形成多个有源部件；在所述半导体衬底的第二侧上形成多个无源部件，其中所述半导体衬底的所述第二侧被布置为与所述半导体衬底的所述第一侧相对。
示例17可以包括示例16的主题，其中，所述多个无源部件是从由以下项构成的组中选择的：金属绝缘体金属(MIM)电容器，并且其中形成所述多个无源部件包括：在所述半导体衬底的所述第二侧上沉积第一金属层；在所述第一金属层上沉积电容器电介质层；并且在所述电容器电介质层上沉积第二金属层；以及沟槽电容器，其中形成所述多个无源部件包括：在所述半导体衬底的所述第二侧的表面中形成一个或多个沟槽；在所述一个或多个沟槽上沉积第一金属层；在所述第一金属层上沉积电容器电介质层；并且在所述电容器电介质层上沉积第二金属层。
示例18可以包括示例17的主题，进一步包括：在所述无源部件上形成一个或多个重分布层(RDL)，其中所述一个或多个RDL包括多个互连结构，并且其中所述一个或多个RDL被形成为将所述多个互连结构的第一互连结构和第二互连结构分别与所述第一金属层和所述第二金属层电耦合。
示例19可以包括示例17的主题，其中，所述半导体衬底包括布置在其中的TSV，所述TSV电耦合所述半导体衬底的所述第一侧和所述半导体衬底的所述第二侧，并且其中所述第一金属层被形成为与所述TSV电耦合。
示例20可以包括示例17的主题，其中，所述第二金属层被形成为与所述IC管芯的电布线结构电耦合，其中所述电布线结构是从由以下项构成的组中选择的：形成在所述半导体衬底中的附加TSV，其中所述附加TSV将所述半导体衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合；或者形成在所述半导体衬底的所述第二侧上的一个或多个重分布层(RDL)，所述一个或多个重分布层具有形成在其中的互连结构。
示例21可以包括示例16的主题，进一步包括：在所述多个有源部件上沉积一层或多层电绝缘材料；在所述一层或多层电绝缘材料中形成电布线特征；并且在所述一层或多层电绝缘材料的表面中形成多个管芯级别的互连结构，其中所述多个管芯级别的互连结构经由所述电布线特征与所述多个有源部件电耦合。
示例22可以包括示例21的主题，其中，所述电绝缘材料是第一电绝缘材料，所述电布线特征是第一电布线特征，并且进一步包括：在所述多个无源部件上沉积一层或多层第二电绝缘材料；在所述一层或多层第二电绝缘材料中形成电布线特征；并且在所述一层或多层第二电绝缘材料中形成多个输入/输出(I/O)互连结构，其中所述多个I/O互连结构经由所述电布线特征与所述多个无源部件中的一个或多个电耦合。
示例23可以包括一种集成电路(IC)封装组件，包括：集成电路(IC)管芯，具有：布置在半导体衬底的第一侧上的多个有源部件；布置在所述半导体衬底的第二侧上的多个无源部件，其中所述半导体衬底的所述第二侧被布置为与所述半导体衬底的所述第一侧相对；与所述多个有源部件电耦合的第一多个输入/输出(I/O)互连结构；以及与所述多个无源部件电耦合的第二多个I/O互连结构；以及与所述IC管芯电耦合的封装衬底，其中所述封装衬底被配置为传输所述IC管芯的电信号。
示例24可以包括示例23的主题，其中，所述IC管芯是第一IC管芯并且进一步包括布置在所述半导体衬底的所述第二侧上的第二IC管芯，其中所述第二IC管芯包括与所述第二多个I/O互连结构耦合以在所述第一IC管芯和所述第二IC管芯之间传输电信号的第三多个I/O互连结构。
示例25可以包括示例23的主题，其中，所述无源部件是从由以下项构成的组中选择的：金属绝缘体金属(MIM)电容器；沟槽电容器；以及薄膜电阻器。
各个实施例可以包括上述实施例的任何适当的组合，包括上面以连接形式(和)介绍的实施例的可替换(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括具有存储在其上的指令的一个或多个制品(例如，非瞬态计算机可读介质)，所述指令在执行的时候导致上述实施例中任何一个实施例的动作。而且，一些实施例可以包括具有用于执行上述实施例的各个操作的任何适当的模块的装置或系统。
示意性实施方式的上述说明，包括在说明书摘要中所介绍的，并不旨在是穷举的，或者是将本公开内容的实施例限制到所公开的确切形式。尽管出于示意的目的在本文中介绍了具体的实施方式和示例，但是如相关领域技术人员将意识到的，在本公开内容的范围内各种等同的修改都是可能的。
根据上面具体的说明可以对本公开内容的实施例做出这些修改。在以下权利要求中所使用的术语不应当被解释成将本公开内容的各个实施例限制到说明书和权利要求中公开的具体实施方式。相反，范围将完全由以下权利要求来确定，这将根据权利要求解释的确定原则来解释。

Claims (25)

1.一种集成电路(IC)管芯，包括：
半导体衬底；
布置在所述半导体衬底的第一侧上的多个有源部件；
布置在所述半导体衬底的第二侧上的多个无源部件，其中所述第二侧被布置为与所述第一侧相对，并且其中所述多个无源部件是从由电容器或电阻器所构成的组中选择的。
2.根据权利要求1所述的IC管芯，进一步包括多个贯穿衬底过孔(TSV)，所述多个贯穿衬底过孔被布置在所述半导体衬底中并且被配置为在所述多个无源部件中的一个或多个无源部件与所述半导体衬底的所述第一侧之间传输电信号。
3.根据权利要求1所述的IC管芯，进一步包括：
布置在所述半导体衬底的所述第一侧上的一层或多层电绝缘材料，其中所述一层或多层电绝缘材料包封所述多个有源部件；
布置在所述一层或多层电绝缘材料中的多个管芯级别的互连；以及
布置在所述一层或多层电绝缘材料中的电布线特征，其中所述电布线特征被配置为将所述管芯级别的互连与所述多个有源部件电耦合。
4.根据权利要求3所述的IC管芯，其中，所述一层或多层电绝缘材料是一个或多个第一电绝缘材料层，所述电布线特征是第一电布线特征，所述IC管芯进一步包括：
布置在所述半导体衬底的所述第二侧上的一个或多个重分布层(RDL)，其中所述一个或多个重分布层包括：
布置在所述半导体衬底的所述第二侧上的一个或多个第二电绝缘材料层，其中所述一个或多个第二电绝缘材料层包封所述多个无源部件；
布置在所述一个或多个第二电绝缘材料层中的多个输入/输出(I/O)互连结构；以及
布置在所述一个或多个第二电绝缘材料层中的第二电布线特征，其中所述第二电布线特征被配置为将所述多个I/O互连结构与所述多个无源部件电耦合。
5.根据权利要求1所述的IC管芯，其中，所述多个无源部件包括多个金属-绝缘体-金属(MIM)电容器，其中所述多个MIM电容器中的每一个包括第一金属层、布置在所述第一金属层上的电容器电介质层、以及布置在所述电容器电介质层上的第二金属层。
6.根据权利要求1所述的IC管芯，其中，所述多个无源部件包括多个沟槽电容器，其中所述多个沟槽电容器中的每一个包括：布置在形成于所述半导体衬底中的一个或多个沟槽上的第一金属层，布置在所述第一金属层上的电容器电介质层，以及布置在所述电容器电介质层上的第二金属层。
7.根据权利要求5或6中任一项所述的IC管芯，其中，所述第一金属层和所述第二金属层分别与布置在一个或多个重分布层(RDL)中的第一互连结构和第二互连结构电耦合，所述一个或多个重分布层被布置在所述半导体衬底的所述第二侧上。
8.根据权利要求5或6中任一项所述的IC管芯，其中，所述第一金属层与布置在所述半导体衬底中的TSV电耦合，其中所述TSV将所述半导体衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合。
9.根据权利要求8所述的IC管芯，其中，所述第二金属层与所述IC管芯的电布线结构电耦合，其中所述电布线结构是从由以下项构成的组中选择的：
布置在所述半导体衬底中的附加TSV，其中所述附加TSV将所述衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合；或者
布置在一个或多个重分布层(RDL)中的互连结构，所述一个或多个重分布层布置在所述半导体衬底的所述第二侧上。
10.根据权利要求1所述的IC管芯，其中，所述多个无源部件包括多个薄膜电阻器，其中每个薄膜电阻器包括第一端子和第二端子。
11.根据权利要求10所述的IC管芯，其中，所述第一端子和所述第二端子分别与布置在一个或多个重分布层(RDL)中的第一互连结构和第二互连结构电耦合，所述一个或多个重分布层布置在所述半导体衬底的所述第二侧上。
12.根据权利要求10所述的IC管芯，其中，所述第一端子与布置在所述半导体衬底中的TSV电耦合，其中所述TSV将所述半导体衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合。
13.根据权利要求12所述的IC管芯，其中，所述第二端子与所述IC管芯的电布线结构电耦合，其中所述电布线结构是从由以下项构成的组中选择的：
布置在所述半导体衬底中的附加TSV，其中所述附加TSV将所述衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合；或者
布置在一个或多个重分布层(RDL)中的互连结构，所述一个或多个重分布层布置在所述半导体衬底的所述第二侧上。
14.根据权利要求1所述的IC管芯，其中，所述多个有源部件包括晶体管。
15.根据权利要求1所述的IC管芯，其中，所述半导体衬底包括硅晶片。
16.一种形成集成电路(IC)管芯组件的方法，包括：
提供半导体衬底；
在所述半导体衬底的第一侧上形成多个有源部件；
在所述半导体衬底的第二侧上形成多个无源部件，其中所述半导体衬底的所述第二侧被布置为与所述半导体衬底的所述第一侧相对。
17.根据权利要求16所述的方法，其中，所述多个无源部件是从由以下项构成的组中选择的：
金属绝缘体金属(MIM)电容器，并且其中形成所述多个无源部件包括：在所述半导体衬底的所述第二侧上沉积第一金属层；在所述第一金属层上沉积电容器电介质层；并且在所述电容器电介质层上沉积第二金属层；以及
沟槽电容器，其中形成所述多个无源部件包括：在所述半导体衬底的所述第二侧的表面中形成一个或多个沟槽；在所述一个或多个沟槽上沉积第一金属层；在所述第一金属层上沉积电容器电介质层；并且在所述电容器电介质层上沉积第二金属层。
18.根据权利要求17所述的方法，进一步包括：在所述无源部件上形成一个或多个重分布层(RDL)，其中所述一个或多个RDL包括多个互连结构，并且其中所述一个或多个RDL被形成为将所述多个互连结构的第一互连结构和第二互连结构分别与所述第一金属层和所述第二金属层电耦合。
19.根据权利要求17所述的方法，其中，所述半导体衬底包括布置在其中的TSV，所述TSV电耦合所述半导体衬底的所述第一侧和所述半导体衬底的所述第二侧，并且其中所述第一金属层被形成为与所述TSV电耦合。
20.根据权利要求17所述的方法，其中，所述第二金属层被形成为与所述IC管芯的电布线结构电耦合，其中所述电布线结构是从由以下项构成的组中选择的：
形成在所述半导体衬底中的附加TSV，其中所述附加TSV将所述半导体衬底的所述第一侧与所述半导体衬底的所述第二侧电耦合；或者
形成在所述半导体衬底的所述第二侧上的一个或多个重分布层(RDL)，所述一个或多个重分布层具有形成在其中的互连结构。
21.根据权利要求16所述的方法，进一步包括：
在所述多个有源部件上沉积一层或多层电绝缘材料；
在所述一层或多层电绝缘材料中形成电布线特征；并且
在所述一层或多层电绝缘材料的表面中形成多个管芯级别的互连结构，其中所述多个管芯级别的互连结构经由所述电布线特征与所述多个有源部件电耦合。
22.根据权利要求21所述的方法，其中，所述电绝缘材料是第一电绝缘材料，所述电布线特征是第一电布线特征，并且进一步包括：
在所述多个无源部件上沉积一层或多层第二电绝缘材料；
在所述一层或多层第二电绝缘材料中形成电布线特征；并且
在所述一层或多层第二电绝缘材料中形成多个输入/输出(I/O)互连结构，其中所述多个I/O互连结构经由所述电布线特征与所述多个无源部件中的一个或多个无源部件电耦合。
23.一种集成电路(IC)封装组件，包括：
集成电路(IC)管芯，具有：
布置在半导体衬底的第一侧上的多个有源部件；
布置在所述半导体衬底的第二侧上的多个无源部件，其中所述半导体衬底的所述第二侧被布置为与所述半导体衬底的所述第一侧相对；
与所述多个有源部件电耦合的第一多个输入/输出(I/O)互连结构；以及
与所述多个无源部件电耦合的第二多个I/O互连结构；以及与所述IC管芯电耦合的封装衬底，其中所述封装衬底被配置为传输所述IC管芯的电信号。
24.根据权利要求23所述的IC封装组件，其中，所述IC管芯是第一IC管芯并且进一步包括布置在所述半导体衬底的所述第二侧上的第二IC管芯，其中所述第二IC管芯包括与所述第二多个I/O互连结构耦合以在所述第一IC管芯和所述第二IC管芯之间传输电信号的第三多个I/O互连结构。
25.根据权利要求23所述的IC封装组件，其中，所述无源部件是从由以下项构成的组中选择的：
金属-绝缘体-金属(MIM)电容器；
沟槽电容器；以及
薄膜电阻器。
CN201480081501.5A 2014-09-26 2014-09-26 具有背侧无源部件的集成电路管芯及其相关方法 Pending CN106796929A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/057807 WO2016048367A1 (en) 2014-09-26 2014-09-26 Integrated circuit die having backside passive components and methods associated therewith

Publications (1)

Publication Number Publication Date
CN106796929A true CN106796929A (zh) 2017-05-31

Family

ID=55581683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480081501.5A Pending CN106796929A (zh) 2014-09-26 2014-09-26 具有背侧无源部件的集成电路管芯及其相关方法

Country Status (8)

Country Link
US (2) US10224309B2 (zh)
EP (1) EP3198637B1 (zh)
JP (1) JP2017535054A (zh)
KR (1) KR20170066321A (zh)
CN (1) CN106796929A (zh)
MY (1) MY193320A (zh)
TW (1) TWI673843B (zh)
WO (1) WO2016048367A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384028A (zh) * 2018-12-28 2020-07-07 美光科技公司 具有防开裂结构的半导体装置
CN111696962A (zh) * 2019-03-15 2020-09-22 爱思开海力士有限公司 包括桥接管芯的半导体封装件
CN112074950A (zh) * 2018-11-16 2020-12-11 谷歌有限责任公司 用于高性能专用集成电路(asic)应用的大型深沟槽电容器管芯填充
CN114303213A (zh) * 2019-10-16 2022-04-08 Tdk电子股份有限公司 器件和用于制造器件的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3198637B1 (en) 2014-09-26 2019-06-26 Intel Corporation Integrated circuit die having backside passive components and methods associated therewith
TWI634635B (zh) * 2017-01-18 2018-09-01 南茂科技股份有限公司 半導體封裝結構及其製作方法
US10546915B2 (en) * 2017-12-26 2020-01-28 International Business Machines Corporation Buried MIM capacitor structure with landing pads
WO2019193787A1 (ja) * 2018-04-04 2019-10-10 パナソニックＩｐマネジメント株式会社 電子デバイス
US10879183B2 (en) * 2018-06-22 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10892318B2 (en) 2018-08-31 2021-01-12 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
JP7491923B2 (ja) 2018-12-06 2024-05-28 アナログ ディヴァイスィズ インク シールドされた一体型デバイスパッケージ
EP3891793A4 (en) * 2018-12-06 2022-10-05 Analog Devices, Inc. INTEGRATED DEVICE ENCLOSURES WITH PASSIVE DEVICE ASSEMBLIES
US10784212B2 (en) 2018-12-28 2020-09-22 Micron Technology, Inc. Semiconductor devices having crack-inhibiting structures
US10847602B2 (en) 2019-01-03 2020-11-24 Advanced Semiconductor Engineering, Inc. Vertical capacitor structure having capacitor in cavity and method for manufacturing the same
KR20210032709A (ko) 2019-09-17 2021-03-25 삼성전자주식회사 소동 소자 모듈 및 상기 수동 소자 모듈을 포함하는 반도체 장치 패키지
DE102019127915A1 (de) 2019-10-16 2021-04-22 Tdk Electronics Ag Sensorelement und Verfahren zur Herstellung eines Sensorelements
US11211362B2 (en) 2020-03-20 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D trench capacitor for integrated passive devices
TWI780704B (zh) * 2020-05-27 2022-10-11 台灣積體電路製造股份有限公司 半導體封裝裝置及其製造方法
US11935826B2 (en) 2020-05-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor between two passivation layers with different etching rates
JP7167963B2 (ja) 2020-07-01 2022-11-09 トヨタ自動車株式会社 車線変更計画装置及び車線変更計画用コンピュータプログラム
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
JP2022022123A (ja) * 2020-07-22 2022-02-03 オリンパス株式会社 半導体装置、撮像ユニットおよび内視鏡
US11935760B2 (en) * 2021-08-30 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having thermal dissipation structure therein and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893078A (zh) * 2005-07-06 2007-01-10 精工爱普生株式会社 电子基板、电子基板的制造方法、及电子设备
CN102130063A (zh) * 2010-01-13 2011-07-20 中国科学院微电子研究所 半导体器件及其制作方法
CN103367244A (zh) * 2012-03-27 2013-10-23 新加坡商格罗方德半导体私人有限公司 背侧金属-氧化物-金属/金属-绝缘体-金属器件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4824228B2 (ja) * 2001-09-07 2011-11-30 株式会社リコー 半導体装置
JP4318417B2 (ja) 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP3856304B2 (ja) * 2002-03-25 2006-12-13 株式会社リコー Ｃｓｐにおける抵抗素子およびｃｓｐを備えた半導体装置
KR100480641B1 (ko) * 2002-10-17 2005-03-31 삼성전자주식회사 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP2007096017A (ja) * 2005-09-29 2007-04-12 Seiko Epson Corp トリミング方法、半導体装置、及びトリミング用チップ部品
KR100678640B1 (ko) * 2005-11-12 2007-02-05 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법
KR100854440B1 (ko) * 2006-04-26 2008-08-26 매그나칩 반도체 유한회사 반도체 집적회로
US7605458B1 (en) * 2007-02-01 2009-10-20 Xilinx, Inc. Method and apparatus for integrating capacitors in stacked integrated circuits
DE102007009383A1 (de) 2007-02-20 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiteranordnung und Verfahren zu deren Herstellung
JP4705964B2 (ja) 2008-02-21 2011-06-22 株式会社日立製作所 半導体装置
EP2297774A1 (en) * 2008-05-30 2011-03-23 Nxp B.V. Trench capacitor and method for producing the same
US8487444B2 (en) * 2009-03-06 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional system-in-package architecture
JP2012216601A (ja) * 2011-03-31 2012-11-08 Fujitsu Ltd 電子装置の製造方法及び電子装置
KR101594270B1 (ko) 2011-10-28 2016-02-15 인텔 코포레이션 듀얼 다마신 유형 접근법을 이용하여 제조된 미세 피치 백사이드 금속 재배선 라인들과 결합된 스루-실리콘 비아들을 포함하는 ３ｄ 상호연결 구조체
US9960106B2 (en) 2012-05-18 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US8791723B2 (en) * 2012-08-17 2014-07-29 Alpha And Omega Semiconductor Incorporated Three-dimensional high voltage gate driver integrated circuit
GB2509296B (en) * 2012-09-25 2016-10-26 Cambridge Silicon Radio Ltd Composite reconstituted wafer structures
US8610281B1 (en) 2012-10-02 2013-12-17 Global Foundries Inc. Double-sided semiconductor structure using through-silicon vias
US9287347B2 (en) 2013-02-12 2016-03-15 Qualcomm Incorporated Metal-insulator-metal capacitor under redistribution layer
JP2014165358A (ja) * 2013-02-26 2014-09-08 Panasonic Corp 半導体装置及びその製造方法
EP3198637B1 (en) 2014-09-26 2019-06-26 Intel Corporation Integrated circuit die having backside passive components and methods associated therewith

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893078A (zh) * 2005-07-06 2007-01-10 精工爱普生株式会社 电子基板、电子基板的制造方法、及电子设备
CN102130063A (zh) * 2010-01-13 2011-07-20 中国科学院微电子研究所 半导体器件及其制作方法
CN103367244A (zh) * 2012-03-27 2013-10-23 新加坡商格罗方德半导体私人有限公司 背侧金属-氧化物-金属/金属-绝缘体-金属器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
中国电子学会生产技术学分会从属编委会: "《微电子封装技术》", 30 April 2003 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112074950A (zh) * 2018-11-16 2020-12-11 谷歌有限责任公司 用于高性能专用集成电路(asic)应用的大型深沟槽电容器管芯填充
CN112074950B (zh) * 2018-11-16 2024-04-09 谷歌有限责任公司 用于高性能专用集成电路(asic)应用的大型深沟槽电容器管芯填充
CN111384028A (zh) * 2018-12-28 2020-07-07 美光科技公司 具有防开裂结构的半导体装置
CN111384028B (zh) * 2018-12-28 2023-09-12 美光科技公司 具有防开裂结构的半导体装置
CN111696962A (zh) * 2019-03-15 2020-09-22 爱思开海力士有限公司 包括桥接管芯的半导体封装件
CN111696962B (zh) * 2019-03-15 2024-01-23 爱思开海力士有限公司 包括桥接管芯的半导体封装件
CN114303213A (zh) * 2019-10-16 2022-04-08 Tdk电子股份有限公司 器件和用于制造器件的方法

Also Published As

Publication number Publication date
US20190198481A1 (en) 2019-06-27
JP2017535054A (ja) 2017-11-24
KR20170066321A (ko) 2017-06-14
TW201624650A (zh) 2016-07-01
US10224309B2 (en) 2019-03-05
US10790263B2 (en) 2020-09-29
EP3198637B1 (en) 2019-06-26
EP3198637A4 (en) 2018-05-02
WO2016048367A1 (en) 2016-03-31
TWI673843B (zh) 2019-10-01
US20170250159A1 (en) 2017-08-31
MY193320A (en) 2022-10-04
EP3198637A1 (en) 2017-08-02

Similar Documents

Publication Publication Date Title
CN106796929A (zh) 具有背侧无源部件的集成电路管芯及其相关方法
US11443970B2 (en) Methods of forming a package substrate
US10879153B2 (en) Chip package structure
KR101907733B1 (ko) 적층 상호접속 구조들을 구비한 브리지 상호접속부
CN103890939B (zh) 包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3d互连结构
CN104103596B (zh) 包括玻璃焊接掩模层的集成电路封装组件
CN103890940B (zh) 包括结合使用双镶嵌型方案制造的微细间距背侧金属再分布线的穿硅过孔的3d互连结构
CN110060935A (zh) 半导体器件及其制造方法
CN107408552A (zh) 薄型低翘曲扇出封装件中的双面安装存储器集成
CN107408547A (zh) 扇出型系统级封装件及其形成方法
CN104600064A (zh) 封装件上芯片结构和方法
US20240088121A1 (en) Patch accommodating embedded dies having different thicknesses
KR101512902B1 (ko) 본딩 구조물 및 이의 형성 방법
KR20210053233A (ko) 반도체 패키지 및 제조 방법
CN108122788A (zh) 半导体封装结构的制造方法
CN105981166B (zh) 包括具有穿过封装层的侧势垒层的通孔的集成器件
JP6192859B2 (ja) カプセル封止層の中にビアとしてワイヤを備える集積デバイス
US20230062138A1 (en) Semiconductor package structure and method for forming the same
DE102014119308B4 (de) Zweischritt-Formmasse-Schleifen für Kapselungsanwendungen

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531