CN106783634A - 一种扇出封装器件及其封装方法 - Google Patents

一种扇出封装器件及其封装方法 Download PDF

Info

Publication number
CN106783634A
CN106783634A CN201611215689.5A CN201611215689A CN106783634A CN 106783634 A CN106783634 A CN 106783634A CN 201611215689 A CN201611215689 A CN 201611215689A CN 106783634 A CN106783634 A CN 106783634A
Authority
CN
China
Prior art keywords
layer
chip
flip
encapsulated
routing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611215689.5A
Other languages
English (en)
Other versions
CN106783634B (zh
Inventor
沈海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201611215689.5A priority Critical patent/CN106783634B/zh
Publication of CN106783634A publication Critical patent/CN106783634A/zh
Application granted granted Critical
Publication of CN106783634B publication Critical patent/CN106783634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种扇出封装器件及其封装方法，该封装方法包括步骤：在基板上形成第一结构层，第一结构层包括走线层、第一倒装芯片以及第一封装层；第二结构层包括再布线层、第二倒装芯片以及第二封装层，再布线层设于第一封装层上，第二倒装芯片设于再布线层相背于第一封装层的一侧，并与再布线层连接，第二封装层盖设于第二倒装芯片以及再布线层；走线层与再布线层之间通过第一导电元件连接。相对于现有技术，本发明提供的扇出封装器件及其封装方法，通过在扇出面板的多层中埋入芯片，可以增加埋入芯片的数量；另外其布线工艺简单，可将不同层之间的芯片连通在一起，且不需要最后的去除阻挡以及塑封等过程，提高了扇出器件的封装效率。

Description

一种扇出封装器件及其封装方法
技术领域
本发明涉及半导体的技术领域，具体是涉及一种扇出封装器件及其封装方法。
背景技术
在半导体领域中，扇出的封装是一个非常重要的工艺过程，在扇出(fan-out)封装过程中，为了PCB板可以有附加的功能，同时还可以提供连接的便利，而且在工作期间还能够保护到这些器件，因此需要提供一种在电路板中嵌设器件的封装结构，这些封装的器件和其它的器件一起被置于印制电路板(PCB)上。带有上述器件的PCB用在诸如计算机或蜂窝电话的产品中。由于希望减小诸如计算机和蜂窝电话的产品的尺寸，因此需要在不牺牲功能的情况下减小PCB和封装的器件的尺寸。
系统级封装指在一个封装模块当中具有多个芯片或是功能类元件。然而现有技术中扇出面板中芯片的埋入数量较少，且只能埋入一层芯片，另外，其纵向布线层工艺复杂，完成布线后还需要进行去除阻挡以及塑封等过程，总体工艺流程复杂。
发明内容
本发明实施例提供一种扇出封装器件及其封装方法，以解决现有技术中扇出面板封装芯片数量较少以及布线工艺复杂的技术问题。
为解决上述问题，本发明实施例一方面提供了一种扇出结构的封装方法，所述封装方法包括步骤：
在基板上形成第一结构层，所述第一结构层包括走线层、第一倒装芯片以及第一封装层，所述走线层设于所述基板上，所述第一倒装芯片与所述走线层连接，所述第一封装层盖设于所述第一倒装芯片以及所述走线层；
在所述第一结构层上形成第二结构层，所述第二结构层包括再布线层、第二倒装芯片以及第二封装层，所述再布线层设于所述第一封装层上，所述第二倒装芯片设于所述再布线层相背于所述第一封装层的一侧，并与所述再布线层连接，所述第二封装层盖设于所述第二倒装芯片以及所述再布线层；
其中，所述走线层与所述再布线层之间通过第一导电元件连接。
根据本发明一优选实施例，所述第二结构层还包括第二导电元件，所述第二导电元件嵌设于所述第二封装层，所述第二导电元件的一端与所述再布线层连接，另一端暴露于所述第二封装层之外。
根据本发明一优选实施例，所述在基板上形成第一结构层的步骤包括：
在基板上形成走线层；
在所述走线层上连接所述第一倒装芯片；
在所述走线层以及所述第一倒装芯片上形成所述第一封装层，所述第一封装层采用光刻胶材料。
根据本发明一优选实施例，所述在基板上形成走线层的步骤包括：
在所述基板上形成导电膜；
在所述导电膜上绘制出走线图案；
电镀加厚所述走线图案，以形成所述走线层。
根据本发明一优选实施例，所述在基板上形成第一结构层和所述在第一结构层上形成第二结构层的步骤之间形成所述第一导电元件，形成所述第一导电元件的步骤包括：
在所述第一封装层上形成缺口，其中，所述缺口的底端连通所述走线层；
在所述缺口内电镀形成所述第一导电元件。
根据本发明一优选实施例，所述在缺口内电镀形成所述第一导电元件的步骤包括：
通过化学沉积的方式在所述缺口内形成导电薄膜；
利用电镀法加厚所述导电薄膜以形成所述第一导电元件。
根据本发明一优选实施例，所述在第一结构层上形成第二结构层的步骤包括：
在所述第一封装层上形成再布线层，其中，所述再布线层与所述第一导电元件连接；
在所述再布线层上连接所述第二倒装芯片；
在所述再布线层以及所述第二倒装芯片上形成所述第二封装层，所述第二封装层为环氧树脂材料。
根据本发明一优选实施例，所述在第一封装层上形成再布线层的步骤包括：
在所述第一封装层上形成初始导电层；
在所述初始导电层上盖设阻挡层；
电镀加厚所述初始导电层中没有被所述阻挡层覆盖的部分，其中，所述初始导电层中没有被所述阻挡层覆盖的部分即为再布线层的图案；
去除所述阻挡层；
对所述初始导电层中没有被电镀加厚的部分进行蚀刻，以形成最终的再布线层图案。
为解决上述技术问题，本发明实施例还提供一种扇出封装器件，所述封装器件包括：
基板；
第一结构层，所述第一结构层包括走线层、第一倒装芯片以及第一封装层，所述走线层设于所述基板上，所述第一倒装芯片与所述走线层连接，所述第一封装层盖设于所述第一倒装芯片以及所述走线层；
第二结构层，所述第二结构层包括再布线层、第二倒装芯片以及第二封装层，所述再布线层设于所述第一封装层上，所述第二倒装芯片设于所述再布线层相背于所述第一封装层的一侧，并与所述再布线层连接，所述第二封装层盖设于所述第二倒装芯片以及所述再布线层；
其中，所述走线层与所述再布线层之间通过第一导电元件连接。
根据本发明一优选实施例，所述第二结构层还包括第二导电元件，所述第二导电元件嵌设于所述第二封装层，所述第二导电元件的一端与所述再布线层连接，另一端暴露于所述第二封装层之外。
相对于现有技术，本发明提供的扇出封装器件及其封装方法，通过在扇出面板的多层中埋入芯片，可以增加埋入芯片的数量；另外其布线工艺简单，可将不同层之间的芯片连通在一起，且不需要最后的去除阻挡以及塑封等过程，提高了扇出器件的封装效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明扇出结构封装方法一优选实施例的流程示意图；
图2是在基板上形成第一结构层后的结构示意图；
图3是在基板上形成第一结构层的流程示意图；
图4是基板上形成走线层后的结构示意图；
图5是形成第一倒装芯片后的结构示意图；
图6是在第一结构层上形成第二结构层后的结构示意图；
图7是形成第一导电元件的流程示意图；
图8是在第一封装层上形成缺口的结构剖视图；
图9是在第一结构层上形成第二结构层的流程示意图；
图10是形成再布线层的流程示意图；
图11是在再布线层上形成第二倒装芯片后的结构示意图；以及
图12是扇出封装器件一优选实施例的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1是本发明扇出结构封装方法一优选实施例的流程示意图，该封装方法包括但不限以下步骤。
步骤S110，在基板上形成第一结构层。
请参阅图2，图2是在基板上形成第一结构层后的结构示意图。其中，该第一结构层200包括走线层210、第一倒装芯片220以及第一封装层230，走线层210设于基板100上，第一倒装芯片220与走线层210连接，第一封装层230盖设于第一倒装芯片220以及走线层210。
具体地，步骤S110包括如下步骤。请参阅图3，图3是在基板上形成第一结构层的流程示意图。
步骤S111，在基板上形成走线层。
请参阅图4，图4是基板上形成走线层后的结构示意图。在该步骤中，具体可以为首先在基板100上形成导电膜，导电膜可以通过压合铜箔或者化学沉积的方式形成；然后在导电膜上绘制出走线图案，绘制的具体方式可以为蚀刻、打孔等；最后电镀加厚走线图案，以形成走线层210。
步骤S112，在走线层上连接第一倒装芯片。
其中，该第一倒装芯片220上设有铜柱，请参阅图5，图5是形成第一倒装芯片后的结构示意图。
步骤S113，在走线层以及第一倒装芯片上形成第一封装层，其中，第一封装层优选采用光刻胶材料。
步骤S120，在第一结构层上形成第二结构层。
请参阅图6，图6是在第一结构层上形成第二结构层后的结构示意图，其中，该第二结构层300包括再布线层310、第二倒装芯片320以及第二封装层330，再布线层310设于第一封装层230上，第二倒装芯片320设于再布线层310相背于第一封装层230的一侧，并与再布线层310连接，第二封装层330盖设于第二倒装芯片320以及再布线层310；走线层210与再布线层310之间通过第一导电元件203连接。
在该步骤之前，还包括形成第一导电元件203的步骤，形成第一导电元件203的步骤具体包括如下。请一并参阅图7和图8，图7是形成第一导电元件的流程示意图，图8是在第一封装层上形成缺口的结构剖视图。
步骤101，在第一封装层230上形成缺口231，其中，缺口231的底端连通走线层210。
步骤102，通过化学沉积的方式在缺口231内形成导电薄膜。
其中，该第一导电元件203优选采用的材质为铜，使用化学沉铜的方法将缺口231内壁铜化，形成铜薄膜。
步骤103，利用电镀法加厚导电薄膜以形成第一导电元件203。
以上步骤S101-S103为形成第一导电元件203的工艺过程。
步骤S120具体包括如下步骤。请参阅图9，图9是在第一结构层上形成第二结构层的流程示意图。
步骤S121，在第一封装层230上形成再布线层310，其中，再布线层310与第一导电元件203连接。而在第一封装层上形成再布线层的具体步骤如下，请参阅图10，图10是形成再布线层的流程示意图。
步骤S1211，在第一封装层230上形成初始导电层。
其中，该初始导电层为较薄的一层导电层结构，其中，该较薄的一层导电层结构的材质优选为铜，可以利用化学沉积或者溅射等方式形成在第一封装层230的上表面。
步骤S1212，在初始导电层上盖设阻挡层。
步骤S1213，电镀加厚初始导电层中没有被阻挡层覆盖的部分。
优选地，在步骤S1212中，阻挡层的镂空区图案与再布线层的图案相同，因此，在电镀加厚初始导电层的过程中，初始导电层中没有被阻挡层覆盖的部分被加厚成为再布线层的图案。
采用电镀加厚初始导电层的目的是，可以直接形成再布线层的图案，以及在后续的蚀刻过程中只需蚀刻掉较薄部分的导电层即可。当然，在其他实施例中，也可以直接在第一封装层230上形成具有一定厚度的导电层，然后通过蚀刻的方式形成再布线层图案。以上两种方式各有利弊，本领域技术人员可以根据实际的设备以及产品工艺过程需要自行选择，此处不做具体限定。
步骤S1214，去除阻挡层。
步骤S1215，对初始导电层中没有被电镀加厚的部分进行蚀刻，以形成最终的再布线层图案。
以上步骤S1211-S1215为在第一封装层230上形成再布线层310的工艺过程。
步骤S122，在再布线层上连接第二倒装芯片。
其中，该第二倒装芯片320上设有铜柱321，请参阅图11，图11是在再布线层上形成第二倒装芯片后的结构示意图。
步骤S123，在再布线层310以及第二倒装芯片320上形成第二封装层330，其中，第二封装层330优选为环氧树脂材料。
进一步优选地，在该步骤之后还可以包括步骤：在第二封装层330内嵌设形成第二导电元件301，该第二导电元件301的一端与再布线层310连接，另一端暴露于第二封装层330之外，用于与位于第二封装层330外侧的被动原器件400连接；另外，还可以在基板100的底部形成布线层或者植球(500)，作为与外部器件的连接端。
关于第二导电元件301具体的形成过程，请参阅上述形成第一导电元件203的工艺流程，此处不再赘述。请参阅图12，图12是扇出封装器件一优选实施例的结构示意图。
另外，本发明实施例还提供一种扇出封装器件，该封装器件包括基板、第一结构层以及第二结构层。具体地，第一结构层包括走线层、第一倒装芯片以及第一封装层，走线层设于基板上，第一倒装芯片与走线层连接，第一封装层盖设于第一倒装芯片以及走线层。
第二结构层包括再布线层、第二倒装芯片以及第二封装层。再布线层设于第一封装层上，第二倒装芯片设于再布线层相背于第一封装层的一侧，并与再布线层连接，第二封装层盖设于第二倒装芯片以及再布线层；其中，走线层与再布线层之间通过第一导电元件连接。
进一步地，第二结构层还包括第二导电元件。第二导电元件嵌设于第二封装层，第二导电元件的一端与再布线层连接，另一端暴露于第二封装层之外。
关于封装器件的形成方法以及其他部分结构特征，请参阅上述实施例的详细描述，此处亦不再重复叙述。
相对于现有技术，本发明提供的扇出封装器件及其封装方法，通过在扇出面板的多层中埋入芯片，可以增加埋入芯片的数量；另外其布线工艺简单，可将不同层之间的芯片连通在一起，且不需要最后的去除阻挡以及塑封等过程，提高了扇出器件的封装效率。
以上所述仅为本发明的部分实施例，并非因此限制本发明的保护范围，凡是利用本发明说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种扇出结构的封装方法，其特征在于，所述封装方法包括步骤：
在基板上形成第一结构层，所述第一结构层包括走线层、第一倒装芯片以及第一封装层，所述走线层设于所述基板上，所述第一倒装芯片与所述走线层连接，所述第一封装层盖设于所述第一倒装芯片以及所述走线层；
在所述第一结构层上形成第二结构层，所述第二结构层包括再布线层、第二倒装芯片以及第二封装层，所述再布线层设于所述第一封装层上，所述第二倒装芯片设于所述再布线层相背于所述第一封装层的一侧，并与所述再布线层连接，所述第二封装层盖设于所述第二倒装芯片以及所述再布线层；
其中，所述走线层与所述再布线层之间通过第一导电元件连接。
2.根据权利要求1所述的封装方法，其特征在于，所述第二结构层还包括第二导电元件，所述第二导电元件嵌设于所述第二封装层，所述第二导电元件的一端与所述再布线层连接，另一端暴露于所述第二封装层之外。
3.根据权利要求1所述的封装方法，其特征在于，所述在基板上形成第一结构层的步骤包括：
在基板上形成走线层；
在所述走线层上连接所述第一倒装芯片；
在所述走线层以及所述第一倒装芯片上形成所述第一封装层，所述第一封装层采用光刻胶材料。
4.根据权利要求3所述的封装方法，其特征在于，所述在基板上形成走线层的步骤包括：
在所述基板上形成导电膜；
在所述导电膜上绘制出走线图案；
电镀加厚所述走线图案，以形成所述走线层。
5.根据权利要求1所述的封装方法，其特征在于，所述在基板上形成第一结构层和所述在第一结构层上形成第二结构层的步骤之间形成所述第一导电元件，形成所述第一导电元件的步骤包括：
在所述第一封装层上形成缺口，其中，所述缺口的底端连通所述走线层；
在所述缺口内电镀形成所述第一导电元件。
6.根据权利要求5所述的封装方法，其特征在于，所述在缺口内电镀形成所述第一导电元件的步骤包括：
通过化学沉积的方式在所述缺口内形成导电薄膜；
利用电镀法加厚所述导电薄膜以形成所述第一导电元件。
7.根据权利要求1所述的封装方法，其特征在于，所述在第一结构层上形成第二结构层的步骤包括：
在所述第一封装层上形成再布线层，其中，所述再布线层与所述第一导电元件连接；
在所述再布线层上连接所述第二倒装芯片；
在所述再布线层以及所述第二倒装芯片上形成所述第二封装层，所述第二封装层为环氧树脂材料。
8.根据权利要求7所述的封装方法，其特征在于，所述在第一封装层上形成再布线层的步骤包括：
在所述第一封装层上形成初始导电层；
在所述初始导电层上盖设阻挡层；
电镀加厚所述初始导电层中没有被所述阻挡层覆盖的部分，其中，所述初始导电层中没有被所述阻挡层覆盖的部分即为再布线层的图案；
去除所述阻挡层；
对所述初始导电层中没有被电镀加厚的部分进行蚀刻，以形成最终的再布线层图案。
9.一种扇出封装器件，其特征在于，所述封装器件包括：
基板；
第一结构层，所述第一结构层包括走线层、第一倒装芯片以及第一封装层，所述走线层设于所述基板上，所述第一倒装芯片与所述走线层连接，所述第一封装层盖设于所述第一倒装芯片以及所述走线层；
第二结构层，所述第二结构层包括再布线层、第二倒装芯片以及第二封装层，所述再布线层设于所述第一封装层上，所述第二倒装芯片设于所述再布线层相背于所述第一封装层的一侧，并与所述再布线层连接，所述第二封装层盖设于所述第二倒装芯片以及所述再布线层；
其中，所述走线层与所述再布线层之间通过第一导电元件连接。
10.根据权利要求9所述的封装器件，其特征在于，所述第二结构层还包括第二导电元件，所述第二导电元件嵌设于所述第二封装层，所述第二导电元件的一端与所述再布线层连接，另一端暴露于所述第二封装层之外。
CN201611215689.5A 2016-12-26 2016-12-26 一种扇出封装器件及其封装方法 Active CN106783634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611215689.5A CN106783634B (zh) 2016-12-26 2016-12-26 一种扇出封装器件及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611215689.5A CN106783634B (zh) 2016-12-26 2016-12-26 一种扇出封装器件及其封装方法

Publications (2)

Publication Number Publication Date
CN106783634A true CN106783634A (zh) 2017-05-31
CN106783634B CN106783634B (zh) 2019-09-20

Family

ID=58926711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611215689.5A Active CN106783634B (zh) 2016-12-26 2016-12-26 一种扇出封装器件及其封装方法

Country Status (1)

Country Link
CN (1) CN106783634B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107733397A (zh) * 2017-11-08 2018-02-23 中国电子科技集团公司第二十六研究所 一种应用于薄膜体声波器件的多层键合系统集成封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1249537A (zh) * 1998-09-25 2000-04-05 日本电气株式会社 多层布线结构及其生产方法
JP2003163324A (ja) * 2001-11-27 2003-06-06 Nec Corp ユニット半導体装置及びその製造方法並びに３次元積層型半導体装置
CN103325700A (zh) * 2013-05-09 2013-09-25 华中科技大学 一种通过自底向上填充实现通孔互联的方法及其产品
CN103400830A (zh) * 2013-08-02 2013-11-20 华进半导体封装先导技术研发中心有限公司 多层芯片堆叠结构及其实现方法
CN103762187A (zh) * 2014-01-16 2014-04-30 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
CN104869747A (zh) * 2014-02-24 2015-08-26 揖斐电株式会社 印刷布线板和印刷布线板的制造方法
CN105261601A (zh) * 2015-09-09 2016-01-20 苏州日月新半导体有限公司 一种双层封装结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1249537A (zh) * 1998-09-25 2000-04-05 日本电气株式会社 多层布线结构及其生产方法
JP2003163324A (ja) * 2001-11-27 2003-06-06 Nec Corp ユニット半導体装置及びその製造方法並びに３次元積層型半導体装置
CN103325700A (zh) * 2013-05-09 2013-09-25 华中科技大学 一种通过自底向上填充实现通孔互联的方法及其产品
CN103400830A (zh) * 2013-08-02 2013-11-20 华进半导体封装先导技术研发中心有限公司 多层芯片堆叠结构及其实现方法
CN103762187A (zh) * 2014-01-16 2014-04-30 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
CN104869747A (zh) * 2014-02-24 2015-08-26 揖斐电株式会社 印刷布线板和印刷布线板的制造方法
CN105261601A (zh) * 2015-09-09 2016-01-20 苏州日月新半导体有限公司 一种双层封装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107733397A (zh) * 2017-11-08 2018-02-23 中国电子科技集团公司第二十六研究所 一种应用于薄膜体声波器件的多层键合系统集成封装结构

Also Published As

Publication number Publication date
CN106783634B (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
CN103325727B (zh) 形成扇出封装体叠层器件的半导体方法和器件
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
JP6476231B2 (ja) 半導体パッケージおよびその製造方法
CN105374693B (zh) 半导体封装件及其形成方法
CN105431292B (zh) 可弯曲并且可拉伸的电子器件和方法
TWI410190B (zh) 嵌入式元件基板及其製造方法
CN105514087A (zh) 双面扇出型晶圆级封装方法及封装结构
CN103579204A (zh) 包括电容器的封装结构及其形成方法
CN106409699A (zh) 形成小z半导体封装的方法和半导体器件
CN106816421B (zh) 集成有功率传输芯片的封装结构的封装方法
WO2022012422A1 (zh) 封装基板制作方法
CN106206499B (zh) 半导体器件和方法
TWI385736B (zh) 形成層疊封裝互連之裝置及方法
US20190006196A1 (en) Method for packaging chip and chip package structure
CN103985695B (zh) 一种扇出型封装结构及其制作工艺
CN108074907A (zh) 包含嵌入式组件的半导体衬底和制造所述半导体衬底的方法
CN106252346A (zh) 指纹传感器模组及其制作方法
CN104519679A (zh) 制作具有腔的印刷电路板(pcb)衬底的方法
CN102347301A (zh) 芯片封装件积层的系统和方法
CN107564822A (zh) 一种集成芯片的封装方法及系统级封装的集成芯片
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
CN112352305B (zh) 芯片封装结构及芯片封装方法
CN106783634A (zh) 一种扇出封装器件及其封装方法
CN106252345A (zh) 指纹传感器模组及其制作方法
CN103824829A (zh) 非焊接掩膜限定的铜焊盘和嵌入式铜焊盘

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant