CN104519679A - 制作具有腔的印刷电路板(pcb)衬底的方法 - Google Patents

制作具有腔的印刷电路板(pcb)衬底的方法 Download PDF

Info

Publication number
CN104519679A
CN104519679A CN201410497977.9A CN201410497977A CN104519679A CN 104519679 A CN104519679 A CN 104519679A CN 201410497977 A CN201410497977 A CN 201410497977A CN 104519679 A CN104519679 A CN 104519679A
Authority
CN
China
Prior art keywords
metal
chamber
dielectric layer
laser
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410497977.9A
Other languages
English (en)
Other versions
CN104519679B (zh
Inventor
杰克·阿约芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Fiber IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Fiber IP Singapore Pte Ltd filed Critical Avago Technologies Fiber IP Singapore Pte Ltd
Publication of CN104519679A publication Critical patent/CN104519679A/zh
Application granted granted Critical
Publication of CN104519679B publication Critical patent/CN104519679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C23F4/04—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00 by physical dissolution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本申请案涉及一种制作具有腔的印刷电路板PCB衬底的方法。提供一种用于制作具有分别由一或多个电介质层分离的多个金属层的衬底的方法。所述方法包含：在至少一个电介质层中穿过所述衬底的顶部电介质层的所暴露部分形成腔；将金属涂覆到所述腔的侧表面及底部表面；穿过涂覆到所述腔的所述底部表面的所述金属的一部分形成图案；及对涂覆到所述腔的所述底部表面的所述金属进行微刻蚀。所述微刻蚀使所述图案延伸穿过涂覆到所述腔的所述底部表面的所述金属的其余部分。

Description

制作具有腔的印刷电路板(PCB)衬底的方法
技术领域
本发明涉及印刷电路板(PCB)衬底，明确地说涉及制作具有腔的印刷电路板(PCB)衬底。
背景技术
较薄且较具能力的消费型电子产品功能上通常需要较高密度封装。随着装置占用面积及厚度减小，需要先进封装方法来解决将相同(或增加的)电路及/或功能性装配到较小体积中的高密度挑战。
一种用于减小装置大小及增加能力的技术涉及在衬底中添加较多金属层(布线层)。然而，额外金属层导致分离金属层、组件及/或包覆模制件的较薄电介质层。因此，尤其在消费型电子产品的衬底厚度可不再受挑战时，需要经改进组件集成及组装。
发明内容
本发明的一个实施例涉及一种制作具有由一或多个电介质层分离的多个金属层的衬底的方法。所述方法包括：在至少一个电介质层中穿过所述衬底的顶部电介质层的所暴露部分形成腔；将金属涂覆到所述腔的侧表面及底部表面；穿过涂覆到所述腔的所述底部表面的所述金属的一部分形成图案；及对涂覆到所述腔的所述底部表面的所述金属进行微刻蚀，所述微刻蚀使所述图案延伸穿过涂覆到所述腔的所述底部表面的所述金属的其余部分。
本发明的另一实施例涉及一种制作衬底的方法。所述方法包括：形成由一或多个电介质层分离的多个金属层，所述多个金属层中的顶部金属层界定暴露所述多个电介质层中的顶部电介质层的一部分的第一开口；在所述顶部金属层上方涂覆光致抗蚀剂图案，所述光致抗蚀剂图案在所述顶部金属层中的所述第一开口上方界定第二开口；穿过所述第一开口及所述第二开口使用第一激光来烧蚀所述顶部电介质层以穿过至少所述顶部电介质层形成腔；将金属镀敷到所述腔的侧表面及底部表面；使用第二激光来烧蚀所述腔的所述底部表面上的所述所镀敷金属以穿过所述腔的所述底部表面上的所述所镀敷金属的一部分形成图案；及对所述腔的所述底部表面上的所述所镀敷金属进行微刻蚀以使所述图案延伸穿过涂覆到所述腔的所述底部表面的所述所镀敷金属的其余部分。
附图说明
下文参考附图论述至少一个实施例的各种方面，所述附图不打算按比例绘制。各图经包含以提供对各种方面及实施例的图解及进一步理解，且并入本说明书中并构成本说明书的一部分，但不打算为对本发明的限制的界定。其中图、详细说明或任何权利要求中的技术特征后紧接有参考符号，所述参考符号仅出于增加图、详细说明及/或权利要求书的可理解性目的而包含。因此，参考符号或其缺失均不打算对任何权利要求元件的范围具有任何限制效应。在各图中，图解说明于各种图中的每一相同或几乎相同的组件均由相同编号表示。出于清晰目的，并非所有组件均可标示于每一图中。在所述图中：
图1是根据代表性实施例的界定腔的印刷电路板(PCB)衬底的横截面图；
图2是根据代表性实施例的展示制作界定腔的PCB衬底的方法的流程图；
图3A到3K是根据代表性实施例的界定腔的PCB对应于制作步骤的横截面图；且
图4A到4C是根据代表性实施例的包含PCB衬底的单个裸片封装的不同配置的横截面图。
具体实施方式
在以下详细说明中，出于解释及非限制的目的，陈述了特定细节以便提供对根据本发明教示的说明性实施例的透彻理解。然而，受益于本发明的所属领域的技术人员将明了，根据本发明教示的背离本文中所揭示的特定细节的其它实施例保持在所附权利要求书的范围内。此外，可省略对众所周知的设备及方法的说明以便不使对说明性实施例的说明模糊。此些方法及设备显然在本发明教示的范围内。
举例来说，代表性实施例通常针对于在印刷电路板(PCB)中制作腔的方法，所述腔暴露用于封装(例如半导体的倒装芯片或裸片附着组合件)的PCB电路。所述腔具有金属镀敷的(例如，铜镀敷的)侧表面及底部表面，此可提供与邻近电路的电磁干扰(EMI)屏蔽及较稳健电设计解决方案。另外，腔的构造实现到底部界面的减小的热阻。此外，组件(例如，裸片)在腔内的放置减小包覆模制件厚度及因此总体封装厚度。经减小包覆模制件厚度还减小包覆模制件诱发的应力，所述应力否则可减小裸片互连可靠性及/或导致封装翘曲，举例来说尤其是在薄PCB衬底的情况下。
应了解，本文中所论述的方法及设备的实施例在应用中不限于以下说明中所陈述或附图中所图解说明的组件的构造及布置的细节。所述方法及设备能够在其它实施例中实施且能够以各种方式实践或实施。特定实施方案的实例在本文中仅出于说明性目的而提供且不打算具限制性。明确地说，结合任何一或多个实施例所论述的动作、元件及特征打算包含任何其它实施例中的类似角色。在各图中，类似元件符号是指类似元件。
此外，本文中所使用的措辞及术语是出于说明目的且不应视为具限制性。对本文中以单数形式提及的系统及方法的实施例或元件或动作的任何提及还可包括包含多个这些元件的实施例，且对本文中的任何实施例或元件或动作的以复数形式的任何提及还可包括包含仅单个元件的实施例。以单数或复数形式的提及并不打算限制当前所揭示系统或方法、其组件、动作或元件。本文中对“包含”、“包括”、“具有”、“含有”、“涉及”及其变化形式的使用意指囊括其后所列的物项及其等效物以及额外物项。对“或”的提及可解释为包含性的，使得使用“或”所描述的任何术语可指示单个、一个以上及所有所描述术语中的任一者。对前及后、左及右、顶部及底部以及上部及下部的任何提及打算为方便说明，而不打算将本发明系统及方法或其组件限制于任一位置及空间定向。如本文中所使用的术语“一(a或an)”定义为一个或一个以上。如本文中所使用的术语“复数”定义为两个或两个以上。
如说明书及所附权利要求书中所使用，且除其普通意义外，术语“实质”或“实质上”意指具有可接受极限或程度。此外，如说明书及所附权利要求书中所使用，且除其普通意义外，术语“大约”及“约”意指在所属领域的技术人员可接受的极限或量内。举例来说，“约相同”意指所属领域的技术人员将认为正比较的物项为相同的。
在代表性实施例中，提供一种用于制作具有由一或多个电介质层分离的多个金属层的衬底的方法。所述方法包含：在至少一个电介质层中穿过所述衬底的顶部电介质层的所暴露部分形成腔；将金属涂覆到所述腔的侧表面及底部表面；穿过涂覆到所述腔的所述底部表面的所述金属的一部分形成图案；及对涂覆到所述腔的所述底部表面的所述金属进行微刻蚀。所述微刻蚀使所述图案延伸穿过涂覆到所述腔的所述底部表面的所述金属的其余部分。
在另一代表性实施例中，提供一种用于制作衬底的方法。所述方法包含：形成由一或多个电介质层分离的多个金属层，所述多个金属层中的顶部金属层界定暴露所述电介质层中的顶部电介质层的一部分的第一开口；在所述顶部金属层上方涂覆光致抗蚀剂图案，所述光致抗蚀剂图案在所述顶部金属层的所述第一开口上方界定第二开口；穿过所述第一开口及所述第二开口使用第一激光来烧蚀所述顶部电介质层以穿过至少所述顶部电介质层形成腔；将金属镀敷到所述腔的侧表面及底部表面；使用第二激光来烧蚀所述腔的所述底部表面上的所述所镀敷金属以穿过所述腔的所述底部表面上的所述所镀敷金属的一部分形成图案；及对所述腔的所述底部表面上的所述所镀敷金属进行微刻蚀以使所述图案延伸穿过涂覆到所述腔的所述底部表面的所述所镀敷金属的其余部分。
图1是根据代表性实施例的用于半导体封装的印刷电路板(PCB)衬底的实例的横截面图。在所绘示实例中，PCB衬底是其中根据下文所描述的制作工艺形成腔的内建衬底，其中所述腔的底部金属层上可并入有各种特征，例如线、空间、导通体等等。
参考图1，说明性PCB衬底100包含七个金属层，指示为第一到第七金属层M1到M7。第一到第七金属层M1到M7通常通过分别介入第一到第六电介质层D1到D6而分离。当然，设计要求提供邻近金属层与邻近电介质层之间的各种互连，如所属领域的技术人员将明了。因此，各种说明性特征展示为使第一到第七金属层M1到M7当中的邻近金属层与第一到第六电介质层D1到D6当中的邻近电介质层互连。举例来说，代表性导通体11、13穿过第一电介质层D1连接第一金属层M1及第二金属层M2；代表性导通体21、23穿过第二电介质层D2连接第二金属层M2及第三金属层M3；代表性导通体31、32、33穿过第三电介质层D3连接第三金属层M3及第四金属层M4；代表性导通体41、42、43穿过第四电介质层D4连接第四金属层M4及第五金属层M5；代表性导通体51、52、53穿过第五电介质层D5连接第五金属层M5及第六金属层M6；及代表性导通体61、62、63穿过第六电介质层D6连接第六金属层M6及第七金属层M7。
第一到第七金属层M1到M7可由各种金属材料(或其它导电材料)形成，举例来说，例如铜、铝、金、铂、钨或钼或其组合。第一到第六电介质层D1到D6可由各种电介质材料形成，例如玻璃及非玻璃增强环氧树脂材料(例如，玻璃增强FR-4)以及玻璃及非玻璃增强聚合物材料。当然，在不背离本发明教示的范围的情况下可并入有其它金属(或导电)材料及电介质材料。
PCB衬底100还包含穿过顶部表面(例如，第一金属层M1)而形成的腔120。腔120由金属(例如铜)被涂覆到的侧表面122及底部表面125界定。举例来说，根据金属镀敷操作，金属可涂覆到腔120的侧表面122及底部表面125。腔120的金属镀敷的侧表面122及/或底部表面125可提供与邻近电路的EMI屏蔽。
在所绘示实例中，腔120延伸到第三金属层M3，此意指腔120的底部表面125实质上与第三金属层M3一致。然而，底部表面125的厚度将随下文所描述的金属镀层的涂覆及后续微刻蚀工艺而变化。底部表面125还包含适应PCB衬底100的电路的蚀刻图案。当然，在替代配置中，腔120可在不背离本发明教示的范围的情况下延伸到高于或低于第三金属层M3的金属层。
图2是根据代表性实施例的展示制作具有腔的PCB衬底的方法的流程图，其中PCB衬底包括通常由多个电介质层分离的多个金属层。
参考图2，在框S210中，提供尚不具有腔(例如，例如图1中所展示的腔120)的基底PCB衬底。举例来说，基底PCB衬底可通过分别形成多个金属层(例如，第一到第七金属层M1到M7)及所述多个金属层之间的多个电介质层(例如，第一到第六电介质层D1到D6)而提供。所述层可通过(举例来说)涂覆约2μm到3μm箔(晶籽层)(例如，Cu)及层压所述箔与电介质(半固化片)层而形成。此工艺称为经修改半加成工艺(MSAP)，根据其，一图案由干膜形成且所述图案被镀敷。在形成图案之后，移除干膜且可蚀刻掉箔。或者，所述层可通过消减工艺而形成，举例来说，其中将约18μm箔与每一电介质层层压在一起，所述图案由干膜形成(例如，光学光刻)，且将蚀刻掉所暴露金属直到形成所述图案为止。当然，在不背离本发明教示的范围的情况下可并入有任何其它可兼容层形成技术。
基底PCB衬底还可包含用于形成所要电路的各种特征，例如线、互连金属层的导通体及互连电介质层的通孔。在实施例中，基底PCB衬底包含多个金属层中界定第一开口的顶部金属层。第一开口暴露基底PCB衬底中的多个电介质层中的顶部电介质层的一部分。
在框S220中，在基底PCB衬底的顶部金属层上方形成光致抗蚀剂图案。光致抗蚀剂图案在顶部金属层中的第一开口上方(且实质上与其一致)界定第二开口，从而暴露顶部电介质层的所暴露部分。光致抗蚀剂图案可通过以下操作而形成：将光致抗蚀剂层(例如干膜层)涂覆到顶部金属层的顶部表面；并使用任何可兼容光致抗蚀剂图案化技术来图案化光致抗蚀剂层以形成光致抗蚀剂图案(掩模)，如所属领域的技术人员将明了。举例来说，光致抗蚀剂图案可通过使用光学光刻来化学蚀刻(或微加工)光致抗蚀剂层而形成，但可并入有各种替代技术。
在框S230中，在至少一个电介质层中穿过基底PCB衬底的顶部电介质层的所暴露部分形成腔。举例来说，顶部电介质层可穿过顶部金属层中的第一开口及光致抗蚀剂图案中的第二开口使用第一激光而烧蚀以形成腔。取决于腔的所要深度(例如，到第三金属层M3，如图1中所展示)，激光烧蚀可穿过连续地布置于顶部电介质层下方的一或多个额外电介质层而继续。举例来说，第一激光可为二氧化碳(CO2)激光，但在不背离本发明教示的范围的情况下可并入有其它类型的激光。
在框S240中，将金属涂覆到腔的侧表面及底部表面。所述金属可为铜，但在不背离本发明教示的范围的情况下，可使用各种其它类型的金属(或其它导电材料)，例如铝、金、铂、钨或钼或者其组合。在实施例中，使用金属镀敷操作将金属涂覆到腔的侧表面及底部表面，从而提供金属镀敷的表面。用于涂覆金属镀层的工艺可包含插入到镀敷槽中，其中首先涂覆无电镀晶籽层，且接着将金属电镀到所述晶籽层。在各种替代配置中，如果在形成腔的底部的金属层的腔区中不提供导通体(例如所绘示实例中的导通体32)，那么形成腔的底部的金属层(例如，金属层M3)可在层形成过程期间作为晶籽层，且随后在将金属涂覆到腔的侧表面及底部表面时被镀敷。在金属层开发步骤期间将保护晶籽层免受图案化、镀敷及蚀刻。此减小腔中的所暴露铜区的总厚度，从而在以下步骤中实现较高效钻孔及图案分辨率。
在框S250中，使用第二激光来烧蚀腔的底部表面上的(所镀敷)金属以形成预定图案。所述图案穿过仅腔的底部表面上的金属的一部分而形成。换句话说，在图案延伸穿过腔的底部金属表面的整个厚度之前停止烧蚀，在经图案化区的底部处留下较薄金属层。举例来说，由第二激光进行的激光烧蚀可继续，直到图案延伸穿过腔的底部金属表面的厚度的大部分(50％以上)为止。或者，举例来说，由第二激光进行的激光烧蚀可继续，直到图案延伸穿过腔的底部金属表面的约75％的厚度为止。举例来说，第二激光可为紫外线(UV)激光，其对于金属来说往往比其它激光(例如CO2激光)高效且准确。一般来说，在烧蚀电介质材料(例如玻璃)时，CO2激光比UV激光高效，且在烧蚀金属时，UV激光优于CO2激光。然而，在不背离本发明教示的范围的情况下可并入有其它类型的激光。在各种实施例中，第一激光及第二激光可为经配置以执行两种功能的单个激光(例如，UV激光)。此外，第一激光及第二激光可为可调谐激光。通常，在框S250中，利用激光图案化，而非对于腔较不准确的图案化技术，例如：干膜蚀刻，举例来说，因为干膜无法可靠地涂覆(例如，平放)到腔的底部金属表面；或液态光致抗蚀剂，举例来说，其汇聚在腔中且在界定时提供较差分辨率。
在框S260中，接着对腔的底部表面上的金属进行微刻蚀，以便使图案延伸穿过涂覆到腔的底部表面的金属的其余部分。所述微刻蚀可使用湿式化学法(举例来说，例如过硫酸钠或过氧化氢与硫酸一起)而执行，但在不背离本发明教示的范围的情况下可并入有其它微刻蚀技术。因此，通过微刻蚀而移除图案内的腔的底部金属表面的其余厚度。微刻蚀工艺还附带地蚀刻涂覆到腔的侧金属表面及底部金属表面(在图案外侧)的金属，从而使金属变得稍微较薄，但仍完全覆盖在图案外侧的对应侧金属表面及底部金属表面。
在微刻蚀工艺后，在框S270中，可移除在框S220中所涂覆的光致抗蚀剂图案。一旦形成腔及电路，便可涂覆典型金属表面处理镀层及涂层，如所属领域的技术人员将明了。因此，提供完成的PCB衬底，举例来说，例如图1中所展示的PCB衬底100。PCB衬底中的腔且更明确地说腔的底部金属表面上的预定图案经配置以暴露(例如)用于半导体的倒装芯片或裸片附着组合件的PCB电路，从而实现减小的热阻并减小包覆模制件厚度以及减小总体封装厚度。
图3A到3K是根据代表性实施例的具有腔的PCB对应于制作步骤的横截面图。更明确地说，图3A到3G是绘示用于形成基底PCB衬底(在形成腔之前)的制作步骤的横截面图，例如，上文参考图2的框S210所论述，且图3H到3K是绘示用于形成PCB衬底腔及腔的底部上的预定图案的制作步骤的横截面图，如上文参考图2的框S220到S270所论述。
图3A展示在去载体程序之后的包含分别由第三电介质层D3及第四电介质层D4分离的第三金属层M3、第四金属层M4及第五金属层M5的基底PCB的初始堆叠，通过所述去载体程序从所述载体移除了所述初始堆叠。第五金属层M5有效地用作晶籽层。如所展示，出于图解目的，假设已形成导通体，包含连接第三金属层M3及第四金属层M4的导通体31、32及33，以及连接第四金属层M4及第五金属层M5的导通体41、42及43。
图3B展示层压工艺，通过所述层压工艺，依序将第二电介质层D2及第二金属层M2添加到第三金属层M3的顶部表面，且依序将第五电介质层D5及第六金属层M6添加到第五金属层M5的底部表面。在各种情况下，可使用其它技术来添加电介质层及金属层，例如旋涂、溅镀、蒸镀、物理气相沉积(PVD)及/或化学气相沉积(CVD)技术，如所属领域的技术人员将明了。孔21’及23’经激光钻孔穿过第二金属层M2及第二电介质层D2，且孔51’、52’及53’经激光钻孔穿过第六金属层M6及第五电介质层D5。举例来说，孔21’、23’、51’、52’及53’可使用CO2激光而钻孔，但在不背离本发明教示的范围的情况下可并入有用于形成孔的其它类型的激光或其它技术，例如机械及化学蚀刻技术。举例来说，根据替代技术，可首先镀敷导通体，且接着将电介质材料层压到导通体区域中。在此过程中，接着将把金属溅镀到每一层上。
图3C展示所钻的孔中的导通体的形成。即，涂覆金属材料以通过分别填充孔21’及23’而形成导通体21及23且通过分别填充孔51’、52’及53’而形成导通体51、52及53。举例来说，所涂覆金属可为形成第二金属层M2到第六金属层M6的相同金属。此外，平坦化工艺可紧随其后以提供第二金属层M2的实质上平坦顶部表面及第六金属层M6的实质上平坦底部表面。
图案板(例如光致抗蚀剂图案(未展示))分别添加到第二金属层M2的顶部表面及第六金属层M6的底部表面。如图3D中所展示，接着使用顶部图案板作为用以在第二金属层M2中形成开口24的掩模而执行蚀刻以移除第二金属层M2的一部分，且使用底部图案板作为用以在第六金属层M6中形成开口64及65的掩模而执行蚀刻以移除第六金属层M6的部分。开口24暴露第二电介质层D2的一部分，且开口64及65暴露第五电介质层D5的对应部分。举例来说，可使用各种可兼容蚀刻技术，包含：湿式蚀刻工艺，例如氢氟酸(HF)蚀刻；或干法蚀刻工艺，例如博世(Bosch)蚀刻。
图3E展示另一层压工艺，通过其，依序将第一电介质层D1及第一金属层M1添加到第二金属层M2的顶部表面，且依序将第六电介质层D6及第七金属层M7添加到第六金属层M6的底部表面。孔11’及13’经激光钻孔穿过第一金属层M1及第一电介质层D1，且孔61’、62’及63’经激光钻孔穿过第七金属层M7及第六电介质层D6。举例来说，孔11’、13’、61’、62’及63’可使用CO2激光而钻孔，但在不背离本发明教示的范围的情况下可并入有用于形成孔的其它类型的激光或其它技术，例如机械及化学蚀刻技术。
图3F展示所钻的孔中的导通体的形成。即，涂覆金属材料以通过分别填充孔11’及13’而形成导通体11及13，且通过分别填充孔61’、62’及63’而形成导通体61、62及63。举例来说，所涂覆金属可为形成第一到第七金属层M1到M7的相同金属。此外，平坦化工艺可紧随其后以提供第一金属层M1的实质上平坦顶部表面及第七金属层M7的实质上平坦底部表面。
图案板(例如光致抗蚀剂图案(未展示))分别添加到第一金属层M1的顶部表面及第七金属层M7的底部表面。如图3G中所展示，接着使用顶部图案板作为用以在第一金属层M1中形成开口14的掩模而执行蚀刻以移除第一金属层M1的一部分，且使用底部图案板作为用以在第七金属层M7中形成开口74及75的掩模而执行蚀刻以移除第七金属层M7的部分。开口24暴露第一电介质层D1的一部分，且开口74及75暴露第六电介质层D6的对应部分。举例来说，可使用各种可兼容蚀刻技术，包含：湿式蚀刻工艺，例如HF蚀刻；或干法蚀刻工艺，例如博世蚀刻。图3G因此展示完成基底PCB衬底，如上文参考图2的框S210所论述。
图3H到3K是绘示腔及腔的底部表面中的预定图案的形成的横截面图，例如，上文参考图2的框S220到S270所论述。
图3H展示将光致抗蚀剂图案PR涂覆于基底PCB衬底的第一金属层M1上方。光致抗蚀剂图案PR界定实质上与第一金属层M1中的开口14一致的开口84，其暴露第一电介质层D1的顶部表面的一部分。如上文所论述，光致抗蚀剂图案PR可通过以下操作而形成：将光致抗蚀剂层(例如干膜层)涂覆到第一金属层M1的顶部表面；及使用任何可兼容光致抗蚀剂图案化技术来图案化光致抗蚀剂层以形成光致抗蚀剂图案PR。举例来说，光致抗蚀剂图案PR可通过加工或通过使用光学光刻来化学蚀刻光致抗蚀剂层而形成，但可并入有各种替代技术。
图3H进一步展示针对开口84将激光能量施加到光致抗蚀剂图案，以便烧蚀第一电介质层D1以开始形成腔(例如，下文所论述的腔120)。举例来说，激光能量可通过第一激光(例如CO2激光)而施加，但在不背离本发明教示的范围的情况下可并入有其它类型的激光。在所绘示实例中，激光烧蚀穿过第一电介质层D1及第二电介质层D2而继续，在到达第三金属层M3的顶部表面后即刻结束。图3I中所展示的所得腔120具有侧表面122及底部表面125(例如，第三金属层M3的所暴露部分)。激光能量是定向的，且在所绘示实例中，实质上垂直施加到光致抗蚀剂图案PR(及第一金属层M1)，使得腔120的侧表面122可实质上彼此平行且实质上垂直于第一金属层M1。此外，激光能量实质上均匀地跨越开口84而施加，使得腔120的底部表面125是实质上平坦的。在各种配置中，腔120可(例如)因腔120的顶部与底部之间的不同暴露次数(激光衍射除外)而在顶部处比在底部处稍宽，从而产生到侧表面122的锥形。
图3I中还展示，将金属涂覆到腔120的侧表面122及底部表面125，此可包含金属镀敷操作。举例来说，金属镀敷可通过将PCB衬底引入到镀敷槽中而执行。初始涂覆可提供无电镀晶籽层，且后续涂覆可将金属电镀到侧表面122及底部表面125上的晶籽层。如上文所提及，金属可为铜，在此情形中，金属镀敷将包括铜镀敷，但在不背离本发明教示的范围的情况下可并入有其它金属及/或镀敷技术。
图3J展示将激光能量施加到腔120的底部表面125以便形成部分穿过底部表面125的预定图案127。即，底部表面125经激光烧蚀以形成预定图案达受控深度。如上文所述，经烧蚀图案127的受控深度可穿过底部表面125的厚度的大部分，但可使用各种相应深度。明显地，底部表面125的厚度将为第三金属层M3与金属镀层的所组合厚度。举例来说，激光能量可由第二激光(例如UV激光)施加，但在不背离本发明教示的范围的情况下可并入有其它类型的激光。
图3K展示执行微刻蚀工艺，其蚀刻腔120的底部表面125中的图案的底部中剩余的金属，借此使所述图案延伸穿过底部表面125的其余部分(其余深度)。微刻蚀可使用湿式化学法(举例来说，例如过硫酸钠或过氧化氢与硫酸一起)而执行，但在不背离本发明教示的范围的情况下可并入有其它微刻蚀技术。以此方式，可精确地控制腔120内的底部表面125的图案化，举例来说而不需要在腔120内侧将难以按足够精确方式布置的干掩模。微刻蚀还可使镀敷于侧表面122及底部表面125上的其它金属变薄，但金属镀层将保留充分厚度以提供侧表面122及底部表面125的结构完整性且相对于周围电路提供EMI屏蔽。图3K中所展示的最终结果提供上文参考图1所论述的说明性PCB衬底100。
各种实施例提供较高密度封装。举例来说，当在相同占用面积中存在两个裸片同时所述两个裸片互连到两个单独PCB布线层(金属层)时，各种实施例实现较高密度封装。图4A到4C是根据代表性实施例的包含PCB衬底的单个裸片封装的各种说明性配置的横截面图。
图4A是根据代表性实施例的具有带有腔421的PCB衬底411的单个芯片封装401的横截面图，此使得表面安装组件431(例如厚膜芯片电阻器01005)能够指定限制高度的因素。芯片封装401包含定位于相对浅的腔421中的裸片441以及囊封表面安装组件431及裸片441的包覆模制件451。在所绘示实例中，PCB衬底411的高度为0.430mm；表面安装组件431距PCB衬底411的顶部表面的高度为0.245mm；裸片441距PCB衬底411的顶部表面的高度为0.235mm；且包含包覆模制件451的芯片封装401的总体高度为0.825mm。当然，实施例不限于这些说明性尺寸。
图4B是根据代表性实施例的具有带有腔422的PCB衬底412的单个芯片封装402的横截面图，此再次使得表面安装组件432(例如厚膜芯片电阻器01005)能够指定限制高度的因素。芯片封装402包含两个倒装芯片组装的堆叠裸片442及443。包覆模制件452囊封表面安装组件431以及堆叠裸片442及443。裸片442定位于腔422中，且裸片443表面安装于腔422上方。堆叠裸片442及443中的每一者介接PCB衬底412的独立布线层(其中表面安装裸片443介接顶部布线层)。在所绘示实例中，PCB衬底412的高度为0.430mm；表面安装组件432距PCB衬底412的顶部表面的高度为0.245mm；裸片443距PCB衬底412的顶部表面的高度为0.235mm；且包含包覆模制件452的芯片封装402的总体高度为0.825mm。当然，实施例不限于这些说明性尺寸。
图4C是根据代表性实施例的具有带有腔423的PCB衬底413的单个芯片封装403的横截面图，此再次使得表面安装组件433(例如厚膜芯片电阻器01005)能够指定限制高度的因素。芯片封装403包含具有一个倒装芯片组装的裸片444及一个线接合裸片445的堆叠裸片。包覆模制件453囊封表面安装组件431以及堆叠裸片444及445。裸片444及445两者均定位于腔423中。裸片444及445中的每一者介接PCB衬底413的独立布线层(其中线接合裸片445介接顶部布线层)。在所绘示实例中，PCB衬底413的高度为0.430mm；表面安装组件433距PCB衬底413的顶部表面的高度为0.245mm；且包含包覆模制件453的芯片封装403的总体高度为0.825mm。当然，实施例不限于这些说明性尺寸。
根据各种代表性实施例的PCB衬底及制作工艺可提供优于常规PCB衬底及制作工艺的显著改进，包含提供经EMI屏蔽的腔及在已形成的腔中形成准确图案。如此描述至少代表性实施例的几个方面后，应了解，所属领域的技术人员可易于做出各种更改、修改及改进。所述更改、修改及改进打算为本发明的一部分且打算在本发明的范围内。因此，前述说明及图式仅是以实例方式，且本发明的范围应依据所附权利要求书及其等效内容的适当构造来确定。

Claims (20)

1.一种制作具有由一或多个电介质层分离的多个金属层的衬底的方法，所述方法包括：
在至少一个电介质层中穿过所述衬底的顶部电介质层的所暴露部分形成腔；
将金属涂覆到所述腔的侧表面及底部表面；
穿过涂覆到所述腔的所述底部表面的所述金属的一部分形成图案；及
对涂覆到所述腔的所述底部表面的所述金属进行微刻蚀，所述微刻蚀使所述图案延伸穿过涂覆到所述腔的所述底部表面的所述金属的其余部分。
2.根据权利要求1所述的方法，其中将所述金属涂覆到所述腔的所述侧表面及所述底部表面包括执行金属镀敷操作。
3.根据权利要求2所述的方法，其中涂覆到所述腔的所述侧表面及所述底部表面的所述金属经配置以提供与邻近电路的EMI屏蔽。
4.根据权利要求1所述的方法，其进一步包括：
在将所述金属涂覆到所述腔的所述侧表面及所述底部表面之前将光致抗蚀剂图案涂覆于所述多个金属层中的顶部金属层上方，所述光致抗蚀剂图案在所述顶部电介质层的所述所暴露部分上方界定开口；及
在对所述腔的所述底部表面进行微刻蚀之后移除所述光致抗蚀剂图案。
5.根据权利要求1所述的方法，其中所述金属层及涂覆到所述腔的所述侧表面及所述底部表面的所述金属由铜形成。
6.根据权利要求5所述的方法，其中所述电介质层由玻璃增强环氧树脂材料形成。
7.根据权利要求6所述的方法，其中所述玻璃增强环氧树脂材料包括FR-4材料。
8.根据权利要求5所述的方法，其中所述电介质层由非玻璃增强环氧树脂材料形成。
9.根据权利要求5所述的方法，其中所述电介质层由玻璃增强聚合物材料形成。
10.根据权利要求5所述的方法，其中所述电介质层由非玻璃增强聚合物材料形成。
11.根据权利要求1所述的方法，其中在所述至少一个电介质层中使用激光烧蚀来形成所述腔。
12.根据权利要求11所述的方法，其中通过CO2激光来执行所述激光烧蚀。
13.根据权利要求1所述的方法，其中穿过涂覆到所述腔的所述底部表面的所述金属的所述部分使用激光烧蚀来形成所述图案。
14.根据权利要求13所述的方法，其中通过UV激光来执行所述激光烧蚀。
15.根据权利要求1所述的方法，其中所述腔经配置以暴露用于半导体的倒装芯片或裸片附着组合件的PCB电路，从而实现减小的热阻并减小包覆模制件厚度。
16.一种制作衬底的方法，其包括：
形成由一或多个电介质层分离的多个金属层，所述多个金属层中的顶部金属层界定暴露所述多个电介质层中的顶部电介质层的一部分的第一开口；
在所述顶部金属层上方涂覆光致抗蚀剂图案，所述光致抗蚀剂图案在所述顶部金属层中的所述第一开口上方界定第二开口；
穿过所述第一开口及所述第二开口使用第一激光来烧蚀所述顶部电介质层以穿过至少所述顶部电介质层形成腔；
将金属镀敷到所述腔的侧表面及底部表面；
使用第二激光来烧蚀所述腔的所述底部表面上的所述所镀敷金属以穿过所述腔的所述底部表面上的所述所镀敷金属的一部分形成图案；及
对所述腔的所述底部表面上的所述所镀敷金属进行微刻蚀以使所述图案延伸穿过涂覆到所述腔的所述底部表面的所述所镀敷金属的其余部分。
17.根据权利要求16所述的方法，其中所述第一激光是CO2激光，且所述第二激光是UV激光。
18.根据权利要求16所述的方法，其中所述腔的所述底部表面上的所述所镀敷金属的穿过其形成所述图案的所述部分是所述底部表面上的所述所镀敷金属的厚度的大部分。
19.根据权利要求16所述的方法，其中使用湿式化学法来执行所述微刻蚀。
20.根据权利要求16所述的方法，其中镀敷到所述腔的所述侧表面及所述底部表面的所述金属经配置以提供与邻近电路的EMI屏蔽。
CN201410497977.9A 2013-09-27 2014-09-25 制作具有腔的印刷电路板(pcb)衬底的方法 Active CN104519679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/039,784 US9085826B2 (en) 2013-09-27 2013-09-27 Method of fabricating printed circuit board (PCB) substrate having a cavity
US14/039,784 2013-09-27

Publications (2)

Publication Number Publication Date
CN104519679A true CN104519679A (zh) 2015-04-15
CN104519679B CN104519679B (zh) 2016-03-30

Family

ID=52739061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410497977.9A Active CN104519679B (zh) 2013-09-27 2014-09-25 制作具有腔的印刷电路板(pcb)衬底的方法

Country Status (2)

Country Link
US (1) US9085826B2 (zh)
CN (1) CN104519679B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101720264B1 (ko) 2015-09-04 2017-04-03 대덕전자 주식회사 회로기판 제조방법
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US20170238416A1 (en) 2016-02-17 2017-08-17 Multek Technologies Limited Dummy core restrict resin process and structure
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) * 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
KR20210020198A (ko) 2019-08-13 2021-02-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
US11723150B2 (en) * 2020-09-04 2023-08-08 Micron Technology, Inc. Surface mount device bonded to an inner layer of a multi-layer substrate
CN116249288B (zh) * 2023-05-09 2023-07-25 江苏博敏电子有限公司 一种用于嵌入芯片结构的多层pcb板凹槽制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210958A (ja) * 2000-01-26 2001-08-03 Nec Corp 多層プリント配線板のスルーホール補強方法
US20050099785A1 (en) * 2002-12-31 2005-05-12 Ruei-Chih Chang Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
CN103517579A (zh) * 2012-06-20 2014-01-15 深南电路有限公司 一种线路板及其加工方法
CN104160792A (zh) * 2012-03-09 2014-11-19 三井金属矿业株式会社 印刷布线板的制造方法及激光加工用铜箔

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
US7320901B2 (en) * 2005-10-31 2008-01-22 Taiwan Solutions Systems Corp. Fabrication method for a chip packaging structure
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
US8841171B2 (en) * 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
TW201240058A (en) 2011-03-28 2012-10-01 Universal Scient Ind Shanghai Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210958A (ja) * 2000-01-26 2001-08-03 Nec Corp 多層プリント配線板のスルーホール補強方法
US20050099785A1 (en) * 2002-12-31 2005-05-12 Ruei-Chih Chang Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
CN104160792A (zh) * 2012-03-09 2014-11-19 三井金属矿业株式会社 印刷布线板的制造方法及激光加工用铜箔
CN103517579A (zh) * 2012-06-20 2014-01-15 深南电路有限公司 一种线路板及其加工方法

Also Published As

Publication number Publication date
US9085826B2 (en) 2015-07-21
US20150090688A1 (en) 2015-04-02
CN104519679B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN104519679B (zh) 制作具有腔的印刷电路板(pcb)衬底的方法
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
JP4558776B2 (ja) 回路基板の製造方法
US20090321932A1 (en) Coreless substrate package with symmetric external dielectric layers
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
KR20170009128A (ko) 회로 기판 및 그 제조 방법
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
CN104902696A (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
CN102446772B (zh) 制造半导体封装的方法
JP5865769B2 (ja) 多層配線基板の製造方法
CN104766832A (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
US20070186413A1 (en) Circuit board structure and method for fabricating the same
US9653322B2 (en) Method for fabricating a semiconductor package
TWI645483B (zh) 適於形成包括通孔的基板結構的製作方法
JP2005191100A (ja) 半導体基板及びその製造方法
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
US11342254B2 (en) Multi-dielectric structure in two-layer embedded trace substrate
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
TWI558290B (zh) 線路板的製造方法
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
TWI223579B (en) Patterned circuit layer of semiconductor package substrate and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.