CN106688115A - 半导体发光元件的制造方法 - Google Patents
半导体发光元件的制造方法 Download PDFInfo
- Publication number
- CN106688115A CN106688115A CN201580048716.1A CN201580048716A CN106688115A CN 106688115 A CN106688115 A CN 106688115A CN 201580048716 A CN201580048716 A CN 201580048716A CN 106688115 A CN106688115 A CN 106688115A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- encapsulant
- substrate
- emitting elements
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 1022
- 238000000034 method Methods 0.000 title claims abstract description 354
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 169
- 238000012546 transfer Methods 0.000 claims abstract description 62
- 239000008393 encapsulating agent Substances 0.000 claims description 374
- 239000000758 substrate Substances 0.000 claims description 331
- 239000000463 material Substances 0.000 claims description 99
- 230000008569 process Effects 0.000 claims description 67
- 239000011248 coating agent Substances 0.000 claims description 49
- 238000000576 coating method Methods 0.000 claims description 49
- 238000004020 luminiscence type Methods 0.000 claims description 41
- 239000004020 conductor Substances 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 21
- 239000007767 bonding agent Substances 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 4
- 230000011514 reflex Effects 0.000 claims description 4
- 239000003566 sealing material Substances 0.000 abstract description 22
- 239000010410 layer Substances 0.000 description 264
- 229910052751 metal Inorganic materials 0.000 description 93
- 239000002184 metal Substances 0.000 description 93
- 238000007689 inspection Methods 0.000 description 27
- 230000003287 optical effect Effects 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000004033 plastic Substances 0.000 description 14
- 229920003023 plastic Polymers 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000009826 distribution Methods 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000007789 sealing Methods 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000011247 coating layer Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 239000000443 aerosol Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052755 nonmetal Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000007921 spray Substances 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 239000012780 transparent material Substances 0.000 description 4
- 208000037656 Respiratory Sounds Diseases 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910017770 Cu—Ag Inorganic materials 0.000 description 2
- 229910017767 Cu—Al Inorganic materials 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000001680 brushing effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 244000283207 Indigofera tinctoria Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910019990 cerium-doped yttrium aluminum garnet Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005202 decontamination Methods 0.000 description 1
- 230000003588 decontaminative effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 201000005630 leukorrhea Diseases 0.000 description 1
- -1 mask Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 206010046901 vaginal discharge Diseases 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本公开涉及半导体发光元件的制造方法(METHOD OF MANUFACTURING S EMICONDUCTOR LIGHT EMITTING DEVICE)，其特征在于，该制造方法包括：在基底上配置形成有多个开口的掩模的步骤；使用识别掩模的形状而校正要放置元件的位置的元件移送装置，在通过各个开口而露出的基底上放置半导体发光芯片(semi conductor light emitting chip)的步骤；以及将掩模作为围堰(dam)向各个开口供给密封材料的步骤。
Description
技术领域
本公开(Disclosure)在整体上涉及半导体发光元件及其制造方法(SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME)，特别地，涉及减少不良情况且提高工艺效率的半导体发光元件及其制造方法。
作为半导体发光元件，可例举III族氮化物半导体发光元件(例：LED)。III族氮化物半导体由以Al(x)Ga(y)In(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)组成的化合物构成。此外，还可例举用于发出红色光的GaAs类半导体发光元件等。
背景技术
在此，提供关于本公开的背景技术，但它并不一定表示现有技术(This sectionprovides background information related to the present disclosure which isnot nece ssarily prior art)。
半导体发光元件(semiconductor light emitting device)通过外延(EPI)工艺、芯片形成(Fabrication)工艺及封装(Package)工艺等而制得，而在各个制造工艺中因未预期的诸多原因而导致生成不良产品。如果不能适当地消除在各个制造工艺中发生的不良情况，则不良产品会无谓地经过后续工艺，由此导致生产效率下降。
图1是用于说明由晶片生产半导体发光芯片的过程的一例的图，使用硅或蓝宝石等原料物质而制造圆盘晶片，在圆盘晶片上通过外延生长工艺而生长具有PN结的多个半导体层。之后，通过电极形成、蚀刻工艺、保护膜形成等而形成了形成有半导体发光芯片的外延晶片(1)(参照图1的(a))，之后，如图1的(b)及图1的(c)所示，将外延晶片(1)粘贴至切割(dicing)带(3)，如图1的(d)所示，通过划片(scribing)工艺而分离成单独的半导体发光芯片(101)。接着，可进行检查及等级分类，如图1的(e)那样使用分拣机(5；sorter)，以在封装工艺这样的后续工艺中所需的规格，如图1的(f)所示那样在固定层(13；例：带)上对半导体发光芯片(101)进行分拣，之后进行外观检查。
图2是用于说明使用半导体发光芯片而制造半导体发光元件封装体的过程的一例的图，在封装工艺中，例如图2的(a)所示，使用芯片焊接机(501；die bonder)而将半导体发光芯片(101)芯片焊接到引线框架(4)，如图2的(b)所示，通过引线接合、荧光体密封、特性实验、切边、包带(taping)等而生产半导体发光元件封装体。或者，在PCB这样的形成有外部电极的次黏着基台(submount)上通过SMD方式而安装半导体发光芯片(101)来制造半导体发光元件封装体。将半导体发光芯片(101)粘贴到引线框架(例：4)、PCB或电路带上的工艺称为芯片焊接，将此时所使用的装置称为芯片焊接机(例：501)。由于是半导体发光芯片(101)的大小逐渐减小的趋势，因此在实际中更进一步需要半导体发光芯片(101)的粘接位置和角度的精密度。
图3是用于说明通过分拣机而排列在带上的半导体发光芯片的一例的图，如图1的(f)中所说明那样，半导体发光芯片(101)为了封装工艺这样的后续工艺而分拣成所需的规格来提供。分拣机(5)在平坦的带(13)上以第一个排列的半导体发光芯片(101)为基准分开一定的间隔而按照所指示的行及列排列半导体发光芯片(101)。在排列的过程中有可能发生半导体发光芯片(101)的角度稍微歪斜的情况(15)，并且随着分拣机(5)以高速进行动作，从带(13)被弹出而会出现半导体发光芯片(101)空出的空出位置(14)。或者，根据检查结果，将不良的半导体发光芯片(16)取出，由此也会发生空出位置。为了减少这样的问题，当使分拣机(5)以低速进行动作时，出现增加工艺时间的问题。
如果通过分拣机(5)而进行的行及列的排列的准确性不足，则根据后续工艺的方式，会对产品的质量带来很大的影响。例如，在通过芯片焊接机(501)而将半导体发光芯片(101)接合到引线框架(4)的情况下，芯片焊接机(501)识别粘接到带(13)的半导体发光芯片(101)的电极的形状，且识别引线框架(4)的形状，来校正位置、角度等而可进行接合。因此，只要通过分拣机(5)而进行的半导体发光芯片(101)的排列状态不是过于不好，则对封装工艺不会带来大的影响。但是，在后续工艺中直接使用排列在带(13)上的半导体发光芯片(101)或使用分拣机(5)而重新排列为所需的规格的情况下，对于角度歪斜为允许误差以上的半导体发光芯片(101)需要重新进行校正，对于半导体发光芯片(101)的空出位置(14)，需要追加填充的工艺，因此存在工艺效率下降的问题。
图4是表示美国注册专利公报第6,650,044号中图示的半导体发光元件的一例的图，半导体发光元件包括衬底(1200)、LED及密封材料(1000)。LED为倒装芯片(flip chip)的形态，该LED包括生长衬底(100)，在生长衬底(100)上依次蒸镀具有第一导电性的第一半导体层(300)、通过电子和空穴的复合而生成光的有源层(400)、具有与第一导电性不同的第二导电性的第二半导体层(500)。在第二半导体层(500)上形成有用于向生长衬底(100)侧反射光的金属反射膜(950)，在通过蚀刻而露出的第一半导体层(300)上形成有电极(800)。密封材料(1000)包含荧光体，以包围生长衬底(100)及半导体层(300、400、500)的方式形成。LED通过导电性粘接剂(830、970)而接合到具有电连接器(820、960)的衬底(1200)。
图5是示出美国注册专利公报第6,650,044号中图示的半导体发光元件的制造方法的一例的图，首先，在衬底(1200)上配置多个LED(2A-2F)。衬底(1200)由硅构成，各个LED的生长衬底(100；参照图4)由蓝宝石或碳化硅构成。在衬底(1200)上形成有电连接器(820、960；参照图4)，各个LED接合到电连接器(820、960)。之后，将形成有与各个LED对应的开口(8A-8F)的模具(6)配置于衬底(1200)，然后以露出电连接器(820、960)的一部分的方式形成密封材料(1000；参照图4)。之后，去除模具(6)，执行烘烤工艺，然后将衬底(1200)通过锯切(sawin g)或者划片(scribing)而分离成单独的半导体发光元件。
图6是用于说明在对于多个半导体发光芯片而一次性地形成密封材时的问题点的图，在带(13)或衬底的边缘配置导件(21)，且用密封材料(17)覆盖多个半导体发光芯片(101)，将密封材料(17)推开而可实现平坦化。但是，如上所述，在带(13)上有可能形成半导体发光芯片(101)空出的空出位置(14)。在该情况下，有可能发生密封材料(17)在半导体发光芯片(101)空出的空出位置(14)稍微下沉的现象，由此对周边的半导体发光芯片(101)的周围的密封材料(17)带来不良影响。其结果为，存在受到影响的半导体发光元件(密封材料(17)及半导体发光芯片(101)的结合体)的色坐标或光特性与所设计的值之间产生差异的问题。
另外，为了解决这样的问题，还追加进行在带(13)上对空出位置(14)重新配置半导体发光芯片(101)的工艺，但由此导致工艺数增加，工艺效率下降。另外，为了避免对所述密封材料(17)状态产生影响，有时会进行不取出不良的半导体发光芯片(16)而形成密封材料(17)的工艺。但在该情况下，在外观检查时需要取出不良的半导体发光元件，因此导致额外增加工艺数，并浪费材料。
另外，在形成密封材料(17)之后，用刀具(31)切断密封材料(17)而分离成单独的半导体发光元件。在该情况下，由刀具(31)切断而产生的密封材料(17)的切面通过刀具(31)而被裂开，由此存在光提取效率下降的问题。并且，如果带(13)上的半导体发光芯片(101)的排列稍微歪斜，则存在通过刀具(31)而切断时在多个半导体发光元件上产生不良情况的问题。
发明内容
技术课题
对此，将在“具体实施方式”的后段进行叙述。
解决课题的手段
在此，提供本公开的整体概要(Summary)，对此不应理解为本公开的范围仅限于此(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features)。
根据本公开的一个方式(According to one aspect of the presentdisclosure)，提供一种半导体发光元件的制造方法，其特征在于，该制造方法包括：在基底上配置形成有多个开口的掩模(Mask)的步骤；使用识别掩模的形状而校正要放置元件的位置的元件移送装置，在通过各个开口而露出的基底上放置半导体发光芯片(semiconductor light emitting chip)的步骤；以及以掩模为围堰(dam)向各个开口供给密封材料的步骤。
根据本公开的另一个方式(According to another aspect of the presentdisclosure)，提供一种半导体发光元件的制造方法，其特征在于，该制造方法包括：在基底上配置形成有多个开口的掩模，且在通过各个开口而露出的基底上配置半导体发光芯片(semiconductor light emitting chip)的步骤，其中为了将半导体发光芯片无损伤地从掩模取出，配置表面形成有接合力调节膜的掩模，且在通过各个开口而露出的基底上配置半导体发光芯片；以覆盖半导体发光芯片并与接合力调节膜相接的方式向各个开口供给密封材料的步骤；以及以将密封材料及半导体发光芯片结合的状态从掩模取出的步骤。
根据本公开的又一个方式(According to another aspect of the presentdisclosure)，提供一种半导体发光元件的检查方法，其特征在于，该检查方法包括：准备结合体的步骤，其中该结合体包括：形成有多个开口的掩模、位于各个开口并具有电极的半导体发光芯片(semiconductor light emitting chip)及提供给各个开口并以露出电极的方式包围半导体发光芯片的密封材料；在电极侧的相反侧配置接收来自半导体发光芯片的光的光测量器的步骤；以及通过光测量器而测量来自半导体发光芯片的光的步骤，其中半导体发光芯片周围的掩模将来自半导体发光芯片的一部分光反射到光测量器侧，掩模阻断光向相邻的密封材料入射，对来自半导体发光芯片的光进行测量。
根据本公开的又一个方式(According to another aspect of the presentdisclosur e)，提供一种半导体发光元件，其特征在于，该半导体发光元件包括：半导体发光芯片，其具有多个半导体层及向多个半导体层传递电流的电极；密封材料，其以露出电极的方式包围半导体发光芯片；以及金属接合部，其与半导体发光芯片分开而固定到密封材料，并具有向露出电极的方向露出的下表面，电极的露出面、电极周边的密封材料的面及金属接合部的下表面连成面，以使得电极的露出面及接合部的下表面一起相接到外部。
根据本公开的又一个方式(According to another aspect of the presentdisclosur e)，提供一种半导体发光元件，其特征在于，该半导体发光元件包括：半导体发光芯片，该半导体发光芯片包括：多个半导体层，该多个半导体层包括具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；及电极，其向多个半导体层传递电流；密封材料，其以露出电极的方式包围半导体发光芯片；以及金属接合部，其与半导体发光芯片分开而固定到密封材料，并具有向露出电极的方向露出的下表面，电极的露出面、电极周边的密封材料的面及接合部的下表面连成面，以使得电极的露出面及接合部的下表面一起相接到外部。
根据本公开的又一个方式(According to another aspect of the presentdisclosure)，提供一种半导体发光元件的制造方法，其特征在于，该制造方法包括：在基底上配置形成有开口的围堰，且在通过开口而露出的基底上配置半导体发光芯片(semiconductor light emitting chip)的步骤，其中配置在开口周边的围堰形成有切断用槽的围堰，且在通过开口而露出的基底上配置半导体发光芯片；以覆盖半导体发光芯片的方式向开口供给密封材料的步骤；以及沿着切断用槽而切断，从而分离成由半导体发光芯片、密封材料及切断的围堰构成的半导体发光元件的步骤。
根据本公开的又一个方式(According to another aspect of the presentdisclosure)，提供一种半导体发光元件的制造方法，其特征在于，该制造方法包括：在基底上配置形成有开口的围堰，且在通过开口而露出的基底上配置第一密封材料的步骤；以及将半导体发光芯片放置在第一密封材料的步骤，其中以使至少一个电极向上方露出并使至少一个电极的相反侧的多个半导体层与第一密封材料接触的方式，将半导体发光芯片放置在第一密封材料，该半导体发光芯片包括：多个半导体层，该多个半导体层包括：具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；以及至少一个电极，它们向多个半导体层供给电流。
根据本公开的又一个方式(According to another aspect of the presentdisclosure)，提供一种半导体发光元件，其特征在于，该半导体发光元件包括：多个半导体层，该多个半导体层包括：具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；至少一个电极，它们形成于多个半导体层的一侧而向多个半导体层供给电流；以及第一密封材料，其在至少一个电极的相反侧覆盖多个半导体层，以使以多个半导体层为基准，露出至少一个电极侧与至少一个电极的相反侧之间的多个半导体层的侧面的一部分。
根据本公开的又一个方式(According to still another aspect of thepresent disclosure)，提供一种半导体发光元件的制造方法，其特征在于，该制造方法包括：在第一基底上配置形成有开口的第一围堰的步骤；在通过开口而露出的第一基底上放置半导体发光部的步骤，其中以使第一密封材料与第一基底相对并使至少一个电极朝向上方的方式，将半导体发光部放置在第一基底上，上述半导体发光部包括：多个半导体层，该多个半导体层包括：具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；至少一个电极，它们向多个半导体层供给电流；及第一密封材料，其在至少一个电极的相反侧覆盖多个半导体层；在第一围堰与半导体发光部之间形成第二密封材料的步骤；以及以覆盖向上方露出的至少一个电极及第二密封材料的一部分的方式形成至少一个导电部的步骤。
根据本公开的又进一步另一个方式(According to further still anotheraspect of the present disclosure)，提供一种半导体发光元件，其特征在于，该半导体发光元件包括：多个半导体层，该多个半导体层包括具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；至少一个电极，它们形成于多个半导体层的一侧而向多个半导体层供给电流；第一密封材料，其以露出至少一个电极的方式包围多个半导体层；第二密封材料，其以露出至少一个电极并向至少一个电极的相反侧露出第一密封材料的方式包围第一密封材料；以及至少一个导电部，它们形成于至少一个电极及向至少一个电极侧露出的第二密封材料的一部分。
发明效果
对此，将在“具体实施方式”的后段进行叙述。
附图说明
图1是用于说明由晶片生产半导体发光芯片的过程的一例的图。
图2是用于说明使用半导体发光芯片而制造半导体发光元件封装体的过程的一例的图。
图3是用于说明通过分拣机(sorter)而排列到带上的半导体发光芯片的一例的。
图4是示出美国注册专利公报第6,650,044号中图示的半导体发光元件的一例的图。
图5是示出美国注册专利公报第6,650,044号中图示的半导体发光元件的制造方法的一例的图。
图6是用于说明对多个半导体发光芯片一次性地形成密封材料时的问题点的图。
图7至图12是用于说明本公开的半导体发光元件的制造方法的一例的图。
图13是用于说明在本公开的半导体发光元件的制造方法中将密封材料提供至开口且硬化的形态的例子的图。
图14是用于说明本公开的半导体发光元件的制造方法的另一例的图。
图15是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图16及图17是示出本公开的半导体发光元件的检查方法的一例的图。
图18是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图19至图21是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图22是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图23是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图24是用于说明本公开的半导体发光元件及其制造方法的又一例的图。
图25是用于说明本公开的半导体发光元件的又一例的图。
图26是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图27是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图28是用于说明本公开的半导体发光元件的制造方法的又一例的图
图29是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图30是用于说明本公开的半导体发光元件及其制造方法的又一例的图。
图31是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图32是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图33是用于说明本公开的半导体发光元件及其制造方法的又一例的图。
图34是用于说明本公开的半导体发光元件及其制造方法的又一例的图。
图35是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图36是用于说明本公开的半导体发光元件的又一例的图。
图37是用于说明将半导体发光芯片放置在形成于开口的第一密封材料上的过程的一例的图。
图38是用于说明元件移送装置识别围堰的形状或图案而校正角度及位置的一例的图。
图39是用于说明在本公开的半导体发光元件的制造方法中配置于基底的围堰的一例的图。
图40是用于说明在基底上配置围堰及第一密封材料(180)的方法的一例的图。
图41是用于说明本公开的半导体发光元件的制造方法的另一例的图。
图42是用于说明本公开的半导体发光元件的一例的图。
图43是用于说明本公开的半导体发光元件的又一例的图。
图44是用于说明本公开的半导体发光元件及其制造方法的又一例的图。
图45是用于说明形成图44中说明的导电部的过程的一例的图。
图46是用于说明本公开的半导体发光元件的制造方法的又一例的图。
图47是用于说明本公开的半导体发光元件的又一例的图。
图48及图49是示出本公开的半导体发光元件的检查方法的一例的图。
图50是用于说明将半导体发光元件从基底及围堰分离的方法的例子的图。
图51是用于说明本公开的半导体发光元件及其制造方法的又一例的图。
图52是用于说明本公开的半导体发光元件及其制造方法的又一例的图。
图53是用于说明本公开的半导体发光元件及其制造方法的又一例的图。
具体实施方式
下面，参照附图，对本公开进行详细的说明(The present disclosure will nowb e described in detail with reference to the accompanying drawing(s))。
图7至图12是用于说明本公开的半导体发光元件的制造方法的一例的图，在半导体发光元件的制造方法中，如图7所示，首先，在基底(201)上配置形成有多个开口(305)的掩模(301)。之后，如图9的(b)所示，使用识别掩模(301)的形状、图案或边界等而校正要放置元件的位置及角度的元件移送装置(501)，将半导体发光芯片(101)放置在通过各个开口(305)而露出的基底(201)上。接着，如图12所示，以掩模(301)为围堰(dam)，向各个开口(305)供给密封材料(170)。
在本例中，在基底(201)上放置半导体发光芯片(101)之前，首先在基底(201)放置掩模(301)。掩模(301)可被识别为供元件移送装置(501)校正要放置半导体发光芯片(101)的位置或角度的图案，并且用作密封材料(170)的围堰。掩模(301)及开口(305)是预先以很高的准确度精密地形成的框架(frame)，因此与使用分拣机(例：参照图2的5)而根据实时的指示来在未配置掩模(301)的基底(201)或平坦的带(13；参照图3)上排列元件的情况相比，半导体发光芯片(101)对准(alignment)的准确度高。由此，减少由对准的不准确而导致的不良情况。并且，在贴附于带(13)而将半导体发光芯片(101)提供给元件移送装置(501)时(参照图9的(a))，即便未制造为必须与所需的规格准确地一致的状态而提供，元件移送装置(501)识别半导体发光芯片(101)空出的空出位置(14；参照图9的(a))而可移送其他的半导体发光芯片(101)，并可校正半导体发光芯片(101)的歪斜的角度而放置于基底(201)。因此，在向元件移送装置(501)提供半导体发光芯片(101)时减少负担。
在本例中，作为半导体发光芯片(101)适合使用倒装芯片(flip chip)，但并不排除正装芯片(lateral chip)或垂直芯片(vertical chip)。作为倒装芯片元件，半导体发光芯片(101)包括从密封材料露出的2个电极(80、70；参照图12)。
下面，对各个过程进行详细说明。
如图8所示，在基底(201)上配置掩模(301)。如图8的(a)所示，基底(201)可以是坚硬(rigid)的金属板或非金属板，或如图8的(b)所示，可以是柔软的薄膜或带。作为金属板不作特别限定，例如，可使用Al、Cu、Ag、Cu-Al合金、Cu-Ag合金、Cu-Au合金、SUS(不锈钢)等，当然也可以使用镀覆金属的板。作为非金属板可使用塑料，可选择各种颜色或反光率。对于薄膜或带也不作限定，优选具有黏性或粘接性，并具有耐热性。例如，可使用耐热性带、蓝带(Blue tape)等，可选择各种颜色或反光率。
这样，根据本例，具有这样的优点：即便供半导体发光芯片(101)排列的基底(201)不是半导体衬底或其他昂贵的衬底也无妨。并且，掩模(301)成为半导体发光芯片(101)的排列的导件，因此无需对基底(201)追加进行图案形成工艺。并且，半导体发光芯片(101)的电极(80、70)成为直接与外部电极相接的电极或基底可用于电导通，因此无需在基底(201)上通过蒸镀或镀覆等方法而形成用于实现电连接的导电层或在去除基底(201)之后追加形成与半导体发光芯片(101)的电极(80、70)连接的电连接部等追加性及附加性工艺，因此具有在工艺及费用上非常有利的优点。
掩模(301)可以是塑料、金属或者表面被镀金的部件，在掩模(301)形成有多个开口(305)。关于掩模(301)的材质，可使用作为上述基底的材质而例示的例子，但为了保持好掩模(301)及开口(305)的形态，优选使用在某种程度上硬质的材质，并优选选择能够有效防止裂纹或裂开的材质。特别地，如后所述，从元件移送装置识别掩模(301)的图案的方面上考虑，优选为以使得掩模(301)和基底(201)的材质、颜色及反光率中的至少一个不同的方式进行选择。
在本例中，基底(201)与掩模(301)通过外力被施压而彼此相接。例如，如图8的(a)所示，能够使用夹具(401)而使基底(201)与掩模(301)接触。这样，根据本例，具有如下优点：使基底(201)与掩模(301)接触的方法简便，并且通过松开夹具(401)而能够从基底(201)去除掩模(301)，因此非常方便。当然，也可以执行使粘接物质介于基底(201)与掩模(301)之间的实施例。例如，作为粘接物质可选择导电性浆料、绝缘性浆料、聚合物粘接剂等各种物质，不作特别限定。如果使用在某一温度范围内丧失粘接力的物质，则在将基底(201)与掩模(301)分离时，可在上述温度范围中易于分离。
形成于掩模(301)的多个开口(305)作为一例而排列成多个行和列。基底(201)的上表面通过开口(305)而露出。当然，开口(305)的数量及排列方式可根据需要而适当变更。开口(305)既可按照半导体发光芯片(101)的形状而形成，也可具有与半导体发光芯片(101)不同的形状。
图9是用于说明将半导体发光芯片(101)放置于通过开口(305)而露出的基底(201)的过程的一例的图，元件移送装置(501)拾取(pick-up)固定部(13；例：带)上的各个半导体发光芯片(101)而放置在通过掩模(301)的开口(305)而露出的基底(201)上。在执行该过程之前，先执行使用元件排列装置(例：分拣机；sorter)而将多个半导体发光芯片(101)提供到带(13)上的过程，可参照作为一例而图示于图3的例子。如图9的(a)所示，当从带(13)的下方由销或棒撞击半导体发光芯片(101)时，半导体发光芯片(101)从带(13)掉落，在其瞬间元件移送装置(501)将半导体发光芯片(101)电吸附或真空吸附。如图9的(b)所示，元件移送装置(501)移动到基底(201)上，在各个开口(305)放置半导体发光芯片(101)。以2个电极(80、70)与基底(201)的上表面相对的方式放置半导体发光芯片(101)，由此2个电极(80、70)不被后述的密封材料(170)覆盖。作为元件移送装置(501)的一例，也可与芯片焊接机类似地，只要是能够识别图案或形状并校正要移送的位置或对象物的角度的装置，则与其名称无关地均可使用。
图10是用于说明半导体发光芯片的例子的图，在本例中，半导体发光芯片(101)为倒装芯片元件，包括生长衬底(10)、多个半导体层(30、40、50)、反光层(R)及2个电极(80、70)。以III族氮化物半导体发光元件为例，作为生长衬底(10)主要利用蓝宝石、SiC、Si、GaN等，生长衬底(10)最终可被去除。多个半导体层(30、40、50)包括：形成在生长衬底(10)上的缓冲层(未图示)、具有第一导电性的第一半导体层(30；例：惨杂有Si的GaN)、具有与第一导电性不同的第二导电性的第二半导体层(50；例：惨杂有Mg的GaN)及介于第一半导体层(30)与第二半导体层(50)之间并通过电子和空穴的复合而生成光的有源层(40；例：InGaN/(In)GaN多量子阱结构)。多个半导体层(30、40、50)可分别构成为多层，缓冲层可被省略。第一半导体层(30)和第二半导体层(50)可变换其位置，在III族氮化物半导体发光元件中主要由GaN构成。第一电极(80)与第一半导体层(30)电连通而供给电子。第二电极(70)与第二半导体层(50)电连通而供给空穴。
如图10的(a)所示，反光层(R)介于第二半导体层(50)与电极(70、80)之间，反光层(R)可具有包括SiO2这样的绝缘层、DBR(Distributed Bragg Reflec tor：分布布拉格反射器)或ODR(Omni-Directional Reflector：全方位反射器)的多层结构。或者，如图10的(b)所示，在第二半导体层(50)上配置金属反射膜(R)，电极(70)配置在金属反射膜(R)上，通过台面蚀刻(Mesa etching)而露出的第一半导体层(50)与其他电极(80)连通。上述的元件移送装置(501)可识别这样的电极(70、80)的形状或图案。
图11是用于说明元件移送装置识别掩模的形状或图案而校正角度及位置的一例的图，在通过分拣机(5；参照图2)而以高速排列的过程中，在带(13)上可能发生半导体发光芯片(101)空出的空出位置(14：参照图3)，可能存在角度稍微歪斜地排列的半导体发光芯片(16；参照图3)。如图9的(a)所示，元件移送装置(501)识别空出位置(14)而拾取下一个位置的半导体发光芯片(101)。元件移送装置(501)在拾取半导体发光芯片(101)时，识别半导体发光芯片(101)的电极(80、70)的图案(例：电极分离线)而可校正角度。并且，如图11所示，元件移送装置(501)识别掩模(301)的形状而校正位置或角度，将半导体发光芯片(101)准确地放置在通过开口(305)而露出的基底(201)上。为此，元件移送装置(501)可利用照相机或光学传感器等。例如，关于基底(201)和掩模(301)，以在反光率上存在差异的方式选择材质或颜色，或者对表面进行处理，元件移送装置(501)可检测掩模(301)与基底(201)的明暗之差、反光率之差或反射光之差，或者可识别开口(305)的形态。即便不识别整个开口(305)，也可以仅识别一部分，元件移送装置(501)在从借助开口(305)而形成的掩模(301)面、边缘部及点中的至少一个相隔所指示的距离或处于所指示的坐标的基底(201)上的位置处放置半导体发光芯片(101)。此外，还可设计识别掩模(301)或开口(305)的图案，以此为基准来决定要放置半导体发光芯片(101)的坐标的各种方法。在本例中，在基底(201)无特别的图案，将掩模(301)或开口(305)作为决定半导体发光芯片(101)的坐标的基准。
因此，与单纯地在平坦的基底(201)上使用分拣机(5)而以第一个配置的半导体发光芯片(101)为基准按照预先指示的间隔来排列元件的情况相比，半导体发光芯片(101)的对准(例：位置和角度)更加准确。
图12是用于说明在本公开的半导体发光元件的制造方法中以掩模为围堰向各个开口供给密封材料的方法的一例的图，如图12的(a)所示，可用分配器(601)向各个开口(305)供给密封材料(170)。与此不同地，如图12的(b)所示，可采用推开密封材料(170)而平坦化的方法。
图13是用于说明在本公开的半导体发光元件的制造方法中将密封材料供给到开口而硬化的形态的例子的图，如图13的(a)所示，通过控制用分配器(601)供给密封材料(170)的速度、量等而使密封材料(170)的上表面稍微凸出。当以这样的形态形成密封材料(170)时，有利于将来自半导体发光芯片(101)的光的分布形成为所希望的形态。并且，也可以如图13的(b)所示地形成为平坦、或者如图13的(c)所示地形成为使密封材料(170)的高度低于掩模(301)这样根据需要而进行变更。另外，如图13的(d)所示，也可以形成为在掩模(301)的外廓配置比掩模(301)更高的壁(303)，使密封材料(170)高于掩模(301)。
之后，如图13的(e)所示，当松开夹具(401；参照图8)时，掩模(301)、密封材料(170)及半导体发光芯片(101)一体地从基底(201)分离。在此，当然也可以考虑将掩模(301)、密封材料(170)及半导体发光芯片(101)的结合体直接用作元件。另外，在将基底(201)和掩模(301)通过粘接剂或其他方法来接合的情况下，可将掩模(301)、密封材料(170)、半导体发光芯片(101)及基底(201)作为一体而用作半导体元件。与此不同地，也可去除掩模(301)而分离成单独的各个元件，或将掩模(301)切断而分离成单独的元件，或将掩模(301)及基底(201)一起切断而分离成单独的元件。
根据本例的半导体发光元件的制造方法，将掩模(301)用作排列半导体发光芯片(101)的引导图案而以更加准确的位置和角度来排列半导体发光芯片(101)。因此，在后续工艺，例如，在分离成单独的元件的分离工艺(例：锯切等)中减少由半导体发光芯片(101)之间的对准的误差而导致的不良情况的发生。
并且，与在进行了在带处填充空出位置或校正歪斜的半导体发光芯片(101)的角度的追加工艺之后将掩模(301)配置在排列有半导体发光芯片(101)的带上而供给密封材料的方式相比，本例的方法无需上述追加工艺，因此效率高。
图14是用于说明本公开的半导体发光元件的制造方法的另一例的图，在本例中，如图14的(a)所示，在将半导体发光芯片(101)放置于基底(201)之前，以保形(Conformal)涂覆方法将荧光体涂覆(例：喷涂)到半导体发光芯片(101)的表面。荧光体层(180)与密封材料(170)相比体积或厚度明显小，但能够均匀地涂覆到半导体发光芯片(101)，并减少荧光体的量。作为一例，荧光体层(180)的厚度为约30um左右，密封材料(170)的厚度为100um～200um左右。
之后，在基底(201)上首先配置掩模(301)，使用可识别图案并校正位置及角度的元件移送装置(501)而在掩模(301)的各个开口(305)配置形成有荧光体层的半导体发光芯片(101)。之后，如图14的(b)所示，向开口(305)供给密封材料(170)并硬化。在此，密封材料(170)由透明材质(例：硅)构成，其不包括荧光体，单纯地为了保护而仅进行密封。之后，如图14的(c)所示，将基底(201)从掩模(301)、密封材料(170)及半导体发光芯片(101)分离。关于分离，在基底(201)为坚固的板的情况下，松开夹具(401)而进行，在基底(201)为薄膜或带的情况下，将基底(201)撕下。
图15是用于说明本公开的半导体发光元件的制造方法的又一例的图，在本例中，将如图15的(a)所示地具有多个导电部(231、233)的板用作基底(201)。基底(201)包括多个导电部(231、233)，且在多个导电部(231、233)之间包括绝缘部(235)。各个导电部(231、233)以上下露出，且平坦(flat)。导电部(231、233)是用于电导通的通道，可以构成散热通道。在这样的基底(201)中，将多个导电板(例：Al/Cu/Al)以使用绝缘粘接剂(例：环氧)等这样的绝缘材料而粘接的方式反复层叠而准备层叠体。如图15所示，将这样的层叠体切断(例：线切断方法)而形成板形状的基底(201)。根据切断的方法，基底(201)以带状长条地形成或如盘那样较宽地形成。关于导电部(231、235)的宽度、绝缘部(235)的宽度，可通过变更上述导电板及绝缘粘接剂的厚度而调整。
在将半导体发光芯片(101)放置于基底(201)之前，在半导体发光芯片(101)的表面形成荧光体层(180)。之后，在基底(201)上先配置掩模(301)，元件移送装置(501)在从借助被识别出的开口(305)而形成的掩模(301)的边缘部相隔所指示的距离的基底(201)上的位置处放置半导体发光芯片(101)。此时，识别掩模(301)的开口(305)作为决定半导体发光芯片(101)的坐标的导件是足够的，但导电部(231、235)可与掩模(301)一起对坐标的决定提供帮助。例如，元件移送装置(501)校正位置及角度，以使得半导体发光芯片(101)的电极(80、70)位于掩模(301)的边缘部与导电部(231、235)的边缘部之间，由此防止将半导体发光芯片(101)的电极(80、70)放置于绝缘部(235)，并有助于将电极(80、70)分别放置于彼此不同的导电部(231、235)。
识别开口(305)、导电部(231、233)、半导体发光芯片(101)的电极而在掩模(301)的各个开口(305)配置半导体发光芯片(101)。之后，如图15的(b)所示，向开口(305)供给密封材料(170)并进行硬化。在本例中，基底(201)能够以不与密封材料(170)及半导体发光芯片(101)分离的状态使用。能够以多个半导体发光芯片(101)及密封材料(170)构成阵列的方式切断基底(201)。或者，能够以一个半导体发光芯片(101)、密封材料(170)及基底(201)构成一个半导体发光元件的方式切断基底(201)。
图16及图17是示出本公开的半导体发光元件的检查方法的一例的图，在半导体发光元件的检查方法中，如图16的(a)所示，首先准备结合体，该结合体具备：形成有多个开口(305)的掩模(301)、位于各个开口(305)且具有电极(80、70)的半导体发光芯片(101)以及形成于各个开口(305)而以露出电极(80、70)的方式包围半导体发光芯片(101)的密封材料(170)。之后，在电极(80、70)侧的相反侧配置接收来自半导体发光芯片(101)的光的光测量器(701)。接着，向所选择的半导体发光芯片(101)的电极(80、70)施加电流而由光测量器(701)测量来自半导体发光芯片(101)的光。
在图16的(b)所示的例子中，在将基底(201)、掩模(301)、密封材料(170)及半导体发光芯片(101)结合为一体的状态下，向与半导体发光芯片(101)的电极(80、70)导通的基底(201)的导电部(231、233)施加电流而进行检查。
在将半导体发光芯片(101)及密封材料(170)的结合体作为半导体发光元件时，为了准确地进行半导体发光元件的光测量，优选为尽可能更多地接收来自半导体发光元件的光，并且在没有周边的干扰的情况下进行测量。因此，优选为，光测量器(701)不仅接收从电极(80、70)的相反侧发出的光，而且还接收从半导体发光元件的侧面方向发出的光。
在本例中，在测量光时，密封材料(170)周围的掩模(301)将来自半导体发光芯片(101)的一部分光向光测量器(701)侧反射，由掩模(301)阻断光向相邻的密封材料(170)入射。有可能会存在向电极(80、70)侧泄漏的少量的光，因此如图16的(a)所示，在电极(80、70)侧也追加地配置光测量器(705)而进行检查。在图16的(b)的情况下，探针(707)与基底(201)的导电部(231、233)接触，不会因基底(201)而向电极(80、70)侧泄漏光，因此无需追加的光测量器(705)。由此，即便不将单独的半导体发光元件放入光测量器(701)内而进行检查，也能够显著减少泄漏的光，并且在没有因周边的荧光体而导致的干扰的情况下进行测量，可与将单独的半导体发光元件完全放入光测量器(701)内而进行测量的情况几乎相同地准确地对光进行测量。并且，可移动光测量器(701)或移动由上述掩模(301)、密封材料(170)及半导体发光芯片(101)构成的结合体而进行检查，因此能够迅速地进行检查。
作为由掩模(301)、密封材料(170)及半导体发光芯片(101)构成的结合体，可使用由在图7至图15中说明的掩模(301)、密封材料(170)及半导体发光芯片(101)构成的结合体。作为光测量器(701)，可使用积分球(integrating sphere)。例如，积分球(701、705)作为在内侧具备中空部的球形的装置，是向中空部内接收光而测量其特性的装置。在积分球(701、705)突出形成有供半导体发光元件的光进入的颈部，在包括颈部的积分球的内周面涂覆有均匀地反射光的物质。积分球的类型或具体结构，可根据需要而变更。作为一例，在积分球(701、705)的外周面的一侧安装有与积分球的中空部连接而可对聚集于中空部的光的特性进行测量的光特性测量器。光特性测量器对从半导体发光元件发出的光的亮度、波长、光度、照度、光谱分布、色温、色坐标等进行测量，以对它们中的至少一个以上进行测量的方式来测量半导体发光元件的光特性。作为光特性测量器，可使用分光器(spectrometer)或光检测器(p hoto detector)。
作为与本例不同的方法，具有如下的以往的方法：在具有伸缩性、黏性的蓝带(blue tape)或者白带(white tape)的上表面贴附切割(dicing)的晶片(wafer)，通过真空吸附等方法来将带扩张而分割晶片，从而以多个半导体发光芯片的单位配置到带而进行检查。根据本例的检查方法，与上述以往的方法不同地，掩模(301)、密封材料(170)及半导体发光芯片(101)一体地形成结合体，因此能够在抓住或移送这样的结合体或移送光测量器(701)来进行检查，因此非常简便。
另外，参照图17，根据本例的半导体发光元件的检查方法，在光测量检查中，在对掩模(301)的内侧的半导体发光元件和边缘的半导体发光元件进行检查时，能够去除以往的错误。例如，可在没有掩模(301)的情况下将多个半导体发光元件贴附到带而检查，或者可将密封材料(170)整体上密封而检查各个半导体发光元件。此时，在多个半导体发光元件的排列中，在内侧沿着所测量的半导体发光元件的周围大致均匀地分布散射的结构。相反地，对于边缘的半导体发光元件而言，光的散射在周边有半导体发光元件的方向和没有半导体发光元件的方向上存在差异，其结果为，在带的内侧和边缘测量出不同的光。但是，当将内侧的半导体发光元件和边缘的半导体发光元件单独地放入积分球内而进行检查时，测量到几乎相似的光。
根据本例的半导体发光元件的检查方法，包围各个半导体发光元件的掩模(301)被用作反射器，因此在内侧与边缘不存在条件的差异，因此能够更准确地进行光测量。为了使掩模(301)更良好地发挥反射器的作用，可考虑由金属形成或涂覆反光率良好的物质。
图18是用于说明本公开的半导体发光元件的制造方法的又一例的图，在本例中半导体发光元件的制造方法包括如下过程：供给密封材料(170)并硬化，将由掩模(301)、密封材料(170)及半导体发光芯片(101)构成的结合体与基底(201)分离之后，将各个半导体发光元件从掩模(301)分离。作为分离的方法，可采用将半导体发光元件从掩模(301)取出的方法。
例如，为了从掩模(301)取出，可使用分拣机或者与此类似的装置。当用销(802)或棒来从下方撞击半导体发光元件而从掩模(301)推开半导体发光元件(101、170、180)时，可从上方通过真空吸附或者使用电气固定单元(801)抓住半导体发光元件而进行移送。在先进行图16及图17中说明的检查过程的情况下，可根据检查结果，取出半导体发光元件而同时进行分拣。由于掩模(301)与密封材料(170)之间存在接合力，因此如果用过强的力来取出，则有可能导致半导体发光元件的损伤，因此可考虑追加能够控制掩模(301)与密封材料(170)之间的接合力的结构，以便容易地从掩模(301)取出。
图19至图21是用于说明本公开的半导体发光元件的制造方法的又一例的图，在半导体发光元件的制造方法中，在基底(201)上放置形成有多个开口(305)的掩模(301)且在通过各个开口(305)而露出的基底(201)上放置半导体发光芯片(101)。在此，为了将半导体发光芯片(101)无损伤地从掩模(301)取出，使用在表面形成有接合力调节膜的掩模(301)。在此，接合力调节膜不仅包括以层(layer)的形态形成在掩模(301)的表面的情况，而且还包括稀疏地形成或单纯地使接合力调节物质以粒子的形态贴附于掩模(301)的表面的形态。之后，以覆盖半导体发光芯片(101)并与接合力调节膜相接的方式向各个开口(305)供给密封材料(170)。接着，以密封材料(170)及半导体发光芯片(101)结合的状态从掩模(301)取出。
下面，对各个过程进行详细说明。
例如，接合力调节膜(910)是形成于掩模(301)的表面的脱膜涂层(910；rel easecoating layer)。关于脱膜涂层(910)，可采用图19的(a)所示的喷射方式或涂漆方式等。可在将掩模(301)配置于基底(201)之前进行脱膜涂覆。也可与此不同地，在基底(201)配置掩模(301)之后进行脱膜涂覆，但在该情况下，在掩模(301)和基底(201)的上表面均进行脱膜涂覆。作为掩模(301)，均可使用塑料及金属，作为密封材料(170)，可使用树脂或硅等，因此脱膜涂覆物质优选为在对金属或塑料接合树脂或硅时提供脱膜性或润滑性、具有耐热性并具有电绝缘性的材质。关于这样的脱膜材料，可从销售的各种产品中选择适当的材料。作为一例，可应用喷射方式，脱膜物质可以是气雾剂(aerosol)形态。
在本例中，关于在基底(201)上提供掩模(301)及半导体发光芯片(101)的方式，将掩模(301)和半导体发光芯片(101)中的哪一个先配置在基底(201)上均无妨，但为了具备如图7至图15所示的优点，优选为，如图20的(a)所示，首先在基底(201)上配置掩模(301)之后，使用元件移送装置(501)而在通过掩模(301)的开口(305)而露出的基底(201)放置半导体发光芯片(101)。可使用在半导体发光芯片(101)的表面涂覆有荧光层(180)的元件。之后，如图20的(b)所示，通过使用分配器(601)或推开密封材料(170)的方式，在各个开口(305)形成密封材料(170)并进行硬化，然后如图20的(c)所示地将基底(201)分离。
接着，从掩模(301)取出各个半导体发光元件。为此，可采用如图18所示的方法。与此不同地，如图21所示，可使用压纹板(1005)而取出。在压纹板(1005)配置有与各个开口(305)对应的突起(1007)。如图21的(a)所示，可用突起(1007)将多个半导体发光元件一次性地推开而取出或预先在压纹板(1005)的相反侧贴上带而取出。为了不损伤半导体发光元件，突起(1007)具有适当的面，通过脱膜涂层(910)而在不施加大的力的情况下，能够以适当的力取出。另外，如图16及图17所示，在取出半导体发光元件的过程之前，可执行检查过程。虽然脱膜涂层(910)与密封材料(170)之间的接合力比掩模(301)与密封材料(170)之间的接合力小，但脱膜涂层(910)与密封材料(170)之间的接合力足以在上述检查过程中保持接合。
如图21的(b)所示，在应用图16中说明的基底(201)的情况下，代替通过夹具(401)而使掩模(301)与基底(201)接触的方式，可进行粘接或焊接。此时，基底(201)包括多个导电部(231、235)和介于多个导电部之间的绝缘部(235)，多个导电部(231、233)以上下露出，各个半导体发光芯片(101)的2个电极(80、70)分别接合到彼此不同的导电部(231、233)。在该情况下，在从掩模(301)取出半导体发光元件的过程中，能够以将密封材料(170)、半导体发光芯片(101)及基底(201)结合的状态从掩模(301)取出。
重新参照图6，在切断(sawing)密封材料(17)的情况下，通过刀具(31)而切断的密封材料(17)的切面因刀具(31)而被裂开，从而存在光提取效率下降的问题。另外，如果排列在带(例：图3的13)上的半导体发光芯片(101)的排列稍微歪斜，则在通过刀具(31)而切断时在多个半导体发光元件中发生不良情况。
在图19至图21中所示的例子中，通过接合力调节膜或脱膜涂层(910)而从掩模(301)无损伤地取出密封材料(170)，因此密封材料(170)的表面并不是在锯切工艺中因刀具而裂开的面，防止因裂开而导致光提取效率下降的情况。并且，作为对准半导体发光芯片(101)的导件而使用掩模(301)，由此提高对准的准确度，因此减少由对准的错误而导致的不良情况。
图22是用于说明本公开的半导体发光元件的制造方法的又一例的图，半导体发光元件的形状根据掩模(301)的开口(305)的形状而形成。在俯视图上观察时，掩模(301)的开口(305)为四边形(参照图22的(a))、三角形(参照图22的(c))等多边形，但可变更为圆形(参照图22的(b))、椭圆形等，密封材料(170)在俯视图上的形状也形成为四边形、三角形等多边形或圆形、椭圆形等。当以这样的方式变更形状时，从半导体发光元件发出的光的方向和量可根据密封材料(170)的形状而发生改变。
图23是用于说明本公开的半导体发光元件的制造方法的又一例的图，半导体发光元件的形状根据掩模(301)的开口(305)的形状而形成。在截面图上观察时，掩模(301)的开口(305)形成为具有倾斜面的形状或梯形形状(参照图23的(a))或形成为凹陷的或凸出的曲面(参照图23的(b)、图23的(c))。由此，密封材料(170)的截面的形状也具有梯形或凸出的曲面或凹陷的曲面。由此，密封材料(170)可根据所需的规格而形成为透镜形态，有利于获得所希望的光的分布。在图23的(a)中，可将梯形中的长边设为电极(80、70)侧或其相反侧。在图23的(b)的情况下，关于电极(80、70)侧的相反侧的密封材料(170)形状，可控制分配密封材料(170)的过程而形成为凸出或凹陷的形状。在图23的(b)及图23的(c)中，密封材料(170)具有弹性，因此可从形成有脱膜涂层(910)的掩模(301)取出。
图24是用于说明本公开的半导体发光元件及其制造方法的又一例的图，首先，如图24的(a)所示，准备形成有脱膜涂层(910)的掩模(301)，并进行对准以使反射膜(251)介于基底(201)与掩模(301)之间。反射膜(251)是形成有与掩模(301)的开口(305)对应且面积更小的开口(255)，并具有反光性的薄膜。之后，使用元件移送装置(501)而将半导体发光芯片(101)放置于通过反射膜(251)的开口(255)而露出的基底(201)，并形成密封材料(170)。此时，反射膜(251)接合到密封材料(170)(参照图24的(b))。接着，如图24的(c)所示，去除基底(201)并检查，从掩模(301)取出各个半导体发光元件。反射膜(251)在电极(80、70)侧露出电极(80、70)且覆盖密封材料(170)而反射光。与本例不同地，在制造为基底(201)与密封材料(170)及半导体发光芯片(101)一体地结合的类型的情况下，也可考虑将反射层图案形成在基底(201)表面。
图25是用于说明本公开的半导体发光元件的又一例的图，半导体发光元件包括半导体发光芯片(101)、密封材料(170)及金属接合部(302)。半导体发光芯片(101)包括多个半导体层(30、40、50)及向多个半导体层(30、40、50)传递电流的电极(80、70)。多个半导体层(30、40、50)包括：具有第一导电性的第一半导体层(30)、具有与第一导电性不同的第二导电性的第二半导体层(50)以及介于第一半导体层(30)与第二半导体层(50)之间并通过电子和空穴的复合而生成光的有源层(40)。密封材料(170)以露出电极(80、70)的方式包围半导体发光芯片(101)。金属接合部(302)与半导体发光芯片(101)分开而固定到密封材料(170)，并具有向露出电极(80、70)的方向露出的下表面(304)。电极(80、70)的露出面、电极(80、70)周边的密封材料(170)的下表面(171)及金属接合部(302)的下表面(304)连成面(surface)，以使得电极(80、70)的露出面及金属接合部(302)的下表面(304)一起相接到外部。由此，与仅通过电极(80、70)而与外部接合的情况相比，通过金属接合部(302)而提高接合力。
半导体发光芯片(101)可使用图10所示的倒装芯片，2个电极(80、70)分别从密封材料(170)露出。与此不同地，关于半导体发光芯片(101)，只要是垂直芯片等可使得电极从密封材料(170)露出的芯片均能应用，但对于倒装芯片更为有效。半导体发光芯片(101)可包括露出2个电极(80、70)并包围多个半导体层(30、40、50)的荧光层(180)，作为荧光层(180)，可应用图14的(a)中说明的例子。密封材料(170)包围荧光层(180)，可使用上述的例子。密封材料(170)包括露出2个电极(80、70)的下表面(171)、2个电极(80、70)的相反侧的上表面及将下表面和上表面连接的侧面。
如上所述，电极(80、70)的露出面、电极(80、70)周边的密封材料(170)的下表面(171)及金属接合部(302)的下表面(304)连成面是指，如图25的(a)所示，优选为没有凹凸，以电极(80、70)和金属接合部(302)的下表面(304)一起相接到外部的面或次黏着基台的程度平滑(smooth)或者光滑地相连的意思。在本公开中，不排除金属接合部(302)的下表面(304)与密封材料(170)的下表面(171)稍微具有阶梯差的例子，但在与外部的面或次黏着基台接合时优选是没有阶梯差或凹凸的图25所示的例子。由此，优选为，金属接合部(302)以密封材料(170)的上表面的顶点为基准，至电极(80、70)的露出面及金属接合部(302)的下表面(304)为止的距离实质上相同，或电极(80、70)的露出面、密封材料(170)的下表面(171)及金属接合部(302)的下表面(304)形成得平坦(flat)。另外，也可以考虑在密封材料(170)的下表面(171)配置反射层等其他层的情况，在该情况下，电极(80、70)的露出面、电极(80、70)周边的反射层等其他层的面及金属接合部(302)的下表面(304)会连成面。
如图25的(b)所示，图25的(a)所示的半导体发光元件可安装在PCB这样的次黏着基台(1500)。此时，半导体发光芯片(101)的2个电极(80、70)及金属接合部(302)分别接合到形成于次黏着基台(1500)的表面的金属焊盘(1511、1513、1515、1517)。在本公开中，不排除代替金属接合部(302)而使用非金属接合部(例：塑料)的情况，但在次黏着基台(1500)或外部配置有金属焊盘(1511、1513、1515、1517)的情况下，如果同样使用金属接合部(302)，则有利于提高接合力。在图25的(b)中，可使粘接剂介于次黏着基台(1500)的金属焊盘(1511、1513、1515、1517)与半导体发光芯片(101)的2个电极(80、70)及金属接合部(302)之间，也可以采用不用粘接剂而进行焊接的方法。
另外，如图25的(c)所示，也可以是板(201)接合到电极(80、70)的实施例。板(201)包括第一导电部(231)、第二导电部(233)及介于第一导电部(231)与第二导电部(233)之间的绝缘部(235)，第一导电部(231)、绝缘部(235)及第二导电部(233)反复形成，第一导电部(231)及第二导电部(233)以上下露出而构成电导通及散热通道。如图25的(c)所示，优选为，半导体发光芯片(101)的2个电极(80、70)分别接合到第一导电部(231)及第二导电部(233)，2个电极(80、70)的电极分离线约对应绝缘部(235)。另外，金属接合部(302)在其他第一导电部(231)及第二导电部(233)构成金属-金属之间的接合。与此不同地，当然也可以是金属接合部(302)接合到其他绝缘部(235)的情况。可将这样的半导体发光芯片(101)、密封材料(170)、金属接合部(302)及板(201)的结合体视为半导体发光元件。
金属接合部(302)可具有沿着密封材料(170)的侧面的周围形成的环形状。在该情况下，可调节分别与2个电极(80、70)接合的第一导电部(231)及第二导电部(233)的长度及/或宽度而使其不与金属接合部(302)相接，或可使用绝缘性粘接剂而将金属接合部(302)接合到板(201)，以免通过图25的(c)所示的金属接合部(302)而导致2个电极(80、70)发生短路。作为与此不同的例子，也可以是金属接合部(302)包括固定于密封材料(170)的侧面的第一金属部及与第一金属部分开而固定到密封材料(170)的侧面的第二金属部的实施例。
图26是用于说明本公开的半导体发光元件的制造方法的又一例的图，是图25的(a)所示的半导体发光元件的制造方法的一例。首先，在基底(201)上配置形成有开口(305)的围堰(301)，且在通过开口(305)而露出的基底(201)上配置半导体发光芯片(101)。例如，如图26的(a)所示，首先在基底(201)配置形成有开口(305)的围堰(301)之后，如图26的(b)所示，在通过开口(305)而露出的基底(201)上放置半导体发光芯片(101)。当然，与此不同地，也可以是首先将半导体发光芯片(101)放置于基底(201)后配置围堰(301)的方法。
接着，如图26的(b)所示，向开口(305)供给密封材料(170)。接着，优选为，在围堰的厚度中沿着中央而切断。作为切断的方法，可采用利用刀具(31)而从围堰(301)的上表面至下表面为止切断整体的方法。或者可采用如下方法：利用刀具(31)或其他划片装置(例：激光划片装置)而将围堰(301)切断或划片至一定深度之后，将剩余部分破断的方法(scribing and breaking)。在本例中，并不是锯切(sawing)密封材料(170)，因此防止密封材料(170)因刀具(31)而裂开来导致光提取效率下降。此时，也有可能基底(201)与围堰(301)一起被切断，也可采用利用刀具(31)而切断至基底(201)的一部分为止之后撕下基底(201)的方法。由此，如图26的(c)所示，制造出具有半导体发光芯片(101)、密封材料(170)及切断的围堰(302)的半导体发光元件。在此，作为围堰(301)可使用金属、非金属或在表面金属镀敷的材质，在使用金属的情况下，切断的围堰(302)成为图25中说明的金属接合部(302)。
图27是用于说明本公开的半导体发光元件的制造方法的又一例的图，是图25的(c)所示的半导体发光元件的制造方法的一例。
首先，在基底(201)上配置形成有开口(305)的围堰(301)，且在通过开口(305)而露出的基底(201)上配置半导体发光芯片(101)。例如，如图27的(a)所示，首先在基底(201)配置形成有开口(305)的围堰(301)之后，如图27的(b)所示，在通过开口(305)而露出的基底(201)上放置半导体发光芯片(101)。当然，与此不同地，也可以采用首先将半导体发光芯片(101)放置于基底(201)之后配置围堰(301)的方法。
基底(201)包括第一导电部(231)、第二导电部(233)及介于它们之间的绝缘部(235)。半导体发光芯片(101)的2个电极(80、70)分别接合到第一导电部(231)及第二导电部(233)。此时，在围堰(301)为金属材质的情况下，优选为，调节分别接合有2个电极(80、70)的第一导电部(231)及第二导电部(233)的长度或宽度，避免与金属材质的围堰(301)相接。或者，也可以使绝缘性粘接剂介于金属材质的围堰(301)与分别接合有2个电极(80、70)的第一导电部(231)及第二导电部(233)之间。与此不同地，在围堰(301)为非金属材质的情况下，接合有2个电极(80、70)的第一导电部(231)及第二导电部(233)与围堰(301)相接也无妨。
接着，如图27的(b)所示，向开口(305)供给密封材料(170)。接着，对围堰(301)进行切断。此时，与围堰(301)一起切断基底(201)，作为切断的方法，可采用利用刀具(31)而从围堰(301)的上表面至基底(201)的下表面为止切断整体的方法。或者可采用如下方法：利用刀具(31)或其他划片装置切断或划片至围堰(301)及基底(201)的一部分为止之后将剩余部分破断的方法(scribing and brea king)。由此，如图27的(c)所示，制造出具有半导体发光芯片(101)、密封材料(170)、金属接合部(302；切断的围堰)及基底(201)的半导体发光元件。
图28是用于说明本公开的半导体发光元件的制造方法的又一例的图，例如，如图28的(a)所示，在粘接带或黏合带(例：蓝带)、塑料板或金属板这样的基底(201)配置图7至图17中说明的掩模(301；围堰)之后，使用上述的元件移送装置(501)而在通过多个开口(305)而露出的基底(201)分别放置半导体发光芯片(101)。当然可以先将半导体发光芯片(101)放置在基底(201)上、配置掩模(301)之后供给密封材料(170)，但为了具备图7至图17中说明的优点，优选为先配置掩模(301)。
之后，通过分配或推开的方式向各个开口(305)提供密封材料(170)并进行硬化。接着，去除基底(201)，对由半导体发光芯片(101)、密封材料(170)及掩模(301)构成的结合体执行图16及图17中说明的检查过程。之后，在上述结合体重新粘接基底(201)或使用夹具而使它们彼此相接。或与此不同地，可在切割带这样的部件上贴附上述结合体。接着，如图28的(a)所示，切断掩模(301)。作为切断的方法，可采用图26中说明的方法。在使用金属掩模的情况下，如图28的(b)所示，切断的掩模成为金属接合部(302)。此时，基底(201)也有可能一起被切断，但使基底(201)不完全被切断，而是将掩模(301)完全切断而分离成单独的元件，然后如图28的(b)所示，将基底(201)撕下，则分离成单独的半导体发光元件。此时，也可以在基底(201)的相反侧追加地贴上带而使单独的半导体发光元件不被分散。
另外，参照图28的(c)，也可与图28的(a)所示的例子不同地，可从由半导体发光芯片(101)、密封材料(170)及掩模(301)构成的结合体先去除基底(201)之后切断掩模(301)。去除基底(201)，将UV-tape这样的部件粘贴到由半导体发光芯片(101)、密封材料(170)及掩模(301)构成的结合体之后可进行切断。在切断掩模(301)之后，各个半导体发光元件仍粘在UV-tape而不被散开，因此可防止在按照特性的分类(Rank-sorting)及包装步骤等中存在麻烦。并且，UV-tape在照射到紫外线(UV)之后其粘接力消失，因此可容易地将各个半导体发光元件从UV-tape分离。
图29是用于说明本公开的半导体发光元件的制造方法的又一例的图，例如，如图29的(a)所示，在重复了第一导电部(231)、绝缘部(235)及第二导电部(233)而成的基底(201)上配置图7至图17中说明的掩模(301；围堰)之后，使用上述的元件移送装置(501)而在通过多个开口(305)而露出的基底(201)分别放置半导体发光芯片(101)。之后，通过分配或推入的方式向各个开口(305)提供密封材料(170)并进行硬化。接着，对由半导体发光芯片(101)、密封材料(170)、掩模(301)及基底(201)构成的结合体执行图16及图17中说明的检查过程。之后，接着，如图29的(a)所示，在基底(201)的下表面粘贴带(208)，或如图29的(b)所示，不粘贴带而沿着开口(305)的周围切断掩模(301)及基底(201)。作为切断的方法，可采用图27中说明的方法。当使用金属掩模(301)时，切断的掩模成为金属接合部(302)。由此，将由半导体发光芯片(101)、密封材料(170)、金属接合部(302)及切断的基底(201)构成的单独的半导体发光元件分离。
图30是用于说明本公开的半导体发光元件及其制造方法的又一例的图，首先，如图30的(a)所示，在基底(201)上配置形成有开口(305)的围堰(301)。在围堰(301)的开口(305)的周边形成有切断用槽(303)。切断用槽(303)优选为从围堰(301)的上表面形成为一定的深度，并以包围开口(305)的方式形成。关于切断用槽(303)，可通过用框架印出的方法或挤压成型的方法等，以在围堰(301)形成切断用槽(303)。接着，如图30的(b)所示，在通过开口(305)而露出的基底(201)上放置半导体发光芯片(101)并供给密封材料(170)。当然，也可以将半导体发光芯片(101)先放置在基底(201)、配置围堰(301)之后供给密封材料(170)。
接着，沿着切断用槽(303)而切断围堰(301)。作为切断的方法，可采用沿着切断用槽(303)而破断(breaking)的方法、将刀具(31)放入切断用槽(303)而切断围堰(301)的方法或者利用刀具(31)或其他划片装置将切断用槽(303)的围堰(301)的一部分切断或划片至一定的深度之后，将剩余部分破断的方法(scribing and breaking)。
在本例中，在作为围堰(301)的切断的方法而包括破断方法的情况下，已以正确的间隔形成有切断用槽(303)，并沿着切断用槽(303)而切断，因此具有将半导体发光元件的尺寸形成为固定尺寸的优点。并且，在切断从围堰(301)的下表面至上表面为止的整个高度或厚度的情况下，在切断的过程中会发生很多由外力引起的应力或压力，因此存在将元件损伤的危险，但通过切断用槽，这样的应力或压力得到减少，因此减少损伤或破损的危险。并且，在破断时缩短时间。其结果为，提高切断工艺的效率及减少不良情况。
例如，切断用槽(303)部分的剩余的围堰的高度可为约200μm以下，但可根据围堰(301)的整个高度，切断用槽(303)的深度或切断用槽(303)部分的剩余的围堰的高度也发生变化。对于这样的切断用槽的尺寸不作特别限定，当然可以随着半导体发光元件或围堰(301)等的形态或尺寸的变更而发生变化。可以在具有基底(201)的状态下切断或先去除基底(201)而进行切断。作为切断的方法而包括刀具(31)的情况下，通过切断用槽(303)而缩短切断的时间，切断用槽(303)可成为刀具(31)的对准的基准，在切断过程中也起到对刀具(31)进行引导的功能。由此，提高切断工艺的效率及减少不良情况。
接着，如图30的(c)所示，去除基底(201)而分离成由半导体发光芯片(101)、密封材料(170)及切断的围堰(302)构成的半导体发光元件。在此，在使用金属围堰(301)的情况下，切断的围堰(302)成为图25中说明的金属接合部(302)。因切断用槽(303)，金属接合部(302)的电极(80、70)侧比电极(80、70)的相反侧更厚。由此，确保金属接合部(302)的下表面(304)的面积而有利于提高接合力。
图31是用于说明本公开的半导体发光元件的制造方法的又一例的图，首先，如图31的(a)所示，在基底(201)上配置形成有开口(305)的围堰(301)，且在通过开口(305)而露出的基底(201)上配置半导体发光芯片(101)。基底(201)包括第一导电部(231)、第二导电部(233)及介于它们之间的绝缘部(235)。在围堰(301)的开口(305)周边，优选在开口(305)周围以环形状形成有切断用槽(303)。之后，以覆盖半导体发光芯片(101)的方式向开口(305)供给密封材料(170)。当然也可将半导体发光芯片(101)先放置于基底(201)、配置围堰(301)之后供给密封材料(170)。
接着，如图31的(c)所示，沿着切断用槽(303)而将围堰(301)及基底(201)一起切断而分离成由半导体发光芯片(101)、密封材料(170)、切断的围堰(302)及切断的基底(201)构成的半导体发光元件。作为切断的方法，可采用图30中说明的方法。使用刀具(31)，沿着切断用槽(303)而将围堰(301)及基底(201)一起切断。或者也可采用如下方法：用刀具(31)或其他划片装置而切断或划片切断用槽(303)部分的从围堰(301)至基底(201)的一部分为止之后，将剩余部分破断的方法。或者也可使用沿着切断用槽(303)而破断的方法。在使用金属围堰(301)的情况下，切断的围堰(302)成为图25中说明的金属接合部(302)。金属接合部(302)接合到基底的导电部(231、233)或接合到绝缘部(235)。
图32是用于说明本公开的半导体发光元件的制造方法的又一例的图，首先，如图32的(a)所示，在粘接带或黏合带(例：蓝带)、塑料板或者金属板这样的基底(201)配置图7至图17中说明的掩模(301；围堰)。在开口(305)和开口(305)之间的掩模(301)形成有切断用槽(303)。切断用槽(303)优选形成为环形状，以包围开口(305)。
之后，使用上述的元件移送装置(501)而在通过多个开口(305)而露出的基底(201)上分别放置半导体发光芯片(101)。虽然也可以将半导体发光芯片(101)先放置在基底(201)上、配置掩模(301)之后供给密封材料(170)，但为了具备在图7至图17中说明的优点，优选为先配置掩模(301)。
接着，通过分配或推开的方式向各个开口(305)提供密封材料(170)并进行硬化。接着，对由半导体发光芯片(101)、密封材料(170)、掩模(301)及基底(201)构成的结合体执行图16及图17中说明的检查过程。
之后，如图32的(b)所示，沿着切断用槽(303)而切断掩模(301)。在分离基底(201)的情况下，作为切断的方法，可采用图30中说明的方法。由此，制造出由半导体发光芯片(101)、密封材料(170)及金属接合部(302；切断的掩模)构成的半导体发光元件。在基底(201)为半导体发光元件的一部分的情况下，例如，在基底(201)为第一导电部(231)、绝缘部(235)及第二导电部(233)连续而成的板的情况下，将掩模(301)和基底(201)一起切断，作为切断的方法，可采用图31中说明的方法。由此，制造出由半导体发光芯片(101)、密封材料(170)金属接合部(302；切断的掩模)及切断的基底(201)构成的半导体发光元件。
图33是用于说明本公开的半导体发光元件及其制造方法的又一例的图，半导体发光元件的形状根据围堰(301)或掩模(301)的开口(305)的形状而形成。在截面图上观察时，掩模(301)的开口(305)可形成为具有倾斜面的形状或梯形(参照图33的(a))、凹陷的或凸出的曲面(参照图33的(c)、图33的(d))。由此，与密封材料(170)相接的金属接合部(302)也具有倾斜面、凸出的曲面或凹陷的曲面。由此，密封材料(170)根据所需的规格而形成为透镜形态，有助于获得所希望的光分布。在如图33的(b)所示的例子的情况下，在掩模(301)的外侧配置引导壁(311)，使形成的密封材料(170)高于掩模(301)，然后沿着形成于掩模(301)的切断用槽(303)而将掩模(301)及基底(201)一起切断。
图34是用于说明本公开的半导体发光元件及其制造方法的又一例的图，半导体发光元件的形状按照掩模(301)的开口(305)的形状而形成。在俯视图上观察时，掩模(301)的开口(305)可变更为四边形(参照图34的(a))、三角形(参照图34的(b))等多边形或圆形(未图示)、椭圆形(未图示)等。
在图34的(a)的情况下，在开口(305)之间的掩模(301)形成通道(331)，从而开口(305)彼此连通，密封材料(170)填充开口(305)及上述通道(331)。当沿着切断用槽(303)而切断掩模(301)时，形成具有金属接合部(302a、302b)的半导体发光元件，此时，如图34的(a)所示，因上述通道(331)而金属接合部(302)并不是一个环形状，而是由彼此分开而分别固定到密封材料(170)的第一金属部(302a)及第二金属部(302b)构成。这样的金属接合部(302a、302b)分别与图25的(c)所示的板(201)的彼此不同的导电部(231、233)相接，第一金属部(302a)及第二金属部(302b)不会同时与分别与半导体发光芯片(101)的2个电极(80、70)相接的第一导电部(231)及第二导电部(233)相接，由此防止电短路。在图34的(b)的情况下，金属接合部(302)的高度低于密封材料(170)的高度，由此露出密封材料(170)的一部分侧面。
图35是用于说明本公开的半导体发光元件的制造方法的又一例的图，首先，在基底(201)上配置形成有开口(305)的围堰(301)，且在通过开口(305)而露出的基底(201)上配置第一密封材料(180)。接着，将半导体发光芯片(101)放置在第一密封材料(180)上。半导体发光芯片(101)包括多个半导体层(30、40、50)和向多个半导体层(30、40、50)供给电流的至少一个电极(80、70)(参照图36)，上述多个半导体层(30、40、50)包括：具有第一导电性的第一半导体层(30)、具有与第一导电性不同的第二导电性的第二半导体层(50)及介于第一半导体层(30)与第二半导体层(50)之间而通过电子和空穴的复合来生成光的有源层(40)。以使至少一个电极(80、70)向上露出并使至少一个电极(80、70)的相反侧的多个半导体层(30、40、50)接触到第一密封材料(180)的方式，将半导体发光芯片(101)放置在第一密封材料(180)。
在本例中，半导体发光芯片(101)为倒装芯片(flip chip)，至少一个电极(80、70)在多个半导体层(30、40、50)的一侧包括与第一半导体层(30)电连通的第一电极(80)及与第二半导体层(50)电连通的第二电极(70)。在将半导体发光芯片(101)放置在第一密封材料(180)的过程中，放置成，以多个半导体层(30、40、50)为基准，在第一密封材料(180)的相反侧使第一电极(80)及第二电极(70)向上露出，使第一电极(80)及第二电极(70)的相反侧的多个半导体层(30、40、50)与第一密封材料(180)接触。第一密封材料(180)包含荧光体，在将半导体发光芯片(101)放置在第一密封材料(180)之前可追加将第一密封材料(180)软固化(soft curing)的过程。
例如，如图35的(a)所示，在基底(201)上配置掩模或围堰(301)之后，如图35的(b)所示，向围堰(301)的开口(305)提供第一密封材料(180)。在此，基底(201)及围堰(301)作为单独的部件而被分离或接合，但与此不同地，也可以是基底(201)和围堰(301)构成一个框架(frame)的底部和壁。并且，与本例不同地，也可以是在基底(201)上先形成第一密封材料(180)，将围堰(301)放置在第一密封材料(180)上，使第一密封材料(180)进入围堰(301)的开口(305)的实施例。并且，在图35中，在围堰(301)形成有多个开口(305)，但与本例不同地，也可以使用具有一个开口(305)的围堰(301)。并且，在本例中，作为半导体发光芯片(101)而适合使用倒装芯片(flip chip)，但并不排除正装芯片(lateral chip)或垂直芯片(vertical chip)
作为在通过开口(305)而露出的基底(201)上形成第一密封材料(180)的方法的一例，通过分配、印刷等方法而向各个开口(305)供给第一密封材料(180)。第一密封材料(180)可包含荧光体。可根据需要而调节第一密封材料(180)的高度或厚度。在本例中，第一密封材料(180)的高度低于开口(305)的高度。
在第一密封材料(180)放置半导体发光芯片(101)的过程中，多个半导体层(30、40、50)的至少一部分会被埋入于第一密封材料(180)。第一密封材料(180)在电极(80、70)的相反侧覆盖多个半导体层(30、40、50)。如图35的(c)所示，第一密封材料(180)覆盖多个半导体层(30、40、50)的侧面的一部分，而露出多个半导体层(30、40、50)的侧面的剩余部分。与此不同地，也可以是通过第一密封材料(180)而覆盖多个半导体层(30、40、50)的整个侧面。并且，与此不同地，也可以是多个半导体层(30、40、50)不埋入于第一密封材料(180)而仅仅接触的实施例。
之后，将包括半导体发光芯片(101)及第一密封材料(180)的半导体发光元件从基底(201)及围堰(301)分离而制造半导体发光元件。
根据本例，优选为，包含荧光体的第一密封材料(180)薄薄地形成在半导体发光芯片(101)的表面，由此半导体发光元件形成为几乎晶片级(chip scale)。并且，可调节形成于开口(305)的第一密封材料(180)的高度而仅使用所需的量，因此有利于在射出来自半导体发光芯片(101)的大部分的光的衬底侧以均匀的厚度和高度形成包含荧光体的第一密封材料(180)，防止第一密封材料(180)流入第一电极(80)及第二电极(70)侧。并且，第一密封材料(180)具有接合力，因此便于放置半导体发光芯片(101)。
图36是用于说明本公开的半导体发光元件的一例的图，半导体发光元件包括半导体发光芯片(101)和第一密封材料(180)。半导体发光芯片包括多个半导体层(30、40、50)及形成于多个半导体层(30、40、50)的一侧而向多个半导体层(30、40、50)供给电流的至少一个电极(80、70)。第一密封材料(180)在至少一个电极(80、70)的相反侧覆盖多个半导体层(30、40、50)，以使得以多个半导体层(30、40、50)为基准，至少一个电极(80、70)侧与至少一个电极(80、70)的相反侧之间的多个半导体层(30、40、50)的一部分侧面露出。如图36所示，第一密封材料(180)覆盖多个半导体层(30、40、50)的一部分侧面，使多个半导体层(30、40、50)的剩余侧面露出。
在本例中，半导体发光芯片(101)为倒装芯片元件，包括生长衬底(10)、多个半导体层(30、40、50)、反光层(R)及电极(80、70)。以III族氮化物半导体发光元件为例，作为生长衬底(10)，主要使用蓝宝石、SiC、Si、GaN等，生长衬底(10)最终可被去除。多个半导体层(30、40、50)包括：形成在生长衬底(10)上的缓冲层(未图示)、具有第一导电性的第一半导体层(30；例：惨杂有Si的GaN)、具有与第一导电性不同的第二导电性的第二半导体层(50；例：惨杂有Mg的GaN)及介于第一半导体层(30)与第二半导体层(50)之间并通过电子和空穴的复合而生成光的有源层(40；例：InGaN/(In)GaN多量子阱结构)。多个半导体层(30、40、50)分别构成为多层，缓冲层可被省略。第一半导体层(30)和第二半导体层(50)可变换其位置，在III族氮化物半导体发光元件中，主要由GaN构成。第一电极(80)通过电连接器(81)而与第一半导体层(30)电连通，从而供给电子。第二电极(70)通过电连接器(71)而与第二半导体层(50)电连通，从而供给空穴。反光层(R)介于第二半导体层(50)与电极(70、80)之间，反光层(R)可构成为包括S iO2这样的绝缘层、DBR(Distributed Bragg Reflector)或ODR(Omni-Directional R eflector)的多层结构。
第一密封材料(180)可包含荧光体，根据由半导体发光芯片(101)发出的光和从半导体发光元件要获得的光的特性而选择荧光体的种类。例如，作为使用单芯片的方法，在蓝色LED芯片(例：GaN芯片或InGaN芯片)或NUV(近紫外线)LED芯片上涂覆荧光层而获得白色的方法因封装工艺简单，能够减少电力消耗，因此最为广泛地得到利用。作为一例，通过使用从蓝色LED发出的蓝色光和利用其一部分光而激发Y3Al5O12：Ce3+(YAG：Ce)荧光材料来获得的黄色光，从而制造发出白色的白色LED。作为另一例，构成为将近紫外线LED和将其近紫外线转换成蓝色、绿色及红色的荧光材料组合而放出与太阳光的光分布类似的光。
图37是用于说明将半导体发光芯片放置在形成于开口的第一密封材料的过程的一例的图，元件移送装置(501)拾取(pick-up)固定部(13；例：带)上的各个半导体发光芯片(101)而优选放置在软固化的第一密封材料(180)上。在进行该过程之前，首先进行使用元件排列装置(例：分拣机；sorter)而将多个半导体发光芯片(101)提供至带(13)上的过程，作为一例，可参照图3所示的例子。如图37的(a)所示，当在带(13)的下方由销或棒撞击半导体发光芯片(101)时，半导体发光芯片(101)从带(13)掉落，在其瞬间元件移送装置(501)将半导体发光芯片(101)电吸附或真空吸附。
如图37的(b)所示，元件移送装置(501)移动至基底(201)上而在形成于各个开口(305)的第一密封材料(180)上放置半导体发光芯片(101)。在半导体发光芯片(101)中，电极(80、70)朝向上方，电极(80、70)的相反侧的多个半导体层(30、40、50)与第一密封材料(180)接触或一部分被埋入于第一密封材料(180)，由此，多个半导体层(30、40、50)的一部分侧面从第一密封材料(180)露出。在多个半导体层(30、40、50)被埋入于第一密封材料(180)的情况下，荧光体调节分散的第一密封材料(180)的材质、软固化的程度、元件移送装置(501)的动作等而调节多个半导体层(30、40、50)被埋入于第一密封材料(180)的深度。例如，多个半导体层(30、40、50)既可以全部被埋入于第一密封材料(180)，也可以仅埋入到衬底(10)的表面为止，在考虑色温的均匀性时，可考虑埋入到衬底(10)的表面为止的方法。
掩模(301)及开口(305)是预先以很高的准确度精密地形成的框架(frame)，因此与使用分拣机(例：参照图2的5)而根据实时的指示来在未配置掩模(301)的基底(201)或平坦的带(13；参照图3)上排列元件的情况相比，半导体发光芯片(101)对准(alignment)的准确度高。由此，减少由对准的不准确而导致的不良情况。并且，在贴附于带(13)而将半导体发光芯片(101)提供给元件移送装置(501)时(参照图37的(a))，即便未制造为与所需的规格必须准确地一致的状态而提供，元件移送装置(501)可识别半导体发光芯片(101)空出的空出位置(14；参照图37的(a))而移送其他的半导体发光芯片(101)，并校正半导体发光芯片(101)的歪斜的角度而放置于基底(201)。因此，在向元件移送装置(501)提供半导体发光芯片(101)时减少负担。
作为元件移送装置(501)的一例，只要是与芯片焊接机类似地，识别图案或形状而能够校正要移送的位置或对象物的角度的装置，则与其名称无关而可使用。
图38是用于说明元件移送装置识别围堰的形状或图案而校正角度及位置的一例的图，在通过分拣机(5；参照图2)而以高速排列的过程中，在带(13)上可能发生半导体发光芯片(101)空出的空出位置(14：参照图3)，可能存在以角度稍微歪斜的方式排列的半导体发光芯片(16；参照图3)。如图37的(a)所示，元件移送装置(501)可识别空出位置(14)而拾取下一个位置的半导体发光芯片(101)。元件移送装置(501)在拾取半导体发光芯片(101)时，识别半导体发光芯片(101)的电极(80、70)的图案(例：电极分离线)而校正角度。并且，如图38所示，元件移送装置(501)识别围堰(301)的形状而校正位置或角度，将半导体发光芯片(101)准确地放置在形成于开口(305)的第一密封材料(180)上。为此，元件移送装置(501)可利用照相机或光学传感器等。例如，元件移送装置(501)检测围堰(301)与第一密封材料(180)之间的明暗之差、反光率之差或者反射光之差或识别开口(305)的形态。即便不识别整个开口(305)，也可以仅识别一部分，元件移送装置(501)在从借助开口(305)而形成的围堰(301)的面、边缘部及点中的至少一个相隔所指示的距离或处于所指示的坐标的位置处放置半导体发光芯片(101)。此外，还可设计识别围堰(301)或开口(305)的图案，以此为基准来决定要放置半导体发光芯片(101)的坐标的各种方法。在本例中，在基底(201)无特别的图案，将围堰(301)或开口(305)作为决定半导体发光芯片(101)的坐标的基准。
因此，与单纯地在平坦的基底(201)上使用分拣机(5)而以第一个配置的半导体发光芯片(101)为基准按照预先指示的间隔来排列元件的情况相比，半导体发光芯片(101)的对准(例：位置和角度)更加准确。
图39是用于说明本公开的半导体发光元件的制造方法中配置于基底的围堰的一例的图，可以在基底(201)上配置形成有多个开口(305)的掩模或围堰(301)。基底(201)可以是坚硬(rigid)的金属板或非金属板，或柔软的薄膜或带。作为金属板，不作特别的限定，例如，可使用Al、Cu、Ag、Cu-Al合金、Cu-Ag合金、Cu-A u合金、SUS(不锈钢)等，当然也可以使用镀覆金属的板。作为非金属板，可使用塑料，可选择各种颜色或反光率。作为薄膜或带，也不作特别限定，优选为具有黏性或粘接性、耐热性。例如，可使用耐热性带、蓝带等，可选择各种颜色或反光率。
围堰(301)可以是塑料、金属或者表面被镀覆金属的部件，并形成有多个开口(305)。形成于围堰(301)的多个开口(305)作为一例而排列成多个行和列。开口(305)的数量、形状及排列方式可根据需要而适当变更。开口(305)可根据半导体发光芯片(101)的形状而形成，也可形成为与半导体发光芯片(101)不同的形状。关于围堰(301)的材质，可使用作为上述基底(201)的材质而例示的例子，但为了保持好围堰(301)及开口(305)的形态，优选使用在某种程度上硬质的材质，并优选选择能够有效防止裂纹或裂开的材质。
另外，优选为，使用上述的元件移送装置(501)而在形成于各个开口(305)的第一密封材料(180)上放置半导体发光芯片(101)(参照图37)。围堰(301)可被识别为供元件移送装置(501)校正要放置半导体发光芯片(101)的位置或角度的图案，与此同时用作第一密封材料(180)的围堰。在本例中，在开口(305)预先形成第一密封材料(180)，因此即便基底(201)和围堰(301)由相同的材质构成，元件移送装置(501)也能够将围堰(301)和第一密封材料(180)区分，因此不影响将半导体发光芯片(101)放置在第一密封材料(180)上的准确的位置。并且，围堰(301)成为半导体发光芯片(101)的排列的导件，因此无需对基底(201)追加进行图案形成工艺。
图40是用于说明在基底上配置围堰及第一密封材料(180)的方法的一例的图，例如，在本例中，基底(201)与围堰(301)通过外力而被施压，由此彼此接触。例如，如图40的(a)所示，可使用夹具(401)而使基底(201)与围堰(301)接触。如上所述，根据本例，使基底(201)与围堰(301)接触的方法简便，并且可将夹具(401)松开而能够从基底(201)去除围堰(301)，因此非常方便。当然，也可以进行使粘接物质介于基底(201)与围堰(301)之间的实施例。例如，作为粘接物质，可选择导电性浆料、绝缘性浆料、聚合物粘接剂等各种物质，不作特别限定。如果使用在某一温度范围内丧失粘接力的物质，则在将基底(201)与围堰(301)分离时，在上述温度范围中容易进行分离。或者，还可以将当照射到紫外线之后丧失粘接力的带用作基底(201)。参照图40的(b)，关于向通过开口(305)而露出的基底(201)供给第一密封材料(180)的方法，通过分配、印刷等方法而将第一密封材料(180)形成为所需的高度。
之后，将包括半导体发光芯片(101)及第一密封材料(180)的半导体发光元件与基底(201)及围堰(301)分离而制造半导体发光元件。
图41是用于说明本公开的半导体发光元件的制造方法的另一例的图，在半导体发光元件的制造方法中，首先，在基底(201)上配置形成有开口(305)的围堰(301)，且在通过开口(305)而露出的基底(201)上配置包含荧光体的第一密封材料(180)。接着，将半导体发光芯片(101)放置在第一密封材料(180)。在将半导体发光芯片(101)放置在第一密封材料(180)的过程中，可露出多个半导体层(30、40、50)的一部分侧面。关于这样的过程，可应用图35至图40中说明的例子。
之后，如图41的(a)所示，在围堰(301)与多个半导体层(30、40、50)的露出的侧面之间以覆盖多个半导体层(30、40、50)的露出的侧面的方式形成第二密封材料(170)。第二密封材料(170)由硅类物质、环氧类物质或用于防止电磁干扰的EMC(electro magneticcompatibility：电磁兼容性)物质等构成。例如，在第二密封材料(170)由白色硅(WhiteSilicon)及高反射环氧(epoxy)中的至少一个来构成的情况下，可使第二密封材料(170)不透明而将光反射到第一密封材料(180)侧。也可以与此不同地，第二密封材料(170)单纯地由透明的硅这样的物质形成。
另外，第二密封材料(170)通过分配、印刷等方式而提供到半导体发光芯片(101)与围堰(301)之间，但如图41的(a)所示，即便上升到电极(80、70)侧或覆盖电极(80、70)周边的多个半导体层(30、40、50)或不覆盖第二电极(70)，也有可能还会发生污染。由此，可追加去除第二密封材料(170)的一部分而露出电极(80、70)或去除污染的过程。例如，如图41的(b)所示，对朝向上方的电极(80、70)及第二密封材料(170)，通过等离子蚀刻(plasmaetching)、机械刷洗(me chanical brushing)或者抛光(polishing)等方法，使电极(80、70)露出，去除污染。
接着，如图41的(c)所示，将由半导体发光芯片(101)、第一密封材料(180)及第二密封材料(170)构成的半导体发光元件从基底(201)及围堰(301)分离而制造如图42所示的半导体发光元件。作为分离的方法，可使用去除基底(201)而从围堰(301)取出半导体发光元件的方法。另外，也可以在形成图41的(a)中说明的第二密封材料(170)之前，在第一密封材料(180)上放置半导体发光芯片(101)，并将第一密封材料(180)硬化之后去除基底(201)，然后执行图41中说明的过程。
图43是用于说明本公开的半导体发光元件的又一例的图，如图43的(a)所示，关于半导体发光元件，可以是由第一密封材料(180)覆盖多个半导体层(30、40、50)的整个侧面，由第二密封材料(170)覆盖电极(80、70)侧的多个半导体层(30、40、50)而形成的例子，此时，第二密封材料(170)由反光率优异的物质或EM C物质构成或单纯地由透明硅构成。作为又一例，如图43的(b)所示，可制造如下的半导体发光元件：通过锯切或划片及破断等方法而将围堰(301)切断，并去除基底(201)而在第一密封材料(180)及第二密封材料(170)的外表面配置接合部(302；切断的围堰)。接合部(302)可由金属构成，在电极(80、70)与外部电极接合时，接合部(302)也与外部结合，由此能够提高接合力。
图44是用于说明本公开的半导体发光元件及其制造方法的又一例的图，在半导体发光元件的制造方法中，首先，如图44的(a)所示，在基底(201)配置形成有开口(305)的围堰(301)，在通过开口(305)而露出的基底(201)上放置半导体发光部(105)。作为在基底(201)配置围堰(301)的例子，可应用图40中说明的例子。作为围堰(301)，可使用与图39所示的例子相比，形成有更大的开口(305)的围堰(301)。在此，基底(201)及围堰(301)可作为单独的部件而分离或结合，也可以与此不同地，基底(201)和围堰(301)成为一个框架(frame)的底部和壁。半导体发光部(105)包括半导体发光芯片(101)及密封材料，作为半导体发光部(105)，可使用图35至图43中说明的半导体发光元件。在通过开口(305)而露出的基底(201)上放置半导体发光部(105)的过程中可使用上述的元件移送装置(501)，在电极(80、70)的相反侧覆盖多个半导体层(30、40、50)的第一密封材料(180)与基底(201)相对，电极(80、70)以朝上的方式被放置。
之后，如图44的(b)所示，在围堰(301)与半导体发光部(105)之间形成第三密封材料(190)或固定部。在半导体发光部(105)为图36所示的例子的情况下，第三密封材料(190)与多个半导体层(30、40、50)的露出的侧面及第一密封材料(180)接触。在半导体发光部(105)为图42所示的例子的情况下，第三密封材料(190)与第一密封材料(180)及第二密封材料(170)接触。这样，第三密封材料(190)可用作保护半导体发光部(105)的周围或将半导体发光芯片和密封材料(180、170)固定的固定部。作为第三密封材料(190)，可使用硅类、环氧类等各种物质。第三密封材料(190)由不透明且反光率优异的物质构成，因此能够反射光。例如，第三密封材料(190)由白色硅(White Silicon)及高反射环氧(epoxy)中的至少一个来构成。在该情况下，第三密封材料(190)可用作反射器或反射壁。与此不同地，第三密封材料(190)也可单纯地由透明的硅这样的物质形成。另外，为了防止电磁干扰，第三密封材料(190)可由EMC(electro magnetic compatibility)物质构成。第二密封材料(170)也可由反光率优异的物质、透明的物质、EMC物质等构成。
另外，第三密封材料(190)通过分配、印刷等方式而提供至半导体发光部(105)与围堰(301)之间，但即便第三密封材料(190)上升到电极(80、70)侧或覆盖电极(80、70)周边的多个半导体层或不覆盖电极(80、70)，也有可能还会发生污染。由此，可追加去除第三密封材料(190)的一部分而露出电极(80、70)或去除污染的过程。例如，如图44的(b)所示，对朝向上方的电极(80、70)及第三密封材料(190)，通过等离子蚀刻(plasma etching)、机械刷洗(mechanical brushing)或者抛光(polishing)等方法，使电极(80、70)露出，去除污染。
接着，如图44的(c)所示，形成覆盖向上方露出的第一电极(80)及第三密封材料(190)的一部分的第一导电部(141)和覆盖第二电极(70)及第三密封材料(190)的另一部分的第二导电部(142)。
之后，将包括半导体发光芯片(101)和密封材料(180、170、190)的半导体发光元件从基底(201)及围堰(301)分离而制造图47所示的半导体发光元件。作为分离的方法，可使用去除基底(201)并从围堰(301)取出半导体发光元件的方法或切断围堰(301)的方法等。
本例的半导体发光元件的制造方法包括准备半导体发光部(105)的过程。作为准备半导体发光部(105)的方法，可采用图35至图43中说明的方法。
图45是用于说明形成图44中说明的导电部的过程的一例的图，图45的(a)是从上方看到半导体发光元件的例(top view)，图45的(b)是从下方看到半导体发光元件的例(bottom view)。半导体发光芯片(101)作为倒装芯片，第一电极(80)及第二电极(70)彼此分开而相对，优选为，第一导电部(141)及第二导电部(142)也沿着第一电极(80)及第二电极(70)而分开并相对。第一导电部(141)及第二导电部(142)可形成至第三密封材料(190)的边缘为止，但也可以形成为从边缘分开的形态。由第三密封材料(190)可填充第一导电部(141)与第二导电部(142)之间，在该情况下，第三密封材料(190)使第一导电部(141)和第二导电部(142)彼此绝缘。由此，第一导电部(141)与第二导电部(142)之间的距离可根据需要来适当变更。如图45的(a)所示，第一导电部(141)与第二导电部(142)的间隔等于或小于第一电极(80)及第二电极(70)的间隔，当然第一导电部(141)与第二导电部(142)的间隔也可以大于第一电极(80)及第二电极(70)的间隔。
在半导体发光元件中，密封材料(180、170、190)紧凑地形成在半导体发光芯片(101)，因此在整体上尺寸不会无谓地变大，而是形成为晶片级(chip scale)。这样的半导体发光元件以SMD类型安装到次黏着基台。在安装时，也可以不使用粘接剂而进行焊接(例：共晶焊接)或使用焊料或导电性浆料这样的粘接剂而接合到次黏着基台的外部电极。导电部(141、142)具有如下优点：增加接合的面积，以容易进行接合，增强接合强度，增加散热面积。
图46是用于说明本公开的半导体发光元件的制造方法的又一例的图，半导体发光部(105)包括半导体发光芯片、第一密封材料(180)及第二密封材料(170)。第一密封材料(180)包含荧光体，以露出电极(80、70)的方式包围半导体发光芯片，第二密封材料(170)以露出电极(80、70)的方式包围第一密封材料(180)。第二密封材料(170)由透明硅构成。关于这样的将半导体发光部(105)放置在通过开口(305)而露出的基底(201)上、形成第三密封材料(190)、形成第一导电部(141)及第二导电部(142)的过程，可应用图44及图45中说明的例子。
图47是用于说明本公开的半导体发光元件的又一例的图，可通过图44至46中说明的半导体发光元件的制造方法而制造。图47的(a)所示的例子是作为半导体发光部(105)而使用图36所示的元件的例子，图47的(b)所示的例子是作为半导体发光部(105)而使用图42所示的元件的例子。图47的(c)所示的例子是去除第二密封材料(170)而由第一密封材料(180)包围半导体发光芯片(101)的例子，图47的(d)所示的例子是在图46c中说明的导电部(141、142)的形成过程之后，将半导体发光元件从基底(201)及围堰(301)分离的例子。
图48及图49是示出本公开的半导体发光元件的检查方法的一例的图，在半导体发光元件的检查方法中，如图48的(a)所示，首先准备结合体，该结合体具备：形成有多个开口(305)的围堰(301)、位于各个开口(305)且具有电极(80、70)的半导体发光芯片(101)及形成于各个开口(305)而以露出电极(80、70)的方式包围半导体发光芯片(101)的第一密封材料(180)。之后，在电极(80、70)侧的相反侧配置接收来自半导体发光芯片(101)的光的光测量器(701)。接着，通过探针(707)而向所选择的半导体发光芯片(101)的电极(80、70)施加电流，通过光测量器(701)而测量来自半导体发光芯片(101)的光。作为半导体发光元件，可应用图35至图43中说明的半导体发光元件，在图35的(c)或图41的(c)中去除基底(201)之后，在围堰(301)与半导体发光元件的结合体周边，以如上述的方式配置光测量器(701)而进行测量。
作为另一例，如图48的(b)所示，以围堰(301)、第一密封材料(180)、第三密封材料(190)、半导体发光芯片(101)及导电部(141、142)结合为一体的状态下，向与半导体发光芯片(101)的电极(80、70)导通的导电部(141、142)施加电流，从而进行检查。作为半导体发光元件，可应用图44至图47中说明的半导体发光元件，在图44的(c)或图46的(c)中去除基底(201)之后，在围堰(301)和半导体发光元件的结合体周边如上所述地配置光测量器(701)而进行测量。
为了准确地进行半导体发光元件的光测量，优选为尽可能接收较多的来自半导体发光元件的光，并且在没有周边的干扰的情况下进行测量。在图48所示的例子中测量光时，第一密封材料(180)周围的围堰(301)将来自半导体发光芯片(101)的一部分光向光测量器(701)侧反射，由围堰(301)阻断光向相邻的密封材料(170)入射。在配置第二密封材料(170)作为高反射物质的情况下，防止光向电极(80、70)侧泄漏，因此在电极(80、70)侧无需追加的光测量器。由此，即便不将单独的半导体发光元件放入光测量器(701)内而进行检查，也能够显著减少泄漏的光，并且在没有周边的荧光体的干扰的情况下进行测量，与将单独的半导体发光元件完全放入光测量器(701)内而进行测量的情况几乎相同地准确地对光进行测量。并且，可移动光测量器(701)或移动上述结合体而进行检查，因此能够迅速地进行检查。
作为光测量器(701)，可使用积分球(integrating sphere)。例如，积分球作为在内侧具备中空部的球形的装置，是向中空部内接收光而测量其特性的装置。作为一例，可在积分球配置光特性测量器。光特性测量器对从半导体发光元件发出的光的亮度、波长、光度、照度、光谱分布、色温、色坐标等进行测量，以对它们中的至少一个以上进行测量的方式来测量半导体发光元件的光特性。作为光特性测量器，可使用分光器(spectrometer)或光检测器(photo detector)。
另外，在图48中例示了以去除基底(201)的状态进行测量的例子，但在基底(201)由透明或透光性优异的材质构成的情况下，也可以考虑保留基底(201)而直接进行光测量的方法。
参照图49，根据本例的半导体发光元件的检查方法，在检查围堰(301)的内侧的半导体发光元件和边缘的半导体发光元件时，能够去除以往的错误。例如，可在没有围堰(301)的情况下在带贴附多个半导体发光元件而进行检查，或者将密封材料整体上密封而对各个半导体发光元件进行检查。此时，在多个半导体发光元件的排列中，在内侧沿着所测量的半导体发光元件的周围大致均匀地分布散射的结构。相反地，对于边缘的半导体发光元件而言，光的散射在周边有半导体发光元件的方向和没有半导体发光元件的方向上存在差异，其结果为，在带的内侧和边缘测量出不同的光。但是，当将内侧的半导体发光元件和边缘的半导体发光元件单独地放入积分球内而进行检查时，测量到几乎相似的光。
根据本例的半导体发光元件的检查方法，包围各个半导体发光元件的围堰(301)被用作反射器，因此在内侧与边缘不存在条件的差异，由此能够更准确地进行光测量。为了使围堰(301)更良好地发挥反射器的作用，可考虑由金属形成或涂覆反光率良好的物质。
图50是用于说明从基底及围堰分离半导体发光元件的方法的例子的图，可应用于图35至图47中说明的半导体发光元件及其制造方法。
例如，参照图50的(a)，在将密封材料(180、170)硬化之后，使包括密封材料(180、170)及半导体发光芯片(101)的半导体发光元件与基底(201)分离。之后，当使用分拣机或者与此类似的装置，用销(802)或棒从下方撞击半导体发光元件而从围堰(301)推开半导体发光元件时，可从上方通过真空吸附或使用电气固定单元(801)抓住半导体发光元件而进行移送。在先进行图44及图45中说明的检查过程的情况下，可根据检查结果，取出半导体发光元件而同时进行分拣。
参照图50的(b)，可使用压纹板(1005)而从围堰(301)取出各个半导体发光元件。在压纹板(1005)配置有与各个开口(305)对应的突起(1007)。可用突起(1007)将多个半导体发光元件一次性地推开而取出，或也可预先在压纹板(1005)的相反侧贴上带而取出。突起(1007)具有适当的面，以不损伤半导体发光元件。
参照图50的(c)，由于围堰(301)与密封材料(170)之间存在接合力，因此如果利用过强的力来取出，则有可能导致半导体发光元件的损伤，因此为了无损伤地从围堰(301)容易取出，使用形成有接合力调节膜的围堰(301)，并使用上述的压纹板(1005)。在此，接合力调节膜不仅包括以层(layer)的形态形成在围堰(301)的表面的情况，而且还包括稀疏地形成或单纯地使接合力调节物质以粒子的形态贴附于围堰(301)的表面的形态。例如，接合力调节膜(350)是形成于围堰(301)的表面的脱膜涂层(350；release coating layer)。关于脱膜涂层(350)，可采用喷射方式或涂漆方式等。可在将围堰(301)配置于基底(201)之前进行脱膜涂覆。也可以与此不同地，在基底(201)配置围堰(301)之后进行脱膜涂覆，但在该情况下，在围堰(301)和基底(201)的上表面均进行脱膜涂覆。作为围堰(301)，均可使用塑料及金属，作为密封材料(170)，可使用上述的例子，因此脱膜涂覆物质优选为在对金属或塑料接合树脂或硅时提供脱膜性或润滑性、具有耐热性并具有电绝缘性的材质。关于这样的脱膜材料，可从销售的各种产品中选择适当的材料。作为一例，可应用喷射方式，脱膜物质可以是气雾剂(aerosol)形态。如图50的(c)所示，也可在结合有基底(201)的状态下，将半导体发光元件从围堰(301)取出。
重新参照图6，在切断(sawing)密封材料(17)的情况下，通过刀具(31)而切断的密封材料(17)的切面因刀具(31)而被裂开，从而存在光提取效率下降的问题。另外，如果排列在带(例：图3的13)上的半导体发光芯片(101)的排列稍微歪斜，则在通过刀具(31)而切断时在多个半导体发光元件中发生不良情况。
在图50的(c)所示的例子中，通过接合力调节膜或脱膜涂层(350)而从围堰(301)无损伤地取出密封材料(170)，因此密封材料(170)的表面并不是在锯切工艺中因刀具而裂开的面，防止因裂开而导致光提取效率下降的情况。并且，作为对准半导体发光芯片(101)的导件而使用围堰(301)，由此提高对准的准确度，因此减少由对准的错误而导致的不良情况。
图51是用于说明本公开的半导体发光元件及其制造方法的又一例的图，首先，如图51的(a)所示，在基底(201)上配置形成有开口(305)的围堰(301)。在围堰(301)的开口(305)的周边形成有切断用槽(303)。切断用槽(303)优选为从围堰(301)的上表面形成为一定的深度，并以包围开口(305)的方式形成。关于切断用槽(303)，可通过用框架印出的方法或挤压成型的方法等，在围堰(301)形成切断用槽(303)。接着，如图51的(b)所示，在通过开口(305)而露出的基底(201)上形成第一密封材料(180)之后进行软固化。之后，在第一密封材料(180)上以电极(80、70)朝上的方式放置半导体发光芯片(101)，在围堰(301)与半导体发光芯片(101)之间形成第二密封材料(170)。
接着，沿着切断用槽(303)而切断围堰(301)。作为切断的方法，可采用沿着切断用槽(303)而破断(breaking)的方法、将刀具(31)放入切断用槽(303)而切断围堰(301)的方法或者利用刀具(31)或其他划片装置将切断用槽(303)的围堰(301)部分切断或划片至一定的深度之后，将剩余部分破断的方法(scribing and breaking)。在切断从围堰(301)的下表面至上表面为止的整个高度或厚度的情况下，在切断的过程中会发生很多由外力引起的应力或压力，因此存在将元件损伤的危险，但通过切断用槽，这样的应力或压力得到减少，因此减少损伤或破损的危险。并且，在破断时缩短时间。其结果为，提高切断工艺的效率及减少不良情况。
接着，如图51的(c)所示，去除基底(201)而分离成由半导体发光芯片(101)、密封材料(180、170)及接合部(302；切断的围堰)构成的半导体发光元件。
图52是用于说明本公开的半导体发光元件及其制造方法的又一例的图，半导体发光元件的形状根据围堰(301)的开口(305)的形状而形成。在俯视图上观察时，围堰(301)的开口(305)可变更为四边形(参照图52的(a))、三角形(参照图52的(c))等多边形或圆形(参照图52的(b))、椭圆形等，密封材料(180、170)的俯视图上的形状也形成为四边形、三角形等多边形或圆形、椭圆形等。当以这样的方式变更形状时，从半导体发光元件发出的光的方向和量根据密封材料(180、170)形状而变更。
图53是用于说明本公开的半导体发光元件及其制造方法的又一例的图，在截面图上观察时，围堰(301)的开口(305)形成为具有倾斜面的形状或梯形形状、或形成为凹陷的或凸出的曲面。由此，密封材料(180)的截面的形状也具有梯形或凸出的曲面或凹陷的曲面。
下面，对本公开的各种实施形态进行说明。
(1)一种半导体发光元件的制造方法，其特征在于，该制造方法包括：在基底上配置形成有多个开口的掩模的步骤；使用识别半导体发光芯片及掩模的形状而校正要放置元件的位置的元件移送装置，在通过各个开口而露出的基底上放置半导体发光芯片的步骤；以及以掩模为围堰(dam)向各个开口供给密封材料的步骤。
与上述的例子不同地，也可以采用在基底上形成掩模(镀覆金属等)的方法。在该情况下，基底可以不是一个框架，而是由以岛状具有彼此分开的开口的多个环构成。
(2)半导体发光元件的制造方法的特征在于，包括：使用分拣(sorting)装置而将多个半导体发光芯片排列在固定层上的步骤，元件移送装置拾取(pick-up)固定层上的各个半导体发光芯片而放置在基底上，在固定层上识别半导体发光芯片的空出位置而拾取下一个顺序的半导体发光芯片，识别掩模形状，对角度歪斜的半导体发光芯片的角度进行校正而放置在基底上。
(3)半导体发光元件的制造方法的特征在于，在放置半导体发光芯片的步骤中，元件移送装置识别掩模与基底的反射光之差，在从借助被识别出的开口而形成的掩模的面、边缘部及掩模上的点中的至少一个相隔所指示的距离的基底上的位置处放置半导体发光芯片。
(4)半导体发光元件的制造方法的特征在于，在基底上放置半导体发光芯片的步骤中，半导体发光芯片是具有2个电极的倒装芯片(flip chip)，以使2个电极与基底相对的方式放置半导体发光芯片。
(5)半导体发光元件的制造方法的特征在于，半导体发光芯片包括：多个半导体层，该多个半导体层包括：具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；第一电极，其与第一半导体层电连通而供给电子和空穴中的一个；以及第二电极，其与第二半导体层电连通而供给电子和空穴中的另一个，在基底上放置半导体发光芯片的步骤之前包括：以露出第一电极及第二电极的方式在半导体发光芯片的表面涂覆荧光层的步骤。
(6)半导体发光元件的制造方法的特征在于，在基底上配置掩模的步骤包括：在基底与掩模之间没有粘接剂的情况下，通过加压装置而对基底和掩模进行加压来使它们接触的过程。
(7)半导体发光元件的制造方法的特征在于，在供给密封材料的步骤之后包括：以将掩模、密封材料及半导体发光芯片结合的状态从基底分离的步骤；以及以将密封材料及半导体发光芯片结合的状态从掩模取出的步骤。
(8)半导体发光元件的制造方法的特征在于，基底包括：多个导电部；以及介于多个导电部之间的绝缘部，多个导电部以上下露出，基底具有板形状，在放置半导体发光芯片的步骤中，元件移送装置在从借助被识别出的开口而形成的掩模的边缘部相隔所指示的距离的基底上的位置处放置半导体发光芯片，发光芯片的2个电极分别放置于彼此不同的导电部。
(9)半导体发光元件的制造方法的特征在于，包括：以将掩模、密封材料及半导体发光芯片结合的状态使用光测量器而检查各个半导体发光芯片的步骤，其中检查掩模将来自各个半导体发光芯片的光反射到光测量器侧的情况。
(10)半导体发光元件的制造方法的特征在于，在填充密封材料的步骤之前包括：在掩模的表面形成脱膜涂层(release coating layer)的步骤。
(11)一种半导体发光元件的制造方法，其特征在于，该制造方法包括：在基底上配置形成有多个开口的掩模，且在通过各个开口而露出的基底上配置半导体发光芯片(semiconductor light emitting chip)的步骤，其中为了将半导体发光芯片无损伤地从掩模取出，配置表面形成有接合力调节膜的掩模，且在通过各个开口而露出的基底上配置半导体发光芯片；以覆盖半导体发光芯片并与接合力调节膜相接的方式向各个开口供给密封材料的步骤；以及以将密封材料及半导体发光芯片结合的状态从掩模取出的步骤。
与上述的例子不同地，也可以采用在基底上形成掩模(镀覆金属等)的方法。在该情况下，基底可以不是一个框架，而是由以岛状具有彼此分开的开口的多个环构成。
(12)半导体发光元件的制造方法的特征在于，接合力调节膜是形成于掩模的表面的脱膜涂层(release coating layer)。
(13)半导体发光元件的制造方法的特征在于，在供给密封材料的步骤之后，在取出的步骤之前包括：以将掩模、密封材料及半导体发光芯片结合的状态从基底分离的步骤。
(14)半导体发光元件的制造方法的特征在于，基底包括：多个导电部；以及介于多个导电部之间的绝缘部，多个导电部以上下露出，多个导电部及绝缘部构成板形状，半导体发光芯片是具有2个电极的倒装芯片(flip chip)，2个电极分别接合到彼此不同的导电部，在取出的步骤中，以将基底、密封材料及半导体发光芯片结合的状态从掩模取出。
(15)半导体发光元件的制造方法的特征在于，在基底上提供掩模及半导体发光芯片的步骤中，半导体发光芯片是具有2个电极的倒装芯片，以2个电极与基底相对的方式提供半导体发光芯片，2个电极不被密封材料覆盖。
(16)半导体发光元件的制造方法的特征在于，在基底上提供掩模及半导体发光芯片的步骤之前包括：在半导体发光芯片的表面形成荧光层的步骤。
(17)半导体发光元件的制造方法的特征在于，从上方观察掩模时，各个开口具有多边形、圆形及椭圆形中的一个形状，从掩模的截面观察时，借助各个开口而形成的掩模的面相对于基底具有垂直面、倾斜面及曲面中的一个形状。
(18)半导体发光元件的制造方法的特征在于，在基底上配置掩模及半导体发光芯片的步骤包括：在基底上配置掩模的过程；以及使用识别掩模的形状而校正要放置半导体发光芯片的位置及角度的元件移送装置，在通过各个开口而露出的基底上放置半导体发光芯片的过程。
(19)半导体发光元件的制造方法的特征在于，在基底上配置掩模及半导体发光芯片的步骤之前包括：在掩模的表面形成脱膜涂层作为接合力调节膜的步骤，在基底上配置掩模的过程中，在基底与掩模之间没有粘接剂的情况下，通过加压装置而对基底和掩模进行加压而使它们接触且从掩模取出的步骤包括：以将掩模、密封材料及半导体发光芯片结合的状态从基底分离的过程；以及使用形成有与掩模的各个开口对应的压纹图案的板而对密封材料及半导体发光芯片施加外力来取出的过程。
(20)半导体发光元件的制造方法的特征在于，在基底上配置掩模及半导体发光芯片的步骤之前包括：在掩模的表面形成脱膜涂层作为1个接合力调节膜的步骤，从掩模取出的步骤包括：通过销而对半导体发光元件施加外力而使半导体发光元件与掩模分离的过程；以及在分离的瞬间拾取半导体发光元件而进行分拣的过程。
(21)一种半导体发光元件的检查方法，其特征在于，该检查方法包括：准备结合体的步骤，其中该结合体包括：形成有多个开口的掩模、位于各个开口并具有电极的半导体发光芯片(semiconductor light emitting chip)及提供给各个开口并以露出电极的方式包围半导体发光芯片的密封材料；在电极侧的相反侧配置接收来自半导体发光芯片的光的光测量器的步骤；以及通过光测量器而测量来自半导体发光芯片的光的步骤，其中半导体发光芯片周围的掩模将来自半导体发光芯片的一部分光反射到光测量器侧，掩模阻断光向相邻的密封材料入射，对来自半导体发光芯片的光进行测量。
(22)半导体发光元件的检查方法的特征在于，光测量器包括积分球，在不使半导体发光芯片进入积分球的内部的情况下对半导体发光芯片进行测量。
(23)半导体发光元件的检查方法的特征在于，在测量的步骤中，在电极侧配置追加的光测量器而进行测量。
(24)半导体发光元件的检查方法的特征在于，半导体发光芯片是具有2个电极的倒装芯片，在半导体发光芯片中，2个电极位于光测量器的相反侧。
(25)半导体发光元件的检查方法的特征在于，掩模包括金属层及反光层中的一个。
(26)半导体发光元件的检查方法的特征在于，掩模的高度等于或大于密封材料的侧面的高度。
(27)半导体发光元件的检查方法的特征在于，准备结合体的步骤包括：在基底上配置形成有多个开口的掩模的过程，其中为了将密封材料及半导体发光芯片无损伤地从掩模取出，在基底上配置表面形成有脱膜涂层(release coating layer)的掩模；在通过各个开口而露出的基底上放置半导体发光芯片的过程；以及以覆盖半导体发光芯片的方式向各个开口供给密封材料的过程。
(28)半导体发光元件的检查方法的特征在于，基底包括：多个导电部；以及介于多个导电部之间的绝缘部，多个导电部以上下露出，多个导电部及绝缘部构成板形状，在测量半导体发光芯片的光的步骤中，以将基底、掩模、密封材料及半导体发光芯片结合的状态向导电部施加电流而测量各个半导体发光芯片的光，基底将光反射至光测量器侧。
(29)半导体发光元件的检查方法的特征在于，在测量半导体发光芯片的光的步骤之后包括：以将半导体发光芯片及密封材料结合的状态从掩模取出的步骤。
(30)半导体发光元件的检查方法的特征在于，在基底上放置半导体发光芯片的过程中，使用识别掩模的形状而校正要放置半导体发光芯片的位置及角度的元件移送装置，在通过各个开口而露出的基底上放置半导体发光芯片。
(31)一种半导体发光元件，其特征在于，该半导体发光元件包括：半导体发光芯片，其具有多个半导体层及向多个半导体层传递电流的电极；密封材料，其以露出电极的方式包围半导体发光芯片；以及金属接合部，其与半导体发光芯片分开而固定到密封材料，并具有向露出电极的方向露出的下表面，电极的露出面、电极周边的密封材料的面及金属接合部的下表面连成面，以使得电极的露出面及接合部的下表面一起相接到外部。
本公开包括代替金属接合部而使用塑料接合部或非金属接合部的实施例。在次黏着基台或外部的接合面为非金属的情况下，当使用这样的塑料接合部或非金属接合部时，实现相同材质之间的接合，因此比较好。
(32)半导体发光元件的特征在于，半导体发光芯片具有2个电极，2个电极是配置于多个半导体层的一侧而分别从密封材料露出的倒装芯片。
(33)半导体发光元件的特征在于，以电极的相反侧密封材料的面为基准，到电极的露出面及金属接合部的下表面为止的距离相同。
(34)半导体发光元件的特征在于，密封材料包括：露出电极的下表面；电极的相反侧的上表面；以及连接下表面和上表面的侧面，金属接合部具有围绕侧面周围而形成的环形状。
(35)半导体发光元件的特征在于，密封材料包括：露出电极的下表面；电极的相反侧的上表面；以及连接下表面和上表面的侧面，金属接合部包括：第一金属部，其固定于密封材料的侧面；以及第二金属部，其与第一金属部分开而固定于密封材料的侧面。
(36)半导体发光元件的特征在于，在金属接合部中，电极侧比电极的相反侧更厚。
(37)半导体发光元件的特征在于，金属接合部的高度小于密封材料的侧面的高度，露出密封材料的侧面的一部分。
(38)半导体发光元件的特征在于，该半导体发光元件包括：2个电极及金属接合部的下表面一起接合的板，板包括：第一导电部，其与半导体发光芯片的2个电极中的一个接合；第二导电部，其与2个电极中的另一个接合；以及绝缘部，其介于第一导电部与第二导电部之间。
(39)半导体发光元件的特征在于，金属接合部接合到板的金属。
(40)半导体发光元件的特征在于，金属接合部通过粘接剂而接合到板。
(41)一种半导体发光元件的制造方法，其特征在于，该制造方法包括：在基底上配置形成有开口的围堰，且在通过开口而露出的基底上配置半导体发光芯片(semiconductor light emitting chip)的步骤，其中配置在开口周边的围堰形成有切断用槽的围堰，且在通过开口而露出的基底上配置半导体发光芯片；以覆盖半导体发光芯片的方式向开口供给密封材料的步骤；以及沿着切断用槽而切断，从而分离成由半导体发光芯片、密封材料及切断的围堰构成的半导体发光元件的步骤。
(42)半导体发光元件的制造方法的特征在于，在基底上配置围堰及半导体发光芯片的步骤中，半导体发光芯片是具有2个电极的倒装芯片(flip chip)，在半导体发光芯片中，以与基底相对的方式配置2个电极，2个电极未被密封材料覆盖。
(43)半导体发光元件的制造方法的特征在于，在基底上配置围堰及半导体发光芯片的步骤中，在围堰形成有多个开口，在开口与开口之间的围堰的上表面形成有切断用槽。
(44)半导体发光元件的制造方法的特征在于，在分离成半导体发光元件的步骤中，沿着切断用槽而切断时包括以下过程中的至少一个过程：将围堰切断(sawing)或划片(scribing)的过程；以及沿着切断用槽而破断(breaking)的过程。
(45)半导体发光元件的制造方法的特征在于，分离成半导体发光元件的步骤包括：沿着切断用槽而切断开口周围的围堰的过程；以及将半导体发光元件从基底分离的过程。
(46)半导体发光元件的制造方法的特征在于，在分离成半导体发光元件的步骤中，沿着切断用槽而切断开口周围的围堰，将基底也一起切断，从而分离成由半导体发光芯片、密封材料、切断的围堰及切断的基底构成的半导体发光元件。
(47)半导体发光元件的制造方法的特征在于，分离成半导体发光元件的步骤包括：将由半导体发光芯片、密封材料、围堰构成的结合体从基底分离的过程；以及对上述结合体，沿着切断用槽而切断开口周围的围堰的过程。
(48)半导体发光元件的制造方法的特征在于，在基底上配置围堰及半导体发光芯片的步骤之前包括：在半导体发光芯片的表面形成荧光层的步骤。
(49)半导体发光元件的制造方法的特征在于，在围堰中，至少表面为金属。
(50)半导体发光元件的制造方法的特征在于，在分离成单独的半导体发光元件的步骤中，在由半导体发光芯片、密封材料及切断的围堰构成的半导体发光元件中，切断的围堰的下表面向露出2个电极的方向露出，2个电极的露出面、2个电极周边的密封材料的面及切断的围堰的下表面连成面，以使得2个电极的露出面及切断的围堰的下表面一起相接到外部。
本公开包括代替金属接合部而使用塑料接合部或非金属接合部的实施例。次黏着基台或外部的接合面为非金属的情况下，当使用这样的塑料接合部或非金属接合部时，实现相同的材质之间的接合，因此比较好。
(51)半导体发光元件的制造方法的特征在于，在基底上提供围堰及半导体发光芯片的步骤中，半导体发光芯片是具有2个电极的倒装芯片，以2个电极与基底相对的方式提供半导体发光芯片，由此2个电极不被密封材料覆盖，基底包括：第一导电部，其与半导体发光芯片的2个电极中的一个接合；第二导电部，其与2个电极中另一个接合；以及绝缘部，其介于第一导电部与第二导电部之间。
(52)半导体发光元件的制造方法的特征在于，在基底上配置围堰及半导体发光芯片的步骤包括：在基底上配置围堰的过程；以及使用识别围堰的形状而校正要放置半导体发光芯片的位置及角度的元件移送装置，在通过各个开口而露出的基底上放置半导体发光芯片的过程。
(53)一种半导体发光元件的制造方法，其特征在于，该制造方法包括：在基底上配置形成有开口的围堰，且在通过开口而露出的基底上配置第一密封材料的步骤；以及将半导体发光芯片放置在第一密封材料的步骤，其中以使至少一个电极向上方露出并使至少一个电极的相反侧的多个半导体层与第一密封材料接触的方式，将半导体发光芯片放置在第一密封材料，该半导体发光芯片包括：多个半导体层，该多个半导体层包括具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；以及至少一个电极，它们向多个半导体层供给电流。
(54)半导体发光元件的制造方法的特征在于，半导体发光芯片是倒装芯片(fl ipchip)，至少一个电极包括：第一电极，其在多个半导体层的一侧与第一半导体层电连通；以及第二电极，其与第二半导体层电连通，在将半导体发光芯片放置在第一密封材料的步骤中，以多个半导体层为基准，在第一密封材料的相反侧，第一电极及第二电极向上露出。
(55)半导体发光元件的制造方法的特征在于，第一密封材料包含荧光体。
(56)半导体发光元件的制造方法的特征在于，在开口形成第一密封材料的步骤与将半导体发光芯片放置在第一密封材料的步骤之间包括将第一密封材料软固化(s oftcuring)的步骤。
(57)半导体发光元件的制造方法的特征在于，在将半导体发光芯片放置在第一密封材料的步骤中，多个半导体层的一部分被埋入于第一密封材料，多个半导体层的侧面的一部分露出。
(58)半导体发光元件的制造方法的特征在于，包括：在围堰与多个半导体层的露出的侧面之间形成第二密封材料的步骤。
(59)半导体发光元件的制造方法的特征在于，第一密封材料包含荧光体，第二密封材料由不透明的物质及EMC(electro magnetic compatibility)物质中的至少一个构成，以对光进行反射。
(60)半导体发光元件的制造方法的特征在于，在形成第二密封材料的步骤中包括：去除第二密封材料的一部分而露出电极的步骤。
(61)半导体发光元件的制造方法的特征在于，包括：使包括半导体发光芯片及第一密封材料的半导体发光元件分离于基底及围堰的步骤。
(62)半导体发光元件的制造方法的特征在于，在基底上配置形成有开口的围堰的步骤中，在围堰形成有露出基底的多个开口，在将半导体发光芯片放置在第一密封材料的步骤中，使用识别围堰的形状而校正要放置半导体发光芯片的位置及角度的元件移送装置，将半导体发光芯片放置在形成有各个开口的第一密封材料。
(63)一种半导体发光元件，其特征在于，该半导体发光元件包括：多个半导体层，该多个半导体层包括具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；至少一个电极，它们形成于多个半导体层的一侧而向多个半导体层供给电流；以及第一密封材料，其在至少一个电极的相反侧覆盖多个半导体层，以使以多个半导体层为基准，露出至少一个电极侧与至少一个电极的相反侧之间的多个半导体层的侧面的一部分。
(64)半导体发光元件的特征在于，半导体发光芯片是倒装芯片(flip chip)，至少一个电极包括：第一电极，其在多个半导体层的一侧与第一半导体层电连通；以及第二电极，其与第二半导体层电连通，半导体发光芯片包括：绝缘性反射层，其形成于多个半导体层与第一电极及第二电极之间而反射来自有源层的光；第一电连接器，其贯穿绝缘性反射层，将第一半导体层和第一电极电连接；以及第二电连接器，其贯穿绝缘性反射层，将第二半导体层和第二电极电连接。
(65)半导体发光元件的特征在于，包括：与第一密封材料不同的第二密封材料，该第二密封材料覆盖从第一密封材料露出的多个半导体层的侧面。
(66)半导体发光元件的特征在于，第一密封材料包含荧光体，第二密封材料由不透明的物质及EMC(electro magnetic compatibility)物质中的至少一个来构成，以对光进行反射。
(67)半导体发光元件的特征在于，第二密封材料覆盖电极侧的多个半导体层，第一电极及第二电极从第二密封材料露出。
(68)一种半导体发光元件的制造方法，其特征在于，该制造方法包括：在第一基底上配置形成有开口的第一围堰的步骤；在通过开口而露出的第一基底上放置半导体发光部的步骤，其中以使第一密封材料与第一基底相对并使至少一个电极朝向上方的方式，将半导体发光部放置在第一基底上，上述半导体发光部包括：多个半导体层，该多个半导体层包括：具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；至少一个电极，它们向多个半导体层供给电流；及第一密封材料，其在至少一个电极的相反侧覆盖多个半导体层；在第一围堰与半导体发光部之间形成第二密封材料的步骤；以及以覆盖向上方露出的至少一个电极及第二密封材料的一部分的方式形成至少一个导电部的步骤。
(69)半导体发光元件的制造方法的特征在于，半导体发光部是具有在多个半导体层的一侧与第一半导体层电连通的第一电极及与第二半导体层电连通的第二电极的倒装芯片(flip chip)，在形成导电部的步骤中，形成覆盖第一电极及第二密封材料的一部分的第一导电部和覆盖第二电极及第二密封材料的另一部分的第二导电部。
(70)半导体发光元件的制造方法的特征在于，第一密封材料包含荧光体，第二密封材料由不透明的物质及EMC(electro magnetic compatibility)物质中的一个而构成，以对光进行反射。
(71)半导体发光元件的制造方法的特征在于，在形成导电部的步骤之前包括：去除第二密封材料的一部分而露出第一电极及第二电极的步骤。
(72)半导体发光元件的制造方法的特征在于，在形成导电部的步骤之后包括：将包括半导体发光部、第一密封材料、第二密封材料及导电部的半导体发光元件从第一基底及第一围堰分离的步骤。
(73)半导体发光元件的制造方法的特征在于，在第一基底上放置半导体发光部的步骤之前包括：准备半导体发光部的步骤，准备半导体发光部的步骤包括：在第二基底上配置形成有开口的第二围堰的过程；在通过开口而露出的第二基底上形成第一密封材料的过程；将半导体发光芯片放置在第一密封材料的过程，其中以使电极朝上方露出并使多个半导体层的至少一部分被埋入于第一密封材料的方式，将半导体发光芯片放置在第一密封材料，上述半导体发光芯片包括：多个半导体层，该多个半导体层包括具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；及电极，其向多个半导体层供给电流；以及将包括半导体发光芯片及第一密封材料的半导体发光部从第二基底及第二围堰分离的过程。
(74)半导体发光元件的制造方法的特征在于，在将半导体发光芯片放置在第一密封材料的过程中，使多个半导体层的侧面的一部分从第一密封材料露出，在第一围堰与半导体发光部之间形成第二密封材料的步骤中，第二密封材料与第一密封材料及多个半导体层的露出的侧面接触。
(75)半导体发光元件的制造方法的特征在于，在将半导体发光芯片放置于第一密封材料的过程中，第一密封材料覆盖电极的相反侧的多个半导体层及多个半导体层的侧面，在第一围堰与半导体发光部之间形成第二密封材料的步骤中，第二密封材料与第一密封材料接触。
(76)半导体发光元件的制造方法的特征在于，在将半导体发光芯片放置于第一密封材料的过程中，使电极的相反侧的多个半导体层的一部分埋入于第一密封材料，露出多个半导体层的侧面的一部分，准备半导体发光部的步骤包括：在第二围堰与多个半导体层的露出的侧面之间形成第三密封材料的过程。
(77)半导体发光元件的制造方法的特征在于，第一密封材料包含荧光体，第二密封材料及第三密封材料由不透明的物质及EMC(electro magnetic compatibility)物质中的一个而构成，以对光进行反射。
(78)半导体发光元件的制造方法的特征在于，在第一基底上放置半导体发光部的步骤之前包括：准备半导体发光部的步骤，准备半导体发光部的步骤包括：在第二基底上配置形成有开口的第二围堰的过程；在通过开口而露出的第二基底上放置半导体发光芯片的过程，其中以使电极与第二基底接触的方式放置半导体发光芯片，半导体发光芯片包括：多个半导体层，该多个半导体层包括具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；及电极，其向多个半导体层供给电流；以覆盖半导体发光芯片的方式在开口形成第一密封材料的过程；以及将包括半导体发光芯片及第一密封材料的半导体发光部从第二基底及第二围堰分离的过程。
(79)一种半导体发光元件，其特征在于，该半导体发光元件包括：多个半导体层，该多个半导体层包括具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；至少一个电极，它们形成于多个半导体层的一侧而向多个半导体层供给电流；第一密封材料，其以露出至少一个电极的方式包围多个半导体层；第二密封材料，其以露出至少一个电极并向至少一个电极的相反侧露出第一密封材料的方式包围第一密封材料；以及至少一个导电部，它们形成于至少一个电极及向至少一个电极侧露出的第二密封材料的一部分。
(80)半导体发光元件的特征在于，第一密封材料包含荧光体，第二密封材料由不透明的物质及EMC(electro magnetic compatibility)物质中的至少一个构成，以对光进行反射。
(81)半导体发光元件的特征在于，半导体发光部是在多个半导体层的一侧配置有与第一半导体层电连通的第一电极及与第二半导体层电连通的第二电极的倒装芯片(flipchip)，包括：绝缘性反射层，其形成于多个半导体层与第一电极及第二电极之间而反射来自有源层的光；第一电连接器，其贯穿绝缘性反射层而将第一半导体层和第一电极电连接；以及第二电连接器，其贯穿绝缘性反射层而将第二半导体层和第二电极电连接，导电部包括：第一导电部，其与第一电极及第二密封材料成为一体；以及第二导电部，其与第一导电部分开，与第二电极及第二密封材料成为一体。
(82)半导体发光元件的特征在于，第一密封材料包围电极的相反侧的多个半导体层及多个半导体层的侧面的一部分，上述半导体发光元件包括第三密封材料，该第三密封材料覆盖从第一密封材料露出的多个半导体层的侧面，被第二密封材料覆盖。
根据本公开的一个半导体发光元件，将掩模用作用于对准半导体发光芯片的元件移送装置的引导图案，并用作密封材料的围堰，从而提高半导体发光芯片的对准的准确度。
并且，由此在分离成单独的元件的分离工艺(例：锯切等)中减少由半导体发光芯片的对准的误差而导致的不良情况。
并且，与进行在带填充空出位置或校正歪斜的半导体发光芯片的角度的追加工艺之后将掩模配置到排列有半导体发光芯片的带上并供给密封材料的方式相比，在本例的方法中无需上述追加工艺，因此效率更高。
并且，从形成有脱膜涂层的掩模容易取出密封材料，因此防止密封材料表面裂开而导致光提取效率下降的问题。
并且，掩模向光测量器侧反射光，因此能够更准确迅速地检查半导体发光元件。
并且，根据本公开的另一个半导体发光元件及其制造方法，金属接合部与电极一起接合到次黏着基台等外部，因此提高接合力，提供可靠性高的元件。
并且，在围堰或掩模形成切断用槽，由此通过破断或刀具而容易进行切断，缩短时间，切断用槽在破断时使得裂纹沿着切断用槽而形成，对准刀具或对刀具进行引导，有助于进行更准确的切断，由此提高产量。
并且，根据本公开的又一个半导体发光元件及其制造方法，包含荧光体的第一密封材料薄薄地形成在半导体发光芯片的表面，由此半导体发光元件具有几乎沿着密封材料的轮廓而形成的尺寸，能够提供几乎形成为晶片级(chip scale)的半导体发光元件及/或发光元件封装体。
并且，具有调节形成于开口的第一密封材料的高度而仅使用所需的量的优点，防止第一密封材料流入电极侧。并且，第一密封材料具有接合力，因此有利于放置半导体发光芯片。
在通过这样的半导体发光元件的制造方法而制造的半导体发光元件中，电极不会向旁边突出，半导体发光元件具有几乎沿着金属接合部或密封材料的轮廓而形成的尺寸，因此能够提供具有几乎芯片水平的尺寸的半导体发光元件及/或半导体发光元件封装体。
Claims (11)
1.一种半导体发光元件的制造方法，其特征在于，
该制造方法包括：
在基底上配置形成有多个开口的掩模的步骤；
使用元件移送装置，在通过各个开口而露出的基底上放置半导体发光芯片(semiconductor light emitting chip)的步骤，其中该元件移送装置识别掩模的形状而校正要放置元件的位置；以及
以掩模为围堰(dam)向各个开口供给密封材料的步骤。
2.根据权利要求1所述的半导体发光元件的制造方法，其特征在于，
该制造方法包括：使用分拣(sorting)装置，将多个半导体发光芯片排列在固定层上的步骤，
元件移送装置拾取(pick-up)固定层上的各个半导体发光芯片而放置在基底上，且在固定层上识别半导体发光芯片的空出位置而拾取下一个顺序的半导体发光芯片，
在放置半导体发光芯片的步骤中，识别掩模形状及半导体发光芯片的电极的形状而校正半导体发光芯片的角度之后放置在基底上。
3.根据权利要求1所述的半导体发光元件的制造方法，其特征在于，
在放置半导体发光芯片的步骤中，元件移送装置识别掩模与基底的反射光之差，在从借助被识别出的开口而形成的掩模的面、边缘部及掩模上的点中的至少一个相隔所指示的距离的基底上的位置处放置半导体发光芯片。
4.根据权利要求1所述的半导体发光元件的制造方法，其特征在于，
在基底上放置半导体发光芯片的步骤中，半导体发光芯片是具有2个电极的倒装芯片(flip chip)，以使2个电极与基底相对的方式放置半导体发光芯片。
5.根据权利要求1所述的半导体发光元件的制造方法，其特征在于，
半导体发光芯片包括：
多个半导体层，该多个半导体层包括：具有第一导电性的第一半导体层、具有与第一导电性不同的第二导电性的第二半导体层及介于第一半导体层与第二半导体层之间并通过电子和空穴的复合而生成光的有源层；
第一电极，其与第一半导体层电连通而供给电子和空穴中的一个；以及
第二电极，其与第二半导体层电连通而供给电子和空穴中的另一个，
在基底上放置半导体发光芯片的步骤之前包括：以露出第一电极及第二电极的方式在半导体发光芯片的表面涂覆荧光层的步骤。
6.根据权利要求1所述的半导体发光元件的制造方法，其特征在于，
在基底上配置掩模的步骤包括：在基底与掩模之间没有粘接剂的情况下，通过加压装置而对基底和掩模进行加压来使它们接触的过程。
7.根据权利要求1所述的半导体发光元件的制造方法，其特征在于，
在供给密封材料的步骤之后包括：
以将掩模、密封材料及半导体发光芯片结合的状态从基底分离的步骤；以及
以将密封材料及半导体发光芯片结合的状态从掩模取出的步骤。
8.根据权利要求1所述的半导体发光元件的制造方法，其特征在于，
基底包括：
多个导电部；以及
介于多个导电部之间的绝缘部，
多个导电部以上下露出，基底具有板形状，
在放置半导体发光芯片的步骤中，元件移送装置在从借助被识别出的开口而形成的掩模的边缘部相隔所指示的距离的基底上的位置处放置半导体发光芯片，发光芯片的2个电极分别放置于彼此不同的导电部。
9.根据权利要求7或8所述的半导体发光元件的制造方法，其特征在于，
该制造方法包括：以将掩模、密封材料及半导体发光芯片结合的状态使用光测量器而检查各个半导体发光芯片的步骤，其中检查掩模将来自各个半导体发光芯片的光反射到光测量器侧的情况。
10.根据权利要求7或8所述的半导体发光元件的制造方法，其特征在于，
在供给密封材料的步骤之前包括：在掩模的表面形成脱膜涂层(release coatinglayer)的步骤。
11.根据权利要求1所述的半导体发光元件的制造方法，其特征在于，
掩模与基底的材质、颜色及反光率中的至少一个不同。
Applications Claiming Priority (15)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140121191A KR20160031634A (ko) | 2014-09-12 | 2014-09-12 | 반도체 발광소자의 제조 방법 |
| KR10-2014-0121191 | 2014-09-12 | ||
| KR1020140121193A KR101609766B1 (ko) | 2014-09-12 | 2014-09-12 | 반도체 발광소자의 검사 방법 |
| KR10-2014-0121190 | 2014-09-12 | ||
| KR1020140121190A KR101741733B1 (ko) | 2014-09-12 | 2014-09-12 | 반도체 발광소자의 제조 방법 |
| KR10-2014-0121193 | 2014-09-12 | ||
| KR10-2014-0128478 | 2014-09-25 | ||
| KR1020140128478A KR20160052816A (ko) | 2014-09-25 | 2014-09-25 | 반도체 발광소자 및 이의 제조 방법 |
| KR10-2014-0128481 | 2014-09-25 | ||
| KR1020140128481A KR101626904B1 (ko) | 2014-09-25 | 2014-09-25 | 반도체 발광소자 및 이의 제조 방법 |
| KR1020140144087A KR101638124B1 (ko) | 2014-10-23 | 2014-10-23 | 반도체 발광소자 및 이의 제조 방법 |
| KR1020140144088A KR101638125B1 (ko) | 2014-10-23 | 2014-10-23 | 반도체 발광소자 및 이의 제조 방법 |
| KR10-2014-0144087 | 2014-10-23 | ||
| KR10-2014-0144088 | 2014-10-23 | ||
| PCT/KR2015/009619 WO2016039593A1 (ko) | 2014-09-12 | 2015-09-14 | 반도체 발광소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106688115A true CN106688115A (zh) | 2017-05-17 |
| CN106688115B CN106688115B (zh) | 2019-06-14 |
Family
ID=55459289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580048716.1A Active CN106688115B (zh) | 2014-09-12 | 2015-09-14 | 半导体发光元件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US10411176B2 (zh) |
| CN (1) | CN106688115B (zh) |
| WO (1) | WO2016039593A1 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107565375A (zh) * | 2017-09-30 | 2018-01-09 | 昂纳信息技术（深圳）有限公司 | 一种激光器芯片的贴片方法 |
| CN108520873A (zh) * | 2018-04-29 | 2018-09-11 | 浙江唯唯光电科技股份有限公司 | 一种串联式led芯片组件及其装配方法 |
| CN109830591A (zh) * | 2019-02-18 | 2019-05-31 | 佛山市香港科技大学Led一Fpd工程技术研究开发中心 | 一种含粒径梯度荧光胶的白光led元件制作方法 |
| CN110349989A (zh) * | 2019-07-17 | 2019-10-18 | 京东方科技集团股份有限公司 | 发光二极管、显示基板和转移方法 |
| CN111162151A (zh) * | 2018-11-07 | 2020-05-15 | 深圳市聚飞光电股份有限公司 | 一种led芯片封装方法及led灯珠 |
| CN111162156A (zh) * | 2018-11-07 | 2020-05-15 | 深圳市聚飞光电股份有限公司 | 一种led芯片封装方法及led灯珠 |
| CN111279496A (zh) * | 2017-08-04 | 2020-06-12 | 欧司朗光电半导体有限公司 | 用于制造光电子半导体器件的方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016039593A1 (ko) | 2014-09-12 | 2016-03-17 | 주식회사 세미콘라이트 | 반도체 발광소자의 제조 방법 |
| JP6762736B2 (ja) | 2015-03-16 | 2020-09-30 | 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ | 光反射層付光半導体素子、および、光反射層および蛍光体層付光半導体素子の製造方法 |
| US10008648B2 (en) | 2015-10-08 | 2018-06-26 | Semicon Light Co., Ltd. | Semiconductor light emitting device |
| US10617010B2 (en) * | 2016-08-29 | 2020-04-07 | Brewer Science, Inc. | Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices |
| WO2018128471A1 (ko) | 2017-01-05 | 2018-07-12 | 엘지이노텍 주식회사 | 디스플레이 장치 제조 방법 |
| CN110997969A (zh) * | 2017-08-31 | 2020-04-10 | 堺显示器制品株式会社 | 成膜掩模的制造方法 |
| DE102017130574A1 (de) * | 2017-12-19 | 2019-06-19 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Konversionselements und Konversionselement |
| KR20190115193A (ko) * | 2018-04-02 | 2019-10-11 | 주식회사 루멘스 | 마이크로 엘이디 디스플레이 패널 제조방법 |
| DE102018112332A1 (de) * | 2018-05-23 | 2019-11-28 | Osram Opto Semiconductors Gmbh | Bauteil und verfahren zur herstellung eines bauteils |
| EP3591346B1 (de) * | 2018-07-02 | 2020-11-11 | Dr. Johannes Heidenhain GmbH | Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung |
| EP3591345B1 (de) * | 2018-07-02 | 2020-11-11 | Dr. Johannes Heidenhain GmbH | Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung |
| JP6928269B2 (ja) * | 2018-08-31 | 2021-09-01 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
| US11227777B2 (en) * | 2018-10-09 | 2022-01-18 | Micron Technology, Inc. | Sacrificial separators for wafer level encapsulating |
| US10529637B1 (en) * | 2018-10-31 | 2020-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method of forming same |
| CN210607192U (zh) * | 2019-03-26 | 2020-05-22 | Pep创新私人有限公司 | 面板组件、晶圆封装体以及芯片封装体 |
| KR20210011536A (ko) * | 2019-07-22 | 2021-02-02 | 삼성디스플레이 주식회사 | 미세 소자의 전사 장치 및 전사 방법 |
| TWI691013B (zh) * | 2019-08-21 | 2020-04-11 | 力成科技股份有限公司 | 晶片轉移方法及其設備 |
| KR20230048948A (ko) * | 2021-10-05 | 2023-04-12 | 삼성전자주식회사 | 반도체 발광 소자, 이를 포함하는 디스플레이 장치, 및 반도체 발광 소자를 제조하는 방법 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7060535B1 (en) * | 2003-10-29 | 2006-06-13 | Ns Electronics Bangkok (1993) Ltd. | Flat no-lead semiconductor die package including stud terminals |
| KR20090122611A (ko) * | 2008-05-26 | 2009-12-01 | 세크론 주식회사 | 반도체 소자 이송 방법 및 이를 수행하기 위한 장치 |
| CN102000657A (zh) * | 2009-08-28 | 2011-04-06 | 三星Led株式会社 | 树脂涂敷设备、光学特性校正设备和光学特性校正方法 |
| KR20120038723A (ko) * | 2010-10-14 | 2012-04-24 | 삼성엘이디 주식회사 | 발광소자 패키지의 제조방법 |
| KR20120109201A (ko) * | 2011-03-28 | 2012-10-08 | 삼성전자주식회사 | 발광 다이오드 패키지의 제조방법 및 발광 다이오드 패키지 제조용 성형틀 |
| CN102884645A (zh) * | 2010-01-29 | 2013-01-16 | 西铁城电子株式会社 | 发光装置的制造方法以及发光装置 |
| US20140113393A1 (en) * | 2009-10-26 | 2014-04-24 | Samsung Electro-Mechanics Co., Ltd. | Package substrate for optical element and method of manufacturing the same |
| CN103814448A (zh) * | 2011-11-29 | 2014-05-21 | 夏普株式会社 | 发光器件的制造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680487B1 (en) | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| US6599768B1 (en) * | 2002-08-20 | 2003-07-29 | United Epitaxy Co., Ltd. | Surface mounting method for high power light emitting diode |
| JP5192646B2 (ja) | 2006-01-16 | 2013-05-08 | Ｔｏｗａ株式会社 | 光素子の樹脂封止方法、その樹脂封止装置、および、その製造方法 |
| JP5271258B2 (ja) | 2006-08-09 | 2013-08-21 | パナソニック株式会社 | 発光装置 |
| US20100109025A1 (en) | 2008-11-05 | 2010-05-06 | Koninklijke Philips Electronics N.V. | Over the mold phosphor lens for an led |
| KR20100080423A (ko) | 2008-12-30 | 2010-07-08 | 삼성엘이디 주식회사 | 발광소자 패키지 및 그 제조방법 |
| KR101510151B1 (ko) * | 2009-12-18 | 2015-04-10 | 삼성전자주식회사 | 발광소자의 광특성 보정 장치 및 그 방법 |
| JP2011124449A (ja) * | 2009-12-11 | 2011-06-23 | Seiko Instruments Inc | 発光部品、発光器及び発光部品の製造方法 |
| KR101145258B1 (ko) | 2010-01-18 | 2012-05-24 | (주)와이솔 | 반도체 패키지 생산 시스템 및 방법 |
| US9515229B2 (en) * | 2010-09-21 | 2016-12-06 | Cree, Inc. | Semiconductor light emitting devices with optical coatings and methods of making same |
| KR20120061376A (ko) | 2010-12-03 | 2012-06-13 | 삼성엘이디 주식회사 | 반도체 발광 소자에 형광체를 도포하는 방법 |
| KR101257324B1 (ko) | 2011-03-08 | 2013-04-23 | 핏테크 코., 엘티디. | Ｌｅｄ 다이의 광학 특성 측정 방법 |
| JP5748336B2 (ja) | 2011-06-10 | 2015-07-15 | 富士機械製造株式会社 | 半導体装置の製造方法 |
| KR101311923B1 (ko) | 2012-01-31 | 2013-10-14 | 주식회사 에타맥스 | 발광다이오드 테스트 모듈 |
| KR20130100528A (ko) | 2012-03-02 | 2013-09-11 | 삼성전자주식회사 | 발광소자 패키지 및 그 제조 방법 |
| KR101371545B1 (ko) | 2012-07-30 | 2014-03-07 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| TWI588457B (zh) | 2012-09-26 | 2017-06-21 | 晶元光電股份有限公司 | 發光二極體光電特性量測裝置 |
| KR101364247B1 (ko) | 2012-11-26 | 2014-02-17 | 주식회사 세미콘라이트 | 반도체 발광소자를 제조하는 방법 |
| CN105009314B (zh) * | 2013-02-27 | 2019-11-05 | 日亚化学工业株式会社 | 发光装置、发光元件安装方法以及发光元件用安装装置 |
| US9768037B2 (en) * | 2014-05-16 | 2017-09-19 | Infineon Technologies Ag | Electronic device package including metal blocks |
| US9601670B2 (en) | 2014-07-11 | 2017-03-21 | Cree, Inc. | Method to form primary optic with variable shapes and/or geometries without a substrate |
| WO2016039593A1 (ko) * | 2014-09-12 | 2016-03-17 | 주식회사 세미콘라이트 | 반도체 발광소자의 제조 방법 |
-
2015
- 2015-09-14 WO PCT/KR2015/009619 patent/WO2016039593A1/ko active Application Filing
- 2015-09-14 CN CN201580048716.1A patent/CN106688115B/zh active Active
- 2015-09-14 US US15/510,585 patent/US10411176B2/en active Active
-
2019
- 2019-07-23 US US16/519,467 patent/US10763415B2/en active Active
- 2019-07-23 US US16/519,546 patent/US10930832B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7060535B1 (en) * | 2003-10-29 | 2006-06-13 | Ns Electronics Bangkok (1993) Ltd. | Flat no-lead semiconductor die package including stud terminals |
| KR20090122611A (ko) * | 2008-05-26 | 2009-12-01 | 세크론 주식회사 | 반도체 소자 이송 방법 및 이를 수행하기 위한 장치 |
| CN102000657A (zh) * | 2009-08-28 | 2011-04-06 | 三星Led株式会社 | 树脂涂敷设备、光学特性校正设备和光学特性校正方法 |
| US20140113393A1 (en) * | 2009-10-26 | 2014-04-24 | Samsung Electro-Mechanics Co., Ltd. | Package substrate for optical element and method of manufacturing the same |
| CN102884645A (zh) * | 2010-01-29 | 2013-01-16 | 西铁城电子株式会社 | 发光装置的制造方法以及发光装置 |
| KR20120038723A (ko) * | 2010-10-14 | 2012-04-24 | 삼성엘이디 주식회사 | 발광소자 패키지의 제조방법 |
| KR20120109201A (ko) * | 2011-03-28 | 2012-10-08 | 삼성전자주식회사 | 발광 다이오드 패키지의 제조방법 및 발광 다이오드 패키지 제조용 성형틀 |
| CN103814448A (zh) * | 2011-11-29 | 2014-05-21 | 夏普株式会社 | 发光器件的制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111279496A (zh) * | 2017-08-04 | 2020-06-12 | 欧司朗光电半导体有限公司 | 用于制造光电子半导体器件的方法 |
| CN107565375A (zh) * | 2017-09-30 | 2018-01-09 | 昂纳信息技术（深圳）有限公司 | 一种激光器芯片的贴片方法 |
| CN108520873A (zh) * | 2018-04-29 | 2018-09-11 | 浙江唯唯光电科技股份有限公司 | 一种串联式led芯片组件及其装配方法 |
| CN108520873B (zh) * | 2018-04-29 | 2020-07-10 | 浙江唯唯光电科技股份有限公司 | 一种串联式led芯片组件及其装配方法 |
| CN111162151A (zh) * | 2018-11-07 | 2020-05-15 | 深圳市聚飞光电股份有限公司 | 一种led芯片封装方法及led灯珠 |
| CN111162156A (zh) * | 2018-11-07 | 2020-05-15 | 深圳市聚飞光电股份有限公司 | 一种led芯片封装方法及led灯珠 |
| CN109830591A (zh) * | 2019-02-18 | 2019-05-31 | 佛山市香港科技大学Led一Fpd工程技术研究开发中心 | 一种含粒径梯度荧光胶的白光led元件制作方法 |
| CN109830591B (zh) * | 2019-02-18 | 2020-07-14 | 佛山市香港科技大学Led一Fpd工程技术研究开发中心 | 一种含粒径梯度荧光胶的白光led元件制作方法 |
| CN110349989A (zh) * | 2019-07-17 | 2019-10-18 | 京东方科技集团股份有限公司 | 发光二极管、显示基板和转移方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10411176B2 (en) | 2019-09-10 |
| US10763415B2 (en) | 2020-09-01 |
| WO2016039593A1 (ko) | 2016-03-17 |
| US10930832B2 (en) | 2021-02-23 |
| US20170263837A1 (en) | 2017-09-14 |
| US20190378964A1 (en) | 2019-12-12 |
| CN106688115B (zh) | 2019-06-14 |
| US20190378965A1 (en) | 2019-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106688115B (zh) | 半导体发光元件的制造方法 | |
| US10468558B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
| US20120187427A1 (en) | Laminating encapsulant film containing phosphor over leds | |
| US20110220925A1 (en) | Light emitting diode wafer-level package with self-aligning features | |
| TW201409767A (zh) | 藉由透明分隔物與發光二極體隔開之磷光體 | |
| JP6645781B2 (ja) | 半導体発光装置 | |
| KR101638125B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| KR101638124B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| US20120021542A1 (en) | Method of packaging light emitting device | |
| KR101741733B1 (ko) | 반도체 발광소자의 제조 방법 | |
| KR101626904B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| KR101719642B1 (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
| KR101778143B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| KR20160031634A (ko) | 반도체 발광소자의 제조 방법 | |
| KR101609764B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| KR20160039599A (ko) | 반도체 발광소자의 제조 방법 | |
| KR101755537B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| KR101609766B1 (ko) | 반도체 발광소자의 검사 방법 | |
| KR101460742B1 (ko) | 반도체 소자 구조물을 제조하는 방법 | |
| KR20160082953A (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| JP2017005247A (ja) | 発光装置の製造方法及び発光装置 | |
| KR20160052816A (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| KR101835631B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| KR101877743B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| KR101877237B1 (ko) | 반도체 발광소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Gyeonggi Do, South Korea Patentee after: SL Energy Co.,Ltd. Address before: Gyeonggi Do, South Korea Patentee before: SL vionis Co.,Ltd. Address after: Gyeonggi Do, South Korea Patentee after: SL vionis Co.,Ltd. Address before: Gyeonggi Do, South Korea Patentee before: SEMICON LIGHT CO.,LTD. |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240119 Address after: B-15, No. 58 Jixiang Road, Jixiang District, Yongren Temple, Gyeonggi Province, South Korea Patentee after: LUMENS CO.,LTD. Address before: Gyeonggi Do, South Korea Patentee before: SL Energy Co.,Ltd. |
|
| TR01 | Transfer of patent right |