KR101778143B1 - 반도체 발광소자 및 이의 제조 방법 - Google Patents

반도체 발광소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101778143B1
KR101778143B1 KR1020160167891A KR20160167891A KR101778143B1 KR 101778143 B1 KR101778143 B1 KR 101778143B1 KR 1020160167891 A KR1020160167891 A KR 1020160167891A KR 20160167891 A KR20160167891 A KR 20160167891A KR 101778143 B1 KR101778143 B1 KR 101778143B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
wall
dam
electrode
Prior art date
Application number
KR1020160167891A
Other languages
English (en)
Other versions
KR20160147240A (ko
Inventor
백승호
전수근
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020160167891A priority Critical patent/KR101778143B1/ko
Publication of KR20160147240A publication Critical patent/KR20160147240A/ko
Application granted granted Critical
Publication of KR101778143B1 publication Critical patent/KR101778143B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부와, 반도체 발광부에 전기적으로 연결된 적어도 하나의 전극을 가지는 반도체 발광칩(semiconductor light emitting chip); 반도체 발광부의 측면에 위치하는 벽(wall);으로서, 벽의 상단이 표면장력에 의해 상승된(elevated) 벽; 그리고 벽의 상단과 반도체 발광부가 형성하는 보울(bowl)에 형성되며, 반도체 발광부로부터의 빛이 통과하는 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자 및 이의 제조방법에 관한 것이다.

Description

반도체 발광소자 및 이의 제조 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이의 제조 방법에 관한 것으로, 특히 칩 스케일(chip scale)의 반도체 발광소자 및 이의 제조 방법에 관한 것이다.
반도체 발광소자로는 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
반도체 발광소자(semiconductor light emitting device)는 에피(EPI) 공정, 칩 형성(Fabrication) 공정 및 패키지(Package) 공정 등을 거쳐 제조되는데, 각 제조 공정에서는 예기치 못한 여러 원인으로 인해 불량품이 발생하게 된다. 만약 각 제조 공정에서 발생되는 불량이 적절하게 제거되지 못하는 경우에는 불량품이 후속 공정을 불필요하게 거치게 되어 생산효율이 저하된다.
도 1은 웨이퍼로부터 반도체 발광칩을 생산하는 과정의 일 예를 설명하기 위한 도면으로서, 실리콘이나 사파이어 등 원료물질을 사용하여 원판 웨이퍼를 만들고, 원판 웨이퍼에 에피성장 공정을 통해 PN 접합을 가지는 복수의 반도체층을 성장한다. 이후, 전극 형성, 식각 공정, 보호막 형성 등을 통에 반도체 발광칩이 형성된 에피 웨이퍼(1)를 형성한다(도 1a 참조), 이후, 도 1b 및 도 1c에 제시된 바와 같이, 에피 웨이퍼(1)를 다이싱(dicing) 테이프(3)에 붙이고, 도 1d에 제시된 바와 같이, 스크라이빙(scribing) 공정으로 개별 반도체 발광칩(101)으로 분리한다. 계속해서, 검사 및 등급 분류를 하고, 도 1e와 같이 쏘터(5; sorter)를 사용하여, 패키지 공정과 같은 후공정을 위해 요구되는 사양으로 도 1f에 제시된 바와 같이 고정층(13; 예: 테이프) 위에 반도체 발광칩(101)이 쏘팅될 수 있으며, 이후, 외관 검사를 거칠 수 있다.
도 2는 반도체 발광칩을 사용하여 반도체 발광소자 패키지를 제조하는 과정의 일 예를 설명하기 위한 도면으로서, 패키지 공정에서, 예를 들어, 도 2a에 제시된 바와 같이, 다이본더(501; die bonder)를 사용하여 반도체 발광칩(101)을 리드프레임(4)에 다이본딩하고, 와이어본딩, 형광체 봉입, 특성시험, 트리밍, 테이핑 등을 통해 도 2b에 제시된 바와 같이 반도체 발광소자 패키지가 생산된다. 또는, PCB와 같은 외부 전극이 형성된 서브마운트 위에 반도체 발광칩(101)을 SMD 방식으로 실장하여 반도체 발광소자 패키지가 제작될 수 있다. 반도체 발광칩(101)을 리드프레임(예: 4), PCB 또는, 회로 테이프 위에 붙이는 공정을 다이본딩이라고 하며 이때, 사용되는 장비를 다이본더(예: 501)라고 한다. 반도체 발광칩(101)의 크기가 갈수록 작아지는 추세이므로 반도체 발광칩(101)의 접착위치와 각도의 정밀성이 더욱 요구되는 실정이다.
도 3은 쏘터에 의해 테이프 위에 배열된 반도체 발광칩의 일 예를 설명하기 위한 도면으로서, 도 1f에서 설명된 바와 같이, 반도체 발광칩(101)은 패키지 공정과 같은 후공정을 위해 요구되는 사양으로 쏘팅되어 제공된다. 쏘터(5)는 평탄한 테이프(13) 위에 처음에 배열된 반도체 발광칩(101)을 기준으로 얼마의 간격으로 지시된 행 및 열로 반도체 발광칩(101)을 배열하게 된다. 배열의 과정에서 약간씩 반도체 발광칩(101)의 각도가 틀어진 경우(15)가 발생할 수 있고, 쏘터(5)가 고속 동작을 함에 따라 테이프(13)에서 튕겨 나가 반도체 발광칩(101)이 빈 곳(14)도 발생하는 경우가 있다. 또는, 검사 결과 불량인 반도체 발광칩(16)을 빼내어서 빈 곳도 발생한다. 이러한 문제를 줄이기 위해 쏘터(5)의 동작을 저속으로 하면, 공정 시간이 증가하는 문제가 있다.
쏘터(5)에 의한 행 및 열의 배열의 정확성이 부족하면, 후공정의 방식에 따라 제품의 품질에 영향을 크게 미질 수 있다. 예를 들어, 반도체 발광칩(101)을 다이본더(501)로 리드프레임(4)에 접합하는 경우, 다이본더(501)는 테이프(13)에 접착된 반도체 발광칩(101)의 전극의 형상을 인식하고, 리드프레임(4)의 형상을 인식하여 위치, 각도 등을 보정하여 접합할 수 있다. 따라서, 쏘터(5)에 의한 반도체 발광칩(101)의 배열 상태가 심하게 나쁘지 않는 한 패키지 공정에 크게 영향을 주지는 않는다. 그러나 후공정이 테이프(13) 위에 배열된 반도체 발광칩(101)을 그대로 공정에 사용하거나, 쏘터(5)를 사용하여 요구되는 사양으로 다시 배열하는 경우, 각도가 허용 오차 이상으로 틀어진 반도체 발광칩(101)은 다시 수정해야하고, 반도체 발광칩(101)이 빈 곳(14)은 채워 넣는 공정을 추가로 해야하므로 공정효율이 저하되는 문제가 있다.
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(1200), LED 및 봉지재(1000)를 포함한다. LED는 플립 칩(flip chip)의 형태로, 성장 기판(100), 성장 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있다. 제2 반도체층(500) 위에 성장 기판(100) 측으로 빛을 반사하기 위한 금속 반사막(950)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 전극(800)이 형성되어 있다. 봉지재(1000)는 형광체를 함유하며, 성장 기판(100) 및 반도체층(300,400,500)을 둘러싸도록 형성된다. LED는 전기적 콘택(820,960)이 구비된 기판(1200)에 도전성 접착제(830,970)에 의해 접합된다.
도 5는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면으로서, 먼저, 기판(1200) 위에 복수의 LED(2A-2F)를 배치한다. 기판(1200)은 실리콘으로 이루어지며, 각 LED의 성장 기판(100; 도 4 참조)은 사파이어 또는 실리콘 카바이드로 이루어진다. 기판(1200)에는 전기적 콘택(820,960; 도 4 참조)이 형성되어 있고, 각 LED는 전기적 콘택(820,960)에 접합된다. 이후, 각 LED에 대응하는 개구(8A-8F)가 형성된 스텐실(6)을 기판(1200)에 구비한 후, 전기적 콘택(820,960)의 일부가 노출되도록 봉지재(1000; 도 4 참조)를 형성한다. 이후, 스텐실(6)을 제거하고, 큐어링 공정을 수행한 후에, 기판(1200)을 쏘잉(sawing) 또는, 스크라이빙(scribing)해서 개별 반도체 발광소자로 분리한다.
도 6은 복수의 반도체 발광칩에 대해 한꺼번에 봉지재를 형성할 때 문제점을 설명하기 위한 도면으로서, 테이프(13)나 기판의 가장자리에 가이드(21)를 배치하고, 봉지재(17)로 복수의 반도체 발광칩(101)을 덮고, 봉지재(17)를 밀어서 평탄화할 수 있다. 그런데 전술된 바와 같이, 테이프(13) 위에는 반도체 발광칩(101)이 빈 곳(14)이 있을 수 있다. 이 경우 반도체 발광칩(101)이 빈 곳(14)에서 봉지재(17)가 약간 아래로 쳐지는 현상이 발생할 수 있고, 이로 인해 주변의 반도체 발광칩(101) 둘레의 봉지재(17)에 좋지 않은 영향을 준다. 그 결과, 영향을 받은 반도체 발광소자(봉지재(17) 및 반도체 발광칩(101)의 결합체)의 색좌표나 광특성이 설계된 값과 차이가 발생하는 문제가 있다.
한편, 이러한 문제로 인해 테이프(13) 위에 빈 곳(14)에 반도체 발광칩(101)을 다시 배치하는 공정을 추가하기도 하는데, 이로 인해 공정수가 증가하며 공정효율이 저하한다. 한편, 상기 봉지재(17) 상태에 영향을 주는 것을 피하기 위해 불량 반도체 발광칩(16)을 빼지 않고 봉지재(17)를 형성하는 공정을 하는 경우도 있다. 그러나 이 경우 외관 검사로 불량 반도체 발광소자를 빼내야 하여서 공정수가 추가로 들어가고, 재료가 낭비된다.
한편, 봉지재(17)를 형성한 후, 커터(31)로 봉지재(17)를 절단하여 개별 반도체 발광소자로 분리할 수 있다. 이 경우, 커터(31)에 의한 봉지재(17)의 절단면은 커터(31)에 의해 갈려짐에 따라 광추출효율이 저하되는 문제가 있다. 또한, 테이프(13) 위의 반도체 발광칩(101)의 배열이 조금 틀어지면, 커터(31)에 의해 절단시 다수의 반도체 발광소자에서 불량이 발생하는 문제가 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부와, 반도체 발광부에 전기적으로 연결된 적어도 하나의 전극을 가지는 반도체 발광칩(semiconductor light emitting chip); 반도체 발광부의 측면에 위치하는 벽(wall);으로서, 벽의 상단이 표면장력에 의해 상승된(elevated) 벽; 그리고 벽의 상단과 반도체 발광부가 형성하는 보울(bowl)에 형성되며, 반도체 발광부로부터의 빛이 통과하는 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계;로서, 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부와, 반도체 발광부에 전기적으로 연결된 적어도 하나의 전극을 가지는 반도체 발광칩을 개구에 구비하는 단계; 댐의 측면과 반도에 발광부의 측면 사이에 벽을 형성하는 단계;로서, 벽의 상단이 표면장력에 의해 댐의 측면을 따라 상승된(elevated) 벽;을 형성하는 단계; 그리고 벽의 상단과 반도체 발광부가 형성하는 보울(bowl)에 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 웨이퍼로부터 반도체 발광칩을 생산하는 과정의 일 예를 설명하기 위한 도면,
도 2는 반도체 발광칩을 사용하여 반도체 발광소자 패키지를 제조하는 과정의 일 예를 설명하기 위한 도면,
도 3은 쏘터(sorter)에 의해 테이프 위에 배열된 반도체 발광칩의 일 예를 설명하기 위한 도면,
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면,
도 6은 복수의 반도체 발광칩에 대해 한꺼번에 봉지재를 형성할 때 문제점을 설명하기 위한 도면,
도 7은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면,
도 8은 벽을 형성하는 방법의 예들을 설명하기 위한 도면,
도 9는 벽의 형상의 예들을 설명하기 위한 도면,
도 10은 댐의 측면의 경사각에 따른 벽의 예들을 설명하기 위한 도면,
도 11은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 예를 설명하기 위한 도면,
도 12는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 13은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 14는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 15는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 16은 제1 도전부 및 제2 도전부의 예들을 설명하기 위한 도면,
도 17은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예들을 설명하기 위한 도면,
도 18은 본 개시에 따른 반도체 발광소자의 예들을 설명하기 위한 도면,
도 19 내지 도 23은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면들,
도 24는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예들을 설명하기 위한 도면,
도 25 및 도 26은 본 개시에 따른 반도체 발광소자의 검사방법의 예들을 설명하기 위한 도면들,
도 27은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예들을 설명하기 위한 도면,
도 28은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예들을 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 7은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자의 제조 방법에 있어서, 먼저, 도 7a에 제시된 바와 같이, 베이스(201) 위에 개구(305)가 형성된 댐(301; 마스크)과 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 구비한다. 베이스(201)에 댐(301)을 먼저 배치하고, 반도체 발광칩(101)을 놓거나, 베이스(201)에 반도체 발광칩(101)을 먼저 놓고, 댐(301)을 놓거나 모두 가능하다. 반도체 발광칩(101)은 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부(105)와, 반도체 발광부(105)에 전기적으로 연결된 적어도 하나의 전극(80,70)을 가진다. 본 예에서, 반도체 발광칩(101)은 플립칩으로서, 적어도 하나의 전극(80,70)은 제1 전극(80) 및 제2 전극(70)을 포함한다, 제1 전극(80) 및 제2 전극(70)은 반도체 발광부(105)의 일 측에 구비되며, 댐(301)의 개구(305)에 반도체 발광칩(101)을 구비하는 단계에서, 반도체 발광칩(101)은 제1 전극(80) 및 제2 전극(70)이 베이스(201)에 접하도록 놓인다. 본 개시에서 반도체 발광칩(101)은 플립칩에 한정되지 않으며, 레터럴칩(lateral chip)이나 수직형칩(vertical chip)도 적용가능하다.
이후, 도 7b에 제시된 바와 같이, 개구(305)로 인한 댐(301)의 측면(307)과 반도체 발광부(105)의 측면 사이에 벽(wall; 170)을 형성한다. 벽(170)은 상단(173)이 표면장력에 의해 댐(301)의 측면(307)을 따라 상승된(elevated) 형상을 가진다. 예를 들어, 댐(301)의 측면(307)은 베이스(201)에 대해 기울어져 있고, 벽(170)의 재질이 투광성인 경우를 배제하는 것은 아니지만, 바람직하게는 광 투과도가 낮은 물질, 또는 비투광성 물질(예: 광반사 물질)로 이루어 질 수 있다. 벽은 수지(실리콘계, 에폭시계 등) 등 다양한 물질이 사용될 수 있으며, 그 물질의 반사율이 50% 이상인 경우에는 reflector로 사용이 가능하다. 한편, 벽(170)는 전자기 간섭을 방지하기 위해 EMC(electro magnetic compatibility) 물질로 이루어질 수 있다.
댐(301)의 측면(307)과 반도체 발광부(105)의 측면 사이에 공급된 비투광성 물질이 표면장력에 의해 댐(301)의 측면(307)을 따라 상승하여 벽(170)의 상단(173)이 형성된다. 벽(170)의 상단(173)의 형상은 광반사 물질이 댐(301) 및 광반사 물질을 따라 올라가는 정도에 따라 달라진다. 본 예에서는 광반사 물질은 반도체 발광부(105)의 측면보다 댐(301)의 측면(307)으로 표면장력에 의해 더 높이 올라가, 벽(170)의 상단(173)은 반도체 발광부(105)의 측면 측보다 댐(301)의 측면(307) 측(외측 끝)이 베이스(201)를 기준으로 높이가 더 높도록 형성된다. 반도체 발광부(105)로부터의 빛이 봉지재(180)로 입사하는 데에 방해되지 않도록 벽(170)은 반도체 발광부(105)의 상면을 덮지 않도록 형성되는 것이 바람직하며, 본 예에서 벽(170)은 거의 반도체 발광부(105)의 측면의 상측 끝까지 형성된다.
다음으로, 벽으로 사용된 수지를 소프트 큐어링(curing) 또는, 큐어링한 후, 도 7c에 제시된 바와 같이, 벽(170)의 상단(173)과 반도체 발광부(105)가 형성하는 보울(135; bowl)에 봉지재(180)를 형성한다. 예를 들어, 형광체를 함유한 수지 또는 실리콘을 보울(135)에 도팅하거나 프린팅하는 방법으로 봉지재(180)가 형성될 수 있다. 본 예에서, 벽(170)은 반도체 발광부(105)와 접하는 내측면(171), 댐(301)의 측면(307)과 접하는 외측면(172), 및 내측면(171)과 외측면(172)을 연결하는 상면 또는 상단(173)을 가진다. 상단(173)은 반도체 발광부(105)의 측면에 이어질 수 있다. 보울(135)은 벽(170)의 상단(173), 반도체 발광부(105)의 상면 및 측면이 형성하는 공간을 의미한다. 보울(135)의 형상은 도 7b에 제시된 바와 같이, 사발 형태로 형성될 수 있지만, 벽(170)이 반도체 발광부(105)의 측면의 상측 끝 및 하측 끝 사이까지만 올라가는 경우, 보울(135)의 형상이 달라진다.
벽(170)의 상면(173)은 전술한 바와 같이 표면장력에 의해 상승된 형상을 가지며, 본 예에서, 벽(170)의 상단(173)의 적어도 일부는 벽(170)의 하단을 향하여 오목하게 형성된다. 이때, 벽(170) 형성시 수지의 양에 따라서 그 오목한 정도가 차이가 날 수 있다. 양이 적을 시에는 그 오목한 정도가 매우 클 수도 있고, 양이 많을 시에는 그 오목한 정도가 작을 수 있다. 예를 들어, 도 9(c)에 제시된 바와 같이 형성될 수 있다. 댐(301)의 측면(307)이 전술한 바와 같이 베이스(201)에 대해 기울어져 있으므로 댐(301)의 측면(307)과 접하는 벽(170)의 외측면(172)도 경사면이 된다. 벽(170)의 단면상으로 볼 때, 벽(170)의 상면과 외측면(172)이 만나는 벽(170)의 상단(173) 외측 모서리가 뾰족하게 형성될 수 있다.
이후, 반도체 발광칩(101), 벽(170), 및 봉지재(180)를 포함하는 반도체 발광소자를 베이스(201) 및 댐(301)과 분리할 수 있다. 또는, 베이스(201)를 제거하여 반도체 발광칩(101), 벽(170), 봉지재(180), 및 댐(301)을 포함하는 반도체 발광소자가 제조될 수 있다. 또는, 베이스(201)가 제1 전극(80) 및 제2 전극(70)에 각각 다른 극성의 전류를 공급할 수 있는 구조를 가지는 경우, 반도체 발광칩(101), 벽(170), 봉지재(180), 댐(301), 및 베이스(201)를 포함하는 반도체 발광소자가 제조될 수 있다.
이와 같은 반도체 발광소자의 제조방법 및 이에 의해 제조된 반도체 발광소자에 의하면, 벽(170)을 통해서는 빛이 거의 투과하지 못할 수 있으며, 반도체 발광부(105)의 상측으로 나온 빛이 봉지재(180)를 통과하여 방출된다. 이에 따라 방사되는 광의 지향각이 도 4에 예시된 반도체 발광소자보다 좁게(예: 110도~140도 이하)하는 데 좋은 구조가 된다. 또한, 광의 지향각이 상대적으로 좁고 형광체는 필요한 양만 보울(135)에 형성되어 있어서, 형광체가 광에 의해 여기되는 정도의 편차가 도 4와 같은 반도체 발광소자의 경우보다 작다. 또한, 캐비티가 형성된 몰드에 리드프레임을 구비하고, 리드 프레임에 반도체 발광칩(101)을 실장한 후, 캐비티를 봉지재(180)로 채우는 통상적인 반도체 발광소자에 비하여 본 예의 반도체 발광소자는 그 사이즈를 작게 하는 데에 매우 유리한 구조를 가지며, 댐(301)을 사용하여 반도체 발광칩(101) 둘레에 벽(170)을 콤팩트하게 형성할 수 있어서, 반도체 발광소자는 반도체 발광칩(101)에 비해 현저히 크지 않고, 거의 칩스케일 패키지(CSP; chip scale package)가 된다. 또한, 전술한 바와 같이, 형광체는 보울(135)에만 필요한 양만큼만 형성되므로 비용이 절약된다. 또한, 이러한 반도체 발광소자는 제1 전극(80) 및 제2 전극(70)이 벽(170)의 하단으로 노출되어 있어서, PCB 등의 회로기판에 직접 실장되는 SMD(surface mount device)로서도 매우 효율적인 구조를 가진다.
도 8은 벽(170)을 형성하는 방법의 예들을 설명하기 위한 도면으로서, 도 8a에 제시된 바와 같이, 디스펜서(601)를 통해 댐(301)의 측면(307)과 반도체 발광부(105)의 측면 사이에 비투광성 물질을 공급한다. 반도체 발광부(105)는 반도체나 사파이어와 같은 물질일 수 있다. 댐(301)으로는 Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 부재 또는 표면에 막이 형성된 부재도 물론 사용 가능하다. 댐은 비금속일 수 있으며, 예를 들어, 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
댐(301)에 형성되는 개구(305)는 다양하게 변경이 가능하지만, 비투광성 물질이 표면장력에 의해 댐(301)의 측면(307)을 따라 퍼지거나 올라오는 것을 고려할 때, 모서리가 라운드진 형상을 가지는 것이 바람직하다. 디스펜서(601)가 도 8b와 같이 개구(305)의 일측 모서리에서 비투광성 물질을 공급하면, 비투광성 물질은 댐(301)의 측면(307)과 반도체 발광부(105)의 측면을 따라 자연스럽게 퍼지면서 벽(170)이 형성된다. 도 8c와 같이 디스펜싱 포인트를 복수로 하여 더 빠르게 벽(170)을 형성할 수도 있다. 또는, 도 8d에 제시된 바와 같이 디스펜서(601)를 움직여서 비투광성 물질을 공급하는 것도 가능하다.
도 9는 벽(170)의 형상의 예들을 설명하기 위한 도면으로서, 비투광성 물질이 이와 같이 표면장력에 의해 상승하도록, 비투광성 물질은 점성이 낮은 것이 바람직하다. 비투광성 물질의 점성을 적절히 선택하면, 도 9a에 제시된 바와 같이, 반도체 발광부(105)의 측면의 상측 끝까지 벽(170)이 형성될 때, 댐(301)의 측면(307)의 거의 상측 끝까지 벽(170)의 상단(173)이 올라오도록 형성할 수 있다. 또는, 도 9b에 제시된 바와 같이, 벽(170)의 상측 끝이 댐(301)의 측면(307)의 거의 상측 끝에 올라올 때, 반도체 발광부(105)의 측면의 상측 끝과 하측 끝의 사이에 오도록 형성하는 것도 가능하다. 이 경우 보울(135)의 형상이 도 9a와는 약간 달라진다. 한편, 표면장력에 의해 상승된 벽(170)의 상단(173)의 형상은 도 9a, 및 도 9b제시된 바와 같이, 단순한 곡면일 수 있지만, 도 9c와 같이 한 웨이브가 있는 곡면일 수도 있다.
도 10은 댐(301)의 측면(307)의 경사각(308)에 따른 벽(170)의 예들을 설명하기 위한 도면, 반도체 발광소자로부터 방출되는 광의 지향각은 봉지재(180)의 형상에 영향을 받는데, 도 10a와 같이 봉지재(180)의 상면을 평탄하게(flat) 하는 경우 도 10b와 같이 봉지재(180)의 상면이 볼록하게도 만들 수 있다. 또한, 지향각은 보울(135)의 형상에 영향을 받을 수 있으며, 보울(135)의 형상은 벽(170)의 상단(173)의 형상에 영향을 받는다. 또한, 벽(170)의 상단(173)의 형상은 벽(170)의 재질인 비투광성 물질과 댐(301)의 측면(307)의 경사각(308)에 영향을 받는다. 예를 들어, 적절한 경사각(308)으로서 약 30도~85도로 선택하면, 지향각은 140도~110도 정도가 된다.
도 11은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 예를 설명하기 위한 도면으로서, 본 개시에 따른 반도체 발광소자는 CSP 타입의 장점을 가지지만, 도 11에 제시된 예와 같이, 댐(301)의 하나의 개구(305) 내에 복수의 반도체 발광칩(101)을 구비하여 더 큰 사이즈의 패키지를 제조하는 것도 물론 가능하다. 먼저, 복수의 반도체 발광칩(101)을 댐(301)의 개구(305)로 노출된 베이스(201)에 구비하고, 비투광성 물질을 공급하여 벽(170)을 형성한다. 비투광성 물질은 반도체 발광칩(101)의 측면 사이로 퍼지며 흘러가며 반도체 발광칩(101) 사이에서는 벽(170)의 상단(173)은 평탄하게 형성된다. 비투광성 물질은 댐(301)의 측면(307)을 따라 표면장력에 의해 상승하여 벽(170)의 외측 상단(173)이 전술한 바와 같은 형상을 가진다. 봉지재(180)는 벽(170)으로부터 노출된 복수의 반도체 발광부(105)의 상면을 덮도록 보울(135)에 형성된다. 복수의 반도체 발광칩(101)은 동일한 칩이거나 다른 색(예: NUV칩, 청색칩, 녹색칩, 적색칩 등)을 내는 칩일 수 있다. 복수의 반도체 발광칩(101) 사이에 보울(135)의 영역을 나누는 차단벽(170)을 설치하고, 각 차단벽(170)에 의해 구분된 보울(135)에 형광체를 달리하여 각각 봉지재(180)를 형성하는 것도 가능하다.
도 12는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 기능성 소자(401; functional element)를 가지는 반도체 발광소자를 제조하는 방법의 일 예이다. 먼저, 도 12a에 제시된 바와 같이, 베이스(201)에 댐(301) 및 반도체 발광칩(101)을 구비하는 단계에서, 반도체 발광칩(101)과 함께 기능성 소자(401)를 개구(305)로 노출된 베이스(201)에 놓는다. 기능성 소자(401)는 반도체 발광칩(101)의 기능에 관련된 소자로서, 본 예에서, 기능성 소자(401)는 반도체 발광부(105)를 손상으로부터 보호하는 소자로서, 예를 들어, ESD(ElectroStatic Discharge) 및/또는 EOS(Electrical Over-Stress)로부터 반도체 발광부(105)를 보호하는 보호 소자(protecting element: 예: zener diode)이다. 이와 다르게, 기능성 소자(401)로는 반도체 발광부(105)가 내는 광과 기능적으로 관련된 소자일 수도 있다. 전기적 연결 구조의 형성을 좋게 하기 위해 기능성 소자(401)는 반도체 발광칩(101)과 같은 타입의 소자인 것이 좋고, 본 예에서 기능성 소자(401)는 베이스(201) 측으로 노출되는 2개의 전기 단자(480,470; 도 16c 참조)를 가지는 플립칩 타입의 소자이다.
이후, 도 12b에 제시된 바와 같이, 비투광성 물질을 공급하여 벽(170)을 형성한다. 이때, 적어도 기능성 소자(401)의 측면이 벽(170)에 의해 둘러싸이며, 바람직하게는 기능성 소자(401)의 상면도 벽(170)에 의해 덮인다. 따라서, 반도체 발광칩(101)에서 방사되어 봉지재(180)로 들어온 빛이 기능성 소자(401)에 흡수되어 손실되는 것이 방지된다. 또한, 기능성 소자(401)를 벽(170)에 의해 보호할 수 있다. 다음으로 벽(170)의 상단(173)과 반도체 발광부(105)가 형성하는 보울(135)에 봉지재(180)를 형성한다.
도 13은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 댐(301)의 측면(307)의 경사각(308)이 수직이면, 표면장력에 의해 올라가는 정도가 약해지고, 댐(301)의 측면(307)이 비스듬하게 기울어지면, 올라가는 정도가 커진다. 필요에 따라서는 도 13a에 제시된 바와 같이 개구(305)로 인한 댐(301)의 측면(307)의 경사각(308)이 거의 90도인 댐(301)을 사용할 수 있다. 칩을 베이스(201)에 놓고, 도 13b에 제시된 바와 비투광성 물질을 공급하면, 댐(301)의 측면(307)이 비투광성 물질을 표면장력으로 당기고, 반도체 발광칩(101)의 측면도 비투광성 물질을 표면장력으로 당기며, 그 결과 도 13b에 제시된 바와 같이, 벽(170)의 상단(173)이 오목하게 형성될 수 있다. 도 7에 제시된 벽(170)은 댐(301)의 측면(307)이 비스듬하기 때문에 도 13에 제시된 벽(170)보다 벽(170)의 상단(173), 특히 댐(301)의 측면(307) 측 상단(173)이 더 높이 올라가게 형성될 수 있다. 물론, 비투광성 물질의 성질에 따라 표면장력이 약하여 벽(170)의 상단(173)이 오목한 정도가 미미하여 거의 수평을 이루는 예도 가능하다.
이후, 도 13c에 제시된 바와 같이 보울(135)에 봉지재(180)를 형성한다. 이 경우, 보울(135)은 댐(301)의 측면(307), 봉지재(180)의 상단(173) 및 반도체 발광부(105)의 상단(173)이 이어져 이루는 공간이된다.
도 14는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자의 제조방법은 반도체 발광칩(101), 벽(170), 및 봉지재(180)를 형성하는 단계 이후, 제1 도전부(141) 및 제2 도전부(142)를 형성하는 단계를 더 포함한다. 반도체 발광칩(101), 벽(170), 및 봉지재(180)를 형성하는 단계로는 도 7 내지 도 13에서 설명된 예들이 적용될 수 있다. 본 예에서 반도체 발광칩(101)은 플립칩으로서, 베이스(201)와 마주하는 제1 전극(80) 및 제2 전극(70)을 포함한다. 봉지재(180)를 형성한 이후, 도 14a 및 도 14b에 제시된 바와 같이 베이스(201)를 댐(301)과 벽(170)으로부터 분리한다. 베이스(201)는 플렉시블한 테이프이거나 필름이거나 딱딱한 플레이트일 수 있다.
제1 전극(80) 및 제2 전극(70)이 베이스(201)에 접착되므로 벽(170)에 의해 덮이지 않지만, 전극(80,70)을 더 잘 노출시키거나, 오염을 제거하는 과정으로서, 예를 들어, 도 14b와 같이 베이스(201)를 제거한 후에 플라스마 에칭(plasma etching), 기계적 브러싱(mechanical brushing), 또는, 폴리싱(polishing) 과정이 추가될 수도 있다.
다음으로, 도 14c에 제시된 바와 같이, 베이스(201)를 제거하여 노출된 제1 전극(80) 및 제2 전극(70)에 접촉하는 제1 도전부(141) 및 제2 도전부(142)를 형성한다. 예를 들어, 쉐도우 마스크를 두고 금속을 증착하는 방법으로 형성하거나 도금하는 방법이 사용될 수 있다. 제1 도전부(141)는 제1 전극(80)과 접촉하며, 제2 도전부(142)는 제2 전극(70)과 접촉하도록 형성된다. 일 예로, 도 14c와 같이, 제1 도전부(141) 및 제2 도전부(142)는 제1 전극(80) 및 제2 전극(70)보다 넓은 면적을 가지며, 벽(170)의 하단에 형성된다. 다른 예로, 도 14c와 같이, 제1 도전부(141) 및 제2 도전부(142)는 댐(301)의 하면까지 연장되도록 형성될 수 있다. 제1 도전부(141) 및 제2 도전부(142)는 전기적 접촉의 면적을 증가시키며, 외부 전극과의 접합력을 향상시키며, 방열면적도 증가시키는 효과가 있다.
도 15는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 본 예에서 베이스(201)는 제1 도전부(241), 제2 도전부(242), 및 이들 사이에 개재된 절연부(243)를 포함하며, 제1 도전부(241), 절연부(243), 및 제2 도전부(242)는 반복하여 형성될 수 있다. 제1 도전부(241), 절연부(243), 및 제2 도전부(242)는 댐(301)의 개구(305)로 노출되며, 도 15a에 제시된 바와 같이, 반도체 발광칩(101)의 제1 전극(80)이 제1 도전부(241)에 접촉하고, 제2 전극(70)이 제2 도전부(242)에 접하도록 반도체 발광칩(101)을 놓는다. 이후, 벽(170)을 형성하고, 봉지재(180)를 형성한다. 이와 같은 반도체 발광소자 및 이의 제조방법에 의하면, 베이스(201)가 전기적 연결 구조를 가지므로, 도 14에서 설명된 제1 도전부(141) 및 제2 도전부(142)를 형성하는 공정이 생략되는 장점을 가진다.
이러한 플레이트 형태의 베이스(201)의 제조방법으로서, 복수의 도전판(예: Al/Cu/Al)을 절연접착제(예: 에폭시) 등과 같은 절연재료를 사용하여 접착하는 방식으로 반복 적층하여 적층체를 준비한다. 이와 같은 적층체를 절단하여(예: 와이어 커팅 방법), 도 15에 제시된 것과 같이, 플레이트 형태의 베이스(201)가 형성된다. 절단하는 방법에 따라 플레이트는 띠 모양으로 길게 형성되거나, 바둑판처럼 넓게 형성될 수 있다. 제1 도전부(241) 및 제2 도전부(242)의 폭, 절연부(243)의 폭은 상기 도전판 및 절연접착제의 두께를 변경하여 조절될 수 있다.
도 16은 제1 도전부(141) 및 제2 도전부(142)의 예들을 설명하기 위한 도면으로서, 바텀뷰(bottom view)로 볼때, 도 16a와 같이, 제1 도전부(141) 및 제2 도전부(142)가 벽(170)의 하면을 넘지 않도록 하고, 제1 전극(80)과 제2 전극(70)과 각각 접촉하며 서로 떨어지도록 형성할 수 있다. 이와 다르게, 도 16b와 같이 제1 도전부(141) 및 제2 도전부(142)가 벽(170)의 하면을 넘어 댐(301)의 하면까지 연장되도록 형성하는 것도 가능하다. 다만 이 경우, 댐(301)이 비금속인 경우에 더 유용할 것이다.
또한, 도 16c와 같이, 반도체 발광칩(101)과 기능성 소자(401)를 함께 구비하고, 제1 도전부(141)는 반도체 발광칩(101)의 제1 전극(80)과 보호소자의 2개의 전극 중 하나(470)를 전기적으로 연결하고, 제2 도전부(142)는 반도체 발광칩(101)의 제2 전극(70)과 보호소자의 2개의 전극 중 나머지 하나(480)를 전기적으로 연결하도록 형성할 수 있다. 기능성 소자(401)가 제너다이오드인 경우, 반도체 발광칩(101)과 제너다이오드는 역방향으로 병렬연결될 수 있다. 한편, 도 16d와 같이, 하나의 개구(305)에 복수의 반도체 발광칩(101)을 배치하는 경우, 제1 도전부(141), 제2 도전부(142) 및 제3 도전부(143)에 의해 이들을 전기적으로 직렬 및/또는 병렬연결할 수 있다. 제1 도전부(141)는 좌측의 2개의 반도체 발광칩(101)의 2개의 제1 전극(80)과 연결되며, 제2 도전부(142)는 우측의 2개의 반도체 발광칩(101)의 2개의 제2 전극(70)과 연결된다. 제3 도전부(143)는 좌측의 2개의 반도체 발광칩(101)의 제2 전극(70)과 우측의 2개의 반도체 발광칩(101)의 제1 전극(80)을 연결한다. 따라서 4개의 반도체 발광칩(101)이 병렬 및 직렬로 연결된다. 이러한 연결방식은 반도체 발광칩(101)의 배열과 도전부의 형태를 다양하게 변경함으로써 변경될 수 있다.
도 17은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예들을 설명하기 위한 도면으로서, 반도체 발광소자의 제조방법은 반도체 발광칩(101), 벽(170), 봉지재(180), 제1 도전부(141), 및 제2 도전부(142)를 포함하는 결합체를 형성한 이후, 반도체 발광소자를 댐(301)으로부터 분리하는 과정을 포함한다. 상기 결합체를 형성하기 위해 도 7 내지 도 14, 및 도 16에서 설명된 과정들이 적용될 수 있다. 반도체 발광소자는 도 17a에 제시된 바와 같이, 제1 도전부(141) 및 제2 도전부(142)가 생략되고, 댐(301)으로부터 분리될 수도 있다. 댐(301)으로부터의 분리는 도 17a와 같이 바(bar)로 반도체 발광소자를 밀어내거나 도 17b와 같이, 양각 패턴(1007)이 형성된 판(1005)으로 밀어내는 방법으로 할 수 있다.
*분리를 용이하게 하기 위해 도 17c와 같이 댐(301)의 측면(307)에 접합력 조절막(350) 또는 이형코팅층(release coating layer)을 형성할 수 있다. 댐(301)은 플라스틱 및 금속 모두 가능하고, 벽(170)은 실리콘계, 에폭시계 등이 사용될 수 있으므로, 이형코팅 물질은 금속 또는 플라스틱에 대해 실리콘계, 에폭시계 접합시 이형성 또는 윤활성을 제공하고, 내열성을 가지고, 전기적 절연성을 가지는 재질이 바람직하다. 이러한 이형재료는 판매되는 다양한 제품 중에서 적합한 것을 선택할 수 있다. 일 예로, 스프레이 방식이 적용될 수 있으며, 이형물질은 에어로솔(aerosol) 형태일 수 있다. 한편, 접합력 조절막(350)은 벽(170) 형성 공정에서 비투광성 물질이 표면장력에 의해 상승되는 정도를 조절하는 조절막으로도 사용가능하다. 따라서, 댐(301)의 측면(307)에 이와 같은 조절막을 형성하고, 댐(301)은 비도전성 물질로 선택하고, 제1 도전부(141) 및 제2 도전부(142)를 도 16b에 제시된 바와 같이 댐(301)의 하면까지 연장하는 실시예도 고려할 수 있다.
한편, 도 17d에 제시된 바와 같이, 댐(301)을 절단하여, 절단된 댐(301)이 벽(170)의 외측면(172)에 남아 있도록 반도체 발광소자를 제조할 수 있다. 이렇게 절단된 댐(301)은 방열면적을 증가시키고, 반도체 발광소자의 취급시 편리함을 줄 수 있다.
도 18은 본 개시에 따른 반도체 발광소자의 예들을 설명하기 위한 도면으로서, 도 18에 제시된 반도체 발광소자들은 도 7 내지 도 17에서 설명된 방법에 의해 제조될 수 있다. 반도체 발광소자는 반도체 발광칩(101)(semiconductor light emitting chip), 벽(170), 및 봉지재(180)를 포함한다. 반도체 발광칩(101)은 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부(105)와, 반도체 발광부(105)에 전기적으로 연결된 적어도 하나의 전극(80,70)을 가진다. 본 예에서 반도체 발광칩(101)은 플립칩으로서, 적어도 하나의 전극(80,70)은 반도체 발광부(105)를 기준으로 봉지재(180)의 반대 측으로 노출되는 제1 전극(80) 및 제2 전극(70)을 포함한다. 반도체 발광소자는 제1 전극(80)과 접촉하도록 벽(170)의 하단에 형성된 제1 도전부(141), 및 제2 전극(70)과 접촉하며 제1 도전부(141)와 떨어져 벽(170)의 하단에 형성된 제2 도전부(142)를 포함할 수 있다.
벽(170)은 반도체 발광부(105)의 측면에 위치하며, 벽(170)의 상단(173)이 표면장력에 의해 상승된(elevated) 형상을 가진다. 벽(170)은 비투광성 물질로 형성되는 것이 바람직하며, 이 경우 벽(170)은 리플렉터(reflector)일 수 있다. 도 18에 제시된 예들 중 일부와 같이, 벽(170)의 상단(173)은 반도체 발광부(105)의 측면 측보다 외측 끝이 높이가 더 높은 형상을 가질 수 있다. 벽(170)의 외측면(172)은 벽(170)의 하단보다 상단(173)에서 반도체 발광부(105)로부터 거리가 더 멀도록 경사지게 형성된다. 전술한 바와 같이, 벽(170)의 상단(173)은 수지 또는, 비투광성 물질의 양이나 점성 등에 따라 오목한 정도가 달라질 수 있다. 도 18e에 제시된 예에서 벽(170)의 상단(173)은 도 18a 및 도 18b에 제시된 예들에서 벽(170)의 상단(173)보다 더욱 오목하게 형성되어 있다. 한편, 도 18e에 제시된 예와 같이, 벽(170)의 상단(173)이 반도체 발광칩(101)의 측면의 상측 끝까지 올라올 수도 있지만, 도 18d에 제시된 바와 같이, 벽(170)의 상단(173)이 반도체 발광칩(101)의 측면의 상측 끝까지 올라오지 않을 수도 있다.
봉지재(180)는 벽(170)의 상단(173)과 반도체 발광부(105)가 형성하는 보울(135; 도 7b 참조)에 형성되며, 반도체 발광부(105)로부터의 빛이 통과한다. 봉지재(180)는 도 18a와 같이, 투명한 실리콘으로 형성될 수도 있으며, 형광체를 함유할 수 있다. 봉지재는 상면이 평탄하거나, 도 18c와 같이 볼록하거나, 점선(185)으로 표시된 것과 같이 오목하게 형성될 수도 있다. 형광체의 종류는 반도체 발광부(105)로부터 얻고자 하는 광의 색상 및 반도체 발광칩이 내는 광에 따라 결정된다. 예를 들어, 반도체 발광칩(101)이 청색광을 내는 경우, 백색광을 얻기 위해 황색 형광체가 사용될 수 있다.
다른 예로서, 도 18g 및 도 18h에 제시된 바와 같이, 반도체 발광소자는 댐(301)을 더 포함할 수 있다. 댐(301)은 벽(170)을 기준으로 반도체 발광칩(101)의 반대 측에 위치하며, 벽(170)의 외측면(172)을 둘러싸는 측면(307; 경사면)을 가진다. 벽(170)의 상단(173)은 표면 장력에 의해 댐(301)의 경사면(307)을 따라 상승되어 형성된 것이다.
또, 다른 예로서, 도 18i에 제시된 바와 같이, 반도체 발광소자는 2개의 전기 단자(480,470; 도 16c 참조)를 가지는 플립칩 타입의 기능성 소자(401)를 포함하며, 기능성 소자(401)는 2개의 전기 단자(480,470)가 제1 전극(80) 및 제2 전극(70) 측으로 노출되도록 벽(170)에 의해 적어도 일부가 둘러싸여 있다.
또, 다른 예로서, 반도체 발광소자는 도 18j에 제시된 바와 같이, 복수의 반도체 발광칩(101)을 포함할 수 있고, 벽(170)은 복수의 반도체 발광칩(101)의 측면들을 둘러싸며, 봉지재(180)는 벽(170)으로부터 노출된 복수의 반도체 발광칩(101)을 덮도록 형성된다.
도 19 내지 도 23은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면들이다. 먼저, 도 19에 제시된 바와 같이, 먼저, 베이스(201) 위에 복수의 개구(305)가 형성된 댐(301), 또는 마스크를 구비한다. 이후, 도 20에 제시된 바와 같이, 댐(301)의 형상, 패턴, 또는 경계 등을 인식하여 소자가 놓일 위치 및 각도를 보정하는 소자 이송장치(501)를 사용하여, 각 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 놓는다. 다음으로, 도 23a 및 도 23b에 제시된 바와 같이, 댐(301)의 측면(307)과 반도체 발광칩(101)의 측면 사이에 비투광성 물질을 공급하여 벽(170)을 형성한다.
본 예에서, 베이스(201) 위에 반도체 발광칩(101)을 놓기 전에, 먼저 베이스(201)에 댐(301)을 놓는다. 댐(301)은 소자 이송장치(501)가 반도체 발광칩(101)을 놓을 위치나 각도를 보정하기 위한 패턴으로 인식될 수 있으며, 이와 함께 벽(170) 형성시 댐(301)으로 기능한다. 댐(301) 및 개구(305)는 미리 정확도가 매우 높게 정밀하게 형성한 틀(frame)이므로, 쏘터(예: 도 2의 5 참조)를 사용하여 그 때 그 때의 지시에 따라 댐(301)이 구비되지 않은 베이스(201) 또는 평탄한 테이프(13; 도 3 참조) 위에 소자를 배열할 때보다 반도체 발광칩(101) 정렬(alignment)의 정확도가 높다. 따라서, 정렬의 부정확으로 인한 불량이 감소한다. 또한, 테이프(13)에 부착하여 반도체 발광칩(101)을 소자 이송장치(501)에게 제공할 때(도 20a 참조), 반드시 요구된 규격에 정확히 일치하는 상태로 메이드하여 제공하지 않아도, 소자 이송장치(501)가 반도체 발광칩(101)이 빈 곳(14; 도 20a 참조)을 인식하고 다른 반도체 발광칩(101)을 이송할 수 있고, 반도체 발광칩(101)의 틀어진 각도를 보정하여 베이스(201)에 놓을 수 있다. 따라서, 소자 이송장치(501)에게 반도체 발광칩(101)을 제공시 부담이 줄어든다.
본 예에서, 반도체 발광칩(101)으로는 플립 칩(flip chip)이 적합하지만, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)을 배제하는 것은 아니다. 플립 칩 소자로서, 반도체 발광칩(101)은 봉지재(180)로부터 노출된 2개의 전극(80,70; 도 21 참조)을 포함한다.
이하, 각 과정을 상세히 설명한다.
도 19에 도시된 바와 같이, 베이스(201) 위에 댐(301)이 구비된다. 베이스(201)는 리지드(rigid)한 금속 판 또는 비금속 판이거나, 플렉시블한 필름 또는 테이프일 수 있다. 금속 판으로는 특별한 한정이 있는 것은 아니며, 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다. 비금속 판으로는 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다. 필름 또는 테이프도 특별한 제한은 없으며, 점착성 또는 접착성을 가지며 내열성을 가지는 것이 바람직하다. 예를 들어, 내열성 테이프, 블루테이프 등이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
이와 같이, 본 예에 의하면, 반도체 발광칩(101)이 배열되는 베이스(201)가 반도체 기판이나 다른 고가의 기판이 아니라도 무방한 장점이 있다. 또한, 댐(301)이 반도체 발광칩(101) 배열의 가이드가 되므로 베이스(201)에 추가적인 패턴 형성 공정이 필요 없다.
댐(301)은 플라스틱, 금속, 또는, 표면에 막이 형성된 부재일 수 있으며, 복수의 개구(305)가 형성되어 있다. 댐(301)의 재질은 상기 베이스(201)의 재질로 예시된 예들이 사용될 수 있지만, 댐(301) 및 개구(305)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다. 특히, 후술되는 바와 같이, 소자 이송장치(501)가 댐(301)의 패턴을 인식하는 측면에서는 댐(301)과 베이스(201)는 재질, 색상 및 광반사율 중 적어도 하나가 다르게 선택되는 것이 바람직하다.
본 예에서, 베이스(201)와 댐(301)은 외력에 의해 가압되어 서로 접하게 된다. 예를 들어, 도 19b에 제시된 바와 같이, 클램프(401)를 사용하여 베이스(201)와 댐(301)을 접촉시킬 수 있다. 이와 같이, 본 예에 의하면, 베이스(201)와 댐(301)을 접촉시키 위한 방법이 간편하고, 클램프(401)를 풀어서 베이스(201)로부터 댐(301)을 제거할 수 있으므로 편리한 장점이 있다. 베이스(201) 자체로 접착성 또는 점착성을 가지는 테이프일 수 있지만, 베이스(201)와 댐(301) 사이에 접착 물질을 개재시키는 실시예도 물론 가능하다. 예를 들어, 접착 물질은 도전성 패이스트, 절연성 패이스트, 폴리머 접착제 등 다양하게 선택가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면, 베이스(201)와 댐(301)의 분리시에 상기 온도 범위에서 분리가 쉽게 될 수 있다.
댐(301)에 형성된 복수의 개구(305)는 일 예로, 복수의 행과 열로 배열되어 있다. 개구(305)로 베이스(201)의 상면이 노출된다. 개구(305)의 개수 및 배열 방식은 필요에 따라 적절하게 변경할 수 있음은 물론이다. 개구(305)는 반도체 발광칩(101)의 형상을 따를 수도 있지만, 반도체 발광칩(101)과 다른 형상을 가질 수도 있다. 본 예에서 개구(305)는 모서리가 라운드진 형상을 가진다.
도 20은 반도체 발광칩(101)을 개구(305)로 노출된 베이스(201)에 놓는 과정의 일 예를 설명하기 위한 도면으로서, 소자 이송장치(501)는 고정부(13; 예: 테이프) 위의 각 반도체 발광칩(101)을 픽업(pick-up)하여 댐(301)의 개구(305)로 노출된 베이스(201) 위에 놓는다. 이 과정보다 먼저, 소자 배열 장치(예: 쏘터; sorter)를 사용하여, 복수의 반도체 발광칩(101)을 테이프(13) 위에 제공하는 과정이 선행될 수 있으며, 일 예로 도 3에 제시된 예를 참조할 수 있다. 도 20a에 제시된 바와 같이, 테이프(13)의 아래에서 핀 또는 봉이 반도체 발광칩(101)을 치면 테이프(13)로부터 반도체 발광칩(101)이 떨어지며, 그 순간 소자 이송장치(501)가 반도체 발광칩(101)을 전기적 흡착 또는 진공 흡착할 수 있다. 도 20b에 제시된 바와 같이, 소자 이송장치(501)는 베이스(201) 위로 이동하여 각 개구(305)에 반도체 발광칩(101)을 놓는다. 반도체 발광칩(101)은 2개의 전극(80,70)이 베이스(201)의 상면과 마주하도록 놓이며, 이에 따라 후술되는 벽(170)에 의해 2개의 전극(80,70)이 덮이지 않는다. 소자 이송장치(501)의 일 예로, 다이본더와 유사하게, 패턴 또는 형상을 인식하며, 이송할 위치나 대상물의 각도를 보정할 수 있는 장치라면 그 명칭에 무관하게 사용 가능할 것이다.
도 21은 반도체 발광칩(101)의 예들을 설명하기 위한 도면으로서, 본 예에서, 반도체 발광칩(101)으로는 플립 칩 소자로서, 성장 기판(10), 복수의 반도체층(30,40,50), 광반사층(R), 및 2개의 전극(80,70)을 포함한다. 3족 질화물 반도체 발광소자를 예로 들면, 성장 기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 제1 전극(80)은 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다. 제2 전극(70)은 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다.
도 21a에 제시된 바와 같이, 제2 반도체층(50)과 전극(70,80) 사이에는 광반사층(R)이 개재되며, 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다. 또는, 도 21b에 제시된 바와 같이, 제2 반도체층(50) 위에 금속 반사막(R)이 구비되고, 전극(70)이 금속 반사막(R) 위에 구비되며, 메사식각으로 노출된 제1 반도체층(50)과 다른 전극(80)이 연통될 수 있다. 전술된 소자 이송장치(501)는 이와 같은 전극(70,80)의 형상 또는 패턴을 인식할 수 있다.
도 22는 소자 이송장치(501)가 댐(301)의 형상 또는 패턴을 인식하여 각도 및 위치를 보정하는 일 예를 설명하기 위한 도면으로서, 쏘터(5; 도 2 참조)에 의해 고속으로 배열하는 과정에서 테이프(13) 위에는 반도체 발광칩(101)이 빈 곳(14: 도 3 참조)가 있을 수 있으며, 약간 각도가 틀어지도록 배열된 반도체 발광칩(101)(16; 도 3 참조)이 있을 수 있다. 소자 이송장치(501)는 도 20a에 제시된 바와 같이, 빈 곳(14)을 인식하고 다음 위치의 반도체 발광칩(101)을 픽업할 수 있다. 소자 이송장치(501)는 반도체 발광칩(101)을 픽업할 때, 반도체 발광칩(101)의 전극(80,70)의 패턴(예: 전극 분리선)을 인식하여, 각도를 보정할 수 있다. 또한, 소자 이송장치(501)는 도 22에 제시된 바와 같이 댐(301) 형상을 인식하여 위치나 각도를 보정하여 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 정확하게 놓는다. 이를 위해 소자 이송장치(501)는 카메라나 광학센서 등을 이용할 수 있다. 예를 들어, 베이스(201)와 댐(301)은 광반사율에 차이가 있도록 재질이나 색상이 선택되거나, 표면이 처리될 수도 있으며, 소자 이송장치(501)는 댐(301)과 베이스(201)의 명암의 차이, 광반사율 차이 또는, 반사광의 차이를 감지하거나 개구(305)의 형태를 인식할 수 있다. 반드시 개구(305)를 전체적으로 인식하지 않더라도 일 부분만을 인식할 수도 있으며, 소자 이송장치(501)는 개구(305)로 인한 댐(301) 면, 에지, 및 점 중 적어도 하나로부터 지시된 거리 또는 좌표에 해당하는 베이스(201) 상의 위치에 반도체 발광칩(101)을 놓을 수 있다. 이 외에도, 댐(301)이나 개구(305)의 패턴을 인식하고, 이를 기준으로 반도체 발광칩(101)을 놓을 좌표를 결정하는 다양한 방법이 설계될 수 있을 것이다. 본 예에서는 베이스(201)에 특별한 패턴이 없고, 댐(301)나 개구(305)를 반도체 발광칩(101)의 좌표 결정의 기준으로 한다.
따라서, 단순히 평탄한 베이스(201) 위에 쏘터(5)를 사용하여 처음 배치된 반도체 발광칩(101)을 기준으로 미리 지시된 간격대로 소자를 배열하는 경우에 비하여 반도체 발광칩(101)의 정렬(예: 위치와 각도)이 더욱 정확하게 된다.
계속해서, 도 23a와 같이, 비투광성 물질을 댐(301)의 경사진 측면과 반도체 발광칩(101)의 측면 사이에 공급하여, 도 23b와 같이 표면장력에 의해 상단(173)이 상승된 벽(170)을 형성한다. 이후, 벽(170)을 경화하고, 도 23c와 같이, 벽(170) 및 반도체 발광부(105)가 형성하는 보울(135)에 봉지재(180)를 형성한다. 다음으로, 도 23d와 같이 베이스(201)를 제거하고, 제1 도전부(141) 및 제2 도전부(142)를 형성한다. 마지막으로, 복수의 반도체 발광소자를 댐(301)으로부터 빼어낸다. 예를 들어, 댐(301)으로부터 빼내기 위해 쏘터나 또는, 이와 유사한 장치를 사용할 수 있다. 양각패턴(1007)이 형성된 판(1005)로 밀어서 댐(301)으로부터 반도체 발광소자를 밀어내면, 진공 흡착, 또는, 전기적 고정 수단을 사용하여 반도체 발광소자를 잡아서 이송할 수 있다. 도 25 및 도 26에서 설명된 것과 같은 검사 과정이 선행된 경우, 검사 결과를 바탕으로, 반도체 발광소자를 빼내어 동시에 쏘팅을 할 수 있다. 댐(301)과 벽(170) 간의 접합력이 있기 때문에 너무 강한 힘으로 빼면 반도체 발광소자가 손상될 수 있으므로, 댐(301)으로부터 잘 빠지도록 도 17c에서 설명된 바와 같은 댐(301)과 벽(170) 간의 접합력을 콘트롤 할 수 있는 구성을 추가하는 것을 고려할 수 있다.
도 24는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예들을 설명하기 위한 도면으로서, 봉지재(180) 또는, 제1 도전부(141)와 제2 도전부(142)가 형성된 이후, 도 24a에 제시된 바와 같이 댐(301)을 절단하여 도 24b에 제시된 바와 같이 절단된 댐(301)이 벽(170)의 외측면(172)에 붙어 있는 반도체 발광소자를 제조할 수 있다. 절단이 용이하로록 댐(301)에는 절단용 홈(303)이 형성될 수 있다. 절단은 커터, 레이저 스크라이빙 등의 방법이 사용될 수 있으며, 절단용 홈(303)으로 커터가 들어가 댐(301)을 자를 수도 있지만, 댐(301)의 일부는 자르거나 스크라이빙하고 일부는 브레이킹하는 방법(scribing and breaking)으로 절단할 수 있다. 이와 다르게, 절단용 홈(303)을 따라 단순히 브레이킹하는 방법이 사용될 수 있다.
다른 예로서, 도 24c와 같이 베이스(201)가 제1 도전부(241), 절연부(243), 및 제2 도전부(242)를 가지는 플레이트 인 경우, 베이스(201)를 제거하지 않고 댐(301)을 절단하여 도 24d와 같은 반도체 발광소자가 제조된다. 벽(170)에 붙은 절단된 댐(301)은 접합력 향상, 방열효율 향상 등에 기여할 수 있다. 본 예에서, 댐(301) 절단의 방법으로 브레이킹 방법이 포함되는 경우, 절단용 홈(303)이 미리 정확한 간격으로 형성되어 있고 절단용 홈(303)을 따라 절단하므로 반도체 발광소자의 사이즈가 일정하게 형성되는 장점이 있다. 또한, 댐(301)의 하면으로부터 상면까지의 높이 또는 두께 전체를 절단하는 경우 절단의 과정에서 외력에 의한 응력이나 스트레스가 많이 발생하므로 소자에 손상이 발생할 위험이 있지만, 절단용 홈(303)으로 인해 이러한 응력이나 스트레스가 감소하여 손상이나 파손의 위험이 감소한다. 또한, 브레이킹시 시간이 단축된다. 그 결과, 절단 공정의 효율이 향상 및 불량이 감소한다.
반도체 발광소자의 형상은 댐(301)의 개구(305)의 형상에 따라 형성된다. 개구(305)가 (top view) 상으로 모서리가 라운드진 사각형, 삼각형 등의 다각형이나, 원형, 타원형 등으로 변경할 수 있고, 이에 봉지재(180)의 탑뷰 상의 형상도 사각형, 삼각형 등의 다각형이나, 원형, 타원형 등으로 형성된다. 이러한 방식으로 형상을 변경하면, 반도체 발광소자로부터 나오는 빛의 방향과 양이 봉지재(180) 형상에 따라 변경될 수도 있다.
도 25 및 도 26은 본 개시에 따른 반도체 발광소자의 검사방법의 예들을 설명하기 위한 도면들로서, 반도체 발광소자의 검사방법은 본 개시에 따른 반도체 발광소자의 제조 방법의 하나의 과정에 포함될 수 있다. 반도체 발광소자의 검사 방법에 있어서, 도 25a에 제시된 바와 같이, 반도체 발광칩(101), 벽(170), 봉지재(180), 제1 도전부(141), 제2 도전부(142), 및 댐(301)으로 된 결합체를 검사하거나, 도 25b에 제시된 바와 같이, 베이스(201)가 제1 도전부(241) 및 제2 도전부(242)를 가지는 결합체를 검사한다. 이러한 결합체는 전술된 방법에 의해 제조된다. 도 25a에서 제1 도전부(141) 및 제2 도전부(142)가 생략된 상태에서 제1 전극(80) 및 제2 전극(70)에 프로브(707)를 접촉시켜 검사하는 방법도 가능하다.
이러한 결합체를 준비하고, 봉지재(180) 측에 빛을 수광하는 광측정기(701)를 구비한다. 다음으로, 프로브를 선택된 반도체 발광소자의 제1 도전부(141,241) 및 제2 도전부(142,242)에 접촉하고 전류를 인가하여 반도체 발광칩(101)으로부터의 빛을 광측정기(701)에 의해 측정한다.
반도체 발광소자의 광측정이 정확하게 되기 위해서는 반도체 발광소자로부터 나오는 광을 가능한 한 많이 수광하고, 주변의 간섭이 없이 측정하는 것이 바람직하다. 본 예에서는 광을 측정할 때, 봉지재(180) 둘레의 벽(170)이 반도체 발광칩(101)으로부터의 빛을 광측정기(701) 측으로 반사하며, 이웃한 봉지재(180)로 빛이 입사되는 것을 차단한다. 또한, 전술한 바와 같이, 벽(170)의 상단(173)의 형상과 보울(135)의 형상으로 인해 지향각이 상대적으로 좁아서 광측정이 더욱 잘된다.
따라서, 개별 반도체 발광소자를 광측정기(701) 내로 넣어 검사하지 않아도 누설되는 광이 현저히 감소되며 또한, 주변의 형광체에 의한 간섭 없이 측정할 수 있으며, 개별 반도체 발광소자를 광측정기(701) 내에 완전히 넣고 측정하는 것과 거의 마찬가지로 정확하게 광을 측정할 수 있다. 또한, 광측정기(701)를 이동하거나, 상기 결합체를 이동시키면서 검사할 수 있어서 검사를 신속히 할 수 있다.
광측정기(701)로는 적분구(integrating sphere)를 사용할 수 있다. 예를 들어, 적분구(701,705)는 내측에 중공부를 가진 구형의 장치로서, 중공부 내로 광을 받아들여 그 특성을 측정하는 장치이다.
한편, 도 26을 참조하면, 본 예에 따른 반도체 발광소자의 검사 방법에 의하면, 광측정 검사는 댐(301)의 내측의 반도체 발광소자와 가장 자리의 반도체 발광소자를 검사할 때, 종래의 오류를 제거할 수 있다. 예를 들어, 벽(170) 또는 댐(301)이 없이 테이프에 복수의 반도체 발광소자를 부착하고 검사하거나, 벽(170)이 없이 봉지재(180)를 전체적으로 봉지하고 각 반도체 발광소자를 검사할 수 있다. 이때, 복수의 반도체 발광소자들의 배열 중에서 내측에서는 측정되는 반도체 발광소자의 둘레로 대체로 스케터링하는 구조가 균등하게 분포한다. 반면, 가장자리 반도체 발광소자는 주변에 반도체 발광소자가 있는 방향과 없는 방향에서 광의 스케터링이 차이가 나고 결국, 테이프의 내측과 가장자리에서 광이 서로 다르게 측정된다. 그러나 내측의 반도체 발광소자와 가장자리 반도체 발광소자를 적분구의 내에 개별로 넣어 검사하면 거의 비슷하게 광이 측정된다.
본 예에 따른 반도체 발광소자의 검사 방법에 의하면, 각 반도체 발광소자를 둘러싸는 벽(170) 또는 댐(301)이 리플렉터로 기능하므로, 내측과 가장자리에서 조건의 차이가 없어지고, 따라서 더 정확한 광측정이 가능하다.
도 27은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예들을 설명하기 위한 도면으로서, 반도체 발광소자의 제조방법은 도 7 내지 도 26에서 설명된 과정들 이후, 반도체 발광소자를 PCB 등의 회로기판(900)에 실장하는 과정을 포함한다. 예를 들어, 도 27a와 같이, PCB(900)의 외부 전극(980,970)에 반도체 발광소자의 제1 전극(80) 및 제2 전극(70)이 직접 접합되거나 솔더링 등에 의해 접합될 수 있다. 또는, 도 27b와 같이, PCB(900)의 외부 전극(980,970)에 반도체 발광소자의 제1 전극부(141) 및 제2 전극부(142)가 접합될 수 있다. 또한, 도 27d와 같이, 복수의 반도체 발광칩(101)을 가지는 반도체 발광소자가 PCB(900)의 외부 전극(980,970,950)에 접합될 수 있다.
한편, 도 27c와 같이, 플레이트(201)의 제1 도전부(241)에 반도체 발광소자의 제1 전극부(141)이 접합되고, 제2 도전부(242)에 제2 전극부(142)이 접합되며, 플레이트(201)의 절연부(243)가 제1 전극(80)과 제2 전극(70) 사이에 대응하게 실장될 수 있다. 이러한 플레이트(201)는 회로부를 가지도록 구성할 수 있으며, 이 경우, 플레이트(201)는 인쇄회로기판과 같은 회로기판으로 기능하면서 동시에 히트싱크로도 기능할 수 있다.
한편, 도 27e와 같이 플레이트의 제1 도전부(241) 및 제2 도전부(242)에 의해 반도체 발광칩 및 기능성 소자가 전기적으로 연결될 수 있으며, 반도체 발광소자의 제1 도전부(141) 및 제2 도전부(142)가 생략되고 제1 전극(80) 및 제2 전극(70)이 플레이트의 제1 도전부(241) 및 제2 도전부(242)에 직접 접촉하는 예도 물론 가능하다.
도 28은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예들을 설명하기 위한 도면으로서, 도 28a에 제시된 바와 같이, 플레이트(201)에 댐(301)을 먼저 두고, 댐으로 노출된 플레이트(201)의 제1 도전부(241), 및 제2 도전부(242)에 하나 이상의 반도체 발광칩(101)을 직접 실장하고, 벽(170)을 형성한 후, 하나 이상의 반도체 발광칩(101) 둘레에 댐(301)을 형성한 후, 댐(301) 내에 벽을 형성하고, 봉지재를 형성할 수 있다. 플레이트(201)의 하면에는 아노다이징에 의한 산화막(207)이 형성되어 있고, 접착층(1100)에 의해 메탈 베이스(1000; 방열부; 예: Al 판)에 접합된다. 이와 같은, 플레이트(201; 전원전달기판) 및 메탈 베이스(1000)는 종래의 메탈 PCB를 대체할 수 있다.
또 다른 예로서, 도 28b에 제시된 바와 같이, 플레이트(201) 위에 도 28a에서 댐이 제거된 결합체를 제조한 후, 이를 절연층(1200)에 의해 메탈 베이스(1000)과 접합하고, 스크류(1400)을 사용하여 히트싱크(1500)에 결합하는 구성도 가능하다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부와, 반도체 발광부에 전기적으로 연결된 적어도 하나의 전극을 가지는 반도체 발광칩(semiconductor light emitting chip); 반도체 발광부의 측면에 위치하는 벽(wall);으로서, 벽의 상단이 표면장력에 의해 상승된(elevated) 벽; 그리고 벽의 상단과 반도체 발광부가 형성하는 보울(bowl)에 형성되며, 반도체 발광부로부터의 빛이 통과하는 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(2) 벽의 상단은 반도체 발광부의 측면 측보다 외측 끝이 높이가 더 높은 것을 특징으로 하는 반도체 발광소자.
(3) 벽의 상단은 벽의 하단을 향하여 오목하게 형성된 것을 특징으로 하는 반도체 발광소자.
(4) 벽은 리플렉터(reflector)인 것을 특징으로 하는 반도체 발광소자.
(5) 봉지재에 함유된 형광체를 포함하는 것을 특징으로 하는 반도체 발광소자.
(6) 벽의 외측면은 벽의 하단보다 상단에서 반도체 발광부로부터 거리가 더 멀도록 경사진 것을 특징으로 하는 반도체 발광소자.
(7) 벽을 기준으로 반도체 발광칩의 반대 측에 위치하는 댐;으로서, 벽과 접하는 경사면을 가지는 댐;을 포함하며, 벽의 상단은 표면 장력에 의해 댐의 경사면을 따라 상승된 것을 특징으로 하는 반도체 발광소자.
(8) 반도체 발광부는: 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 그리고 복수의 반도체층이 형성되는 기판;으로서, 복수의 반도체층과 봉지재 사이에 위치하는 기판;을 포함하며, 적어도 하나의 전극은: 복수의 반도체층을 기준으로 기판의 반대 측에 위치하며, 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극; 그리고 복수의 반도체층을 기준으로 기판의 반대 측에 위치하며, 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(9) 제1 전극과 접촉하도록 벽의 하단에 형성된 제1 도전부; 그리고 제2 전극과 접촉하며 제1 도전부와 떨어져 벽의 하단에 형성된 제2 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(10) 복수의 반도체 발광칩을 포함하며, 벽은 복수의 반도체 발광칩의 측면들을 둘러싸며, 봉지재는 벽으로부터 노출된 복수의 반도체 발광칩을 덮는 것을 특징으로 하는 반도체 발광소자.
(11) 2개의 전기 단자를 가지는 플립칩 타입의 기능성 소자(functional element);로서, 2개의 전기 단자가 제1 전극 및 제2 전극 측으로 노출되도록 벽에 의해 적어도 일부가 둘러싸인 기능성 소자;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(12) 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계;로서, 전자와 정공의 재결합에 의해 빛을 생성하는 반도체 발광부와, 반도체 발광부에 전기적으로 연결된 적어도 하나의 전극을 가지는 반도체 발광칩을 개구에 구비하는 단계; 댐의 측면과 반도체 발광부의 측면 사이에 벽을 형성하는 단계;로서, 벽의 상단이 표면장력에 의해 댐의 측면을 따라 상승된(elevated) 벽;을 형성하는 단계; 그리고 벽의 상단과 반도체 발광부가 형성하는 보울(bowl)에 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(13) 벽을 형성하는 단계에서, 댐의 측면은 베이스에 대해 기울어져 있고, 댐의 측면과 반도체 발광부의 측면 사이에 공급된 광반사 물질이 표면장력에 의해 댐의 측면을 따라 상승하여 벽의 상단이 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(14) 벽의 상단은 반도체 발광부의 측면 측보다 댐의 측면 측이 베이스를 기준으로 높이가 더 높은 것을 특징으로 하는 반도체 발광소자.
(15) 반도체 발광칩은 플립칩으로서, 적어도 하나의 전극은 반도체 발광부를 기준으로 봉지재의 반대 측에 위치하는 제1 전극 및 제2 전극을 포함하며, 봉지재를 형성하는 단계이후, 베이스를 댐과 벽으로부터 분리하는 단계; 그리고 벽의 하단에 제1 전극과 접촉하는 제1 도전부와, 제2 전극과 접촉하며 제1 도전부와 떨어진 제2 도전부;를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(16) 베이스에 댐 및 반도체 발광칩을 구비하는 단계에서, 복수의 반도체 발광칩이 하나의 개구에 구비되며, 벽은 반도체 발광칩의 측면 사이를 채우는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(17) 베이스에 댐 및 반도체 발광칩을 구비하는 단계에서, 제1 전극 및 제2 전극 측으로 노출되는 2개의 전기 단자를 가지는 플립칩 타입의 기능성 소자가 반도체 발광칩과 함께 개구에 구비되며, 벽을 형성하는 단계에서, 기능성 소자의 적어도 일부가 벽에 의해 덮이는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(18) 댐을 제외한 나머지를 댐으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(19) 댐을 절단하여, 절단된 댐과 나머지를 포함하는 결합체를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(20) 베이스에 댐 및 반도체 발광칩을 구비하는 단계는: 베이스 위에 개구가 형성된 댐을 구비하는 과정; 그리고 댐의 형상을 인식하여 반도체 발광칩이 놓일 위치를 보정하는 소자 이송장치를 사용하여, 개구로 노출된 베이스 위에 반도체 발광칩을 놓는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
본 개시에 따른 하나의 반도체 발광소자 및 이의 제조방법에 의하면, 댐의 측면의 경사각 변경하여, 벽의 측면 및 상단의 형상을 변경할 수 있는 반도체 발광소자 및 이의 제조방법이 제공된다.
또한, 형광체는 필요한 양만 보울에 형성되어 있어서, 형광체가 광에 의해 여기되는 정도의 편차가 작은 반도체 발광소자 및 이의 제조방법이 제공된다.
또한, 사이즈를 작게 하는 데에 매우 유리한 구조를 가지며, 반도체 발광칩 둘레에 벽을 콤팩트하게 형성할 수 있어서, 칩스케일 패키지(CSP; chip scale package)로서 반도체 발광소자 및 이의 제조방법이 제공된다.
또한, 형광체는 보울에만 필요한 양만큼만 형성되므로 형광체가 절약된다.
또한, PCB 등의 회로기판에 직접 실장되는 SMD(surface mount device)로서 매우 효율적인 구조를 가지는 반도체 발광소자 및 이의 제조방법이 제공된다.
70,80: 전극 101: 반도체 발광칩 201: 베이스
301: 댐 305: 개구 170: 벽
180: 봉지재 701: 광측정기 401: 기능성 소자

Claims (6)

  1. 반도체 발광소자에 있어서,
    투광성의 성장기판을 포함하며 전자와 정공의 재결합에 의해 활성층에서 빛을 생성하는 반도체 발광부와, 활성층을 기준으로 성장기판의 반대 측에 반도체 발광부에 전기적으로 연결된 적어도 하나의 전극을 가지는 반도체 발광칩(semiconductor light emitting chip);
    반도체 발광칩의 측면에 위치하는 벽(wall);으로서, 벽의 상단이 표면장력에 의해 상승된(elevated) 벽; 그리고
    벽의 상단과 반도체 발광칩에 의해 형성하는 보울(bowl)에 형성되며, 반도체 발광부로부터의 빛이 통과하는 봉지재;를 포함하며,
    벽을 기준으로 반도체 발광칩의 반대 측에 위치하는 댐;으로서, 벽과 접하는 경사면을 가지는 댐;을 포함하고,
    벽의 상단의 외측 끝의 높이가 반도체 발광부의 상면의 높이보다 높고,
    벽의 상단 중 반도체 발광부의 측면 측이 성장기판과 접하며,
    댐의 상면과 봉지재의 상면이 동일선상에 형성되는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    벽의 상단은 반도체 발광부의 측면 측보다 외측 끝이 높이가 더 높고,
    벽의 외측면은 벽의 하단보다 상단에서 반도체 발광부로부터 거리가 더 멀도록 경사진 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    벽의 상단은 벽의 하단을 향하여 오목하게 형성된 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    벽의 상단은 표면 장력에 의해 댐의 경사면을 따라 상승된 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 1에 있어서,
    적어도 하나의 전극은 제1 전극 및 제2 전극을 포함하고,
    제1 전극과 접촉하도록 벽의 하단에 형성된 제1 도전부; 그리고
    제2 전극과 접촉하며 제1 도전부와 떨어져 벽의 하단에 형성된 제2 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 5에 있어서,
    2개의 전기 단자를 가지는 플립칩 타입의 기능성 소자(functional element);로서, 2개의 전기 단자가 제1 전극 및 제2 전극 측으로 노출되도록 벽에 의해 적어도 일부가 둘러싸인 기능성 소자;를 포함하는 것을 특징으로 하는 반도체 발광소자.
KR1020160167891A 2016-12-09 2016-12-09 반도체 발광소자 및 이의 제조 방법 KR101778143B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160167891A KR101778143B1 (ko) 2016-12-09 2016-12-09 반도체 발광소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160167891A KR101778143B1 (ko) 2016-12-09 2016-12-09 반도체 발광소자 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140193883A Division KR20160083279A (ko) 2014-12-30 2014-12-30 반도체 발광소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160147240A KR20160147240A (ko) 2016-12-22
KR101778143B1 true KR101778143B1 (ko) 2017-09-18

Family

ID=57723834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160167891A KR101778143B1 (ko) 2016-12-09 2016-12-09 반도체 발광소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101778143B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022203452A1 (ko) * 2021-03-25 2022-09-29 서울바이오시스 주식회사 발광 다이오드 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102132635B1 (ko) * 2020-03-16 2020-07-10 주식회사 퀀타매트릭스 유체막 두께가 일정한 신속한 세포배양검사 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022203452A1 (ko) * 2021-03-25 2022-09-29 서울바이오시스 주식회사 발광 다이오드 패키지

Also Published As

Publication number Publication date
KR20160147240A (ko) 2016-12-22

Similar Documents

Publication Publication Date Title
US10763415B2 (en) Method for manufacturing semiconductor light-emitting device
KR20160083279A (ko) 반도체 발광소자 및 이의 제조 방법
KR101638125B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101638124B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101741733B1 (ko) 반도체 발광소자의 제조 방법
KR101778143B1 (ko) 반도체 발광소자 및 이의 제조 방법
US20150303360A1 (en) Light-emitting-device package and production method therefor
KR101626904B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101609764B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101694374B1 (ko) 반도체 발광소자, 이의 제조방법, 및 이를 가지는 광원모듈
KR20160031634A (ko) 반도체 발광소자의 제조 방법
KR20160039599A (ko) 반도체 발광소자의 제조 방법
KR101755537B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101609766B1 (ko) 반도체 발광소자의 검사 방법
KR20160127342A (ko) 반도체 발광소자 및 이의 제조 방법
KR20160082953A (ko) 반도체 발광소자 및 이의 제조 방법
KR101877745B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101928314B1 (ko) 반도체 발광소자 칩 및 이를 사용한 반도체 발광소자
KR20160052816A (ko) 반도체 발광소자 및 이의 제조 방법
KR101663128B1 (ko) 반도체 발광소자, 및 이의 제조방법
KR101877743B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101835631B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101808038B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101743087B1 (ko) 반도체 발광소자, 및 이의 제조방법
KR101865786B1 (ko) 반도체 발광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant