KR20160082953A - 반도체 발광소자 및 이의 제조 방법 - Google Patents

반도체 발광소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20160082953A
KR20160082953A KR1020160080753A KR20160080753A KR20160082953A KR 20160082953 A KR20160082953 A KR 20160082953A KR 1020160080753 A KR1020160080753 A KR 1020160080753A KR 20160080753 A KR20160080753 A KR 20160080753A KR 20160082953 A KR20160082953 A KR 20160082953A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
encapsulant
semiconductor
electrode
Prior art date
Application number
KR1020160080753A
Other languages
English (en)
Inventor
백승호
전수근
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020160080753A priority Critical patent/KR20160082953A/ko
Publication of KR20160082953A publication Critical patent/KR20160082953A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

본 개시는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층의 일 측에 형성되어 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극; 적어도 하나의 전극이 노출되도록 복수의 반도체층을 감싸는 제1 봉지재; 적어도 하나의 전극이 노출되고 적어도 하나의 전극의 반대 측으로 제1 봉지재가 노출되도록 제1 봉지재를 감싸는 제2 봉지재; 그리고적어도 하나의 전극 및 적어도 하나의 전극 측으로 노출된 제2 봉지재의 일부 위에 형성된 적어도 하나의 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자 및 이의 제조 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이의 제조 방법에 관한 것으로, 특히 칩 스케일(chip scale)의 반도체 발광소자 및 이의 제조 방법에 관한 것이다.
반도체 발광소자로는 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
반도체 발광소자(semiconductor light emitting device)는 에피(EPI) 공정, 칩 형성(Fabrication) 공정 및 패키지(Package) 공정 등을 거쳐 제조되는데, 각 제조 공정에서는 예기치 못한 여러 원인으로 인해 불량품이 발생하게 된다. 만약 각 제조 공정에서 발생되는 불량이 적절하게 제거되지 못하는 경우에는 불량품이 후속 공정을 불필요하게 거치게 되어 생산효율이 저하된다.
도 1은 웨이퍼로부터 반도체 발광칩을 생산하는 과정의 일 예를 설명하기 위한 도면으로서, 실리콘이나 사파이어 등 원료물질을 사용하여 원판 웨이퍼를 만들고, 원판 웨이퍼에 에피성장 공정을 통해 PN 접합을 가지는 복수의 반도체층을 성장한다. 이후, 전극 형성, 식각 공정, 보호막 형성 등을 통에 반도체 발광칩이 형성된 에피 웨이퍼(1)를 형성한다(도 1a 참조), 이후, 도 1b 및 도 1c에 제시된 바와 같이, 에피 웨이퍼(1)를 다이싱(dicing) 테이프(3)에 붙이고, 도 1d에 제시된 바와 같이, 스크라이빙(scribing) 공정으로 개별 반도체 발광칩(101)으로 분리한다. 계속해서, 검사 및 등급 분류를 하고, 도 1e와 같이 쏘터(5; sorter)를 사용하여, 패키지 공정과 같은 후공정을 위해 요구되는 사양으로 도 1f에 제시된 바와 같이 고정층(13; 예: 테이프) 위에 반도체 발광칩(101)이 쏘팅될 수 있으며, 이후, 외관 검사를 거칠 수 있다.
도 2는 반도체 발광칩을 사용하여 반도체 발광소자 패키지를 제조하는 과정의 일 예를 설명하기 위한 도면으로서, 패키지 공정에서, 예를 들어, 도 2a에 제시된 바와 같이, 다이본더(501; die bonder)를 사용하여 반도체 발광칩(101)을 리드프레임(4)에 다이본딩하고, 와이어본딩, 형광체 봉입, 특성시험, 트리밍, 테이핑 등을 통해 도 2b에 제시된 바와 같이 반도체 발광소자 패키지가 생산된다. 또는, PCB와 같은 외부 전극이 형성된 서브마운트 위에 반도체 발광칩(101)을 SMD 방식으로 실장하여 반도체 발광소자 패키지가 제작될 수 있다. 반도체 발광칩(101)을 리드프레임(예: 4), PCB 또는, 회로 테이프 위에 붙이는 공정을 다이본딩이라고 하며 이때, 사용되는 장비를 다이본더(예: 501)라고 한다. 반도체 발광칩(101)의 크기가 갈수록 작아지는 추세이므로 반도체 발광칩(101)의 접착위치와 각도의 정밀성이 더욱 요구되는 실정이다.
도 3은 쏘터에 의해 테이프 위에 배열된 반도체 발광칩의 일 예를 설명하기 위한 도면으로서, 도 1f에서 설명된 바와 같이, 반도체 발광칩(101)은 패키지 공정과 같은 후공정을 위해 요구되는 사양으로 쏘팅되어 제공된다. 쏘터(5)는 평탄한 테이프(13) 위에 처음에 배열된 반도체 발광칩(101)을 기준으로 얼마의 간격으로 지시된 행 및 열로 반도체 발광칩(101)을 배열하게 된다. 배열의 과정에서 약간씩 반도체 발광칩(101)의 각도가 틀어진 경우(15)가 발생할 수 있고, 쏘터(5)가 고속 동작을 함에 따라 테이프(13)에서 튕겨 나가 반도체 발광칩(101)이 빈 곳(14)도 발생하는 경우가 있다. 또는, 검사 결과 불량인 반도체 발광칩(16)을 빼내어서 빈 곳도 발생한다. 이러한 문제를 줄이기 위해 쏘터(5)의 동작을 저속으로 하면, 공정 시간이 증가하는 문제가 있다.
쏘터(5)에 의한 행 및 열의 배열의 정확성이 부족하면, 후공정의 방식에 따라 제품의 품질에 영향을 크게 미질 수 있다. 예를 들어, 반도체 발광칩(101)을 다이본더(501)로 리드프레임(4)에 접합하는 경우, 다이본더(501)는 테이프(13)에 접착된 반도체 발광칩(101)의 전극의 형상을 인식하고, 리드프레임(4)의 형상을 인식하여 위치, 각도 등을 보정하여 접합할 수 있다. 따라서, 쏘터(5)에 의한 반도체 발광칩(101)의 배열 상태가 심하게 나쁘지 않는 한 패키지 공정에 크게 영향을 주지는 않는다. 그러나 후공정이 테이프(13) 위에 배열된 반도체 발광칩(101)을 그대로 공정에 사용하거나, 쏘터(5)를 사용하여 요구되는 사양으로 다시 배열하는 경우, 각도가 허용 오차 이상으로 틀어진 반도체 발광칩(101)은 다시 수정해야하고, 반도체 발광칩(101)이 빈 곳(14)은 채워 넣는 공정을 추가로 해야하므로 공정효율이 저하되는 문제가 있다.
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(1200), LED 및 봉지재(1000)를 포함한다. LED는 플립 칩(flip chip)의 형태로, 성장 기판(100), 성장 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있다. 제2 반도체층(500) 위에 성장 기판(100) 측으로 빛을 반사하기 위한 금속 반사막(950)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 전극(800)이 형성되어 있다. 봉지재(1000)는 형광체를 함유하며, 성장 기판(100) 및 반도체층(300,400,500)을 둘러싸도록 형성된다. LED는 전기적 콘택(820,960)이 구비된 기판(1200)에 도전성 접착제(830,970)에 의해 접합된다.
도 5는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면으로서, 먼저, 기판(1200) 위에 복수의 LED(2A-2F)를 배치한다. 기판(1200)은 실리콘으로 이루어지며, 각 LED의 성장 기판(100; 도 4 참조)은 사파이어 또는 실리콘 카바이드로 이루어진다. 기판(1200)에는 전기적 콘택(820,960; 도 4 참조)이 형성되어 있고, 각 LED는 전기적 콘택(820,960)에 접합된다. 이후, 각 LED에 대응하는 개구(8A-8F)가 형성된 스텐실(6)을 기판(1200)에 구비한 후, 전기적 콘택(820,960)의 일부가 노출되도록 봉지재(1000; 도 4 참조)를 형성한다. 이후, 스텐실(6)을 제거하고, 큐어링 공정을 수행한 후에, 기판(1200)을 쏘잉(sawing) 또는, 스크라이빙(scribing)해서 개별 반도체 발광소자로 분리한다.
도 6은 복수의 반도체 발광칩에 대해 한꺼번에 봉지재를 형성할 때 문제점을 설명하기 위한 도면으로서, 테이프(13)나 기판의 가장자리에 가이드(21)를 배치하고, 봉지재(17)로 복수의 반도체 발광칩(101)을 덮고, 봉지재(17)를 밀어서 평탄화할 수 있다. 그런데 전술된 바와 같이, 테이프(13) 위에는 반도체 발광칩(101)이 빈 곳(14)이 있을 수 있다. 이 경우 반도체 발광칩(101)이 빈 곳(14)에서 봉지재(17)가 약간 아래로 쳐지는 현상이 발생할 수 있고, 이로 인해 주변의 반도체 발광칩(101) 둘레의 봉지재(17)에 좋지 않은 영향을 준다. 그 결과, 영향을 받은 반도체 발광소자(봉지재(17) 및 반도체 발광칩(101)의 결합체)의 색좌표나 광특성이 설계된 값과 차이가 발생하는 문제가 있다.
한편, 이러한 문제로 인해 테이프(13) 위에 빈 곳(14)에 반도체 발광칩(101)을 다시 배치하는 공정을 추가하기도 하는데, 이로 인해 공정수가 증가하며 공정효율이 저하한다. 한편, 상기 봉지재(17) 상태에 영향을 주는 것을 피하기 위해 불량 반도체 발광칩(16)을 빼지 않고 봉지재(17)를 형성하는 공정을 하는 경우도 있다. 그러나 이 경우 외관 검사로 불량 반도체 발광소자를 빼내야 하여서 공정수가 추가로 들어가고, 재료가 낭비된다.
한편, 봉지재(17)를 형성한 후, 커터(31)로 봉지재(17)를 절단하여 개별 반도체 발광소자로 분리할 수 있다. 이 경우, 커터(31)에 의한 봉지재(17)의 절단면은 커터(31)에 의해 갈려짐에 따라 광추출효율이 저하되는 문제가 있다. 또한, 테이프(13) 위의 반도체 발광칩(101)의 배열이 조금 틀어지면, 커터(31)에 의해 절단시 다수의 반도체 발광소자에서 불량이 발생하는 문제가 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐 및 개구로 노출된 베이스 위에 제1 봉지재를 구비하는 단계; 그리고 반도체 발광칩을 제1 봉지재에 놓는 단계;로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극을 포함하는 반도체 발광칩을, 적어도 하나의 전극이 위로 노출되며 적어도 하나의 전극의 반대 측의 복수의 반도체층이 제1 봉지재에 접촉하도록 반도체 발광칩을 제1 봉지재에 놓는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법이 제공된다.
본 개시에 따른 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층의 일 측에 형성되어 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극; 그리고 복수의 반도체층을 기준으로 적어도 하나의 전극 측과 적어도 하나의 전극의 반대 측 사이의 복수의 반도체층의 측면의 일부가 노출되도록, 적어도 하나의 전극의 반대 측에서 복수의 반도체층을 덮는 제1 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to still another aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 제1 베이스 위에 개구가 형성된 제1 댐을 구비하는 단계; 개구로 노출된 제1 베이스 위에 반도체 발광부를 놓는 단계;로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극과, 적어도 하나의 전극의 반대 측에서 복수의 반도체층을 덮는 제1 봉지재를 포함하는 반도체 발광부를, 제1 봉지재가 제1 베이스와 마주하고, 적어도 하나의 전극이 위로 향하도록 제1 베이스 위에 반도체 발광부를 놓는 단계; 제1 댐과 반도체 발광부 사이에 제2 봉지재를 형성하는 단계; 그리고 위로 노출된 적어도 하나의 전극 및 제2 봉지재의 적어도 일부를 덮도록 적어도 하나의 도전부를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법이 제공된다.
본 개시에 따른 더욱 또 다른 하나의 태양에 의하면(According to further still another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층의 일 측에 형성되어 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극; 적어도 하나의 전극이 노출되도록 복수의 반도체층을 감싸는 제1 봉지재; 적어도 하나의 전극이 노출되고 적어도 하나의 전극의 반대 측으로 제1 봉지재가 노출되도록 제1 봉지재를 감싸는 제2 봉지재; 적어도 하나의 전극 및 적어도 하나의 전극 측으로 노출된 제2 봉지재의 일부에 형성된 적어도 하나의 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 웨이퍼로부터 반도체 발광칩을 생산하는 과정의 일 예를 설명하기 위한 도면,
도 2는 반도체 발광칩을 사용하여 반도체 발광소자 패키지를 제조하는 과정의 일 예를 설명하기 위한 도면,
도 3은 쏘터(sorter)에 의해 테이프 위에 배열된 반도체 발광칩의 일 예를 설명하기 위한 도면,
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면,
도 6은 복수의 반도체 발광칩에 대해 한꺼번에 봉지재를 형성할 때 문제점을 설명하기 위한 도면,
도 7은 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면,
도 8은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 9는 반도체 발광칩을 개구에 형성된 제1 봉지재에 놓는 과정의 일 예를 설명하기 위한 도면,
도 10은 소자 이송 장치가 마스크의 형상 또는 패턴을 인식하여 각도 및 위치를 보정하는 일 예를 설명하기 위한 도면,
도 11은 본 개시에 따른 반도체 발광소자의 제조 방법에서 베이스에 구비된 댐의 일 예를 설명하기 위한 도면,
도 12는 베이스 위에 댐 및 제1 봉지재(180)를 구비하는 방법의 일 예를 설명하기 위한 도면,
도 13은 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면,
도 14는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면,
도 16은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 17은 도 16에서 설명된 도전부를 형성하는 과정의 일 예를 설명하기 위한 도면,
도 18은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 19는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면,
도 20 및 도 21은 본 개시에 따른 반도체 발광소자의 검사 방법의 일 예를 나타내는 도면들,
도 22는 베이스 및 댐으로부터 반도체 발광소자를 분리하는 방법의 예들을 설명하기 위한 도면,
도 23은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 24는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면,
도 25는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예를 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 7은 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면으로서, 먼저, 베이스(201) 위에 개구(305)가 형성된 댐(301) 및 개구(305)로 노출된 베이스(201) 위에 제1 봉지재(180)를 구비한다. 다음으로, 반도체 발광칩(101)을 제1 봉지재(180) 위에 놓는다. 반도체 발광칩(101)은 제1 도전성을 가지는 제1 반도체층(30), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50), 및 제1 반도체층(30)과 제2 반도체층(50)의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층(40)을 가지는 복수의 반도체층(30,40,50)과, 복수의 반도체층(30,40,50)에 전류를 공급하는 적어도 하나의 전극(80,70)을 포함한다(도 8 참조). 적어도 하나의 전극(80,70)이 위로 노출되며 적어도 하나의 전극(80,70)의 반대 측의 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 접촉하도록 반도체 발광칩(101)을 제1 봉지재(180)에 놓는다.
본 예에서, 반도체 발광칩(101)은 플립칩(flip chip)으로서, 적어도 하나의 전극(80,70)은 복수의 반도체층(30,40,50)의 일 측에 제1 반도체층(30)과 전기적으로 연통된 제1 전극(80), 및 제2 반도체층(50)과 전기적으로 연통된 제2 전극(70)을 포함한다. 반도체 발광칩(101)을 제1 봉지재(180)에 놓는 과정에서, 복수의 반도체층(30,40,50)을 기준으로 제1 봉지재(180)의 반대 측에 제1 전극(80) 및 제2 전극(70)이 위로 노출되며, 제1 전극(80) 및 제2 전극(70)의 반대 측의 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 접촉하도록 놓인다. 제1 봉지재(180)는 형광체를 함유할 수 있으며, 반도체 발광칩(101)을 제1 봉지재(180)에 놓기 전에 제1 봉지재(180)를 소프트 큐어링(soft curing)하는 과정이 추가될 수 있다.
예를 들어, 도 7a에 제시된 바와 같이 베이스(201) 위에 마스크 또는 댐(301)을 구비한 후, 도 7b에 제시된 바와 같이, 댐(301)의 개구(305)에 제1 봉지재(180)를 공급한다. 여기서, 베이스(201) 및 댐(301)은 별개의 부재로서 분리되거나 결합할 수 있지만, 이와 다르게, 베이스(201)와 댐(301)이 하나의 틀(frame)의 바닥과 벽일 수 있다. 또한, 본 예와 다르게, 베이스(201) 위에 제1 봉지재(180)를 먼저 형성하고, 댐(301)을 제1 봉지재(180) 위에 놓아 댐(301)의 개구(305)로 제1 봉지재(180)가 들어가도록 하는 실시예도 가능하다. 또한, 도 7에서 댐(301)에는 복수의 개구(305)가 형성되어 있지만, 본 예와 다르게, 하나의 개구(305)를 가지는 댐(301)을 사용하는 것도 물론 가능하다. 또한, 본 예에서, 반도체 발광칩(101)으로는 플립 칩(flip chip)이 적합하지만, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)을 배제하는 것은 아니다.
개구(305)로 노출된 베이스(201) 위에 제1 봉지재(180)를 형성하는 방법의 일 예로, 디스펜싱, 프린팅 등의 방법으로 각 개구(305)에 제1 봉지재(180)를 공급한다. 제1 봉지재(180)는 형광체를 함유할 수 있다. 제1 봉지재(180)의 높이 또는 두께를 필요에 따라 조절할 수 있다. 본 예에서 제1 봉지재(180)는 개구(305)보다 낮은 높이로 형성된다.
제1 봉지재(180)에 반도체 발광칩(101)을 놓는 과정에서 복수의 반도체층(30,40,50)의 적어도 일부가 제1 봉지재(180)에 묻힐 수 있다. 제1 봉지재(180)는 전극(80,70)의 반대 측에서 복수의 반도체층(30,40,50)을 덮는다. 제1 봉지재(180)는 도 7c에 제시된 바와 같이, 복수의 반도체층(30,40,50)의 측면을 일부 덮어서 복수의 반도체층(30,40,50)의 측면의 나머지가 노출될 수 있다. 이와 다르게, 복수의 반도체층(30,40,50)의 측면이 제1 봉지재(180)에 의해 전부 덮일 수도 있다. 또한, 이와 다르게, 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 묻히지 않고 접촉하기만 하는 실시예도 물론 가능하다.
이후, 반도체 발광칩(101), 및 제1 봉지재(180)를 포함하는 반도체 발광소자를 베이스(201) 및 댐(301)과 분리하여 반도체 발광소자가 제조된다.
본 예에 의하면, 바람직하게는 형광체를 함유하는 제1 봉지재(180)는 반도체 발광칩(101)의 표면에 얇게 형성될 수 있어서, 반도체 발광소자가 거의 칩 스케일(chip scale)로 형성된다. 또한, 개구(305)에 형성되는 제1 봉지재(180)를 높이를 조절하여 필요한 양만 사용할 수 있어서, 반도체 발광칩(101)으로부터의 빛이 대부분 나가는 기판 측에 형광체를 함유하는 제1 봉지재(180)를 균일한 두께와 높이로 형성하기에 유리하며, 제1 봉지재(180)가 제1 전극(80) 및 제2 전극(70) 측으로 유입되는 것이 방지된다. 또한, 제1 봉지재(180)는 접합력이 있으므로 반도체 발광칩(101)을 놓는데 있어서 편리하다.
도 8은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자는 반도체 발광칩(101)과 제1 봉지재(180)를 포함한다. 반도체 발광칩은 복수의 반도체층(30,40,50) 및 복수의 반도체층(30,40,50)의 일 측에 형성되어 복수의 반도체층(30,40,50)에 전류를 공급하는 적어도 하나의 전극(80,70)을 포함한다. 제1 봉지재(180)는 복수의 반도체층(30,40,50)을 기준으로 적어도 하나의 전극(80,70) 측과 적어도 하나의 전극(80,70)의 반대 측 사이의 복수의 반도체층(30,40,50)의 측면의 일부가 노출되도록, 적어도 하나의 전극(80,70)의 반대 측에서 복수의 반도체층(30,40,50)을 덮는다. 제1 봉지재(180)는 도 8에 제시된 바와 같이, 복수의 반도체층(30,40,50)의 측면을 일부 덮어서 복수의 반도체층(30,40,50)의 측면의 나머지가 노출될 수 있다.
본 예에서, 반도체 발광칩(101)은 플립 칩 소자로서, 성장 기판(10), 복수의 반도체층(30,40,50), 광반사층(R), 및 전극(80,70)을 포함한다. 3족 질화물 반도체 발광소자를 예로 들면, 성장 기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 제1 전극(80)은 전기적 연결(81)에 의해 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다. 제2 전극(70)은 전기적 연결(71)에 의해 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다. 제2 반도체층(50)과 전극(70,80) 사이에는 광반사층(R)이 개재되며, 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다.
제1 봉지재(180)는 형광체를 함유할 수 있으며, 형광체의 종류는 반도체 발광칩(101)이 내는 빛과 반도체 발광소자로부터 얻고자하는 빛의 특성에 따라 선택된다. 예를 들어, 단일 칩을 사용하는 방법으로써 청색 LED 칩(예: GaN 칩 또는 InGaN 칩)이나 혹은 NUV(근자외선) LED 칩 위에 형광층을 도포하여 백색을 얻는 방법들은 패키지 공정이 단순하고 전력 소모를 줄일 수 있어서 가장 많이 이용하고 있다. 일 예로, 청색 LED로부터 발산하는 청색광과 그 빛의 일부를 이용해서 Y3Al5O12:Ce3+(YAG:Ce) 형광 소재를 여기시켜 얻어지는 황색광을 사용함으로써 백색을 발산하는 백색 LED가 만들어진다. 다른 예로, 근자외선 LED와 이 근자외선을 청색, 녹색 그리고 적색으로 전환하는 형광 소재를 조합하여 태양광의 광 분포와 유사한 광을 방사하도록 구성된다.
도 9는 반도체 발광칩을 개구에 형성된 제1 봉지재에 놓는 과정의 일 예를 설명하기 위한 도면으로서, 소자 이송 장치(501)는 고정부(13; 예: 테이프) 위의 각 반도체 발광칩(101)을 픽업(pick-up)하여 바람직하게는 소프트 큐어링된 제1 봉지재(180) 위에 놓는다. 이 과정보다 먼저, 소자 배열 장치(예: 쏘터; sorter)를 사용하여, 복수의 반도체 발광칩(101)을 테이프(13) 위에 제공하는 과정이 선행될 수 있으며, 일 예로 도 3에 제시된 예를 참조할 수 있다. 도 9a에 제시된 바와 같이, 테이프(13)의 아래에서 핀 또는 봉이 반도체 발광칩(101)을 치면 테이프(13)로부터 반도체 발광칩(101)이 떨어지며, 그 순간 소자 이송 장치(501)가 반도체 발광칩(101)을 전기적 흡착 또는 진공 흡착할 수 있다.
도 9b에 제시된 바와 같이, 소자 이송 장치(501)는 베이스(201) 위로 이동하여 각 개구(305)에 형성된 제1 봉지재(180) 위에 반도체 발광칩(101)을 놓는다. 반도체 발광칩(101)은 전극(80,70)이 위로 향하고 전극(80,70)의 반대 측 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 접촉하거나 일부가 제1 봉지재(180)에 묻히도록 놓이며, 이에 따라, 복수의 반도체층(30,40,50)의 측면의 일부가 제1 봉지재(180)로부터 노출된다. 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 묻히는 경우, 형광체가 분산된 제1 봉지재(180)의 재질, 소프트 큐어링의 정도, 소자 이송 장치(501)의 동작 등을 조절하여 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 묻히는 깊이를 조절할 수 있다. 예를 들어, 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 모두 묻히거나 기판(10)의 표면까지만 묻히게 하는 경우 모두 가능하며, 색온도 균일성을 고려했을 때 기판(10)의 표면까지 묻히게 하는 방법을 고려할 수 있다.
댐(301) 및 개구(305)는 미리 정확도가 매우 높게 정밀하게 형성한 틀(frame)이므로, 쏘터(예: 도 2의 5 참조)를 사용하여 그 때 그 때의 지시에 따라 댐(301)이 구비되지 않은 베이스(201) 또는 평탄한 테이프(13; 도 3 참조) 위에 소자를 배열할 때보다 반도체 발광칩(101) 정렬(alignment)의 정확도가 높다. 따라서, 정렬의 부정확으로 인한 불량이 감소한다. 또한, 테이프(13)에 부착하여 반도체 발광칩(101)을 소자 이송 장치(501)에게 제공할 때(도 9a 참조), 반드시 요구된 규격에 정확히 일치하는 상태로 메이드하여 제공하지 않아도, 소자 이송 장치(501)가 반도체 발광칩(101)이 빈 곳(14; 도 9a 참조)을 인식하고 다른 반도체 발광칩(101)을 이송할 수 있고, 반도체 발광칩(101)의 틀어진 각도를 보정하여 베이스(201)에 놓을 수 있다. 따라서, 소자 이송 장치(501)에게 반도체 발광칩(101)을 제공시 부담이 줄어든다.
소자 이송 장치(501)의 일 예로, 다이본더와 유사하게, 패턴 또는 형상을 인식하며, 이송할 위치나 대상물의 각도를 보정할 수 있는 장치라면 그 명칭에 무관하게 사용 가능할 것이다.
도 10은 소자 이송 장치가 댐의 형상 또는 패턴을 인식하여 각도 및 위치를 보정하는 일 예를 설명하기 위한 도면으로서, 쏘터(5; 도 2 참조)에 의해 고속으로 배열하는 과정에서 테이프(13) 위에는 반도체 발광칩(101)이 빈 곳(14: 도 3 참조)가 있을 수 있으며, 약간 각도가 틀어지도록 배열된 반도체 발광칩(16; 도 3 참조)가 있을 수 있다. 소자 이송 장치(501)는 도 9a에 제시된 바와 같이, 빈 곳(14)을 인식하고 다음 위치의 반도체 발광칩(101)을 픽업할 수 있다. 소자 이송 장치(501)는 반도체 발광칩(101)을 픽업할 때, 반도체 발광칩(101)의 전극(80,70)의 패턴(예: 전극 분리선)을 인식하여, 각도를 보정할 수 있다. 또한, 소자 이송 장치(501)는 도 10에 제시된 바와 같이 댐(301) 형상을 인식하여 위치나 각도를 보정하여 개구(305)에 형성된 제1 봉지재(180) 위에 반도체 발광칩(101)을 정확하게 놓는다. 이를 위해 소자 이송 장치(501)는 카메라나 광학센서 등을 이용할 수 있다. 예를 들어, 소자 이송 장치(501)는 댐(301)과 제1 봉지재(180)의 명암의 차이, 광반사율 차이 또는, 반사광의 차이를 감지하거나 개구(305)의 형태를 인식할 수 있다. 반드시 개구(305)를 전체적으로 인식하지 않더라도 일 부분만을 인식할 수도 있으며, 소자 이송 장치(501)는 개구(305)로 인한 댐(301)의 면, 에지, 및 점 중 적어도 하나로부터 지시된 거리 또는 좌표에 해당하는 위치에 반도체 발광칩(101)을 놓을 수 있다. 이 외에도, 댐(301)이나 개구(305)의 패턴을 인식하고, 이를 기준으로 반도체 발광칩(101)을 놓을 좌표를 결정하는 다양한 방법이 설계될 수 있을 것이다. 본 예에서는 베이스(201)에 특별한 패턴이 없고, 댐(301)이나 개구(305)를 반도체 발광칩(101)의 좌표 결정의 기준으로 한다.
따라서, 단순히 평탄한 베이스(201) 위에 쏘터(5)를 사용하여 처음 배치된 반도체 발광칩(101)을 기준으로 미리 지시된 간격대로 소자를 배열하는 경우에 비하여 반도체 발광칩(101)의 정렬(예: 위치와 각도)이 더욱 정확하게 된다.
도 11은 본 개시에 따른 반도체 발광소자의 제조 방법에서 베이스에 구비된 댐의 일 예를 설명하기 위한 도면으로서, 베이스(201) 위에 복수의 개구(305)가 형성된 마스크 또는 댐(301)을 구비할 수 있다. 베이스(201)는 리지드(rigid)한 금속 판 또는 비금속 판이거나, 플렉시블한 필름 또는 테이프일 수 있다. 금속 판으로는 특별한 한정이 있는 것은 아니며, 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다. 비금속 판으로는 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다. 필름 또는 테이프도 특별한 제한은 없으며, 점착성 또는 접착성을 가지며 내열성을 가지는 것이 바람직하다. 예를 들어, 내열성 테이프, 블루테이프 등이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
댐(301)은 플라스틱, 금속, 또는, 표면이 도금된 부재일 수 있으며, 복수의 개구(305)가 형성되어 있다. 댐(301)에 형성된 복수의 개구(305)는 일 예로, 복수의 행과 열로 배열되어 있다. 개구(305)의 개수, 형상 및 배열 방식은 필요에 따라 적절하게 변경할 수 있음은 물론이다. 개구(305)는 반도체 발광칩(101)의 형상을 따를 수도 있지만, 반도체 발광칩(101)과 다른 형상을 가질 수도 있다. 댐(301)의 재질은 상기 베이스(201)의 재질로 예시된 예들이 사용될 수 있지만, 댐(301) 및 개구(305)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다.
한편, 바람직하게는, 전술된 소자 이송 장치(501)를 사용하여, 각 개구(305)로 형성된 제1 봉지재(180) 위에 반도체 발광칩(101)을 놓을 수 있다(도 9 참조). 댐(301)은 소자 이송 장치(501)가 반도체 발광칩(101)을 놓을 위치나 각도를 보정하기 위한 패턴으로 인식될 수 있으며, 이와 함께 제1 봉지재(180)의 댐으로 기능한다. 본 예에서는 개구(305)에 미리 제1 봉지재(180)가 형성되므로, 베이스(201)와 댐(301)이 동일 재질이어도 소자 이송 장치(501)는 댐(301)과 제1 봉지재(180)를 구별할 수 있어서, 반도체 발광칩(101)을 제1 봉지재(180) 상의 정확한 위치에 놓는 것에 지장을 주지 않는다. 또한, 댐(301)이 반도체 발광칩(101) 배열의 가이드가 되므로 베이스(201)에 추가적인 패턴 형성 공정이 필요 없다.
도 12는 베이스 위에 댐 및 제1 봉지재(180)를 구비하는 방법의 일 예를 설명하기 위한 도면으로서, 예를 들어, 본 예에서, 베이스(201)와 댐(301)은 외력에 의해 가압되어 서로 접촉하게 된다. 예를 들어, 도 12a에 제시된 바와 같이, 클램프(401)를 사용하여 베이스(201)와 댐(301)을 접촉시킬 수 있다. 이와 같이, 본 예에 의하면, 베이스(201)와 댐(301)을 접촉시키 위한 방법이 간편하고, 클램프(401)를 풀어서 베이스(201)로부터 댐(301)을 제거할 수 있으므로 편리한 장점이 있다. 베이스(201)와 댐(301) 사이에 접착 물질을 개재시키는 실시예도 물론 가능하다. 예를 들어, 접착 물질은 도전성 패이스트, 절연성 패이스트, 폴리머 접착제 등 다양하게 선택가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면 베이스(201)와 댐(301)의 분리시에 상기 온도 범위에서 분리가 쉽게 될 수 있다. 또는, 자외선을 조사받은 이후 접착력을 상실하는 테이프를 베이스(201)로 사용할 수도 있다. 도 12b를 참조하면, 개구(305)로 노출된 베이스(201)에 제1 봉지재(180)를 공급하는 방법으로는 디스펜싱, 프린팅 등의 방법으로 제1 봉지재(180)를 필요한 높이로 형성한다.
이후, 반도체 발광칩(101), 및 제1 봉지재(180)를 포함하는 반도체 발광소자를 베이스(201) 및 댐(301)과 분리하여 반도체 발광소자가 제조된다.
도 13은 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자의 제조 방법에서, 먼저, 베이스(201) 위에 개구(305)가 형성된 댐(301) 및 개구(305)로 노출된 베이스(201) 위에 형광체를 함유한 제1 봉지재(180)를 구비한다. 다음으로, 반도체 발광칩(101)을 제1 봉지재(180)에 놓는다. 반도체 발광칩(101)을 제1 봉지재(180)에 놓는 과정에서, 복수의 반도체층(30,40,50)의 측면의 일부가 노출될 수 있다. 이러한 과정은 도 7 내지 도 12에서 설명된 예가 적용될 수 있다.
이후, 도 13a에 제시된 바와 같이, 댐(301)과 복수의 반도체층(30,40,50)의 노출된 측면 사이에 복수의 반도체층(30,40,50)의 노출된 측면을 덮도록 제2 봉지재(170)를 형성한다. 제2 봉지재(170)는 실리콘계 물질, 에폭시계 물질, 또는 전자기 간섭을 방지하기 위해 EMC(electro magnetic compatibility) 물질 등으로 이루어질 수 있다. 예를 들어, 제2 봉지재(170)는 화이트 실리콘(White Silicon), 및 고반사 에폭시(epoxy) 중 적어도 하나로 이루어지는 경우, 제2 봉지재(170)는 불투명할 수 있고, 빛을 제1 봉지재(180) 측으로 빛을 반사할 수 있다. 이와 다르게, 단순히 제2 봉지재(170)는 투명한 실리콘과 같은 물질로 형성될 수도 있다.
한편, 제2 봉지재(170)는 디스펜싱, 프린팅 등의 방식으로 반도체 발광칩(101)과 댐(301)의 사이에 제공될 수 있지만, 도 13a에 제시된 바와 같이 전극(80,70) 측으로 올라오거나 전극(80,70) 주변의 복수의 반도체층(30,40,50)을 덮거나 제2 전극(70)이 덮이지 않더라도 오염되는 경우도 있을 수 있다. 따라서, 제2 봉지재(170)를 일부 제거하여 전극(80,70)을 노출시키거나, 오염을 제거하는 과정이 추가될 수 있다. 예를 들어, 위로 향하는 전극(80,70) 및 제2 봉지재(170)에 대해, 플라즈마 에칭(plasma etching), 기계적 브러싱(mechanical brushing), 또는, 폴리싱(polishing) 등의 방법을 통해 도 13b에 제시된 바와 같이, 전극(80,70)이 노출되도록 하며 오염을 제거한다.
다음으로, 도 13c에 제시된 바와 같이, 반도체 발광칩(101), 제1 봉지재(180), 및 제2 봉지재(170)로 이루어진 반도체 발광소자를 베이스(201) 및 댐(301)으로부터 분리하여 도 14에 제시된 바와 같은 반도체 발광소자가 제조된다. 분리의 방법으로는 베이스(201)를 제거하고 댐(301)으로부터 반도체 발광소자를 빼내는 방법이 사용될 수 있다. 한편, 도 13a에서 설명된 제2 봉지재(170)를 형성하기 전에, 제1 봉지재(180)에 반도체 발광칩(101)이 놓고 제1 봉지재(180)을 경화한 후에, 베이스(201)을 제거하고 이후, 도 13에서 설명된 과정을 수행할 수도 있다.
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 도 15a에 제시된 바와 같이, 반도체 발광소자는 제1 봉지재(180)가 복수의 반도체층(30,40,50)의 측면을 전부 덮고, 제2 봉지재(170)는 전극(80,70) 측 복수의 반도체층(30,40,50)을 덮도록 형성되는 예가 가능하며, 이때, 제2 봉지재(170)는 광반사율이 좋은 물질이나 EMC 물질로 이루어지거나 단순히 투명 실리콘으로 이루어질 수도 있다. 또 다른 예로, 도 15b에 제시된 바와 같이, 댐(301)을 쏘잉, 또는 스크라이빙 및 브레이킹 등의 방법으로 절단하고, 베이스(201)를 제거하여 제1 봉지재(180) 및 제2 봉지재(170)의 외면에 접합부(302; 절단된 댐)가 구비된 반도체 발광소자가 제조될 수 있다. 접합부(302)는 금속으로 이루어질 수 있으며, 전극(80,70)과 외부 전극의 접합시에 접합부(302)도 외부와 접하되어 접합력을 향상할 수 있다.
도 16은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자의 제조 방법에 있어서, 먼저, 도 16a에 제시된 바와 같이, 베이스(201) 위에 개구(305)가 형성된 댐(301)을 구비하고, 개구(305)로 노출된 베이스(201) 위에 반도체 발광부(105)를 놓는다. 베이스(201)에 댐(301)을 구비하는 예로는 도 12에서 설명된 예가 적용될 수 있다. 댐(301)으로는 도 11에 제시된 예보다 개구(305)가 더 크게 형성된 댐(301)이 사용될 수 있다. 여기서, 베이스(201) 및 댐(301)은 별개의 부재로서 분리되거나 결합할 수 있지만, 이와 다르게, 베이스(201)와 댐(301)이 하나의 틀(frame)의 바닥과 벽일 수 있다. 반도체 발광부(105)는 반도체 발광칩(101) 및 봉지재를 포함하며, 반도체 발광부(105)로는 도 7 내지 도 15에서 설명된 반도체 발광소자가 사용될 수 있다. 개구(305)로 노출된 베이스(201) 위에 반도체 발광부(105)를 놓는 과정은 전술된 소자 이송 장치(501)가 사용될 수 있으며, 전극(80,70)의 반대 측에서 복수의 반도체층(30,40,50)을 덮는 제1 봉지재(180)가 베이스(201)와 마주하고, 전극(80,70)이 위로 향하도록 놓인다.
이후, 도 16b에 제시된 바와 같이, 댐(301)과 반도체 발광부(105) 사이에 제3 봉지재(190) 또는, 고정부를 형성한다. 반도체 발광부(105)가 도 8에 제시된 예인 경우, 제3 봉지재(190)는 복수의 반도체층(30,40,50)의 노출된 측면 및 제1 봉지재(180)와 접촉한다. 반도체 발광부(105)가 도 14에 제시된 예인 경우, 제3 봉지재(190)는 제1 봉지재(180) 및 제2 봉지재(170)와 접촉한다. 이와 같이, 제3 봉지재(190)는 반도체 발광부(105) 둘레를 보호하거나, 반도체 발광칩과 봉지재(180,170)을 고정하는 고정부로 사용될 수 있다. 제3 봉지재(190)는 실리콘계, 에폭시계 등 다양한 물질이 사용될 수 있다. 제3 봉지재(190)는 불투명하며 광반사율이 우수한 물질로 이루어져 빛을 반사할 수 있다. 예를 들어, 제3 봉지재(190)는 화이트 실리콘(White Silicon), 및 고반사 에폭시(epoxy) 중 적어도 하나로 이루어질 수 있다. 이 경우, 제3 봉지재(190)은 리플렉터 또는, 반사벽으로 사용될 수 있다. 이와 다르게, 단순히 제3 봉지재(190)는 투명한 실리콘과 같은 물질로 형성될 수도 있다. 한편, 제3 봉지재(190)는 전자기 간섭을 방지하기 위해 EMC(electro magnetic compatibility) 물질로 이루어질 수도 있다. 제2 봉지재(170)도 광반사율이 우수한 물질, 투명한 물질, EMC 물질 등으로 이루어질 수 있다.
한편, 제3 봉지재(190)는 디스펜싱, 프린팅 등의 방식으로 반도체 발광부(105)와 댐(301)의 사이에 제공되지만, 제3 봉지재(190)가 전극(80,70) 측으로 올라오거나 전극(80,70) 주변의 복수의 반도체 반도체층을 덮거나, 전극(80,70)이 덮이지 않더라도 오염되는 경우도 있을 수 있다. 따라서, 제3 봉지재(190)를 일부 제거하여 전극(80,70)을 노출시키거나, 오염을 제거하는 과정이 추가될 수 있다. 예를 들어, 위로 향하는 전극(80,70) 및 제3 봉지재(190)에 대해, 플라즈마 에칭(plasma etching), 기계적 브러싱(mechanical brushing), 또는, 폴리싱(polishing) 방법을 통해 도 16b에 제시된 바와 같이, 전극(80,70)이 노출되도록 하며 오염을 제거한다.
다음으로, 도 16c에 제시된 바와 같이, 위로 노출된 제1 전극(80) 및 제3 봉지재(190)의 일부를 덮는 제1 도전부(141)와, 제2 전극(70) 및 제3 봉지재(190)의 다른 일부를 덮는 제2 도전부(142)를 형성한다.
이후, 반도체 발광칩(101)과 봉지재(180,170,190)를 포함하는 반도체 발광소자를 베이스(201) 및 댐(301)으로부터 분리하여 도 19에 제시된 바와 같은 반도체 발광소자가 제조된다. 분리의 방법으로는 베이스(201)를 제거하고 댐(301)으로부터 반도체 발광소자를 빼내는 방법 또는 댐(301)을 절단하는 방법 등이 사용될 수 있다.
본 예의 반도체 발광소자의 제조 방법은 반도체 발광부(105)를 준비하는 과정을 포함할 수 있다. 반도체 발광부(105)를 준비하는 방법으로는 도 7 내지 도 15에서 설명된 방법이 사용될 수 있다.
도 17은 도 16에서 설명된 도전부를 형성하는 과정의 일 예를 설명하기 위한 도면으로서, 도 17a는 반도체 발광소자를 위에서 본 예(top view)이고, 도 17b는 반도체 발광소자를 아래에서 본 예(bottom view)를 나타낸다. 반도체 발광칩(101)은 플립칩으로서 제1 전극(80) 및 제2 전극(70)이 서로 떨어져 대향하고 있고, 바람직하게는 제1 도전부(141) 및 제2 도전부(142)도 제1 전극(80) 및 제2 전극(70)을 따라 서로 떨어져 대향한다. 제1 도전부(141) 및 제2 도전부(142)는 제3 봉지재(190)의 가장자리까지 형성될 수도 있지만, 가장자리로부터 떨어지도록 형성될 수도 있다. 제3 봉지재(190)가 제1 도전부(141)와 제2 도전부(142) 사이를 채울 수 있고, 이 경우, 제3 봉지재(190)가 제1 도전부(141)와 제2 도전부(142)를 서로 절연한다. 따라서, 제1 도전부(141) 와 제2 도전부(142) 사이의 거리는 필요에 따라 적절하게 변경될 수 있다. 도 17a와 같이 제1 도전부(141)와 제2 도전부(142)의 간격이 제1 전극(80) 및 제2 전극(70)의 간격과 같거나 작을 수도 있지만, 더 멀게 형성하는 것도 물론 가능하다.
반도체 발광소자는 봉지재(180,170,190)가 반도체 발광칩(101)에 콤팩트하게 형성되어서 전체적으로 사이즈가 불필요하게 커지지 않고, 칩스케일(chip scale)로 형성된다. 이러한 반도체 발광소자는 SMD 타입으로 서브마운트에 실장될 수 있다. 실장시에는 접합제가 없이 본딩되거나(예: 유테틱 본딩) 솔더나 도전성 페이스트와 같은 접합제를 사용하여 서브마운트의 외부 전극에 접합될 수 있다. 도전부(141,142)는 접합의 면적을 증가시켜 접합을 쉽게 해주며, 접합강도를 증가시키고 방열 면적도 증가시키는 장점이 있다.
도 18은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 반도체 발광부(105)는 반도체 발광칩, 제1 봉지재(180), 및 제2 봉지재(170)를 포함한다. 제1 봉지재(180)는 형광체를 함유하며, 전극(80,70)을 노출하도록 반도체 발광칩을 감싸며, 제2 봉지재(170)는 전극(80,70)을 노출하도록 제1 봉지재(180)를 감싼다. 제2 봉지재(170)는 투명 실리콘으로 이루어질 수 있다. 이러한, 반도체 발광부(105)를 개구(305)로 노출된 베이스(201)에 놓고, 제3 봉지재(190)를 형성하고, 제1 도전부(141) 및 제2 도전부(142)를 형성하는 과정은 도 16 및 도 17에서 설명된 예가 적용될 수 있다.
도 19는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 도 16 내지 18에서 설명된 반도체 발광소자의 제조방법에 의해 제조될 수 있다. 도 19a에 제시된 예는 반도체 발광부(105)로서 도 8에 제시된 소자를 사용한 예이고, 도 19b에 제시된 예는 반도체 발광부(105)로서 도 14에 제시된 소자를 사용한 예이다. 도 19c에 제시된 예는 제2 봉지재(170)가 삭제되고 제1 봉지재(180)가 반도체 발광칩(101)을 감싸는 예이며, 도 19d에 제시된 예는 도 18c에서 설명된 도전부(141,142) 형성과정 이후, 반도체 발광소자를 베이스(201) 및 댐(301)에서 분리한 예이다.
도 20 및 도 21은 본 개시에 따른 반도체 발광소자의 검사 방법의 일 예를 나타내는 도면들로서, 반도체 발광소자의 검사 방법에 있어서, 도 20a에 제시된 바와 같이, 먼저 복수의 개구(305)가 형성된 댐(301), 각 개구(305)에 위치하며 전극(80,70)을 구비하는 반도체 발광칩(101), 및 각 개구(305)에 형성되어 전극(80,70)이 노출되도록 반도체 발광칩(101)을 감싸는 제1 봉지재(180)를 구비하는 결합체를 준비한다. 이후, 전극(80,70) 측의 반대 측에 반도체 발광칩(101)으로부터의 빛을 수광하는 광측정기(701)를 구비한다. 다음으로, 선택된 반도체 발광칩(101)의 전극(80,70)에 프로브(707)을 통해 전류를 인가하여 반도체 발광칩(101)으로부터의 빛을 광측정기(701)에 의해 측정한다. 반도체 발광소자로는 도 7 내지 도 15에서 설명된 반도체 발광소자가 적용될 수 있으며, 도 7c 또는 도 13c에서 베이스(201)를 제거한 이후, 댐(301)과 반도체 발광소자의 결합체 주변에 광측정기(701)를 전술한 바와 같이 배치하여 측정할 수 있다.
다른 예로서, 도 20b에 제시된 바와 같이, 댐(301), 제1 봉지재(180), 제3 봉지재(190), 및 반도체 발광칩(101), 및 도전부(141,142)가 일체로 결합된 상태로, 반도체 발광칩(101)의 전극(80,70)과 도통된 도전부(141,142)에 전류를 인가하여 검사할 수 있다. 반도체 발광소자로는 도 16 내지 도 19에서 설명된 반도체 발광소자가 적용될 수 있으며, 도 16c 또는 도 18c에서 베이스(201)를 제거한 이후, 댐(301)과 반도체 발광소자의 결합체 주변에 광측정기(701)를 전술한 바와 같이 배치하여 측정할 수 있다.
반도체 발광소자의 광측정이 정확하게 되기 위해서는 반도체 발광소자로부터 나오는 광을 가능한 한 많이 수광하고, 주변의 간섭이 없이 측정하는 것이 바람직하다. 도 20에 제시된 예들에서는 광을 측정할 때, 제1 봉지재(180) 둘레의 댐(301)이 반도체 발광칩(101)으로부터의 빛의 일부를 광측정기(701) 측으로 반사하며, 댐(301)이 이웃한 봉지재(170)로 빛이 입사되는 것을 차단한다. 또한, 고반사 물질로 제2 봉지재(170)를 구비하는 경우, 빛이 전극(80,70) 측으로 누설되는 것이 방지되므로 전극(80,70) 측에 추가의 광측정기가 필요 없다. 따라서, 개별 반도체 발광소자를 광측정기(701) 내로 넣어 검사하지 않아도 누설되는 광이 현저히 감소되며 또한, 주변의 형광체에 의한 간섭 없이 측정할 수 있으며, 개별 반도체 발광소자를 광측정기(701) 내에 완전히 넣고 측정하는 것과 거의 마찬가지로 정확하게 광을 측정할 수 있다. 또한, 광측정기(701)를 이동하거나, 상기 결합체를 이동시키면서 검사할 수 있어서 검사를 신속히 할 수 있다.
광측정기(701)로는 적분구(integrating sphere)를 사용할 수 있다. 예를 들어, 적분구는 내측에 중공부를 가진 구형의 장치로서, 중공부 내로 광을 받아들여 그 특성을 측정하는 장치이다. 일 예로, 적분구에는 광특성측정기가 장착될 수 있다. 광특성측정기는 반도체 발광소자에서 나오는 광의 휘도, 파장, 광도, 조도, 분광분포, 색온도, 색좌표 등을 측정할수 있으며, 이들 중에서 적어도 어느 한 개 이상을 측정하는 방식으로 반도체 발광소자의 광 특성을 측정한다. 광특성측정기로는 분광기(spectrometer) 또는 광검출기(photo detector)를 사용할 수 있다.
한편, 도 20에는 베이스(201)가 제거된 상태로 측정되는 예가 제시되어 있지만, 베이스(201)가 투명하거나 투광성이 우수한 재질인 경우, 베이스(201)를 그대로 두고 광측정을 하는 방법도 고려할 수 있다.
도 21을 참조하면, 본 예에 따른 반도체 발광소자의 검사 방법에 의하면, 광측정 검사는 댐(301)의 내측의 반도체 발광소자와 가장 자리의 반도체 발광소자를 검사할 때, 종래의 오류를 제거할 수 있다. 예를 들어, 댐(301)이 없이 테이프에 복수의 반도체 발광소자를 부착하고 검사하거나, 봉지재를 전체적으로 봉지하고 각 반도체 발광소자를 검사할 수 있다. 이때, 복수의 반도체 발광소자들의 배열 중에서 내측에서는 측정되는 반도체 발광소자의 둘레로 대체로 스케터링하는 구조가 균등하게 분포한다. 반면, 가장자리 반도체 발광소자는 주변에 반도체 발광소자가 있는 방향과 없는 방향에서 광의 스케터링이 차이가 나고 결국, 테이프의 내측과 가장자리에서 광이 서로 다르게 측정된다. 그러나 내측의 반도체 발광소자와 가장자리 반도체 발광소자를 적분구의 내에 개별로 넣어 검사하면 거의 비슷하게 광이 측정된다.
본 예에 따른 반도체 발광소자의 검사 방법에 의하면, 각 반도체 발광소자를 둘러싸는 댐(301)이 리플렉터로 기능하므로, 내측과 가장자리에서 조건의 차이가 없어지고, 따라서 더 정확한 광측정이 가능하다. 댐(301)이 리플렉터로 더 잘 기능하도록 금속으로 형성되거나, 광반사율이 좋은 물질을 코팅하는 것을 고려할 수 있다.
도 22는 베이스 및 댐으로부터 반도체 발광소자를 분리하는 방법의 예들을 설명하기 위한 도면으로서, 도 7 내지 도 19에서 설명된 반도체 발광소자 및 이의 제조 방법에 적용될 수 있다.
예를 들어, 도 22a를 참조하면, 봉지재(180,170)를 경화한 이후, 봉지재(180,170), 및 반도체 발광칩(101)을 포함하는 반도체 발광소자를 베이스(201)와 분리한다. 이후, 쏘터나 또는, 이와 유사한 장치를 사용하여, 핀(802) 또는 봉으로 아래에서 반도체 발광소자를 때려서 댐(301)으로부터 반도체 발광소자를 밀어내면, 위에서 진공 흡착, 또는, 전기적 고정 수단(801)을 사용하여 반도체 발광소자를 잡아서 이송할 수 있다. 도 16 및 도 17에서 설명된 것과 같은 검사 과정이 선행된 경우, 검사 결과를 바탕으로, 반도체 발광소자를 빼내어 동시에 쏘팅을 할 수 있다.
도 22b를 참조하면, 양각 판(1005)을 사용하여 댐(301)으로부터 각 반도체 발광소자를 빼낼 수 있다. 양각 판(1005)에는 각 개구(305)에 대응하는 돌기1007)가 구비되어 있다. 돌기(1007)로 복수의 반도체 발광소자를 한꺼번에 밀어서 빼내거나, 미리 양각 판(1005)의 반대 측에 테이프를 붙이고 빼낼 수도 있다. 돌기(1007)는 반도체 발광소자를 손상하지 않도록 적절한 면을 가진다.
도 22c를 참조하면, 댐(301)과 봉지재(170) 간의 접합력이 있기 때문에 너무 강한 힘으로 빼면 반도체 발광소자가 손상될 수 있으므로, 손상 없이 댐(301)으로부터 잘 빠지도록 접합력 조절막이 형성된 댐(301)을 사용하며, 전술된 양각판(1005)을 사용한다. 여기서, 접합력 조절막은 층(layer)로서 댐(301) 표면에 형성되는 경우뿐만 아니라, 듬성듬성 형성되거나, 단순히 접합력 조절 물질이 파티클 형태로 댐(301) 표면에 붙어 있는 형태도 포함한다. 예를 들어, 접합력 조절막(350)은 댐(301)의 표면에 형성된 이형코팅층(350; release coating layer)이다. 이형코팅층(350)은 스프레이 방식, 또는 페인트 방식 등이 사용될 수 있다. 댐(301)을 베이스(201)에 구비하기 전에 이형코팅될 수도 있다. 이와 다르게, 베이스(201)에 댐(301)을 배치한 후에 이형코팅을 할 수도 있는데, 이 경우, 댐(301)과 베이스(201)의 상면 모두에 이형코팅이 된다. 댐(301)은 플라스틱 및 금속 모두 가능하고, 봉지재(170)는 전술한 예들이 사용될 수 있으므로, 이형코팅 물질은 금속 또는 플라스틱에 대해 수지 또는 실리콘의 접합시 이형성 또는 윤활성을 제공하고, 내열성을 가지고, 전기적 절연성을 가지는 재질이 바람직하다. 이러한 이형재료는 판매되는 다양한 제품 중에서 적합한 것을 선택할 수 있다. 일 예로, 스프레이 방식이 적용될 수 있으며, 이형물질은 에어로솔(aerosol) 형태일 수 있다. 도 21c와 같이, 베이스(201)가 결합된 상태로 반도체 발광소자를 댐(301)으로부터 빼낼 수도 있다.
다시 도 6을 참조하면, 봉지재(17)를 절단(sawing)하는 경우, 커터(31)에 의해 절단된 봉지재(17)의 절단면은 커터(31)에 의해 갈려짐에 따라 광추출효율이 저하되는 문제가 있다. 한편, 테이프(예: 도 3의 13) 위에 배열된 반도체 발광칩(101)의 배열이 조금 틀어지면, 커터(31)에 의해 절단시 다수의 반도체 발광소자에서 불량이 발생할 수 있다.
도 22c에 제시된 예에서는 접합력 조절막 또는 이형코팅층(350)에 의해 댐(301)으로부터 봉지재(170)가 손상 없이 잘 빼내지므로, 봉지재(170) 표면은 쏘잉 공정에서 커터에 의해 갈려진 면이 아니며, 갈려져서 광추출효율이 저하되는 것이 방지된다. 또한, 반도체 발광칩(101) 정렬의 가이드로서 댐(301)을 사용하여 정렬의 정확도가 향상되므로 정렬의 오류로 인한 불량이 감소한다.
도 23은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 먼저, 도 23a와 같이, 베이스(201)에 개구(305)가 형성된 댐(301)을 구비한다. 댐(301)에는 개구(305) 주변에 절단용 홈(303)이 형성되어 있다. 절단용 홈(303)은 바람직하게는 댐(301)의 상면으로부터 일정 깊이로 형성되며, 개구(305)를 두르도록 형성된다. 절단용 홈(303)은 댐(301)에 절단용 홈(303)이 형성되도록 틀로 찍어내는 방법이 사용되거나, 압출성형하는 방법 등이 사용될 수 있다. 계속해서, 도 23b와 같이, 개구(305)로 노출된 베이스(201)에 제1 봉지재(180)를 형성한 후, 소프트 큐어링한다. 이후, 제1 봉지재(180) 위에 전극(80,70)이 위로 향하도록 반도체 발광칩(101)을 놓고, 댐(301)과 반도체 발광칩(101) 사이에 제2 봉지재(170)를 형성한다.
다음으로, 절단용 홈(303)을 따라 댐(301)을 절단한다. 절단의 방법으로는 절단용 홈(303)을 따라 브레이킹(breaking)하는 방법, 커터(31)가 절단용 홈(303)으로 들어가서 댐(301)을 자르는 방법, 또는, 커터(31)나 다른 스크라이빙 장치로 절단용 홈(303)의 댐(301) 부분을 일정한 깊이만큼 자르거나 스크라이빙한 후에 나머지 부분은 브레이킹하는 방법(scribing and breaking)이 사용될 수 있다. 댐(301)의 하면으로부터 상면까지의 높이 또는 두께 전체를 절단하는 경우 절단의 과정에서 외력에 의한 응력이나 스트레스가 많이 발생하므로 소자에 손상이 발생할 위험이 있지만, 절단용 홈으로 인해 이러한 응력이나 스트레스가 감소하여 손상이나 파손의 위험이 감소한다. 또한, 브레이킹시 시간이 단축된다. 그 결과, 절단 공정의 효율이 향상 및 불량이 감소한다
다음으로, 베이스(201)를 제거하여 도 23c와 같이 반도체 발광칩(101), 봉지재(180,170), 및 접합부(302; 절단된 댐)으로 이루어진 반도체 발광소자로 분리한다.
도 24는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면으로서, 반도체 발광소자의 형상은 댐(301)의 개구(305)의 형상에 따라 형성된다. 댐(301)의 개구(305)가 평면도 상으로 사각형(도 24a 참조), 삼각형(도 24c 참조) 등의 다각형이나, 원형(도 24b 참조), 타원형 등으로 변경할 수 있고, 봉지재(180,170)의 평면도 상의 형상도 사각형, 삼각형 등의 다각형이나, 원형, 타원형 등으로 형성된다. 이러한 방식으로 형상을 변경하면, 반도체 발광소자로부터 나오는 빛의 방향과 양이 봉지재(180,170) 형상에 따라 변경될 수도 있다.
도 25는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 댐(301)의 개구(305)가 단면도 상으로 경사면을 가지는 형상 또는 사다리꼴 형상으로 하거나, 오목한, 또는 볼록한 곡면으로 할 수 있다. 이에 따라, 봉지재(180)의 단면의 형상도 사다리꼴 또는 볼록한 곡면, 또는 오목한 곡면을 가지게 된다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자의 제조 방법에 있어서, 제1 베이스 위에 개구가 형성된 제1 댐을 구비하는 단계; 개구로 노출된 제1 베이스 위에 반도체 발광부를 놓는 단계;로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극과, 적어도 하나의 전극의 반대 측에서 복수의 반도체층을 덮는 제1 봉지재를 포함하는 반도체 발광부를, 제1 봉지재가 제1 베이스와 마주하고, 적어도 하나의 전극이 위로 향하도록 제1 베이스 위에 반도체 발광부를 놓는 단계; 제1 댐과 반도체 발광부 사이에 제2 봉지재를 형성하는 단계; 그리고 위로 노출된 적어도 하나의 전극 및 제2 봉지재의 일부를 덮도록 적어도 하나의 도전부를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(2) 반도체 발광부는 복수의 반도체층의 일 측에 제1 반도체층과 전기적으로 연통된 제1 전극, 및 제2 반도체층과 전기적으로 연통된 제2 전극을 가지는 플립칩(flip chip)이며, 도전부를 형성하는 단계에서, 제1 전극 및 제2 봉지재의 일부를 덮는 제1 도전부와, 제2 전극 및 제2 봉지재의 다른 일부를 덮는 제2 도전부가 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(3) 제1 봉지재는 형광체를 함유하며, 제2 봉지재는 빛을 반사하도록 불투명한 물질 및 EMC(electro magnetic compatibility) 물질 중 적어도 하나로 이루어진 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(4) 도전부를 형성하는 단계 전에, 제2 봉지재의 일부를 제거하여 제1 전극 및 제2 전극을 노출하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(5) 도전부를 형성하는 단계 이후, 반도체 발광부, 제1 봉지재, 제2 봉지재, 및 도전부를 포함하는 반도체 발광소자를 제1 베이스 및 제1 댐으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(6) 제1 베이스 위에 반도체 발광부를 놓는 단계 전에, 반도체 발광부를 준비하는 단계;를 포함하며, 반도체 발광부를 준비하는 단계는: 제2 베이스 위에 개구가 형성된 제2 댐을 구비하는 과정; 개구로 노출된 제2 베이스 위에 제1 봉지재를 형성하는 과정; 반도체 발광칩을 제1 봉지재에 놓는 과정;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 전극을 포함하는 반도체 발광칩을, 전극이 위로 노출되며 복수의 반도체층의 적어도 일부가 제1 봉지재에 묻히도록 반도체 발광칩을 제1 봉지재에 놓는 과정; 그리고 반도체 발광칩, 및 제1 봉지재를 포함하는 반도체 발광부를 제2 베이스 및 제2 댐으로부터 분리하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(7) 반도체 발광칩을 제1 봉지재에 놓는 과정에서, 복수의 반도체층의 측면의 일부가 제1 봉지재로부터 노출되며, 제1 댐과 반도체 발광부 사이에 제2 봉지재를 형성하는 단계에서, 제2 봉지재는 제1 봉지재 및 복수의 반도체층의 노출된 측면과 접촉하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(8) 반도체 발광칩을 제1 봉지재에 놓는 과정에서, 제1 봉지재는 전극의 반대 측 복수의 반도체층 및 복수의 반도체층의 측면을 덮으며, 제1 댐과 반도체 발광부 사이에 제2 봉지재를 형성하는 단계에서, 제2 봉지재는 제1 봉지재와 접촉하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(9) 반도체 발광칩을 제1 봉지재에 놓는 과정에서, 전극의 반대 측 복수의 반도체층의 일부가 제1 봉지재에 묻히며, 복수의 반도체층의 측면의 일부가 노출되고, 반도체 발광부를 준비하는 단계는: 제2 댐과 복수의 반도체층의 노출된 측면 사이에 제3 봉지재를 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(10) 제1 봉지재는 형광체를 함유하며, 제2 봉지재 및 제3 봉지재는 빛을 반사하도록 불투명한 물질 및 EMC(electro magnetic compatibility) 물질 중 적어도 하나로 이루어진 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(11) 제1 베이스 위에 반도체 발광부를 놓는 단계 전에, 반도체 발광부를 준비하는 단계;를 포함하며, 반도체 발광부를 준비하는 단계는: 제2 베이스 위에 개구가 형성된 제2 댐을 구비하는 과정; 개구로 노출된 제2 베이스 위에 반도체 발광칩을 놓는 과정;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 전극을 포함하는 반도체 발광칩을, 전극이 제2 베이스와 접촉하도록 반도체 발광칩을 놓는 과정; 반도체 발광칩을 덮도록 개구에 제1 봉지재를 형성하는 과정; 그리고 반도체 발광칩, 및 제1 봉지재를 포함하는 반도체 발광부를 제2 베이스 및 제2 댐으로부터 분리하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(12) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층의 일 측에 형성되어 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극; 적어도 하나의 전극이 노출되도록 복수의 반도체층을 감싸는 제1 봉지재; 적어도 하나의 전극이 노출되고 적어도 하나의 전극의 반대 측으로 제1 봉지재가 노출되도록 제1 봉지재를 감싸는 제2 봉지재; 그리고 적어도 하나의 전극 및 적어도 하나의 전극 측으로 노출된 제2 봉지재의 일부에 형성된 적어도 하나의 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(13) 제1 봉지재는 형광체를 함유하며, 제2 봉지재는 빛을 반사하도록 불투명한 물질 및 EMC(electro magnetic compatibility) 물질 중 적어도 하나로 이루어진 것을 특징으로 하는 반도체 발광소자.
(14) 반도체 발광부는 복수의 반도체층의 일 측에 제1 반도체층과 전기적으로 연통된 제1 전극, 및 제2 반도체층과 전기적으로 연통된 제2 전극을 가지는 플립칩(flip chip)이며, 복수의 반도체층과 제1 전극 및 제2 전극의 사이에 형성되며 활성층으로부터의 빛을 반사하는 절연성 반사층; 절연성 반사층을 관통하며 제1 반도체층과 제1 전극을 전기적으로 연결하는 제1 전기적 연결; 그리고 절연성 반사층을 관통하며 제2 반도체층과 제2 전극을 전기적으로 연결하는 제2 전기적 연결;을 포함하며, 도전부는: 제1 전극 및 제2 봉지재와 일체화된 제1 도전부; 그리고 제1 도전부와 떨어져 있고 제2 전극 및 제2 봉지재와 일체화된 제2 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(15) 제1 봉지재는 전극의 반대 측의 복수의 반도체층, 및 복수의 반도체층의 측면의 일부를 감싸며, 제1 봉지재로부터 노출된 복수의 반도체층의 측면을 덮는 제3 봉지재;로서, 제2 봉지재에 의해 덮이는 제3 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 반도체 발광소자 및 이의 제조 방법에 의하면, 형광체를 함유하는 제1 봉지재는 반도체 발광칩의 표면에 얇게 형성될 수 있어서, 반도체 발광소자가 거의 봉지재의 윤곽을 따른 사이즈를 가지므로, 거의 칩 스케일(chip scale)로 형성된 반도체 발광소자 및/또는 발광소자 패키지를 제공할 수 있다.
또한, 개구에 형성되는 제1 봉지재를 높이를 조절하여 필요한 양만 사용할 수 있는 장점이 있으며, 제1 봉지재가 전극 측으로 유입되는 것이 방지된다. 또한, 제1 봉지재는 접합력이 있으므로 반도체 발광칩을 놓는데 있어서 편리하다.
또한, 마스크 또는 댐을 반도체 발광칩의 정렬을 위한 소자 이송 장치의 가이드 패턴으로 사용하고 봉지재의 댐으로 사용함으로써, 반도체 발광칩의 정렬의 정확도가 향상된다.
또한, 이로 인해 개별 소자로의 분리 공정(예: 쏘잉 등)에서 반도체 발광칩들의 정렬의 오차로 인해 불량이 발생하는 것이 감소한다.
또한, 테이프에 빈 곳을 채우거나 틀어진 반도체 발광칩의 각도를 보정하는 추가 공정을 한 후에 댐을 반도체 발광칩들이 배열된 테이프 위에 배치하고 봉지재를 공급하는 방식과 비교하면, 본 예에 따른 방법은 상기 추가 공정이 필요 없어서 효율적이다.
또한, 이형코팅층이 형성된 댐으로부터 봉지재가 잘 빼내어지므로 봉지재 표면이 갈려서 광출출효율이 저하되는 것이 방지된다.
또한, 마스크 또는 댐이 광측정기 측으로 빛을 반사하므로 더 정확하고, 신속하게 반도체 발광소자를 검사할 수 있다.
70,80: 전극 101: 반도체 발광칩 201: 베이스
301: 댐 305: 개구 180: 제1 봉지재
170: 제2 봉지재 190: 제3 봉지재 701: 광측정기

Claims (4)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
    복수의 반도체층의 일 측에 형성되어 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극;
    적어도 하나의 전극이 노출되도록 복수의 반도체층을 감싸는 제1 봉지재;
    적어도 하나의 전극이 노출되고 적어도 하나의 전극의 반대 측으로 제1 봉지재가 노출되도록 제1 봉지재를 감싸는 제2 봉지재; 그리고
    적어도 하나의 전극 및 적어도 하나의 전극 측으로 노출된 제2 봉지재의 적어도 일부 위에 형성된 적어도 하나의 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    제1 봉지재는 형광체를 함유하며,
    제2 봉지재는 빛을 반사하도록 불투명한 물질 및 EMC(electro magnetic compatibility) 물질 중 적어도 하나로 이루어진 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    반도체 발광부는 복수의 반도체층의 일 측에 제1 반도체층과 전기적으로 연통된 제1 전극, 및 제2 반도체층과 전기적으로 연통된 제2 전극을 가지는 플립칩(flip chip)이며,
    복수의 반도체층과 제1 전극 및 제2 전극의 사이에 형성되며 활성층으로부터의 빛을 반사하는 절연성 반사층;
    절연성 반사층을 관통하며 제1 반도체층과 제1 전극을 전기적으로 연결하는 제1 전기적 연결; 그리고
    절연성 반사층을 관통하며 제2 반도체층과 제2 전극을 전기적으로 연결하는 제2 전기적 연결;을 포함하며,
    도전부는:
    제1 전극 및 제2 봉지재와 일체화된 제1 도전부; 그리고
    제1 도전부와 떨어져 있고 제2 전극 및 제2 봉지재와 일체화된 제2 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    제1 봉지재는 전극의 반대 측의 복수의 반도체층, 및 복수의 반도체층의 측면의 일부를 감싸며,
    제1 봉지재로부터 노출된 복수의 반도체층의 측면을 덮는 제3 봉지재;로서, 제2 봉지재에 의해 덮이는 제3 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
KR1020160080753A 2016-06-28 2016-06-28 반도체 발광소자 및 이의 제조 방법 KR20160082953A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160080753A KR20160082953A (ko) 2016-06-28 2016-06-28 반도체 발광소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160080753A KR20160082953A (ko) 2016-06-28 2016-06-28 반도체 발광소자 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140144087A Division KR101638124B1 (ko) 2014-09-12 2014-10-23 반도체 발광소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160082953A true KR20160082953A (ko) 2016-07-11

Family

ID=56499562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160080753A KR20160082953A (ko) 2016-06-28 2016-06-28 반도체 발광소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20160082953A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018061027A (ja) * 2016-09-29 2018-04-12 日亜化学工業株式会社 発光装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018061027A (ja) * 2016-09-29 2018-04-12 日亜化学工業株式会社 発光装置の製造方法

Similar Documents

Publication Publication Date Title
US10763415B2 (en) Method for manufacturing semiconductor light-emitting device
KR20160083279A (ko) 반도체 발광소자 및 이의 제조 방법
KR101638124B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101638125B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101741733B1 (ko) 반도체 발광소자의 제조 방법
KR101626904B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101609764B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101778143B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR20160031634A (ko) 반도체 발광소자의 제조 방법
KR20160039599A (ko) 반도체 발광소자의 제조 방법
US9502317B2 (en) Method for manufacturing light emitting device
KR20160082953A (ko) 반도체 발광소자 및 이의 제조 방법
KR101755537B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101694374B1 (ko) 반도체 발광소자, 이의 제조방법, 및 이를 가지는 광원모듈
KR101609766B1 (ko) 반도체 발광소자의 검사 방법
KR20160052816A (ko) 반도체 발광소자 및 이의 제조 방법
KR20160127342A (ko) 반도체 발광소자 및 이의 제조 방법
JP2017005247A (ja) 発光装置の製造方法及び発光装置
KR101928314B1 (ko) 반도체 발광소자 칩 및 이를 사용한 반도체 발광소자
KR101835631B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101877743B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101877237B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101663128B1 (ko) 반도체 발광소자, 및 이의 제조방법
KR101743087B1 (ko) 반도체 발광소자, 및 이의 제조방법
KR101808038B1 (ko) 반도체 발광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment