CN1065219C - 半导体瓷器及其制造方法 - Google Patents

半导体瓷器及其制造方法 Download PDF

Info

Publication number
CN1065219C
CN1065219C CN96106935A CN96106935A CN1065219C CN 1065219 C CN1065219 C CN 1065219C CN 96106935 A CN96106935 A CN 96106935A CN 96106935 A CN96106935 A CN 96106935A CN 1065219 C CN1065219 C CN 1065219C
Authority
CN
China
Prior art keywords
semiconducting ceramic
temperature
resistance value
resistance
semiconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN96106935A
Other languages
English (en)
Other versions
CN1142476A (zh
Inventor
阿部吉晶
並阿康训
胜木隆与
鬼头范光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1142476A publication Critical patent/CN1142476A/zh
Application granted granted Critical
Publication of CN1065219C publication Critical patent/CN1065219C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V19/00—Fastening of light sources or lamp holders
    • F21V19/0075—Fastening of light sources or lamp holders of tubular light sources, e.g. ring-shaped fluorescent light sources
    • F21V19/008—Fastening of light sources or lamp holders of tubular light sources, e.g. ring-shaped fluorescent light sources of straight tubular light sources, e.g. straight fluorescent tubes, soffit lamps
    • F21V19/0085—Fastening of light sources or lamp holders of tubular light sources, e.g. ring-shaped fluorescent light sources of straight tubular light sources, e.g. straight fluorescent tubes, soffit lamps at least one conductive element acting as a support means, e.g. resilient contact blades, piston-like contact
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/06—Arrangement of electric circuit elements in or on lighting devices the elements being coupling devices, e.g. connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Thermistors And Varistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Conductive Materials (AREA)

Abstract

本发明提供一种即使施加以高电压也难以发生瓷器破坏、对冲击电流的破坏特性优良的半导体瓷器及其制造方法。该方法的步骤是：称量BaCO3、SrCO3、Pb3O4、CaCO3、TiO2、Er2O3、MnCO3和SiO2，使其形成(Ba0.0536Pb0.08Sr0.20Ca0.18Er0.04)TiO3+0.0004Mn+0.02SiO2的组成。经混合、脱水。干燥后，在1360℃假烧2小时，将所得的假烧粉末与黏合剂混合后，制成直径18mm、厚3.6mm的形成体，在1360℃烧成1小时，在表1所示的条件下冷却，从而获得半导体瓷器。

Description

半导体瓷器及其制造方法
本发明涉及钛酸钡系列的半导体瓷器及其制造方法。
具有正的电阻温度特性的钛酸钡系列的半导体瓷器(以下称作半导体瓷器)，由于其具有在居里点以上的温度时其电阻值急剧增加的特性，所以现时被广泛地应用于电动机的起动、彩色电视显象管以及其他的用途。
可是，这种半导体瓷器，当对它施加电压而产生的冲击电流达到破坏其特性(以下称作冲击耐电压特性)以上的冲击电流值时，造成层状破坏。
引起这种现象的原因，一方面是由于半导体瓷器的外侧部分接触外气使热扩散加速，从而使该部分的温度低，电阻也随着变低；另一方面，半导体瓷器的内侧部分与外侧部分相比其热扩散较慢，从而使电阻增加，这样，使半导体瓷器的发热不均匀。
作为不发生这样的瓷器破坏的半导体瓷器的制造方法，有如特开平4-154661号所记载那样，提出了在空气中烧成半导体瓷器后，进行还原处理，然后在大气中进行再氧化处理的方法。
然而，在将半导体瓷器还原后再氧化的方法中，如再氧化处理不充分，则耐电压低，而在氧化处理加重时，在室温下其电阻率增大。
本发明目的是提供一种冲击耐电压特性优良、难以发生瓷器破坏的半导体瓷器及其制造方法。
权利要求1所述的本发明，在具有正的电阻温度特性的钛酸钡系列的半导体瓷器中，半导体瓷器的表面部和中心部之间的电阻值高于半导体瓷器的表面部或中心部的电阻值。
权利要求2所述的本发明的半导体瓷器，其表面部和中心部之间的电阻值比表面部或中心部的电阻值高15-68％。
权利要求3所述的本发明的钛酸钡系列半导体瓷器，含有氧化铅、氧化锶和氧化钙。
权利要求4所述的本发明的半导体瓷器的制造方法，在具有正的电阻温度特性的钛酸钡系列的半导体瓷器的烧成工序中，在达到最高烧成温度后的降温过程中，在1100～1200℃之间保持0．4～10小时。
权利要求5所述的本发明的半导体瓷器的制造方法，在具有正的电阻温度特性的钛酸钡系列的半导体瓷器的烧成工序中，在达到最高烧成温度后的降温过程中，在1100～1200℃之间以少于1．0℃／min的降温速度徐徐冷却。
根据本发明半导体瓷器，通过改变它在厚度方向上的电阻值的分布，而可提高其冲击耐电压特性。
根据本发明的半导体瓷器的制造方法，通过在降温过程慢慢冷却或保持温度，使半导体瓷器在厚度方向上具有不同的电阻值分布，从而可提高其冲击耐电压特性。
图1是根据本发明的半导体瓷器而获得的正温度系数热敏电阻从一方的主面至另一主面之间单位厚度的电阻值的变化模式图；
图2是表示本发明的半导体瓷器的电阻值比与冲击耐电压特性的关系图；
图3本发明的半导体瓷器的降温过程的温度与冲击耐电压特性的关系图。
下面对本发明的一实施例加以说明。
首先，称量BaCO3、SrCO3、Pb3O4、CaCO3、TiO2、Er2O3、MnCO3及SiO2，使它们的组成成为：(Ba0．536Pb0．08Sr0．20Ca0．18Er0．004)TiO3+0．004Mn+0．02SiO2。将此组成及纯水和氧化锆珠放入聚乙烯制的壶中，经5小时粉碎混合后，脱水、干燥，在1150℃假烧2小时，以获得假烧粉。将该假烧粉与纯水及氧化锆珠一起放入聚乙烯制的壶中，粉碎5小时。然后，将它与醋酸乙烯树脂系列的粘合剂混合，造成粒状。
其次，用干式压力机制成直径18mm、厚度6．3mm的形成体，在1360℃烧成1小时，然后在表1所示的条件下冷却，以获得半导体瓷器。在所获得的半导体瓷器的两面上以非电解镀镍形成作为端子电极、具有电阻特性的镍层，在最外层涂上银膏，在600℃烘干30分钟，以获得正温度系数的热敏电阻。
表1所示的冷却条件是表示从最高烧成温度冷却至室温的条件，试料号1～26表示从最高烧成温度按降温速度的比例冷却，在保持温度将该温度保持所示的保持时间，然后从保持温度冷却至室温。
此外，试料号27～30表示从最高温度至1200℃按降温速度的比例冷却，而在1200～1100℃之间则按徐冷速度的比例冷却，然后从1100℃冷却至室温。
再者，试料31、32表示从最高温度至室温按一定的降温速度冷却。
表1
 试料号  降温速度(℃/min)        徐冷条件
 保持温度(℃)  保持时间(小时)  徐冷速度(℃/min)
    1*     3     1300     1       -
    2*     3     1280     1       -
    3*     3     1260     1       -
    4*     3     1240     1       -
    5*     3     1220     1       -
    6*     3     1200     0.2       -
    7     3     1200     0.4       -
    8     3     1200     1       -
    9     3     1200     10       -
    10*     3     1200     15       -
    11     3     1180     1       -
    12     3     1170     1       -
    13*     3     1160     0.2       -
    14     3     1160     0.4       -
    15     3     1160     1       -
    16     3     1160     10       -
    17*     3     1160     15       -
    18     3     1140     1       -
    19     3     1120     1       -
    20*     3     1100     0.2       -
    21     3     1100     0.4       -
    22     3     1100     1       -
    23     3     1100     10       -
    24*     3     1100     15       -
    25*     3     1050     1       -
    26*     3     1000     1       -
    27     3      -      -     0.1
    28     3      -      -     0.5
    29     3      -      -     1.0
    30*     3      -      -     2.0
    31*     1.6      -      -       -
    32*     3      -      -       -
对该正温度系数热敏电阻测定其电阻率、单位厚度的电阻值、冲击耐电压特性及电阻值比。这里，所述的冲击耐电压特性是用下述的等式求得的值；电阻值比是正温度系数热敏电阻的表面部与中心部之间的最大电阻值与正温度系数热敏电阻的中心部的最小电阻值的比值。
冲击耐电压特性=(击穿电压)2／常温电阻值
表2示出了上述的测定结果。其中带有*记号的表示不在本发明的范围内，而没有*记号的表示在本发明的范围内。
表2
  试料号  电阻率Ω·cm  冲击耐电压特性(kV)  电阻值比
    1*     50.86     13.00     1.05
    2*     49.13     12.00     1.02
    3*     51.44     15.00     1.08
    4*     47.97     16.00     1.08
    5*     51.44     28.00     1.11
    6*     29     20.00      -
    7     35     40.00      -
    8     53.75     42.00     1.15
    9     70     44.00      -
    10*     100     28.00      -
    11     58.96     43.00     1.36
    12     54.91     51.00     1.41
    13*     20     18.00      -
    14     25     46.00      -
    15     31.79     48.00     1.53
    16     48     48.00      -
    17*     58     29.00      -
    18     23.12     48.00     1.68
    19     26.01     47.00     1.52
    20*     18     21.00      -
    21     20     39.00      -
    22     28.90     48.00     1.45
    23     40     46.00      -
    24*     44     25.00      -
    25*     31.79     23.00     1.06
    26*     30.06     24.00     1.08
    27     100     45.00      -
    28     60     48.00      -
    29     40     45.00      -
    30*     35     30.00      -
    31*     57.80     22.00     1.02
    32*     28.90     21.00     1.05
图1模式地示出了本发明的正温度系数热敏电阻从一方的主面到另一方的主面之间单位厚度的电阻值的变化。从图1可以知道，该正温度系数热敏电阻的特性是中心部和两表面部的电阻值低，而中心部与两表面部之间的电阻值高。
图2是表示电阻值比与冲击耐电压特性之间的关系图。图2中，示出了表面部与中心部之间的电阻值较中心部的电阻值高15～68％(电阻值比为1．15～1．68)的半导体瓷器具有优良的冲击耐电压特性的结果。
图3示出了在降温过程中，保持温度与冲击耐电压特性的关系。从图3可以知道，在降温过程的保持温度为1100～1200°的范围，其冲击耐电压特性较好。还有，在该温度范围内，即使是徐冷，其冲击耐电压特性也是优良的。
本发明的半导体瓷器通过使它单位厚度的电阻值的分布不同，而具有优良的耐电压特性，从而发挥即使在高电压下也不会被破坏的效果。
此外，由于半导体瓷器的表面部与中心部之间的电阻值较表面部或中心部的电阻值高15～68％，即使对于高电压也不会发生瓷器破坏，从而适用于电路的过电流保护。
还有，由于本发明的半导体瓷器是由含有氧化铅、氧化锶、氧化钙的钛酸钡系列的半导体瓷器构成，使半导体瓷器的表面部与中心部之间的电阻值较表面部或中心部的电阻值高15～68％，效果更加显著，对于高电压也不发生瓷器破坏，从而可被广泛地应用于电路的过电流保护及退磁等。
根据本发明的半导体瓷器的制造方法，通过在降温过程中的徐冷或保持温度，使半导体瓷器的单位厚度的电阻值分布不同，从而获得即使施加高电压也不容易发生瓷器破坏、冲击耐电压特性优良的半导体瓷器。

Claims (5)

1．一种具有正的电阻温度特性的钛酸钡系列的半导体瓷器，其特征在于，所述半导体瓷器的表面部与中心部之间的电阻值高于所述半导体瓷器的表面部或中心部的电阻值。
2．如权利要求1所述的半导体瓷器，其特征在于，所述半导体瓷器的表面部与中心部之间的电阻值较所述表面部或所述中心部的电阻值高15～68％。
3．如权利要求1或2所述的半导体瓷器，其特征在于，所述半导体瓷器为含有氧化铅、氧化锶、氧化钙的钛酸钡系列的半导体瓷器。
4．一种半导体瓷器的制造方法，其特征在于，在将具有正的电阻温度特性的钛酸钡系列的半导体瓷器的烧成工序中，在达到最高烧成温度后的降温过程中，在1100～1200℃之间保持0．4～10小时。
5．一种半导体瓷器的制造方法，其特征在于，在将具有正的电阻温度特性的钛酸钡系列的半导体瓷器的烧成工序中，在达到最高烧成温度后的降温过程中，在1100～1200℃之间，将降温速度设定为少于1．0℃／min，以进行徐冷。
CN96106935A 1995-06-23 1996-06-22 半导体瓷器及其制造方法 Expired - Lifetime CN1065219C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP157919/1995 1995-06-23
JP157919/95 1995-06-23
JP15791995A JP3198876B2 (ja) 1995-06-23 1995-06-23 半導体磁器、およびその製造方法、ならびに正特性サーミスタ

Publications (2)

Publication Number Publication Date
CN1142476A CN1142476A (zh) 1997-02-12
CN1065219C true CN1065219C (zh) 2001-05-02

Family

ID=15660334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96106935A Expired - Lifetime CN1065219C (zh) 1995-06-23 1996-06-22 半导体瓷器及其制造方法

Country Status (4)

Country Link
JP (1) JP3198876B2 (zh)
KR (2) KR100341082B1 (zh)
CN (1) CN1065219C (zh)
TW (1) TW316985B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102145275B (zh) * 2011-01-19 2013-09-11 颜建平 管式聚合反应器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154661A (ja) * 1990-10-17 1992-05-27 Murata Mfg Co Ltd 半導体磁器およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142207A (ja) * 1993-11-16 1995-06-02 Teika Corp チタン酸バリウム半導体磁器およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154661A (ja) * 1990-10-17 1992-05-27 Murata Mfg Co Ltd 半導体磁器およびその製造方法

Also Published As

Publication number Publication date
KR100353592B1 (ko) 2002-09-27
CN1142476A (zh) 1997-02-12
TW316985B (zh) 1997-10-01
JPH0912355A (ja) 1997-01-14
KR100341082B1 (ko) 2002-09-18
KR970003722A (ko) 1997-01-28
JP3198876B2 (ja) 2001-08-13

Similar Documents

Publication Publication Date Title
CN1065219C (zh) 半导体瓷器及其制造方法
JP3554786B2 (ja) 半導体セラミック、消磁用正特性サーミスタ、消磁回路、および半導体セラミックの製造方法
JP2588951B2 (ja) 高温ｐｔｃサーミスタ及びその製造方法
JP2572796B2 (ja) チタン酸バリウム系半導体磁器
JPH11292622A (ja) 半導体セラミックおよび半導体セラミック素子
JP3124896B2 (ja) 半導体磁器の製造方法
JPS6243522B2 (zh)
JPS606535B2 (ja) 磁器組成物
JP3000847B2 (ja) 半導体磁器組成物及びその製造方法
JP2000003802A (ja) 正特性サーミスタの製造方法
JPS5948521B2 (ja) 正特性半導体磁器の製造方法
JP2000003803A (ja) 正特性サーミスタおよびその製造方法
JPH1070009A (ja) 正特性サーミスタおよびその製造方法
JPS6025004B2 (ja) チタン酸バリウム系半導体磁器
JPH0362003B2 (zh)
JPH03103357A (ja) Ｐｔｃセラミックスの製造方法
JPH1116706A (ja) Ｐｔｃサーミスタ素子及びその製造方法
JPS63311701A (ja) 正特性半導体磁器の製造法
JPH10212161A (ja) 正特性サーミスタ材料及びその製造方法
JPH0362005B2 (zh)
JPH0891925A (ja) チタン酸バリウム系半導体磁器
JPH04280861A (ja) チタン酸バリウム系半導体磁器用組成物およびそれを用いて得られるチタン酸バリウム系半導体磁器
JPH0672046B2 (ja) 半導体磁器誘電体組成物、半導体磁器誘電体及び該誘電体の製造方法
JPH10135006A (ja) 正特性サーミスタおよびその製造方法
JPS63155504A (ja) 還元再酸化型半導体コンデンサ磁器組成物

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20010502

EXPY Termination of patent right or utility model