CN106353937A - 阵列基板、阵列基板的制造方法和显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板、阵列基板的制造方法和显示装置，属于显示技术领域。该阵列基板包括：衬底基板；衬底基板上设置有至少一个电极；设置有至少一个电极的衬底基板上设置有树脂层；设置有树脂层的衬底基板上设置有至少一个电极；其中，树脂层包括绝缘区域和至少一个导电区域，每个导电区域分别与位于导电区域上下两侧，且需要导通的两个电极接触。本发明提供的阵列基板，通过树脂层中的导电区域将树脂层两侧的电极进行连接，解决了相关技术中绝缘区域上方的电极在通过绝缘区域过孔与绝缘区域下方电极连接时，绝缘区域过孔处会形成较大的凹陷，阵列基板的平坦度较低的问题。达到了阵列基板的平坦度较高的效果。

Description

阵列基板、阵列基板的制造方法和显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板、阵列基板的制造方法和显示装置。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、画面品质高等特点，在显示器市场中占有主导地位。TFT-LCD的性能参数是决定液晶显示屏优于其他模式显示屏的主要决定因素，其中开口率是是衡量液晶显示屏对光的利用率的性能参数，开口率越高，那么显示屏的亮度会越高，从而使得显示屏耗能越低。

目前，可以采用有机树脂来提高TFT-LCD的开口率，有机树脂能够有效降低数据线和公共电极间的耦合电容，并进一步降低了TFT-LCD的功耗。图1为现有技术TFT-LCD阵列基本结构的示意图，如图1所示，现有技术TFT-LCD阵列基板主要包括：衬底基板11；在衬底基板11上形成的栅极12；在形成有栅极12的衬底基板11上形成的栅绝缘层13；在形成有栅绝缘层13的衬底基板11上形成的有源层14；在形成有源层14的衬底基板11上形成的源极15与漏极16；在形成有源极15与漏极16的衬底基板11上形成的阻挡层17；在形成阻挡层17的衬底基板11上形成有绝缘树脂层18，且绝缘树脂层18设置有绝缘树脂层过孔181；在形成有绝缘树脂层18的衬底基板11上形成有像素电极19，且像素电极19通过绝缘树脂层过孔181与漏极16进行相连。

发明人发现现有技术至少存在以下问题：由于绝缘树脂层的厚度较大，因而绝缘树脂层上方的电极(如像素电极和公共电极)在通过绝缘树脂层过孔与绝缘树脂层下方电极连接时，绝缘树脂层过孔处会形成较大的凹陷，该凹陷处的段差较大，阵列基板的平坦度较低。

发明内容

为了解决相关技术中阵列基板的平坦度较低的问题，本发明实施例提供了一种阵列基板、阵列基板的制造方法和显示装置。所述技术方案如下：

一方面，提供一种阵列基板，所述阵列基板包括：

衬底基板；

所述衬底基板上设置有至少一个电极；

设置有所述至少一个电极的衬底基板上设置有树脂层；

设置有所述树脂层的衬底基板上设置有至少一个电极；

其中，所述树脂层包括绝缘区域和至少一个导电区域，每个所述导电区域分别与位于所述导电区域上下两侧，且需要导通的两个电极接触。

可选的，所述衬底基板和所述树脂层之间设置有薄膜晶体管TFT，所述TFT包括漏极，所述漏极与所述至少一个导电区域中的第一导电区域接触；

设置有所述树脂层的衬底基板上还设置有像素电极，所述像素电极与所述第一导电区域接触。

可选的，所述阵列基板还包括外围电路，所述外围电路包括设置在所述衬底基板和所述树脂层之间的栅极和漏极，所述外围电路还包括设置在设置有所述树脂层的衬底基板上的公共电极，

所述外围电路的栅极与所述至少一个导电区域中的第二导电区域接触，所述外围电路的漏极与所述至少一个导电区域中的第三导电区域接触，所述公共电极与所述第二导电区域和所述第三导电区域均接触。

可选的，形成所述树脂层中导电区域的材料包括聚苯胺、聚噻吩、聚吡咯中的至少一种。

第二方面，提供一种阵列基板的制造方法，所述方法包括：

在衬底基板上形成至少一个电极；

在形成有所述至少一个电极的衬底基板上形成树脂层；

在形成有所述树脂层的衬底基板上形成至少一个电极；

其中，所述树脂层包括绝缘区域和至少一个导电区域，每个所述导电区域分别与位于所述导电区域上下两侧，且需要导通的两个电极接触。

可选的，所述在形成有所述至少一个电极的衬底基板上形成树脂层，包括：

在形成有所述至少一个电极的衬底基板上形成导电树脂涂层；

通过预设方式对所述导电树脂涂层的预设区域进行处理，使所述预设区域的导电树脂涂层失去导电性而转变为所述绝缘区域。

可选的，所述预设方式包括紫外线照射、等离子处理和离子注入中的任意一种。

可选的，所述在衬底基板上形成至少一个电极，包括：

在衬底基板上形成TFT，所述TFT包括漏极；

所述在形成有所述至少一个电极的衬底基板上形成树脂层，包括：

在形成有所述TFT的衬底基板上形成所述树脂层，所述至少一个导电区域中的第一导电区域与所述漏极接触；

所述在形成有所述树脂层的衬底基板上形成至少一个电极，包括：

在形成有所述树脂层的衬底基板上形成所述像素电极，所述像素电极与所述第一导电区域接触。

可选的，所述在衬底基板上形成至少一个电极，包括：

在所述衬底基板上形成外围电路的栅极和漏极；

所述在形成有所述至少一个电极的衬底基板上形成树脂层，包括：

在形成有所述外围电路的栅极和漏极的衬底基板上形成所述树脂层，所述至少一个导电区域中的第三导电区域与所述外围电路的漏极接触，所述至少一个导电区域中的第二导电区域与所述外围电路的栅极接触；

所述在形成有所述树脂层的衬底基板上形成至少一个电极，包括：

在形成有所述树脂层的衬底基板上形成所述公共电极，所述公共电极与所述第二导电区域和所述第三导电区域均接触。

第三方面，提供一种显示装置，所述显示装置包括第一方面所述的阵列基板。

本发明实施例提供的技术方案带来的有益效果是：

通过树脂层中的导电区域将树脂层两侧的电极进行连接，解决了相关技术中绝缘区域上方的电极在通过绝缘区域过孔与绝缘区域下方电极连接时，绝缘区域过孔处会形成较大的凹陷，该凹陷处的段差较大，阵列基板的平坦度较低的问题。达到了阵列基板的平坦度较高的效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术的阵列基板的结构示意图；

图2是本发明实施例提供的一种阵列基板的结构示意图；

图3-1是本发明实施例提供的另一种阵列基板的结构示意图；

图3-2是本发明实施例提供的另一种阵列基板的结构示意图；

图4是本发明实施例提供的一种阵列基板的制造方法的流程图；

图5-1是本发明实施例提供的另一种阵列基板的制造方法的流程图；

图5-2是图5-1所示实施例中一种衬底基板的结构示意图；

图5-3是图5-1所示实施例中形成树脂层的流程图；

图5-4是图5-1所示实施例中另一种衬底基板的结构示意图；

图5-5是图5-1所示实施例中另一种衬底基板的结构示意图；

图5-6是图5-1所示实施例中另一种衬底基板的结构示意图；

图6-1是本发明实施例提供的另一种阵列基板的制造方法的流程图；

图6-2是图6-1所示实施例中一种衬底基板的结构示意图；

图7-1是本发明实施例提供的另一种阵列基板的制造方法的流程图；

图7-2图7-1所示实施例中一种衬底基板的结构示意图；

图7-3图7-1所示实施例中另一种衬底基板的结构示意图；

图7-4图7-1所示实施例中另一种衬底基板的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种阵列基板，如图2所示，衬底基板21；衬底基板21上设置有至少一个电极22；设置有至少一个电极22的衬底基板21上设置有树脂层23；设置有树脂层23的衬底基板21上设置有至少一个电极24。其中，树脂层23包括绝缘区域231和至少一个导电区域232，每个导电区域232分别与位于导电区域232上下两侧，且需要导通的两个电极(图1示出的是电极22和电极23需要导通)接触。

树脂层上下两侧通常有多个电极需要导通，例如树脂层上方形成的像素电极和树脂层下方的TFT中的漏极等。

综上所述，本发明实施例提供的阵列基板，通过树脂层中的导电区域将树脂层两侧的电极进行连接，解决了相关技术中绝缘区域上方的电极在通过绝缘区域过孔与绝缘区域下方电极连接时，绝缘区域过孔处会形成较大的凹陷，该凹陷处的段差较大，阵列基板的平坦度较低的问题。达到了阵列基板的平坦度较高的效果。

此外，本发明实施例提供的阵列基板中，导电区域可以与位于树脂层上侧以及位于树脂层下侧的电极接触，使位于树脂层两侧的电极电连接，这样树脂层中就可以不设置过孔。对比于相关技术中的绝缘区域过孔的10微米的尺寸，本发明实施例中的导电区域的宽度可以仅为2～4微米，减小了非显示区域的面积，提高了开口率。

进一步的，请参考图3-1，其示出了本发明实施例提供的另一种阵列基板的电路结构示意图，该阵列基板在图2所示的阵列基板的基础上增加了更优选的部件，从而使得本发明实施例提供的阵列基板具有更好的性能。

可选的，衬底基板21和树脂层23之间设置有TFT，TFT包括漏极d1，电极22包括漏极d1，漏极d1与至少一个导电区域中的第一导电区域232a接触；设置有树脂层23的衬底基板21上还设置有像素电极p，电极24包括像素电极p，像素电极p与第一导电区域232a接触。这样像素电极p就通过第一导电区域232a与漏极d1电连接。

可选的，如图3-2所示，阵列基板还包括外围电路(外围电路可以主要设置在阵列基板的外围区域)，外围电路包括设置在衬底基板21和树脂层23之间的栅极g2和漏极d2，外围电路还包括设置在设置有树脂层23的衬底基板21上的公共电极v。

电极22包括栅极g2和漏极d2，第二电极24包括公共电极v，栅极g2与至少一个导电区域中的第二导电区域232b接触，漏极d2和至少一个导电区域中的第三导电区域232c接触，公共电极v与第二导电区域232b和第三导电区域232c均接触。

外围电路中的栅极g2和TFT中的栅极g1可以是在一次构图工艺中形成的，外围电路中的漏极d2和TFT中的漏极d2也可以是在一次构图工艺中形成的。图3-2中其他标记的含义可以参考图3-1，在此不再赘述。

在图3-2中，栅极g1和g2均与衬底基板21接触，且栅极g2与第二导电区域232b接触；在栅极g1和树脂层23之间还包括栅绝缘层26，栅绝缘层26上设置有过孔，该过孔能够让外围电路中的栅极g2与第二导电区域232b接触。其中，栅极g1和g2的材质可以为铝、铜等金属，厚度可以为(埃)至栅绝缘层26的材料可以是氮化硅，也可以是氧化硅和氮氧化硅等介电常数小的材料，厚度可以为

在栅绝缘层26和树脂层23之间还包括有源层27，有源层27与栅绝缘层26接触；在有源层27和树脂层23之间还包括源极s与漏极(d1和d2)，源极s与漏极s1均与有源层27、栅绝缘层26接触，且漏极d1与第一导电区域232a接触，漏极d2与第三导电区域232c接触。其中，有源层27的材料可以为a-Si(非晶硅)，厚度可以为源极s与漏极(d1和d2)的材质可以采用铝、铜等金属，源极与漏极的厚度可以为

在设置有源极s的衬底基板21上还设置有阻挡层28，阻挡层28设置在源极s与树脂层23之间，阻挡层28上设置有过孔，以便于导电区域能够与阻挡层28下方的电极接触。其中，阻挡层的材质可采用SiNx(氮化硅)或SiO₂(二氧化硅)等介电常数小的材料，其厚度为

树脂层23设置在设置有阻挡层28的衬底基板21上，树脂层23可以包括绝缘区域231和至少一个导电区域，至少一个导电区域可以包括第一导电区域232a、第二导电区域232b和第三导电区域232c。

树脂层23上设置有像素电极p，且像素电极p与第一导电区域232a接触，使得像素电极p与漏极d1进行电连接，由于像素电极p平铺在树脂层23上，因此阵列基板的平坦度得到了提升，同时像素电极p具有良好的导电性。

本发明实施例中的导电区域可以采用聚苯胺、聚噻吩、聚吡咯及其衍生物中的任一种聚合物，因为聚苯胺、聚噻吩、聚吡咯及其衍生物具有较高的导电率、优异的电化学活性以及原料廉价等特点。

设置有像素电极p的衬底基板上设置有钝化层29，且钝化层29与像素电极p、树脂层23接触；在钝化层29上设置有公共电极v，公共电极v与钝化层29接触，且公共电极v与第二导电区域232b和第三导电区域232c接触。公共电极v有一部分形成于像素电极p上方，这部分公共电极v能够与像素电极p形成横向电场。而另外一部分公共电极v与第二导电区域232b和第三导电区域232c均接触。其中，像素电极p与公共电极v可以由氧化铟锡(英文：Indium Tin Oxides；简称：ITO)构成，其厚度可以为钝化层29的材料可以是氮化硅，其厚度可以为

综上所述，本发明实施例提供的阵列基板，通过树脂层中的导电区域将树脂层两侧的电极进行连接，解决了相关技术中绝缘区域上方的电极在通过绝缘区域过孔与绝缘区域下方电极连接时，绝缘区域过孔处会形成较大的凹陷，该凹陷处的段差较大，阵列基板的平坦度较低的问题。达到了阵列基板的平坦度较高的效果。

图4是本发明实施例提供的一种阵列基板的制造方法的流程图，该方法可以包括以下步骤：

步骤401、在衬底基板上形成至少一个电极。

步骤402、在形成有至少一个电极的衬底基板上形成树脂层。

步骤403、在形成有树脂层的衬底基板上形成至少一个电极。

其中，树脂层包括绝缘区域和至少一个导电区域，每个导电区域分别与位于导电区域上下两侧，且需要导通的两个电极接触。

综上所述，本发明实施例提供的阵列基板的制造方法，通过在树脂层中同层形成导电区域和绝缘区域，并通过导电区域将树脂层两侧的电极进行连接，解决了相关技术中绝缘区域上方的电极在通过绝缘区域过孔与绝缘区域下方电极连接时，绝缘区域过孔处会形成较大的凹陷，该凹陷处的段差较大，阵列基板的平坦度较低的问题。达到了阵列基板的平坦度较高的效果。

图5-1是本发明实施例提供了另一种阵列基板的制造方法的流程图，该方法可以包括以下步骤：

步骤501、在衬底基板上形成TFT，TFT包括漏极。

在使用本发明实施例提供的方法时，首先可以在衬底基板上形成TFT，TFT包括漏极。在步骤501结束时，衬底基板的结构可以如图5-2所示，其中d1为漏极，TFT形成于衬底基板21上，图5-2中其他标记的含义可以参考图3-2，在此不再赘述。

步骤502、在形成有TFT的衬底基板上形成树脂层，树脂层包括绝缘区域和至少一个导电区域，至少一个导电区域中的第一导电区域与漏极接触。

在衬底基板上形成TFT后，可以在形成有TFT的衬底基板上形成树脂层，树脂层包括绝缘区域和至少一个导电区域，至少一个导电区域中的第一导电区域与漏极接触。

如图5-3所示，本步骤可以包括下面两个子步骤：

子步骤5021、在形成有漏极的衬底基板上形成导电树脂涂层。

在形成树脂层时，首先可以在形成有漏极的衬底基板上形成导电树脂涂层。该导电树脂涂层可以采用聚苯胺、聚噻吩、聚吡咯及其衍生物中的任一种聚合物，因为聚苯胺、聚噻吩、聚吡咯及其衍生物具有较高的导电率、优异的电化学活性以及原料廉价等特点。

子步骤5021结束后，衬底基板的结构可以如图5-4所示，其中，导电树脂涂层51形成于形成有漏极d1(该漏极为TFT中的漏极)的衬底基板21上。

子步骤5022、通过预设方式对导电树脂涂层的预设区域进行处理，使预设区域的导电树脂涂层失去导电性而转变为绝缘区域。

导电树脂涂层中未转变为绝缘区域的部分为导电区域。

在衬底基板上形成导电树脂涂层后，可以通过预设方式对导电树脂涂层的预设区域进行处理，使预设区域的导电树脂涂层失去导电性而转变为绝缘区域。这样导电树脂涂层就会转变成包括绝缘区域和导电区域的树脂层。

可选的，预设方式包括紫外线照射、O3或O2等离子体处理或者离子注入(注入源为氧气或氧离子，氮氧化物，或者氮氧化物离子对)的任意一种。导电树脂的导电机理主要是由于导电区域中的导电高分子聚合物主链中或者侧链上常带有可以进行可逆氧化还原反应的活性基团，当一段聚合物的两端加上一定电压时，聚合物内相邻的活性基团发生一系列可逆氧化还原反应，依次将产生的电子传递给相对电极，完成导电过程。而通过上述预设方式的处理后，导电高分子聚合物出现劣化，呈现过氧化状态，无法进行可逆的氧化还原反应，导电机制被破坏，导电树脂变为绝缘树脂。

相关技术中的绝缘区域过孔处的段差较大，形成与绝缘区域上的像素电极和公共电极等电极在通过绝缘区域过孔与绝缘区域下方的电极连接时，可能接触不良，而本发明实施例提供的阵列基板的制造方法中，树脂层中的绝缘区域和导电区域可以是由同一个模层转变而来的，因而树脂层是一个平坦的模层，在其上形成的电极与导电区域接触良好，提高了阵列基板的良率。

子步骤5022结束时，衬底基板的结构可以如图5-5所示，其中，形成有TFT的衬底基板21上形成有包括导电区域232和绝缘区域231的树脂层。其中，导电区域232中的第一导电区域232a与漏极d1接触。

步骤503、在形成有树脂层的衬底基板上形成像素电极，像素电极与第一导电区域接触。

在衬底基板上形成树脂层后，可以在形成有树脂层的衬底基板上形成像素电极，像素电极与第一导电区域接触。

步骤503结束后，衬底基板的结构可以如图5-6所示，其中像素电极p与第一导电区域232a接触。图5-6中其他标记的含义可以参考图5-5，在此不再赘述。

综上所述，本发明实施例提供的阵列基板的制造方法，通过在树脂层中同层形成导电区域和绝缘区域，并通过导电区域将树脂层两侧的电极进行连接，解决了相关技术中绝缘区域上方的电极在通过绝缘区域过孔与绝缘区域下方电极连接时，绝缘区域过孔处会形成较大的凹陷，该凹陷处的段差较大，阵列基板的平坦度较低的问题。达到了阵列基板的平坦度较高的效果。

图6-1是本发明实施例提供了另一种阵列基板的制造方法的流程图，该方法可以包括以下步骤：

步骤601、在衬底基板上形成外围电路的栅极和漏极。

在使用本发明实施例的方法时，首先可以在衬底基板上形成外围电路的栅极和漏极。

步骤602、在形成有外围电路的栅极和漏极的衬底基板上形成树脂层，树脂层包括绝缘区域和至少一个导电区域，至少一个导电区域中的第三导电区域与外围电路的漏极接触，至少一个导电区域中的第二导电区域与外围电路的栅极接触。

在衬底基板上形成了外围电路的栅极和漏极后，可以在形成有外围电路的栅极和漏极的衬底基板上形成树脂层，该树脂层的形成过程可以参考图5-1所示实施例中的步骤502，在此不再赘述。

步骤603、在形成有树脂层的衬底基板上形成公共电极，公共电极与第二导电区域和第三导电区域均接触。

在衬底基板上形成了树脂层后，可以在在形成有树脂层的衬底基板上形成公共电极，公共电极与第二导电区域和第三导电区域均接触。

步骤603结束后，衬底基板的结构可以如图6-2所示，其中，公共电极v通过第二导电区域232b与漏极d2电连接，公共电极v通过第三导电区域232c与栅极g2电连接。

综上所述，本发明实施例提供的阵列基板的制造方法，通过在树脂层中同层形成导电区域和绝缘区域，并通过导电区域将树脂层两侧的电极进行连接，解决了相关技术中绝缘区域上方的电极在通过绝缘区域过孔与绝缘区域下方电极连接时，绝缘区域过孔处会形成较大的凹陷，该凹陷处的段差较大，阵列基板的平坦度较低的问题。达到了阵列基板的平坦度较高的效果。

由于TFT中的部分结构和外围电路中的部分结构可以是在一次构图工艺中形成的，因而，图5-1所示实施例提供的阵列基板的制造方法和图6-1所示实施例提供的阵列基板的制造方法可以进行结合。下面通过实施例进行说明。

图7-1是本发明实施例提供了另一种阵列基板的制造方法的流程图，该方法可以包括以下步骤：

步骤701、在衬底基板上形成栅极。

首先可以通过构图工艺在衬底基板上形成栅极。该栅极可以包括TFT中的栅极和外围电路中的栅极。

步骤702、在形成有栅极的衬底基板上形成栅绝缘层。

在衬底基板上形成了栅极后，可以通过构图工艺在形成有栅极的衬底基板上形成栅绝缘层。

步骤702结束时，衬底基板的结构可以如图7-2所示。栅绝缘层26上可以形成有栅绝缘层过孔261，用于使外围区域的栅极g2能够与第三导电区域接触。图7-2中其他标记的含义可以参考图3-2，在此不再赘述。

步骤703、在形成有栅绝缘层的衬底基板上形成有源层。

在衬底基板上形成了栅绝缘层后，可以在形成有栅绝缘层的衬底基板上形成有源层。

步骤704，在形成有有源层的衬底基板上形成源极与漏极。

在衬底基板上形成了有源层之后，可以通过构图工艺在形成有有源层的衬底基板上形成源极与漏极。其中漏极可以包括TFT中的漏极和外围电路中的漏极。

步骤705、在形成有源极与漏极的衬底基板上形成阻挡层。

在衬底基板上形成源极与漏极后，可以通过构图工艺在形成有源极与漏极的衬底基板上形成阻挡层。

步骤705结束时，衬底基板的结构可以如图7-3所示，其中阻挡层28上可以包括多个过孔281，用于使阻挡层28下方的电极能够与导电区域接触。图7-3中其他标记的含义可以参考图3-2，在此不再赘述。

步骤706、在形成阻挡层的衬底基板上形成树脂层。

在衬底基板上形成了阻挡层之后，可以在衬底基板上形成树脂层，树脂层的形成方式可以参考图5-1所示实施例和图6-1所示实施例。

此外树脂层中的至少一个导电区域和绝缘区域还可以通过构图工艺分两个步骤形成，即可以通过一次构图工艺在形成有源极与漏极的衬底基板上形成包括绝缘区域的图形，通过一次构图工艺在形成有源极与漏极的衬底基板上形成包括多个绝缘区域的图形，包括绝缘区域的图形和包括多个绝缘区域的图形可以构成树脂层，本发明实施例不对这两次构图工艺的顺序做出限定。

导电区域的宽度设置为2～4微米，这远小于现有技术中的绝缘区域过孔的10微米的尺寸，从而减少了TFT的面积，提高了开口率。

步骤707、在形成有树脂层的衬底基板上形成像素电极。

在衬底基板上形成了树脂层后，可以通过构图工艺在形成由树脂层的衬底基板上形成像素电极。像素电极与树脂层中的第一导电区域接触。

步骤708、在形成有像素电极的衬底基板上形成绝缘层。

在衬底基板上形成了像素电极后，可以通过构图工艺在形成有像素电极的衬底基板上形成绝缘层。

步骤708结束后，衬底基板的结构可以如图7-4所示，其中，绝缘层29上可以形成有过孔291，过孔291能够使绝缘层上方的电极与导电区域接触。图7-4中其他标记的含义可以参考图3-2，在此不再赘述。

步骤709、在形成有绝缘层的衬底基板上形成公共电极。

在衬底基板上形成绝缘层之后，可以通过构图工艺在形成有绝缘层的衬底基板上形成公共电极。

步骤709结束后，衬底基板的结构可以如图3-2所示。

本发明实施例中的构图工艺可以包括涂敷、前烘、曝光、显影、清洗、后烘、蚀刻与去胶等步骤，可以参考相关技术，在此不再赘述。

此外，本发明实施例中的各个层级结构可以参考图3-1所示的实施例。

综上所述，本发明实施例提供的阵列基板的制造方法，通过在树脂层中同层形成导电区域和绝缘区域，并通过导电区域将树脂层两侧的电极进行连接，解决了相关技术中绝缘区域上方的电极在通过绝缘区域过孔与绝缘区域下方电极连接时，绝缘区域过孔处会形成较大的凹陷，该凹陷处的段差较大，阵列基板的平坦度较低的问题。达到了阵列基板的平坦度较高的效果。

此外，本发明实施例还提供一种显示装置，该显示装置可以包括图2所示的阵列基板、图3-1所示的阵列基板或图3-2所示的阵列基板。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：

衬底基板；

所述衬底基板上设置有至少一个电极；

设置有所述至少一个电极的衬底基板上设置有树脂层；

设置有所述树脂层的衬底基板上设置有至少一个电极；

其中，所述树脂层包括绝缘区域和至少一个导电区域，每个所述导电区域分别与位于所述导电区域上下两侧，且需要导通的两个电极接触。

2.根据权利要求1所述的阵列基板，其特征在于，所述衬底基板和所述树脂层之间设置有薄膜晶体管TFT，所述TFT包括漏极，所述漏极与所述至少一个导电区域中的第一导电区域接触；

设置有所述树脂层的衬底基板上还设置有像素电极，所述像素电极与所述第一导电区域接触。

3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括外围电路，所述外围电路包括设置在所述衬底基板和所述树脂层之间的栅极和漏极，所述外围电路还包括设置在设置有所述树脂层的衬底基板上的公共电极，

所述外围电路的栅极与所述至少一个导电区域中的第二导电区域接触，所述外围电路的漏极与所述至少一个导电区域中的第三导电区域接触，所述公共电极与所述第二导电区域和所述第三导电区域均接触。

4.根据权利要求1至3任一所述的阵列基板，其特征在于，

形成所述树脂层中导电区域的材料包括聚苯胺、聚噻吩、聚吡咯中的至少一种。

5.一种阵列基板的制造方法，其特征在于，所述方法包括：

在衬底基板上形成至少一个电极；

在形成有所述至少一个电极的衬底基板上形成树脂层；

在形成有所述树脂层的衬底基板上形成至少一个电极；

其中，所述树脂层包括绝缘区域和至少一个导电区域，每个所述导电区域分别与位于所述导电区域上下两侧，且需要导通的两个电极接触。

6.根据权利要求5所述的方法，其特征在于，所述在形成有所述至少一个电极的衬底基板上形成树脂层，包括：

在形成有所述至少一个电极的衬底基板上形成导电树脂涂层；

通过预设方式对所述导电树脂涂层的预设区域进行处理，使所述预设区域的导电树脂涂层失去导电性而转变为所述绝缘区域。

7.根据权利要求6所述的方法，其特征在于，所述预设方式包括紫外线照射、等离子处理和离子注入中的任意一种。

8.根据权利要求5所述的方法，其特征在于，所述在衬底基板上形成至少一个电极，包括：

在衬底基板上形成TFT，所述TFT包括漏极；

所述在形成有所述至少一个电极的衬底基板上形成树脂层，包括：

在形成有所述TFT的衬底基板上形成所述树脂层，所述至少一个导电区域中的第一导电区域与所述漏极接触；

所述在形成有所述树脂层的衬底基板上形成至少一个电极，包括：

在形成有所述树脂层的衬底基板上形成所述像素电极，所述像素电极与所述第一导电区域接触。

9.根据权利要求5所述的方法，其特征在于，所述在衬底基板上形成至少一个电极，包括：

在所述衬底基板上形成外围电路的栅极和漏极；

所述在形成有所述至少一个电极的衬底基板上形成树脂层，包括：

在形成有所述外围电路的栅极和漏极的衬底基板上形成所述树脂层，所述至少一个导电区域中的第三导电区域与所述外围电路的漏极接触，所述至少一个导电区域中的第二导电区域与所述外围电路的栅极接触；

所述在形成有所述树脂层的衬底基板上形成至少一个电极，包括：

在形成有所述树脂层的衬底基板上形成所述公共电极，所述公共电极与所述第二导电区域和所述第三导电区域均接触。

10.一种显示装置，其特征在于，所述显示装置包括权利要求1至4任一所述的阵列基板。