CN106206400B - 具有改进的热特性的晶圆基座 - Google Patents

具有改进的热特性的晶圆基座 Download PDF

Info

Publication number
CN106206400B
CN106206400B CN201510239192.6A CN201510239192A CN106206400B CN 106206400 B CN106206400 B CN 106206400B CN 201510239192 A CN201510239192 A CN 201510239192A CN 106206400 B CN106206400 B CN 106206400B
Authority
CN
China
Prior art keywords
contact
substrate
susceptor
base portion
contact regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510239192.6A
Other languages
English (en)
Other versions
CN106206400A (zh
Inventor
林逸宏
李志鸿
卢昶伸
李资良
李启弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202110982312.7A priority Critical patent/CN113707598A/zh
Publication of CN106206400A publication Critical patent/CN106206400A/zh
Application granted granted Critical
Publication of CN106206400B publication Critical patent/CN106206400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/18—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine for positioning only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping

Abstract

本发明提供了一种具有改进的热均匀性的衬底保持器件。在一个示例性实施例中，衬底保持器件包括具有限定的周边的基本圆形的第一表面、设置在周边处的多个接触区域、以及也设置在周边处的多个非接触区域。接触区域与非接触区域穿插设置。在非接触区域中的每一个内，第一表面延伸经过第一表面结束于接触区域中的每一个内。在一些这种实施例中，多个接触区域中的每个区域包括设置在第一表面上方的接触表面。本发明还涉及具有改进的热特性的晶圆基座。

Description

具有改进的热特性的晶圆基座
技术领域
本发明涉及具有改进的热特性的晶圆基座。
背景技术
半导体集成电路(IC)工业已经历了快速发展。在IC的发展过程中，通常增大了功能密度(即，在每个芯片面积内的互连器件的数量)，同时缩小几何尺寸(即，使用制造工艺可以得到的最小组件(或线))。这种按比例缩小工艺的通常提高了生产效率并降低了相关成本的优点。然而，这种按比例缩小工艺还伴随着增加了设计和制造包括这些IC的器件的复杂性，并且为了实现这些进步，需要在器件设计方面具有相似的发展。
例如，外延是一种用于沉积材料的常用技术，经常用于制造集成电路，对其改进的时机已经成熟。外延可以用于生长半导体晶体以及其他晶体结构。在传统的气相外延工艺中，加热目标材料，以及提供含半导体的气体。如果适当地保持环境，半导体以可控的方式沉淀出气体且沉淀至目标上。特别地，沉淀/沉积的速率取决于目标材料的表面温度以及外延室内的气体或多种气体的供给率。外延可以产生高度均匀厚度的层；然而，一旦设计节点缩小，在一种技术中可以完全接受的微小偏差则可能是临界缺陷。因此，虽然传统的外延沉积的系统和技术已经足以满足先前的设计，但是它们可能不能满足下一代集成电路的需要。为了继续满足不断增加的设计需求，需要在本领域和其他领域的进一步进步。
发明内容
为了解决现有技术中的问题，本发明提供了一种衬底保持器件，包括：基本圆形的第一表面，具有通过所述基本圆形的第一表面限定的周边；多个接触区域，设置在所述周边处；以及多个非接触区域，设置在所述周边处并且与所述多个接触区域穿插，其中，所述非接触区域的每一个内的所述第一表面延伸经过所述接触区域的每一个内的所述第一表面。
在上述衬底保持器件中，其中，所述多个接触区域中的每一个区域均包括设置在所述第一表面上方的接触表面。
在上述衬底保持器件中，其中，所述多个接触区域中的每一个区域均包括设置在所述第一表面上方的接触表面；其中，对于每个所述接触表面，径向向外部分高于径向向内部分。
在上述衬底保持器件中，其中，所述多个接触区域中的每一个区域均包括设置在所述第一表面上方的接触表面；还包括从每个所述非接触区域中的第一表面延伸并且从每个所述接触区域内的所述相应接触表面延伸的第二表面。
在上述衬底保持器件中，其中，所述多个接触区域中的每一个区域均包括设置在所述第一表面上方的接触表面；还包括从每个所述非接触区域中的第一表面延伸并且从每个所述接触区域内的所述相应接触表面延伸的第二表面；其中，所述第二表面终止在与保持的衬底的顶面共平面的垂直位置处。
在上述衬底保持器件中，其中，所述多个接触区域中的每一个区域包括：第二表面，以约90°的角度从所述第一表面延伸；以及接触表面，从所述第二表面延伸。
在上述衬底保持器件中，其中，所述多个接触区域中的每一个区域包括：第二表面，以约90°的角度从所述第一表面延伸；以及接触表面，从所述第二表面延伸；其中，对于每个所述接触表面，径向向外部分高于径向向内部分。
在上述衬底保持器件中，其中，所述多个接触区域中的每一个的弧长基本等于所述多个非接触区域的每一个的弧长。
在上述衬底保持器件中，其中，所述第一表面是具有尖端的锥形，所述尖端与保持的衬底的中心对准，并且其中，所述尖端离所述保持的衬底的距离比所述第一表面的周边离所述保持的衬底的距离更远。
根据本发明的另一个方面，提供了一种外延系统，包括：基座；加热元件；入口，用于供给气体；以及外延室，围绕所述基座、所述加热元件和所述入口，其中，所述基座包括径向布置的多个接触区域，并且所述多个接触区域与径向布置的多个非接触区域交错。
在上述外延系统中，其中，所述基座进一步包括底表面，所述多个接触区域和所述多个非接触区域围绕所述底表面布置。
在上述外延系统中，其中，所述基座进一步包括底表面，所述多个接触区域和所述多个非接触区域围绕所述底表面布置；其中，所述多个接触区域中的每个区域包括设置在所述底表面上方的接触表面。
在上述外延系统中，其中，所述基座进一步包括底表面，所述多个接触区域和所述多个非接触区域围绕所述底表面布置；其中，所述多个接触区域中的每个区域包括设置在所述底表面上方的接触表面；其中，对于所述每个所述接触表面，径向向外部分高于径向向内部分。
在上述外延系统中，其中，所述基座进一步包括底表面，所述多个接触区域和所述多个非接触区域围绕所述底表面布置；其中，所述多个接触区域中的每个区域包括设置在所述底表面上方的接触表面；其中，所述基座还包括从每个所述非接触区域内的所述底表面延伸并且从每个所述接触区域内的所述相应接触表面延伸的圆柱形表面。
在上述外延系统中，其中，所述基座进一步包括底表面，所述多个接触区域和所述多个非接触区域围绕所述底表面布置；其中，每个所述非接触区域内的所述底表面延伸经过每个所述接触区域内的所述底表面。
根据本发明的又一个方面，提供了一种器件，包括：基底部分，具有基本圆形的第一表面和从所述第一表面延伸的圆柱形表面；以及环形部分，设置在基底部分内并且具有由所述基底部分限定的接触表面。
在上述器件中，其中，所述接触表面是曲线的。
在上述器件中，其中，所述接触表面是平面的。
在上述器件中，其中，所述环形部分限定了所述基底部分和所述环形部分之间的气隙。
在上述器件中，其中，所述基底部分的材料与所述环形件部分的材料不同。
附图说明
当结合附图进行阅读时，通过以下详细描述可最好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，可以任意地增加或减小各种部件的尺寸。
图1是根据本发明的各个方面的外延系统的示意图。
图2是根据本发明的各个方面的观察的外延工艺的热特性的绘图。
图3是根据本发明的各个方面的基座的一部分的截面图。
图4是根据本发明的各个方面的具有单独接触环的基座的一部分的截面图。
图5是根据本发明的各个方面的具有三面接触环的基座的一部分的截面图。
图6是根据本发明的各个方面的具有单独接触环的基座的一部分的截面图。
图7A和图7B是根据本发明的各个方面的具有环形接触表面的基座的一部分的截面图。
图8是根据本发明的各个方面的具有单独环形接触环的基座的一部分的截面图。
图9A和图9B是根据本发明的各个方面的具有暴露的接触区域的基座的一部分的截面图。
图10A和图10B是根据本发明的各个方面的具有暴露的环形接触区域的基座的一部分的截面图。
具体实施方式
本发明总体涉及IC器件制造，并且更具体地涉及用于外延沉积的具有改良的热均匀性的系统和技术。
以下公开内容提供了许多用于实现本公开的不同特征的许多不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例并不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。例如，如果图中的装置被翻转，那么表述为在其它元件或部件“下面”或“下方”的元件将会定向为在其他元件或部件“之上”。因此，示例性术语“在…下面”可以包括在…之上和在…之下的方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
图1是根据本发明的各个方面的外延系统100的示意图。外延系统100仅是集成电路制造工具的一个实例，其中，工件或衬底的温度影响结果的质量。本发明的原理同样适用于广泛的制造工具。为了清楚和更好地示出本发明的构思，已经简化了图1。
外延系统100是可操作地实施外延工艺并且因此在衬底102上沉积晶体、多晶和/或非晶材料。合适的衬底102包含任何用于半导体制造中的工件。例如，衬底102可以包括块状硅。可选地，衬底102可以包括诸如晶体结构的硅或锗的元素(单元素)半导体；诸如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟的化合物半导体；或它们的组合。衬底102也可以具有绝缘体上硅(SOI)结构并且因此可以包括绝缘体，诸如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物和/或其他合适的绝缘体材料。使用注氧隔离(SIMOX)、晶圆接合和/或其他合适的方法制造SOI结构。在一些实施例中，衬底102是掩模衬底并且包括诸如石英、LTEM玻璃、碳化硅、氧化硅和/或氧化钛的非半导体材料。
在外延系统100的中心室104内实施外延工艺。包括过滤的大气控制保持环境具有极低水平的微粒和气态分子污染(“AMC”)，而微粒和气态分子污染可能会损坏衬底102。通过在中心室104内产生微环境，可以在比周围设施更干净的环境中进行外延工艺。中心室104的密封构造也可以帮助保持压力或温度并且有助于包含工艺气体。
衬底102在通过设计为防止中心室104的环境免受污染的一系列锁和门之后可以到达中心室104。一旦接收衬底102，其被装载到在外延生长工艺期间保持的衬底102处于原位的基座106中。因此，基座106将认为是用于集成电路制造中的衬底保持器件的实例。其他实例包括晶圆卡盘和转移机构，并且本发明的原理同样适用于这些器件。
除了保持衬底102之外，基座106也可以在外延工艺期间通过影响衬底102的温度来实施更复杂的作用。为了更全面地理解，现将更详细地描述示例性外延工艺。在外延期间，将衬底102加热至合适的温度(在低温实例中约650℃并且在高温实例中约1200℃)，并且中心室104可以包括多个为了实现该目的的不同加热机构。在一些实施例中，中心室104包括针对衬底102的前表面116(经受外延生长的表面)和/或后表面118的一个或多个红外线灯108。此外或可选地，中心室104可包括靠近衬底102设置的一个或多个感应加热线圈120。感应加热线圈120可以与基座106分隔开或可集成至基座106本体内。尽管红外和感应加热是一些最常用的加热技术，但是本发明的原理不限于这些实例。
一旦加热衬底102，便在衬底102上提供各种气体。在一个实例中，从横跨衬底102的前表面116的入口提供含半导体前体的气体122(例如，SiH4、Si2H6、SiHCl3等)。在衬底102周围提供第二气体，即，载气124(例如，H2、N2等)。在一些实例中，向上穿过基座106的端口提供载气124。气体反应，并且在衬底102的前表面116处以有序的晶体结构沉积前体气体122的半导体。载气124可以催化前体气体122的反应，并且可以携带产生的产物离开衬底102。剩余的气体和产生的气态产物通过排气端口126排出。
参照图1以及参照图2，通过实验已经确定，在许多外延系统100和其他制造工具中，尽管均匀地分布加热元件，但是，衬底102仍被不均匀地加热。图2是根据本发明的各个方面的观察的外延工艺的热特性的绘图200。特别的，在前表面116处测得的衬底102的温度(表示为沿轴202的标准化温度)从衬底的中间向外径向地延伸下降(如图2的轴204和图1的箭头128所示)。然后，温度在靠近衬底102和基座106之间的接触点急剧升高(如图1的圆130所示)。可以通过使用某些载气124加剧这种效果。例如，线206表示在外延工艺中利用氢气(H2)作为载气124测得的温度曲线并且示出在接触点处的适度升高。相反，线208表示在外延工艺中利用氮气(N2)作为载气124测得的温度曲线并且具有更急剧的温度升高。因为外延工艺通常对温度敏感，所以，接触点130引起的高峰可对在衬底102上生长的外延材料的量具有难以接受地巨大影响。由于这个原因和其他原因，下面的实施例描述了旨在降低衬底102和基座106之间的接触点出的热传导的替代基座配置。
图3是根据本发明的各个方面的基座300的部分的截面图。基座300适用于与任何集成电路制造工具(包括参考图1描述的外延系统100)一起使用。在上下文中，基座300示出为具有保持的衬底102，该衬底102通过半透明的图表示以避免模糊基座300的细节。基座300可以包括任何合适的材料，并且在许多实施例中，选择基座300的材料以限制热传递同时抵抗高温。例如，基座300可以包括石墨、碳化硅、石英和/或其他合适的材料，并且在示例性实施例中，包括碳化硅涂覆的石墨。
基座300包括具有圆形的第一表面302(即，圆盘)。在一些实施例中，第一表面302是具有尖端(未示出)的略呈锥形，该尖端与保持的衬底102的中心对准且离保持的衬底102的距离比离圆形表面302的外周的距离更远。也就是说，第一表面302可以在第一表面302的外边缘处朝向保持的衬底102向上倾斜。
除了固体接触区域，基座300包括多个接触区域310，多个接触区域310径向地布置在第一表面302的外周处并且与非接触区312交错布置，并且还径向地布置在第一表面302的周边。假设在基座300和保持的衬底102之间具有足以固定衬底102的接触，基座300可以包括任何数量的接触区域310。接触区域310和非接触区域312可以具有任何合适的长度(从技术方面而言，弧长)，并且在一些示例性实施例中，接触区域310和非接触区域312可被选择为具有基本相等的弧长。同样地，接触区域310可以以任何间隔布置并且可以沿着第一表面302的周边均匀或不均匀地布置。在一个示例性实施例中，六十个接触区域310绕第一表面302的周边布置，具有六十个介于中间的非接触区域312。在各种其他示例性实施例中，基座300包括二至六十的接触区域310和相同数目的非接触区域312。
在接触区域310的每一个内，第二表面304从第一表面302基本垂直上升，并且朝向保持的衬底102。第二表面304以约或稍大于90°的角度与第三表面306相遇。该第三表面306用作基座300和保持的衬底102之间的接触表面。为了降低接触面积，第三表面306可以稍向上延伸使得径向向外的部分高于径向向内的部分。第三表面306径向向外延伸穿过保持的衬底102的周边至基座300的外部区域。在示出的实施例中，由圆柱形的第四表面308部分地限定基座的外部区域，其向上延伸向保持的衬底102。该配置可以有助于保持的衬底102在基座300上的适当对准。第四表面308可以在垂直方向上延伸通过保持的衬底102，或可以在与衬底102的最高表面(例如，前表面116)基本共平面的高度终止。
在非接触区域312内，第一表面302比在接触区域310中更远地径向延伸，使得在这些区域312中的第一表面302延伸通过衬底102至基座300的外部区域。在示出的实施例中，在非接触区域312中的第一表面302延伸至第四表面308并且以约90°的角度与第四表面308交叉。
基座300相对于可比较的具有固体接触区域的基座具有若干优势。例如，由于非接触区域312，减小了保持的衬底102的与基座300接触的表面面积。进而，降低了仍两从基座300传递至保持的衬底102。此外，非接触区域312可以允许诸如载气124的气体在衬底102和基座300之间流动，进而调节衬底102的温度。应当理解，这些优势仅是示例性的，并且对于任何特定的实施例没有要求优势。
在一些实施例中，通过将接触部分与基座的剩余分隔开来降低热传导。例如，图4是根据本发明的各个方面的具有单独接触环的基座400的一部分的截面图。基座400适用于与任何集成电路制造工具(包括参照图1描述的外延系统100)一起使用。在上下文中，基座400示出为具有保持的衬底102，其被半透明的图表示以避免模糊基座400的细节。
与先前的实例相反，基座400具有两个单独的部分，基底部分402和接触环404。基底部分402和接触环404之间的界面可以被配置为降低传递至接触环404并且因此至衬底102的热量。为了增强这种效果，基底部分402和接触环404可以包括不同的材料。例如，虽然基底部分402和接触环404分别可包括石墨、碳化硅、石英和/或其他合适的材料，在一个实施例中，基底部分402包括碳化硅涂覆的石墨，而接触环404是纯碳化硅。因为衬底102的重量不会以其对基底部分402的方式将剪切力施加在接触环404上，所以，在一些实施例中，更好的绝缘材料可用于形成接触环404，即使这些材料易碎。
基座400的基底部分402包括具有圆形的第一表面406。在一些实施例中，第一表面406是具有尖端的略呈锥形，该尖端与保持的衬底102的中心对准并且离保持的衬底102的距离比离圆形表面406的外周的距离更远。第一表面406可以延伸超过保持的衬底102的周边至基座400的外部区域，在示出的实施例中，基底部分402包括第二圆柱形表面408。示例性第二表面408从第一表面406基本垂直上升向保持的衬底102，并且可以在垂直方向上延伸经过保持的衬底102，或可以在与衬底102的最高表面基本共平面的高度终止。
接触环404位于基底部分402内并且具有布置成在第一表面406的周边处于基底部分402的第一表面406和第二表面408相接触的两个表面410和412。接触环404还可以具有第三表面414，第三表面414从基底部分402的第一表面406基本垂直上升并且朝向保持的衬底102。第三表面414以约或稍大于90°的角度与第四表面416相遇。第四表面416用作基座400和保持的衬底102之间的接触点。因此，为降低接触面积，第四表面416可以稍向上延伸，使得径向向外的部分高于径向向内的部分。因为保持的衬底102与接触环404相接触并且由于接触环404和基底部分402之间的界面，可以降低传递至衬底102的热能。
虽然在图4中示出的接触环404具有四面剖面，在进一步实施例中，接触环404具有不同的配置，诸如三面剖面或圆形剖面。例如，图5是根据本发明的各个方面的具有三面接触环的基座500的一部分的截面图。基座500适用于与任何集成电路制造工具(包括参考图1描述的外延系统100)一起使用。在上下文中，基座500示出为具有保持的衬底102，其由半透明的图表示以避免模糊基座500的细节。
基座500是两部分器件，类似于基座400的实施例，其中，接触环504具有三个表面而不是四个表面，并且其中接触环504的接触表面从基底部分的第一表面向上延伸。在这个方面，类似于图4的基座400，基座500具有两个单独的部分，基底部分502和接触环504，基底部分502和接触环504可以包括不同的材料。例如，虽然基底部分502和接触环504可以包括石墨、碳化硅、石英和/或其他合适的材料，但是在一个实施例中，基底部分502包括碳化硅涂覆的石墨，而接触环504是纯碳化硅。
基座500的基底部分502可以类似于基座400的基底部分402。例如，基底部分502可以包括具有圆形的第一表面506。在一些实施例中，第一表面506是具有尖端的略呈锥形，该尖端与保持的衬底102的中心对准并且离保持的衬底102的距离比离圆形表面506的外周的距离更远。第一表面506可以延伸超过保持的衬底102的周边至基座500的外部区域，在示出的实施例中，基底部分502包括圆柱形的第二表面508。示例性第二表面508从第一表面506基本垂直上升向保持的衬底102，并且可以在垂直方向上延伸经过保持的衬底102，或可以在与衬底102的最高表面基本共平面的高度终止。
接触环504位于基底部分502内并且具有布置成在第一表面506的周边处与基底部分502的第一表面506和第二表面508相接触的两个表面510和512。然而，除了从表面506垂直上升的垂直表面，接触环504具有从基底部分502的第一表面506延伸的接触表面514。这增加了接触环504和保持的衬底102之间接触点处的角度。因此，接触表面514向上延伸，使得径向向外的部分高于径向向内的部分。类似于图4的实例，因为保持的衬底102与接触环504相接触并且由于接触环504和基底部分502之间的界面，因此可以降低传递至衬底102的热能。
图6是根据本发明的各个方面的具有单独接触环的基座600的一部分的截面图。基座600适用于与任何集成电路制造工具(包括参考图1描述的外延系统100)一起使用。在上下文中，基座600示出为具有保持的衬底102，衬底102由半透明的图表示以避免模糊基座600的细节。
基座600也具有基底部分602和接触环604。在先前的实例中，基底部分和接触环之间的边界可以降低传递至接触环并且因此至衬底102的热量。通过限制基底部分602和接触环604之间的物理接触可以在基座600中进一步增强这个效果，如下文更详细地讨论。基底部分602和接触环604可分别包括石墨、碳化硅、石英和/或其他合适的材料，并且在一个实施例中，基底部分602包括碳化硅涂覆的石墨，而接触环604是纯碳化硅。
基座600的基底部分602包括具有圆形的第一表面606。在一些实施例中，第一表面606是具有尖端的略呈锥形，该尖端与保持的衬底102的中心对准并且离保持的衬底102的距离比离第一表面606的周边的距离更远。第一表面606可以延伸超过保持的衬底102的周边至基座600的外部区域，在示出的实施例中，基底部分602包括圆柱形的第二表面608。示例性第二表面608从第一表面606基本垂直上升朝向保持的衬底102，并且可以在垂直方向上延伸经过保持的衬底102，或可以在与衬底102的最高表面基本共平面的高度终止。
接触环604位于基底部分602内并且具有布置成形成具有矩形截面的环形面的两组平行表面(包括接触表面610)。由于接触环604的表面不与基底部分602的表面对准，因此明显地减小了基底部分602和接触环604之间的界面处的表面面积。以这种方式将基底部分602与接触环604分隔开可以降低传递至接触环604并且至衬底102的热量。此外，在基底部分602和接触环604之间可以形成绝缘气隙，从而进一步降低了热传递。
在进一步实例中，为了使保持的衬底102绝缘，使用各种不同的接触表面形状。图7A和图7B是根据本发明的各个方面的具有环形接触表面的基座700的一部分的截面图。基座700适用于与任何集成电路制造工具(包括参考图1描述的外延系统100)一起使用。在上下文中，基座700示出为具有保持的衬底102，衬底102由半透明的图表示以避免模糊基座700的细节。基座700可以包括任何合适的材料，并且在各种实施例中，基座700包括石墨、碳化硅、石英、碳化硅涂覆的石墨和/或其他合适的材料。
基座700包括具有圆形的第一表面702。在一些实施例中，第一表面702是具有尖端的略呈锥形，该尖端与保持的衬底102的中心对准并且离保持的衬底102的距离比离表面702的周边的距离更远。第一表面702在靠近衬底102的外边缘处与限定环形面的一部分的第二曲线表面704相遇。在图7A的示出实施例中，第二表面704限定了约四分之一的环形面。在图7B的示出实施例中，第二表面704限定了整个环形面并且限定了基座700的环形面和内表面之间的气隙。这些仅是在两个极端条件下的实例，并且在进一步实施例中，第二表面704限定了落在图7A的四分之一环形面和图7B的整个环形面之间的环形面的各种部分。在这些实例的每一个中，第二曲线表面704接触保持的衬底102。包括曲线接触表面而不是平坦表面可以减小基座700和衬底102之间的接触面积并且可以提高衬底102周围的更好气体循环。此外，图7B的实例中存在的气隙可以进一步绝缘衬底102。
在任何这些配置中，在包括圆柱形的第二表面704的示出的实施例中，第二表面704可以延伸超过保持的衬底102的周边至基座700的外部区域，。示例性第二表面704可以在垂直方向上延伸经过保持的衬底102，或可以在与衬底102的最高表面基本共平面的高度终止。
在两部分基座配置中可利用环形的接触表面。例如，图8是根据本发明的各个方面的具有单独的环形接触环的基座800的一部分的截面图。基座800适用于与任何集成电路制造工具(包括参考图1描述的外延系统100)一起使用。在上下文中，基座800示出为具有保持的衬底102，衬底102由半透明的图表示以避免模糊基座800的细节。
类似于先前的实例，基座800具有基底部分802和接触环804。基底部分802和接触环804的每一个可以包括石墨、碳化硅、石英和/或其他合适的材料，并且在一个实例中，基底部分802包括碳化硅涂覆的石墨，而接触环804是纯碳化硅。基座800的基底部分802包括具有圆形的第一表面806，其在一些实施例中是略呈锥形。第一表面806可以延伸超过保持的衬底102的周边至基座800的外部区域，在示出的实施例中，基底部分802包括第二圆柱形表面808。示例性第二表面808从第一表面806基本垂直上升朝向保持的衬底102，并且可以在垂直方向上延伸经过保持的衬底102，或可以在与衬底102的最高表面基本共平面的高度终止。
接触环804位于基底部分802内并且具有限定环形面的单个曲线表面810。曲线表面810接触衬底102、基底部分802的第一表面806和基底部分802的第二表面808。在一些实施例中，接触环804的表面810限定了接触环804和基底部分802之间的气隙。以这种方式配置，基座享有许多以上描述的优势。例如，接触环804和基底部分802之间的最小接触面积可以降低从基底部分802的热传递，并且气隙可以进一步绝缘接触环804。
在一些实施例中，接触表面向内移动以促进在接触表面和衬底102周围的气流。图9A和图9B是根据本发明的各个方面的具有暴露的接触区域的基座900的一部分的截面图。基座900适用于与任何集成电路制造工具(包括参考图1描述的外延系统100)一起使用。在上下文中，基座900示出为具有保持的衬底102，衬底102由半透明的图表示以避免模糊基座900的细节。基座900可以包括任何合适的材料，诸如石墨、碳化硅、石英、碳化硅涂覆的石墨、和/或其他合适的材料。
参照图9A，基座900包括具有圆形的第一表面902。在一些实施例中，第一表面902是具有尖端的略呈锥形，该尖端与保持的衬底102的中心对准并且离保持的衬底102的距离比离第一表面902的周边的距离更远。第二表面904从第一表面902基本垂直上升并且朝向保持的衬底102。第二表面904以约或稍大于90°的角度与第三表面906相遇。第三表面906用作基座900和保持的衬底102之间的接触表面。为了降低接触面积，第三表面906可以稍微向上延伸使得径向向外的部分高于径向向内的部分。
与先前的实施例相反，第三表面906未延伸至基座900的外部区域。反而，第四表面908从第三表面朝向基座900的主体向后延伸。这样产生了额外的暴露面积并且可以帮助调节第三表面906的温度。可以与第一表面902基本共平面(或共圆锥)的第五表面910从第四表面908延伸至基座900的外部区域，在示出的实施例中，其包括第六圆柱形表面912。示例性第六表面912从第一表面902基本垂直上升向保持的衬底102，并且可以在垂直方向上延伸经过保持的衬底102，或可以在与衬底102的最高表面基本共平面的高度终止。
该布置具有将接触表面(即，第三表面906)从基座的外部区域向内移动的效果并且将绕接触表面的更多表面面积暴露于工艺气体。因为接触表面(即，第三表面906)没有外部区域，因此在衬底102的周边处不需要发生第三表面906和衬底102之间的接触。例如，在图9B的实施例中，其在其他方面与图9A的实施例基本相似，第三表面906相对于衬底102向内移动以与衬底102的内部区域接触。因为减小了接触表面的半径，所以也减小第三表面906和衬底102之间的接触面积。这样可具有降低传递至衬底102的热量的效果。
图10A和图10B是根据本发明的各个方面的具有暴露的环形接触区域的基座1000的一部分的截面图。基座1000适用于与任何集成电路制造工具(包括参考图1描述的外延系统100)一起使用。在上下文中，基座1000示出为具有保持的衬底102，衬底102由半透明的图表示以避免模糊基座1000的细节。基座1000可以包括任何合适的材料，诸如石墨、碳化硅、石英、碳化硅涂覆的石墨、和/或其他合适的材料。
先参照图10A，基座1000包括具有圆形的第一表面1002。在一些实施例中，第一表面1002是具有尖端的略呈锥形，该尖端与保持的衬底102的中心对准并且离保持的衬底102的距离比离第一表面1002的周边的距离更远。第二曲线表面1004从第一表面1002上升。在图10A的示出实施例中，第二表面1004限定了大约一半的环形面。第二曲线表面1004接触保持的衬底102，并且它的形状可以降低基座1000和衬底102之间的接触面积并且可以促进衬底102周围的更好气体循环。
在示出的实施例中，第二表面1004未延伸至基座1000的外部区域。反而，第二表面1004与可以与第一表面1002共平面(或共圆锥)的第三表面1006相遇，第三表面1006从第二表面1004延伸至基座1000的外部区域。在示出的实施例中，基座的外部区域由第四圆柱形表面1008部分地限定，该外部区域向上延伸向并且经过保持的衬底102。第四表面1008可以在垂直方向上延伸经过保持的衬底102，或可以在与衬底102的最高表面(例如，前表面116)基本上共平面的高度终止。
因为接触表面(即，第二表面1004)没有外部区域，因此在衬底的周边处不需要发生第二表面1004和衬底102之间的接触。例如，在图10B的实施例中，其与图10A的实施例基本相似，第二表面1004相对于衬底102向内移动。因为减小了接触表面的半径，所以也减小了第二表面1004和衬底之间的接触面积。这样可具有降低传递至衬底102的热量的影响。
前述公开提供了许多示例性实施例和许多代表性优势。为了简洁，仅仅已经描述了相关部件的有限数量的组合。然而，应当理解，任何实例的部件可以与任何其他实例的部件相组合。此外，应当理解，这些优势是非限制性的并且特定优势不是任意特定实施例的特征或所必须的。
因此，本发明提供了一种用于外延的系统和器件，该系统和器件对经受外延工艺的衬底提供了更均匀地加热。在一些实施例中，提供了衬底保持器件。器件包括具有限定周边的基本圆形的第一表面表面、设置在周边处的多个接触区域、以及还设置在周边处的多个非接触区域。接触区域与非接触区域穿插设置。在每个非接触区域内，第一表面延伸经过第一表面结束于每个接触区域内的位置。在一些这种实施例中，多个接触区域中的每一个区域包括设置在第一表面上方的接触表面。在一些这种实施例中，每个接触表面具有高于径向向内部分的径向向外部分。在一些这种实施例中，器件还包括从每个非接触区域中的第一表面延伸并且从接触区域中的接触表面延伸的第二圆柱形表面。
在进一步实施例中，提供了一种外延系统。该系统包括基座、加热元件、用于供给气体的入口以及围绕基座、加热元件和入口的外延室。基座包括径向布置并且与多个径向布置的非接触区域交错的多个接触区域。在一些这种实施例中，基座还包括底表面，接触区域和非接触区域绕底表面布置，并且每个接触区域包括设置在底表面上方的接触表面。在一些这种实施例中，每个接触表面具有高于径向向内部分的径向向外部分。
在又进一步实施例中，提供了一种器件，该器件包括基底部分和环形部分。基底部分具有基本圆形的第一表面和从第一表面延伸的圆柱形表面，以及环形部分设置在基底部分内并且具有通过基底部分限定的接触表面。在一些这种实施例中，接触表面是曲线的，然而，在一些这种实施例中，接触表面是平面的。在一些这种实施例中，基底部分包括与环形部分的材料不同的材料。
上面概述了若干实施例的特征，使得本领域的技术人员可以更好地理解本发明的各方面。本领域的技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域的技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本为他们可以做出多种变化、替换以及改变。

Claims (5)

1.一种衬底保持器件，包括：
基底部分，具有圆形的第一表面和从所述第一表面延伸的圆柱形表面；以及
环形部分，设置在基底部分内并且具有由所述基底部分限定的接触表面，其中，所述接触表面设置成与衬底的最外周表面的具有最大周长的边缘接触，而不与由所述边缘延伸的衬底的表面接触，由所述边缘朝向所述衬底的中心延伸的表面与所述接触表面之间形成有第一气隙，
其中，所述环形部分与所述基底部分线接触，绝缘的第二气隙位于所述环形部分与第一表面的第一接合线以及所述环形部分与所述圆柱形表面的第二接合线之间。
2.根据权利要求1所述的衬底保持器件，其中，所述接触表面是曲线的。
3.根据权利要求1所述的衬底保持器件，其中，所述接触表面是平面的。
4.根据权利要求1所述的衬底保持器件，其中，所述环形部分还限定了所述圆柱形表面和所述环形部分之间的、位于所述第二气隙上方的第三气隙，所述第二接合线位于所述第三气隙与所述第二气隙之间。
5.根据权利要求1所述的衬底保持器件，其中，所述基底部分的材料与所述环形部分的材料不同。
CN201510239192.6A 2014-08-28 2015-05-12 具有改进的热特性的晶圆基座 Active CN106206400B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110982312.7A CN113707598A (zh) 2014-08-28 2015-05-12 集成电路制造系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/471,772 US9517539B2 (en) 2014-08-28 2014-08-28 Wafer susceptor with improved thermal characteristics
US14/471,772 2014-08-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110982312.7A Division CN113707598A (zh) 2014-08-28 2015-05-12 集成电路制造系统

Publications (2)

Publication Number Publication Date
CN106206400A CN106206400A (zh) 2016-12-07
CN106206400B true CN106206400B (zh) 2021-09-10

Family

ID=55403337

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110982312.7A Pending CN113707598A (zh) 2014-08-28 2015-05-12 集成电路制造系统
CN201510239192.6A Active CN106206400B (zh) 2014-08-28 2015-05-12 具有改进的热特性的晶圆基座

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110982312.7A Pending CN113707598A (zh) 2014-08-28 2015-05-12 集成电路制造系统

Country Status (3)

Country Link
US (3) US9517539B2 (zh)
KR (3) KR20160026618A (zh)
CN (2) CN113707598A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799548B2 (en) * 2013-03-15 2017-10-24 Applied Materials, Inc. Susceptors for enhanced process uniformity and reduced substrate slippage
SG10201810390TA (en) * 2014-05-21 2018-12-28 Applied Materials Inc Thermal processing susceptor
US9517539B2 (en) 2014-08-28 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer susceptor with improved thermal characteristics
US20170032992A1 (en) * 2015-07-31 2017-02-02 Infineon Technologies Ag Substrate carrier, a method and a processing device
KR102370157B1 (ko) * 2017-08-31 2022-03-03 가부시키가이샤 사무코 서셉터, 에피택셜 성장 장치, 에피택셜 실리콘 웨이퍼의 제조 방법, 그리고 에피택셜 실리콘 웨이퍼

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0806798A3 (en) * 1996-05-08 1999-11-17 Applied Materials, Inc. Substrate support chuck having a contaminant containment layer and method of fabricating same
CN1473452A (zh) * 2001-07-09 2004-02-04 IBIDEN�ɷ����޹�˾ 陶瓷加热器与陶瓷接合体
CN1922724A (zh) * 2004-02-24 2007-02-28 应用材料股份有限公司 可降低污染物的衬底传送及支撑系统

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05238882A (ja) * 1992-02-28 1993-09-17 Toshiba Mach Co Ltd 気相成長用サセプタ
JP3430277B2 (ja) * 1995-08-04 2003-07-28 東京エレクトロン株式会社 枚葉式の熱処理装置
US6113702A (en) 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
AU6962196A (en) * 1995-09-01 1997-03-27 Advanced Semiconductor Materials America, Inc. Wafer support system
US6001183A (en) * 1996-06-10 1999-12-14 Emcore Corporation Wafer carriers for epitaxial growth processes
KR100660416B1 (ko) * 1997-11-03 2006-12-22 에이에스엠 아메리카, 인코포레이티드 개량된 저질량 웨이퍼 지지 시스템
JP2004119859A (ja) * 2002-09-27 2004-04-15 Shin Etsu Handotai Co Ltd サセプタ、半導体ウェーハの製造装置及び製造方法
US7025862B2 (en) * 2002-10-22 2006-04-11 Applied Materials Plating uniformity control by contact ring shaping
US20040149226A1 (en) * 2003-01-30 2004-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate clamp ring with removable contract pads
KR101112029B1 (ko) * 2004-02-13 2012-03-21 에이에스엠 아메리카, 인코포레이티드 자동 도핑 및 후면 증착의 감소를 위한 기판 지지 시스템
DE102005045081B4 (de) 2004-09-29 2011-07-07 Covalent Materials Corp. Suszeptor
JP2007251078A (ja) * 2006-03-20 2007-09-27 Nuflare Technology Inc 気相成長装置
TW200802552A (en) 2006-03-30 2008-01-01 Sumco Techxiv Corp Method of manufacturing epitaxial silicon wafer and apparatus thereof
US8951351B2 (en) * 2006-09-15 2015-02-10 Applied Materials, Inc. Wafer processing hardware for epitaxial deposition with reduced backside deposition and defects
US7977258B2 (en) * 2007-04-06 2011-07-12 Mattson Technology, Inc. Method and system for thermally processing a plurality of wafer-shaped objects
KR20090024866A (ko) * 2007-09-05 2009-03-10 주식회사 코미코 기판 지지유닛 및 이를 갖는 기판 가공 장치
JP5169097B2 (ja) * 2007-09-14 2013-03-27 住友電気工業株式会社 半導体装置の製造装置および製造方法
JP2009088088A (ja) 2007-09-28 2009-04-23 Sharp Corp 基板処理装置および基板処理方法
KR101405299B1 (ko) 2007-10-10 2014-06-11 주성엔지니어링(주) 기판 지지대 및 이를 구비하는 박막 증착 장치
JP5038365B2 (ja) 2009-07-01 2012-10-03 株式会社東芝 サセプタおよび成膜装置
JP5359698B2 (ja) * 2009-08-31 2013-12-04 豊田合成株式会社 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
JP5644256B2 (ja) * 2010-08-20 2014-12-24 豊田合成株式会社 化合物半導体の製造装置及び化合物半導体の製造方法
KR20120051968A (ko) 2010-11-15 2012-05-23 엘지이노텍 주식회사 서셉터 및 이를 구비한 화학 기상 증착 장치
US8744250B2 (en) * 2011-02-23 2014-06-03 Applied Materials, Inc. Edge ring for a thermal processing chamber
US9099514B2 (en) 2012-03-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer holder with tapered region
US9960059B2 (en) 2012-03-30 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Honeycomb heaters for integrated circuit manufacturing
KR101923050B1 (ko) * 2012-10-24 2018-11-29 어플라이드 머티어리얼스, 인코포레이티드 급속 열 처리를 위한 최소 접촉 에지 링
US9517539B2 (en) 2014-08-28 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer susceptor with improved thermal characteristics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0806798A3 (en) * 1996-05-08 1999-11-17 Applied Materials, Inc. Substrate support chuck having a contaminant containment layer and method of fabricating same
CN1473452A (zh) * 2001-07-09 2004-02-04 IBIDEN�ɷ����޹�˾ 陶瓷加热器与陶瓷接合体
CN1922724A (zh) * 2004-02-24 2007-02-28 应用材料股份有限公司 可降低污染物的衬底传送及支撑系统

Also Published As

Publication number Publication date
US20170088976A1 (en) 2017-03-30
US20160064268A1 (en) 2016-03-03
CN106206400A (zh) 2016-12-07
KR101992564B1 (ko) 2019-06-24
KR20180048547A (ko) 2018-05-10
US10435811B2 (en) 2019-10-08
US9517539B2 (en) 2016-12-13
KR20160026618A (ko) 2016-03-09
CN113707598A (zh) 2021-11-26
US20200032415A1 (en) 2020-01-30
US11773506B2 (en) 2023-10-03
KR20170037912A (ko) 2017-04-05

Similar Documents

Publication Publication Date Title
US11773506B2 (en) Wafer susceptor with improved thermal characteristics
TWI488258B (zh) 增強之晶圓載體
JP5133298B2 (ja) 気相成長装置及び気相成長方法
US8007588B2 (en) Vapor-phase epitaxial growth method and vapor-phase epitaxy apparatus
US8524103B2 (en) Method for manufacturing susceptor
JP2010129764A (ja) サセプタ、半導体製造装置および半導体製造方法
KR100975717B1 (ko) 기상성장장치와 기상성장방법
TWM531053U (zh) 具有１４個容置區的排列組態之晶圓載具
TWM531054U (zh) 具有３６個容置區的排列組態之晶圓載具
JP2018108916A (ja) 炭化珪素エピタキシャル基板の製造方法
JP6477419B2 (ja) 炭化珪素エピタキシャル成長装置、炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
US9559031B2 (en) Apparatus and method for fabricating epi wafer and epi wafer
JP4377396B2 (ja) 気相成長装置
WO2020071308A1 (ja) サセプタ
JP5306432B2 (ja) 気相成長方法
JPH0719137Y2 (ja) エピタキシヤル成長用サセプタ
JP2022083011A (ja) サセプタ、ｃｖｄ装置
KR20130013262A (ko) 웨이퍼 제조 장치 및 웨이퍼 제조 방법
KR20130069249A (ko) 에피 웨이퍼 제조 장치 및 에피 웨이퍼 제조 방법
KR20130072958A (ko) 탄화규소 증착 장치 및 탄화규소 증착 방법
KR20120108092A (ko) 배럴 서셉터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant