CN106169457A - 薄膜覆晶封装体及薄膜封装基板 - Google Patents
薄膜覆晶封装体及薄膜封装基板 Download PDFInfo
- Publication number
- CN106169457A CN106169457A CN201510453901.0A CN201510453901A CN106169457A CN 106169457 A CN106169457 A CN 106169457A CN 201510453901 A CN201510453901 A CN 201510453901A CN 106169457 A CN106169457 A CN 106169457A
- Authority
- CN
- China
- Prior art keywords
- bonding area
- chip
- chip bonding
- water conservancy
- conservancy diversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 239000010409 thin film Substances 0.000 title claims description 33
- 238000009413 insulation Methods 0.000 claims abstract description 74
- 230000009975 flexible effect Effects 0.000 claims abstract description 60
- 239000000084 colloidal system Substances 0.000 claims abstract description 56
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 58
- 238000012856 packing Methods 0.000 claims description 51
- 238000005538 encapsulation Methods 0.000 claims description 33
- 239000012528 membrane Substances 0.000 claims description 33
- 238000003466 welding Methods 0.000 claims description 17
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000032798 delamination Effects 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 241000482268 Zea mays subsp. mays Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明揭露了一种薄膜覆晶封装体，包含可挠性基板、多条导线、芯片、至少一绝缘导流引脚以及封装胶体。可挠性基板具有芯片接合区，多条导线设置于可挠性基板上，各导线具有内接端延伸至芯片接合区内。芯片设置于芯片接合区内，并经由多个凸块与内接端电性连接。至少一绝缘导流引脚设置于可挠性基板上且位于相邻的两条导线之间，绝缘导流引脚具有第一端部，第一端部较相邻的导线的内接端更靠近芯片接合区的中心部。封装胶体至少填充于芯片与可挠性基板之间。通过绝缘导流引脚，封装胶体可更顺畅地填充于芯片与可挠性基板之间。
Description
技术领域
本发明关于一种薄膜覆晶封装体及薄膜封装基板，并且特别地，本发明关于一种可使封装胶体更顺畅地填充于芯片与可挠性基板之间的薄膜覆晶封装体及薄膜封装基板。
背景技术
薄膜覆晶(Chip On Film,COF)封装结构乃是一种将芯片封装于可挠性基板或是软性基板的技术，一般常用于液晶显示器中的驱动IC的封装。
请参阅图1，图1绘示现有技术的薄膜覆晶封装体1的剖面图。如图1所示，薄膜覆晶封装体1包含可挠性基板10、多条导线12、防焊层14、芯片16及封装胶体18。可挠性基板10在其表面上设置有芯片接合区100，而多条导线12设置在可挠性基板10的表面上并延伸至芯片接合区100内。防焊层14局部覆盖导线12以保护导线12，且防焊层14暴露出芯片接合区100。芯片16设置在芯片接合区100中，并与各导线12电性连接。封装胶体18填充于芯片16及可挠性基板10之间，用来固定并保护芯片16及芯片16与导线12的连接处。封装胶体18一般为底部填充材(underfill)。
实务中，当芯片16设置于可挠性基板10上且通过凸块接合各导线12之后，会以例如点胶的方式沿着芯片接合区100的外缘注入具流动性的封装胶体18，藉由毛细现象，使封装胶体18流入芯片16与可挠性基板10之间，以填满芯片16与可挠性基板10间的空间。当封装胶体18填充完毕时，再对封装胶体18进行固化工艺以形成薄膜覆晶封装体1。
然而，由于高脚数与微间隙的需求趋势，芯片16上的凸块高度不断降低，使得芯片16与可挠性基板10间的间隙缩小，且凸块之间及导线12之间仅以微小的间距间隔开，封装胶体18须由芯片接合区100的外缘，通过凸块间及导线12间的微小间隙才能流入芯片16与可挠性基板10间的空间。通道宽度的缩减使得封装胶体18的流速产生变化，不均匀的流速易造成扰流或在芯片16与可挠性基板10之间产生回流(air trap)，使气体无法顺利排出，而形成如图1所示的气泡180滞留于封装胶体18中，于后续工艺中因温度上升即可能导致气泡180膨胀而产生脱层(delamination)及裂痕等爆米花(popcorn)现象，甚至导致整个薄膜覆晶封装体1损坏。
基于上述问题，有必要研发一种能确实将封装胶体填入芯片与可挠性基板间以减少气泡或孔洞形成于封装胶体中的薄膜覆晶封装体或封装基板。
发明内容
本发明的一范畴在于提供一种薄膜封装基板。根据本发明的一具体实施例，薄膜封装基板包含可挠性基板、多条导线以及至少一绝缘导流引脚。可挠性基板具有芯片接合区，多条导线设置于可挠性基板上，并且各导线具有内接端延伸入芯片接合区内。至少一绝缘导流引脚设置在可挠性基板上并位于相邻的两条导线之间，绝缘导流引脚具有第一端部朝向芯片接合区的中心部延伸，且第一端部较相邻的两条导线的内接端更靠近芯片接合区的中心部。
本发明的另一范畴在于提供一种薄膜覆晶封装体，根据本发明的一具体实施例，薄膜覆晶封装体包含可挠性基板、多条导线、芯片、至少一绝缘导流引脚以及封装胶体。可挠性基板具有芯片接合区，多条导线设置于可挠性基板之上，并且各导线具有内接端延伸入芯片接合区内。芯片设置于芯片接合区中，并经由多个凸块与导线的内接端电性连接。至少一绝缘导流引脚设置在可挠性基板上并位于相邻的两条导线之间，绝缘导流引脚具有第一端部朝向芯片接合区的中心部延伸，且第一端部较相邻的两条导线的内接端更靠近芯片接合区的中心部。封装胶体至少填充于芯片与可挠性基板间。
关于本发明的优点与精神可以藉由以下的发明详述以及所附附图得到进一步的了解。
附图说明
图1绘示现有技术的薄膜覆晶封装体的剖面图。
图2A绘示根据本发明的一具体实施例的薄膜封装基板的剖面图。
图2B绘示图2A的薄膜封装基板的俯视图。
图2C绘示根据本发明的另一具体实施例的薄膜封装基板的剖面图。
图2D绘示根据本发明的另一具体实施例的薄膜封装基板的俯视图。
图2E绘示根据本发明的另一具体实施例的薄膜封装基板的剖面图。
图3A绘示根据本发明的一具体实施例的薄膜覆晶封装体的剖面图。
图3B绘示图3A的薄膜覆晶封装体的俯视图。
具体实施方式
请参阅图2A以及图2B，图2A绘示根据本发明的一具体实施例的薄膜封装基板2的剖面图，图2B则绘示图2A的薄膜封装基板2的俯视图。如图2A所示，薄膜封装基板2具有可挠性基板20、多条导线22、防焊层24及至少一绝缘导流引脚26。可挠性基板20上具有芯片接合区200，于实务中可供芯片设置于其上。多条导线22分别设置在可挠性基板20上并朝向芯片接合区200延伸，且各导线22分别具有内接端220延伸入芯片接合区200中。于实务中各导线22的内接端220可通过凸块与芯片进行电性连接，并且各导线22还具有与内接端220相对的外接端，可连接至外部电路使得芯片与外部电路能经由导线22互相沟通。防焊层24局部覆盖导线22并暴露出芯片接合区200，于实务上芯片接合区200是由防焊层24的一开口所定义出。
至少一个绝缘导流引脚26设置于可挠性基板20上，且位于两个相邻的导线22之间，并且，绝缘导流引脚26部分位于芯片接合区200之中。绝缘导流引脚26包含第一端部260朝芯片接合区200的中心部延伸，并且，第一端部260较相邻的两条导线22的内接端220更靠近芯片接合区200的中心部。
请再参阅图2B。于实务中，当芯片设置于芯片接合区200，且通过凸块接合各导线22的内接端220后，会以例如点胶的方式沿着芯片接合区200的外缘环绕地注入可流动的封装胶体。藉由毛细现象，使封装胶体由芯片接合区200的外缘流入芯片接合区200中。而设置于两个相邻的导线22之间的绝缘导流引脚26则扮演着导引封装胶体流动的角色。
由于绝缘导流引脚26的第一端部260位于比相邻的导线22的内接端220更接近芯片接合区200的中心部的位置，故封装胶体可经由绝缘导流引脚26的导引而顺利通过两相邻的导线22之间及与导线22电性连接的相邻凸块之间，进而流入芯片与可挠性基板20间的空间中。因此，本发明的绝缘导流引脚26可避免封装胶体于芯片与可挠性基板20之间产生气泡或孔洞，以防止气泡或孔洞损害薄膜覆晶封装体。请注意，绝缘导流引脚26设置在两个相邻的导线22之间，因此绝缘导流引脚26是以绝缘材质形成，以避免对邻近的导线22产生电性上的影响。此外，于图2B中，各两个相邻的导线22之间皆设置有绝缘导流引脚26，但在实务中，最少仅需一个绝缘导流引脚26即可达到导引封装胶体的功能，设计者可根据所使用的封装胶体材质、芯片尺寸、导线或凸块的间距以及芯片与可挠性基板间的空隙大小等因素来决定所设置的绝缘导流引脚26的数量。另一方面，绝缘导流引脚26的最大厚度小于导线22的厚度，当芯片接合于可挠性基板20后，绝缘导流引脚26与芯片之间仍具有一定空隙，使封装胶体能顺利地流动。
为了能更顺畅地将封装胶体导入芯片接合区中，绝缘导流引脚可再进一步进行设计。请参阅图2C，图2C绘示根据本发明的另一具体实施例的薄膜封装基板2’的剖面图。如图2C所示，本具体实施例的薄膜封装基板2’与上一具体实施例的不同处，在于本具体实施例的绝缘导流引脚26’包含一斜面。详言之，绝缘导流引脚26’具有朝芯片接合区200的中心部延伸的第一端部260’以及相对于第一端部260’的第二端部262’，而绝缘导流引脚26’的厚度由第一端部260’向第二端部262’逐渐增加，亦即，绝缘导流引脚26’朝向芯片接合区200的中心部产生一个斜面。当封装胶体沿着绝缘导流引脚26’流动时，绝缘导流引脚26’的斜面可帮助封装胶体更顺利地流至芯片接合区200中。请注意，本具体实施例的薄膜封装基板2’的其他单元与上一具体实施例的相对应单元大体上相同，故于图2C中以同样的标号来表示，并于此不再赘述。
请参阅图2D，图2D绘示根据本发明的另一具体实施例的薄膜封装基板2”的俯视图。如图2D所示，本具体实施例与上一具体实施例不同处，在于本具体实施例的绝缘导流引脚26”在靠近第一端部260”的一侧的宽度较小，而在靠近第二端部262”的一侧宽度较大。于实务中，导线22的内接端220会与凸块连接，因此考虑到凸块的尺寸与间距，第一端部260”较小的宽度可使封装胶体更顺畅地流入芯片接合区200中。同样地，本具体实施例的薄膜封装基板2”的其他单元与上一具体实施例的相对应单元大体上相同，故于图2D中以同样的标号来表示，并于此不再赘述。
请参阅图2E，图2E绘示根据本发明的另一具体实施例的薄膜封装基板2”’的剖面图。如图2E所示，本具体实施例的薄膜封装基板2”’与图2A的薄膜封装基板2大致上相同，其不同处在于本具体实施例的薄膜封装基板2”’进一步包含绝缘围挡28，设置于可挠性基板20上并环绕芯片接合区200。更具体而言，绝缘围挡28是设置于防焊层24上。于实务中，封装胶体沿着芯片接合区200的外缘注入时，会同时朝芯片接合区200内部及外部流动，而绝缘围挡28可阻挡朝芯片接合区200外部流动的封装胶体过度溢散，换言之，封装胶体可被局限只位于绝缘围挡所包围的区域内。绝缘围挡28是以绝缘材质制成，以避免影响到导线22或整个薄膜封装基板2”’的电性功能。
综上所述，本发明的薄膜封装基板经由设置于两条导线间并延伸入芯片接合区内的绝缘导流引脚，可帮助后续工艺中的封装胶体顺利流入芯片接合区中，避免封装胶体内产生气泡或孔洞而损害封装结构。本发明的薄膜封装基板可用于薄膜覆晶封装工艺，进一步制作出薄膜覆晶封装体。
请参阅图3A及图3B，图3A绘示根据本发明的一具体实施例的薄膜覆晶封装体3的剖面图，图3B则绘示图3A的薄膜覆晶封装体3的俯视图。如图3A及图3B所示，薄膜覆晶封装体3包含可挠性基板30、多条导线32、防焊层34、绝缘导流引脚36、芯片40以及封装胶体50。可挠性基板30上具有芯片接合区300，多条导线32分别设置在可挠性基板30上并朝向芯片接合区300延伸，且各导线32具有内接端320延伸入芯片接合区300中。防焊层34局部覆盖导线32并暴露出芯片接合区300，于实务上芯片接合区300是由防焊层34的一开口所定义出。芯片40设置在芯片接合区中300，并经由多个凸块42与各导线32的内接端320电性连接。各导线32还具有与内接端320相对的外接端322，于实务中外接端322可连接至外部电路，使得芯片40与外部电路能经由导线32互相电性沟通。
各绝缘导流引脚36分别设置在两条相邻的导线32之间，其包含第一端部360朝芯片接合区300的中心部延伸，并穿过与两相邻的导线32连接的两凸块42之间，且第一端部360比相邻的导线32的内接端320以及对应的凸块42更接近芯片接合区300的中心部。封装胶体50填充于芯片40与可挠性基板30之间，藉此固定并保护芯片40与导线32间的连接关系。于本具体实施例中，绝缘导流引脚36的最大厚度小于导线32的厚度，因此当芯片40接合于可挠性基板30后，绝缘导流引脚36与芯片40之间仍具有一定空隙，使封装胶体50能顺利地流动。
于实务中，封装胶体50可例如以点胶方式沿着芯片接合区300的外缘注入具流动性的封装胶体50。藉由毛细现象，使封装胶体50由芯片接合区300的外缘往芯片接合区300中流动，并填满芯片40与可挠性基板30之间。而设置在两条相邻的导线32之间的绝缘导流引脚36可导引封装胶体50顺利通过两相邻的导线32之间及与导线32电性连接的两相邻凸块42之间。此外，由于绝缘导流引脚36的第一端部360比凸块42及导线32的内接端320更接近芯片接合区300的中心部，故封装胶体50可沿绝缘导流引脚36轻易地流入芯片接合区300中，而填满芯片40与可挠性基板30间的空间。封装胶体50在填充完成后会进行固化工艺，进而形成固态的胶体以固定及保护芯片40与可挠性基板30和导线32间的连接关系。封装胶体50在绝缘导流引脚36的帮助下顺利地流入并填充于芯片40与可挠性基板30之间，因此于封装胶体50中不会产生气泡或孔洞，可避免于后续工艺中因温度上升使得气泡或孔洞膨胀而导致脱层或裂痕等爆米花现象发生。
于本具体实施例中，绝缘导流引脚36的厚度由第一端部360朝向相对于第一端部360的第二端部362逐渐增加，亦即，绝缘导流引脚36形成朝芯片接合区300中心部向下倾斜的斜面364，如图3A所示。于实务中，封装胶体50沿绝缘导流引脚36流至斜面364时，可沿斜面364更顺利地流入芯片接合区300的中心部。另一方面，由于绝缘导流引脚36的第一端部360穿过与两相邻的导线32连接的两凸块42之间，因此，绝缘导流引脚36在穿过凸块42的部分的宽度小于两凸块42之间的间距，如图3B所示，使封装胶体50可顺利地沿着绝缘导流引脚36流动。
此外，本具体实施例的薄膜覆晶封装体3可进一步包含绝缘围挡38。绝缘围挡38设置于可挠性基板30上，详言之，绝缘围挡38设置于防焊层34上并环绕芯片接合区300。封装胶体50沿着芯片接合区300的外缘注入时，会同时朝芯片接合区300内部及外部流动，而绝缘围挡38可阻挡朝芯片接合区300外部流动的封装胶体50过度溢散，换言之，封装胶体50可被局限只位于绝缘围挡38所包围的区域内。绝缘导流引脚36以及绝缘围挡38，于实务中均是以绝缘材质形成，因此不影响芯片40及薄膜覆晶封装体3整体电性功能。
如上述，本发明的薄膜覆晶封装体于其可挠性基板上设置绝缘导流引脚于相邻两导线之间并延伸入芯片接合区内。故封装胶体可经由绝缘导流引脚的导引而顺利通过两相邻的导线之间及与导线电性连接的两相邻凸块之间，进而流入芯片接合区中，因此，可减少或避免封装胶体于芯片与可挠性基板之间产生气泡或孔洞，以防止气泡或孔洞损害薄膜覆晶封装体。
藉由以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。
【符号说明】
1：薄膜覆晶封装体
10：可挠性基板
12：导线
14：防焊层
16：芯片
18：封装胶体
100：芯片接合区
180：气泡
2、2’、2”、2”’：薄膜封装基板
3：薄膜覆晶封装体
20、30：可挠性基板
22、32：导线
24、34：防焊层
26、26’、26”、36：绝缘导流引脚
200、300：芯片接合区
220、320：内接端
322：外接端
260、260’、260”、360：第一端部
262’、262”、362：第二端部
364：斜面
28、38：绝缘围挡
40：芯片
42：凸块
50：封装胶体
Claims (12)
1.一种薄膜覆晶封装体，包含：
一可挠性基板，具有一芯片接合区；
多条导线，设置于该可挠性基板上，各该导线具有一内接端，各该内接端延伸至该芯片接合区内；
一芯片，设置于该芯片接合区内并经由多个凸块与所述内接端电性连接；
至少一绝缘导流引脚，设置于该可挠性基板上，且位于相邻的二条所述导线之间，该至少一绝缘导流引脚具有一第一端部朝向该芯片接合区的中心部延伸，且该第一端部较相邻的二条所述导线的所述内接端更接近该芯片接合区的中心部；以及
一封装胶体，至少填充于该芯片与该可挠性基板之间。
2.如权利要求1所述的薄膜覆晶封装体，其特征在于，该至少一绝缘导流引脚向该芯片接合区的中心部延伸并穿过与相邻的二条所述导线电性连接的所述多个凸块之间。
3.如权利要求2所述的薄膜覆晶封装体，其特征在于，该至少一绝缘导流引脚的最大厚度小于所述多条导线的厚度。
4.如权利要求3所述的薄膜覆晶封装体，其特征在于，该至少一绝缘导流引脚的厚度自该第一端部向相对该第一端部的一第二端部逐渐增加。
5.如权利要求2所述的薄膜覆晶封装体，其特征在于，该至少一绝缘导流引脚的宽度小于该至少一绝缘导流引脚所穿过的所述多个凸块的间距。
6.如权利要求1所述的薄膜覆晶封装体，其特征在于，进一步包含一绝缘围挡，该绝缘围挡设置于该可挠性基板上，且环绕该芯片接合区，该封装胶体位于该绝缘围挡所包围的区域内。
7.如权利要求1所述的薄膜覆晶封装体，其特征在于，进一步包含一防焊层，该防焊层局部覆盖所述多条导线，并具有一开口定义出该芯片接合区。
8.一种薄膜封装基板，包含：
一可挠性基板，具有一芯片接合区；
多条导线，设置于该可挠性基板上，各该导线具有一内接端，各该内接端延伸至该芯片接合区内；以及
至少一绝缘导流引脚，设置于该可挠性基板上，且位于相邻的二条所述导线之间，该至少一绝缘导流引脚具有一第一端部朝向该芯片接合区的中心部延伸，且该第一端部较相邻的二条所述导线的所述内接端更接近该芯片接合区的中心部。
9.如权利要求8所述的薄膜封装基板，其特征在于，该至少一绝缘导流引脚的最大厚度小于所述多条导线的厚度。
10.如权利要求9所述的薄膜封装基板，其特征在于，该至少一绝缘导流引脚的厚度自该第一端部向相对该第一端部的一第二端部逐渐增加。
11.如权利要求8所述的薄膜封装基板，其特征在于，进一步包含一绝缘围挡，该绝缘围挡设置于该可挠性基板上，且环绕该芯片接合区。
12.如权利要求8所述的薄膜封装基板，其特征在于，进一步包含一防焊层，该防焊层局部覆盖所述多条导线，并具有一开口定义出该芯片接合区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104115951 | 2015-05-19 | ||
| TW104115951A TWI567910B (zh) | 2015-05-19 | 2015-05-19 | 薄膜覆晶封裝體及薄膜封裝基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106169457A true CN106169457A (zh) | 2016-11-30 |
Family
ID=57358856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510453901.0A Pending CN106169457A (zh) | 2015-05-19 | 2015-07-29 | 薄膜覆晶封装体及薄膜封装基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106169457A (zh) |
| TW (1) | TWI567910B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113271713A (zh) * | 2020-02-17 | 2021-08-17 | 颀邦科技股份有限公司 | 芯片封装构造及其电路板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2570975Y (zh) * | 2002-08-22 | 2003-09-03 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| JP2004221320A (ja) * | 2003-01-15 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI429033B (zh) * | 2008-12-31 | 2014-03-01 | Chipmos Technologies Inc | 晶片封裝構造以及封裝方法 |
| TWI452660B (zh) * | 2011-03-29 | 2014-09-11 | Powertech Technology Inc | 非陣列凸塊之覆晶模封構造 |
-
2015
- 2015-05-19 TW TW104115951A patent/TWI567910B/zh active
- 2015-07-29 CN CN201510453901.0A patent/CN106169457A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2570975Y (zh) * | 2002-08-22 | 2003-09-03 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| JP2004221320A (ja) * | 2003-01-15 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113271713A (zh) * | 2020-02-17 | 2021-08-17 | 颀邦科技股份有限公司 | 芯片封装构造及其电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI567910B (zh) | 2017-01-21 |
| TW201642423A (zh) | 2016-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915355B (zh) | 封装结构的形成方法 | |
| KR100690247B1 (ko) | 이중 봉합된 반도체 패키지 및 그의 제조 방법 | |
| CN107409469B (zh) | 单层压体电流隔离体组件 | |
| US20150171066A1 (en) | Semiconductor device | |
| JP2015176906A (ja) | 半導体装置および半導体装置の製造方法 | |
| US11056421B2 (en) | Package structure for power converter and manufacture method thereof | |
| CN104637927B (zh) | 一种基于柔性基板的三维封装结构及工艺方法 | |
| US10636735B2 (en) | Package structure and the method to fabricate thereof | |
| CN106257652A (zh) | 封装模块 | |
| CN104916592A (zh) | 半导体装置的制造方法及半导体装置 | |
| CN102738095B (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN106910732A (zh) | 半导体封装 | |
| US9502341B2 (en) | Printed circuit board and semiconductor package using the same | |
| CN103545268A (zh) | 底部源极的功率器件及制备方法 | |
| CN101673723B (zh) | 使用分立导电层重新选择键合线路径的半导体器件封装 | |
| US20150221592A1 (en) | Semiconductor device with package-level decoupling capacitors formed with bond wires | |
| CN105938824A (zh) | 半导体封装组合结构 | |
| CN106169457A (zh) | 薄膜覆晶封装体及薄膜封装基板 | |
| KR20160056379A (ko) | 트리플 패드 구조를 이용하는 칩 및 그것의 패키징 방법 | |
| CN101266958A (zh) | 晶片封装结构 | |
| CN207503967U (zh) | 指纹识别芯片的封装结构 | |
| CN104617077A (zh) | 封装基板和集成电路芯片 | |
| CN204348708U (zh) | 一种扇出型圆片级芯片倒装封装结构 | |
| CN103985684A (zh) | 晶片封装结构及其制作方法 | |
| US20070278692A1 (en) | Structure of semiconductor substrate and molding method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161130 |
|
| WD01 | Invention patent application deemed withdrawn after publication |