CN106169453A - 半导体装置、金属部件以及半导体装置的制造方法 - Google Patents

半导体装置、金属部件以及半导体装置的制造方法 Download PDF

Info

Publication number
CN106169453A
CN106169453A CN201610206064.6A CN201610206064A CN106169453A CN 106169453 A CN106169453 A CN 106169453A CN 201610206064 A CN201610206064 A CN 201610206064A CN 106169453 A CN106169453 A CN 106169453A
Authority
CN
China
Prior art keywords
jut
metal parts
cylinder portion
main body
body cylinder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610206064.6A
Other languages
English (en)
Other versions
CN106169453B (zh
Inventor
甲斐健志
丸山力宏
矶崎诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106169453A publication Critical patent/CN106169453A/zh
Application granted granted Critical
Publication of CN106169453B publication Critical patent/CN106169453B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

本发明提供一种能够消除组装不良的半导体装置、金属部件以及半导体装置的制造方法。通过焊料将筒状接触部件的一个开放端的凸缘接合于绝缘基板的导电性板上。外部电极用端子嵌合在筒状接触部件的主体筒部。筒状接触部件具有从主体筒部的内壁朝内侧突出的突起部。突起部设置为在筒状接触部件的一个开放端侧遍及主体筒部的内壁的整个周。突起部具有根据将外部电极用端子压入主体筒部时的负重而变形的厚度(t1)。将突起部的配置高度(h1)设定为以下高度，即通过在主体筒部的内壁与插入到主体筒部的预定深度为止的外部电极用端子的下端部之间形成间隙的方式，能够尽可能地拦截爬升至主体筒部的内壁的焊料。

Description

半导体装置、金属部件以及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置、金属部件以及半导体装置的制造方法。
背景技术
目前，例如半导体模块等的半导体装置具有通过焊料将半导体芯片和/或其他的构成部件等接合于绝缘基板的表面的导电性板的构成。作为这样的半导体模块，提出了一种通过将外部电极用端子嵌合至被焊料接合于绝缘基板的正面的导电性板的中空筒状的金属部件(以下称为筒状接触部件)，从而将导电性板和外部电极用端子电连接的装置(例如，参考下述专利文献1)。在下述专利文献1中，通过使外部电极用端子的底面的最大尺寸稍大于筒状接触部件的中空部的直径，从而将外部电极用端子和筒状接触部件结实地嵌合在一起。
针对现有的半导体模块的筒状接触部件以及外部电极用端子的构成进行说明。图12是示出现有的半导体模块的主要部分的构成的截面图。图13是示出现有的半导体模块的主要部分的构成的平面图。在图13示出了以与图12的筒状接触部件110的主体筒部101的中心轴垂直相交的切割面XY切断该主体筒部101，并从该切割面XY观察层叠基板120侧时的筒状接触部件110的中空部104以及外部电极用端子125的平面形状。应予说明，图12和图13分别相当于下述专利文献1的图14和图12。
如图12和图13所示，筒状接触部件110具备中空筒状的主体筒部101和分别设于主体筒部101的两开放端110a、110b的凸缘102、103。筒状接触部件110的一个开放端110a的凸缘102通过焊料(未图示)而与层叠基板120的正面的导电性板122接合。层叠基板120是在陶瓷基板121的正面通过铜(Cu)箔形成导电性板122，并在陶瓷基板121的背面形成铜箔123而成。筒状接触部件110经由导电性板122以及省略图示的导线(未图示)而与半导体芯片124电连接。
外部电极用端子125的一侧的端部从壳体126的贯通孔127向壳体126的外侧突出。外部电极用端子125的另一侧的端部通过被压入筒状接触部件110的主体筒部101(中空部104)，并嵌合于筒状接触部件110而得到固定。外部电极用端子125经由筒状接触部件110而与半导体芯片124电连接。外部电极用端子125为大致的正四角柱状，其底面的最大尺寸(对角线的长度)d102稍大于筒状接触部件110的主体筒部101的内径(中空部104的直径)d101(d101＜d102)。筒状接触部件110的主体筒部101的平面形状与外部电极用端子125的底面的形状相配并稍稍变形。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2009/194884号说明书
发明内容
技术问题
然而，在图12和图13示出的使外部电极用端子125压入并嵌合到筒状接触部件110的主体筒部101的构成的现有的半导体模块中，产生以下的问题。图10和图11是示意性地示出现有的半导体模块在组合过程中的状态的截面图。在图10示出了在将筒状接触部件110焊接到层叠基板120上时，由焊料上升性(焊接性)引起而产生的焊接不良的一例。在图11示出了在将外部电极用端子125压入筒状接触部件110的主体筒部101时产生的不良的一例。
如图10所示，当通过焊料128将筒状接触部件110的一端的开放端110a的凸缘102接合到层叠基板120上时，焊料128由于毛细管现象爬上主体筒部101的内壁110c。这时，由于筒状接触部件110的中空部104的形状，焊料128容易爬上主体筒部101的内壁110c。另外，有这样一种方法：通过在层叠基板120上形成膏状的焊料128，并在焊料128上设置筒状接触部件110，并在回流炉中加热，从而焊接层叠基板120和筒状接触部件110。在该情况下，虽然对回流炉内进行减压，以除去存在于焊料128内的气体，使焊料128内无法形成空洞，但在对回流炉内进行减压时，当存在于焊料128内的气体膨胀时，有可能焊料128飞散。据此，焊料128a有可能在主体筒部101的内壁110c从筒状接触部件110的一个开放端110a侧爬到另一个开放端110b(外部电极用端子125的插入口)侧，从而例如以没有平顺地扩散而得到固化的厚的状态残留在主体筒部101的内壁110c。
当发生了焊料128a的爬升时，如图11的(a)所示，外部电极用端子125不能插入至比附着于主体筒部101的内壁110c的焊料128a更深的位置(导电性板122侧)。另外，当压入外部电极用端子125时，在主体筒部101的内壁110c的附着有焊料128a的部位对外部电极用端子125施加负荷。由此，如图11的(b)所示，导致外部电极用端子125弯曲，或者折断。另外，由于在焊料128a附着于主体筒部101的内壁110c的状态下插入外部电极用端子125，因而接合主体筒部101和导电性板122的焊料128被破损，存在主体筒部101从导电性板122脱落的隐患。另外，导致外部电极用端子125容易从筒状接触部件110脱落。因此，存在半导体芯片124和外部电极用端子125之间接触不良的隐患。
本发明为了解决上述现有技术的问题点，其目的在于，在使外部电极用端子插入而嵌合到筒状接触部件的构成的半导体装置中，提供能够消除组装不良的半导体装置、金属部件以及半导体装置的制造方法。
技术方案
为了解决上述课题，达成本发明的目的，本发明的金属部件是在两端具备开放端，且能够将上述开放端中的一个开放端通过焊料而接合于半导体芯片或导电性板金属部件，其特征在于，具有：中空筒状的筒部，外部电极用端子能够从上述开放端中的另一个开放端插入而嵌合；和第一突起部，在上述筒部的上述一个开放端侧的内壁，沿着与上述筒部的中心轴垂直相交的方向朝内侧突出。
另外，本发明的金属部件在上述发明中，其特征在于，具有遍及上述内壁的整个周的上述第一突起部。
另外，本发明的金属部件在上述发明中，其特征在于，在上述一个开放端，具有沿着与上述中心轴垂直相交的方向朝外侧突出的凸缘。
另外，本发明的金属部件在上述发明中，其特征在于，上述第一突起部的厚度为0.1mm以上且1.6mm以下。
另外，本发明的金属部件在上述发明中，其特征在于，具有与上述第一突起部的宽度w1的比例满足0.2≤2×w1/d1≤0.8的内径d1。
另外，本发明的金属部件在上述发明中，其特征在于，将上述第一突起部的配置高度设置成从由上述焊料引起的接合面至上述第一突起部的上述接合面侧的面为止的高度为1mm以上。
另外，本发明的金属部件在上述发明中，其特征在于，具有截面形状形成为矩形的上述第一突起部。
另外，本发明的金属部件在上述发明中，其特征在于，具有截面形状形成为厚度随着朝向上述中心轴附近而逐渐变薄的三角形或梯形的上述第一突起部。
另外，本发明的金属部件在上述发明中，其特征在于，在上述另一个开放端侧的内壁，具有沿着与上述中心轴垂直相交的方向朝内侧突出的第二突起部。
另外，本发明的金属部件在上述发明中，其特征在于，将上述第二突起部的配置高度设置成从上述另一个开放端至上述第二突起部的上述另一个开放端侧的面为止的高度为1mm以上。
另外，本发明的金属部件在上述发明中，其特征在于，以固定于上述内壁的方式嵌合上述第一突起部。
另外，本发明的金属部件在上述发明中，其特征在于，以固定于上述内壁的方式嵌合上述第二突起部。
另外，本发明的金属部件在上述发明中，其特征在于，上述第一突起部为通过使上述筒部的侧壁的一部分向内侧变形而成。
另外，本发明的金属部件在上述发明中，其特征在于，上述第二突起部为通过使上述筒部的侧壁的一部分向内侧变形而成。
另外，为了解决上述课题，达成本发明的目的，本发明的半导体装置，其特征在于，上述的金属部件的上述一个开放端通过焊料接合于上述半导体芯片或上述导电性板。
另外，为了解决上述课题，达成本发明的目的，本发明的半导体装置的制造方法是在绝缘基板上安装有上述半导体芯片和上述导电性板的半导体装置的制造方法，具有以下特征。首先，进行第一工序，通过焊料将上述的金属部件的上述一个开放端接合到上述半导体芯片上或上述导电性板上。接下来，进行第二工序，从上述金属部件的上述另一个开放端将上述外部电极用端子压入，从而将上述外部电极用端子嵌合于上述金属部件。
另外，本发明的半导体装置的制造方法在上述发明中，其特征在于，压入端部尖的上述外部电极用端子。
按照上述发明，在焊接金属部件时，能够防止爬升或飞散至金属部件的内壁的焊料爬升到突起部的上方侧(与绝缘基板上的导电性板未接合的另一侧的端部侧)。由此，能够将爬升或飞散至金属部件的内壁的焊料拦截在金属部件的下端侧(与绝缘基板上的导电性板接合的一侧的端部侧)。因此，在将外部电极用端子插入至金属部件时，不会对外部电极用端子施加由焊料引起的负荷，或者向外部电极用端子施加的负荷非常小以致能够忽视。由此，能够防止以爬升或飞散至金属部件的内壁的焊料为原因而导致无法将外部电极用端子插入至预定深度，或导致外部电极用端子弯曲或折断。
发明效果
根据本发明的半导体装置、金属部件以及半导体装置的制造方法，能够起到以下效果，在由向筒状接触部件插入而嵌合外部电极用端子所构成的半导体装置中，能够消除组装不良。
附图说明
图1是示出实施方式1的半导体装置的构成的说明图。
图2是详细地示出实施方式1的半导体装置的主要部分的构成的说明图。
图3是示出实施方式2的半导体装置的构成的截面图。
图4是示出实施方式3的半导体装置的构成的截面图。
图5是示出实施方式4的半导体装置的构成的截面图。
图6是示出对实施例1的半导体装置的突起部的宽度进行验证的结果的图表。
图7是示出对实施例2的半导体装置的突起部的厚度进行验证的结果的图表。
图8是示出对实施例3的半导体装置的突起部的配置高度的下限值进行验证的结果的图表。
图9是示出对实施例3的半导体装置的突起部的配置高度的上限值进行验证的结果的图表。
图10是示意性地示出现有的半导体模块在组装过程中的状态的截面图。
图11是示意性地示出现有的半导体模块在组装过程中的状态的截面图。
图12是示出现有的半导体模块的主要部分的构成的截面图。
图13是示出现有的半导体模块的主要部分的构成的平面图。
符号的说明
1 主体筒部
2，3 凸缘
4 中空部
5、31～33、41 突起部
5a 突起部的孔部
10、30、40 筒状接触部件
10a、10b 筒状接触部件的开放端
10c 主体筒部的内壁
20 层叠基板
21 陶瓷基板
22 导电性板
23 铜箔
24 半导体芯片
25 外部电极用端子
25a 外部电极用端子的下端部
26 导线
27、27a 焊料
33a、33b 大致为半圆形或大致为半椭圆形的突起部的端部
33c 大致为半圆形或大致为半椭圆形的突起部的顶点部
A 中空部的第一区域
B 中空部的第二区域
d1 主体筒部的内径
d2 外部电极用端子的直径
h1 突起部的配置高度
h2 外部电极用端子的下端部的高度
t1 突起部的厚度
t2 焊料润升的厚度
t3 大致为半圆形或大致为半椭圆形的突起部的厚度
w1 突起部的宽度
w2 突起部的内径
具体实施方式
以下参考附图，对本发明的半导体装置、金属部件以及半导体装置的制造方法的优选的实施方式进行详细说明。应予说明，在以下的实施方式的说明以及附图中，对同样的构成赋予相同的符号，并省略重复的说明。
(实施方式1)
针对实施方式1的半导体装置的构成进行说明。图1是示出实施方式1的半导体装置的构成的说明图。图2是详细地示出实施方式1的半导体装置的主要部分的构成的说明图。图1的(b)中示出在图1的(a)的剖切线X－X’处的截面进行剖切，并从该截面向层叠基板20的深度方向观察时的状态。应予说明，在图1图示省略了包裹层叠基板20的正面侧的壳体。在图1的(a)中图示省略图1的(b)的导线26。图2的(a)是示出与导电性板22接合的筒状接触部件10的截面构造的截面图。图2的(b)是示出从开放端10b侧观察图2的(a)的筒状接触部件10时的平面构造的平面图。图2的(c)是示出将外部电极用端子25嵌合至筒状接触部件10的主体筒部1的状态的截面图。图2的(d)是示出从图2的(c)的切割面X2观察层叠基板20侧时的筒状接触部件10的中空部4以及外部电极用端子25的平面形状的平面图。
图1示出的实施方式1的半导体装置是在层叠基板20的正面的导电性板22，在基于设计条件的预定的平面布局通过焊料(未图示)接合了半导体芯片24和/或其他构成部件等而构成的半导体模块。具体来说，实施方式1的半导体装置为在层叠基板20上的半导体芯片24或导电性板22通过焊料27接合筒状接触部件10的一个开放端10a，且外部电极用端子25从另一个开放端10b插入而嵌合的半导体装置。层叠基板20例如在绝缘基板21的正面通过铜(Cu)箔形成导电性板22，在绝缘基板21的背面形成铜箔23。应予说明，在绝缘基板21使用氧化铝和/或氮化铝等的陶瓷。层叠基板20的背面的铜箔23例如与散热片(未图示)焊接。在层叠基板20的正面的导电性板22配置有半导体芯片24以及筒状接触部件(金属部件)10。半导体芯片24的背面电极(未图示)通过焊料(未图示)接合在导电性板22。在半导体芯片24设有正面电极(未图示)，正面电极经由导线26而与导电性板22电连接。另外，半导体芯片24的正面电极也可以经由焊料27而与筒状接触部件10的一个开放端接合。
如图2所示，筒状接触部件10是具备以下部分的金属部件，即中空筒状的主体筒部1；在主体筒部1的两开放端10a、10b分别设置的凸缘(环边)2、3；设置在主体筒部1的内部(中空部4)的突起部5。筒状接触部件10的材料优选为具有优良导电性的材料，并且是满足预定的强度，且与焊料27的接合性优良的材料。特别优选地，筒状接触部件10的材质为例如铜或铜合金。另外，也可以在筒状接触部件10的主体筒部1的表面(内壁10c和/或外壁)进行镀铜和/或镀镍(Ni)。筒状接触部件10焊接在导电性板22上，经由导电性板22以及导线26而与半导体芯片24的正面电极电连接。筒状接触部件10也可以直接焊接于半导体芯片24的正面电极。外部电极用端子25嵌合在筒状接触部件10的主体筒部1，从而经由筒状接触部件10而与半导体芯片24的正面电极电连接。
具体来说，主体筒部1形成为能够将外部电极用端子25稳定地固定的预定长度的中空筒状。主体筒部1的内径(中空部4的直径)d1为能够将外部电极用端子25嵌合的程度，稍大于外部电极用端子25的直径d2。凸缘2和凸缘3形成为分别从主体筒部1的两开放端10a、10b沿着与主体筒部1的中心轴垂直相交的方向(图2的横向)朝外侧以预定宽度突出的环状(凸缘状)，设置在主体筒部1的外壁的例如整个周。主体筒部1的一个开放端10a的凸缘2通过焊料27接合于层叠基板20的正面的导电性板22上。凸缘2也可以仅设置在主体筒部1的与导电性板22焊接的一个开放端10a。由此，如后所述，根据凸缘2的有无，能够判断配置在主体筒部1的一个开放端10a侧的突起部5的位置，从而使得在焊接筒状接触部件10时的方向性的选择变容易。另一方面，通过在主体筒部1的两开放端10a、10b分别设置凸缘2和凸缘3，从而变成在形成筒状接触部件10时可以无需选择方向性而设置突起部5的构造，因此可提高形成筒状接触部件10时的工作效率。针对筒状接触部件10的形成方法将在后面进行叙述。
筒状接触部件10(主体筒部1)的一个开放端10a(筒状接触部件10的下端)由于焊接到导电性板22上而被封闭。也就是说，筒状接触部件10的一个开放端10a的端面成为与焊料27的接合面。应予说明，筒状接触部件10的一个开放端10a可以不被焊料27完全封闭，但优选凸缘2和导电性板22被焊接在一起。筒状接触部件10(主体筒部1)的另一个开放端10b(筒状接触部件10的上端)被开放，成为外部电极用端子25的插入口。突起部5配置在筒状接触部件10的一个开放端10a侧。另外，如图2的(b)所示，突起部5形成为从主体筒部1的内壁10c沿着与主体筒部1的中心轴垂直相交的方向朝内侧例如以预定宽度w1突出的环状，遍及主体筒部1的内壁10c的整个周而得到设置。以该突起部5为界，筒状接触部件10的中空部4分为比突起部5更位于筒状接触部件10的另一个开放端10b侧的第一区域A和比突起部5更位于筒状接触部件10的一个开放端10a侧的第二区域B。应予说明，突起部5可以由与主体筒部1不同的部件形成，也可以使主体筒部1变形而形成。针对使主体筒部1变形而形成的突起部5的一例，将在后述的实施方式3进行说明。
突起部5具有防止在焊接筒状接触部件10时，由于毛细管现象而爬升或飞散至主体筒部1的内壁10c的焊料27a爬升或飞散至筒状接触部件10的上端侧的第一区域A的功能。防止焊料27a的爬升以及飞散是指，焊料27a不从筒状接触部件10的下端侧爬升或飞散至第一区域A，或者即使焊料27a爬升或飞散至第一区域A，在插入外部电极用端子25时，也不会到产生组装不良的程度。在插入外部电极用端子25时产生组装不良是指，外部电极用端子25不能插入至预定深度的情形，或在插入时导致外部电极用端子25弯曲或折断的情形。另外，突起部5具有将爬升或飞散至主体筒部1的内壁10c的焊料27a几乎拦截在筒状接触部件10的下端侧的第二区域B内的功能。也就是说，突起部5防止接合筒状接触部件10和导电性板22的焊料27破损，以及主体筒部1从导电性板22脱落。因此，虽然优选将突起部5遍及主体筒部1的内壁10c的整个周而设置，但如果能够防止焊料27a爬升或飞散，则也可以不遍及整个周而设置。
突起部5的宽度w1优选比主体筒部1的内径d1的1/2倍窄。具体来说，突起部5的宽度w1相对于主体筒部1的内径d1，优选满足0.2≤2×w1/d1≤0.8。也就是说，突起部5能够将主体筒部1的内壁10c分离即可，其平面形状形成为环状，该环状具有与主体筒部1的内径d1相同尺寸的外径，且具有由例如位于主体筒部1的中心轴附近的大致圆形的孔部5a形成的预定的内径w2。因此，第一区域A和第二区域B之间未被突起部5完全堵塞，第一区域A和第二区域B成为连续的区域。
假设由具有平面形状为圆形的的突起部5将第一区域A和第二区域B之间完全堵塞时(w2＝0)，无法将在焊接筒状接触部件10时产生的焊料焊剂等的熔融气体放出到筒状接触部件10的外侧。该熔融气体使焊料27的内部产生孔隙(气泡)，这成为产生焊接不良的原因。因此，优选将突起部5设置为，在与主体筒部1的中心轴平行的方向上连接第一区域A和第二区域B，并开放有使熔融气体能够从筒状接触部件10的另一个开放端10b向外侧流动的宽度的孔(以下称为孔部)5a的环状的平面形状。
突起部5的孔部5a例如具有圆形的平面形状。突起部5的内径(孔部5a的宽度(直径))w2优选为能够使在焊接筒状接触部件10时产生的熔融气体从筒状接触部件10的另一个开放端10b向外侧充分放出的尺寸。突起部5的孔部5a的位置、尺寸以及平面形状如果是能够将第一区域A和第二区域B设为在与主体筒部1的中心轴平行的方向上连接的区域，且具有能够使在焊接筒状接触部件10时产生的熔融气体向筒状接触部件10的外侧充分放出的预定面积，则能够进行各种改变。
另外，突起部5具有在与主体筒部1的中心轴垂直相交的方向上为一样的厚度t1的大致矩形的截面形状。通过将突起部5的截面形状设为大致矩形，能够具有预定的强度。另外，在将突起部5的截面形状设为大致矩形时，突起部5的形状简单，因此能够廉价地制作筒状接触部件10。突起部5的厚度t1优选设定为使突起部5根据将外部电极用端子25压入(插入)筒状接触部件10的主体筒部1时的负重，而容易变形的厚度。也就是说，突起部5的厚度t1设为根据插入外部电极用端子25时的负重而例如能够使突起部5的孔部5a扩大、变形的厚度。具体来说，突起部5的厚度t1可根据突起部5的构成材料和/或内径w2、形成方法进行各种调整，例如可以为0.1mm以上且1.6mm以下程度(0.1mm≤t1≤1.6mm)。如图2的(d)所示，外部电极用端子25的在切割面XY的平面形状(外部电极用端子25的底面的形状)例如可以为大致四边形。由此，能够将外部电极用端子25牢固地嵌合在筒状接触部件10的主体筒部1。外部电极用端子25的下端部(层叠基板20侧的端部)25a优选为被倒角处理、或是尖的。其理由为，在将外部电极用端子25压入(插入)筒状接触部件10的主体筒部1时，根据外部电极用端子25的下端部25a而使突起部5容易变形。
突起部5的配置高度h1优选为是这样一个高度，即从筒状接触部件10的一个开放端10a的凸缘2的下表面(层叠基板20侧的表面)至突起部5的下表面为止的高度例如为1mm以上的程度(h1≥1mm)。其理由如下。被嵌合到筒状接触部件10时的外部电极用端子25的下端部25a的高度h2变为从筒状接触部件10的一个开放端10a的凸缘2的下表面开始例如在0.5mm以上且2.0mm以下的程度。因此，通过将突起部5的配置高度h1设为1mm以上的程度，从而即使焊料27a爬升或飞散至主体筒部1的内壁10c，也能够在到外部电极用端子25的下端部25a为止的间隙内，阻止焊料27a爬升和/或飞散。也就是说，将突起部5的配置高度h1设定为以下高度，即通过在主体筒部1的内壁10c与插入到主体筒部1的预定深度为止的外部电极用端子25的下端部25a之间形成间隙的方式，能够尽可能地拦截爬升或飞散至主体筒部1的内壁10c的焊料27a。应予说明，在未配置凸缘2和凸缘3时，突起部5的配置高度h1为从筒状接触部件10的一个开放端10a的端面至突起部5的下表面为止的高度。
另外，突起部5的配置高度h1相对于外部电极用端子25的下端部25a的高度h2，优选满足h1≤2×h2。具体来说，突起部5的配置高度h1优选例如为4mm以下的程度(h1≤4mm)。当突起部5的配置高度h1大于4mm时，第二区域B(焊料27a爬升或飞散的区域)占中空部4的比例变大，且外部电极用端子25暴露在第二区域B的部分的比例也变大。因此，即使在第二区域B内拦截了焊料27a的爬升和/或飞散，也不能够抑制由爬升或飞散至第二区域B内的焊料27a所引起的不良影响波及到外部电极用端子25。因此，配置突起部的高度h1优选满足1mm≤h1≤2×h2。
如此，突起部5具有在焊接筒状接触部件10时能够将焊料27a的爬升和/或飞散拦截在第二区域B内的宽度w1，且具有在插入外部电极用端子25时不妨碍插入的厚度t1。另外，突起部5配置在从筒状接触部件10的下端爬升或飞散至第二区域B内的焊料27a的不良影响不会波及到外部电极用端子25的高度h1。突起部5的构成材料优选为与筒状接触部件10的主体筒部1相同的金属材料。其理由为，具有优良的导电性和强度。另外，当筒状接触部件10和突起部5为不同种类的材料时，在筒状接触部件10和突起部5的接合部，具有电阻增加，或产生由应力引起的破裂的隐患。然而，突起部5的构成材料根据突起部5的形成方法，可以为与主体筒部1不同的材料，也可以为碳和/或陶瓷等焊料浸润型差的材料。应予说明，当筒状接触部件10和突起部5为不同种类的材料时，突起部5的构成材料优选为不与密封材料反应，且能够耐受焊接时的加热的材料。
制作(制造)上述实施方式1的半导体装置时，首先，在安装于绝缘基板21上的半导体芯片24上或导电性板22上，通过焊料27接合筒状接触部件10的一个开放端10a(第一工序)。然后，从筒状接触部件10的另一个开放端10b压入外部电极用端子25，从而将外部电极用端子25嵌合到筒状接触部件10即可(第二工序)。具体来说，在第一工序，在半导体芯片24或导电性板22形成焊膏状或板状的焊料27，在焊料27上将筒状接触部件10的一个开放端10a设置在绝缘基板21侧，在回流炉进行加热。如此，筒状接触部件10的一个开放端10a与半导体芯片24的正面电极或导电性板22通过焊料27而接合。在第二工序，在筒状接触部件10的另一个开放端10b压入并嵌合外部电极用端子25。由此，外部电极用端子25使形成于筒状接触部件10的一个开放端10a的内壁10c的突起部5变形，并嵌合于筒状接触部件10。
接下来，针对筒状接触部件10的形成方法进行说明。首先，使具有主体筒部1以及凸缘2，3的筒状接触部件10和具有环状的平面形状的突起部5分别各自成形(形成)。接下来，为使定位夹具的表面位于突起部5的配置高度h1，例如从筒状接触部件10的一个开放端10a侧向主体筒部1的内部插入定位夹具。接下来，从筒状接触部件10的另一个开放端10b侧向主体筒部1的内部插入突起部5，与定位夹具的高度位置对齐之后将突起部5嵌入主体筒部1。这时，优选突起部5の直径比主体筒部1的内径大100μm左右。由此，在将突起部5嵌入主体筒部1之后，能够防止突起部5从主体筒部1脱离。另外，也可以将突起部5配置在定位夹具，再将主体筒部1从上部嵌入定位夹具。这样，完成具有主体筒部1、凸缘2和凸缘3以及突起部5的筒状接触部件10。作为定位夹具的材质，从强度这一点出发，优选不锈钢等的合金和/或碳化钨等的超硬合金。通过该方法，与突起部5的构成材料无关，能够形成具有突起部5的筒状接触部件10。
以上，如说明，根据实施方式1，通过以在筒状接触部件的下端侧配置的方式，在遍及主体筒部的内壁的整个周设置具有环状的平面形状的突起部，从而在焊接筒状接触部件时，能够防止爬升或飞散至主体筒部的内壁的焊料爬升至比突起部更位于上方侧的第一区域。由此，能够将爬升或飞散至主体筒部的内壁的焊料拦截在筒状接触部件的下端侧。因此，当在筒状接触部件插入外部电极用端子时，不会对外部电极用端子施加由焊料引起的负荷，或者向外部电极用端子施加的负荷非常小以致能够忽视。由此，能够消除以爬升或飞散至主体筒部的内壁的焊料为原因，而导致无法将外部电极用端子插入至预定深度，或导致外部电极用端子弯曲或折断等的组装不良。因此，能够提高成品率。
另外，根据根据实施方式1，通过以以下的尺寸形成突起部，能够将外部电极用端子插入至筒状接触部件的预定深度。该尺寸是外部电极用端子能够根据由外部电极用端子的压入而引起的负载而使突起部变形的尺寸。因此，能够使外部电极用端子难以从筒状接触部件拔出。另外，根据实施方式1，能够消除在插入外部电极用端子时的组装不良，因此不需要对关于外部电极用端子和筒状接触部件的嵌合的不良发生进行检测的工序和/或设备。另外，根据实施方式1，通过在筒状接触部件设置突起部，与其他为了抑制焊料的爬升和/或飞散而实施的焊料材料的规格变更和/或层叠基板的表面処理等的对策相比，能够容易地获得防止焊料的爬升和/或飞散的効果。
(实施方式2)
接下来，对实施方式2的半导体装置的构成进行说明。图3是示出实施方式2的半导体装置的构成的截面图。实施方式2的半导体装置，其设置在筒状接触部件10的主体筒部1的内壁10c的、用于防止焊料27a爬升以及飞散的突起部31、32的截面形状与实施方式1的半导体装置不同。
具体来说，如图3所示，在筒状接触部件10的主体筒部1的内部，设有厚度t1随着朝向主体筒部1的中心轴附近而逐渐变薄的具有大致三角形截面形状的突起部31(图3的(a))或具有大致梯形的截面形状的突起部32(图3的(b))。突起部31、32的宽度w1和内径w2，以及配置突起部31、32的高度h1与实施方式1相同(参考图2)。具备具有大致三角形或大致梯形的截面形状的突起部31、32的筒状接触部件10的形成方法与实施方式1相同。通过将突起部31、32的截面形状设为大致三角形或大致梯形，从而在将外部电极用端子25压入筒状接触部件10时，能够降低使突起部31、32变形的力。因此，能够以较轻的力将外部电极用端子25插入至筒状接触部件10的预定深度。
如以上说明，通过实施方式2，能够获得与实施方式1相同的效果。
(实施方式3)
接下来，对实施方式3的半导体装置的构成进行说明。图4是示出实施方式3的半导体装置的构成的截面图。实施方式3的半导体装置与实施方式1的半导体装置的不同点在于，通过使主体筒部1的侧壁向内侧塑性变形，形成用于防止焊料27a的爬升以及飞散的突起部33。具体来说，如图4所示，在遍及筒状接触部件30的主体筒部1的侧壁的整个周，设有使主体筒部1的一部分向内侧塑性变形的、具有大致半圆形或大致半椭圆形的截面形状的突起部33。
配置突起部33的高度h1、突起部33的宽度w1以及内径w2与实施方式1相同(参考图2)。形成突起部33的高度h1是指，从筒状接触部件30的一个开放端10a的凸缘2的下面至突起部33的下端部(层叠基板20侧的端部)33a为止的高度。突起部33的端部33a、33b是指主体筒部1的侧壁开始弯曲的部位。突起部33的宽度w1是指从主体筒部1的内壁10c到突起部33的最突出的顶点部33c为止的距离。突起部33的内径w2是指突起部33的最突出的顶点部33c之间的距离。
突起部33的宽度w1以及厚度t3在突起部33的截面形状为大致半圆形的情况下相当于突起部33的直径，而在突起部33的截面形状为大致半椭圆形的情况下相当于各突起部33的长轴的1/2的长度以及短轴的长度。突起部33是通过使主体筒部1的侧壁的一部分塑性变形弯曲为大致半圆形或大致半椭圆形，从而使金属厚度变薄的部分。突起部33的宽度w1以及厚度t3设定为以下尺寸：能够将主体筒部1的侧壁的一部分塑性变形而金属厚度变薄的部分作为根据压入外部电极用端子25时的负重而能够向主体筒部1的内壁10c侧挤破的那么薄的金属厚度。
具备具有大致半圆形或大致半椭圆形的截面形状的突起部33的筒状接触部件30例如能够以以下方式形成。首先，例如通过一体成型形成具有主体筒部1以及凸缘2、3的筒状接触部件30。接下来，将筒状接触部件30的主体筒部1转配在车床。接下来，通过一边朝向主体筒部1的外壁推动预定形状的车刀，一边使筒状接触部件30绕中心轴旋转，从而遍及主体筒部1的侧壁的整个周使主体筒部1的一部分向内侧塑性变形。由此，完成具备具有大致半圆形或大致半椭圆形的截面形状的突起部33的筒状接触部件30。
如以上说明，通过实施方式3，能够获得与实施方式1、2相同的效果。
(实施方式4)
接下来，对实施方式4的半导体装置的构成进行说明。图5是示出实施方式4的半导体装置的构成的截面图。实施方式4的半导体装置与实施方式1的半导体装置的不同点在于，进一步地在筒状接触部件40的另一个开放端10b侧也设置有用于防止焊料27a的爬升以及飞散的突起部(以下称为第二突起部)41。也就是说，在筒状接触部件40的主体筒部1的内壁10c，在筒状接触部件40的一个开放端10a侧设有第一突起部5，并且在另一个开放端10b侧设有第二突起部41。
在实施方式4中，优选在筒状接触部件40的开放端10a和开放端10b分别设置凸缘2和凸缘3而设为对称的构造。其理由如下。在主体筒部1的内壁10c的开放端10a侧和开放端10b侧也设置第一突起部5和第二突起部41而成为对称的构造。因此，无论将筒状接触部件40的哪个开放端10a、10b的凸缘2、3设为与导电性板22的接合面，也都能够防止爬升或飞散至主体筒部1的内壁10c的焊料27a超过配置在筒状接触部件40的下端侧的突起部(第一突起部5或第二突起部41)而爬升或飞散至筒状接触部件40的上端侧。也就是说，筒状接触部件40成为与方向性无关地能够进行焊接的构造。另外，筒状接触部件40的哪个开放端10a、10b侧的凸缘2、3都可以作为与导电性板22的接合面，因此能够减少由于组装错误等而引起的组装不良，提高组装时的工作效率。
第一突起部5的构成与实施方式1相同。第二突起部41的构成例如与第一突起部5的构成相同。第一突起部5和第二突起部41例如配置为相对于通过主体筒部1的中心轴方向的整体长度的1/2的深度并且与主体筒部1的中心轴垂直相交的切割面大致面对称。另外，第二突起部41只要满足上述宽度w1、内径w2以及配置的高度h1的条件即可，可以是与第一突起部5不同的构成。配置第二突起部41的高度h1是指，从筒状接触部件40的另一个开放端10b的凸缘3的下面至第二突起部41的上面(筒状接触部件40的另一个开放端10b侧的面)为止的高度。筒状接触部件40的形成方法为将第一突起部5和第二突起部41分离配置于定位夹具，再将定位夹具从上部嵌入主体筒部1即可。
如以上说明，通过实施方式4，能够获得与实施方式1～3相同的效果。
(实施例1)
接下来，对用于防止焊料27a的爬升以及飞散的突起部5的宽度w1进行了验证。图6是示出对实施例1的半导体装置的突起部的宽度进行验证的结果的图表。按照实施方式1的半导体装置的构成，制作了焊接了突起部5的宽度w1与主体筒部1的内径d1的比例(＝2×w1/d1)不同的筒状接触部件10的多个样品。设配置突起部5的高度h1为1mm，设突起部5的厚度t1为0.1mm。在主体筒部1使用了内径d1为1mm的中空筒状部件。在这些各个样品中，判定有无焊料27a的爬升和/或飞散的结果示出于图6。在图6中，将防止了焊料27a向第一区域A爬升以及飞散的情况设为○，将产生了焊料27a向第一区域A爬升以及飞散的情况设为×。
根据图6所示的结果，确认到在突起部5的宽度w1与主体筒部1的内径d1的比例满足0.2≤2×w1/d1≤0.8时，能够防止焊料27a从第二区域B向第一区域A爬升以及飞散。确认到这时焊料27a的爬升厚度t2为0.3mm。焊料27a的润升厚度t2是指，基于爬升或飞散至主体筒部1的内壁10c的焊料27a的表面张力(焊料27a与主体筒部1的内壁10c的界面张力)，向主体筒部1的内壁10c以圆弧状膨胀的焊料27a的膨胀的最大厚度。因此，突起部5的宽度w1优选在0.3mm以上。例如，当主体筒部1的内径d1为1mm时，在上述范围中，最小的突起部5的宽度w1为0.1mm(0.2＝2×w1[mm]/d1[mm])。因此，确认到如果突起部5的宽度w1为焊料27a润升了的厚度t2的1/3以上的宽度，则具有防止焊料27a的爬升以及飞散的效果(w1≥t2/3)。虽然省略了图示，但发明人等已经确认到即使配置突起部5的高度h1比1mm高，也得到同样的结果。另外，发明人等已经确认到即使突起部5的厚度t1比0.1mm厚，也得到同样的结果。
(实施例2)
接下来，对用于防止焊料27a的爬升以及飞散的突起部5的厚度t1进行了验证。图7是示出对实施例2的半导体装置的突起部的厚度进行验证的结果的图表。按照实施方式1的半导体装置的构成，制作了焊接了突起部5的厚度t1不同的筒状接触部件10并将外部电极用端子25压入筒状接触部件10的主体筒部1的多个样品。用于压入外部电极用端子25的加圧力设为5kgf。在这些各个样品中，将判定能否使突起部5变形的结果示出于图7。在图7中，能够使突起部5变形的情况设为○，不能使突起部5变形的情况设为×。应予说明，将配置突起部5的高度h1设为1mm。并且，将突起部5的宽度w1与主体筒部1的内径d1的比例(＝2×w1/d1)设为0.2。
根据图7所示的结果，确认到当突起部5的厚度t1在0.1mm以上且1.6mm以下的范围内时，能够通过压入外部电极用端子25时的负重使突起部5变形。
(实施例3)
接下来，对用于防止焊料27a的爬升以及飞散的配置突起部5的高度h1进行了验证。图8是示出对实施例3的半导体装置的突起部的配置高度的下限值进行验证的结果的图表。图9是示出对实施例3的半导体装置的突起部的配置高度的上限值进行验证的结果的图表。按照实施方式1的半导体装置的构成，制作了焊接了配置突起部5的高度h1不同的筒状接触部件10并将外部电极用端子25压入筒状接触部件10的主体筒部1的多个样品。将突起部5的宽度w1和主体筒部1的内径d1的比例(＝2×w1/d1)设为0.2。将突起部5的厚度t1设为0.2mm。在图8和图9中，不论焊料27a不爬升或不飞散至筒状接触部件10的上端侧的第一区域A，还是焊料27a爬升或飞散至第一区域A，都将在插入外部电极用端子25时不产生组装不良的情况设为○，将焊料27a爬升或飞散至第一区域A而产生组装不良的情况设为×。
根据图8所示结果，确认到当配置突起部5的高度h1为1mm以上时，不论焊料27a不爬升或不飞散至第一区域A，还是焊料27a爬升或飞散至第一区域A，都属良好，在插入外部电极用端子25时没有产生组装不良。另外，确认到能够使焊料27a的爬升和/或飞散停止在到外部电极用端子25的下端部25a为止的高度h2的间隙内。根据图9所示结果，确认到通过将配置突起部5的高度h1的上限值设置为相对于外部电极用端子25的下端部25a的高度h2为h1≤2×h2，不论焊料27a不爬升或不飞散至第一区域A，还是焊料27a爬升或飞散至第一区域A，都属良好，在插入外部电极用端子25时没有产生组装不良。具体来说，确认到配置突起部5的高度h1优选为1mm以上且4mm以下(1mm≤h1≤4mm)。在图9虽然示出了将到外部电极用端子25的下端部25a为止的高度h2设为2mm的情况作为一例，但发明人等已经确认到，即使在对到外部电极用端子25的下端部25a为止的高度h2进行各种更改的情况下，只要通过将配置突起部5的高度h1设为上述范围，就能够得到相同的结果。
虽然省略了图示，但发明人等已经确认了，针对实施方式2～实施方式4的半导体装置，也能够与实施方式1同样地得到上述实施例1～实施例3的结果。
在以上的本发明，不限于上述实施方式，在不脱离本发明的主旨范围内，能够进行各种变更。
产业上的可利用性
以上，本发明的半导体装置、金属部件以及半导体装置的制造方法对具有在层叠基板的表面的导电性板通过焊料接合半导体芯片和/或其他的构成部件等的构成的半导体模块等的半导体装置是有用的，并且适用于通过将外部电极用端子嵌合于筒状接触部件而确保了与导电性板的电连接的半导体装置。

Claims (17)

1.一种金属部件，该金属部件在两端具备开放端，且能够将所述开放端中的一个开放端通过焊料而接合于半导体芯片或导电性板，其特征在于，具有：
中空筒状的筒部，外部电极用端子能够从所述开放端中的另一个开放端插入而嵌合；和
第一突起部，在所述筒部的所述一个开放端侧的内壁，沿着与所述筒部的中心轴垂直相交的方向朝内侧突出。
2.根据权利要求1所述的金属部件，其特征在于，具有遍及所述内壁的整个周的所述第一突起部。
3.根据权利要求1或2所述的金属部件，其特征在于，在所述一个开放端，具有沿着与所述中心轴垂直相交的方向朝外侧突出的凸缘。
4.根据权利要求1至3中任一项所述的金属部件，其特征在于，所述第一突起部的厚度为0.1mm以上且1.6mm以下。
5.根据权利要求1至4中任一项所述的金属部件，其特征在于，具有与所述第一突起部的宽度w1的比例满足0.2≤2×w1/d1≤0.8的内径d1。
6.根据权利要求1至5中任一项所述的金属部件，其特征在于，将所述第一突起部的配置高度设置成从由所述焊料引起的接合面至所述第一突起部的所述接合面侧的面为止的高度为1mm以上。
7.根据权利要求1至6中任一项所述的金属部件，其特征在于，具有截面形状形成为矩形的所述第一突起部。
8.根据权利要求1至6中任一项所述的金属部件，其特征在于，具有截面形状形成为厚度随着朝向所述中心轴附近而逐渐变薄的三角形或梯形的所述第一突起部。
9.根据权利要求1至8中任一项所述的金属部件，其特征在于，在所述另一个开放端侧的内壁，具有沿着与所述中心轴垂直相交的方向朝内侧突出的第二突起部。
10.根据权利要求9所述的金属部件，其特征在于，将所述第二突起部的配置高度设置成从所述另一个开放端至所述第二突起部的所述另一个开放端侧的面为止的高度为1mm以上。
11.根据权利要求1至10中任一项所述的金属部件，其特征在于，以固定于所述内壁的方式嵌合所述第一突起部。
12.根据权利要求9或10所述的金属部件，其特征在于，以固定于所述内壁的方式嵌合所述第二突起部。
13.根据权利要求1至10中任一项所述的金属部件，其特征在于，所述第一突起部为通过使所述筒部的侧壁的一部分向内侧变形而成。
14.根据权利要求9或10所述的金属部件，其特征在于，所述第二突起部为通过使所述筒部的侧壁的一部分向内侧变形而成。
15.一种半导体装置，其特征在于，权利要求1至14中任一项所述的金属部件的所述一个开放端通过焊料接合于所述半导体芯片或所述导电性板。
16.一种半导体装置的制造方法，是在绝缘基板上安装有半导体芯片和导电性板的半导体装置的制造方法，其特征在于，包括：
第一工序，通过焊料将权利要求1至14中任一项所述的金属部件的所述一个开放端接合到所述半导体芯片上或所述导电性板上；和
第二工序，从所述金属部件的所述另一个开放端将所述外部电极用端子压入，从而将所述外部电极用端子嵌合于所述金属部件。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于，压入端部尖的所述外部电极用端子。
CN201610206064.6A 2015-05-18 2016-04-05 半导体装置、金属部件以及半导体装置的制造方法 Expired - Fee Related CN106169453B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-101407 2015-05-18
JP2015101407A JP6569293B2 (ja) 2015-05-18 2015-05-18 半導体装置、金属部材および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN106169453A true CN106169453A (zh) 2016-11-30
CN106169453B CN106169453B (zh) 2020-11-27

Family

ID=57231741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610206064.6A Expired - Fee Related CN106169453B (zh) 2015-05-18 2016-04-05 半导体装置、金属部件以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US10199314B2 (zh)
JP (1) JP6569293B2 (zh)
CN (1) CN106169453B (zh)
DE (1) DE102016205622A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111052510A (zh) * 2018-03-16 2020-04-21 富士电机株式会社 半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111386603B (zh) 2018-06-19 2023-09-22 富士电机株式会社 半导体装置的制造方法和半导体装置
CN113035790B (zh) * 2019-12-24 2024-04-02 株洲中车时代半导体有限公司 焊接底座及功率半导体模块
BE1028071B1 (de) * 2020-02-19 2021-09-13 Phoenix Contact Gmbh & Co Elektrisches Kontaktelement
JP7468149B2 (ja) 2020-05-27 2024-04-16 富士電機株式会社 半導体装置
JP2022144858A (ja) 2021-03-19 2022-10-03 富士電機株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030096526A1 (en) * 2001-11-21 2003-05-22 Balsells Peter J. Connector for latching and carrying current capabilities with tooless connection
US20040139775A1 (en) * 2003-01-08 2004-07-22 Christopher Patterson Method of forming double O-ring
US20050079745A1 (en) * 2003-07-24 2005-04-14 Ted Ju Socket connector
CN101488397A (zh) * 2008-01-18 2009-07-22 松下电器产业株式会社 片状电子部件
CN101546741A (zh) * 2008-01-23 2009-09-30 英飞凌科技股份有限公司 接触元件、功率半导体模块和具有该模块的电路装置
CN202275807U (zh) * 2008-05-12 2012-06-13 德克萨斯仪器股份有限公司 管芯到管芯键合系统
US20120269599A1 (en) * 2011-04-20 2012-10-25 Shayan Malek Threaded structures with solder management features

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247981A (en) * 1979-06-18 1981-02-03 Western Electric Company, Inc. Methods of assembling interconnect members with printed circuit boards
JP2766164B2 (ja) * 1993-07-30 1998-06-18 日本電気株式会社 半導体パッケージとその接続構造
JP4823213B2 (ja) * 2005-03-17 2011-11-24 富士通株式会社 半導体パッケージ、およびその製造方法
JP5481680B2 (ja) 2010-04-28 2014-04-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6016611B2 (ja) * 2012-12-20 2016-10-26 三菱電機株式会社 半導体モジュール、その製造方法およびその接続方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030096526A1 (en) * 2001-11-21 2003-05-22 Balsells Peter J. Connector for latching and carrying current capabilities with tooless connection
US20040139775A1 (en) * 2003-01-08 2004-07-22 Christopher Patterson Method of forming double O-ring
US20050079745A1 (en) * 2003-07-24 2005-04-14 Ted Ju Socket connector
CN101488397A (zh) * 2008-01-18 2009-07-22 松下电器产业株式会社 片状电子部件
CN101546741A (zh) * 2008-01-23 2009-09-30 英飞凌科技股份有限公司 接触元件、功率半导体模块和具有该模块的电路装置
CN202275807U (zh) * 2008-05-12 2012-06-13 德克萨斯仪器股份有限公司 管芯到管芯键合系统
US20120269599A1 (en) * 2011-04-20 2012-10-25 Shayan Malek Threaded structures with solder management features

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111052510A (zh) * 2018-03-16 2020-04-21 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN106169453B (zh) 2020-11-27
US20160343647A1 (en) 2016-11-24
JP2016219554A (ja) 2016-12-22
DE102016205622A1 (de) 2016-11-24
US10199314B2 (en) 2019-02-05
JP6569293B2 (ja) 2019-09-04

Similar Documents

Publication Publication Date Title
CN106169453A (zh) 半导体装置、金属部件以及半导体装置的制造方法
US8563364B2 (en) Method for producing a power semiconductor arrangement
WO2012011394A1 (ja) 電線付き端子金具およびその製造方法
US9076782B2 (en) Semiconductor device and method of manufacturing same
EP2924732A1 (en) Easily-assembled cob lamp bead, support for the lamp bead, method for manufacturing the lamp bead, and easily-assembled led module.
CN110383464A (zh) 半导体装置
JP2015156475A (ja) 半導体装置及びその製造方法
CN107431342A (zh) 回路构成体
US6857915B2 (en) Wire bonding surface for connecting an electrical energy storage device to an implantable medical device
CN103053081A (zh) 要安装于电路板上的部件的固定器
JP2015173005A (ja) 回路基板及び回路基板の製造方法
JP6787692B2 (ja) 配線基板
US10784642B2 (en) Flexible printed wiring board, electronic device having flexible printed wiring board, and method for manufacturing electronic device having flexible printed wiring board
JP2012169477A (ja) 半導体装置
JP2008130946A (ja) 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法
JP2014192175A (ja) リード端子と回路基板との接続構造、回路構成体及び電気接続箱
US20170223816A1 (en) Flexible printed wiring board, electronic device having flexible printed wiring board, and method for manufacturing electronic device having flexible printed wiring board
US20210265812A1 (en) Semiconductor laser device
JP5429040B2 (ja) コイル部品の製造方法
CN103563495A (zh) 布线板以及布线板的制造方法
CN104412144B (zh) 光半导体元件收纳用封装件以及光半导体装置
JP2004343146A (ja) 熱電モジュール
JP2012248777A (ja) 素子収納用パッケージおよびこれを備えた半導体モジュール
CN216818382U (zh) 一种具有阻焊结构的基板和热电模块
JP6291354B2 (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201127

CF01 Termination of patent right due to non-payment of annual fee