CN106165086B - 半导体装置、积层型半导体装置、密封后积层型半导体装置以及这些装置的制造方法 - Google Patents

半导体装置、积层型半导体装置、密封后积层型半导体装置以及这些装置的制造方法 Download PDF

Info

Publication number
CN106165086B
CN106165086B CN201580018116.0A CN201580018116A CN106165086B CN 106165086 B CN106165086 B CN 106165086B CN 201580018116 A CN201580018116 A CN 201580018116A CN 106165086 B CN106165086 B CN 106165086B
Authority
CN
China
Prior art keywords
insulating layer
semiconductor device
electrode
forming
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580018116.0A
Other languages
English (en)
Other versions
CN106165086A (zh
Inventor
竹村胜也
曾我恭子
浅井聪
近藤和纪
菅生道博
加藤英人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=54239769&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN106165086(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to CN201910491197.6A priority Critical patent/CN110176432B/zh
Publication of CN106165086A publication Critical patent/CN106165086A/zh
Application granted granted Critical
Publication of CN106165086B publication Critical patent/CN106165086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/68—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts by incorporating or moulding on preformed parts, e.g. inserts or layers, e.g. foam blocks
    • B29C70/78—Moulding material on one side only of the preformed part
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/88—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts characterised primarily by possessing specific properties, e.g. electrically conductive or locally reinforced
    • B29C70/882—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts characterised primarily by possessing specific properties, e.g. electrically conductive or locally reinforced partly or totally electrically conductive, e.g. for EMI shielding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2063/00—Use of EP, i.e. epoxy resins or derivatives thereof, as moulding material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2083/00—Use of polymers having silicon, with or without sulfur, nitrogen, oxygen, or carbon only, in the main chain, as moulding material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2105/00—Condition, form or state of moulded material or of the material to be shaped
    • B29K2105/06—Condition, form or state of moulded material or of the material to be shaped containing reinforcements, fillers or inserts
    • B29K2105/20—Inserts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2995/00—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds
    • B29K2995/0003—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds having particular electrical or magnetic properties, e.g. piezoelectric
    • B29K2995/0005—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明是一种半导体装置，其具有半导体元件和与半导体元件电连接的半导体元件上金属焊盘和金属配线，金属配线与贯穿电极和焊料凸块电连接，其中，所述半导体装置，具有载置有半导体元件的第一绝缘层、形成于半导体元件上的第二绝缘层以及形成于第二绝缘层上的第三绝缘层；金属配线，在第二绝缘层的上表面，通过半导体元件上金属焊盘而与半导体元件电连接，并且自第二绝缘层的上表面贯穿第二绝缘层并在第二绝缘层的下表面与贯穿电极电连接；并且，在第一绝缘层与半导体元件之间配置有半导体元件下金属配线，半导体元件下金属配线，在第二绝缘层的下表面与金属配线电连接。据此，提供一种半导体装置，容易载置于配线基板上和积层半导体装置，即便在金属配线的密度较大的情况下，也可以抑制半导体装置翘曲。

Description

半导体装置、积层型半导体装置、密封后积层型半导体装置以 及这些装置的制造方法
技术领域
本发明涉及一种半导体装置、积层型半导体装置、密封后积层型半导体装置以及这些装置的制造方法。
背景技术
随着个人电脑、数码相机以及手机等各种电子设备的小型化和高性能化等，在半导体元件中，对进一步小型化、薄型化以及高密度化的需求也急速发展。因此，期待能够开发一种感光性绝缘材料和积层而成的半导体装置和该半导体装置的制造方法，所述感光性绝缘材料能够应对提升生产性时的基板面积增大，并且在芯片尺寸封装或芯片级封装(Chip Scale Package，CSP)或者三维积层等高密度安装技术中也能够应对。
以往，作为将形成于半导体元件中的电极与形成于基板上的配线图案连接而得的半导体装置的制造方法，作为一个实例，能够列举一种利用引线接合而实行的半导体元件与基板的接合。但是，在利用引线接合而实行的半导体元件与基板的接合中，需要在半导体元件上配置用以抽出金属线的空间，因此，装置变大，难以实现小型化。
另一方面，专利文献1、2中，公开了：不使用引线接合，将半导体元件载置于配线基板的例子；以及，将半导体元件三维积层，并载置于已实施配线后的基板上的方法。
专利文献1中，公开了一种半导体装置的制造方法的例子，所述半导体装置具有光接收元件和发光元件这类的半导体元件，例如图25所示，半导体装置50是通过贯穿电极56将Al电极焊盘55与再配线图案52连接，并通过焊料凸块58将半导体装置的再配线图案52与配线基板53上的再配线图案57连接。在半导体装置的上表面，形成有器件形成层59与多个Al电极焊盘55。根据干式蚀刻，在Al电极焊盘55与再配线图案52之间设置有贯穿半导体装置的贯穿孔54，根据镀铜，在贯穿孔54的内部形成有贯穿电极56。器件形成层59配置在半导体装置的上表面，进行光接收或发光。
根据这种方法，虽然无需利用引线接合来实行半导体元件51与配线基板53的接合，但必须在半导体装置上进行再配线，并配置焊料凸块，随着半导体装置的小型化，还需要再配线的微细化、焊料凸块的高密度化，实际操作时存在困难。
另一方面，专利文献2中，公开了一种半导体装置的制造方法，所述方法对多个半导体元件的三维积层是有用的，如图26所示，示例了积层半导体元件180与半导体元件280的结构。
所积层的各半导体元件，是在基板(110、210)上通过焊料凸块(170、270)与半导体元件的焊盘(182、282)接合有半导体元件(180、280)而成的半导体元件，所述基板(110、210)具有芯母材(150、250)、贯穿电极(140、240)以及配线层(157、257)。另外，配线层(157、257)具有安装焊盘(165、265)、连接焊盘(164、264)以及配线(266)。进一步地，在基板(110、210)的最外表面与半导体元件(180、280)之间，填充有底部填料(184、284)。专利文献2中，公开了一种通过焊料凸块(174、176)对接合有这种半导体元件的基板进行接合并积层的方法。
但是，由于在专利文献2中也通过焊料凸块将半导体元件结合至配线基板，因此与专利文献1同样，随着半导体元件小型化，焊料凸块的高密度化变得极为重要，实际操作时存在困难。另外，设置于第2基板210上的贯穿电极的形成，存在步骤繁杂且不容易的问题。
另外，专利文献3中，公开了一种载置于配线基板上的半导体装置以及该半导体装置的制造方法、或将半导体元件堆积成积层结构而得的半导体装置以及该半导体装置的制造方法的例子。在专利文献3中，如图27所示，公开了一种半导体装置，所述半导体装置包含：有机基板301；贯穿通孔304，其沿厚度方向贯穿有机基板301；外部电极305b和内部电极305a，其设置于有机基板301的双面且与贯穿通孔304电连接；半导体元件302，其通过粘接层303使元件电路面在上并搭载在有机基板301的一个主面上；绝缘材料层306，其密封半导体元件302和该半导体元件的周边；金属薄膜配线层307，其设置于绝缘材料层306内且一部分露出至外部表面；金属通孔310，其与金属薄膜配线层307电连接；配线保护膜311；以及，外部电极309，其形成于金属薄膜配线层307上；其中，金属薄膜配线层307，具有如下结构：将配置于半导体元件302的元件电路面上的电极、内部电极305a、金属通孔310以及形成于金属薄膜配线层307上的外部电极309电连接；并公开有一种将此半导体装置载置于配线基板上而成的半导体装置、积层了多个半导体元件而成的半导体装置的制造方法。根据专利文献3，无需在半导体元件上形成多个焊料凸块，便能够在半导体元件上形成多个电极，适合高密度化，可实现半导体装置的小型化。
但是，不可否认的是，在上述专利文献3所述的半导体装置的结构体中，在配线基板上形成贯穿通孔304的加工较为困难。虽然例示出使用微细钻的加工和激光加工，但是在期待半导体装置进一步微细化时，不能说是优选的加工技术。
另外，在专利文献3中，如图28所示，对涂布在半导体元件表层上的感光性树脂层316进行图案化，形成开口317，由此来制作要形成于半导体元件302上的通孔部308。进一步地，形成于半导体元件的周边的绝缘材料层306是使用旋涂等来形成。但是，实际上，由于必须在将感光性树脂层316涂布至半导体元件302表层上的步骤、与在半导体元件302周边形成绝缘材料层306的步骤中两次供给树脂，因此，步骤繁杂，另外，在利用旋涂供给绝缘材料层306的情况下，半导体元件302的高度较为重要，在高度超过数十微米的情况下，越过半导体元件而不产生空隙地供给绝缘材料层306实际上存在困难。进一步地，虽然公开了一种以其他步骤来形成感光性树脂层316的通孔部308与绝缘材料层306的金属通孔310的例子和利用激光等来加工金属通孔310的例子，但这些步骤繁杂且不合理。进一步地，虽然记载有能够将感光性树脂层316与绝缘材料层306同时供给至半导体元件302周边部和电路形成面，但是实际上并未例示具体方法，难以不产生空隙地将这些树脂层供给至半导体元件周边。另外，虽然也记载有可以同时形成感光性树脂层316的通孔部308与绝缘材料层306的金属通孔310，但是并未记载具体方法。
现有技术文献
专利文献
专利文献1：日本特开2007-67016号公报；
专利文献2：日本特开2010-245509号公报；
专利文献3：日本特开2013-30593号公报。
发明内容
发明所要解决的问题
本发明是鉴于上述情况而完成，目的在于，提供一种半导体装置，其容易载置于配线基板上和积层半导体装置，即便在金属配线的密度较大的情况下，也可以抑制半导体装置翘曲。
另外，目的也在于，提供一种半导体装置的制造方法，其在制造这种半导体装置时，可以容易地进行贯穿电极、电极焊盘部的开口等加工。
进一步地，目的还在于，提供一种积层型半导体装置、密封后积层型半导体装置以及这些装置的制造方法，所述积层型半导体装置是将这种半导体装置积层而成，所述密封后积层型半导体装置是将积层型半导体装置载置于配线基板上并进行密封而成。
解决问题的技术方案
为了解决上述问题，本发明提供一种半导体装置，其具有半导体元件和与该半导体元件电连接的半导体元件上金属焊盘和金属配线，该金属配线与贯穿电极和焊料凸块电连接，其中，所述半导体装置，
具有载置有所述半导体元件的第一绝缘层、形成于所述半导体元件上的第二绝缘层和形成于该第二绝缘层上的第三绝缘层；
所述金属配线，在所述第二绝缘层的上表面，通过所述半导体元件上金属焊盘而与所述半导体元件电连接，并且自所述第二绝缘层的上表面贯穿所述第二绝缘层并在所述第二绝缘层的下表面与所述贯穿电极电连接；
并且，在所述第一绝缘层与所述半导体元件之间配置有半导体元件下金属配线，该半导体元件下金属配线，在所述第二绝缘层的下表面与所述金属配线电连接。
如果是这种半导体装置，会形成一种半导体装置，所述半导体装置利用在半导体元件上形成微细电极，并在半导体元件外部形成有贯穿电极，由此，容易载置于配线基板上和积层半导体装置，另外，利用以插入半导体元件的方式在第二绝缘层的双面形成金属配线，即便在金属配线的密度较大的情况下，也抑制了半导体装置翘曲。
另外，此时优选为，所述第一绝缘层是由光固化性干膜或光固化性抗蚀剂涂布膜形成，所述第二绝缘层是由所述光固化性干膜形成，所述第三绝缘层是由所述光固化性干膜或光固化性抗蚀剂涂布膜形成。
据此，形成一种半导体装置，其即便半导体元件的高度是数十微米，在埋入的半导体元件周边没有空隙等。
另外，此时优选为，所述半导体元件的高度是20～100μm，所述第一绝缘层的膜厚是1～20μm，所述第二绝缘层的膜厚是5～100μm，所述第三绝缘层的膜厚是5～100μm，所述半导体装置的厚度是50～300μm。
据此，形成一种半导体装置，其在埋入的半导体元件周边没有空隙等且为薄型。
另外，此时，所述光固化性干膜，优选为具有光固化性树脂层的光固化性干膜，所述光固化性树脂层是由含有下述成分而成的化学放大型负型抗蚀剂组合物材料构成：
(A)含硅酮骨架的高分子化合物，其具有由下述通式(1)表示的重复单元且重量平均分子量是3000～500000，
式(1)中，R1～R4表示可以相同或不同的碳数1～8的1价烃基；m是1～100的整数；a、b、c、d是0或正数，并且a、b、c、d不能同时为0；其中，a+b+c+d＝1；进一步地，X是由下述通式(2)表示的有机基团，Y是由下述通式(3)表示的有机基团；
式(2)中，Z是选自下述中的任一种的2价有机基团，
-CH2-
n是0或1；R5和R6分别是碳数1～4的烷基或烷氧基，相互可以不同或相同；k是0、1、2中的任一者；
式(3)中，V是选自下述中的任一种的2价有机基团，
-CH2-
p是0或1；R7和R8分别是碳数1～4的烷基或烷氧基，相互可以不同或相同；h是0、1、2中的任一者；
(B)选自下述中的1种或2种以上的交联剂：被甲醛或甲醛-醇改性而得的氨基缩合物和在1分子中平均具有2个以上的羟甲基或烷氧基羟甲基的酚类化合物；
(C)光致产酸剂，其被波长190～500nm的光分解并产生酸；以及，
(D)溶剂。
据此，形成进一步抑制了翘曲的半导体装置。
另外，本发明提供一种积层型半导体装置，其是将上述半导体装置倒装芯片化并且积层多个而成。
如果是本发明的半导体装置，由于容易积层半导体装置，因此适合这种积层型半导体装置。
另外，本发明提供一种密封后积层型半导体装置，其是将上述积层型半导体装置载置于具有电路的基板上，并利用绝缘密封树脂层密封而成。
如果是本发明的半导体装置，由于容易将半导体装置载置于配线基板上和积层半导体装置，因此，适合这种密封后积层型半导体装置。
进一步地，本发明还提供一种半导体装置的制造方法，其具有以下步骤：
(1)在支撑基板上涂布暂时粘接剂，然后在该暂时粘接剂上形成膜厚1～20μm的第一绝缘层，所述第一绝缘层是使用抗蚀剂组合物材料来作为光固化性树脂层；
(2)根据隔着掩模的光刻技术，对所述第一绝缘层进行图案化，形成成为贯穿电极的孔图案后，利用烘烤使所述第一绝缘层固化；
(3)根据溅镀在所述第一绝缘层上形成晶种层，然后利用镀覆来填充所述成为贯穿电极的孔图案，形成与贯穿电极连接的金属配线，并且形成半导体元件下金属配线；
(4)使用芯片接合剂，将高度为20～100μm的半导体元件，芯片接合至形成有所述半导体元件下金属配线的固化后的第一绝缘层上，所述半导体元件，在上部表面上露出了电极焊盘；
(5)准备光固化性干膜，所述光固化性干膜具有膜厚5～100μm的光固化性树脂层被支撑膜与保护膜夹持的结构，该光固化性树脂层是由抗蚀剂组合物材料构成；
(6)利用以覆盖已芯片接合后的半导体元件的方式，将所述光固化性干膜的光固化性树脂层，层压在所述第一绝缘层上，来形成第二绝缘层；
(7)根据隔着掩模的光刻技术，对所述第二绝缘层进行图案化，同时形成所述电极焊盘上的开口、用于在与所述贯穿电极连接的金属配线上形成贯穿所述第二绝缘层的金属配线的开口以及用于形成所述贯穿电极的开口后，进行烘烤，来使所述第二绝缘层固化；
(8)固化后，根据溅镀形成晶种层，然后利用镀覆来填充所述电极焊盘上的开口、用于形成贯穿所述第二绝缘层的金属配线的开口以及用于形成所述贯穿电极的开口，来形成半导体元件上金属焊盘、贯穿所述第二绝缘层的金属配线以及贯穿电极，并且将利用所述镀覆而形成的所述半导体元件上金属焊盘与贯穿所述第二绝缘层的金属配线，根据利用镀覆而形成的金属配线进行连接；
(9)形成金属配线后，利用层压所述光固化性干膜的光固化性树脂层或旋涂所述光固化性干膜所使用的抗蚀剂组合物材料，来形成第三绝缘层；
(10)根据隔着掩模的光刻技术，对所述第三绝缘层进行图案化，在所述贯穿电极上部形成开口后，进行烘烤，来使所述第三绝缘层固化；以及，
(11)固化后，在所述贯穿电极上部的开口处形成焊料凸块。
如果是这种半导体装置的制造方法，利用在半导体元件上形成微细电极，并在半导体元件外部形成贯穿电极，能够容易地载置于配线基板上和积层半导体装置，另外，能够容易地进行贯穿电极、电极焊盘部的开口等加工。另外，根据使用光固化性干膜，能够制成一种半导体装置，所述半导体装置即便半导体元件的高度是数十微米，在埋入的半导体元件周边也能够没有空隙等。进一步地，利用以插入半导体元件的方式在第二绝缘层的双面形成金属配线，即便在金属配线的密度较大时，也能够抑制半导体装置翘曲。
另外，此时优选为，将所述步骤(5)中准备的光固化性干膜设为具有光固化性树脂层的光固化性干膜，所述光固化性树脂层是由含有下述成分而成的化学放大型负型抗蚀剂组合物材料构成：
(A)含硅酮骨架的高分子化合物，其具有由下述通式(1)表示的重复单元且重量平均分子量是3000～500000，
式(1)中，R1～R4表示可以相同或不同的碳数1～8的1价烃基；m是1～100的整数；a、b、c、d是0或正数，并且a、b、c、d不能同时为0；其中，a+b+c+d＝1；进一步地，X是由下述通式(2)表示的有机基团，Y是由下述通式(3)表示的有机基团；
式(2)中，Z是选自下述中的任一种的2价有机基团，
-CH2-
n是0或1；R5和R6分别是碳数1～4的烷基或烷氧基，相互可以不同或相同；k是0、1、2中的任一者；
式(3)中，V是选自下述中的任一种的2价有机基团，
-CH2-
p是0或1；R7和R8分别是碳数1～4的烷基或烷氧基，相互可以不同或相同；h是0、1、2中的任一者；
(B)选自下述中的1种或2种以上的交联剂：被甲醛或甲醛-醇改性而得的氨基缩合物以及在1分子中平均具有2个以上的羟甲基或烷氧基羟甲基的酚类化合物；
(C)光致产酸剂，其被波长190～500nm的光分解并产生酸；以及，
(D)溶剂。
据此，由于能够减轻单片化时所担心的半导体装置翘曲，因此变得更容易积层单片化后的半导体装置和载置于配线基板。
另外，优选为，在所述步骤(6)中，包含机械按压所述第二绝缘层的步骤。
据此，能够半导体元件上的第二绝缘层的厚度变薄并实现均匀化，另外，能够使第二绝缘层变平坦。
另外，此时，能够利用在所述步骤(11)中，具有以下步骤的方法，在贯穿电极上部的开口处形成焊料凸块：
利用镀覆，在所述贯穿电极上部的开口处形成贯穿电极上金属焊盘；以及，
于所述贯穿电极上金属焊盘上形成焊球，作为焊料凸块。
另外，如果是在所述步骤(8)的利用镀覆而形成所述贯穿电极时，包含利用SnAg而进行镀覆的步骤，并且具有以下步骤的方法，能够更容易且合理地在所述贯穿电极上部的开口形成焊料凸块：
在所述步骤(10)中，利用以在所述贯穿电极上部形成开口的方式进行图案化，来使所述镀覆的SnAg露出；以及，
在所述步骤(11)中，利用将所述镀覆的SnAg熔融，来使电极在所述贯穿电极上部的开口处隆起，并形成焊料凸块。
另外，利用在所述步骤(11)之后进行以下步骤，能够制造单片化的半导体装置：
去除在所述步骤(1)中与第一绝缘层暂时粘接的支撑基板；以及，
去除所述基板后，利用切片来单片化。
另外，能够制造一种积层型半导体装置，所述积层型半导体装置是将利用上述制造方法进行切片而单片化的多个半导体装置，夹持绝缘树脂层，并根据所述焊料凸块进行电接合而进行积层。
进一步地，能够利用具有以下步骤的方法来制造密封后积层型半导体装置：
将利用上述制造方法制造而得的积层型半导体装置，载置于具有电路的基板上；以及，
利用绝缘密封树脂层密封已载置于所述基板上的积层型半导体装置。
发明效果
根据本发明的半导体装置以及其制造方法，可赋予如下所示的效果。
即，根据在光固化性树脂层中使用有抗蚀剂组合物材料的光固化性干膜，对载置于已形成在支撑基板上的第一绝缘层上的半导体元件周边进行填充时，光固化性树脂层膜厚是5～100μm，因此即便半导体元件的高度是数十微米时，也能够不会在半导体元件周边产生空隙等地将光固化性干膜埋入，并且更容易。
根据在光固化性树脂层中使用有抗蚀剂组合物材料的光固化性干膜，对载置于已形成在支撑基板上的第一绝缘层上的半导体元件周边进行层压后，机械地按压半导体元件上的光固化性树脂层(第二绝缘层)，具有能够调整膜厚、实现薄膜化的优点，机械按压具有可以使半导体元件外周的经层压的光固化性树脂层的膜厚变得均匀又平坦的优点。
在经过层压的光固化性干膜(第二绝缘层)中，能够利用隔着掩模的光刻技术来进行的图案化，一次性并同时进行位于半导体元件上的电极焊盘上的开口、用于形成贯穿第二绝缘层的金属配线的开口以及成为贯穿电极的开口的形成。
对具有半导体元件的结构体进行三维积层或者载置于配线基板上时成为电极的贯穿电极通孔(Through Metal Via，TMV)，能够根据使用众所周知的通用的隔着掩模的光刻技术来容易地形成。
利用镀覆来填充半导体元件上的电极焊盘上的开口、用于形成贯穿第二绝缘层的金属配线的开口以及贯穿电极形成用的开口，形成半导体元件上金属焊盘、贯穿第二绝缘层的金属配线以及贯穿电极，并根据向利用镀覆对半导体元件上金属焊盘与贯穿第二绝缘层的金属配线进行金属配线而成的配线，层压光固化性干膜，来再次进行积层，由此，进行在配置于半导体元件的外部的贯穿电极(TMV)上部形成开口的图案化，并在已形成于贯穿电极上部的开口处的贯穿电极上金属焊盘的上方，形成焊球，由此，在取下支撑基板后使其单片化，上述方法能够容易地制造半导体装置。
进一步地，提供以下方法作为容易且合理地制造半导体装置的方法，所述方法在镀覆埋入贯穿电极(TMV)时，包含利用SnAg而进行镀覆的步骤，在经过以下步骤后，熔融已利用镀覆而填充的SnAg，来使SnAg向贯穿电极开口部隆起，所述步骤是：利用层压光固化性干膜再次进行积层，在进行过在贯穿电极上部形成开口的图案化后，使镀覆的SnAg露出；以及，在进行图案化后，根据烘烤使膜固化。
利用暂时粘接剂将形成于支撑基板上的第一绝缘层与支撑基板粘接，随后容易地去除支撑基板的步骤，与利用在取下支撑基板后进行切片使其单片化的处理，对于制造单片化的半导体装置，是容易且理想的。
利用上述制造方法获得的单片化的半导体装置，上部突出焊球和隆起的SnAg也就是焊料凸块，下部利用取下基板，能够容易地露出贯穿电极，因此使用突出的焊料凸块与露出的电极，由于能够容易地将多个单片化的半导体装置进行电接合，并且能够进行积层，因此，非常理想的。
另外，只对现有的半导体元件上金属焊盘侧实施金属配线的单面配线图案中，如果配线密度增大，就会有半导体装置本身的翘曲变大的倾向，但本发明的半导体装置是利用以插入半导体元件的方式在第二绝缘层的双面形成金属配线，即便配线密度增大，也可以抑制半导体装置本身的翘曲。另外，将来也需要多层配线，以应对半导体装置的信号数量增加，因此极大程度地减少半导体装置本身的翘曲变得重要，但以插入半导体元件的方式对第二绝缘层的双面实施金属配线的本发明的半导体装置，由于可以极大程度地减少翘曲，因此也适合多层配线。
另外，在将本发明中的化学放大型负型抗蚀剂组合物材料用于光固化性树脂层的情况下，可以减轻单片化时所担心的半导体装置翘曲，因此适合积层和载置于配线基板上。
如上所述，如果是本发明的半导体装置，就会形成如下半导体装置：利用在半导体元件上形成微细电极，并在半导体元件外部施加贯穿电极，容易将半导体装置载置于配线基板上和积层半导体装置，进一步地，即便半导体元件的高度是数十微米，在埋入的半导体元件周边也没有空隙等，并且在金属配线的密度较大的情况下，也可以抑制半导体装置翘曲。
另外，如果是本发明的半导体装置的制造方法，利用在半导体元件上形成微细电极，并在半导体元件外部施加贯穿电极，能够容易地将半导体装置载置于配线基板上和积层半导体装置，另外，能够容易地进行贯穿电极、电极焊盘部的开口等加工。
进一步地，由于如此一来而得的本发明的半导体装置，可以容易地将半导体装置载置于配线基板上和积层半导体装置，因此，能够制作一种使半导体装置积层而得的积层型半导体装置和将所述积层型半导体装置载置于配线基板上并进行密封而得的密封后积层型半导体装置。
附图说明
图1是表示本发明的半导体装置的一个实例的概要剖面图。
图2是表示本发明的积层型半导体装置的一个实例的概要剖面图。
图3是表示本发明的密封后积层型半导体装置的一个实例的概要剖面图。
图4是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(1)的概要剖面图。
图5是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(2)的概要剖面图。
图6是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(3)的概要剖面图。
图7是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(4)的概要剖面图。
图8是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(6)的概要剖面图。
图9是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(7)的概要剖面图。
图10是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(8)的概要剖面图。
图11是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(8)的概要剖面图。
图12是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(9)的概要剖面图。
图13是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(10)的概要剖面图。
图14是用于说明本发明的半导体装置的制造方法的一个实例中的步骤(11)的概要剖面图。
图15是用于说明本发明的半导体装置的制造方法的另一个实例中的步骤(8)的概要剖面图。
图16是用于说明本发明的半导体装置的制造方法的另一个实例中的步骤(11)的概要剖面图。
图17是表示在本发明的半导体装置的制造方法中，单片化后的半导体装置的一个实例的概要剖面图。
图18是表示在本发明的半导体装置的制造方法中，单片化后的半导体装置的另一个实例的概要剖面图。
图19是用于说明本发明的积层型半导体装置的制造方法的一个实例的概要剖面图。
图20是用于说明本发明的积层型半导体装置的制造方法的另一个实例的概要剖面图。
图21是表示已载置于配线基板上的本发明的积层型半导体装置的一个实例的概要剖面图。
图22是表示已载置于配线基板上的本发明的积层型半导体装置的另一个实例的概要剖面图。
图23是用于说明本发明的密封后积层型半导体装置的制造方法的一个实例的概要剖面图。
图24是用于说明本发明的密封后积层型半导体装置的制造方法的另一个实例的概要剖面图。
图25是表示现有半导体装置的制造方法的说明图。
图26是表示现有半导体装置的制造方法的说明图。
图27是表示现有半导体装置的制造方法的说明图。
图28是表示现有半导体装置的制造方法的说明图。
具体实施方式
如上所述，针对半导体装置，进一步小型化、薄型化以及高密度化的要求快速增加，要求开发一种半导体装置以及其制造方法，所述半导体装置容易载置于配线基板上和积层半导体装置。另外，将来，也需要多层配线以应对半导体装置的信号数量增加，因此需要开发以下半导体装置以及其制造方法，所述半导体装置即便在增大多层配线等金属配线的密度的情况下，也能够抑制半导体装置本身的翘曲。
本发明人为了实现上述目的，反复潜心研究，结果发现，根据进行如下所示的步骤，能够解决问题，并容易地制造半导体装置以及积层型半导体装置，从而完成了本发明。
首先，使用抗蚀剂组合物材料，在涂布有暂时粘接剂的支撑基板上形成第一绝缘层，对此第一绝缘层进行图案化，形成成为贯穿电极的孔图案。根据烘烤进行固化后，利用镀覆来填充成为贯穿电极的孔图案，形成与贯穿电极连接的金属配线，并且形成连接周边的贯穿电极(与贯穿电极连接的金属配线)彼此的金属配线，在形成有这些金属配线的第一绝缘层上，芯片接合半导体元件。接着，利用光固化性干膜，对芯片接合后的半导体元件周边进行层压，能够以不会在半导体元件周边产生空隙等的情况下，埋入薄膜嵌(形成第二绝缘层)，所述光固化性干膜是在光固化性树脂层中使用了抗蚀剂组合物材料。发现根据隔着掩模的光刻技术来对此第二绝缘层进行图案化，由此，由于能够同时形成电极焊盘上的开口、用于形成贯穿第二绝缘层的金属配线的开口以及用于形成贯穿电极的开口，因此能够容易地加工，从而完成了本发明。
进一步地，根据烘烤使第二绝缘层固化后，利用镀覆来填充电极焊盘上的开口、用于形成贯穿第二绝缘层的金属配线的开口以及用于形成贯穿电极的开口，形成半导体元件上金属焊盘、贯穿第二绝缘层的金属配线以及贯穿电极，并且将利用镀覆而形成的半导体元件上金属焊盘与贯穿第二绝缘层的金属配线，根据利用镀覆而形成的金属配线进行连接。然后，自其上形成第三绝缘层，并对第三绝缘层进行图案化后在贯穿电极上部形成开口，在进行过固化后在此开口处形成焊料凸块。进一步地，去除利用暂时粘接剂粘接的支撑基板后进行切片来单片化，是能够非常合理地形成半导体装置的方法，由此，将本发明的目的具体化。
另外，又发现，如果是利用上述制造方法制造的半导体装置，利用以插入半导体元件的方式在第二绝缘层的双面形成金属配线，由此，即便配线密度增大，也能够抑制半导体装置本身的翘曲。
进一步地，还发现，由于利用上述制造方法制造的半导体装置，上部焊料凸块突出，下部去除支撑基板便能够容易地露出贯穿电极，因此，使用突出的焊料凸块与露出的电极，由于能够容易地将多个半导体装置进行电接合，并能够容易地进行积层，另外，能够容易地将积层后的半导体装置载置于配线基板上，从而完成了本发明。
即，本发明是一种半导体装置，其具有半导体元件以及与该半导体元件电连接的半导体元件上金属焊盘和金属配线，该金属配线与贯穿电极和焊料凸块电连接，其中，
所述半导体装置具有载置有所述半导体元件的第一绝缘层、形成于所述半导体元件上的第二绝缘层以及形成于该第二绝缘层上的第三绝缘层；
所述金属配线，在所述第二绝缘层的上表面，通过所述半导体元件上金属焊盘而与所述半导体元件电连接，并且自所述第二绝缘层的上表面贯穿所述第二绝缘层并在所述第二绝缘层的下表面与所述贯穿电极电连接；
并且，在所述第一绝缘层与所述半导体元件之间，配置有半导体元件下金属配线，该半导体元件下金属配线，在所述第二绝缘层的下表面与所述金属配线电连接。
以下，一边参照附图一边对本发明详细地进行说明，但本发明并不限定于这些。
本发明的半导体装置1是一种半导体装置，如图1所示，具有半导体元件2以及与半导体元件2电连接的半导体元件上金属焊盘3和金属配线4，金属配线4与贯穿电极5和焊料凸块6电连接，并且，所述半导体装置，具有载置有半导体元件2的第一绝缘层7、形成于半导体元件2上的第二绝缘层8以及形成于第二绝缘层8上的第三绝缘层9；
金属配线4，在第二绝缘层8的上表面，通过半导体元件上金属焊盘3而与半导体元件2电连接，并且自第二绝缘层8的上表面贯穿第二绝缘层8并在第二绝缘层8的下表面与贯穿电极5电连接；
在第一绝缘层7与半导体元件2之间，配置有半导体元件下金属配线25，半导体元件下金属配线25，在第二绝缘层8的下表面与金属配线4(下表面金属配线4b)电连接。
此外，金属配线4，包括：金属配线(上表面金属配线)4a，其在第二绝缘层8的上表面与半导体元件上金属焊盘3连接；金属配线(下表面金属配线)4b，其在第二绝缘层8的下表面与贯穿电极5连接；以及，金属配线(贯穿金属配线)4c，其贯穿第二绝缘层8并连接上表面金属配线4a与下表面金属配线4b。
另外，在图1的半导体装置1中，半导体元件2通过芯片接合剂10而与第一绝缘层7芯片接合。
如果是这种半导体装置，会形成以下半导体装置：利用在半导体元件上形成微细电极，并在半导体元件外部施加贯穿电极，容易载置于配线基板上和积层半导体装置，另外，利用以插入半导体元件的方式在第二绝缘层的双面形成金属配线，即便在金属配线的密度较大的情况下，也可以抑制半导体装置翘曲。
另外，此时，如果第一绝缘层7是由光固化性干膜或光固化性抗蚀剂涂布膜形成，第二绝缘层8是由光固化性干膜形成，并且第三绝缘层9是由光固化性干膜或光固化性抗蚀剂涂布膜形成，那么会形成一种半导体装置，所述半导体装置，即便半导体元件2的高度是数十微米，在埋入的半导体元件周边没有空隙等，因此优选。
另外，此时，如果半导体元件2的高度是20～100μm，第一绝缘层7的膜厚是1～20μm，第二绝缘层8的膜厚是5～100μm，第三绝缘层9的膜厚是5～100μm，并且半导体装置1的厚度是50～300μm，那么会形成一种半导体装置，所述半导体装置，在埋入的半导体元件周边没有空隙等且为薄型，因此优选。
另外，此时，从抑制翘曲、降低残留应力、提升可靠性和加工特性等方面来看，用于形成上述第一绝缘层7、第二绝缘层8及第三绝缘层9的光固化性干膜，优选为具有以下光固化性树脂层的光固化性干膜，所述光固化性树脂层由含有以下(A)～(D)成分而成的化学放大型负型抗蚀剂组合物材料构成。
此外，当然也能够使用其他感光性树脂。
(A)成分是含硅酮骨架的高分子化合物，其具有由下述通式(1)表示的重复单元且重量平均分子量是3000～500000，
式(1)中，R1～R4表示可以相同或不同的碳数1～8的1价烃基；m是1～100的整数；a、b、c、d是0或正数，并且a、b、c、d不能同时为0；其中，a+b+c+d＝1；进一步地，X是由下述通式(2)表示的有机基团，Y是由下述通式(3)表示的有机基团；
式(2)中，Z是选自下述中的任一种的2价有机基团，
-CH2-
n是0或1；R5和R6分别是碳数1～4的烷基或烷氧基，相互可以不同或相同；k是0、1、2中的任一者；
式(3)中，V是选自下述中的任一种的2价有机基团，
-CH2-
p是0或1；R7和R8分别是碳数1～4的烷基或烷氧基，相互可以不同或相同；h是0、1、2中的任一者。
(B)成分是选自下述中的1种或2种以上的交联剂：被甲醛或甲醛-醇改性而得的氨基缩合物以及在1分子中平均具有2个以上的羟甲基或烷氧基羟甲基的酚类化合物。
(C)成分是光致产酸剂，其被波长190～500nm的光分解并产生酸。
(D)成分是溶剂。
作为(B)成分的交联剂，可以使用众所周知的交联剂，可以使用选自下述中的1种或2种以上的交联剂：被甲醛或甲醛-醇改性而得的氨基缩合物以及在1分子中平均具有2个以上的羟甲基或烷氧基羟甲基的酚类化合物。
作为这种被甲醛或甲醛-醇改性而得的氨基缩合物，可以列举例如：被甲醛或甲醛-醇改性而得的三聚氰胺缩合物、或被甲醛或甲醛-醇改性而得的脲缩合物。
此外，这些改性三聚氰胺缩合物和改性脲缩合物，能够将1种或2种以上混合使用。
另外，作为在1分子中平均具有由2个以上的羟甲基或烷氧基羟甲基的酚类化合物，可以列举例如：(2-羟基-5-甲基)-1,3-苯二甲醇、2,2’,6,6’-四甲氧基甲基双酚A等。
此外，这些酚类化合物能够将1种或2种以上混合使用。
作为(C)成分的产酸剂，能够使用根据波长190～500nm的光照射而产生酸，由此使其成为固化催化剂的产酸剂。
作为这种光致产酸剂，可以列举：鎓盐、重氮甲烷衍生物、乙二肟衍生物、β-酮砜衍生物、二磺酸衍生物、磺酸硝基苄酯衍生物、磺酸酯衍生物、酰亚胺-基-磺酸酯衍生物、肟磺酸酯衍生物、亚氨基磺酸酯衍生物、三嗪衍生物等。
作为(D)成分的溶剂，可以使用能够溶解(A)含硅酮骨架的高分子化合物、(B)交联剂以及(C)光致产酸剂的溶剂。
作为这种溶剂，可以列举例如：环己酮、环戊酮、甲基-2-正戊基酮等酮类；3-甲氧基丁醇、3-甲基-3-甲氧基丁醇、1-甲氧基-2-丙醇、1-乙氧基-2-丙醇等醇类；丙二醇单甲基醚、乙二醇单甲基醚、丙二醇单乙基醚、乙二醇单乙基醚、丙二醇二甲基醚、二乙二醇二甲基醚等醚类；丙二醇单甲基醚醋酸酯、丙二醇单乙基醚醋酸酯、乳酸乙酯、丙酮酸乙酯、乙酸丁酯、3-甲氧基丙酸甲酯、3-乙氧基丙酸乙酯、乙酸叔丁酯、丙酸叔丁酯、丙二醇-单叔丁基醚醋酸酯、γ-丁内酯等酯类等。
另外，第一绝缘层7与第三绝缘层9，可以是根据旋涂等涂布有含有上述(A)～(D)成分而成的化学放大型负型抗蚀剂组合物材料的光固化性抗蚀剂涂布膜，当然也可以是根据旋涂等涂布有其他感光性树脂的光固化性抗蚀剂涂布膜。
进一步地，本发明提供一种将上述半导体装置倒装芯片化并且积层多个而得的积层型半导体装置。
本发明的积层型半导体装置11，如图2所示，是将上述半导体装置1倒装芯片化并根据贯穿电极5与焊料凸块6进行电接合，并且积层多个而得，可以在各半导体装置间封入绝缘树脂层12。
另外，在本发明中，提供一种密封后积层型半导体装置，将上述积层型半导体装置载置于具有电路的基板上，并利用绝缘密封树脂层密封而得。
本发明的密封后积层型半导体装置13，如图3所示，是将上述积层型半导体装置11隔著焊料凸块6载置于具有电路的基板(配线基板14)上，并利用绝缘密封树脂层15密封而得。
如上所述的半导体装置，能够根据如下所示的本发明的半导体装置的制造方法进行制造。本发明的半导体装置的制造方法，具有以下步骤：
(1)在支撑基板上涂布暂时粘接剂，然后在该暂时粘接剂上形成膜厚1～20μm的第一绝缘层，所述第一绝缘层是使用抗蚀剂组合物材料来作为光固化性树脂层；
(2)根据隔着掩模的光刻技术，对所述第一绝缘层进行图案化，形成成为贯穿电极的孔图案后，利用烘烤使所述第一绝缘层固化；
(3)根据溅镀在所述第一绝缘层上形成晶种层，然后利用镀覆来填充所述成为贯穿电极的孔图案，形成与贯穿电极连接的金属配线，并且形成半导体元件下金属配线；
(4)使用芯片接合剂，将高度为20～100μm的半导体元件，芯片接合至形成有所述半导体元件下金属配线的固化后的第一绝缘层上，所述半导体元件，在上部表面上露出了电极焊盘；
(5)准备光固化性干膜，所述光固化性干膜具有膜厚5～100μm的光固化性树脂层被支撑膜与保护膜夹持的结构，该光固化性树脂层是由抗蚀剂组合物材料构成；
(6)利用以覆盖已芯片接合后的半导体元件的方式，将所述光固化性干膜的光固化性树脂层，层压在所述第一绝缘层上，来形成第二绝缘层；
(7)根据隔着掩模的光刻技术，对所述第二绝缘层进行图案化，同时形成所述电极焊盘上的开口、用于在与所述贯穿电极连接的金属配线上形成贯穿所述第二绝缘层的金属配线的开口以及用于形成所述贯穿电极的开口后，进行烘烤，来使所述第二绝缘层固化；
(8)固化后，根据溅镀形成晶种层，然后利用镀覆来填充所述电极焊盘上的开口、用于形成贯穿所述第二绝缘层的金属配线的开口以及用于形成所述贯穿电极的开口，来形成半导体元件上金属焊盘、贯穿所述第二绝缘层的金属配线以及贯穿电极，并且将利用所述镀覆而形成的所述半导体元件上金属焊盘与贯穿所述第二绝缘层的金属配线，根据利用镀覆而形成的金属配线进行连接；
(9)形成金属配线后，利用层压所述光固化性干膜的光固化性树脂层或旋涂所述光固化性干膜所使用的抗蚀剂组合物材料，来形成第三绝缘层；
(10)根据隔着掩模的光刻技术，对所述第三绝缘层进行图案化，在所述贯穿电极上部形成开口后，进行烘烤，来使所述第三绝缘层固化；以及，
(11)固化后，在所述贯穿电极上部的开口处形成焊料凸块。
以下，对各步骤详细地进行说明。
首先，在步骤(1)中，如图4所示，对支撑基板16涂布暂时粘接剂17，然后在暂时粘接剂17上形成使用抗蚀剂组合物材料作为光固化性树脂层的膜厚1～20μm的第一绝缘层7。
作为支撑基板16，并无特别限定，但可以使用例如硅晶片和玻璃基板等。
另外，作为暂时粘接剂17，并无特别限定，但优选为例如热可塑性树脂。可以列举：烯烃系热可塑性弹性体、聚丁二烯系热可塑性弹性体、苯乙烯系热可塑性弹性体、苯乙烯-丁二烯系热可塑性弹性体、苯乙烯-聚烯烃系热可塑性弹性体等，尤其是耐热性优异的氢化聚苯乙烯系弹性体较为合适。具体来说，可以列举：Tuftec(旭化成化学公司(Asahi KaseiChemicals，Co.,Ltd.)制造)、ESPOLEX SB系列(住友化学公司(Sumitomo Chemical Co.,Ltd.)制造)、RABALON(三菱化学公司(Mitsubishi Chemical Corporation)制造)、SEPTON(可乐丽公司(Kurary CO.,Ltd.)制造)、DYNARON(JSR公司(JSR Corporation)制造)等。另外，列举ZEONEX(日本瑞翁公司(Zeon Corporation)制造)所代表的环烯烃聚合物和TOPAS(日本宝理公司(POLYPLASTICS CO.,LTD.)制造)所代表的环状烯烃共聚物。另外，也可以使用硅酮系热可塑性树脂。例如适合使用二甲基硅酮、苯基硅酮、烷基改性硅酮、硅酮树脂。具体来说，可以列举：KF96、KF54、X-40-9800(均是信越化学工业公司(Shin-Etsu ChemicalCo.,Ltd.)制造)。
另外，第一绝缘层7，如上所述，能够根据使用具有光固化性树脂层的光固化性干膜进行层压，或利用旋涂等涂布这种抗蚀剂组合物材料来形成，所述光固化性树脂层是由含有例如(A)～(D)成分而成的化学放大型负型抗蚀剂组合物材料构成。当然也可以使用其他感光性树脂。
第一绝缘层的膜厚是1～20μm，优选为5～10μm，如果是这种膜厚，由于可以将制造的半导体装置薄型化，因此优选。
接着，在步骤(2)中，根据隔着掩模的光刻技术，对第一绝缘层7进行图案化，如图5所示般地形成成为贯穿电极的孔图案A后进行烘烤，来使第一绝缘层7固化。
在这种图案化中，在形成第一绝缘层7后进行曝光，进行曝光后加热处理(曝光后烘烤(Post Exposure Bake，PEB))，进行显影，再根据需要进行后期固化以形成图案。即，能够使用众所周知的光刻技术形成图案。
在这里，为了有效地进行第一绝缘层的光固化反应，或者为了提升第一绝缘层7与支撑基板16的密接性或提升密接的第一绝缘层7的平坦性，也可以根据需要进行预加热(预烘烤)。预烘烤可以在例如40～140℃进行1分钟～1小时左右。
接着，隔著光掩模，利用波长190～500nm的光进行曝光，进行固化。光掩模可以是例如挖空所期望的图案而得的光掩模。此外，光掩模的材质优选为遮蔽波长190～500nm的光的材质，适合使用例如铬等，但并不限定于铬。
作为波长190～500nm的光，可以列举例如由放射线产生装置产生的各种波长的光，例如g射线、i射线等紫外线光、远紫外线光(248nm、193nm)等。进一步地，波长优选为248～436nm。曝光量优选为例如10～3000mJ/cm2。通过这样曝光，来形成曝光部分交联且不溶于显影液的图案。
进一步地，进行曝光后烘烤(PEB)以提高显影感光度。PEB可以设为在例如40～140℃进行0.5～10分钟。
然后，在显影液中进行显影。作为优选的显影液，可以列举异丙醇(IsopropylAlcohol，IPA)和丙二醇甲基醚乙酸酯(Propylene Glycol Methyl Ether Acetate，PGMEA)之类的有机溶剂。另外，作为优选的碱水溶液也就是显影液是例如2.38％的四甲基氢氧化铵(Tetramethyl ammonium hydroxy，TMAH)水溶液。在本发明的半导体装置的制造方法中，作为显影液，优选使用有机溶剂。
显影，可以根据通常的方法，例如将形成有图案的基板浸渍于显影液中等来进行。然后，根据需要进行清洗、漂洗、干燥等，获得具有所期望的图案的光固化性树脂层的皮膜(第一绝缘层)。
接着，对这样形成有图案的第一绝缘层，使用烘箱和热板等，在优选为温度100～250℃，更优选为150～220℃，进一步优选为170～190℃下进行预烘烤，使其固化(后期固化)。如果后期固化温度是100～250℃，就会提高第一绝缘层的交联密度，可以去除残存的挥发成分，从对支撑基板的密接力、耐热性和强度以及电特性的观点来看，较为优选。进一步地，后期固化时间可以设为10分钟～10小时。
接着，在步骤(3)中，根据溅镀在第一绝缘层7上形成晶种层，然后利用镀覆来填充成为贯穿电极的孔图案A，如图6所示，形成与贯穿电极连接的金属配线(下表面金属配线)4b，并且形成半导体元件下金属配线25。
进行镀覆时，例如根据溅镀在第一绝缘层7上形成晶种层后，进行镀覆抗蚀剂的图案化，然后进行电解镀覆等，对成为贯穿电极的孔图案A埋入金属镀覆，并形成下表面金属配线4b以及与下表面金属配线4b连接的半导体元件下金属配线25。在形成这些金属配线后，根据蚀刻去除晶种层，露出第一绝缘层7。
此外，可以适当调整下表面金属配线4b与半导体元件下金属配线25，以成为所期望的配线宽度，特别优选为以厚度为0.1～10μm的方式形成于第一绝缘层上。
接着，在步骤(4)中，如图7所示，使用芯片接合剂10，将在上部表面上露出电极焊盘的高度为20～100μm的半导体元件2，芯片接合在形成有半导体元件下金属配线25的固化后的第一绝缘层7上。
此外，芯片接合剂10也可以是众所周知的粘接剂。
另外，如果半导体元件2的高度是20～100μm，就可以将制造的半导体装置薄型化，因此优选。
接着，在步骤(5)中，准备光固化性干膜，所述固化性干膜具有利用支撑膜与保护膜来夹持膜厚5～100μm的光固化性树脂层的结构，并且该光固化性树脂层是由抗蚀剂组合物材料构成。
以下，对本发明所使用的光固化性干膜以及其制造方法详细地进行说明。
在本发明的半导体装置的制造方法中，用于形成第二绝缘层的光固化性干膜，具有用支撑膜与保护膜夹持膜厚5～100μm的光固化性树脂层的结构，光固化性树脂层是由抗蚀剂组合物材料构成。
在本发明的半导体装置的制造方法中，用于形成第二绝缘层的光固化性干膜的光固化性树脂层的膜厚是5～100μm，如果是这种膜厚，就能够将制造的半导体装置薄型化，因此优选。
此外，在形成第一绝缘层和第三绝缘层时，使用光固化性干膜的情况下，只要准备并使用将膜厚设为任意厚度的光固化性干膜即可。
关于本发明所使用的光固化性干膜，根据将感光性材料的组合物的各成分搅拌混合，然后利用过滤器等进行过滤，能够制备用以形成光固化性树脂层的抗蚀剂组合物材料。
在这里，作为抗蚀剂组合物材料，优选为含有上述(A)～(D)成分而成的化学放大型负型抗蚀剂组合物材料。
此外，当然也可以使用其他感光性树脂。
本发明所使用的光固化性干膜中所使用的支撑膜，可以是单层膜，也可以是将多个聚合物膜积层而得的多层膜。此外，干膜是利用支撑膜和保护膜夹持的膜。
作为支撑膜的材质，可以列举：聚乙烯、聚丙烯、聚碳酸酯、聚对苯二甲酸乙二酯等合成树脂膜等，优选为具有适度的可挠性、机械强度以及耐热性的聚对苯二甲酸乙二酯。另外，这些膜也可以是进行过电晕放电处理和涂布有剥离剂这样的各种处理的膜。这些膜可以使用市售品，可以列举例如：Cerapeel WZ(RX)、Cerapeel BX8(R)(以上是东丽薄膜加工股份有限公司(TORAY ADVANCED FILM Co.,Ltd.)制造)；E7302、E7304(以上是东洋纺织股份有限公司(TOYOBO CO.,LTD.)制造)；Purex G31、Purex G71T1(以上是帝人杜邦薄膜股份有限公司(Teijin DuPont Films Japan Limited)制造)；PET 38X1-A3、PET 38X1-V8、PET38X1-X08(以上是尼帕股份有限公司(Nippa Corporation.)制造)等。
本发明所使用的光固化性干膜中所使用的保护膜，可以使用与上述支撑膜同样的膜，优选使用具有适度的可挠性的聚对苯二甲酸乙二酯以及聚乙烯。这些膜可以使用市售品，作为聚对苯二甲酸乙二酯，可以列举已例示的聚对苯二甲酸乙二酯，作为聚乙烯，可以列举例如：GF-8(TAMAPOLY CO.,LTD.制造)、PE膜0型(尼帕股份有限公司制造)。
从光固化性干膜制造的稳定性以及防止向卷芯的卷翘也就是所谓的卷曲的观点来看，上述支撑膜和保护膜的厚度均优选为5～100μm。
接着，对本发明所使用的光固化性干膜的制造方法进行说明。上述光固化性干膜的制造装置，能够使用通常用于制造粘合剂制品的膜涂布机。作为上述膜涂布机，可以列举例如：逗点涂布机(comma coater)、逗点逆向涂布机、多重涂布机、模涂布机、唇模挤出涂布机、唇模挤出逆向涂布机、直接凹版涂布机、胶印凹版涂布机、3辊底板逆向涂布机、4辊底板逆向涂布机等。
通过下述方式制造光固化性干膜：将支撑膜自膜涂布机的放卷轴放卷，使其通过膜涂布机的涂布机头时，在支撑膜上涂布特定厚度的抗蚀剂组合物材料来形成光固化性树脂层后，以特定温度与特定时间通过热风循环烘箱，将在支撑膜上干燥后的光固化性树脂层，与自膜涂布机的另一放卷轴放卷的保护膜一起，以特定压力通过层压辊，与支撑膜上的光固化性树脂层贴合后，卷绕在膜涂布机的卷绕轴上。此时，热风循环烘箱的温度优选为25～150℃，通过时间优选为1～100分钟，层压辊的压力优选为0.01～5MPa。
能够利用如上所述的方法制作光固化性干膜，根据使用这种光固化性干膜，埋入已载置于支撑基板上的第一绝缘层上的半导体元件的特性优异，另外，形成半导体装置后，能够缓和去除支撑基板时或单片化时产生的应力，因此，目标半导体装置不会发生翘曲，适合积层半导体装置或载置于实施过配线的基板上。
接着，在步骤(6)中，自如上所述准备的光固化性干膜上剥离保护膜，如图8(a)所示，利用以覆盖已芯片接合后的半导体元件2的方式，将光固化性干膜的光固化性树脂层，层压在第一绝缘层7上，来形成第二绝缘层8。
作为粘贴光固化性干膜的装置，优选为真空层压机。将光固化性干膜安装到装置上，使用特定压力的粘贴辊，将剥离光固化性干膜的保护膜而露出的光固化性树脂层，在特定真空度的真空腔室内，在特定温度的工作台上与基板密接。此外，上述温度优选为60～120℃，上述压力优选为0～5.0MPa，上述真空度优选为50～500Pa。利用进行真空层压，在半导体元件周边不会产生空隙，因此优选。
另外，此时，如图8(b)所示，在半导体元件2上层压光固化性干膜形成第二绝缘层8时，有可能半导体元件2上的第二绝缘层8的膜厚变厚，或者从半导体元件2到周边膜厚逐渐变薄。可以优选使用下述方法：利用机械地进行按压，来使这种膜厚的变化平坦，如图8(a)所示，半导体元件上的膜厚变薄。
接着，在步骤(7)中，如图9所示，根据隔着掩模的光刻技术，对第二绝缘层8进行图案化，同时形成电极焊盘上的开口B、用于在与贯穿电极连接的金属配线(下表面金属配线)4b上形成贯穿第二绝缘层的金属配线(贯穿金属配线)的开口C以及用于形成贯穿电极的开口D后，进行烘烤，来使第二绝缘层8固化。
在这种图案化中，形成第二绝缘层8后进行曝光，进行曝光后加热处理(曝光后烘烤；PEB)，进行显影，再根据需要进行后期固化以形成图案。即，可以使用众所周知的光刻技术形成图案，只要利用与上述第一绝缘层的图案化同样的方法来进行即可。
在本发明的半导体装置的制造方法中，由于利用一次性曝光来同时形成电极焊盘上的开口B、用于形成贯穿金属配线的开口C以及用于形成贯穿电极的开口D，因此理想。
接着，在步骤(8)中，如图10所示，固化第二绝缘层8后，利用溅镀形成晶种层，然后利用镀覆来填充电极焊盘上的开口B、用于形成贯穿第二绝缘层的金属配线(贯穿金属配线)的开口C以及用于形成贯穿电极的开口D，来形成半导体元件上金属焊盘3、贯穿第二绝缘层的金属配线(贯穿金属配线)4c以及贯穿电极5，并且将利用镀覆而形成的半导体元件上金属焊盘3与贯穿第二绝缘层的金属配线(贯穿金属配线)4c，利用镀覆而形成的金属配线(上表面金属配线)4a进行连接。
进行镀覆时，与上述步骤(3)同样，例如根据溅镀形成晶种层后，进行镀覆抗蚀剂的图案化，然后进行电解镀覆等，形成半导体元件上金属焊盘3、贯穿金属配线4c以及贯穿电极5，并且形成上表面金属配线4a将半导体元件上金属焊盘3与贯穿金属配线4c连接。
此外，可以适当调整上表面金属配线4a，以成为所期望的配线宽度，特别优选为以厚度为0.1～10μm的方式形成于第二绝缘层上。
另外，如图11所示，也可以另外在贯穿电极5上再次进行电解镀覆，利用金属镀覆18来填充贯穿电极5，以补充贯穿电极5的镀覆。
另外，也可以另外在贯穿金属配线4c上再次进行电解镀覆，以补充贯穿金属配线4c的镀覆。
接着，在步骤(9)中，形成金属配线后，利用对光固化性干膜的光固化性树脂层进行层压、或旋涂光固化性干膜中使用的抗蚀剂组合物材料，来如图12所示般地形成第三绝缘层9。
第三绝缘层9的形成，与上述第一绝缘层的形成同样，能够根据使用具有光固化性树脂层的光固化性干膜进行层压，或利用旋涂等涂布此抗蚀剂组合物材料来形成，所述光固化性树脂层是由含有例如(A)～(D)成分而成的化学放大型负型抗蚀剂组合物材料构成。当然也可以使用其他感光性树脂。
另外，如果第三绝缘层的膜厚是5～100μm，就可以将制造的半导体装置薄型化，因此优选。
接着，在步骤(10)中，如图13所示，根据隔着掩模的光刻技术，对第三绝缘层9进行图案化，在贯穿电极5上部形成开口E后，进行烘烤，来使第三绝缘层9固化。
在这种图案化中，形成第三绝缘层9后进行曝光，进行曝光后加热处理(曝光后烘烤；PEB)，进行显影，再根据需要进行后期固化以形成图案。即，可以使用众所周知的光刻技术形成图案，只要利用与上述第一绝缘层的图案化同样的方法进行即可。
接着，在步骤(11)中，固化第三绝缘层后，在贯穿电极上部的开口E处形成焊料凸块。
作为焊料凸块的形成方法，例如，如图14所示，利用镀覆在贯穿电极上部的开口E处形成贯穿电极上金属焊盘19。接着，在贯穿电极上金属焊盘19上形成焊球20，并可以将焊球20作为焊料凸块。
另外，在上述步骤(8)中，利用SnAg进行另外施加的镀覆来施加SnAg镀覆21，以按图15的方式补充贯穿电极5的镀覆，在之后的步骤(9)中，以与上述同样的方式形成第三绝缘层9，在步骤(10)中利用以在贯穿电极上部形成开口E的方式进行图案化，露出SnAg镀覆21后，根据烘烤进行固化，作为步骤(11)，利用熔融SnAg镀覆21，如图16所示，使电极向贯穿电极上部的开口E隆起，能够形成使SnAg隆起的电极22的焊料凸块。
进一步地，在上述步骤(11)之的后，如图17所示，利用在上述步骤(1)中去除与第一绝缘层7暂时粘接的支撑基板16，能够使贯穿电极5的焊球20的相反侧(下表面金属配线4b)露出，根据蚀刻去除露出的晶种层，金属镀覆部露出，因此能够使贯穿电极5的上部与下部电性导通。进一步地，然后，利用进行切片将其单片化，能够获得单片化的半导体装置23。
形成使SnAg隆起的电极22的焊料凸块的情况，也同样如图18所示，利用去除支撑基板16，能够使贯穿电极5的使SnAg隆起的电极22的相反侧(下表面金属配线4b)露出，根据蚀刻去除露出的晶种层，露出金属镀覆部，因此能够使贯穿电极5的上部与下部电性导通。进一步地，然后，利用进行切片将其单片化，能够获得单片化的半导体装置24。
此外，如上所述的本发明的制造方法特别适合小型化、薄型化，可以获得半导体装置的厚度是50～300μm、进一步优选为70～150μm的又薄又紧密的半导体装置。
上述单片化的半导体装置23或单片化的半导体装置24，如图19、图20所示，能够制成使多个半导体装置分别夹持绝缘树脂层12并根据焊料凸块进行电接合，积层而得的积层型半导体装置。另外，如图21、图22所示，也能够将积层而得的半导体装置载置于具有电路的基板(配线基板14)上。此外，图19、图20、图21、图22分别是对单片化后的半导体装置23或24进行倒装芯片接合的例。
另外，如图23、图24所示，利用将以上述方式制造而成的积层型半导体装置载置于配线基板14上后，利用绝缘密封树脂层15进行密封，能够制造密封后积层型半导体装置。
在这里，作为绝缘树脂层12和绝缘密封树脂层15所使用的树脂，通常可以使用此用途所使用的树脂，可以使用例如环氧树脂和硅酮树脂以及它们的混合树脂等。
以上述方式制造的本发明的半导体装置、积层型半导体装置以及密封后积层型半导体装置，可以适合用于施加到半导体芯片的扇出(fan-out)配线和WCSP(晶片级芯片尺寸封装)。
如以上所述，如果是本发明的半导体装置，会形成以下半导体装置：利用在半导体元件上形成微细电极，并在半导体元件外部施加贯穿电极，容易载置于配线基板上和积层半导体装置，进一步地，即便半导体元件的高度是数十微米，在埋入的半导体元件周边没有空隙等，并且在金属配线的密度较大的情况下，也可以抑制半导体装置翘曲。
另外，如果是本发明的半导体装置的制造方法，利用在半导体元件上形成微细电极，并在半导体元件外部施加贯穿电极，可以容易地将半导体装置载置于配线基板上和积层半导体装置，另外，能够容易地进行贯穿电极、电极焊盘部的开口等加工。
进一步地，如此一来而得到的本发明的半导体装置，由于容易载置于配线基板上和积层半导体装置，因此可以制作将半导体装置积层而得的积层型半导体装置、和将这种积层型半导体装置载置于配线基板上并进行密封而得的密封后积层型半导体装置。
另外，本发明并不限定于上述实施方式。上述实施方式为示例，具有与本发明的权利要求书所述的技术思想实质相同的构成并发挥相同作用效果的技术方案，均包含在本发明的技术范围内。

Claims (7)

1.一种半导体装置的制造方法，其特征在于，具有以下步骤：
(1)在支撑基板上涂布暂时粘接剂，然后在该暂时粘接剂上形成膜厚1～20μm的第一绝缘层，所述第一绝缘层是使用抗蚀剂组合物材料来作为光固化性树脂层；
(2)根据隔着掩模的光刻技术，对所述第一绝缘层进行图案化，形成成为贯穿电极的孔图案后，利用烘烤使所述第一绝缘层固化；
(3)根据溅镀在所述第一绝缘层上形成晶种层，然后利用镀覆来填充所述成为贯穿电极的孔图案，形成与贯穿电极连接的金属配线，并且形成半导体元件下金属配线；
(4)使用芯片接合剂，将高度为20～100μm的半导体元件，芯片接合至形成有所述半导体元件下金属配线的固化后的第一绝缘层上，所述半导体元件，在上部表面上露出了电极焊盘；
(5)准备光固化性干膜，所述光固化性干膜具有膜厚5～100μm的光固化性树脂层被支撑膜与保护膜夹持的结构，该光固化性树脂层是由抗蚀剂组合物材料构成，将该步骤中准备的光固化性干膜设为具有光固化性树脂层的光固化性干膜，所述光固化性树脂层是由含有下述成分而成的化学放大型负型抗蚀剂组合物材料构成：
(A)含硅酮骨架的高分子化合物，具有由下述通式(1)表示的重复单元且重量平均分子量是3000～500000，
式(1)中，R1～R4表示可以相同或不同的碳数1～8的1价烃基；m是1～100的整数；a、b、c、d是0或正数，并且a、b、c、d不能同时为0；a+b+c+d＝1；进一步地，X是由下述通式(2)表示的有机基团，Y是由下述通式(3)表示的有机基团；
式(2)中，Z是选自下述中的任一种的2价有机基团，
n是0或1；R5和R6分别是碳数1～4的烷基或烷氧基，相互可以不同或相同；k是0、1、2中的任一者；
式(3)中，V是选自下述中的任一种的2价有机基团，
p是0或1；R7和R8分别是碳数1～4的烷基或烷氧基，相互可以不同或相同；h是0、1、2中的任一者；
(B)选自下述中的1种或2种以上的交联剂：被甲醛或甲醛-醇改性而得的氨基缩合物以及在1分子中平均具有2个以上的羟甲基或烷氧基羟甲基的酚类化合物；
(C)光致产酸剂，被波长190～500nm的光分解并产生酸；以及，
(D)溶剂；
(6)利用以覆盖已芯片接合后的半导体元件的方式，将所述光固化性干膜的光固化性树脂层，层压在所述第一绝缘层上，来形成第二绝缘层；
(7)根据隔着掩模的光刻技术，对所述第二绝缘层进行图案化，同时形成所述电极焊盘上的开口、用于在与所述贯穿电极连接的金属配线上形成贯穿所述第二绝缘层的金属配线的开口以及用于形成所述贯穿电极的开口后，进行烘烤，来使所述第二绝缘层固化；
(8)固化后，根据溅镀形成晶种层，然后利用镀覆来填充所述电极焊盘上的开口、用于形成贯穿所述第二绝缘层的金属配线的开口以及用于形成所述贯穿电极的开口，来形成半导体元件上金属焊盘、贯穿所述第二绝缘层的金属配线以及贯穿电极，并且将利用所述镀覆而形成的所述半导体元件上金属焊盘与贯穿所述第二绝缘层的金属配线，根据利用镀覆而形成的金属配线进行连接；
(9)形成金属配线后，利用层压所述光固化性干膜的光固化性树脂层或旋涂所述光固化性干膜所使用的所述化学放大型负型抗蚀剂组合物材料，来形成第三绝缘层；
(10)根据隔着掩模的光刻技术，对所述第三绝缘层进行图案化，在所述贯穿电极上部形成开口后，进行烘烤，来使所述第三绝缘层固化；以及，
(11)固化后，在所述贯穿电极上部的开口处形成焊料凸块，
在所述步骤(1)中，将所述化学放大型负型抗蚀剂组合物材料用作所述光固化性树脂层。
2.如权利要求1所述的半导体装置的制造方法，其中，在所述步骤(6)中，包含机械地按压所述第二绝缘层的步骤。
3.如权利要求1所述的半导体装置的制造方法，其中，在所述步骤(11)中，具有以下步骤：
利用镀覆，在所述贯穿电极上部的开口处形成贯穿电极上金属焊盘；以及，
于所述贯穿电极上金属焊盘上形成焊球，作为焊料凸块。
4.如权利要求1所述的半导体装置的制造方法，其中，在所述步骤(8)的利用镀覆而形成所述贯穿电极时，包含利用SnAg而进行镀覆的步骤，并且具有以下步骤：
在所述步骤(10)中，利用以在所述贯穿电极上部形成开口的方式进行图案化，来使所述镀覆的SnAg露出；以及，
在所述步骤(11)中，利用将所述镀覆的SnAg熔融，来使电极在所述贯穿电极上部的开口处隆起，并形成焊料凸块。
5.如权利要求1至4中任一项所述的半导体装置的制造方法，其中，具有以下步骤：
在所述步骤(11)之后，去除在所述步骤(1)中与第一绝缘层暂时粘接的支撑基板；以及，
去除所述基板后，利用进行切片来单片化。
6.一种积层型半导体装置的制造方法，其特征在于，将利用权利要求5所述的制造方法进行切片而单片化的多个半导体装置，夹持绝缘树脂层，并根据所述焊料凸块进行电接合而进行积层。
7.一种密封后积层型半导体装置的制造方法，其特征在于，具有以下步骤：
将利用权利要求6所述的制造方法制造而得的积层型半导体装置，载置于具有电路的基板上；以及，
利用绝缘密封树脂层来密封已载置于所述基板上的积层型半导体装置。
CN201580018116.0A 2014-03-31 2015-03-12 半导体装置、积层型半导体装置、密封后积层型半导体装置以及这些装置的制造方法 Active CN106165086B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910491197.6A CN110176432B (zh) 2014-03-31 2015-03-12 半导体装置、积层型半导体装置、密封后积层型半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-071458 2014-03-31
JP2014071458A JP6031060B2 (ja) 2014-03-31 2014-03-31 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
PCT/JP2015/001367 WO2015151417A1 (ja) 2014-03-31 2015-03-12 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910491197.6A Division CN110176432B (zh) 2014-03-31 2015-03-12 半导体装置、积层型半导体装置、密封后积层型半导体装置

Publications (2)

Publication Number Publication Date
CN106165086A CN106165086A (zh) 2016-11-23
CN106165086B true CN106165086B (zh) 2019-12-06

Family

ID=54239769

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910491197.6A Active CN110176432B (zh) 2014-03-31 2015-03-12 半导体装置、积层型半导体装置、密封后积层型半导体装置
CN201580018116.0A Active CN106165086B (zh) 2014-03-31 2015-03-12 半导体装置、积层型半导体装置、密封后积层型半导体装置以及这些装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910491197.6A Active CN110176432B (zh) 2014-03-31 2015-03-12 半导体装置、积层型半导体装置、密封后积层型半导体装置

Country Status (7)

Country Link
US (1) US10319653B2 (zh)
EP (1) EP3128549B1 (zh)
JP (1) JP6031060B2 (zh)
KR (1) KR102338029B1 (zh)
CN (2) CN110176432B (zh)
TW (1) TWI648439B (zh)
WO (1) WO2015151417A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727082B2 (en) * 2015-08-28 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP6534948B2 (ja) 2016-02-26 2019-06-26 信越化学工業株式会社 半導体装置の製造方法、フリップチップ型半導体装置の製造方法、半導体装置及びフリップチップ型半導体装置
JP6753743B2 (ja) 2016-09-09 2020-09-09 キオクシア株式会社 半導体装置の製造方法
JP7205787B2 (ja) * 2017-07-31 2023-01-17 大日本印刷株式会社 電子部品搭載基板およびその製造方法
US10695875B2 (en) * 2018-03-19 2020-06-30 Asia Vital Components Co., Ltd. Soldering method of soldering jig
KR102464066B1 (ko) * 2018-04-30 2022-11-07 에스케이하이닉스 주식회사 쓰루 몰드 비아를 포함하는 스택 패키지
KR102599631B1 (ko) 2020-06-08 2023-11-06 삼성전자주식회사 반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지
KR20220040138A (ko) 2020-09-23 2022-03-30 삼성전자주식회사 반도체 칩의 접속 구조물 및 그의 제조 방법, 및 접속 구조물을 포함하는 반도체 패키지 및 그의 제조 방법
WO2022190952A1 (ja) * 2021-03-09 2022-09-15 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法及び電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903682A (zh) * 2011-07-28 2013-01-30 株式会社吉帝伟士 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法
CN103545288A (zh) * 2012-07-13 2014-01-29 英特尔移动通信有限责任公司 堆叠的扇出半导体芯片

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040134875A1 (en) * 2002-11-22 2004-07-15 Kyocera Corporation Circuit-parts sheet and method of producing a multi-layer circuit board
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP4533283B2 (ja) 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US8441133B2 (en) 2009-03-31 2013-05-14 Ibiden Co., Ltd. Semiconductor device
JP5459196B2 (ja) * 2009-12-15 2014-04-02 信越化学工業株式会社 光硬化性ドライフィルム、その製造方法、パターン形成方法及び電気・電子部品保護用皮膜
JPWO2011122228A1 (ja) 2010-03-31 2013-07-08 日本電気株式会社 半導体内蔵基板
WO2011125380A1 (ja) * 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板
US8236617B2 (en) * 2010-06-04 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
JP2012256675A (ja) 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903682A (zh) * 2011-07-28 2013-01-30 株式会社吉帝伟士 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法
CN103545288A (zh) * 2012-07-13 2014-01-29 英特尔移动通信有限责任公司 堆叠的扇出半导体芯片

Also Published As

Publication number Publication date
CN110176432A (zh) 2019-08-27
US20170103932A1 (en) 2017-04-13
TWI648439B (zh) 2019-01-21
WO2015151417A1 (ja) 2015-10-08
TW201602425A (zh) 2016-01-16
CN106165086A (zh) 2016-11-23
EP3128549A4 (en) 2018-01-10
CN110176432B (zh) 2023-06-20
EP3128549A1 (en) 2017-02-08
JP6031060B2 (ja) 2016-11-24
KR102338029B1 (ko) 2021-12-13
EP3128549B1 (en) 2021-09-01
KR20160138081A (ko) 2016-12-02
JP2015195240A (ja) 2015-11-05
US10319653B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
KR102263433B1 (ko) 반도체장치, 적층형 반도체장치, 봉지후 적층형 반도체장치, 및 이들의 제조방법
CN106165086B (zh) 半导体装置、积层型半导体装置、密封后积层型半导体装置以及这些装置的制造方法
CN107134414B (zh) 半导体装置及其制造方法、倒装芯片型半导体装置及其制造方法
KR102475583B1 (ko) 반도체 장치, 적층형 반도체 장치, 밀봉 후 적층형 반도체 장치 및 이들의 제조 방법
JP6377894B2 (ja) 半導体装置の製造方法、積層型半導体装置の製造方法、及び封止後積層型半導体装置の製造方法
JP2014187167A (ja) 半導体装置及びその製造方法
JP2011044587A (ja) 半導体パッケージの製造方法
JP2005019754A (ja) 複合部品及びその製造方法
JP6291094B2 (ja) 積層型半導体装置、及び封止後積層型半導体装置
JP2017212416A (ja) 電子装置の製造方法
JP7348857B2 (ja) 半導体装置の製造方法
JP2017212415A (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant