CN106098633B - 一种封装基板及其制作方法 - Google Patents

一种封装基板及其制作方法 Download PDF

Info

Publication number
CN106098633B
CN106098633B CN201610514523.7A CN201610514523A CN106098633B CN 106098633 B CN106098633 B CN 106098633B CN 201610514523 A CN201610514523 A CN 201610514523A CN 106098633 B CN106098633 B CN 106098633B
Authority
CN
China
Prior art keywords
substrate
frame
thickness
silk
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610514523.7A
Other languages
English (en)
Other versions
CN106098633A (zh
Inventor
崔正丹
李志东
邱醒亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Xingsen Electronic Co Ltd
Shenzhen Fastprint Circuit Tech Co Ltd
Original Assignee
Guangzhou Xingsen Electronic Co Ltd
Shenzhen Fastprint Circuit Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Xingsen Electronic Co Ltd, Shenzhen Fastprint Circuit Tech Co Ltd filed Critical Guangzhou Xingsen Electronic Co Ltd
Priority to CN201610514523.7A priority Critical patent/CN106098633B/zh
Publication of CN106098633A publication Critical patent/CN106098633A/zh
Priority to PCT/CN2017/078924 priority patent/WO2018000875A1/zh
Application granted granted Critical
Publication of CN106098633B publication Critical patent/CN106098633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/12—Application of an electrode to the exposed surface of the selenium or tellurium after the selenium or tellurium has been applied to the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明公开了一种封装基板，包括基板，所述基板的厚度≤60μm，所述基板的上表面和/或下表面的四周边缘处设有边框。本发明公开了封装基板的制作方法，将所述边框采用丝印的方法制作而成丝印树脂边框，或者是将所述边框为采用电镀的方法制作而成镀铜边框或镀镍边框。本发明通过增加板边四周的韧性与刚性，从而提升薄板通过水平线的能力，同时能够避免其在与滚轮发生碰撞时产生破损而导致板裂的情况发生。

Description

一种封装基板及其制作方法
技术领域
本发明涉及一种PCB板，特别是涉及一种封装基板及其制作方法。
背景技术
随着电子产品不断向多功能化、小型轻量化、高性能化的方向发展，对封装基板轻薄化的需求也越来越高。例如，高端的多层SIP产品通常会要求采用0.04T或更薄的板材作为基板；另外SD卡、指纹识别产品、SIM卡、EMMC、CSP等类型的产品也对0.04T及以下厚度的薄板有越来越强的需求。但是目前PCB制作行业中对于此类薄板，其板边四周的韧性与刚性较差，会影响到其通过水平线的能力，而且薄板在经过滚轮前，上下两个滚轮相互接触的，当薄板经过滚轮时，需要先撑开滚轮，这时薄板和滚轮之间的摩擦力是比较大的，容易产生破损导致板裂；同时由于受到设备以及工艺的限制，加上PCB板的制造流程与工艺较长，整个过程需要多次通过水平线，如显影、蚀刻、清洗等流程；因此，目前主要采用治具或通过设备改造来解决上述问题。但是采用治具需要手动进行薄板的操作，手动操作需要增加人员，且手动操作对于超薄板(Core0.035mm铜厚2/2um)易产生折损，不利于量产转化；而设备改造费用高，并且设备改造后的技术程度对于薄板的改善作用不大，具体提升的空间较小，设备改造后的良率只达到70％，因此一般不采用以上办法。综上，目前对于此规格的薄板难以应对量产。
发明内容
针对现有技术的不足，本发明的第一目的是为了提供一种封装基板及其制作方法，通过增加板边四周的韧性与刚性，从而提升薄板通过水平线的能力，同时能够避免其在与滚轮发生碰撞时产生破损而导致板裂的情况发生。
本发明的第二目的是为了提供一种封装基板的制作方法，能够在不采用治具以及不进行设备改造的前提下，通过流程优化，可实现薄板的量产，并且保证较好的良品率。
为实现上述目的，本发明采用如下技术方案：
一种封装基板，包括基板，其特征在于：所述基板的厚度≤60μm，所述基板的上表面和/或下表面的四周边缘处设有边框。
作为优选，所述基板的厚度记为H1，边框的厚度记为H2，当H1≤35μm，H2＝H1×0.45；当35μm<H1≤60μm，H2＝H1×0.35；所述基板的宽度记为W1,边框的内框与外框之间的距离为W2，W2＝W1×0.3。
作为优选，所述边框采用丝印的方法制作而成丝印树脂边框；所述丝印树脂边框的厚度为15-25μm；所述丝印树脂边框的内框与外框之间的距离为10-20mm。
作为优选，所述边框为采用电镀的方法制作而成镀铜边框或镀镍边框；所述镀镀铜边框或镀镍边框的厚度为10-20μm，所述镀铜边框或镀镍边框的内框与外框之间的距离为10-20mm。
作为优选，所述基板为PCB板。
一种封装基板的制作方法，其特征在于，包括以下步骤:
1)提供一块厚度≤60μm的基板；
2)在所述基板的上表面和/或下表面的四周边缘处采用丝印的方法制作得到丝印树脂边框。
作为优选，步骤2中，丝印的相关参数如下：网版目数为110-130目；固化参数：柜式烘箱中温度为140-160℃，时间为25-35min；作为优选，树脂类型为山荣化学株式会社生产的PHP 900IR6PH(也可采用其他类型树脂)。
一种封装基板的制作方法，其特征在于，包括以下步骤:
1)提供一块厚度≤60μm的基板；
2)贴干膜：在步骤1)的所述基板的上表面和/或下表面贴一层干膜；
3)曝光显影：将步骤2)得到的贴有干膜的基板进行曝光显影形成边框状的空白区；
4)电镀：在步骤3)得到的基板的上表面和/或下表面的边框状的空白区进行电镀，使得基板的上表面和/或下表面的四周边缘处形成镀铜边框或镀镍边框；
5)退膜：将步骤4)得到的基板上位于镀铜边框或镀镍边框以外位置上的干膜去除。
作为优选，
步骤2)贴干膜的参数控制如下：温度：100-120℃，压力：0.4-0.6MPa，贴膜速度:1.5-2.5m/min；
步骤3)曝光显影的参数：Na2CO3的浓度：8-12g/L；pH值：10.5；温度：30±2℃；
步骤4)电镀的参数：电流密度：0.5-1.0ASD，时间：50-80min；
步骤5)退膜的参数：NaOH的浓度：20-30g/l；退膜压力：2.40±0.1kg/cm2；温度：50±2℃。
作为优选，所述镀铜边框或镀镍边框的厚度为10-20μm，所述镀铜边框或镀镍边框的内框与外框之间的距离为10-20mm。
作为优选，步骤5)完成后，还依次包括以下步骤：激光钻孔、除胶、沉铜、电镀填孔、干膜前处理、贴膜、曝光、DES、AOI、阻焊、电镀软金、AFVI(自动外观检查)、人工检查、烘烤、包装、出货。
本发明的有益效果在于：
1、本发明所述基板的厚度≤60μm，所述基板的上表面和/或下表面的四周边缘处设有边框，通过增加板边四周的韧性与刚性，从而提升薄板通过水平线的能力，同时能够避免其在与滚轮发生碰撞时产生破损而导致板裂的情况发生。
2、本发明所述边框为采用电镀的方法制作而成镀铜边框或镀镍边框；所述镀铜边框或镀镍边框的厚度为10-20μm，所述镀铜边框或镀镍边框的内框与外框之间的距离为10-20mm。当镀铜边框或镀镍边框的厚度小于10μm，对于薄板良率不起作用，当其大于10μm以上改善作用明显，同时当其厚度大于20μm时，对于后续进行的贴干膜处理会有影响，容易在导致贴膜不牢。
3、本发明所述的封装基板的制作方法，能够在不采用治具以及不进行设备改造的前提下，通过流程优化，即所述边框采用丝印的方法制作而成丝印树脂边框，或者是所述边框为采用电镀的方法制作而成镀铜边框或镀镍边框，可实现薄板的量产，并且保证较好的良品率。
附图说明
图1为本发明实施例1的封装基板的结构示意图。
图2为本发明实施例1的封装基板的制作工艺的流程示意图。
图3为本发明实施例1的封装基板的制作工艺的流程示意图。
其中，1、基板；2、边框；21、丝印树脂边框；22、镀铜边框；3、干膜。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述：
实施例1：
参照图1，本实施例提供一种封装基板，包括基板1，所述基板1的厚度50μm，所述基板1的上表面和下表面的四周边缘处设有边框2。所述基板为PCB板。
参照图2，本实施例提供一种封装基板的制作方法，包括以下步骤:
1)提供一块厚度50μm的基板；基板的宽为415mm，长为510mm；
2)在所述基板的上表面和/或下表面的四周边缘处采用丝印的方法制作得到丝印树脂边框21。
作为优选，步骤2中，丝印的相关参数如下：网版目数为120目；固化参数：柜式烘箱中温度为150℃，时间为30min；丝印树脂边框的厚度为15-25μm；丝印树脂边框的内框与外框之间的距离为10-20mm。作为优选，树脂类型为山荣化学株式会社生产的PHP 900IR6PH(也可采用其他类型树脂)。
实施例2：
参照图3，本实施例提供一种封装基板的制作方法，包括以下步骤:
1)提供一块厚度50μm的基板1；基板的宽为415mm，长为510mm；
2)贴干膜：在步骤1)的所述基板的上表面和下表面贴一层干膜3；贴干膜的参数控制如下：温度：100-120℃，压力：0.4-0.6MPa，贴膜速度:1.5-2.5m/min；
3)曝光显影：将步骤2)得到的贴有干膜的基板进行曝光显影形成边框状的空白区；曝光显影的参数：Na2CO3的浓度：8-12g/L；pH值：10.5；温度：30±2℃；
4)电镀：在步骤3)得到的基板的上表面和/或下表面边框状的空白区进行电镀，使得基板的上表面和/或下表面的四周边缘处形成镀铜边框22；电镀的参数：电流密度：0.5-1.0ASD，时间：50-80min；
5)退膜：将基板上位于镀铜边框22以外位置上的干膜去除；参数：NaOH的浓度：20-30g/l；退膜压力：2.40±0.1kg/cm2；温度：50±2℃。
作为优选，所述镀铜边框或镀镍边框的厚度为10μm，所述镀铜边框或镀镍边框的内框与外框之间的距离为10mm。
实施例3：
本实施例的特点是：实施例2的封装基板的制作方法中，步骤5)完成后，还依次包括以下步骤：激光钻孔、除胶、沉铜、电镀填孔、干膜前处理、贴膜、曝光、DES、AOI、阻焊、电镀软金、AFVI(自动外观检查)、人工检查、烘烤、包装、出货。其它与实施例2相同。
实施例4：
本实施例的特点：实施例2的封装基板的制作方法中，所述基板的厚度为40μm，所述镀铜边框或镀镍边框的厚度为15μm，所述镀铜边框或镀镍边框的内框与外框之间的距离为15mm。其它与实施例2相同。
实施例5：
本实施例的特点：实施例2的封装基板的制作方法中，所述基板的厚度为30μm，所述镀铜边框或镀镍边框的厚度为20μm，所述镀铜边框或镀镍边框的内框与外框之间的距离为20mm。其它与实施例2相同。
实施例6：
本实施例的特点：一种封装基板，包括基板1，所述基板1的厚度50μm，所述基板1的上表面的四周边缘处设有边框2。所述基板为PCB板。其它与实施例1或2相同。
实施例7：
本实施例的特点：一种封装基板，包括基板1，所述基板1的厚度50μm，所述基板1的下表面的四周边缘处设有边框2。所述基板为PCB板。其它与实施例1或2相同。
采用治具：采用治具需要手动进行薄板的操作，手动操作增加人员，且手动操作对于超薄板(Core 0.035mm铜厚2/2um)易产生折损，不利于量产转化；
设备改造：设备改造费用高，并且设备改造后的技术程度对于薄板的改善作用不大，具体提升的空间较小，设备改造后的良率只达到70％，因此一般不采用以上办法。
而采用本发明实施例所得到的封装基板，能够大幅度提升薄板通过水平线的能力，可有效应对薄板生产，并且提升薄板的制作能力达到板厚(core 20um，铜厚2/2um)，良品率达到95％以上。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本发明权利要求的保护范围之内。

Claims (6)

1.一种封装基板，包括基板，其特征在于：所述基板的厚度≤60μm，所述基板的上表面和/或下表面的四周边缘处设有边框;
所述基板的厚度记为H1，边框的厚度记为H2，当H1≤35μm，H2= H1×0.45; 当35μm <H1≤60μm，H2= H1×0.35; 所述基板的宽度记为W1,边框的内框与外框之间的距离为W2，W2=W1×0.3;
所述边框为采用丝印的方法制作而成的丝印树脂边框；所述丝印树脂边框的厚度为15-25μm；所述丝印树脂边框的内框与外框之间的距离为10-20mm；
所述的封装基板的制作方法，其特征在于，包括以下步骤:
1）提供一块厚度≤60μm的基板；
2）在所述基板的上表面和/或下表面的四周边缘处采用丝印的方法制作得到丝印树脂边框;
步骤2）中，丝印的相关参数如下：网版目数为110-130目；固化参数：柜式烘箱中温度为140-160℃，时间为25-35min。
2.根据权利要求1所述的封装基板，其特征在于：所述边框为采用电镀的方法制作而成镀铜边框或镀镍边框；所述镀铜边框或镀镍边框的厚度为10-20μm，所述镀铜边框或镀镍边框的内框与外框之间的距离为10-20mm。
3.根据权利要求1所述的封装基板，其特征在于：所述基板为PCB板。
4.一种根据权利要求1、2、3任意一项所述的封装基板的制作方法，其特征在于，包括以下步骤:
1）提供一块厚度≤60μm的基板；
2）贴干膜：在步骤1）的所述基板的上表面和/或下表面贴一层干膜；
3）曝光显影：将步骤2）得到的贴有干膜的基板进行曝光显影形成边框状的空白区；
4）电镀：在步骤3）得到的基板的上表面和/或下表面的边框状的空白区进行电镀，使得基板的上表面和/或下表面的四周边缘处形成镀铜边框或镀镍边框；
5）退膜：将步骤4）得到的基板上位于镀铜边框或镀镍边框以外位置上的干膜去除。
5.根据权利要求4所述的封装基板的制作方法，其特征在于：
步骤2）贴干膜的参数：温度：100-120℃，压力：0.4-0.6 MPa，贴膜速度:1.5-2.5m/min；
步骤3）曝光显影的参数：Na2CO3的浓度：8-12 g/L；pH值：10.5； 温度：30±2℃；
步骤4）电镀的参数：电流密度：0.5-1.0ASD，时间：50-80min；
步骤5）退膜的参数：NaOH的浓度：20-30 g/l；退膜压力：2.40±0.1 kg/cm2；温度：50±2℃。
6.根据权利要求4所述的封装基板的制作方法，其特征在于：步骤5）完成后，还依次包括以下步骤：激光钻孔、除胶、沉铜、电镀填孔、干膜前处理、贴膜、曝光、DES、AOI、阻焊、电镀软金、自动外观检查、人工检查、烘烤、包装、出货。
CN201610514523.7A 2016-06-30 2016-06-30 一种封装基板及其制作方法 Active CN106098633B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610514523.7A CN106098633B (zh) 2016-06-30 2016-06-30 一种封装基板及其制作方法
PCT/CN2017/078924 WO2018000875A1 (zh) 2016-06-30 2017-03-31 一种封装基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610514523.7A CN106098633B (zh) 2016-06-30 2016-06-30 一种封装基板及其制作方法

Publications (2)

Publication Number Publication Date
CN106098633A CN106098633A (zh) 2016-11-09
CN106098633B true CN106098633B (zh) 2019-05-21

Family

ID=57211913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610514523.7A Active CN106098633B (zh) 2016-06-30 2016-06-30 一种封装基板及其制作方法

Country Status (2)

Country Link
CN (1) CN106098633B (zh)
WO (1) WO2018000875A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098633B (zh) * 2016-06-30 2019-05-21 广州兴森快捷电路科技有限公司 一种封装基板及其制作方法
AU2022268726A1 (en) 2021-05-04 2023-11-23 Adama Makhteshim Ltd. Crystalline forms of 5-fluoro-4-imino-3-methyl-1-tosyl-3,4- dihydropyrimidin-2-one, and mixtures, compositions and methods of use thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102615318A (zh) * 2012-04-11 2012-08-01 景旺电子（深圳）有限公司 一种pcb锣板方法
CN203233592U (zh) * 2013-04-18 2013-10-09 广东欧珀移动通信有限公司 一种pcb板
CN103582282A (zh) * 2012-07-25 2014-02-12 欧司朗股份有限公司 电路板、包括该电路板的电子模块和发光模块
CN104051278A (zh) * 2014-02-18 2014-09-17 无锡江南计算技术研究所 Dbc陶瓷基板的成型铣切方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69935963T2 (de) * 1998-07-08 2007-09-06 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren zur herstellung eines ptc-chip-varistors
US7276394B2 (en) * 2001-09-20 2007-10-02 Eastman Kodak Company Large area flat image sensor assembly
CN101188909B (zh) * 2006-11-16 2010-06-16 比亚迪股份有限公司 一种挠性线路板及其镀铜方法
CN202231056U (zh) * 2011-09-20 2012-05-23 苏州晶能科技有限公司 改进的集成封装led模块
JP5980634B2 (ja) * 2012-09-14 2016-08-31 富士通コンポーネント株式会社 プリント基板
CN106098633B (zh) * 2016-06-30 2019-05-21 广州兴森快捷电路科技有限公司 一种封装基板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102615318A (zh) * 2012-04-11 2012-08-01 景旺电子（深圳）有限公司 一种pcb锣板方法
CN103582282A (zh) * 2012-07-25 2014-02-12 欧司朗股份有限公司 电路板、包括该电路板的电子模块和发光模块
CN203233592U (zh) * 2013-04-18 2013-10-09 广东欧珀移动通信有限公司 一种pcb板
CN104051278A (zh) * 2014-02-18 2014-09-17 无锡江南计算技术研究所 Dbc陶瓷基板的成型铣切方法

Also Published As

Publication number Publication date
CN106098633A (zh) 2016-11-09
WO2018000875A1 (zh) 2018-01-04

Similar Documents

Publication Publication Date Title
CN102821551B (zh) 厚铜类印制线路板的制作方法
CN101820728B (zh) 一种具有台阶槽的pcb板加工工艺方法
CN105430929B (zh) 一种局部厚铜pcb的制作方法
CN204217201U (zh) 埋铜块散热pcb结构
CN102958280B (zh) 分段金手指的镀金方法
CN106098633B (zh) 一种封装基板及其制作方法
CN104602452B (zh) 一种电路板的制作方法
CN104486911A (zh) 一种内层有焊盘或金手指的刚挠接合板的制作工艺
CN105448466B (zh) 一种金属化铁粉芯磁芯及其制备方法
CN108235594A (zh) 一种复合式叠构离型膜及其制备方法
CN111491447B (zh) 一种射频模块转接pcb板的制作方法
CN202573248U (zh) 一种印刷钢网
CN104183567B (zh) 薄型封装基板及其制作工艺
CN110996540B (zh) 一种pcb的制作方法
CN104185363A (zh) 复合型超薄无芯基板及其制作方法
CN110072350A (zh) 多层线路板加工方法
CN102625591B (zh) 一种通过静电喷涂机制作单元板阻焊层的方法
CN104968163A (zh) 一种无引线残留的金手指处理方法
CN103207515A (zh) 一种三维立体掩模板及其制备工艺
CN203167427U (zh) 纸基材金属化孔碳膜板
CN102970835B (zh) 一种hdi线路板上盲孔的制作方法
CN102595797B (zh) 利用阴阳板镀铜法制作多层软硬结合板的方法
CN104411094A (zh) 一种fpc的制作方法
CN109743839A (zh) 一种非金属化半孔板的方法
CN110324988A (zh) 飞尾刚挠结合板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant