CN106057233B - 在多芯片封装中使用温度偏差来控制操作的方法和器件 - Google Patents

在多芯片封装中使用温度偏差来控制操作的方法和器件 Download PDF

Info

Publication number
CN106057233B
CN106057233B CN201610217725.5A CN201610217725A CN106057233B CN 106057233 B CN106057233 B CN 106057233B CN 201610217725 A CN201610217725 A CN 201610217725A CN 106057233 B CN106057233 B CN 106057233B
Authority
CN
China
Prior art keywords
die
temperature
information
memory
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610217725.5A
Other languages
English (en)
Other versions
CN106057233A (zh
Inventor
朴旼相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN202110230766.9A priority Critical patent/CN112992217A/zh
Priority to CN201811494811.6A priority patent/CN110010174B/zh
Publication of CN106057233A publication Critical patent/CN106057233A/zh
Application granted granted Critical
Publication of CN106057233B publication Critical patent/CN106057233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]

Abstract

提供了一种多芯片封装，包括具有温度传感器的第一裸片和第二裸片。第一裸片基于由温度传感器产生的n比特的温度信息来产生m(m<n)比特的温度偏差信息。第一裸片提供m比特的温度偏差信息，而不是n比特的温度信息给第二裸片。第二裸片的内部操作使用由第一裸片输出的温度偏差信息来控制。

Description

在多芯片封装中使用温度偏差来控制操作的方法和器件
相关申请的交叉引用
本申请要求于2015年4月8日提交到韩国知识产权局的韩国专利申请No.10-2015-0049952的利益，其公开的内容在此通过引用以其整体并入本文。
技术领域
本发明的概念涉及半导体器件。更具体地，本发明的概念涉及诸如，DRAM的、具有依赖于温度的操作特征的半导体器件，并且涉及包括第一裸片和第二裸片的多芯片半导体器件封装，用于根据环境的温度来控制第一裸片的操作。
背景技术
在动态随机存取存储器(DRAM)中，通过在单元电容器中存储电荷，数据被写入，即，执行写操作。然而，由于单元电容器的漏电流，在没有任何读或写操作被执行的情况下，存储在DRAM的电容器中的电荷随着时间的经过耗散。DRAM的漏电流具有温度依赖性，其中，当DRAM处于相对低的温度时，DRAM的漏电流的量相对小，并且当DRAM处于高温时，其相反地相对大。在由于漏电流而导致单元电容器的电荷消耗之前，DRAM执行刷新操作以感测和重新写入数据。因此，可以控制DRAM的刷新操作，使得当DRAM处于低温时，其刷新周期相对较长，并且DRAM处于高温下时，其相对较短。
发明内容
根据本发明构思的一个方面，提供了一种多芯片封装，包括：第一裸片，其具有感测在第一温度传感器所处的区域处的温度，并且将所感测的温度输出作为n比特的第一温度信息的第一温度传感器，以及至少一个第二裸片，其与第一裸片一起封装，并且在其中第一裸片被配置为基于第一温度信息来产生m比特的第一温度偏差信息，并且其中，m小于n，并且n是大于或者等于2的自然数，并且每个第二裸片被操作地连接到第一裸片，以接收由第一裸片产生的第一温度偏差信息，并且其被配置为执行内部操作，并且基于第一温度偏差信息来控制内部操作。
根据本发明构思的另一个方面，提供了一种存储器器件，包括：第一裸片，其包括被配置为感测温度状态的第一温度传感器，将所感测的温度状态输出作为n比特的第一温度信息，以及基于n比特的第一温度信息来提供m比特的温度特征信息，m比特小于n比特；以及至少一个第二裸片，其包括第一存储器单元阵列，不包括在对应于第一温度传感器的位置处的温度传感器，接收第一裸片的温度特征信息，并且基于温度特征信息来控制第二裸片的内部操作。
根据本发明构思的另一个方面，提供了一种存储器器件，包括：第一裸片，其具有衬底、跨过衬底排列，并且在其所在处感测衬底的区域的温度并且分别输出所感测的温度的信息的第一温度传感器、以及计算器，其操作地连接到温度传感器以接收由温度传感器所输出的信息并且被配置为基于由温度传感器所输出的信息来产生第一温度信息；以及第二裸片，其与第一裸片封装，并且具有操作地连接到第一裸片的计算器的操作控制器，以及执行依赖于温度的内部操作的电路，该电路被操作地连接到操作控制器，并且其中，操作控制器被配置为基于第一裸片所产生的第一温度信息来控制第二裸片的内部操作的至少一个参数。
根据本发明构思的另一个方面，提供了一种存储器器件，包括：第一裸片，其具有衬底、跨过衬底排列，并且在其所在处感测衬底的区域的温度并且分别输出所感测的温度的信息的第一温度传感器、以及计算器，其操作地连接到温度传感器以接收由温度传感器所输出的信息并且被配置为基于由温度传感器所输出的信息来产生第一温度信息，以及与第一裸片封装并且与其电连接的第二裸片的堆栈，在其中，每个第二裸片具有操作控制器，以及执行依赖于温度的操作的电路，该电路被操作地连接到操作控制器，并且其中，操作控制器被配置为基于第一裸片所产生的第一温度信息来控制由第二裸片的电路执行的操作的至少一个参数。
附图说明
结合附图，从本发明的示例的以下详细描述中，本发明的概念将被更清楚地理解，在附图中：
图1是根据本发明的概念的，包括存储器器件的存储器系统的框图；
图2是说明图1的存储器器件的操作的流程图；
图3是根据本发明概念的多芯片封装的第一示例的示意形式的透视图；
图4是根据本发明概念的多芯片封装的第二示例的示意形式的透视图；
图5是图1的存储器器件的第一裸片的一部分的框图；
图6是图1的存储器器件的第二裸片的一部分的框图；
图7是根据本发明概念的多芯片封装的第三示例的示意形式的透视图；
图8是根据本发明概念的多芯片封装的第四示例的示意形式的透视图；
图9是图7和8的多芯片封装的第一裸片的一部分的框图；
图10是根据本发明概念的多芯片封装的第五示例的示意形式的透视图；
图11是根据本发明概念的多芯片封装的第六示例的示意形式的透视图；
图12是根据本发明概念的多芯片封装的第七示例的示意形式的透视图；
图13是根据本发明概念的多芯片封装的第八示例的示意形式的透视图；
图14是根据本发明概念的多芯片封装的第九示例的示意形式的透视图；
图15是根据本发明概念的多芯片封装的第十示例的示意形式的透视图；
图16是图15的多芯片封装的第一裸片的一部分的框图；
图17是根据本发明概念的多芯片封装的第十一示例的示意形式的透视图；
图18是根据本发明概念的多芯片封装的一个版本的示意形式的剖视图；
图19是根据本发明概念的多芯片封装的另一版本的示意形式的剖视图；
图20是根据本发明的概念的存储器器件的框图；
图21是根据本发明的概念的向其应用存储器器件的移动系统的框图；以及
图22是根据本发明的概念的向其应用存储器器件的计算系统的框图。
具体实施方式
在下文中，将参考所附附图来更全面地描述本发明的概念，在附图中示出了本发明构思的示例。附图中相同的参考标号表示相同的元件，并且重叠特征的重复说明将不给出。当在元件列表之后跟有诸如“中的至少一个”的表述时，其修饰整个列表，而不是修饰列表中的单个元件。如本文中所使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。但是，这些本发明的概念可以以不同的形式来例示，并且其不应该被理解为受限于这里阐述的示例。相反，提供这些示例使得本公开是彻底和完整的，并充分地将本发明的概念传达给本领域技术人员。但是应当理解的是，本发明概念的示例将覆盖落入本发明概念的精神和范围内的所有的修改、等价物和替代。在所附附图中，为了清晰，结构的尺寸可以被夸大。
此处使用的术语用于描述特定示例，并不旨在进行限制。如本文中所使用的，除非上下文清楚地显示，否则单数形式“一”、“一个”和“该”也意图包括复数形式。将进一步理解，在本文中使用时，术语“包括”和/或“包含”指定所陈述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组合。
除非另外定义，这里使用的所有术语(包括技术和科学术语)具有作为本发明构思所属的领域中通常理解的相同含义。应当进一步理解的是，术语，例如在常用字典中定义的那些术语应当被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应该以理想化或过于正式的意义来解释，除非在此明确声明。
本发明的概念将使用DRAM作为执行具有依赖于温度的特征的操作，并且从根据其环境的温度而被控制中获益的半导体器件的示例。
高容量的DRAM可以实现为多芯片封装，其包括多个存储器裸片(或多个存储器层)。存储器裸片可以在封装中堆叠。DRAM还可以包括逻辑裸片，其电连接至堆叠的存储器裸片。逻辑裸片可从存储器控制器接收命令、地址、时钟信号和数据，并且可以提供信号分布功能，其提供所接收的命令、地址、时钟和数据到存储器裸片。逻辑裸片缓冲所有命令、地址、时钟信号和数据。因此，逻辑裸片可以操作为存储器控制器和存储器芯片之间的存储器缓冲器。逻辑裸片与存储器裸片可以经由硅通孔(TSV)或引线键合(wire bond)来交换信号。
DRAM的温度可以由于逻辑裸片以及存储器裸片的操作而产生的热而增加。DRAM可针对每一存储器裸片来执行刷新操作。为效率的问题，即，最大化DRAM的操作速度，基于DRAM的温度来控制刷新操作。特别地，每个存储器裸片的刷新操作通常根据其他的存储器裸片或逻辑裸片的温度的信息而被控制。然而，需要相对大量的布线，用于在裸片之间传送该温度信息。在多芯片封装中可用空间的缺乏可能使得难以提供如此大量的布线。
图1示出根据本发明的概念的存储器系统10，其可以以DRAM的形式来实现。如将要在后面更详细地，根据本发明的概念，这样的存储器系统，例如，使用最小量的温度信息来进行操作的DRAM可以被实现，以使得在整个存储器系统中，传输该温度信息所需的布线数量也被最小化。
现在参考图1，虽然，存储器系统10包括存储器控制器20和存储器器件100。存储器系统10可分配作为命令和数据的组合的程序代码到存储器器件100，以用于通过处理器执行应用程序。存储器控制器20可在处理器中提供，或者可以被实现与处理器分开，并连接到处理器的芯片。存储器控制器20可支持用于访问存储器器件100的读和/或写存储器事务。
存储器控制器20可以通过除了处理器之外的形成存储器系统10的其他芯片组来执行存储器事务。例如，当系统构成计算设备时，芯片组可以是一个或多个集成电路(IC)封装或芯片，其将诸如，基本输入/输出系统(BIOS)固件、键盘、鼠标、存储器件、网络接口、电源管理集成电路(PMIC)等的组件连接到处理器。
存储器控制器20可以经由总线30而连接到存储器器件100。从存储器控制器20输出的命令CMD、地址ADDR、时钟CLK、和数据DQ可以经由总线30传输到存储器器件100。在总线30中，命令总线和地址总线可以被实现为一条线，以便命令CMD和地址ADDR可以是时间顺序地传输。响应于存储器控制器20的CMD命令，在存储器器件100中输出的数据DQ可以经由总线30被传输到存储器控制器20。
存储器器件100可以是包括第一裸片110和第二裸片120的多芯片封装。第一裸片110可从控制器20接收命令CMD、地址ADDR、时钟信号CLK、和数据DQ，并且可以提供接收到的命令CMD、地址ADDR、时钟信号CLK、和数据DQ到第二裸片120。第一裸片110可操作为缓冲命令CMD、地址ADDR、时钟信号CLK、和数据DQ，并且传输缓冲的命令CMD、地址ADDR、时钟信号CLK、和数据DQ到第二裸片120的存储器缓冲器。第一裸片110可因此被称为逻辑裸片，第二裸片120可因此被称为存储器裸片。
第一裸片110可包括占据裸片的相应区域的至少两个温度传感器，以用于计算温度偏差信息D_TEMP(在下面更详细描述)。例如，第一裸片110可以包括占据裸片的相应区域的温度传感器111到115。第一温度传感器111可以占据第一裸片110的左上区域，第二温度传感器112可以占据第一裸片110的左下区域，第三温度传感器113可以占据第一裸片110的右上区域，第四温度传感器114可以占据第一裸片110的右下区域，并且第五温度传感器115可以占据第一裸片110的中心，如在平面图中所示。
温度传感器111到115在其相应区域中各自感测温度，并且可以将所感测的温度分别作为温度信息TEMP1到TEMP5输出。温度信息TEMP1到TEMP5可能包括代表检测到的温度状态的n比特。
第一裸片110可包括配置为计算由温度传感器111到115产生的温度信息TEMP1到TEMP5之间的温度差的温度偏差计算器116。温度偏差计算器116可以接收温度传感器111到115的温度信息TEMP1到TEMP5，使用温度信息TEMP1到TEMP5的多个值中的一个来计算温度差，并将计算结果输出作为温度偏差信息D_TEMP。
例如，温度偏差计算器116被配置为从温度信息TEMP1到TEMP5中选择最高温度和最低温度，计算所选择的最高温度和所选择的最低温度之间的温度差，并且将计算结果输出为温度偏差信息D_TEMP。在另一个例子中，温度偏差计算器116被配置为从温度信息TEMP1到TEMP5中选择最高温度，计算最高温度和参考温度之间的差，并将计算结果输出为温度偏差信息D_TEMP。根据又一示例中，温度偏差计算器116被配置为从温度信息TEMP1到TEMP5中选择最低温度，计算最低温度和参考温度之间的差，和将计算结果输出为温度偏差信息D_TEMP。另外，温度偏差计算器116可以将温度环境变量(即，系数或常数)应用到使用温度信息TEMP1到TEMP5的一个或多个值而计算出的温度差。在这种情况下，温度偏差信息D_TEMP反映温度环境变量。
在其中温度偏差计算器116使用参考温度的上述示例中，参考温度可被存储在第一裸片100中的寄存器等中，来作为预先提供的值，或者可以由存储器控制器20实时地提供。另外，参考温度可使用由温度传感器111到115测量的温度，经由第一裸片110或第二裸片120来计算。在这种情况下，参考温度可以是所测量的温度的平均值。
在任何情况下，由温度偏差计算器116输出的温度偏差信息D_TEMP可以由m(m<n)比特的信息来组成。m比特的温度偏差信息D_TEMP可以是具有在n比特的温度信息TEMP1至TEMP5中的最低值的那些比特。在实践中，温度传感器111至115的温度信息TEMP1到TEMP5之间的偏差可以加或减5℃。因此，例如，当温度信息TEMP1到TEMP5由8比特来组成时，温度偏差信息D_TEMP可以是具有最低值的温度信息TEMP1到TEMP5的3比特。可替代地，温度偏差信息D_TEMP可以是其值是利用温度信息TEMP1到TEMP5的计算结果的8比特中具有最低值的3比特。在任何情况下，温度偏差计算器116可以输出m比特的温度偏差信息D_TEMP，该m比特小于温度信息TEMP1到TEMP5的n比特，并且将输出的温度偏差信息D_TEMP提供给第二裸片120。
第二裸片120可以包括任何不同类型的存储器，其经由存储器控制器20来提供向和/或从其读取和/或写入数据的可寻址存储位置。第二裸片120可以包括，例如，动态随机存取存储器(DRAM)器件、同步DRAM(SDRAM)器件、双倍数据速率(DDR)SDRAM器件或类似物。
在图示的示例中，第二裸片120包括存储器单元阵列121和操作控制器122。存储器单元阵列121可包括排列成行和列的多个存储器单元。每个存储器单元可以具有一个存取晶体管和一个存储电容器。存储器单元可以被布置为使得每个存储器单元位于字线和位线矩阵的交叉点。从存储器控制器20提供的数据可以被写入存储器单元阵列121的存储器单元。
在一个示例中，存储器单元阵列121是三维(3D)存储器阵列。三维存储器阵列可以包括分别处于几个级(level)的电路，其中，每个电路被布置在衬底的有源区上或者在其中。三维存储器阵列是单片的，这意味着阵列中的电路的级直接堆叠在彼此之上。在这方面，可以参考美国专利No.7679133、No.8553466、No.8654587、和No.8559235，以及美国专利申请公开No.2011/0233648，其公开了可使用来提供存储器单元阵列121的类型的三维存储器阵列。
第二裸片120的操作控制器122可通过使用由所述第一裸片110提供的温度偏差信息D_TEMP，来控制第二裸片120的功能、特征、和模式。操作控制器122可以基于温度偏差信息D_TEMP，来控制从由第二裸片120的刷新操作、DC电平、以及AC定时所组成的组中选择的至少一个“操作特征”。
图2是说明图1的存储器器件100的操作的流程图。
共同参照图1和2，在操作S210中，存储器器件100可以从第一裸片110的温度传感器111到115中的每个中收集n比特的温度信息TEMP1到TEMP5。
在第一裸片110中，温度传感器111到115的温度信息TEMP1到TEMP5可以被提供到温度偏差计算器116。在操作S220中，基于温度信息TEMP1到TEMP5，m(m<n)比特的温度偏差信息D_TEMP可以经由温度偏差计算器116来计算。例如，如在前面已经详细描述地，从温度信息TEMP1到TEMP5中的最高温度和最低温度之间的差可以被计算作为温度偏差信息D_TEMP。可替代地，温度偏差信息D_TEMP可以被计算为最高温度和参考温度之间的差。根据又一示例，温度偏差信息D_TEMP可以计算为最低温度和参考温度之间的差。此外，此步骤可以包括将温度环境变量(TEV)应用到使用温度信息TEMP1到TEMP5而计算出的温度差。例如，温度环境变量TEV是基于多芯片封装的结构特征的常数或系数。例如，温度环境变量TEV可以包括依赖于堆叠在多芯片封装中的裸片之间的物理距离的传热系数。
第一裸片110的温度偏差信息D_TEMP可以被提供到第二裸片120。第二裸片120可以将温度偏差信息D_TEMP传送给操作控制器122，并且操作控制器122可以根据温度偏差信息D_TEMP来控制第二裸片120的功能、特征、和模式。
在第二裸片120中，在操作S231中，操作控制器122可以根据温度偏差信息D_TEMP控制刷新操作。因此，第二裸片120可以根据由温度偏差信息D_TEMP指示的温度差值，控制第二裸片120的刷新特征。例如，当温度差值大时，则刷新周期可被设置得较短，而当温度差值小时，刷新周期可被设置得较长。
在第二裸片120中，在操作S232中，操作控制器122可以根据温度偏差信息D_TEMP控制DC电平。第二裸片120可以根据温度偏差信息D_TEMP，来设置第二裸片120的DC参数，包括操作电压范围、参考电压电平、输出驱动器的强度、写均衡(write leveling)、以及读均衡(read leveling)。
在第二裸片120中，在操作S233中，操作控制器122可以根据温度偏差信息D_TEMP来控制AC定时。第二裸片120根据温度偏差信息D_TEMP来设置第二裸片120的AC参数，包括时钟延时、命令延时、信号传送延时、以及定时延迟。
现在将参考3-17来描述根据本发明概念的多芯片封装形式的存储器器件的示例。图3、4和7-14分别示出了存储器器件100a、100b、100c、100d、100e、100f、100g、100h、和100i，其存储器裸片不包含自己的温度传感器。另一方面，图15-17分别示出了存储器器件110j、100k和100l，其存储器裸片包括自己的温度传感器。
现在参考图3，存储器器件100a可以是具有在其中第一裸片110和第二裸片120被垂直堆叠的结构的多芯片封装。存储器器件100a的第一裸片110可以是逻辑裸片，并且第二裸片120可以是存储器裸片。存储器器件100a的第一裸片110可以包括温度传感器111和112以及温度偏差计算器116。温度传感器111和112可以生成对应于感测到的温度状态的温度信息TEMP1和TEMP2。
第一裸片110已经被示出和描述为仅具有两个温度传感器111和112。然而，这仅仅是为了便于说明。也就是说，第一裸片110可具有两个或更多个温度传感器。例如，第一裸片110可如图1所示地具有5个温度传感器111到115。
温度偏差计算器116可以接收温度传感器111和112的温度信息TEMP1和TEMP2，并且将温度信息TEMP1和TEMP2之前的温度差输出作为温度偏差信息D_TEMP。温度偏差计算器116可以根据n比特的温度信息TEMP1和TEMP2来输出m(m<n)比特的温度偏差信息D_TEMP。
温度偏差信息D_TEMP可以经由包括m个硅通孔(TSV)310的信号路径而被提供到第二裸片120。TSV 310可以通过被连接到第一裸片110和第二裸片120的导电线312和322和导电焊盘314和324来提供电连接。
第二裸片120接收第一裸片110的温度偏差信息D_TEMP。第二裸片120的操作控制器122可以根据温度偏差信息D_TEMP控制第二裸片120的操作。例如，操作控制器122可以根据温度偏差信息D_TEMP控制第二裸片120的刷新操作、DC电平、和/或AC定时。
参照图4，存储器器件100b是具有在其中第一裸片110和第二裸片120被水平地安装在基础衬底(未示出)上的结构的多芯片封装。存储器器件100b类似于图3的存储器器件100a之处在于，存储器器件100b的第一裸片110的温度传感器111和112产生对应于所感测的温度状态的温度信息TEMP1和TEMP2，并且温度偏差计算器116可以计算温度信息TEMP 1和TEMP2之间的温度差，并且输出温度差来作为偏差信息D_TEMP。温度偏差计算器116可以根据n比特的温度信息TEMP1和TEMP2，输出m(m<n)比特的温度偏差信息D_TEMP。
温度偏差信息D_TEMP可以通过包括m个有线键合410的信号路径而被提供到第二裸片120。每一个有线键合410可以通过被连接到第一裸片110和第二裸片120的导电线412和422和导电焊盘414和424来提供电连接。
第二裸片120接收第一裸片110的温度偏差信息D_TEMP。第二裸片120的操作控制器122可以根据温度偏差信息D_TEMP控制第二裸片120的操作。例如，操作控制器122可以控制根据温度偏差信息D_TEMP，来控制第二裸片120的刷新操作、DC电平、和/或AC定时。
图5是图1的存储器器件100的第一裸片110的一部分110a的框图。
参照图5，第一裸片110可以包括多个温度传感器111至115和温度偏差计算器116。温度传感器111到115可以感测在温度传感器111到115被设置的区域处的温度，并且将感测到的温度输出作为温度信息TEMP1到TEMP5。温度信息TEMP1到TEMP5可以被输出为n比特。
温度偏差计算器116可以从温度传感器111到115接收n比特的温度信息TEMP1到TEMP5，并且计算温度信息TEMP1到TEMP5之间的温差。温度偏差计算器116可以包括：选择单元501，其响应于第一和第二选择信号TH和TL，以及计算器502，其基于选择单元501的输出来输出温度偏差信息D_TEMP。
响应于第一选择信号TH，选择单元501可以从温度信息TEMP1到TEMP5中选择最高温度，并且将所选择的最高温度输出到计算器502。响应于第二选择信号TL，选择单元501可以从温度TEMP1到TEMP5中选择最低温度，并且将选择的最低温度输出到计算器502。计算器502可以计算在最高温度和最低温度之间的差，并且因此将温度差输出作为m(m<n)比特的温度偏差信息D_TEMP。
图6是图1的存储器器件100的第二裸片120的一部分的框图。
参照图6，第二裸片120可包括从图1的存储器器件100的第一裸片110接收温度偏差信息D_TEMP的操作控制器122。操作控制器122可以包括根据温度偏差信息D_TEMP，用于控制第二裸片120的操作的刷新控制电路601、电平控制电路602、和定时控制电路603。
刷新控制电路601可以根据由所述温度偏差信息D_TEMP表示的温度差值来设置第二裸片120的刷新特征。例如，由于最高温度较大而导致温度差值较大时，环境可以被认为处于高温。在这种情况下，刷新周期可被设置为相对较短。另一方面，因为最高温度相对较低，即使最高温度再次被用于计算温度差，当温度差小时，环境可以被认为处于低温。在任何情况下，当温度差值小时，刷新周期可被设置得较长。
电平控制电路602可根据温度偏差信息D_TEMP，设置一个或多个DC参数特征，诸如第二裸片120的操作电压范围、参考电压电平、输出驱动器的强度、写均衡(writeleveling)、读均衡(read leveling)中的一个或者多个。操作电压范围和参考电压电平可以根据温度偏差信息D_TEMP进行设置。输出驱动器的强度可以被提供来作为输出缓冲器的使能或禁止功能。可以提供写均衡和读均衡，以补偿时钟和数据选通之间的歪斜(skew)。
定时控制电路603可以根据温度偏差信息D_TEMP来设置一个或多个AC参数特征，诸如，时钟延时、命令延时、信号传送延时、以及定时延迟的一个或多个。根据温度偏差信息D_TEMP，时钟延时可以建立在发出命令后，在其间命令/地址接收器被启用的时钟周期。命令延时可以建立在内部命令和有效数据的第一比特之间的时钟周期延迟。信号传送延时和定时延迟可以被提供作为根据温度偏差信息D_TEMP而设定的延时和延迟时间。
下面参见图7，存储器器件100c可以是具有在其中第一至第三裸片110至130被垂直堆叠的结构的多芯片封装。存储器器件100c与图3的存储器器件100a的相似之处在于，存储器器件100c的第一裸片110可以是逻辑裸片，且在第二和第三裸片120和130可以是存储器裸片。
第一裸片110可以包括温度传感器111和112，以及温度偏差计算器116a。温度传感器111和112可以生成对应于所感测的温度的温度信息TEMP1和TEMP2。温度偏差计算器116a可以计算出由温度传感器111和112输出的温度信息TEMP1和TEMP2之间的温度差，并应用一个或多个温度环境变量(TEV)到温度差上，并输出结果作为温度偏差信息D_TEMP。
温度环境变量TEV是例如，代表多芯片封装的结构特征的常数或系数。因此，温度环境变量TEV可以是把多芯片封装中堆叠的裸片之间的物理距离考虑进来的传热系数。温度偏差计算器116a可以基于n比特的温度信息TEMP1和TEMP2来计算并输出k(k<m)比特的温度偏差信息D_TEMP。温度偏差信息D_TEMP可以经由包括k个TSV 710和720的信号路径，被提供到第二和第三裸片120和130。
第二裸片120可包括操作控制器122，其被配置成接收第一裸片110的温度偏差信息D_TEMP，和根据温度偏差信息D_TEMP控制第二裸片120的操作。操作控制器122可以根据温度偏差信息D_TEMP，改变第二裸片120的刷新操作、DC电平、和/或AC定时。
第三裸片130可包括操作控制器132，其被配置成接收第一裸片110的温度偏差信息D_TEMP，以及根据温度偏差信息D_TEMP来控制第三裸片130的操作。操作控制器132可根据温度偏差信息D_TEMP，设定第三裸片130的刷新操作、DC电平、和/或的AC定时。
参照图8，存储器器件100d包括第一到第四裸片110至140，其中，第二至第四裸片120到140被堆叠。存储器器件100d可以是具有在其中第一裸片110和第二至第四裸片120和140的堆叠被水平地排列，即，被横向布置为安装到基础衬底(未示出)上的结构的多芯片封装。存储器器件100d的第一裸片110可以是逻辑裸片，并且第二至第四裸片120到140可以是存储器裸片。在本示例中，第二裸片120是第一裸片110和第三裸片130之间的接口裸片。
存储器器件100d与图7的存储器器件100c的相似之处在于存储器器件100d的第一裸片110，温度传感器111和112可以生成对应于所感测温度的温度信息TEMP1和TEMP2，并且温度偏差计算器116a可以计算出温度传感器111和112的温度信息TEMP1和TEMP2之间的温度差，并且输出温度偏差信息D_TEMP。在温度偏差信息D_TEMP的计算中，温度偏差计算器116a可以把一个或多个温度环境变量TEV考虑进来。温度偏差计算器116a可以基于n比特的温度信息TEMP1和TEMP2来计算并输出k(k<m)比特的温度偏差信息D_TEMP。温度偏差信息D_TEMP可以沿着包含k个有线键合810的信号路径被提供到第二裸片120。
第二裸片120可以包括操作控制器122，其被配置成接收第一裸片110的温度偏差信息D_TEMP，并根据温度偏差信息D_TEMP设置第二裸片120的刷新操作、DC电平、和/或AC定时。第二裸片120可经由包括TSV 820和830的信号路径来提供第一裸片110的接收的温度偏差信息D_TEMP到第三和第四裸片130和140。
在一个示例中，第二裸片120的功能只作为接口，第二裸片120可以仅仅执行提供信号到第三裸片130的功能，而不是需要被控制的一些内部功能。
第三裸片130可以包括操作控制器132，其被配置成接收第一裸片110的温度偏差信息D_TEMP，并根据温度偏差信息D_TEMP设置第三裸片130的刷新操作、DC电平、和/或AC定时。第四裸片140可以包括操作控制器142，其被配置成接收第一裸片110的温度偏差信息D_TEMP，并根据温度偏差信息D_TEMP设置第四裸片140的刷新操作、DC电平、和/或AC定时。
图9是图7和8的存储器器件100c和100d的第一裸片110的一部分110b的框图。
参照图9，第一裸片110可包括多个温度传感器111到115以及温度偏差计算器116a。温度传感器111到115可以感测在该温度传感器111到115所处的区域的温度，并输出感测到的温度来作为温度信息TEMP1到TEMP5。温度信息TEMP1到TEMP5可以作为n比特的信息而输出。
温度偏差计算器116a可以从温度传感器111到115接收n比特的温度信息TEMP1到TEMP5，使用温度信息TEMP1到TEMP5计算温度差，将温度环境变量TEV考虑进计算的温度差中，并输出其结果作为温度偏差信息D_TEMP。温度环境变量TEV是对应于堆叠在多芯片封装中的裸片之间的物理距离的传热系数，并且一般值小于1。温度环境变量TEV的值随着堆叠裸片之间的距离变大而减小。在一个示例中，传热系数的平均值被用作温度环境变量TEV。
温度偏差计算器116a可以包括选择单元901以及第一和第二计算器902和903。选择单元901可响应于第一和第二选择信号TH和TL，通过第一计算器902而从温度信息TEMP1到TEMP5中输出选定的温度信息。响应于第一选择信号TH，选择单元901可以通过第一计算器902，从n比特的温度信息TEMP1到TEMP5之中选择最高温度，并且输出最高温度，并响应于第二选择信号TL，选择单元901可以通过第一计算器902从温度信息TEMP1到TEMP5之间选择最低温度，并且输出最低温度。
第一计算器902可以经由第二计算器903，基于选择单元901的输出计算温度差，并且输出所计算的温度差。第一计算器902可以从温度信息TEMP1到TEMP5中计算在最高温度和最低温度之间的差，并且输出m(m<n)比特的温度差。
第二计算器903可以将温度环境变量TEV考虑到通过第一计算器902输出的温度偏差信息D_TEMP中。第二计算器903可以执行将m比特的温度差乘以温度环境变量TEV的计算，以输出k(k<m)比特的温度偏差信息D_TEMP。温度偏差信息D_TEMP可以由k比特来形成，k比特少于温度信息TEMP1到TEMP5的n比特。
现在参考图10，在多芯片封装的本示例中，存储器器件100e具有垂直层叠的第一至第三裸片110到130，与图7的存储器器件100c类似。
第一裸片110可以包括温度传感器111和112，以及温度偏差计算器116a。温度传感器111和112可生成温度信息TEMP1和TEMP2。温度偏差计算器116a可以通过将温度环境变量TEV考虑到由温度传感器111和112产生的温度信息TEMP1和TEMP2之间的温度差中，输出温度偏差信息D_TEMP。温度偏差计算器116a可以基于n比特的温度信息TEMP1和TEMP2来输出k(k<m)比特的温度偏差信息D_TEMP。温度偏差信息D_TEMP可经由k个TSV710和720而被提供给第二和第三裸片120和130。
第二裸片120可以包括温度补偿计算器1002，其被配置成接收来自第一裸片110的温度偏差信息D_TEMP，和操作控制器122，其被配置成根据温度补偿计算器1002的输出来控制第二裸片120的操作。温度补偿计算器1002可以输出通过将第二裸片120的第一温度补偿系数TC1考虑到由第一裸片110产生的温度偏差信息D_TEMP中而产生的温度补偿信息C_TEMP1。第一温度补偿系数TC1可包括基于第一裸片110和第二裸片120之间的物理距离的传热系数，或由于封装的裸片的结构特征而导致的第一裸片110和第二裸片120之间的固定的温度差。
温度补偿计算器1002可以输出温度补偿信息C_TEMP1，其代表比第一裸片110的温度低预定量的温度。例如，温度补偿信息C_TEMP1可以代表比第一裸片110的温度低4℃的温度。操作控制器122可根据温度补偿信息C_TEMP1，来设定第二裸片120的刷新操作、DC电平、和/或AC定时。
第三裸片130可以包括温度补偿计算器1003，其被配置成接收第一裸片110的温度偏差信息D_TEMP，以及操作控制器132，其被配置为根据温度补偿计算器1003的输出来控制第三裸片130的操作。温度补偿计算器1003可以输出将第三裸片130的第二温度补偿系数TC2考虑到由第一裸片110产生的温度偏差信息D_TEMP中的温度补偿信息C_TEMP2。第二温度补偿系数TC2可包括基于第一裸片110和第三裸片130之间的物理距离的传热系数，或由于封装的裸片的结构特征而导致的第一裸片110和第三裸片30之间的固定的温度差。
温度补偿计算器1003可以输出温度补偿信息C_TEMP2，其代表比第一裸片110的温度低预定量的温度。例如，温度补偿计算器1003可以输出温度补偿信息C_TEMP2，其代表比第一裸片110的温度低6℃的温度。操作控制器132可根据温度补偿信息C_TEMP2，来设定第三裸片130的刷新操作、DC电平、和/或AC定时。
下面参考图11，根据本发明概念的多芯片封装的存储器器件100f包括第一到第四裸片110到140，其中，第二到第四裸片120到140被堆叠。存储器器件100f可以具有在其中第一裸片110，以及堆叠的第二到第四裸片120到140被水平安装在基础衬底(未示出)上的结构。
存储器器件100f与图10的存储器器件100e的类似之处在于，存储器器件100f的第一裸片110可输出在温度传感器111和112的温度信息TEMP1和TEMP2之间的温度差中反映温度环境变量TEV的温度偏差信息D_TEMP。温度偏差计算器116a可以基于n比特的温度信息TEMP1和TEMP2输出k(k<m)比特的温度偏差信息D_TEMP。第一裸片110的温度偏差信息D_TEMP可以通过k个有线键合810的信号路径而被提供到第二到第四裸片120到140。
第二裸片120可以包括温度补偿计算器1002，其被配置成输出在第一裸片110的温度偏差信息D_TEMP中反映第二裸片120的第一温度补偿系数TC1的第一温度补偿信息C_TEMP1，和操作控制器122，其被配置成根据第一温度补偿信息C_TEMP1，来设定第二裸片120的刷新操作、DC电平、和/或AC定时。
第三裸片130可以包括温度补偿计算器1003，其被配置成输出在第一裸片110的温度偏差信息D_TEMP中反映第三裸片130的第二温度补偿系数TC2的第二温度补偿信息C_TEMP2，和操作控制器132，其被配置成根据第二温度补偿信息C_TEMP2，来设定第三裸片130的刷新操作、DC电平、和/或AC定时。
第四裸片140可以包括温度补偿计算器1004，其被配置成输出在第一裸片110的温度偏差信息D_TEMP中反映第四裸片140的第三温度补偿系数TC3的第三温度补偿信息C_TEMP3，和操作控制器142，其被配置成根据第三温度补偿信息C_TEMP3，来设定第四裸片140的刷新操作、DC电平、和/或AC定时。
下面参考图12，根据本发明概念的多芯片封装的存储器器件100g可以具有在其中第一至第三裸片110到130被垂直堆叠的结构，与图10的示例相似。
第一裸片110、温度传感器111和112可生成n比特的温度信息TEMP1和TEMP2，并且温度偏差计算器116可以输出温度传感器111和112的温度信息TEMP1和TEMP2之间的差，来作为m(m<n)比特的温度偏移信息D_TEMP。温度偏差信息D_TEMP可以通过m个TSV 1210而被提供到第二裸片120。
第二裸片120可以包括第一温度补偿计算器1202，其被配置成基于第一裸片110的温度偏差信息D_TEMP来生成第一温度补偿信息C_TEMP1，以及操作控制器122，其被配置成根据第一温度补偿信息C_TEMP1来控制第二裸片120的操作。第一温度补偿计算器1202可以通过将第二裸片120的第一温度补偿系数TC1考虑到由第一裸片110输出的温度偏差信息D_TEMP来计算第一温度补偿信息C_TEMP1。第一温度补偿系数TC1可包括基于第一裸片110和第二裸片120之间的物理距离的传热系数，或由于封装的裸片的结构特征而导致的第一裸片110和第二裸片120之间的固定的温度差。
第一温度补偿计算器1202可以输出第一温度补偿信息C_TEMP1，其代表比第一裸片110的温度低预定量的温度。例如，第一温度补偿计算器1202可以输出第一温度补偿信息C_TEMP1，其代表比第一裸片110的温度低4℃的温度。操作控制器122可以根据第一温度补偿信息C_TEMP1来改变第二裸片120的刷新操作、DC电平、和/或AC定时。第一温度补偿计算器1202的第一温度补偿信息C_TEMP1可以经由k(k<m)个TSV 1220的信号路径而被提供给第三裸片130。
第三裸片130可以包括第二温度补偿计算器1203，其被配置成基于第二裸片120的第一温度补偿信息C_TEMP1来生成第二温度补偿信息C_TEMP2，以及操作控制器132，其被配置成根据第二温度补偿信息C_TEMP2来控制第三裸片130的操作。第二温度补偿计算器1203可以通过将第三裸片130的第二温度补偿系数TC2考虑到由第二裸片120输出的第一温度补偿信息C_TEMP1来计算第二温度补偿信息C_TEMP2。第二温度补偿系数TC2可包括基于第二裸片120和第三裸片130之间的物理距离的传热系数，或由于封装的裸片的结构特征而导致的第二裸片120和第三裸片130之间的固定温度差。
第二温度补偿计算器1203可以输出第二温度补偿信息C_TEMP2，其代表比第二裸片120的温度低预定量的温度。例如，第二温度补偿计算器1203可以输出第二温度补偿信息C_TEMP2，其代表比第二裸片120的温度低2℃的温度。操作控制器132可以根据第二温度补偿信息C_TEMP2来改变第三裸片130的刷新操作、DC电平、和/或AC定时。
下面参考图13，根据本发明概念的多芯片封装的存储器器件100h包括第一到第四裸片110到140，其中，第二到第四裸片120到140被堆叠。存储器器件100h可以具有在其中第一裸片110，以及堆叠的第二到第四裸片120到140被水平地安装的结构。
类似于图12的存储器器件100g，存储器器件100h的第一裸片110可输出温度传感器111和112的温度信息TEMP1和TEMP2之间的温度差来作为温度偏差信息D_TEMP。温度偏差计算器116可以根据n比特的温度信息TEMP1和TEMP2来输出m(m<n)比特的温度偏差信息D_TEMP。温度偏差信息D_TEMP可以通过m个有线键合1310的信号路径而被提供到第二裸片120。
第二裸片120可以包括第一温度补偿计算器1202，其基于第一裸片110的温度偏差信息D_TEMP来生成第一温度补偿信息C_TEMP1，以及操作控制器122，其根据第一温度补偿信息C_TEMP1来控制第二裸片120的操作。第一温度补偿计算器1202可以输出k(k<m)比特的第一温度补偿信息C_TEMP1，其代表比第一裸片110的温度低预定量的温度。第一温度补偿信息C_TEMP1将第二裸片120的第一温度补偿系数TC1考虑到m比特的温度偏差信息D_TEMP中。操作控制器122可以根据第一温度补偿信息C_TEMP1，来设定第二裸片120的刷新操作、DC电平、和/或AC定时。第一温度补偿计算器1202的第一温度补偿信息C_TEMP1可以经由k(k<m)个TSV 1320的信号路径而被提供到第三裸片130。
第三裸片130可以包括第二温度补偿计算器1203，其基于第二裸片120的第一温度补偿信息C_TEMP1来生成第二温度补偿信息C_TEMP2，以及操作控制器132，其根据第二温度补偿信息C_TEMP2来控制第三裸片130的操作。第二温度补偿计算器1203可以输出i(i<k)比特的第二温度补偿信息C_TEMP2，其代表比第二裸片120的温度低预定量的温度。第二温度补偿信息C_TEMP2通过将第三裸片130的第二温度补偿系数TC2考虑到k比特的第一温度补偿信息C_TEMP1中来计算。操作控制器132可以根据第二温度补偿信息C_TEMP2，来设定第三裸片130的刷新操作、DC电平、和/或AC定时。第二温度补偿计算器1203的第二温度补偿信息C_TEMP2可以经由i个TSV1330的信号路径而被提供到第四裸片140。
第四裸片140可以包括第三温度补偿计算器1204，其通过在第三裸片130的第二温度补偿信息C_TEMP2中反映第四裸片140的第三温度补偿系数TC3来生成第三温度补偿信息C_TEMP3，以及操作控制器142，其根据第三温度补偿信息C_TEMP3来控制第四裸片140的操作。第三温度补偿计算器1204可以通过在i比特的第二温度补偿信息C_TEMP2中反映第四裸片140的第三温度补偿系数TC3，来输出第三温度补偿信息C_TEMP3，其代表比第三裸片130的温度低预定程度的温度。操作控制器132可以根据第三温度补偿信息C_TEMP3，来设定第四裸片140的刷新操作、DC电平、和/或AC定时。
下面参见图14，根据本发明的概念的多芯片封装的存储器器件100i可以具有在其中第一裸片110和第二裸片120被垂直地堆叠的结构。
除了存储器器件100i的第一裸片110还包括存储器单元阵列1401之外，存储器器件100i与图3的存储器器件图100a相似。存储器器件100i的第一裸片110可以执行逻辑功能，以及存储器功能，而第二(存储器)裸片120在本示例中仅仅执行存储器功能。
在第一裸片110中，温度传感器111和112可感测与存储器单元阵列1401的操作相关的温度状态，并且可以产生对应于所感测的温度状态的温度信息TEMP1和TEMP2。温度偏差计算器116可以输出温度传感器111和112的温度信息TEMP1和TEMP2之间的温度差来作为温度偏差信息D_TEMP。温度偏差计算器116可以根据n比特的温度信息TEMP1和TEMP2来输出m(m<n)比特的温度偏差信息D_TEMP。温度偏差信息D_TEMP可以通过m个TSV 310而被提供到第二裸片120。
另外，在此示例中，温度偏差计算器116可以通过将环境温度变量TEV考虑到温度传感器111和112的n比特的温度信息TEMP1和TEMP之间的温度差中来计算k(k<m)比特的温度偏差信息D_TEMP。温度偏差信息D_TEMP可以通过k个TSV而被提供到第二裸片120。
第二裸片120可包括操作控制器122，其被配置成接收第一裸片110的温度偏差信息D_TEMP，并且根据温度偏差信息D_TEMP来控制第二裸片120的操作。操作控制器122可以根据温度偏差信息D_TEMP来改变第二裸片120的刷新操作、DC电平、和/或AC定时。
下面参考图15，根据本发明的概念的多芯片封装的存储器器件110j可以具有在其中第一裸片110和第二裸片120被垂直地堆叠的结构。
除了存储器器件110j的第二裸片120还包括至少一个温度传感器1501之外，存储器器件110j与图3的存储器器件100a相似。
在第一裸片110中，温度传感器111和112可感测温度状态，并且可以产生对应于所感测的温度状态的温度信息TEMP1和TEMP2。温度偏差计算器116b可以输出温度传感器111和112的温度信息TEMP1和TEMP2之间的温度差来作为第一温度偏差信息D_TEMP_OTHER。温度偏差计算器116b可以根据n比特的温度信息TEMP1和TEMP2来输出m(m<n)比特的第一温度偏差信息D_TEMP_OTHER。第一温度偏差信息D_TEMP_OTHER可以通过m个TSV 310而被提供到第二裸片120。
第二裸片120的温度传感器1501可以占据第二裸片120的特定区域。例如，第二裸片120的温度传感器1501可以被布置为靠近第一裸片110的第一温度传感器111被布置的区域。因此，第一裸片110的第一温度传感器111和第二裸片120的温度传感器1501可被布置为感测存储器器件110j的相同区域的温度。与第二裸片120的温度传感器1501处于相同区域的第一裸片110的第一温度传感器111可以用作参考温度传感器。
第二裸片120可包括温度传感器1501、存储器单元阵列121、和操作控制器122。温度传感器1501可以感测第二裸片120的温度状态和产生对应于所感测的温度状态的温度信息TEMP_OWN。感测的温度状态可以与存储器单元阵列121的操作相关，即，由温度传感器1501感测的温度可能会影响存储器单元阵列121的操作。
在第二裸片120的操作控制器122可以接收温度传感器1501温度信息TEMP_OWN和第一裸片110的温度偏差信息D_TEMP，并且可以根据温度信息TEMP_OWN和温度偏差信息D_TEMP来控制第二裸片120的操作。操作控制器122可以通过在温度信息TEMP_OWN中反映温度偏差信息D_TEMP来设置第二裸片120的刷新操作、DC电平、和/或AC定时。
虽然已经将存储器器件110j示出和描述为具有一个第二裸片120，其具有感测裸片的温度状态的温度传感器，但是存储器器件110j可以具有堆叠在第一裸片110上的多个第二裸片120。
图16是图15的存储器器件110j的另一示例的第一裸片110的一部分110c的框图。
参考图16，第一裸片110可以包括多个温度传感器111到115，以及温度偏差计算器116b。温度传感器111到115可感测由温度传感器111到115所占据的区域的温度状态，并且将感测到的温度状态生成作为温度信息TEMP1到TEMP5。温度信息TEMP1到TEMP5可以输出作为n比特的所感测的温度状态。
温度偏差计算器116b可以从温度传感器111到115接收n比特的温度信息TEMP1到TEMP5，并且可以计算在温度信息TEMP1到TEMP5和参考温度TEMP1之间的温度差。温度偏差计算器116b可以包括选择单元1601，其响应于第一和第二选择信号TH和TL，以及计算器1602，其基于选择单元1601的输出和参考温度传感器111的温度信息TEMP1来输出第一温度偏差信息D_TEMP_OTHER。参考温度传感器111和第二裸片(图15的120)的温度传感器1501可以被设置成感测与存储器器件110j基本上在相同区域的温度。
选择单元1601可以响应于第一选择信号TH，从温度信息TEMP1到TEMP5选择最高温度，并且经计算器502输出最高温度，并且可以响应于第二选择信号TL从温度信息TEMP1到TEMP5中选择最低温度，并且通过计算器1602输出最低温度。计算器1602可以计算最高温度和参考温度TEMP1之间的差并且输出温度差作为m(m<n)比特的第一温度偏差信息D_TEMP_OTHER。计算器1602可以计算最低温度和参考温度TEMP1之间的差并且输出温度差作为m(m<n)比特的第一温度偏差信息D_TEMP_OTHER。第一温度偏差信息D_TEMP_OTHER可以使用由n比特的温度信息TEMP1到TEMP5所表示的温度中的最低温度来计算。
下面参考图17，根据本发明的概念的多芯片封装的存储器器件100k可以具有在其中第一裸片110和第二裸片120被垂直地堆叠的结构。
除了存储器器件100k的第二裸片120包括多个第二温度传感器以及第二温度偏差计算器1706之外，存储器器件100k与图15的存储器器件110j是类似的。将描述在其中第二裸片110包括两个温度传感器1701和1702的示例，但是第二裸片110可包括多于两个的温度传感器。
第二温度传感器1701和1702可感测第二裸片120的温度，并生成对应于所述第二裸片的温度状态的温度信息TEMP_OWN1和TEMP_OWN2。
第二温度偏差计算器1706可以接收第二温度传感器1701和1702的温度信息TEMP_OWN1和TEMP_OWN2，并可计算和输出第二温度偏差信息D_TEMP_OWN。第二温度偏差信息D_TEMP_OWN可以是由温度信息TEMP_OWN1和TEMP_OWN2表示的温度之间的差。第二温度偏差计算器1706的第二温度偏差信息D_TEMP_OWN被传送到操作控制器122。
操作控制器122可以接收第一裸片110的第一温度偏差信息D_TEMP_OTHER和第二裸片120的第二温度偏差信息D_TEMP_OWN，并且可以根据第一和第二温度偏差信息D_TEMP_OTHER和D_TEMP_OWN来控制第二裸片120的操作。操作控制器122可以根据第一和第二温度偏差信息D_TEMP_OTHER和D_TEMP_OWN来设置第二裸片120的刷新操作、DC电平、和/或AC定时。
同样，虽然已经将存储器器件100k的本示例示出和描述为包含一个第二裸片120的多芯片封装，其感测温度状态并基于所感测的温度状态来计算温度偏差，但是存储器器件110j可包括多个第二裸片120。
图18示出根据本发明概念以多芯片封装的形式的存储器器件的另一个例子。
参考图18，存储器器件100l具有多个竖直堆叠的裸片1810到1850。
存储器器件100l的裸片中的一个，即，在本示例中的裸片1830不具有温度传感器，并且每个其他的裸片1810、820、1840、和1850具有至少一个温度传感器。
第一裸片1810的温度传感器1811、1812、以及1813可以输出n比特的温度信息，其代表第一裸片1810的温度状态。第二裸片1820的温度传感器1821可以输出n比特的温度信息，其代表第二裸片1820的温度状态。第四裸片1840的温度传感器1841可以输出n比特的温度信息，其代表第四裸片1840的温度状态。第五裸片1850的温度传感器1851可以输出n比特的温度信息，其代表第五裸片1850的温度状态。
第一、第二、第四、和第五裸片1810、1820、1840、和1850的每个可以根据n比特的温度信息来输出m比特的温度特征信息，其中，m比特小于n比特。温度特征信息可以表示相应裸片的温度，或由裸片的温度传感器感测的温度之间的差。
存储器器件100l的第一裸片1810可以是逻辑裸片，并且第二至第五裸片1820到1850可以是存储器裸片。第一裸片1810的温度特征信息可以经由TSV而提供到第二到第五裸片1820到1850。
不包括任何温度传感器的第三裸片1830可以通过TSV接收从第二和第四裸片1820和1840的温度传感器1821和1841，即，从与第三裸片1830邻近的裸片的温度传感器输出的温度特征信息。第三裸片1830可以被配置为，即，具有操作控制器，其被配置成基于从第一、第二、和第四裸片1810、1820、和1840接收的温度特征信息来控制第三裸片1830的内部操作。第三裸片1830可以根据m(m<n)比特的温度特征信息，而不是其他裸片1810、1820、和1840的n比特的温度信息，来设置第三裸片1830的刷新操作、DC电平、和/或AC定时。
图19示出根据本发明概念的以多芯片封装的形式的存储器器件的又一个示例。
参考图19，存储器器件100m可以具有在其中裸片1910到1950被垂直堆叠的结构。多个裸片1910到1950可以执行存储器功能。多个裸片1910到1950中的一个可以执行逻辑功能，即，可以用作除了存储器裸片之外的逻辑裸片。
参考图19，存储器器件100m的多个裸片1910到1950分别包括温度传感器，以用于感测不同区域的温度状态。第一裸片1910可以基于由第一裸片1910的温度传感器1911所感测的n比特的温度信息，经由TSV，向第二到第四裸片1920到1940提供m比特的温度特征信息，其中，m比特小于n比特。第一裸片1910可以经由TSV，从第二到第四裸片1920到1940接收m比特的温度特征信息。第一裸片1910可以根据由相邻裸片提供的m比特的温度特征信息和第一裸片1910的n比特的温度信息来设置第一裸片1910的刷新操作、DC电平、和/或AC定时。
同样地，第二到第五裸片1920到1950的每个可以根据由相邻裸片提供的m比特的温度特征信息和其自己的温度传感器产生的n比特的温度信息来设置每个相应裸片的刷新操作、DC电平、和/或AC定时。
图20示出根据本发明的概念的，通过使用温度偏差来控制操作的存储器器件2000。
参考图20，存储器器件2000被描述为在多芯片封装中的存储器裸片。多芯片封装可以包括安装为邻近于存储器裸片的逻辑裸片。逻辑裸片可包括多个温度传感器，以及m(m<n)比特的温度偏差信息D_TEMP可基于温度传感器的n比特的温度信息而生成。温度偏差信息D_TEMP可以经由TSV和/或包括有线键合的信号配线而提供到存储器器件2000。
存储器器件2000可以包括控制逻辑2010、刷新地址产生器2015、地址缓冲器2020、堆(bank)控制逻辑2030、行地址多路复用器2040、列地址锁存器2050、行解码器、存储器单元阵列、感应放大器、输入/输出门控(gating)电路2090、和数据输入/输出缓冲器2095。
存储器单元区域可包括第一到第四堆阵列2080a、2080b、2080c和2080d。第一到第四堆阵列2080a、2080b、2080c、和2080d的每个可以包括多个存储器单元行(或页)和分别连接到存储器单元行的感应放大器2085a、2085b、2085c、和2085d。
行解码器可以包括分别连接到第一到第四堆阵列2080a、2080b、2080c、和2080d的第一到第四堆行解码器2060a、2060b、2060c、以及2060d。列解码器可以包括分别连接到第一到第四堆阵列2080a、2080b、2080c、和2080d的第一到第四对列解码器2070a、2070b、2070c、和2070d。
第一至第四堆阵列2080a、2080b、2080c、和2080d、第一到第四堆行解码器2060a、2060b、2060c、以及2060d、和第一到第四对列解码器2070a、2070b、2070c、和2070d可分别形成第一至第四存储器堆。图20示出包括四个存储器堆的存储器器件2000。然而，存储器器件2000可包括任意数量的存储器堆。
此外，根据本发明的概念，存储器器件2000可以是动态随机存取存储器(DRAM)器件，诸如双数据率同步动态随机存取存储器(DDR SDRAM)、低功耗双数据率(LPDDR)SDRAM、图形双数据率(GDDR)SDRAM、和rambus动态随机存取存储器(RDRAM)、或电阻存储器器件，如相变随机存取存储器(PRAM)、磁性随机存取存储器(MRAM)、和电阻式随机存取存储器(RRAM)。
控制逻辑2010可以控制存储器器件2000的操作。例如，控制逻辑2010可以生成用于存储器器件2000的控制信号来执行写入或读取操作。控制逻辑2010可以包括用于解码从存储器控制器接收的命令CMD的命令解码器2011、用于设置存储器器件2000的操作模式的模式寄存器2013、以及用于根据包括温度传感器的相邻裸片的温度偏差信息D_TEMP来控制存储器器件2000的刷新操作、DC电平、和/或AC定时的操作控制器2014。
命令解码器2011可以通过解码写使能信号/WE、行地址选通信号/RAS、列地址选通信号/CAS、片选信号/CS等，来生成对应于命令CMD的控制信号。命令CMD可包括激活命令、读命令、写命令、预充电命令等。
模式寄存器2013也可以提供存储器器件2000的多个操作选项，并且可以编程存储器器件2000的各种功能、特征、和模式。
控制逻辑2010还可以接收差分时钟CLK_t/CLK_c和时钟使能信号CKE，用于通过同步方法来驱动存储器器件2000。存储器器件2000的数据可以通过双数据速率来进行操作。时钟使能信号CKE可以在时钟CLK_t的上升沿处被捕获。
控制逻辑2010可以控制刷新地址产生器2015，以响应于刷新命令来执行自动刷新操作，或者可以控制刷新地址产生器2015以响应于自刷新命令来执行自刷新操作。
刷新地址产生器2015可以生成对应于在其中刷新操作将被执行的存储器单元行的刷新地址REF_ADDR。刷新地址发生器2015可以通过由非易失性存储器器件的标准中定义的刷新周期来产生刷新地址REF_ADDR。
当存储器器件2000是上述的电阻性存储器时，刷新地址产生2015可以是没有必要的。
地址缓冲器2020可以从存储器控制器接收地址ADDR，其包括堆地址BANK_ADDR、行地址ROW_ADDR、以及列地址COL_ADDR。此外，地址缓冲器2020可以提供所接收的堆地址BANK_ADDR到堆控制逻辑2030，提供所接收的行地址ROW_ADDR到行地址多路复用器2040，并且提供所接收的列地址COL_ADDR到列地址锁存器2050。
行控制逻辑2030可以响应于堆地址BANK_ADDR来生成堆控制信号。响应于堆控制信号，从第一到第四堆行解码器2060a、2060b、2060c、以及2060d中，对应于堆地址BANK_ADDR的堆行解码器可以被激活，并且从第一到第四堆列解码器2070a、2070b、2070c、以及2070d中，对应于堆地址BANK_ADDR的堆列解码器可以被激活。
堆控制逻辑2030可以响应于用于确定堆组的堆地址BANK_ADDR来产生堆组控制信号。响应于堆组控制信号，从第一到第四堆行解码器2060a、2060b、2060c、以及2060d中，对应于堆地址BANK_ADDR的堆组的行解码器可以被激活，并且从第一到第四堆列解码器2070a、2070b、2070c、以及2070d中，对应于堆地址BANK_ADDR的堆组的列解码器可以被激活。
行地址多路复用器2040可以接收来自地址缓冲器2020的行地址ROW_ADDR，并且接收来自刷新地址产生器2015的刷新行地址REF_ADDR。行地址多路复用器2040可有选择地输出行地址ROW_ADDR和刷新行地址REF_ADDR。由行地址多路复用器2040输出的行地址可被施加到第一到第四堆行解码器2060a、2060b、2060c、以及2060d的每个。
从第一到第四堆行解码器2060a、2060b、2060c、以及2060d中，由堆控制逻辑2030激活的堆行解码器可以解码由行地址多路复用器2040输出的行地址ROW_ADDR，并激活对应于该行地址的字线。例如，激活的堆行解码器可以将字线驱动电压施加到对应于行地址的字线。
列地址锁存器2050可以接收来自地址缓冲器2020的列地址COL_ADDR，并暂时存储所接收到的列地址COL_ADDR。列地址锁存器205可以逐渐增加在突发模式中接收的列地址COL_ADDR。列地址锁存器2050可以将临时存储的或逐渐增加的列地址COL_ADDR应用到第一到第四堆列解码器2070a、2070b、2070c、以及2070d中的每个。
从第一到第四堆列解码器2070a、2070b、2070c、以及2070d中，由堆控制逻辑2030激活的堆列解码器可以经由输入/输出门控电路2090来激活对应于行地址BANK_ADDR和列地址COL_ADDR的感应放大器。
输入/输出门控电路2090可包括输入数据屏蔽逻辑、读数据锁存器，其用于存储从第一至第四堆阵列2080a、2080b、2080c、和2080d输出的数据，和写驱动器，用于将数据写入到第一至第四堆阵列2080a、2080b、2080c、和2080d中，以及用于门控输入/输出数据的电路。
要被写入到第一至第四堆阵列2080a、2080b、2080c、和2080d中的一个的存储器单元阵列中的写数据可以从存储器控制器通过存储器缓冲器而被提供到数据输入/输出缓冲器2095。提供到数据输入/输出缓冲器2095中的数据可以经由写驱动器而被写入到一个堆阵列中。
图21示出了根据本发明的概念的，具有通过使用温度偏差来控制操作的存储器器件的移动系统2100。
参考图21，移动系统2100可以包括经由总线2102而相互连接的应用处理器2110、连接单元2120、第一存储器器件2130、第二存储器器件2140、用户接口2150、以及电源2160。第一存储器器件2130可以被设置为易失性存储器器件，并且第二存储器器件2140可以被设置为非易失性存储器器件。根据本发明的概念，移动系统2100可以是任何移动系统，诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、音乐播放器、便携式游戏机和导航系统。
处理器2110可以执行用于提供因特网浏览器、游戏、视频等的应用。根据本发明的概念，应用处理器2110可以包括单核处理器或多核处理器。例如，应用处理器2110可包括双核处理器、四核处理器、和六核处理器。此外，根据本发明的概念，应用处理器2110可进一步包括位于应用处理器2110之内或之外的高速缓冲存储器。
连接单元2120可以执行与外部设备的无线通信或有线通信。例如，连接单元2120可以执行以太网通信、近场通信(NFC)、射频识别(RFID)通信、移动通信、存储卡通信、通用串行总线(USB)通信等。例如，连接单元2120可以包括基带芯片组，并且可以支持如下通信，例如，全球移动通信系统(GSM)、通用分组无线业务(GPRS)、宽带码分多址(WCDMA)、和高速分组接入(HSPA)。
作为易失性存储器器件的第一存储器器件2130可以存储由应用处理器2110处理的数据来作为写入数据，或者可以操作作为工作存储器。第一存储器器件2130可以被实现为多芯片封装，其包括包含温度传感器的逻辑裸片2131以及不包括温度传感器的存储器裸片2132。逻辑裸片2131提供通过收集和计算温度传感器的n比特的温度信息而获得的m(m<n)比特的温度偏差信息D_TEMP到存储器裸片2132。第二裸片2132可以通过使用温度偏差信息D_TEMP来控制内部操作(刷新操作、DC电平、和/或AC定时)。
作为非易失性存储器器件的第二存储器器件2140可以存储用于引导移动系统2100的引导映像。例如，非易失性存储器器件2140可以被实现为电可擦除可编程只读存储器(EEPROM)、快闪存储器、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、或者其它类似的存储器。
用户接口2150可以包括一个或多个输入设备，诸如键盘和触摸屏，和/或一个或多个输出设备，诸如扬声器和显示设备。电源2160的操作电压可被提供。此外，根据本发明的概念，移动系统2100可进一步包括相机图像处理器(CIP)，并且还可以包括储存器件，诸如存储卡、固态驱动器(SSD)、硬盘驱动器(HDD)、和CD-ROM。
图22示出了根据本发明概念的，具有通过使用温度偏差来控制操作的存储器器件的计算系统2200。
参考图22，计算系统2200包括：处理器2210、输入/输出集线器2220、输入/输出控制器集线器2230、存储器器件2240、以及图形卡2250。根据本发明的概念，计算系统2200可以是任何计算系统，诸如个人计算机(PC)、服务器计算机、工作站、膝上型电脑、移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、数字电视、机顶盒、音乐播放器、便携式游戏机、和导航系统。
处理器2210可以执行各种计算功能，诸如，特定计算或任务。例如，处理器2210可以是微处理器或中央处理单元(CPU)。根据本发明的概念，处理器2210可以包括单核处理器或多核处理器。例如，处理器2210可以包括双核处理器、四核处理器、和六核处理器。另外，根据本发明的概念，虽然图22示出了计算系统2200包括一个处理器2210，但是计算系统2200可以包括多个处理器。此外，根据本发明的概念，处理器2210可以进一步包括位于处理器2210的内部或外部的高速缓冲存储器。
处理器2210可包括存储器控制器2211，其控制存储器器件2240的操作。被包括在处理器2210中的存储器控制器2211可以被称为集成存储器控制器(IMC)。根据本发明的概念，存储器控制器2211可以位于输入/输出集线器2220中。包括存储器控制器2211的输入/输出集线器2220可以被称为存储器控制器集线器(MCH)。
存储器器件2240可以被实现为多芯片封装，包括包含温度传感器的逻辑裸片2241和不包含温度传感器的存储器裸片2242。逻辑裸片2241提供通过收集和计算温度传感器的n比特的温度信息而获得的m(m<n)比特的温度偏差信息D_TEMP给存储器裸片2242。第二裸片2242可以通过使用温度偏差信息D_TEMP来控制内部操作(更新操作、DC电平、和/或AC定时)。
输入/输出集线器2220可以管理诸如图形卡2250，以及处理器2210的设备之间的数据传输。输入/输出集线器2220可以经由接口的各种方法连接到处理器2210。例如，输入/输出集线器2220和处理器2210可以彼此经由各种标准接口，诸如前端总线(FSB)、系统总线、超传输、闪电数据传输(LDT)、快速路径互连(QPI)、公共系统接口、外围组件互连快速(PCIe)等来连接。虽然图22示出了包括一个输入/输出集线器2220的计算系统2200，但是根据本发明的概念，计算系统2200可以包括多个输入/输出集线器。
输入/输出集线器2220可以提供与设备的各种接口。例如，输入/输出集线器2220可以提供加速图形端口(AGP)接口、外围组件互连快速(PCIe)接口、通信流架构(CSA)接口等。
图形卡2250可以通过AGP或PCIe而连接到输入/输出集线器2220。图形卡2250可以控制用于显示图像的显示装置(未示出)。图形卡2250可以包括用于处理图像数据的内部处理器，和内部半导体存储器件。根据本发明的概念，输入/输出集线器2220可以包括位于其中的图形器件，以及位于输入/输出集线器2220外部的图形卡2250。可选地，输入/输出集线器2220可包括位于其中的图形器件，而不是图形卡2250。包括在输入/输出集线器2220中的图形器件可以被称为集成图形器。另外，包括存储器控制器和图形器件的输入/输出集线器2220可以被称作图形和存储器控制器集线器(GMCH)。
输入/输出控制器集线器2230可以执行用于使各种系统接口有效地操作的数据缓冲和接口干预。输入/输出控制器集线器2230可以经由内部总线连接到输入/输出集线器2220。例如，输入/输出集线器2220和输入/输出控制器集线器2230可以彼此经由直接媒体接口(DMI)、集线器接口、企业南桥接口(ESI)、PCIe等来连接。
输入/输出控制器集线器2230可以提供与外围设备的各种接口。例如，输入/输出控制器集线器2230可以提供通用串行总线(USB)端口、串行高级技术附件(SATA)接口、通用输入/输出GPIO、低引脚数(LPC)总线、串行外围接口(SPI)、PCI、PCIe等。
根据本发明的概念，从处理器2210、输入/输出集线器2220、以及输入/输出控制器集线器2230选择的两个或多个组件可以被实现为芯片组。
尽管已经参考本发明的示例来具体示出和描述了本发明的概念，但可以理解，在不脱离如在以下权利要求中所述的本发明概念的精神和范围的情况下，可以对其在行使和细节上进行各种变化。

Claims (40)

1.一种多芯片封装，包括：
第一裸片，其具有感测在第一温度传感器所处的区域处的温度，并且将所感测的温度输出作为n比特的第一温度信息的第一温度传感器；以及
至少一个第二裸片，其与第一裸片一起封装，并且
其中，第一裸片被配置为基于第一温度信息来输出m比特的第一温度偏差信息，
m小于n，
n是等于或者大于2的自然数，并且
所述的至少一个第二裸片的每个被操作地连接到第一裸片，以接收由第一裸片输出的第一温度偏差信息，并且其被配置为执行内部操作，并且基于第一温度偏差信息来控制内部操作。
2.根据权利要求1所述的多芯片封装，其中，第一裸片和第二裸片被堆叠，并且进一步包括硅通孔(TSV)，其垂直延伸在第一裸片和第二裸片之间，并且通过其第二裸片从第一裸片通孔接收第一温度偏差信息。
3.根据权利要求1所述的多芯片封装，其中，第一裸片被配置为计算构成第一温度信息的最高温度和最低温度之间的差，并且输出所述差来作为第一温度偏差信息。
4.根据权利要求3所述的多芯片封装，其中，第一裸片被配置为基于计算的温度差和表示多芯片封装的结构特征的温度环境变量来计算第一温度偏差信息。
5.根据权利要求1所述的多芯片封装，其中，第一裸片被配置为从构成第一温度信息的温度中选择最高温度或者最低温度，计算在所选择的温度和参考温度之间的差，并且将所述差输出作为第一温度偏差信息。
6.根据权利要求1所述的多芯片封装，其中，第一裸片包括存储器单元阵列。
7.根据权利要求1所述的多芯片封装，其中，第二裸片包括存储器单元阵列，并且第二裸片被配置为基于第一温度偏差信息，来控制阵列的存储器单元的行的刷新操作的持续时间、第二裸片的DC电压电平、以及第二裸片的AC定时中的至少一个。
8.根据权利要求1所述的多芯片封装，其中，第二裸片被配置为存储与封装的第一裸片和第二裸片的结构特征相关联的温度补偿系数，并且基于第一温度补偿信息和温度补偿系数来控制第二裸片的内部操作。
9.根据权利要求1所述的多芯片封装，其中，第二裸片包括被配置为感测第二裸片的温度的至少一个第二温度传感器。
10.根据权利要求9所述的多芯片封装，其中，第二裸片被配置为基于第一温度偏差信息和由第二温度传感器感测的温度来控制内部操作。
11.根据权利要求1所述的多芯片封装，其中，第二裸片包括第二温度传感器，其感测第二裸片的温度并且将所感测的温度输出为第二温度信息，并且第二裸片被配置为使用第二温度信息来计算第二温度偏差信息。
12.一种多芯片封装，包括：
第一裸片，其具有衬底、第一温度传感器，所述第一温度传感器跨过衬底排列并且感测其所在处的衬底的区域的温度并且分别输出所感测的温度的信息、以及计算器，所述计算器操作地连接到温度传感器以接收由温度传感器所输出的信息并且被配置为基于由温度传感器所输出的信息来产生第一温度信息；以及
第二裸片，其与第一裸片一起封装，并且具有操作地连接到第一裸片的计算器的操作控制器，以及执行依赖于温度的内部操作的电路，所述电路被操作地连接到操作控制器，并且
其中，操作控制器被配置为基于第一裸片所产生的第一温度信息来控制第二裸片的内部操作的至少一个参数。
13.根据权利要求12所述的多芯片封装，其中，第一裸片的计算器被配置为计算构成第一温度信息的最高温度和最低温度之间的差，并且输出所述差来作为第一温度偏差信息。
14.根据权利要求12所述的多芯片封装，其中，第一裸片包括操作性地连接到温度传感器的选择器，以接收通过温度传感器输出的信息，所述选择器被配置为从由温度传感器输出的信息中选择表示最高温度或者最低温度的信息，所述选择器被操作地连接到计算器，以将所选择的信息提供给计算器，并且所述计算器被配置为计算由所选择的信息表示的温度和参考温度之间的差，并且将所述差输出作为第一温度偏差信息。
15.根据权利要求12所述的多芯片封装，其中，第二裸片的电路包括存储器单元阵列，并且所述至少一个参数从由阵列的存储器单元的行的刷新操作的持续时间、第二裸片的DC电压电平、和第二裸片的AC定时组成的组中选择。
16.根据权利要求12所述的多芯片封装，其中，第二裸片被配置为存储与封装的第一裸片和第二裸片的结构特征相关联的温度补偿系数，第二裸片包括被配置为将温度补偿系数考虑到第一温度信息中的计算器，并且第二裸片的操作控制器被操作地连接到第二裸片的计算器，以基于第一温度信息和温度补偿系数来控制第二裸片的内部操作的至少一个参数。
17.根据权利要求16所述的多芯片封装，其中，所述第二裸片包括被配置为感测第二裸片的温度的至少一个温度传感器，并且
其中，第二裸片的操作控制器被操作地连接到第二裸片的至少一个温度传感器，并且被配置为基于第一温度信息和通过第二裸片的至少一个温度传感器输出的信息来控制第二裸片的内部操作的至少一个参数，其中，第二裸片被配置为基于第一温度偏差信息和由第二温度传感器感测的温度来控制内部操作。
18.根据权利要求16所述的多芯片封装，其中，第二裸片的电路包括存储器单元阵列。
19.一种多芯片封装，包括：
第一裸片，其具有衬底、第一温度传感器，所述第一温度传感器跨过衬底排列，并且感测其所在处的衬底的区域的温度并且分别输出所感测的温度的信息、以及计算器，所述计算器操作地连接到温度传感器以接收由温度传感器所输出的信息并且被配置为基于由温度传感器输出的信息来产生第一温度信息；以及
与第一裸片一起封装并且与其电连接的第二裸片的堆栈，
所述第二裸片的每个具有操作控制器，以及执行依赖于温度的操作的电路，所述电路被操作地连接到操作控制器，并且
其中，操作控制器被配置为基于第一裸片所产生的第一温度信息来控制由第二裸片的电路执行的操作的至少一个参数。
20.根据权利要求19所述的多芯片封装，其中，第二裸片的每个包括至少一个温度传感器，其被配置为感测第二裸片的温度，并且第二裸片的操作控制器被操作地连接到第二裸片的至少一个温度传感器，使得操作控制器基于由第二裸片的至少一个温度传感器输出的信息来控制第二裸片的内部操作的参数。
21.一种存储器系统，包括：
存储器控制器，被配置为输出n比特的参考温度；以及
存储器封装，包括：
第一裸片，被配置为接收参考温度并通过将参考温度与由布置在第一裸片中的温度传感器生成的第一温度信息比较来输出m比特的第一温度偏差信息；以及
第二裸片，被与第一裸片一起封装在存储器封装内，第二裸片操作地连接到第一裸片以从第一裸片接收第一温度偏差信息，并且被配置为基于第一温度偏差信息执行内部操作，
其中，m小于n，n是等于或者大于2的自然数，并且
其中，第一裸片和第二裸片经由硅通孔(TSV)交换信号。
22.如权利要求21所述的存储器系统，其中，存储器封装进一步包括封装在存储器封装内的第三裸片，并且第三裸片被配置为从第一裸片接收第一温度偏差信息并基于第一温度偏差信息执行内部操作。
23.如权利要求22所述的存储器系统，其中，第一裸片是逻辑裸片，并且第二裸片和第三裸片是存储器裸片。
24.如权利要求23所述的存储器系统，其中，第二裸片和第三裸片是双倍数据速率(DDR)SDRAM器件。
25.如权利要求24所述的存储器系统，其中，存储器裸片垂直地堆叠在逻辑裸片上。
26.如权利要求25所述的存储器系统，其中，逻辑裸片和存储器裸片经由硅通孔(TSV)交换信号。
27.如权利要求26所述的存储器系统，其中，逻辑裸片被配置为接收来自存储器控制器的命令、地址、时钟信号和数据，并且提供用于将所接收的命令、地址、时钟和数据提供到存储器裸片的信号分布功能。
28.如权利要求27所述的存储器系统，其中，第一裸片包括温度偏差计算器，并且温度偏差计算器被配置为计算第一温度信息与参考温度之间的差，以将所述差作为第一温度偏差信息输出。
29.如权利要求28所述的存储器系统，其中，第二裸片包括操作控制器，所述操作控制器通过使用由第一裸片提供的温度偏差信息来控制第二裸片的功能、特征和模式。
30.如权利要求29所述的存储器系统，其中，操作控制器基于温度偏差信息控制从由第二裸片的刷新操作、DC电平和AC定时组成的组中选择的至少一个操作特征。
31.如权利要求30所述的存储器系统，其中，来自存储器控制器的参考温度被实时提供。
32.如权利要求21所述的存储器系统，其中，第二裸片被配置为存储与封装的第一裸片和第二裸片的结构特征相关联的温度补偿系数，并且基于第一温度补偿信息和温度补偿系数控制第二裸片的内部操作。
33.如权利要求21所述的存储器系统，其中，第二裸片包括配置为感测第二裸片的温度的至少一个第二温度传感器。
34.如权利要求33所述的存储器系统，其中，第二裸片被配置为基于由第二温度传感器感测的温度和第一温度偏差信息来控制内部操作。
35.如权利要求21所述的存储器系统，其中，第二裸片包括感测第二裸片的温度并将所感测的温度作为第二温度信息输出的第二温度传感器，并且第二裸片被配置为使用第二温度信息来计算第二温度偏差信息。
36.一种存储器系统，包括：
存储器控制器，被配置为输出命令、地址、时钟信号和数据；以及
存储器封装，包括：
第一裸片，其包括衬底、跨所述衬底排列的第一温度传感器以及计算器，所述第一温度传感器分别感测它们所位于的衬底的区域处的温度，并且输出所感测的温度的信息，所述计算器操作地连接到温度传感器以接收由温度传感器输出的信息并被配置为基于由温度传感器输出的信息产生第一温度信息，并且第一裸片被配置为接收来自存储器控制器的命令、地址、时钟信号和数据，并且提供用于将所接收的命令、地址、时钟信号和数据提供到存储器裸片的信号分布功能；以及
第二裸片，被与第一裸片一起封装，第二裸片被垂直地堆叠在第一裸片上并经由硅通孔(TSV)与第一裸片交换信号，第二裸片包括操作地连接到第一裸片的计算器的操作控制器以及执行依赖于温度的内部操作的电路，所述电路被操作地连接到操作控制器，
其中，操作控制器被配置为在由第一裸片产生的第一温度信息的基础上控制第二裸片的内部操作的至少一个参数。
37.如权利要求36所述的存储器系统，其中，第一裸片的计算器被配置为计算构成第一温度信息的最高温度与最低温度之间的差，并且将所述差作为第一温度信息输出。
38.如权利要求36所述的存储器系统，其中，第二裸片的电路包括存储器单元阵列，所述至少一个参数从由阵列的存储器单元的行的刷新操作的持续时间、第二裸片的DC电压电平和第二裸片的AC定时组成的组中选择。
39.如权利要求38所述的存储器系统，其中，第二裸片进一步被配置为存储与封装的第一裸片和第二裸片的结构特征相关联的温度补偿系数，第二裸片包括被配置为将温度补偿系数考虑到第一温度信息中的计算器，并且第二裸片的操作控制器被操作地连接到第二裸片的计算器使得基于第一温度信息和温度补偿系数控制第二裸片的内部操作的至少一个参数。
40.如权利要求39所述的存储器系统，其中，第二裸片包括配置为感测第二裸片的温度的至少一个温度传感器，以及
其中，第二裸片的操作控制器被操作地连接到第二裸片的至少一个温度传感器，并且被配置为基于由第二裸片的至少一个温度传感器输出的信息和第一温度信息控制第二裸片的内部操作的至少一个参数，其中，第二裸片被配置为基于由第二温度传感器感测的温度和第一温度偏差信息控制内部操作。
CN201610217725.5A 2015-04-08 2016-04-08 在多芯片封装中使用温度偏差来控制操作的方法和器件 Active CN106057233B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110230766.9A CN112992217A (zh) 2015-04-08 2016-04-08 在多芯片封装中使用温度偏差来控制操作的存储器器件
CN201811494811.6A CN110010174B (zh) 2015-04-08 2016-04-08 在多芯片封装中使用温度偏差来控制操作的方法和器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0049952 2015-04-08
KR1020150049952A KR102373543B1 (ko) 2015-04-08 2015-04-08 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202110230766.9A Division CN112992217A (zh) 2015-04-08 2016-04-08 在多芯片封装中使用温度偏差来控制操作的存储器器件
CN201811494811.6A Division CN110010174B (zh) 2015-04-08 2016-04-08 在多芯片封装中使用温度偏差来控制操作的方法和器件

Publications (2)

Publication Number Publication Date
CN106057233A CN106057233A (zh) 2016-10-26
CN106057233B true CN106057233B (zh) 2021-03-16

Family

ID=57112048

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201610217725.5A Active CN106057233B (zh) 2015-04-08 2016-04-08 在多芯片封装中使用温度偏差来控制操作的方法和器件
CN201811494811.6A Active CN110010174B (zh) 2015-04-08 2016-04-08 在多芯片封装中使用温度偏差来控制操作的方法和器件
CN202110230766.9A Pending CN112992217A (zh) 2015-04-08 2016-04-08 在多芯片封装中使用温度偏差来控制操作的存储器器件

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201811494811.6A Active CN110010174B (zh) 2015-04-08 2016-04-08 在多芯片封装中使用温度偏差来控制操作的方法和器件
CN202110230766.9A Pending CN112992217A (zh) 2015-04-08 2016-04-08 在多芯片封装中使用温度偏差来控制操作的存储器器件

Country Status (3)

Country Link
US (6) US9711487B2 (zh)
KR (1) KR102373543B1 (zh)
CN (3) CN106057233B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
KR102290020B1 (ko) 2015-06-05 2021-08-19 삼성전자주식회사 스택드 칩 구조에서 소프트 데이터 페일 분석 및 구제 기능을 제공하는 반도체 메모리 장치
US10262973B1 (en) * 2015-12-03 2019-04-16 Marvell International Ltd. Modular chip with redundant interfaces
KR102512017B1 (ko) 2016-10-07 2023-03-17 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10719762B2 (en) * 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
US10672745B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US20180198296A1 (en) * 2017-01-10 2018-07-12 Htc Corporation Hand-held electronic apparatus, charging system, connector and charging management method thereof
US20190161341A1 (en) * 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
KR102498883B1 (ko) * 2018-01-31 2023-02-13 삼성전자주식회사 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11031066B2 (en) * 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US11144228B2 (en) * 2019-07-11 2021-10-12 Micron Technology, Inc. Circuit partitioning for a memory device
JP7332406B2 (ja) * 2019-09-13 2023-08-23 キオクシア株式会社 メモリシステム
KR20210052710A (ko) * 2019-10-30 2021-05-11 삼성전자주식회사 동작 온도에 기초하여 동작 주기를 조절하는 메모리 장치
US11164847B2 (en) * 2019-12-03 2021-11-02 Intel Corporation Methods and apparatus for managing thermal behavior in multichip packages
US11698307B2 (en) * 2019-12-31 2023-07-11 Texas Instruments Incorporated Methods and apparatus to trim temperature sensors
JP2021174302A (ja) * 2020-04-27 2021-11-01 キオクシア株式会社 メモリデバイス、および温度センサのキャリブレーション方法
KR20220062756A (ko) * 2020-11-09 2022-05-17 삼성전자주식회사 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법
US11869874B2 (en) * 2020-12-14 2024-01-09 Advanced Micro Devices, Inc. Stacked die circuit routing system and method
WO2022256322A1 (en) * 2021-06-01 2022-12-08 Rambus Inc. Dynamic random access memory (dram) with configurable wordline and bitline voltages
KR102572807B1 (ko) * 2021-06-10 2023-08-29 경희대학교 산학협력단 기판의 온도균일도 제어장치 및 제어방법
TWI769094B (zh) * 2021-10-07 2022-06-21 瑞昱半導體股份有限公司 多晶粒封裝
CN113936733A (zh) * 2021-10-15 2022-01-14 西安紫光国芯半导体有限公司 三维集成电路晶圆的测试方法、测试装置和三维集成电路
CN117234835A (zh) * 2022-06-08 2023-12-15 长鑫存储技术有限公司 存储系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543941A (zh) * 2010-12-28 2012-07-04 三星电子株式会社 半导体器件、半导体存储器件及其操作方法
CN102682842A (zh) * 2011-03-16 2012-09-19 株式会社东芝 半导体存储器系统
CN102945054A (zh) * 2012-10-12 2013-02-27 上海大学 光电器件封装、激光键合温度采集与控制系统和方法
CN103950886A (zh) * 2014-04-30 2014-07-30 中国科学院地质与地球物理研究所 一种mems传感器封装结构及其封装方法
CN104393149A (zh) * 2014-11-14 2015-03-04 无锡悟莘科技有限公司 一种led封装中的烘烤系统
CN104418291A (zh) * 2013-08-27 2015-03-18 英飞凌科技股份有限公司 封装的mems器件

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330369B2 (en) * 2004-04-06 2008-02-12 Bao Tran NANO-electronic memory array
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US7584369B2 (en) 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
EP2509075B1 (en) * 2006-12-14 2019-05-15 Rambus Inc. Multi-die memory device
US20080177389A1 (en) 2006-12-21 2008-07-24 Rob Gene Parrish Intervertebral disc spacer
US7623365B2 (en) * 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
JP4910117B2 (ja) 2008-04-04 2012-04-04 スパンション エルエルシー 積層型メモリ装置
US7855931B2 (en) * 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US9160349B2 (en) * 2009-08-27 2015-10-13 Micron Technology, Inc. Die location compensation
JP2011154744A (ja) 2010-01-26 2011-08-11 Sony Corp 記憶装置
US8213255B2 (en) * 2010-02-19 2012-07-03 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
JP2011170943A (ja) 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
US8354875B2 (en) * 2010-03-25 2013-01-15 Qualcomm Incorporated Low voltage temperature sensor and use thereof for autonomous multiprobe measurement device
KR101751045B1 (ko) 2010-05-25 2017-06-27 삼성전자 주식회사 3ｄ 반도체 장치
US8674224B2 (en) 2010-07-13 2014-03-18 John Martin Horan Low cost high speed data cable
US8674225B2 (en) 2010-07-13 2014-03-18 John Martin Horan Economical boosted high speed data cable
US8674223B2 (en) 2010-07-13 2014-03-18 John Martin Horan High speed data cable with impedance correction
US8674226B2 (en) 2010-07-13 2014-03-18 John Martin Horan High speed data cable including a boost device for generating a differential signal
US8502070B2 (en) 2010-07-13 2013-08-06 John Martin Horan Reduced wire count high speed data cable
US8680395B2 (en) 2010-07-13 2014-03-25 John Martin Horan High speed data cable using an outer braid to carry a signal
US8502073B2 (en) 2010-07-13 2013-08-06 John Martin Horan Low impedance boosted high speed data cable
US20120061059A1 (en) 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
KR20130073395A (ko) 2011-12-23 2013-07-03 에스케이하이닉스 주식회사 반도체 장치
US9148057B2 (en) 2011-03-03 2015-09-29 SK Hynix Inc. Semiconductor apparatus
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
KR101872297B1 (ko) 2011-05-11 2018-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치
US9153520B2 (en) * 2011-11-14 2015-10-06 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
KR20130074293A (ko) 2011-12-26 2013-07-04 삼성전자주식회사 전자 장치 및 그것의 온도 제어 방법
US9003221B1 (en) * 2012-04-03 2015-04-07 Xilinx, Inc. Skew compensation for a stacked die
US8569808B1 (en) * 2012-04-06 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature stabilitized MEMS
US9508607B2 (en) * 2012-07-20 2016-11-29 Qualcomm Incorporated Thermal management of tightly integrated semiconductor device, system and/or package
KR20140085229A (ko) 2012-12-27 2014-07-07 에스케이하이닉스 주식회사 적층된 반도체 칩의 제어 장치
KR102059716B1 (ko) * 2013-05-30 2019-12-26 케이엘에이 코포레이션 열 플럭스를 측정하기 위한 방법 및 시스템
US20150103866A1 (en) * 2013-10-11 2015-04-16 Qualcomm Incorporated DIGITAL TEMPERATURE ESTIMATORS (DTEs) DISPOSED IN INTEGRATED CIRCUITS (ICs) FOR ESTIMATING TEMPERATURE WITHIN THE ICs, AND RELATED SYSTEMS AND METHODS
KR102254098B1 (ko) * 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
JP6468401B2 (ja) * 2016-08-23 2019-02-13 日産自動車株式会社 電力変換装置の温度異常検出方法および電力変換装置の温度異常検出装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543941A (zh) * 2010-12-28 2012-07-04 三星电子株式会社 半导体器件、半导体存储器件及其操作方法
CN102682842A (zh) * 2011-03-16 2012-09-19 株式会社东芝 半导体存储器系统
CN102945054A (zh) * 2012-10-12 2013-02-27 上海大学 光电器件封装、激光键合温度采集与控制系统和方法
CN104418291A (zh) * 2013-08-27 2015-03-18 英飞凌科技股份有限公司 封装的mems器件
CN103950886A (zh) * 2014-04-30 2014-07-30 中国科学院地质与地球物理研究所 一种mems传感器封装结构及其封装方法
CN104393149A (zh) * 2014-11-14 2015-03-04 无锡悟莘科技有限公司 一种led封装中的烘烤系统

Also Published As

Publication number Publication date
CN110010174A (zh) 2019-07-12
US20200176422A1 (en) 2020-06-04
US20220181302A1 (en) 2022-06-09
US9711487B2 (en) 2017-07-18
KR20160120630A (ko) 2016-10-18
US10090281B2 (en) 2018-10-02
CN110010174B (zh) 2023-08-08
CN112992217A (zh) 2021-06-18
US10593650B2 (en) 2020-03-17
US11289457B2 (en) 2022-03-29
CN106057233A (zh) 2016-10-26
KR102373543B1 (ko) 2022-03-11
US20190006322A1 (en) 2019-01-03
US11640955B2 (en) 2023-05-02
US20160300816A1 (en) 2016-10-13
US10804248B2 (en) 2020-10-13
US20170287876A1 (en) 2017-10-05
US20200388594A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
CN106057233B (zh) 在多芯片封装中使用温度偏差来控制操作的方法和器件
US11223373B2 (en) Error detection code generation circuits of semiconductor devices, memory controllers including the same and semiconductor memory devices including the same
US9620193B2 (en) Semiconductor memory devices, memory systems including refresh control circuit and method of performing weak refresh operation on the weak pages thereof
US9818707B2 (en) Stacked memory chip having reduced input-output load, memory module and memory system including the same
US10446216B2 (en) Embedded refresh controllers and memory devices including the same
US9466351B2 (en) Semiconductor memory device and method for refreshing memory cells
US9685218B2 (en) Memory device and memory system having the same
US8817549B2 (en) Integrated circuit memory device
US9064603B1 (en) Semiconductor memory device and memory system including the same
US10929064B2 (en) Methods of operating mixed device type memory modules, and processors and systems configured for operating the same
US20170194045A1 (en) Semiconductor memory devices and memory systems including the same
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
TW201740278A (zh) 用於存取異質記憶體的方法及含異質記憶體的記憶體模組

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant