KR20140085229A - 적층된 반도체 칩의 제어 장치 - Google Patents

적층된 반도체 칩의 제어 장치 Download PDF

Info

Publication number
KR20140085229A
KR20140085229A KR1020120155567A KR20120155567A KR20140085229A KR 20140085229 A KR20140085229 A KR 20140085229A KR 1020120155567 A KR1020120155567 A KR 1020120155567A KR 20120155567 A KR20120155567 A KR 20120155567A KR 20140085229 A KR20140085229 A KR 20140085229A
Authority
KR
South Korea
Prior art keywords
temperature
chip
response
control signal
temperature information
Prior art date
Application number
KR1020120155567A
Other languages
English (en)
Inventor
김주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120155567A priority Critical patent/KR20140085229A/ko
Publication of KR20140085229A publication Critical patent/KR20140085229A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명의 실시예에 따른 적층된 반도체 칩의 제어 장치는 서로 수직으로 적층되는 제 1 칩 및 제 2 칩; 제 1 칩에 배치되며, 온도변화에 대응하여 전압레벨이 조절되는 다수의 온도감지신호를 출력하기 위한 다수의 온도센서; 제 1 칩에 배치되며, 다수의 온도감지신호에 응답하여 온도정보를 송신하기 위한 온도정보 송신부; 제 2 칩에 배치되며, 온도정보에 응답하여 제어신호를 생성하기 위한 제어신호 생성부; 및 제 2 칩에 배치되며, 제어신호에 응답하여 제 2 칩의 온도변화를 반영하여 동작을 제어하기 위한 동작제어부를 구비할 수 있다.

Description

적층된 반도체 칩의 제어 장치{apparatus for controlling a stacked semiconductor chip}
본 발명은 반도체 설계에 관한 것으로서, 특히 적층된 반도체 칩의 동작을 제어하는 기술에 관한 것이다
일반적인 반도체 칩은 그 동작에 있어서 온도에 따라 영향 많이 받으며, 반도체 칩에 온도 센서를 구비하여 온도를 감지하고, 감지된 온도 정보를 반영하여 안정적이고 정상적인 동작을 하도록 제어한다.
반도체 칩 중 하나인 반도체 메모리 DRAM(Dynamic Random Access Memory) 인 경우에 캐패시터의 전하량을 통해서 데이터 값을 저장하는 메모리 셀에 저장된 데이터를 유지하기 위해서, 일정 주기마다 리프레시 동작을 수행하여야 한다. 여기서, DRAM의 온도가 상승할수록 메모리 셀에 저장된 데이터가 유지되는 시간이 짧아지므로, DRAM의 온도가 상승할수록 리프레시 동작 주기를 짧게 설정해야 한다. DRAM칩 온도 센서 및 온도보상 리프레시 조절부(Temperature compensated Self Refresh Circuit, TCSR)는 구비하여, 온도 센서를 통하여 DRAM칩의 온도를 감지하여 온도 정보를 생성하고, 온도보상 리프레시 조절부(TCSR)를 통하여 생성된 온도 정보를 반영하여 DRAM의 리프레시 동작 주기를 제어한다. 참고적으로, 온도변화에 따라 리프레시 동작 주기를 조절하는 방식은 DRAM이외의 다른 반도체 메모리 칩에서도 사용이 가능하다.
그러나, 일반적인 반도체 칩은 레이아웃 면적에 제한이 되므로, 다수의 온도 센서를 구비하는 것이 어렵다. 이러한 다수의 온도 센서를 구비하지 못한 반도체 칩은 반도체 칩 자체의 온도 정보를 정확하게 감지하지 못하여, 온도 정보가 반영된 정상적인 동작의 제어를 어렵게 한다. 예를들어, 반도체 칩은 특정 영역의 동작이 반복적으로 지속되는 경우나 외부로부터 특정 영역으로 열이 전달되는 경우에, 그 특정 영역의 온도가 과도하게 상승하는 핫스팟(Hot spot)이 발생할 수 있는데, 이러한 핫스팟에 의한 고온을 적은 수의 온도 센서로 정확하게 감지할 수 없다.
도 1a는 일반적인 단일 반도체 칩에서 핫스팟이 발생하는 경우를 설명한 도면이다.
도 1a을 참조하면, 일반적인 단일 반도체 칩(CHIP1)은 레이아웃 면적의 제한으로 하나의 온도 센서(TEMP_SENSOR)만을 구비한다고 가정하며, 하나의 온도센서(TEMP+SENSOR)은 단일 반도체 칩(CHIP1)의 한 가운데 배치될 수 있다.
일반적인 단일 반도체 칩(CHIP1)은 반복적인 동작 등으로 인하여 제 1, 2 영역(HOT_A1, HOT_A2)에서 핫스팟이 발생한 경우에, 핫스팟이 발생한 영역인 제 1, 2 영역(HOT_A1, HOT_A2)과 온도 센서(TEMP_SENSOR) 사이의 거리 차이로 인하여, 온도 센서(TEMP_SENEOR)는 핫스팟으로 발생한 고온을 감지하기 어렵다.
한편, 고집적화와 대용량화의 한계를 극복하기 위하여 반도체 칩을 적층(stack)하는 3차원 반도체의 경우에, 핫스팟은 적층된 칩 사이의 연결구조를 통하여 다른 칩으로부터 열이 전달되어 발생할 수도 있다. 이러한 적층된 칩 간의 열전달은 적층되는 칩의 두께가 얇아짐에 따라 더욱 증가할 수 있으므로, 다른 적층된 칩에서 발생한 핫스팟에 의한 열이 전달됨에 따라 다른 적층된 칩에서 핫스팟이 발생할 가능성도 증가할 것이다.
도 1b은 일반적인 적층된 반도체 칩에서 핫스팟이 발생하는 경우를 설명한 도면이다.
도 1b을 참조하면, 일반적인 적층된 반도체 칩은 서로 수직으로 적층된 제 1 칩(CHIP2) 및 제 2 칩(CHIP3)을 구비한다.
제 2 칩(CHIP3)에서 핫스팟이 발생할 수 있는 경우를 크게 2가지로 나누어 살펴보도록 한다. 여기서, 반도체 칩의 면적과 비용을 고려하여 하나의 온도 센서(TEMP_SENEOR)를 제 2 칩(CHIP3)의 한가운데 배치한다고 가정한다. 또한, 이하에서 설명하게 될 적층된 칩 간의 열전달 경로는 다양한 경로에서 발생할 수 있으나, 설명의 편의상 가장 주요한 열전달 경로만을 설명하기로 한다.
우선, 반복적인 동작 등으로 제 2 칩(CHIP3)의 제 1 영역(HOT_A3)에서 핫스팟이 발생한 경우에, 핫스팟이 발생한 영역인 제 1 영역(HOT_A3)과 온도 센서(TEMP_SENSOR) 사이의 거리 차이로 인하여, 제 2 칩(CHIP3)의 온도 센서(TEMP_SENEOR)는 핫스팟으로 발생한 고온을 감지하기 어렵다. 참고로, A1영역(HOT_A1)에서 발생한 열은 온도 센서(TEMP_SENSOR)로 전달되기 보다는, 적층된 칩의 얇은 두께로 인하여, 오히려 A1영역(HOT_A1)의 수직 아래에 있는 제 1 칩(CHIP1)의 일정한 영역으로 전달될 수 있다.
다음으로, 제 1 칩(CHIP2)의 B1영역(HOT_B1)에서 핫스팟이 발생한 경우에, B1영역(HOT_B1)에서 가장 가까운 적층용 패드(PAD) 및 범프(BUMP)를 통하여(경우에 따라 범프(BUMP)에 연결된 관통전극(TSV, through silicon via)을 통하여), 핫스팟으로 인한 고온이 제 2 칩(CHIP3)에 전달되어, 범프(BUMP)에서 가까운 제 2 칩(CHIP3)의 특정 영역(HOT_B2)에 핫스팟을 발생시킨다. 마찬가지로, 핫스팟이 발생한 제 2 칩(CHIP3)의 특정 영역(HOT_B2)과 온도 센서(TEMP_SENEOR) 사이의 거리 차이로 인하여, 제 2 칩(CHIP3)의 온도 센서(TEMP_SENEOR)는 핫스팟으로 발생한 고온을 감지하기 어렵다.
결과적으로, 제 2 칩(CHIP3)는 레이아웃 면적의 제한으로 하나의 온도 센서(TEMP_SENSOR)을 구비하기 때문에, 제 2 칩(CHIP2)에서 발생할 수 있는 핫스팟으로 인한 고온을 감지하기 어렵다. 따라서, 핫스팟으로 인한 고온을 감지하기 어려워, 정확한 고온의 온도정보를 반영하여 정상적인 동작을 위한 적절한 동작 제어(예를들어, DRAM칩의 경우에 온도에 따른 리프레시 주기 조절 제어)를 할 수 없다.
이상과 같이, 일반적인 단일 반도체 칩 또는 적층된 반도체 칩에 있어서, 반도체 칩에 다수의 온도 센서를 구비하는 것이 반도체 칩의 레이아웃 면적과 비용에서 불리하며, 특히, 고집적화 및 고용량화를 위해서 적층된 반도체 칩에서의 레이아웃 면적을 희생하여 다수의 온도 센서를 구비하는 것은 쉽지 않다.
따라서, 다수의 온도 센서를 구비하기 어려운 적층된 반도체 칩은 전체 영역에 대한 온도 변화를 감지하기 어려워 정확한 온도 정보가 반영된 동작 제어가 이루어지기가 어려우므로, 적층된 반도체 칩의 동작에 대한 신뢰성과 안정성이 떨어지는 문제점이 있다.
본 발명은 상기 종래의 문제점을 해결하기 위한 것으로, 다수의 온도센서를 구비할 레이아웃 면적 여유가 없는 적층된 칩의 전체 영역에서의 온도변화를, 레이아웃 면적에 여유가 있는 다른 적층된 칩에 구비된 다수의 온도 센서로부터 감지된 온도 정보를 이용하여 감지할 수 있는 적층된 반도체 칩의 제어 장치를 제공한다.
본 발명의 일 실시예에 따르면, 서로 수직으로 적층되는 제 1 칩 및 제 2 칩; 제 1 칩에 배치되며, 온도변화에 대응하여 전압레벨이 조절되는 다수의 온도감지신호를 출력하기 위한 다수의 온도센서;
제 1 칩에 배치되며, 다수의 온도감지신호에 응답하여 온도정보를 송신하기 위한 온도정보 송신부;
제 2 칩에 배치되며, 온도정보에 응답하여 제어신호를 생성하기 위한 제어신호 생성부; 및 제 2 칩에 배치되며, 제어신호에 응답하여 제 2 칩의 온도변화를 반영하여 동작을 제어하기 위한 동작제어부
를 구비하는 적층된 반도체 칩의 제어 장치가 제공된다.
상술한 과제의 해결 수단을 바탕으로 하는 본 기술은 다수의 온도센서를 구비할 레이아웃 면적 여유가 없는 적층된 칩의 전체 영역에서의 온도변화를, 다른 적층된 반도체 칩에 구비된 다수의 온도센서를 이용하여 감지할 수 있으며, 감지된 온도 변화를 반영하여 적층된 칩을 안정적으로 동작하도록 제어할 수 있다.
도 1a는 일반적인 단일 반도체 칩에서 핫스팟이 발생하는 경우를 설명한 도면이다.
도 1b은 일반적인 적층된 반도체 칩에서 핫스팟이 발생하는 경우를 설명한 도면이다.
도 2는 본 발명의 실시예에 따른 적층된 반도체 칩의 제어 장치를 도시한 도면
도 3은 도 2의 적층된 반도체 칩의 제어 장치를 구체적으로 도시한 블록구성도
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
본 실시예에 따른 적층된 반도체 칩의 제어 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 2는 본 발명의 실시예에 따른 적층된 반도체 칩의 제어 장치를 도시한 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 적층된 반도체 칩의 제어 장치는 다수의 온도 센서(101~112)를 구비하는 제 1 칩(100), 및 제 1 칩(100)에 서로 수직으로 적층된 제 2 칩(200)을 구비한다. 참고로, 제 1 칩(100)은 다수의 온도 센서(101~112)를 구비할 수 있을 정도로 레이아웃 면적에 대한 여유를 가지고 있으며, 제 2 칩(200)은 칩 면적에 대한 여유를 가지고 있지 않는 것으로 가정한다.
제 1 칩(100)은 다수의 온도 센서(101~112), 적층을 위한 다수의 패드(Pad, 131~142), 및 온도정보 송신부(180)을 구비한다.
다수의 온도 센서(101~112)는 제 1 칩(100)에서 발생한 온도를 직접적으로 감지하거나, 제 2 칩(200)에서 발생한 온도를 간접적으로 감지하는 역할을 한다. 즉, 제 1 칩(100)의 동작에 따라 발생하는 온도를 감지하거나, 제 2 칩(200)의 동작에 따라 발생한 온도가 제 1 칩(100)으로 전달되는 (참고로, 도체의 열전도율이 대체로 높기 때문에, 주로, 관통전극(TSV), 범프(Bump), 및 패드(Pad)를 통하여 열이 전달됨) 온도를 감지할 수 있다.
다수의 온도센서(101~112)는 감지된 온도변화에 대응하여 전압레벨(온도 센서의 종류에 따라서 온도변화에 대응하는 저항값 혹은 전류값 등의 레벨일 수 있다)이 조절되는 다수의 온도감지신호를 생성한다. 바람직하게, 다수의 온도 센서(101~112)는 제 2 칩(200)의 전체 영역에서 발생한 온도 변화를 효과적으로 감지하기 위하여, 제 1 칩(100) 상의 제 2 칩(200)과 적층되어 중첩되는 면(150)에 분산하여 배치하되, 다수의 패드(Pad, 131~142)로부터 인접한 위치(제 2 칩(200)에서 발생한 열이 관통전극(TSV, 251~262) 및 범프(Bump, 231~242)를 통하여 패드(Pad, 131~142)로 전달되기가 쉽기 때문에)에 배치될 수 있다. 참고로, 적층 구조의 물리적 안정성을 위해서 구비될 수 있는 더미 범프(Dummy bump, 관통전극(TSV)이 연결되지 않은 범프)를 고려하여, 다수의 온도 센서를 배치할 수 있다.
다수의 패드(Pad, 131~142)는 제 1 칩(100)과 제 2 칩(200)이 서로 적층되어 중첩되는 면(150)에 제 2 칩(200)의 다수의 범프(Bump, 231~242)와 각각 대응되어 배치되는데, 제 1 칩(100)과 제 2 칩(200)을 물리적 혹은 전기적으로 연결하는 역할을 한다.
온도정보 송신부(180)는 다수의 온도 센서(101~112)로부터 출력되는 다수의 온도감지신호에 응답하여 제 1 온도정보(TS_AT1)를 제 2 칩(200)으로 송신한다. 온도정보 송신부(180)의 제 1 온도정보(TS_AT1)는 다수의 온도감지신호를 그대로 송신하는 신호일 수 있으며, 또는 다수의 온도감지신호에 따라 목적에 맞는 다양한 방식(예를들어, 최고 온도값, 최저 온도값, 혹은 평균 온도값 등등)으로 생성된 신호일 수 있다. 예를들어, 제 1 온도정보(TS_AT1)가 제 2 칩(200)의 전체 영역의 핫스팟으로 인한 고온을 감지하기 위한 목적으로 사용되는 경우에, 다수의 온도 센서(101~112)로부터 감지된 온도 중 최고 온도를 나타내는 값이 제 1 온도정보(TS_AT1)가 될 수 있다.
제 2 칩(200)은 다수의 관통전극(TSV, 251~262), 다수의 범프(Bump, 231~242), 제어신호 생성부(280), 및 동작제어부(290)를 구비할 수 있다.
다수의 관통전극(TSV, 251~262) 및 다수의 범프(Bump, 231~242)는 서로 하나씩 대응하며, 물리적으로 또는 전기적으로 제 1 칩(100)과 제 2 칩(200)을 연결한다. 또한, 다수의 관통전극(TSV, 251~262) 및 다수의 범프(Bump, 231~242)을 통하여, 제 1 칩(100)과 제 2 칩(200) 사이에서 발생하는 열의 전달이 이루어 질 수 있다. 참고로, 다른 실시예에 따라서는 다수의 관통전극(TSV, 251~262) 및 다수의 범프(Bump, 231~242)가 서로 하나씩 대응하지 않고, 다수의 범프 중 일부가 더미 범프(dummy bump)로서 관통전극에 연결되지 않을 수 있다. 또한, 관통전극(TSV) 및 범프(Bump)는 적층을 위한 물리적 혹은 전기적 연결을 하는 다양한 수단으로 대체할 수 있다.
제어신호 생성부(280)는 제 1 온도정보(TS_AT1)가 관통전극(TSV)를 거쳐 전달되는 제 2 온도정보(TS_AT2)에 응답하여 제어신호(EN)을 생성한다. 일반적으로 관통전극(TSV)에 따른 신호의 왜곡이 거의 없다고 가정하면, 제 1 온도정보(TS_AT1)는 제 2 온도정보(TS_AT2)와 거의 동일한 신호이다. 다른 실시예에 따라서는, 제 1 온도정보(TS_AT1)는 제 2 온도정보(TS_AT2)로 전달될 때에 다수의 관통전극(TSV)를 통하여 전달될 수 있다.
참고로, 제어신호 생성부(280)이 수신한 제 2 온도정보(TS_AT2)는 제 1 칩(100)에 구비된 다수의 온도 센서(101~112)에 응답하여 생성되는 신호이므로, 결국 제어신호 생성부(280)는 다수의 온도 센서(101~112)로부터 생성된 다수의 온도감지신호에 기초하여 제어신호(EN)을 생성하는 것이다. 즉, 제어신호 생성부(280)는 제 1 칩(100)에 구비된 다수의 온도센서(101~112)를 통하여 제 2 칩(200)의 전체 영역에서의 온도 변화가 반영된 제어신호(EN)를 생성할 수 있다.
동작제어부(290)은 제어신호(EN)에 응답하여 제 2 칩(200)의 온도변화를 반영하는 동작을 제어한다. 동작제어부(290)은 제 2 칩(200)에 구비될 다양한 회로의 종류에 따라 다양하게 구비될 수 있다. 예를들어, 제 2 칩(200)이 DRAM인 경우에, 동작제어부(290)은 온도보상 리프레시 조절부(TCSR)이 될 수 있다.
도 3은 도 2의 적층된 반도체 칩의 제어 장치를 구체적으로 도시한 블록구성도이다.
도 3의 본 발명의 실시예에 따른 적층된 반도체 칩의 제어 장치는, 도 2의 실시예와 달리, 추가적으로 제 2 칩(200)에 구비된 하나의 온도 센서(201)를 더 구비할 수 있다.
도 2와 도 3을 참조하면, 본 발명의 실시예에 따른 적층된 반도체 칩의 제어 장치는 제 1 칩(100)에 배치된 다수의 온도 센서(101~112), 제 1 칩(100)에 배치된 온도정보 송신부(180), 제 2 칩(200)에 배치된 하나의 온도 센서(201), 제 2 칩(200)에 배치된 제어신호 생성부(280), 및 제 2 칩(200)에 배치된 동작제어부(290)를 구비한다.
이하에서, 도 3의 본 발명의 실시예에 따른 적층된 반도체 칩의 제어 장치를 설명하되, 도 2의 동일한 구성은 그 자세한 설명을 생략하기로 한다.
제 1 칩(100)에 배치된 다수의 온도 센서(101~112)는 각 온도 센서(101~112)에서 감지된 온도변화에 대응하여 전압레벨이 조절되는 다수의 온도감지신호(TS_A<1:12>)를 생성하여 출력한다. 보다 구체적으로, 다수의 온도 센서(101~112)에서 감지된 온도변화는 서로 수직하여 적층된 구조로 연결된 제 1 칩(100) 및 제 2 칩(200)에서 발생한 열이 다양한 경로를 통하여 다수의 온도센서(101~112)로 전달될 수 있다.
온도정보 송신부(180)는 다수의 온도감지신호(TS_A<1:12>)에 응답하여 제 1 온도정보(TS_AT1)을 제 2 칩으로 송신한다. 예를들어, 보다 구체적으로, 다수의 온도 센서(101~112)에서 감지된 온도 값 중 최고값을 제 1 온도정보(TS_AT1)으로 출력할 수 있다. 참고로, 다른 실시예에 따라서는, 온도정보 송신부(180)는 다수의 온도 센서(101~112)로부터 입력받은 다수의 온도감지신호(TS_A<1:12>)를 단순히 제 2 칩(200)의 온도정보 수신부(280)으로 전달하는 동작을 할 수 있다.
제 1 온도정보(TS_AT1)는 제 1 칩(100)과 제 2 칩(200) 사이를 전기적으로 연결하는 구성에 의해서 전달될 수 있는데, 예를들어, 제 1 온도정보(TS_AT1)는 제 1 칩(100)의 패드(Pad)를 지나 제 2 칩(200)의 범프(Bump) 및 관통 전극(TSV, Through silicon via)를 거친 제 2 온도정보(TS_AT2)가 되어, 온도정보 수신부(280)로 전달될 수 있다. 참고로, 일반적으로 관통 전극(TSV)의 신호 왜곡 및 손실이 없다고 한다면, 제 1 온도정보(TS_AT1)과 제 2 온도정보(TS_AT2)는 거의 동일한 신호이다.
제어신호 생성부(280)는 하나의 온도 센서(201)로부터 감지된 온도에 대응하는 온도감지신호(TS_B) 및 제 2 온도정보(TS_AT2)에 응답하여 제어신호(EN)을 생성한다. 예를들어, 하나의 온도 센서(201)에서 감지된 온도 값 및 다수의 온도 센서(101~112)에서 감지된 온도 값 중 최고 온도에 해당하는 아날로그 값을 ADC(Analog-to-Digital Converter)을 통하여 변환된 디지털 코드 값인 제어신호(EN)를 생성할 수 있다.
동작 제어부(290)은 제 2 칩(200)의 전체 영역에서 발생하는 온도 변화가 반영된 제어신호(EN)에 응답하여, 제 2 칩(200)의 온도 변화를 반영하여 정상적인 동작을 하도록 제 2 칩(200)의 다양한 동작을 제어할 수 있다. 예를들어, 제 2 칩(200)이 DRAM인경우, 동작 제어부(290)는 온도보상 리프레시 조절부(Temperature compensated Self Refresh Circuit, TCSR)가 될 수 있으며, 제어신호(EN)에 응답하여 리프레시 주기를 조절할 수 있다.
결론적으로, 본 발명의 실시예에 따른 적층된 반도체 칩의 제어 장치는, 제 2 칩(200)이 DRAM이며, 동작제어부(290)이 온도보상 리프레시 조절부(TCSR)이라고 가정하면, 제어신호 생성부(280)는 결국, 제 2 칩(200)의 전체 영역에서 발생하는 온도변화를, 제 1 칩(100)에 구비된 다수의 온도센서(101~112)로부터 감지된 가장 높은 온도 값을 제 2 온도정보(TS_AT2)로 수신한다. 결국, 수신된 제 2 온도정보(TS_AT2)에 응답하여 제어신호(EN)을 동작 제어부(290)인 온도보상 리프레시 조절부(TCSR)로 출력함으로써, 동작 제어부(290)은 제 2 칩(200)의 전체 영역에서 발생하는 온도변화가 반영된 리프레시 주기를 다양하게 조절하여 제어할 수 있다.
전술한 바와 같이, 본 발명의 실시예에 따른 적층된 반도체 칩의 제어 장치는, 적층된 반도체 칩의 전체 영역에서의 온도 변화를 감지하여 감지된 온도변화를 반영하여 동작을 제어할 필요가 있는 경우에, 적층된 다른 반도체 칩에 구비된 다수의 온도 센서를 이용하여, 그 온도 변화가 반영된 온도정보에 응답하여 제어신호를 생성하여 동작을 제어할 수 있다. 따라서, 적층된 반도체 칩의 레이아웃 면적의 여유를 확보할 수 있으며, 적층된 반도체 칩의 전체 영역에서의 온도변화를 반영하여 적층된 반도체 칩의 정상적인 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 제 1 칩
101~112: 다수의 온도 센서
131~142: 적층용 패드
180: 온도정보 송신부
200: 제 2 칩
231~241: 적층용 범프
251~262: 다수의 관통전극
280: 제어신호 생성부
290: 동작 제어부

Claims (6)

  1. 서로 수직으로 적층되는 제 1 칩 및 제 2 칩;
    상기 제 1 칩에 배치되며, 온도변화에 대응하여 전압레벨이 조절되는 다수의 온도감지신호를 출력하기 위한 다수의 온도센서;
    상기 제 1 칩에 배치되며, 상기 다수의 온도감지신호에 응답하여 온도정보를 상기 제 2 칩으로 송신하기 위한 온도정보 송신부;
    상기 제 2 칩에 배치되며, 상기 온도정보에 응답하여 제어신호를 생성하기 위한 제어신호 생성부; 및 상기 제 2 칩에 배치되며, 상기 제어신호에 응답하여 상기 제 2 칩의 온도변화를 반영하여 동작을 제어하기 위한 동작제어부
    를 구비하는 적층된 반도체 칩의 제어 장치
  2. 제 1 항에 있어서,
    상기 다수의 온도 센서는
    상기 제 1 및 제 2 칩의 적층되어 중첩되는 면에 인접하고 골고루 분산되어 배치되는 것을 특징으로 하는 적층된 반도체 칩의 제어 장치
  3. 제 1 항에 있어서,
    상기 온도정보는 상기 제 1 칩과 상기 제 2 칩을 전기적으로 연결하는 관통 전극(TSV)을 통하여 송신하는 것을 특징으로 하는 적층된 반도체 칩의 제어 장치
  4. 제 1 항에 있어서,
    상기 온도정보는 상기 다수의 온도감지신호 중 최고 온도 값을 나타내는 신호이며,
    상기 동작 제어부는 온도보상 리프레시 조절부(Temperature compensated Self Refresh Circuit, TCSR)인 것을 특징으로 하는 적층된 반도체 칩의 제어 장치
  5. 제 1 항에 있어서,
    상기 제 2 칩에 배치되며, 온도변화에 대응하여 전압레벨이 조절되는 온도감지신호를 출력하기 위한 추가 온도센서를 더 구비하고,
    상기 제어신호 생성부는 상기 추가 온도 센서의 출력 및 상기 온도정보에 응답하여, 상기 제어신호를 생성하는 것을 특징으로 하는 적층된 반도체 칩의 제어 장치
  6. 제 5 항에 있어서,
    상기 제어신호 생성부는 상기 추가 온도센서의 출력 및 상기 온도 정보 중 보다 높은 온도를 나타내는 것에 응답하여 상기 제어신호를 생성하며,
    상기 동작 제어부는 온도보상 리프레시 조절부(Temperature compensated Self Refresh Circuit, TCSR)인 것을 특징으로 하는 적층된 반도체 칩의 제어 장치
KR1020120155567A 2012-12-27 2012-12-27 적층된 반도체 칩의 제어 장치 KR20140085229A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120155567A KR20140085229A (ko) 2012-12-27 2012-12-27 적층된 반도체 칩의 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120155567A KR20140085229A (ko) 2012-12-27 2012-12-27 적층된 반도체 칩의 제어 장치

Publications (1)

Publication Number Publication Date
KR20140085229A true KR20140085229A (ko) 2014-07-07

Family

ID=51734957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155567A KR20140085229A (ko) 2012-12-27 2012-12-27 적층된 반도체 칩의 제어 장치

Country Status (1)

Country Link
KR (1) KR20140085229A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060400A (ko) * 2014-11-20 2016-05-30 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US9711487B2 (en) 2015-04-08 2017-07-18 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US11119517B2 (en) 2017-03-08 2021-09-14 Samsung Electronics Co., Ltd. Method of dynamic thermal management of electronic device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060400A (ko) * 2014-11-20 2016-05-30 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US10985139B2 (en) 2014-11-20 2021-04-20 Samsung Electronics Co., Ltd. Semiconductor chip for sensing temperature and semiconductor system including the same
US9711487B2 (en) 2015-04-08 2017-07-18 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10090281B2 (en) 2015-04-08 2018-10-02 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10593650B2 (en) 2015-04-08 2020-03-17 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10804248B2 (en) 2015-04-08 2020-10-13 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US11289457B2 (en) 2015-04-08 2022-03-29 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US11640955B2 (en) 2015-04-08 2023-05-02 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip
US11119517B2 (en) 2017-03-08 2021-09-14 Samsung Electronics Co., Ltd. Method of dynamic thermal management of electronic device
US11782466B2 (en) 2017-03-08 2023-10-10 Samsung Electronics Co., Ltd. Method of dynamic thermal management of electronic device

Similar Documents

Publication Publication Date Title
US10199085B2 (en) Semiconductor device
US8801279B2 (en) Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof
US8310855B2 (en) Semiconductor device
KR101732840B1 (ko) 반도체 장치에서 유도 열 기울기를 허용하기 위한 장치, 시스템 및 방법
KR102254098B1 (ko) 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US8952498B2 (en) Semiconductor device having plural stacked chips
US8957695B2 (en) Semiconductor device having plural semiconductor chip stacked with one another
KR100725458B1 (ko) 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
JP2009026792A (ja) 半導体装置
KR20120136302A (ko) 반도체 디바이스
KR101872297B1 (ko) 반도체 메모리 장치
US10224078B2 (en) Semiconductor device and refresh rate control method of semiconductor device based on measured temperature
US20140192606A1 (en) Stacked memory device, memory system including the same and method for operating the same
KR20170059616A (ko) 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
KR20140085229A (ko) 적층된 반도체 칩의 제어 장치
CN110875065B (zh) 用于间隙等效系统及方法的dram感测放大器有源匹配填充特征
US10032687B2 (en) Temperature control device, semiconductor device including the same, and method for controlling the semiconductor device
US6798706B2 (en) Integrated circuit with temperature sensor and method for heating the circuit
US9418967B2 (en) Semiconductor device
TW200845032A (en) Memory devices implementing clock mirroring scheme and related memory systems and clock mirroring methods
US20220020400A1 (en) Semiconductor device
US20220307908A1 (en) Semiconductor device
JP4910117B2 (ja) 積層型メモリ装置
US20210407554A1 (en) Semiconductor device
US20210407571A1 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination