KR20160060400A - 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템 - Google Patents

온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR20160060400A
KR20160060400A KR1020140162641A KR20140162641A KR20160060400A KR 20160060400 A KR20160060400 A KR 20160060400A KR 1020140162641 A KR1020140162641 A KR 1020140162641A KR 20140162641 A KR20140162641 A KR 20140162641A KR 20160060400 A KR20160060400 A KR 20160060400A
Authority
KR
South Korea
Prior art keywords
temperature
block
chip
code
signal
Prior art date
Application number
KR1020140162641A
Other languages
English (en)
Other versions
KR102254098B1 (ko
Inventor
유기헌
오태영
김남종
박광일
박철성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140162641A priority Critical patent/KR102254098B1/ko
Priority to US14/823,322 priority patent/US10115702B2/en
Publication of KR20160060400A publication Critical patent/KR20160060400A/ko
Priority to US16/151,652 priority patent/US10985139B2/en
Application granted granted Critical
Publication of KR102254098B1 publication Critical patent/KR102254098B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 실시예에 따른 반도체 시스템은, 적어도 하나의 제1 온도 센서가 온도를 측정한 결과로부터 제1 온도 정보를 생성하는 제1칩, 및 상기 제1 온도 정보에 기초하여 제어되는 제2 온도 센서를 포함하는 제2칩을 포함한다.

Description

온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템{A SEMICONDUCTOR CHIP CAPABLE OF SENSING A TEMPARATURE, AND A SEMICONDUCTOR SYSTEM INCLUDING THE SEMICONDUCTOR CHIP}
본 발명의 개념에 따른 실시예는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템에 관한 것으로, 보다 상세하게는 갑작스러운 열의 발생에 따른 동작 상의 오류를 예방할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템에 관한 것이다.
반도체 칩(semiconductor chip)은 전자 장치(electronic device) 내에서 데이터의 저장, 데이터의 프로세싱(processing) 등의 기능을 수행하는 소자이다. 상기 전자 장치의 소형화 및 저전력화로 인해, 상기 반도체 칩의 사이즈 역시 소형화되고 고집적화로 인해 다수의 칩이 결합된 형태로 동작할 수 있다.
상기 반도체 칩의 일부(예컨대, 데이터를 저장할 수 있는 메모리 코어(memory core))에서 국부적으로 높은 열이 발생할 수 있고, 이러한 열로 인해 상기 반도체 칩이 제대로 동작하지 못할 가능성이 있다.
따라서, 상기 반도체 칩은 내부에 온도 센서(temperature sensor)를 포함할 수 있고, 상기 온도 센서가 센싱한 결과를 이용해 내부 동작을 제어할 수 있다. 그러나, 열이 집중적으로 발생하는 핫스팟(hot spot)이 상기 온도 센서의 주변이 아닌 위치에 발생할 경우, 상기 온도 센서가 상기 반도체 칩의 가장 높은 온도보다 낮은 온도를 센싱하게 되어 상기 반도체 칩이 상기 온도 센서를 포함하지 않을 때와 마찬가지로 제대로 동작하지 않을 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 온도 센서가 열의 발생을 정확히 감지하도록 하여 동작 상의 오류가 발생하지 않도록 하는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템을 제공함에 있다.
본 발명의 실시예에 따른 반도체 시스템은, 적어도 하나의 제1 온도 센서가 온도를 측정한 결과로부터 제1 온도 정보를 생성하는 제1칩, 및 상기 제1 온도 정보에 기초하여 제어되는 제2 온도 센서를 포함하는 제2칩을 포함한다.
실시예에 따라, 상기 제2 온도 센서는, 상기 제1 온도 정보에 따라 인에이블(enable)되는 스타트업(start-up) 신호를 생성하는 센서 활성화 블록, 및 상기 스타트업 신호에 따라 활성화되어 온도를 측정한 결과인 온도 코드를 생성하는 온도 센서 블록을 포함한다.
실시예에 따라, 상기 센서 활성화 블록은, 상기 제1 온도 정보의 마스터 신호가 하이 레벨로 천이할 경우, 미리 정해진 주기 이내로 인에이블되는 상기 스타트업 신호를 생성한다.
실시예에 따라, 상기 제2 온도 센서는, 상기 온도 코드를 검증하여 검증 온도 코드를 생성하는 보팅 블록, 상기 검증 온도 코드에 상기 제1 온도 정보를 반영하여 보정 온도 코드를 생성하는 보정 블록, 및 상기 보정 온도 코드에 따라 상기 제2칩의 동작을 제어하는 제어 신호를 생성하는 내부 제어 블록을 더 포함한다.
실시예에 따라, 상기 보팅 블록은, 상기 제1 온도 정보의 마스터 신호에 따라 상기 온도 코드를 검증하는 범위를 변경한다.
실시예에 따라, 상기 보정 블록은, 상기 검증 온도 코드에 상기 제1 온도 정보의 오프셋 코드를 가산한다.
실시예에 따라, 상기 내부 제어 블록은, 상기 보정 온도 코드에 맵핑(mapping)된 주파수 제어 신호를 생성하는 맵핑 블록, 및 상기 주파수 제어 신호에 상응하는 주파수를 갖는 상기 제어 신호를 생성하는 오실레이터를 포함한다.
실시예에 따라, 상기 제2칩은 DRAM 칩이고, 상기 제어 신호는 상기 DRAM 칩의 셀프 리프레쉬(self-refresh) 주기를 결정한다.
본 발명의 실시예에 따른 반도체 칩은, 제1칩의 적어도 하나의 제1 온도 센서가 온도를 측정한 결과로부터 생성되는 제1 온도 정보에 기초하여 제어되는 제2 온도 센서, 및 상기 제2 온도 센서가 생성하는 제어 신호에 따라 내부 동작을 변경하는 기능 블록을 포함한다.
실시예에 따라, 상기 제2 온도 센서는, 상기 제1 온도 정보에 따라 인에이블(enable)되는 스타트업(start-up) 신호를 생성하는 센서 활성화 블록, 및 상기 스타트업 신호에 따라 활성화되어 온도를 측정한 결과인 온도 코드를 생성하는 온도 센서 블록을 포함한다.
실시예에 따라, 상기 센서 활성화 블록은, 상기 제1 온도 정보의 마스터 신호가 하이 레벨로 천이할 경우, 미리 정해진 주기 이내로 인에이블되는 상기 스타트업 신호를 생성한다.
실시예에 따라, 상기 제2 온도 센서는, 상기 온도 코드를 검증하여 검증 온도 코드를 생성하는 보팅 블록, 상기 검증 온도 코드에 상기 제1 온도 정보를 반영하여 보정 온도 코드를 생성하는 보정 블록, 및 상기 보정 온도 코드에 따라 상기 기능 블록의 동작을 제어하는 제어 신호를 생성하는 내부 제어 블록을 더 포함한다.
실시예에 따라, 상기 보팅 블록은, 상기 제1 온도 정보의 마스터 신호에 따라 상기 온도 코드를 검증하는 범위를 변경한다.
실시예에 따라, 상기 보정 블록은, 상기 검증 온도 코드에 상기 제1 온도 정보의 오프셋 코드를 가산한다.
실시예에 따라, 상기 내부 제어 블록은, 상기 보정 온도 코드에 맵핑(mapping)된 주파수 제어 신호를 생성하는 맵핑 블록, 및 상기 주파수 제어 코드에 상응하는 주파수를 갖는 상기 제어 신호를 생성하는 오실레이터를 포함한다.
실시예에 따라, 상기 반도체 칩은 DRAM 칩이고, 상기 제어 신호는 상기 DRAM 칩의 셀프 리프레쉬(self-refresh) 주기를 결정한다.
본 발명의 실시예에 따른 반도체 시스템은, 복수의 제1 온도 센서들이 온도를 측정한 복수의 온도 측정 결과들로부터 제1 온도 정보를 생성하는 제1칩, 및 상기 제1 온도 정보에 기초하여 제어되고, 온도를 측정한 온도 코드를 생성하는 제2 온도 센서를 포함하는 제2칩을 포함하며, 상기 제1 온도 정보는 상기 복수의 온도 측정 결과들에 기초한 오프셋 정보이다.
실시예에 따라, 상기 제2 온도 센서는, 상기 제1 온도 정보에 따라, 상기 제2칩의 온도를 측정하기 시작하는 시점, 또는 상기 제2칩의 온도를 측정하는 주기를 변경한다.
실시예에 따라, 상기 제2 온도 센서는, 상기 제1 온도 정보, 및 상기 온도 코드에 기초하여, 상기 제2칩의 내부 동작을 제어하기 위한 제어 신호를 생성한다.
실시예에 따라, 상기 제2 온도 센서는, 상기 제1 온도 정보에 따라, 상기 제2칩의 온도를 측정할 수 있는 범위를 변경한다.
본 발명의 실시예에 따른 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템에 의하면, 제1칩이 생성하는 제1 온도 정보에 따라 제1칩의 온도가 급변하는 등의 상황에서 제2 온도 센서가 즉시 온도를 다시 측정하여 측정된 온도에 따라 제2칩의 내부 동작을 변경하여 동작 상의 오류 발생을 방지할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템에 의하면, 제2 온도 센서가 제1 온도 정보에 따라 온도를 측정하는 경우, 제1 온도 정보에 따라 온도 코드의 검증 범위가 가변되어 정확한 온도 측정이 가능하다.
또한, 본 발명의 실시예에 따른 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템에 의하면, 검증된 온도 코드를 제1 온도 정보에 따라 보정하여 최적의 리프레쉬 주기로 리프레쉬 동작시켜 제2칩에 저장된 데이터의 손실을 막을 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 간략히 나타내는 도면이다.
도 2는 도 1에 도시된 제2칩의 일 실시예를 나타내는 블록도이다.
도 3은 도 2에 도시된 제2 온도 센서를 보다 상세히 나타낸 블록도이다.
도 4는 도 3에 도시된 센서 활성화 블록을 보다 상세히 나타낸 블록도이다.
도 5는 도 4에 도시된 스타트업 컨트롤러를 보다 상세히 나타낸 블록도이다.
도 6은 도 3에 도시된 보팅 블록을 보다 상세히 나타낸 블록도이다.
도 7은 도 2에 도시된 제2 온도 센서의 동작을 설명하기 위한 타이밍도이다.
도 8은 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 일 실시 예를 나타낸다.
도 9는 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 다른 실시 예를 나타낸다.
도 10은 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 또 다른 실시 예를 나타낸다.
도 11은 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 또 다른 실시 예를 나타낸다.
도 12는 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 또 다른 실시 예를 나타낸다.
도 13은 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 또 다른 실시 예를 나타낸다.
도 14는 도 1에 도시된 반도체 시스템을 포함하는 데이터 처리 시스템의 일 실시 예를 나타낸다.
도 15는 도 1에 도시된 반도체 시스템을 포함하는 멀티-칩 패키지의 일실시예를 개략적으로 나타낸 개념도이다.
도 16은 도 15에 도시된 멀티-칩 패키지의 일실시예를 입체적으로 나타낸 개념도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템(10)을 간략히 나타내는 도면이다.
도 1을 참조하면, 메모리 시스템(10)은 제1칩(first chip, 20), 및 제2칩(second chip, 100)을 포함할 수 있다. 제1칩(20)과 제2칩(100)은 패키지 온 패키지(package on package) 방식으로 결합될 수 있다.
제1칩(20)은 애플리케이션 프로세서(application processor)로 구현될 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 제1칩(20)은 온도 센서 유닛(temparature sensor unit, 30), 및 온도 센싱 블록(temparature sensing block, 40)을 포함할 수 있다. 제1칩(20)이 상기 애플리케이션 프로세서로 구현될 경우, 상기 구성(30,40) 이외에 CPU(미도시), RAM(미도시), 인터페이스(interface, 미도시) 등을 더 포함할 수 있다.
온도 센서 유닛(30)은 적어도 하나의 제1 온도 센서(first temparature sensor, 35)를 포함할 수 있다. 적어도 하나의 제1 온도 센서(35)는 제1칩(35)에 분산 배치되어, 일정한 주기마다 또는 CPU(미도시)의 제어에 따라 온도를 측정한 결과를 온도 센싱 블록(40)으로 전송할 수 있다.
온도 센싱 블록(40)은 적어도 하나의 제1 온도 센서(35)가 온도를 측정한 결과로부터 제1 온도 정보(TI1)를 생성할 수 있다. 제1 온도 정보(TI1)는 상기 결과에 따라 제2칩(100)의 동작을 제어하기 위한 정보를 포함할 수 있다.
온도 센싱 블록(40)은 제2칩(100)으로부터 제2 온도 정보(TI2)를 수신하고, 제2 온도 정보(TI2)에 기초하여 제2칩(100)을 제어하기 위한 별도의 제어 신호(미도시)를 생성할 수 있다.
제2칩(100)은 반도체 메모리 장치, 예컨대 DRAM(Dynamic RAM)으로 구현될 수 있으나 본 발명의 범위는 이에 한정되지 않는다. 제2칩(100)은 제2 온도 센서(200), 및 기능 블록(function block, 110)을 포함할 수 있다.
제2 온도 센서(200)는 일정한 주기(예컨대, 10ms)로 온도를 측정하여, 기능 블록(110)을 제어하기 위한 제어 신호(CS)를 생성할 수 있다. 제2 온도 센서(200)는 제1 온도 정보(TI1)에 기초한 제어(측정하는 시점 또는 측정하는 주기를 변경)에 따라 제2칩(100)의 온도를 측정하여, 제1 온도 정보(TI1) 및 측정 결과인 온도 코드(도 3의 TCODE)에 기초하여 기능 블록(110)을 제어하기 위한 제어 신호(CS)를 생성할 수 있다. 또한, 제2 온도 센서(200)는 제1 온도 정보(TI1)에 따라 온도를 측정할 수 있는 범위를 변경할 수 있다.
제2 온도 센서(200)는 온도를 측정한 결과에 따라 제2 온도 정보(TI2)를 생성하여, 온도 센싱 블록(40)으로 전송할 수 있다. 제2 온도 정보(TI2)는 측정된 온도를 나타내는 값일 수 있다.
기능 블록(110)은 제어 신호(CS)를 수신하고, 제어 신호(CS)에 따라 제2칩(100)의 내부 동작(예컨대, 리프레쉬 동작(refresh operation))을 셋팅(setting) 또는 변경할 수 있다.
도 2는 도 1에 도시된 제2칩(100)의 일 실시예를 나타내는 블록도이다.
도 1, 및 도 2를 참조하면, 제2칩(100)은 DRAM으로 구현될 수 있다.
제2칩(100)은 제2 온도 센서(200) 외에, 기능 블록(100)의 일 실시예인 리프레쉬 제어 블록(refresh control block, 110-1), 및 메모리 코어(120)를 포함할 수 있다.
리프레쉬 제어 블록(110-1)은 제2 온도 센서(200)의 제어 신호(CS)에 따라 메모리 코어(120)에 포함된 메모리 셀들의 리프레쉬 동작을 제어할 수 있다. 제어 신호(CS)는 특정 주기를 갖는 신호일 수 있고, 리프레쉬 제어 블록(110-1)은 제어 신호(CS)의 상기 특정 주기를 검출하여, 검출된 주기에 상응하는 리프레쉬 제어 신호(RCS)를 생성할 수 있다. 즉, 제어 신호(CS)는 상기 메모리 셀들의 셀프 리프레쉬 주기를 결정할 수 있다.
메모리 코어(120)는 복수의 뱅크 유닛들(BU_A~BU_H;120A~120H)을 포함할 수 있다. 본 명세서에서는 설명의 편의상 메모리 코어(120)가 8개의 뱅크 유닛들(200A~200H)을 포함하는 것으로 기술되나, 본 발명의 범위는 이에 한정되지 않고 임의의 개수의 뱅크 유닛들이 메모리 코어(150)에 포함될 수 있다.
각 뱅크 유닛(200A~200H)은 복수의 메모리 셀들(미도시)을 포함하며, 복수의 메모리 셀들(미도시)에 데이터를 라이트(write) 또는 리드(read)하기 위한 주변 회로들(미도시)을 포함할 수 있다.
각 메모리 셀(미도시)은 데이터에 대응하는 전하를 저장하는 커패시터(capacitor)을 포함한다. 상기 커패시터에 저장된 전하는 시간에 따라 누설되는 경향이 있으므로, 반도체 메모리 장치의 신호 무결성(SI;signal integrity)을 높이기 위해, 각 메모리 셀은 일정 주기로 리프레쉬되어야 할 필요가 있으므로 상기 리프레쉬 동작이 수행된다. 또한, 상기 커패시터에 저장된 전하는 온도가 높아질수록 누설되는 속도가 높아지므로, 온도가 높아질 경우 리프레쉬 주기는 짧아져야 한다.
주변 회로들(미도시)은 리프레쉬 제어 신호(RCS)에 따라 제어 신호(CS)에 상응하는 셀프 리프레쉬 주기로 각 메모리 셀(미도시)에 대해 리프레쉬 동작을 수행할 수 있다.
즉, 제어 신호(CS)는 메모리 코어(120)가 리프레쉬되는 주기를 결정하게 되며, 제2 온도 센서(200)가 측정하는 온도가 높을수록 제어 신호(CS)는 짧은 리프레쉬 주기에 해당하는 주기를 가질 수 있다.
도 3은 도 2에 도시된 제2 온도 센서(200)를 보다 상세히 나타낸 블록도이다. 도 4는 도 3에 도시된 센서 활성화 블록(210)을 보다 상세히 나타낸 블록도이다. 도 5는 도 4에 도시된 스타트업 컨트롤러(220)를 보다 상세히 나타낸 블록도이다. 도 6은 도 3에 도시된 보팅 블록(240)을 보다 상세히 나타낸 블록도이다.
도 1 내지 도 6을 참조하면, 제2 온도 센서(200)는 센서 활성화 블록(sensor activation block, 210), 온도 센서 블록(temparature sensor block, 230), 보팅 블록(voting block, 240), 보정 블록(compensation block, 260), 및 내부 제어 블록(internal control block, 270)을 포함할 수 있다.
제1 온도 정보(TI1)는 마스터 신호(master signal, MS)와 오프셋 코드(offset code, OC)를 포함할 수 있다.
마스터 신호(MS)는 적어도 하나의 제1 온도 센서(35)가 측정한 온도로부터 특수한 상태(예컨대, 제1칩(20)의 온도가 급변하거나 제1칩(20)의 특정 위치의 온도가 높은 경우)가 발생하였음을 알리는 신호이다. 예컨대, 적어도 하나의 제1 온도 센서(35)가 측정한 온도 변화가 임계치(threshold value) 이상이거나, 적어도 하나의 제1 온도 센서(35) 중 두 센서가 측정한 온도 차이가 임계치 이상일 경우, 상기 마스터 신호는 로우 레벨(low level)에서 하이 레벨(high level)로 천이할 수 있다.
오프셋 코드(OC)는 적어도 하나의 제1 온도 센서(35)가 측정한 온도 중 가장 차이가 큰 두 값의 차이에 해당하는 값일 수 있다.
센서 활성화 블록(210)은 제1 온도 정보(TI1)의 마스터 신호(MS)에 따라 인에이블(enable)되는 스타트업 신호(start-up signal;SU)를 생성할 수 있다. 여기서, 인에이블은 하이 레벨 또는 로우 레벨을 유지하는 동작을 의미할 수 있다.
센서 활성화 블록(210)은 일정한 주기(예컨대, 10ms)로 인이에블되는 스타트업 신호(SU)를 생성할 수 있다.
도 4에서, 센서 활성화 블록(210)은 클럭 생성기(clock generator, 212), 복수의 카운터들(counters, 214_1~214_11), 스타트업 신호 생성기(start-up signal generator, 216), 및 스타트업 컨트롤러(start-up controller, 220)를 포함할 수 있다.
클럭 생성기(212)는 제2칩(100)이 파워온(power-on)되는 경우 일정한 주기(예컨대, 5us)를 갖는 클럭 신호(CLK)를 생성할 수 있다.
복수의 카운터들(214_1~214_11) 각각은 입력 신호의 에지(edge, 예컨대 하강 에지)를 검출할 때마다 다른 레벨(로우 레벨 또는 하이 레벨)로 천이하는 출력 신호를 생성할 수 있다.
예컨대, 카운터(214_1)는 입력 신호인 클럭 신호(CLK)를 수신하여, 클럭 신호(CLK)의 하강 에지에서 다른 레벨로 천이하는 카운트 값(Q0)을 생성할 수 있다. 따라서, 카운트 값(Q0)은 클럭 신호(CLK)의 주기의 20배의 주기(예컨대, 10us)를 갖는다.
마찬가지로, 나머지 카운터들(214_2~214_11)은 출력 신호인 카운트 값(Q1~Q10)을 생성할 수 있다. 이 경우, 카운터(214_4)의 출력 신호인 카운트 값(Q3)은 클럭 신호(CLK)의 주기의 23배의 주기(예컨대, 80us)를 갖고, 카운터 (214_11)의 출력 신호인 카운트 값(Q10)은 클럭 신호(CLK)의 주기의 210배의 주기(예컨대, 10ms)를 갖는다.
도 4에서 카운터(214_1~214_11)의 갯수는 11개이나, 본 발명의 범위는 이에 한정되지 않는다.
스타트업 신호 생성기(216)는 각 카운터(214_1~214_11)의 출력 신호인 카운터 값들(Q0~Q10)을 수신하고, 카운터 값들(Q0~Q10) 중 적어도 하나의 카운터 값(Q0~Q10)을 조합하여 일정한 주기를 갖고 일정한 인에이블 시간을 갖는 스타트업 신호(SU)를 생성할 수 있다.
예컨대, 스타트업 신호 생성기(216)는 카운터 값들(Q3~Q10)을 조합하여, 10ms의 주기를 갖고 40us의 인에이블 시간을 갖는 스타트업 신호(SU)를 생성할 수 있다. 상기 인에이블 시간 동안 스타트업 신호(SU)는 로우 레벨을 가질 수 있다.
또한, 스타트업 신호 생성기(216)는 스타트업 인에이블 신호(SU_EN)가 특정 레벨(예컨대, 하이 레벨)로 천이할 경우, 조합되는 적어도 하나의 카운터 값(Q0~Q10) 중 미리 정해진 카운터 값을 제외한 카운터 값을 이용하여 스타트업 신호(SU)를 생성할 수 있다.
예컨대, 스타트업 신호 생성기(216)는 카운터 값들(Q3~Q10)을 조합하여 10ms의 주기를 갖고 40us의 인에이블 시간을 갖는 스타트업 신호(SU)를 생성하는 도중, 스타트업 인에이블 신호(SU_EN)가 하이 레벨로 천이하여 하이 레벨을 유지하는 동안 카운터 값들(Q4~Q10)을 무시하고 카운터 값(Q3)을 이용해 스타트업 신호(SU)를 생성할 수 있다.
스타트업 컨트롤러(220)는 마스터 신호(MS)와 스타트업 신호(SU)를 수신하여, 스타트업 인에이블 신호(SU_EN)를 생성할 수 있다. 즉, 스타트업 컨트롤러(220)는 마스터 신호(MS)가 제2 온도 센서(200)의 동작을 요청하더라도, 제2 온도 센서(200)가 주기적인 온도 측정 및 제어 신호(CS) 생성을 위한 동작을 수행중일 경우, 상기 주기적인 동작이 완료된 후 마스터 신호(MS)에 따른 온도 측정 및 제어 신호(CS) 생성을 위한 동작이 시작되도록 하는 스타트업 인에이블 신호(SU_EN)를 생성할 수 있다.
도 5에서는, 스타트업 컨트롤러(220)의 일 실시예가 도시되어 있으며, 스타트업 컨트롤러(220)는 인버팅 블록(inverting block, 222), SR 래치(SR latch, 224), 및 D-래치(D-latch, 226)를 포함할 수 있다.
인버팅 블록(222)은 스타트업 신호(SU)가 반전된 반전 스타트업 신호(SU_B)를 생성할 수 있다.
SR 래치(224)는 일반적인 SR 래치에 해당하며, 셋(set) 입력으로 마스터 신호(MS)를, 리셋(reset) 입력으로 반전 스타트업 신호(SU_B)를 각각 입력받아 프리 스타트업 인에이블 신호(SU_EN_PR)를 출력할 수 있다.
D-래치(226)는 일반적인 D-래치에 해당하며, 데이터(data) 입력으로 프리 스타트업 인에이블 신호(SU_EN_PR)를, 클럭 입력으로 카운트 값(Q3)을 각각 입력받아 스타트업 인에이블 신호(SU_EN)를 출력할 수 있다. 또한, D-래치(226)는 리셋 입력으로 반전 스타트업 신호(SU_B)를 입력받아 출력인 스타트업 인에이블 신호(SU_EN)가 리셋(예컨대, 로우 레벨로 천이)될 수 있다.
여기서, D-래치(226)는 카운트 값(Q3)의 상승 에지 및 반전 스타트업 신호(SU_B)의 하강 에지에서 프리 스타트업 인에이블 신호(SU_EN_PR)를 출력 단자로 전달하고 출력 단자를 리셋한다고 가정하나, 본 발명의 범위는 이에 한정되지 않는다.
스타트업 컨트롤러(220)의 동작을 살펴보면, 반전 스타트업 신호(SU_B)가 로우 레벨인 상태라 가정하고 마스터 신호(MS)가 하이 레벨로 천이할 경우 SR 래치(224)의 출력인 프리 스타트업 인에이블 신호(SU_EN_PR)는 하이 레벨로 천이한다.
이후, 카운트 값(Q3)의 상승 에지가 발생하면 스타트업 인에이블 신호(SU_EN)는 하이 레벨로 천이할 수 있다. 스타트업 인에이블 신호(SU_EN)를 수신한 스타트업 신호 생성기(216)는 미리 정해진 인에이블 시간(예컨대, 40us) 동안 로우 레벨을 가지는 스타트업 신호(SU)를 생성할 수 있다. 스타트업 신호(SU)가 로우 레벨을 가짐에 따라 반전 스타트업 신호(SU_B)는 하이 레벨을 가지며 SR 래치(224)의 출력인 프리 스타트업 인에이블 신호(SU_EN_PR)는 로우 레벨로 천이한다.
상기 인에이블 시간(예컨대, 40us)이 경과한 후, 스타트업 신호(SU)는 하이 레벨로 천이하며, 반전 스타트업 신호(SU_B)는 로우 레벨로 천이한다. 반전 스타트업 신호(SU_B)가 하강 에지를 나타내므로, D-래치(226)의 출력인 스타트업 인에이블 신호(SU_EN)는 로우 레벨로 리셋된다.
만일, 반전 스타트업 신호(SU_B)가 하이 레벨인 상태라 가정하고 마스터 신호(MS)가 하이 레벨로 천이할 경우, SR 래치(224)의 출력인 프리 스타트업 인에이블 신호(SU_EN_PR)는 하이 레벨로 천이하지 않는다. 즉, 반전 스타트업 신호(SU_B)가 하이 레벨이면 제2 온도 센서(200)가 주기적인 온도 측정 및 제어 신호(CS) 생성을 위한 동작을 이미 수행중이기 때문에 새로이 마스터 신호(MS)에 따른 온도 측정 및 제어 신호(CS) 생성을 위한 동작이 필요하지 않기 때문이다. 물론, 이 경우에도 후술할 보정 블록(260)이 검증 온도 코드(TCODE_V)에 오프셋 코드(OC)를 가산하는 동작은 수행될 수 있다.
따라서, 스타트업 컨트롤러(220)는 제2 온도 센서(200)의 동작을 요청하는 마스터 신호(MS)를 수신하더라도 제2 온도 센서(200)의 주기적인 온도 측정 및 제어 신호(CS) 생성을 위한 동작과 겹치지 않도록 마스터 신호(MS)에 따른 온도 측정 및 제어 신호(CS) 생성을 위한 동작이 시작되도록 하는 스타트업 인에이블 신호(SU_EN)를 생성할 수 있다.
여기서, D-래치(226)의 클럭 입력으로 카운트 값(Q3)이 사용되는 이유는 본 발명의 예에서 제1칩(20)으로부터 하이 레벨의 마스터 신호(MS)가 발생하여 제2칩(100)으로 전달되었을 때, 제2 온도 센서(200)에서 온도를 측정하여 제어 신호(CS) 생성에 반영하는데 이를 타겟 소요 시간 내에 반영하기 위함이다.
예컨대, 상기 타겟 소요 시간이 200us인 경우를 가정하면, 카운트 값(Q3)이 80us의 주기를 가지므로 PVT 변화(variation) 및 타이밍(timing)을 고려할 때, 가장 안 좋은(worst) 케이스(스타트업 인에이블 신호(SU_EN) 종료 직후 마스터 신호(MS)가 하이 레벨로 천이하는 경우)에도 80us+40us 즉, 120us 이내에 제어 신호(CS) 생성 시 하이 레벨의 마스터 신호(MS)가 반영될 수 있도록 하기 위함이다.
온도 센서 블록(230)은 스타트업 신호(SU)가 인에이블(예컨대, 하이 레벨에서 로우 레벨로 천이)되면 온도를 측정하여 측정된 온도에 상응하는 온도 코드(TCODE)를 생성할 수 있다. 온도 코드(TCODE)는 섭씨 온도 1도 마다 달라지는 8개의 비트로 이루어진 디지털 값일 수 있다. 예컨대, 측정된 온도가 섭씨 44도일 경우 온도 코드(TCODE)는 10000000이고, 측정된 온도가 섭씨 45도일 경우 온도 코드(TCODE)는 10000001일 수 있다.
보팅 블록(240)은 스타트업 인에이블 신호(SU_EN)에 따라 온도 코드(TCODE)를 검증하여 검증 온도 코드(TCODE_V)를 생성할 수 있다.
도 6에서, 보팅 블록(240)은 저장 블록(storing block, 242), 비교 블록(comparing block, 246), 및 출력 선택 블록(output selection block, 248)을 포함할 수 있다.
저장 블록(242)은 온도 코드(TCODE)를 저장하고, 새로운 온도 코드(TCODE)가 수신되면 이미 저장된 온도 코드(TCODE)를 이전 온도 코드(TCODE_FR)로 출력하고 새로운 온도 코드(TCODE)를 저장할 수 있다.
비교 블록(246)은 이전 온도 코드(TCODE_FR)와 새로운 온도 코드(TCODE)를 비교하여 비교 결과(CR)를 생성할 수 있다.
온도 코드(TCODE)가 8개의 비트들을 포함한다고 가정한다. 비교 블록(246)은 이전 온도 코드(TCODE_FR)와 새로운 온도 코드(TCODE) 각각의 비트들 중 각 최하위 비트를 제외한 7개 씩의 비트를 비트 별로 비교할 수 있다. 모든 비트끼리 일치할 경우 하이 레벨의 비교 결과(CR)가 생성되고, 적어도 하나의 비트끼리 불일치할 경우 로우 레벨의 비교 결과(CR)가 생성될 수 있다. 즉, 이전 온도 코드(TCODE_FR)와 새로운 온도 코드(TCODE)의 차이가 1 이내인 경우에만 하이 레벨의 비교 결과(CR)가 생성될 수 있다.
실시예에 따라, 비교 블록(246)은 스타트업 인에이블 신호(SU_EN)에 따라 이전 온도 코드(TCODE_FR)와 새로운 온도 코드(TCODE)를 비교하여 비교 결과(CR)를 생성할 수 있다.
스타트업 인에이블 신호(SU_EN)가 로우 레벨을 가질 경우, 비교 블록(246) 상기와 같이 이전 온도 코드(TCODE_FR)와 새로운 온도 코드(TCODE) 각각의 비트들 중 각 최하위 비트를 제외한 7개 씩의 비트를 비트 별로 비교할 수 있다.
스타트업 인에이블 신호(SU_EN)가 하이 레벨을 가질 경우, 비교 블록(246)은 이전 온도 코드(TCODE_FR)와 새로운 온도 코드(TCODE) 각각의 비트들 중 최하위 비트 뿐 아니라 상기 최하위 비트에 가까운 적어도 하나의 비트를 제외한 k(k는 0이상 6이하의 정수)개 씩의 비트를 비트 별로 비교할 수 있다. 모든 비트끼리 일치할 경우 하이 레벨의 비교 결과(CR)가 생성되고, 적어도 하나의 비트끼리 불일치할 경우 로우 레벨의 비교 결과(CR)가 생성될 수 있다. 즉, 이전 온도 코드(TCODE_FR)와 새로운 온도 코드(TCODE)의 차이가 일정 범위(예컨대, 섭씨 3도, 7도, 15도 등) 이내인 경우에만 하이 레벨의 비교 결과(CR)가 생성될 수 있다. 상기 적어도 하나의 비트의 개수는 제2칩(100)의 제조 과정에서 미리 설정될 수도 있고, 스타트업 인에이블 신호(SU_EN)에 따라 가변될 수도 있다.
출력 선택 블록(248)은 비교 결과(CR)에 따라 이전 온도 코드(TCODE_FR)와 새로운 온도 코드(TCODE) 중 어느 하나를 선택하여 검증 온도 코드(TCODE_V)로 출력할 수 있다.
비교 결과(CR)가 하이 레벨을 가질 경우, 새로운 온도 코드(TCODE)를 검증 온도 코드(TCODE_V)로 출력할 수 있다. 비교 결과(CR)가 로우 레벨을 가질 경우, 이전 온도 코드(TCODE_FR)를 검증 온도 코드(TCODE_V)로 출력할 수 있다.
실시예에 따라, 출력 선택 블록(248)은 비교 결과(CR) 및 스타트업 인에이블 신호(SU_EN)에 따라 이전 온도 코드(TCODE_FR)와 새로운 온도 코드(TCODE) 중 어느 하나를 선택하여 검증 온도 코드(TCODE_V)로 출력할 수 있다.
이때, 스타트업 인에이블 신호(SU_EN)가 로우 레벨을 가질 경우, 출력 선택 블록(248)은 비교 결과(CR)에 따라 이전 온도 코드(TCODE_FR)와 새로운 온도 코드(TCODE) 중 어느 하나를 선택한다. 스타트업 인에이블 신호(SU_EN)가 하이 레벨을 가질 경우, 출력 선택 블록(248)은 비교 결과(CR)와 무관하게 새로운 온도 코드(TCODE)를 검증 온도 코드(TCODE_V)로 출력할 수 있다.
스타트업 인에이블 신호(SU_EN)에 따라 비교 블록(246)이 온도 코드(TCODE)를 검증하는 범위를 변경하거나, 스타트업 인에이블 신호(SU_EN)에 따라 출력 선택 블록(248)이 비교 블록(246)이 온도 코드(TCODE)를 검증한 비교 결과(CR)를 무시하여 검증하는 범위를 0 비트로 변경하는 것은 선택적으로 구현될 수 있다.
따라서, 마스터 신호(MS)에 따른 스타트업 인에이블 신호(SU_EN)이 하이 레벨을 가질 경우, 급격하게 온도 변화가 일어나고 있을 가능성이 크므로 보팅 블록(240)은 온도 코드(TCODE)를 검증하는 범위를 완화하게 된다.
보정 블록(260)은 검증 온도 코드(TCODE_V)에 오프셋 코드(OC)를 가산하여, 보정 온도 코드(TCODE_C)를 생성할 수 있다.
오프셋 코드(OC)는 적어도 하나의 제1 온도 센서(35)가 측정한 온도 중 가장 차이가 큰 두 값의 차이에 해당하므로, 검증 온도 코드(TCODE_V)에 오프셋 코드(OC)를 가산하는 것은 검증 온도 코드(TCODE_V)가 상기 적어도 하나의 제1 온도 센서(35)가 측정한 온도 중 가장 낮은 값일 수 있다는 가능성 때문이다. 즉, 제2칩(100)에 저장된 데이터의 손실을 막기 위해, 최악의 케이스(검증 온도 코드(TCODE_V)가 상기 적어도 하나의 제1 온도 센서(35)가 측정한 온도 중 가장 낮은 값에 해당)로 가정하여 제2칩(100)이 최적의 리프레쉬 주기로 리프레쉬 동작하도록 하기 위함이다.
내부 제어 블록(270)은 맵핑 블록(mapping block, 280), 및 오실레이터(290)를 포함할 수 있다. 내부 제어 블록(270)은 보정 온도 코드(TCODE_C)에 따라 기능 블록(110, 예컨대, 110-1)의 동작(예컨대, 리프레쉬 제어 신호(RCS) 생성)을 제어하는 제어 신호(CS)를 생성할 수 있다.
맵핑 블록(280)은 보정 온도 코드(TCODE_C)를 수신하여 보정 온도 코드(TCODE_C)에 대응되는 주파수 제어 신호(FCS)를 생성할 수 있다. 맵핑 블록(280)은 특정 온도와 상기 온도에서 필요한 리프레쉬 주기에 대응하는 제어 신호(CS)를 오실레이터(290)가 생성하도록 하는 주파수 제어 신호(FCS)가 맵핑되어 있는 맵핑 테이블(mapping table)을 포함할 수 있고, 보정 오프셋 코드(TCODE_C)를 수신하면 보정 온도 코드(TCODE_C)에 대응하는 주파수 제어 신호(FCS)를 검출하여 출력할 수 있다.
주파수 제어 신호(FCS)는 디지털 코드에 해당할 수 있고, 오실레이터(290)가 생성하는 제어 신호(CS)의 주파수(또는 주기)를 정밀하게 제어할 수 있다.
맵핑 블록(280)은 보정 온도 코드(TCODE_C)를 기초로 제2 온도 정보(TI2)를 생성할 수 있다. 예컨대, 맵핑 블록(280)은 섭씨 0도에서 80도를 8개의 온도 구간으로 나누어, 보정 온도 코드(TCODE_C, 예컨대 5도)가 해당하는 온도 구간을 3개의 비트(예컨대, 000)의 제2 온도 정보(TI2)로 생성할 수 있다.
오실레이터(290)는 주파수 제어 신호(FCS)에 대응하는 주파수(또는 주기)를 가진 제어 신호(CS)를 생성하여, 리프레쉬 제어 블록(110-1)의 리프레쉬 제어 신호(RCS) 생성 동작을 제어할 수 있다.
도 7은 도 2에 도시된 제2 온도 센서(200)의 동작을 설명하기 위한 타이밍도이다.
도 1 내지 도 7을 참조하면, 클럭 신호(CLK)가 5us의 주기를 갖는다고 가정하면, 카운트 값들(Q3~Q6)은 각각 80, 160, 320, 640 us의 주기를 갖는다.
시점(t0)에서 시점(t2)까지, 도 4에서 설명한 바와 같이 스타트업 신호(SU)는 10ms의 주기를 가지고 인에이블이 반복되며, 40us의 인에이블 시간을 갖는다.
시점(t1)에서, 스타트업 신호(SU)가 시점(t0)에서 인에이블된 후 약간의 딜레이가 경과한 다음 제2값(B)에 해당하는 제2 온도 정보(TI2)가 생성된다. 상기 딜레이는 최대 40us이라고 가정한다.
시점(t2)에서, 제2 온도 센서(200)의 주기적인 온도 측정 및 제어 신호(CS) 생성을 위한 동작이 완료된다.
시점(t3)에서, 제1 온도 정보(TI1)의 마스터 신호(MS)가 하이 레벨로 천이할 경우, SR 래치(224)의 출력인 프리 스타트업 인에이블 신호(SU_EN_PR)는 하이 레벨로 천이한다.
시점(t4)에서, 카운트 값(Q3)의 상승 에지가 발생하면 스타트업 인에이블 신호(SU_EN)는 하이 레벨로 천이할 수 있다. 스타트업 인에이블 신호(SU_EN)를 수신한 스타트업 신호 생성기(216)는 미리 정해진 인에이블 시간인 40us 동안 로우 레벨을 가지는 스타트업 신호(SU)를 생성할 수 있다. 스타트업 신호(SU)가 로우 레벨을 가짐에 따라 반전 스타트업 신호(SU_B)는 하이 레벨을 가지며 SR 래치(224)의 출력인 프리 스타트업 인에이블 신호(SU_EN_PR)는 로우 레벨로 천이한다. 즉, 시점(T3)으로부터 최대 80us(카운트 값(Q3)의 주기) 내에 제2 온도 센서(200)의 주기적인 온도 측정 및 제어 신호(CS) 생성 동작이 개시된다.
시점(t5)에서, 스타트업 신호(SU)가 시점(t4)에서 인에이블된 후 상기 딜레이가 경과한 다음 최대 120us(카운트 값(Q3)의 주기+상기 딜레이) 내에 제3값(C)에 해당하는 제2 온도 정보(TI2)가 생성된다.
이때, 스타트업 인에이블 신호(SU_EN)가 하이 레벨이므로 보팅 블록(240)은 온도 코드(TCODE)를 검증하는 범위를 변경할 수 있다.
시점(t6)에서, 인에이블 시간인 40us가 경과한 후, 스타트업 신호(SU)는 하이 레벨로 천이하며, 반전 스타트업 신호(SU_B)는 로우 레벨로 천이한다. 반전 스타트업 신호(SU_B)가 하강 에지를 나타내므로, D-래치(226)의 출력인 스타트업 인에이블 신호(SU_EN)는 로우 레벨로 리셋된다.
시점(t6) 이후, 시점(t0)으로부터 10ms 이후의 시점에 제2 온도 센서(200)의 주기적인 온도 측정 및 제어 신호(CS) 생성을 위한 동작이 다시 수행될 수 있다.
따라서, 본 발명의 실시예에 따른 반도체 시스템(10)에 의하면, 제1칩(20)이 생성하는 제1 온도 정보(TI1)에 따라 제1칩(20)의 온도가 급변하는 등의 상황에서 제2 온도 센서(200)가 즉시 온도를 다시 측정하여 측정된 온도에 따라 제2칩(100)의 내부 동작을 변경하여 동작 상의 오류 발생(예컨대, 메모리 셀의 데이터 손실)을 방지할 수 있다.
또한, 제2 온도 센서(200)가 제1 온도 정보(TI1)에 따라 온도를 측정하는 경우, 정확한 온도 측정이 가능하도록 제1 온도 정보(TI1)에 따라 온도 코드(TCODE)의 검증 범위가 가변될 수 있다.
또한, 검증된 온도 코드를 제1 온도 정보(TI1)에 따라 보정하여 최적의 리프레쉬 주기로 리프레쉬 동작시켜 제2칩(100)에 저장된 데이터의 손실을 막을 수 있다.
도 8은 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 일 실시 예를 나타낸다.
도 1 및 도 8을 참조하면, 도 1에 도시된 반도체 시스템(10)을 포함하는 컴퓨터 시스템(400)은 이동 전화기(cellular phone), 스마트 폰(smart phone), PDA(personal digital assistant), 또는 무선 통신 장치로 구현될 수 있다.
컴퓨터 시스템(400)은 반도체 메모리 장치(100)와 반도체 메모리 장치(100)의 동작을 제어할 수 있는 메모리 컨트롤러(420)를 포함한다. 메모리 컨트롤러(420)는 호스트(410)의 제어에 따라 반도체 메모리 장치(100)의 데이터 액세스 동작, 예컨대 라이트 동작 또는 리드 동작을 제어할 수 있다.
반도체 메모리 장치(100)의 데이터는 호스트(410)와 메모리 컨트롤러 (420)의 제어에 따라 디스플레이(430)를 통하여 디스플레이될 수 있다. 무선 송수신기(440)는 안테나(ANT)를 통하여 무선 신호를 주거나 받을 수 있다. 예컨대, 무선 송수신기(440)는 안테나(ANT)를 통하여 수신된 무선 신호를 호스트(410)에서 처리될 수 있는 신호로 변경할 수 있다. 따라서, 호스트(410)는 무선 송수신기(440)로부터 출력된 신호를 처리하고 처리된 신호를 메모리 컨트롤러(420) 또는 디스플레이(430)로 전송할 수 있다. 메모리 컨트롤러(420)는 호스트(410)에 의하여 처리된 신호를 반도체 메모리 장치(100)에 저장할 수 있다.
또한, 무선 송수신기(440)는 호스트(410)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(450)는 호스트(410)의 동작을 제어하기 위한 제어 신호 또는 호스트(410)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
호스트(410)는 메모리 컨트롤러(420)로부터 출력된 데이터, 무선 송수신기(440)로부터 출력된 데이터, 또는 입력 장치(450)로부터 출력된 데이터가 디스플레이(430)를 통하여 디스플레이될 수 있도록 디스플레이(430)의 동작을 제어할 수 있다.
실시 예에 따라, 반도체 메모리 장치(100)의 동작을 제어할 수 있는 메모리 컨트롤러(420)는 호스트(410)의 일부로서 구현될 수 있고 또한 호스트(410)와 별도의 칩으로 구현될 수 있다.
반도체 메모리 장치(100)는 도 1에 도시된 제2칩(100)에 해당할 수 있고, 나머지 구성(410, 420, 430, 440, 450) 중 일부는 제1칩(20)에 해당할 수 있다.
도 9는 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 다른 실시 예를 나타낸다.
도 1 및 도 9는 참조하면, 도 1에 도시된 반도체 시스템(10)을 포함하는 컴퓨터 시스템(400)은 PC(personal computer), 네트워크 서버(Network Server), 태블릿 (tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
컴퓨터 시스템(500)은 호스트(510), 반도체 메모리 장치(100)와 반도체 메모리 장치(100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(520), 디스플레이(530) 및 입력 장치(540)를 포함한다.
호스트(510)는 입력 장치(450)를 통하여 입력된 데이터에 따라 메모리 장치(420)에 저장된 데이터를 디스플레이(440)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(450)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다. 호스트(510)는 컴퓨터 시스템(500)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(520)의 동작을 제어할 수 있다.
실시 예에 따라 반도체 메모리 장치(100)의 동작을 제어할 수 있는 메모리 컨트롤러(520)는 호스트(510)의 일부로서 구현될 수 있고 또한 호스트(510)와 별도의 칩으로 구현될 수 있다.
반도체 메모리 장치(100)는 도 1에 도시된 제2칩(100)에 해당할 수 있고, 나머지 구성(510, 520, 530, 540) 중 일부는 제1칩(20)에 해당할 수 있다.
도 10은 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 또 다른 실시 예를 나타낸다.
도 1 및 도 10은 참조하면, 도 1에 도시된 반도체 시스템(10)을 포함하는 컴퓨터 시스템(600)은 이미지 처리 장치(Image Process Device), 예컨대 디지털 카메라 또는 디지털 카메라가 부착된 이동 전화기 또는 스마트 폰으로 구현될 수 있다.
컴퓨터 시스템(600)은 호스트(610), 반도체 메모리 장치(100)와 반도체 메모리 장치(100)의 데이터 처리 동작, 예컨대 라이트 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(620)를 포함한다. 또한, 컴퓨터 시스템(600)은 이미지 센서(630) 및 디스플레이(640)를 더 포함한다.
컴퓨터 시스템(600)의 이미지 센서(630)는 광학 이미지를 디지털 신호들로 변환하고, 변환된 디지털 신호들은 호스트(610) 또는 메모리 컨트롤러(620)로 전송된다. 호스트(610)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(640)를 통하여 디스플레이되거나 또는 메모리 컨트롤러(620)를 통하여 반도체 메모리 장치(100)에 저장될 수 있다.
또한, 반도체 메모리 장치(100)에 저장된 데이터는 호스트(610) 또는 메모리 컨트롤러(620)의 제어에 따라 디스플레이(640)를 통하여 디스플레이된다.
실시 예에 따라 반도체 메모리 장치(100)의 동작을 제어할 수 있는 메모리 컨트롤러(620)는 호스트(610)의 일부로서 구현될 수 있고 또한 호스트(610)와 별개의 칩으로 구현될 수 있다.
반도체 메모리 장치(100)는 도 1에 도시된 제2칩(100)에 해당할 수 있고, 나머지 구성(610, 620, 630, 640) 중 일부는 제1칩(20)에 해당할 수 있다.
도 11은 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 또 다른 실시 예를 나타낸다.
도 1 및 도 11을 참조하면, 도 1에 도시된 반도체 시스템(10)을 포함하는 컴퓨터 시스템(700)은 반도체 메모리 장치(100) 및 반도체 메모리 장치(100)의 동작을 제어할 수 있는 호스트(710)를 포함한다. 또한, 컴퓨터 시스템 (700)은 시스템 메모리(720), 메모리 인터페이스(730), ECC 블록(740) 및 호스트 인터페이스(750)을 더 포함한다.
컴퓨터 시스템(700)은 호스트(710)의 동작 메모리(operation memory)로서 사용될 수 있는 시스템 메모리(720)를 포함한다. 시스템 메모리(720)는 ROM(read only memory)과 같은 비휘발성 메모리로 구현될 수 있고 SRAM(Static random access memory)과 같은 휘발성 메모리로 구현될 수 있다.
컴퓨터 시스템(700)에 접속된 호스트는 메모리 인터페이스(730)와 호스트 인터페이스(750)를 통하여 반도체 메모리 장치(100)와 데이터 통신을 수행할 수 있다.
호스트(710)의 제어에 따라 에러 정정 코드(error correction code(ECC)) 블록 (740)은 메모리 인터페이스(730)를 통하여 반도체 메모리 장치(100)로부터 출력된 데이터에 포함된 에러 비트를 검출하고, 상기 에러 비트를 정정하고, 에러 정정된 데이터를 호스트 인터페이스(750)를 통하여 호스트(HOST)로 전송할 수 있다. 호스트(710)는 버스(770)를 통하여 메모리 인터페이스(730), ECC 블럭(740), 호스트 인터페이스(750), 및 시스템 메모리(720) 사이에서 데이터 통신을 제어할 수 있다.
컴퓨터 시스템(700)은 플래시 메모리 드라이브, USB 메모리 드라이브, IC-USB 메모리 드라이브, 또는 메모리 스틱(memory stick)으로 구현될 수 있다.
반도체 메모리 장치(100)는 도 1에 도시된 제2칩(100)에 해당할 수 있고, 나머지 구성(710, 720, 730, 740, 750) 중 일부는 제1칩(20)에 해당할 수 있다.
도 12는 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 또 다른 실시 예를 나타낸다.
도 1 및 도 12를 참조하면, 도 1에 도시된 반도체 시스템(10)을 포함하는 컴퓨터 시스템(800)은 호스트 컴퓨터(host computer;810)와 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 컴퓨터 시스템(800)은 호스트 컴퓨터(810)와 메모리 카드(830)을 포함한다.
호스트 컴퓨터(810)는 호스트(840) 및 호스트 인터페이스(820)을 포함한다. 메모리 카드(830)는 반도체 메모리 장치(100), 메모리 컨트롤러(850), 및 카드 인터페이스(860)를 포함한다. 메모리 컨트롤러(850)는 반도체 메모리 장치(100)와 카드 인터페이스(860) 사이에서 데이터의 교환을 제어할 수 있다.
실시 예에 따라, 카드 인터페이스(860)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
메모리 카드(830)가 호스트 컴퓨터(810)에 장착되면, 카드 인터페이스(570)는 호스트(840)의 프로토콜에 따라 호스트(840)와 메모리 컨트롤러(850) 사이에서 데이터 교환을 인터페이스할 수 있다.
실시 예에 따라 카드 인터페이스(860)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스라 함은 호스트 컴퓨터(810)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어, 또는 신호 전송 방식을 의미할 수 있다.
컴퓨터 시스템(800)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트 컴퓨터(810)의 호스트 인터페이스(820)와 접속될 때, 호스트 인터페이스(820)는 호스트(840)의 제어에 따라 카드 인터페이스(860)와 메모리 컨트롤러(850)를 통하여 반도체 메모리 장치(100)와 데이터 통신을 수행할 수 있다.
반도체 메모리 장치(100)는 도 1에 도시된 제2칩(100)에 해당할 수 있고, 나머지 구성(850, 860) 중 일부는 제1칩(20)에 해당할 수 있다.
도 13은 도 1에 도시된 반도체 시스템을 포함하는 컴퓨터 시스템의 또 다른 실시 예를 나타낸다.
도 1 및 도 13은 참조하면, 컴퓨터 시스템(900)은 데이터 버스(910)에 접속된 반도체 메모리 장치(semiconductor memory device; 100), 메모리 컨트롤러(memory controller; 150), 프로세서(processor; 920), 제1인터페이스(interface; 930), 및 제2인터페이스(940)을 포함할 수 있다.
실시 예에 따라, 컴퓨터 시스템(900)은 휴대폰, MP3 플레이어(MPEG Audio Layer-3 player), MP4 플레이어(MPEG Audio Layer-4 player), PDA(Personal Digital Assistants), 또는 PMP(Portable Media Player) 등의 포터블 디바이스 (potable device)를 포함할 수 있다.
다른 실시 예에 따라, 컴퓨터 시스템(900)은 PC(personal computer), 노트형 퍼스컴(notebook-sized personal computer), 또는 랩톱 컴퓨터(laptop computer) 등의 데이터 처리 시스템(data process system)을 포함할 수 있다.
또 다른 실시 예에 따라, 컴퓨터 시스템(900)은 SD 카드(secure digital card) 또는 MMC(multi media card) 등의 메모리 카드(memory card)를 포함할 수 있다.
또 다른 실시 예에 따라 컴퓨터 시스템(900)은 스마트 카드(smart card), 또는 SSD(solid state drive)를 포함할 수 있다.
반도체 메모리 장치(100), 메모리 컨트롤러(150)와 프로세서(920)는 하나의 칩, 예컨대 SoC (system on chip)으로 구현될 수 있으며, 실시 예에 따라 별개의 독립적인 장치들로 구현될 수도 있다.
실시 예에 따라 프로세서(920)는 제1인터페이스(930)를 통하여 입력된 데이터를 처리하여 반도체 메모리 장치(100)에 라이트(write)할 수 있다.
실시 예에 따라 프로세서(920)는 반도체 메모리 장치(100)에 저장된 데이터를 리드(read)하여 이를 제1인터페이스(930)를 통하여 외부로 출력할 수 있다.
이 경우, 제1인터페이스(930)는 입출력 장치일 수 있다.
제2인터페이스(940)는 무선 통신을 위한 인터페이스일 수 있다. 실시 예에 따라 제2인터페이스(940)는 소프트웨어(software) 또는 펌웨어(firmware)로 구현될 수 있다.
반도체 메모리 장치(100)는 도 1에 도시된 제2칩(100)에 해당할 수 있고, 나머지 구성(150, 920, 930, 940) 중 일부는 제1칩(20)에 해당할 수 있다.
도 14는 도 1에 도시된 반도체 시스템을 포함하는 데이터 처리 시스템의 일 실시 예를 나타낸다.
도 14에 도시된 MOD(E/O)는 전기 신호를 광 신호로 변환하는 전-광 변환기로서 사용되는 광 변조기를 의미하고, DEM(O/E)은 광 신호를 전기 신호로 변환하는 광-전 변환기로서 사용되는 광 복조기를 의미한다.
도 1 및 도 14를 참조하면, 데이터 처리 시스템(1000)은 CPU(1010), 복수의 데이터 버스들(1001-1~1001-3), 및 복수의 메모리 모듈들(1040)을 포함한다.
복수의 메모리 모듈들(1040) 각각은 복수의 데이터 버스들(1001-1~1001-3) 각각에 접속된 복수의 커플러들(1011-1, 1011-2, 및 1011-3) 각각을 통하여 광신호를 주거나 받을 수 있다.
실시 예에 따라, 복수의 커플러들(1011-1, 1011-2, 및 1011-3) 각각은 전기적인 커플러(electrical coupler) 또는 광학적인 커플러(optical coupler)로 구현될 수 있다.
CPU(1010)는 적어도 하나의 광 변조기(MOD(E/O))와 적어도 하나의 광 복조기 (DEM(O/E))를 포함하는 제1광 송수신기(1016), 및 메모리 컨트롤러(1012)를 포함한다. 적어도 하나의 광 복조기(DEM(O/E))는 광-전 변환기로서 사용된다.
메모리 컨트롤러(1012)는 CPU(1010)의 제어하에 제1광 송수신기(1016)의 동작, 예컨대 송신 동작 또는 수신 동작을 제어할 수 있다.
예컨대, 라이트 동작 시, 제1광 송수신기(1016)의 제1광 변조기(MOD(E/O))는 메모리 컨트롤러(1012)의 제어하에 어드레스들과 제어 신호들을 광 변조기들에 의해 변조된 광신호를 생성하고, 생성된 광신호(ADD/CTRL)를 광 통신 버스(1001-3)로 전송할 수 있다.
제1광 송수신기(1016)가 광신호(ADD/CTRL)를 광 통신 버스(1001-3)로 전송한 후, 제1광 송수신기(1016)의 제2광 변조기(MOD(E/O))는 변조된 광 라이트 데이터(WDATA)를 생성하고, 생성된 광 라이트 데이터(WDATA)를 광 통신 버스(1001-2)로 전송할 수 있다.
각 메모리 모듈(1040)은 제2광 송수신기(1030) 및 복수의 반도체 메모리 장치들(100)을 포함한다.
각 메모리 모듈(1040)은 광학적 DIMM(optical dual in-line memory module), 광학적 Fully Buffered DIMM, 광학적 SO-DIMM(small outline dual in-line memory module), Optical RDIMM(Registered DIMM), Optical LRDIMM(Load Reduced DIMM), UDIMM(Unbuffered DIMM), 광학적 MicroDIMM, 또는 광학적 SIMM(single in-line memory module)으로 구현될 수 있다.
도 14를 참조하면, 제2광 송수신기(1030)에 구현된 광 복조기(DEM(O/E))는 광통신 버스(1001-2)를 통하여 입력된 광 라이트 데이터(WDATA)를 복조하고 복조된 전기 신호를 복수의 반도체 메모리 장치들(100) 중에서 적어도 하나의 메모리 장치로 전송할 수 있다.
실시 예에 따라, 각 메모리 모듈(1040)은 광 복조기(DEM(O/E))로부터 출력된 전기 신호를 버퍼링하기 위한 전기적인 버퍼(1033)를 더 포함할 수 있다.
예컨대, 전기적인 버퍼(1033)는 복조된 전기 신호를 버퍼링하고, 버퍼링된 전기 신호를 복수의 반도체 메모리 장치들(100) 중에서 적어도 하나의 반도체 메모리 장치로 전송할 수 있다.
리드 동작 시, 반도체 메모리 장치(100)로부터 출력된 전기 신호는 제2광 송수신기 (1030)에 구현된 광 변조기(MOD(E/O))에 의하여 광 리드 데이터(RDATA)로 변조된다. 광 리드 데이터(RDATA)는 광통신 버스(1001-1)를 통하여 CPU(1010)에 구현된 제1광 복조기(DEM(O/E))로 전송된다. 제1광 복조기(DEM)는 광 리드 데이터(RDATA)를 복조하고 복조된 전기 신호를 메모리 컨트롤러(1012)로 전송한다.
반도체 메모리 장치(100)는 도 1에 도시된 제2칩(100)에 해당할 수 있고, CPU(1010)는 제1칩(20)에 해당할 수 있다.
도 15는 도 1에 도시된 반도체 시스템을 포함하는 멀티-칩 패키지의 일실시예를 개략적으로 나타낸 개념도이다.
도 1 및 도 15를 참조하면, 멀티-칩 패키지(1100)는 패키지 기판(1110)상에 순차적으로 적층되는 다수의 반도체 장치들(1130~1150, Chip #1~Chip #3)을 포함할 수 있다. 다수의 반도체 장치들(1130~1150) 각각은 상술한 반도체 메모리 장치(100)를 포함할 수 있다. 다수의 반도체 장치들(1130~1150) 각각의 동작을 제어하기 위한 메모리 컨트롤러(미도시)는 다수의 반도체 장치들(1130~1150) 중 하나 이상의 반도체 장치의 내부에 구비될 수도 있고, 패키지 기판(1110) 상에 구현될 수도 있다. 다수의 반도체 장치들(1130~1150)간의 전기적 연결을 위해서, 실리콘 관통전극(TSV: Through-silicon via, 미도시), 연결선(미도시), 범프(bump, 미도시), 솔더 볼(1120) 등이 사용될 수 있다.
일례로, 제1 반도체 장치(1130)는 로직 다이(logic die)로, 입출력 인터페이스 장치 및 메모리 컨트롤러를 포함하고, 제2 반도체 장치(1140)와 제3 반도체 장치(1150)는 복수의 메모리 장치가 적층된 다이(die)들로 각각 메모리 셀 어레이를 포함할 수 있다. 이때 제2 반도체 장치(1140)의 메모리 장치와 제3 반도체 장치(1150)는 실시예에 따라, 동일한 종류의 메모리 장치일 수도 있고, 다른 종류의 메모리 장치일 수도 있다.
다른 일례로, 제1 반도체 장치 내지 제3 반도체 장치(1130~1150) 각각은 각각의 메모리 컨트롤러를 포함할 수 있다. 이때 메모리 컨트롤러는 실시예에 따라 메모리 셀 어레이와 동일한 다이(die)에 있을 수도 있고, 메모리 셀 어레이와 다른 다이(die)에 있을 수도 있다.
또다른 일례로, 제1 반도체 장치(Die 1, 1130)는 광학 인터페이스 장치를 포함할 수 있다. 메모리 컨트롤러는 제1 반도체 장치(1130) 또는 제2 반도체 장치(1140)에 위치할 수 있고, 메모리 장치는 제2 반도체 장치(1140) 또는 제3 반도체 장치(1150)에 위치하여 메모리 컨트롤러와 실리콘 관통 전극(TSV)로 연결될 수 있다.
또한 상기 실시예들은 메모리 컨트롤러와 메모리 셀 어레이 다이가 적층된 구조의 하이브리드 메모리 큐브(Hybrid Memory Cube; 이하 HMC)로써 구현될 수 있다. HMC로 구현함으로써 대역폭 증가로 인한 메모리 장치의 성능 향상, 메모리 장치가 차지하는 면적을 최소화함으로써 전력 소모 및 생산 비용을 감소시킬 수 있다.
다수의 반도체 장치들(1130~1150) 중 적어도 어느 하나는 도 1에 도시된 제1칩(20)일 수 있고, 다른 하나는 제2칩(100)일 수 있다.
도 16은 도 15에 도시된 멀티-칩 패키지의 일실시예를 입체적으로 나타낸 개념도이다.
도 1, 도 15 및 도 16을 참조하면, 멀티-칩 패키지(1100')는 실리콘 관통전극(TSV, 1160)을 통해 상호 연결된 적층 구조의 다수의 다이들(Die1~3, 1130~1150)을 포함한다. 다이들(Die1~3, 1130~1150) 각각은 반도체 메모리 장치(100)의 기능을 구현하기 위한 복수의 회로블록(미도시), 주변회로(Periphery circuit)를 포함할 수 있다. 상기 다이들(1130~1150)은 셀 레이어로 지칭될 수 있으며, 복수의 회로블록은 메모리 블록으로 구현될 수 있다.
실리콘 관통전극(1160)은 구리(Cu) 등의 금속을 포함하는 전도성 물질로 이루어질 수 있고, 실리콘 기판의 중앙에 배치되며, 실리콘 기판은 실리콘 관통전극(1160)을 둘러싸고 있는 구조를 갖는다. 실리콘 관통전극(1160)과 실리콘 기판 사이에 절연영역(미도시)이 배치될 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
반도체 시스템(10)
제1칩(20)
제1 온도 센서(35)
온도 센싱 블록(40)
제2칩(100)
기능 블록(110)
제2 온도 센서(200)

Claims (20)

  1. 적어도 하나의 제1 온도 센서가 온도를 측정한 결과로부터 제1 온도 정보를 생성하는 제1칩; 및
    상기 제1 온도 정보에 기초하여 제어되는 제2 온도 센서를 포함하는 제2칩을 포함하는 반도체 시스템.
  2. 제1항에 있어서,
    상기 제2 온도 센서는,
    상기 제1 온도 정보에 따라 인에이블(enable)되는 스타트업(start-up) 신호를 생성하는 센서 활성화 블록; 및
    상기 스타트업 신호에 따라 활성화되어 온도를 측정한 결과인 온도 코드를 생성하는 온도 센서 블록을 포함하는 반도체 시스템.
  3. 제2항에 있어서,
    상기 센서 활성화 블록은,
    상기 제1 온도 정보의 마스터 신호가 하이 레벨로 천이할 경우, 미리 정해진 주기 이내로 인에이블되는 상기 스타트업 신호를 생성하는 반도체 시스템.
  4. 제2항에 있어서,
    상기 제2 온도 센서는,
    상기 온도 코드를 검증하여 검증 온도 코드를 생성하는 보팅 블록;
    상기 검증 온도 코드에 상기 제1 온도 정보를 반영하여 보정 온도 코드를 생성하는 보정 블록; 및
    상기 보정 온도 코드에 따라 상기 제2칩의 동작을 제어하는 제어 신호를 생성하는 내부 제어 블록을 더 포함하는 반도체 시스템.
  5. 제4항에 있어서,
    상기 보팅 블록은,
    상기 제1 온도 정보의 마스터 신호에 따라 상기 온도 코드를 검증하는 범위를 변경하는 반도체 시스템.
  6. 제4항에 있어서,
    상기 보정 블록은,
    상기 검증 온도 코드에 상기 제1 온도 정보의 오프셋 코드를 가산하는 반도체 시스템.
  7. 제4항에 있어서,
    상기 내부 제어 블록은,
    상기 보정 온도 코드에 맵핑(mapping)된 주파수 제어 신호를 생성하는 맵핑 블록; 및
    상기 주파수 제어 신호에 상응하는 주파수를 갖는 상기 제어 신호를 생성하는 오실레이터를 포함하는 반도체 시스템.
  8. 제4항에 있어서,
    상기 제2칩은 DRAM 칩이고,
    상기 제어 신호는 상기 DRAM 칩의 셀프 리프레쉬(self-refresh) 주기를 결정하는 반도체 시스템.
  9. 제1칩의 적어도 하나의 제1 온도 센서가 온도를 측정한 결과로부터 생성되는 제1 온도 정보에 기초하여 제어되는 제2 온도 센서; 및
    상기 제2 온도 센서가 생성하는 제어 신호에 따라 내부 동작을 변경하는 기능 블록을 포함하는 반도체 칩.
  10. 제9항에 있어서,
    상기 제2 온도 센서는,
    상기 제1 온도 정보에 따라 인에이블(enable)되는 스타트업(start-up) 신호를 생성하는 센서 활성화 블록; 및
    상기 스타트업 신호에 따라 활성화되어 온도를 측정한 결과인 온도 코드를 생성하는 온도 센서 블록을 포함하는 반도체 칩.
  11. 제10항에 있어서,
    상기 센서 활성화 블록은,
    상기 제1 온도 정보의 마스터 신호가 하이 레벨로 천이할 경우, 미리 정해진 주기 이내로 인에이블되는 상기 스타트업 신호를 생성하는 반도체 칩.
  12. 제10항에 있어서,
    상기 제2 온도 센서는,
    상기 온도 코드를 검증하여 검증 온도 코드를 생성하는 보팅 블록;
    상기 검증 온도 코드에 상기 제1 온도 정보를 반영하여 보정 온도 코드를 생성하는 보정 블록; 및
    상기 보정 온도 코드에 따라 상기 기능 블록의 동작을 제어하는 제어 신호를 생성하는 내부 제어 블록을 더 포함하는 반도체 칩.
  13. 제12항에 있어서,
    상기 보팅 블록은,
    상기 제1 온도 정보의 마스터 신호에 따라 상기 온도 코드를 검증하는 범위를 변경하는 반도체 칩.
  14. 제12항에 있어서,
    상기 보정 블록은,
    상기 검증 온도 코드에 상기 제1 온도 정보의 오프셋 코드를 가산하는 반도체 칩.
  15. 제12항에 있어서,
    상기 내부 제어 블록은,
    상기 보정 온도 코드에 맵핑(mapping)된 주파수 제어 신호를 생성하는 맵핑 블록; 및
    상기 주파수 제어 코드에 상응하는 주파수를 갖는 상기 제어 신호를 생성하는 오실레이터를 포함하는 반도체 칩.
  16. 제12항에 있어서,
    상기 반도체 칩은 DRAM 칩이고,
    상기 제어 신호는 상기 DRAM 칩의 셀프 리프레쉬(self-refresh) 주기를 결정하는 반도체 칩.
  17. 복수의 제1 온도 센서들이 온도를 측정한 복수의 온도 측정 결과들로부터 제1 온도 정보를 생성하는 제1칩; 및
    상기 제1 온도 정보에 기초하여 제어되고, 온도를 측정한 온도 코드를 생성하는 제2 온도 센서를 포함하는 제2칩을 포함하며,
    상기 제1 온도 정보는 상기 복수의 온도 측정 결과들에 기초한 오프셋 정보인 반도체 시스템.
  18. 제17항에 있어서,
    상기 제2 온도 센서는,
    상기 제1 온도 정보에 따라, 상기 제2칩의 온도를 측정하기 시작하는 시점, 또는 상기 제2칩의 온도를 측정하는 주기를 변경하는 반도체 시스템.
  19. 제17항에 있어서,
    상기 제2 온도 센서는,
    상기 제1 온도 정보, 및 상기 온도 코드에 기초하여, 상기 제2칩의 내부 동작을 제어하기 위한 제어 신호를 생성하는 반도체 시스템.
  20. 제17항에 있어서,
    상기 제2 온도 센서는,
    상기 제1 온도 정보에 따라, 상기 제2칩의 온도를 측정할 수 있는 범위를 변경하는 반도체 시스템.
KR1020140162641A 2014-11-20 2014-11-20 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템 KR102254098B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140162641A KR102254098B1 (ko) 2014-11-20 2014-11-20 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US14/823,322 US10115702B2 (en) 2014-11-20 2015-08-11 Semiconductor chip for sensing temperature and semiconductor system including the same
US16/151,652 US10985139B2 (en) 2014-11-20 2018-10-04 Semiconductor chip for sensing temperature and semiconductor system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140162641A KR102254098B1 (ko) 2014-11-20 2014-11-20 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템

Publications (2)

Publication Number Publication Date
KR20160060400A true KR20160060400A (ko) 2016-05-30
KR102254098B1 KR102254098B1 (ko) 2021-05-20

Family

ID=56010970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140162641A KR102254098B1 (ko) 2014-11-20 2014-11-20 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템

Country Status (2)

Country Link
US (2) US10115702B2 (ko)
KR (1) KR102254098B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101721235B1 (ko) * 2017-01-16 2017-03-30 한밭대학교 산학협력단 통합 센싱 모듈을 이용한 사고 감지 시스템
US10032687B2 (en) 2016-10-25 2018-07-24 SK Hynix Inc. Temperature control device, semiconductor device including the same, and method for controlling the semiconductor device
WO2024019191A1 (ko) * 2022-07-20 2024-01-25 엘지전자 주식회사 디스플레이 장치 및 그 동작 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9342443B2 (en) 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
KR102373543B1 (ko) 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US9653144B1 (en) * 2016-06-28 2017-05-16 Intel Corporation Apparatuses, methods, and systems for package on package memory refresh and self-refresh rate management
KR20190036893A (ko) 2017-09-28 2019-04-05 삼성전자주식회사 메모리 장치 및 그것의 제어 방법
CN108461486B (zh) * 2017-12-14 2020-02-21 天津津航计算技术研究所 一种具有温度控制功能的SiP芯片
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
US10812017B1 (en) * 2019-08-02 2020-10-20 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
TWI709077B (zh) * 2019-08-14 2020-11-01 搏盟科技股份有限公司 記憶體運作狀態之顯示裝置
US10878881B1 (en) * 2019-11-26 2020-12-29 Nanya Technology Corporation Memory apparatus and refresh method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140085229A (ko) * 2012-12-27 2014-07-07 에스케이하이닉스 주식회사 적층된 반도체 칩의 제어 장치

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091255A (en) * 1998-05-08 2000-07-18 Advanced Micro Devices, Inc. System and method for tasking processing modules based upon temperature
US6786639B2 (en) * 2002-08-30 2004-09-07 International Business Machines Corporation Device for sensing temperature of an electronic chip
CN100487816C (zh) 2003-04-23 2009-05-13 富士通微电子株式会社 半导体存储装置及其刷新方法
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100666928B1 (ko) 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP3781758B2 (ja) 2004-06-04 2006-05-31 株式会社ソニー・コンピュータエンタテインメント プロセッサ、プロセッサシステム、温度推定装置、情報処理装置および温度推定方法
KR20050118952A (ko) 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
US7347621B2 (en) 2004-07-16 2008-03-25 International Business Machines Corporation Method and system for real-time estimation and prediction of the thermal state of a microprocessor unit
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US8272781B2 (en) 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
US7887235B2 (en) * 2006-08-30 2011-02-15 Freescale Semiconductor, Inc. Multiple sensor thermal management for electronic devices
JP2008060884A (ja) * 2006-08-31 2008-03-13 Elpida Memory Inc 半導体集積回路
KR100832029B1 (ko) 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
US7901131B2 (en) * 2006-12-22 2011-03-08 Hewlett-Packard Development Company, L.P. Apparatus state determination method and system
CN101730871A (zh) * 2007-01-11 2010-06-09 马维尔国际贸易有限公司 温度传感系统
US7525860B2 (en) * 2007-04-30 2009-04-28 Qimonda North American Corp. System and method for monitoring temperature in a multiple die package
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
KR101007988B1 (ko) * 2008-01-02 2011-01-14 주식회사 하이닉스반도체 온도정보 출력회로 및 이를 이용한 멀티칩패키지
JP2011154744A (ja) 2010-01-26 2011-08-11 Sony Corp 記憶装置
US8354875B2 (en) * 2010-03-25 2013-01-15 Qualcomm Incorporated Low voltage temperature sensor and use thereof for autonomous multiprobe measurement device
US8350563B2 (en) 2010-10-12 2013-01-08 Allegro Microsystems, Inc. Magnetic field sensor and method used in a magnetic field sensor that adjusts a sensitivity and/or an offset over temperature
US8441320B2 (en) 2010-12-13 2013-05-14 Marvell World Trade Ltd. Cancelation of gain change due to amplifier self-heating
KR101872297B1 (ko) * 2011-05-11 2018-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20140006219A (ko) 2012-06-27 2014-01-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 회로
CN104583897B (zh) * 2012-07-24 2017-12-26 瑞萨电子株式会社 半导体器件和电子设备
JP2014078128A (ja) 2012-10-10 2014-05-01 Canon Inc 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
US20140105246A1 (en) * 2012-10-11 2014-04-17 Easic Corporation Temperature Controlled Structured ASIC Manufactured on a 28 NM CMOS Process Lithographic Node
JP5510581B2 (ja) 2013-03-19 2014-06-04 三菱電機株式会社 画像処理用メモリ誤動作検出装置、これを用いた画像表示装置、および画像処理用メモリ誤動作検出方法
WO2015012798A1 (en) * 2013-07-22 2015-01-29 Intel Corporation Current-mode digital temperature sensor apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140085229A (ko) * 2012-12-27 2014-07-07 에스케이하이닉스 주식회사 적층된 반도체 칩의 제어 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032687B2 (en) 2016-10-25 2018-07-24 SK Hynix Inc. Temperature control device, semiconductor device including the same, and method for controlling the semiconductor device
KR101721235B1 (ko) * 2017-01-16 2017-03-30 한밭대학교 산학협력단 통합 센싱 모듈을 이용한 사고 감지 시스템
WO2024019191A1 (ko) * 2022-07-20 2024-01-25 엘지전자 주식회사 디스플레이 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20160148905A1 (en) 2016-05-26
US10115702B2 (en) 2018-10-30
US20190043839A1 (en) 2019-02-07
US10985139B2 (en) 2021-04-20
KR102254098B1 (ko) 2021-05-20

Similar Documents

Publication Publication Date Title
KR102254098B1 (ko) 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US10699770B2 (en) Semiconductor memory device having clock generation scheme based on command
US9466351B2 (en) Semiconductor memory device and method for refreshing memory cells
US9257169B2 (en) Memory device, memory system, and operating methods thereof
US10719467B2 (en) Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system
US9747058B2 (en) Semiconductor memory device, memory system including the same, and method of operating the same
US9123389B1 (en) Memory device, method of refreshing the same, and system including the same
US9230610B2 (en) Semiconductor memory device for use in multi-chip package
KR102282971B1 (ko) 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
KR20140113191A (ko) 반도체 메모리 장치 및 이의 리프레쉬 방법
US20170110169A1 (en) Memory device and system supporting command bus training, and operating method thereof
KR20150137385A (ko) 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 및 이를 포함하는 메모리 시스템
US7751260B2 (en) Memory device having strobe terminals with multiple functions
KR102406457B1 (ko) 메모리 장치간 명령 및 정보를 공유할 수 있는 반도체 메모리 장치, 상기 반도체 메모리 장치를 포함하는 메모리 시스템 및 상기 메모리 시스템의 동작 방법
US20130201777A1 (en) Refresh circuit of a semiconductor memory device and refresh control method of the semiconductor memory device
KR20130127346A (ko) 메모리 장치, 메모리 시스템 및 그 동작방법
US8750068B2 (en) Memory system and refresh control method thereof
KR20140039948A (ko) 반도체 메모리 장치 및 그의 검출 클럭 패턴 생성방법
US20230032415A1 (en) Semiconductor device and memory system including the same
KR102410958B1 (ko) 메모리 모듈 및 이를 포함하는 메모리 시스템
KR20230038973A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant