CN106033710A - 一种多晶电阻的制作方法 - Google Patents
一种多晶电阻的制作方法 Download PDFInfo
- Publication number
- CN106033710A CN106033710A CN201510112523.XA CN201510112523A CN106033710A CN 106033710 A CN106033710 A CN 106033710A CN 201510112523 A CN201510112523 A CN 201510112523A CN 106033710 A CN106033710 A CN 106033710A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- resistance bar
- contact hole
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体制作领域,尤其涉及一种多晶电阻的制作方法,包括:在半导体单晶片上依次生长氧化层、多晶硅层;对所述多晶硅层进行离子掺杂并刻蚀所述多晶硅层形成多晶硅电阻条;生长介质层;在所述介质层上涂布光刻胶并刻蚀所述介质层形成所述多晶硅电阻条接触孔,所述多晶硅电阻条的接触孔底部与所述多晶硅电阻条接触;通过所述多晶硅电阻条的接触孔进行离子注入,去除所述光刻胶;生长金属层并刻蚀所述金属层形成引线。本发明解决多晶电阻制作工艺复杂、生产成本较高的问题。
Description
技术领域
本发明涉及半导体制作领域,尤其涉及一种多晶电阻的制作方法。
背景技术
结型场效应晶体管(Junction Field Effect Transistor,简称JFET)是一种由栅极电压控制导通的晶体管,由于器件尺寸小,有助于半导体器件进一步朝向高密度、小型化的方向发展,常用作运算放大器的输入极,也可用作模拟开关或电流源。目前,标准JFET工艺融合了多种不同器件,如将元胞器件和多晶电阻相结合的JFET被应用在极柱体麦克风市场,主要用于改变阻抗,实现与音频放大器的连接。
多晶电阻是采用相关离子注入掺杂、光刻刻蚀等工艺制成的,制作多晶电阻的方法具体如下,如图1(a)~1(n)。
在半导体单晶片11上依次生长氧化层12、多晶硅层13;
对多晶硅层13进行离子注入掺杂;
用光刻胶14对多晶硅层13进行涂布,利用第一光罩版对多晶硅层13的光刻胶进行光刻,刻蚀出多晶硅层13的接触孔15;
对多晶硅层13的接触孔15区域进行离子注入,注入后去除光刻胶14;
对多晶硅层13重新涂布光刻胶14,利用第二光罩版对多晶硅层13进行光刻,形成多晶电阻条16,之后去除光刻胶14;
在多晶电阻条16上淀积一层介质层17,该介质层17可以为正硅酸四乙脂(TEOS),通过本步骤的介质层和步骤S101中的氧化层12将多晶电阻条16完全包裹;
通过热退火工艺激活步骤S102和S104中注入的离子;
在介质层上涂布光刻胶14,再次利用第一光罩版,通过光刻工艺刻蚀介质层17,将步骤S103中的多晶硅层的接触孔15打开;
去除光刻胶14,在介质层上生长金属层18,刻蚀形成引线。
至此,完成了多晶电阻结构。其中,光刻蚀是一种图案转移过程。在晶片上涂布光刻胶,将光罩版制作成需要的图案;把图案转移到光刻胶层,光刻胶层通过光罩版进行曝光后自身性质和结构发生变化,即由原来的可溶性物质变为非可溶性物质,或者相反,再通过化学溶剂把可以溶解的部分去掉,形成与光罩图案对应的镂空结构;再把图案从光刻胶层转移到晶片上,主要是通过不同的刻蚀方法把晶片上没有被光刻胶保护的部分的薄膜层去掉,这样就完成了光刻蚀。现有技术中,需利用光罩版,进行了三次光刻刻蚀,针对多晶电阻接触孔区域的掺杂专门设置了一次光刻蚀和离子注入的步骤,增加了工艺的复杂性和生产的成本。
发明内容
本发明为解决多晶电阻制作工艺复杂、生产成本较高的问题,提供一种多晶电阻的制作方法。
本发明方法包括:
一种多晶电阻的制作方法,包括:
在半导体单晶片上依次生长氧化层、多晶硅层;
对所述多晶硅层进行离子掺杂并刻蚀所述多晶硅层形成多晶硅电阻条;
生长介质层;
在所述介质层上涂布光刻胶并刻蚀所述介质层形成所述多晶硅电阻条接触孔,所述多晶硅电阻条的接触孔底部与所述多晶硅电阻条接触;
通过所述多晶硅电阻条的接触孔进行离子注入,去除所述光刻胶;
生长金属层并刻蚀所述金属层形成引线。
所述生长介质层,还包括:
在所述多晶硅电阻条区域和元胞器件区域同时生长介质层,其中所述多晶电阻条区域的介质层厚度比元胞器件区域的介质层厚度薄。
所述刻蚀所述介质层形成所述多晶硅电阻条接触孔,还包括:
采用各向同性刻蚀工艺刻对所述多晶硅电阻条区域和所述元胞器件区域进行刻蚀,被刻蚀的元胞器件区域中仍保留部分所述介质层。
通过所述多晶硅电阻条接触孔进行离子注入之后,去除所述光刻胶之前,还包括:
采用各向异性干法刻蚀工艺刻蚀掉所述元胞器件区域中保留的所述介质层,形成所述元胞器件区域的接触孔。
所述多晶电阻区域的介质层厚度为
去除所述光刻胶之后,生长金属层并刻蚀所述金属层形成引线之前,还包括:
采用快速热退火工艺激活掺杂和注入的离子。
所述快速热退火工艺,温度为800~1050℃,时间为15~120s。
所述注入的离子与所述对所述多晶硅层进行离子掺杂所使用的离子类型相同。
所述介质层为正硅酸四乙脂,采用低压化学气相淀积方法形成。
本发明实施例提供的多晶电阻制作方法,调整了多晶电阻条和接触孔的形成顺序,只需涂布两次光刻胶、进行两次光刻蚀步骤,而现有技术中为多晶硅电阻条接触孔区域的离子注入专门设置了一次光刻蚀步骤,共涂布三次光刻胶、进行三次光刻蚀。与现有技术相比,本发明实施例操作简单,节省了光刻胶的使用量,减少了光刻蚀次数,简化了工艺步骤,节省了生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1(a)至1(n)为现有技术中公开的多晶电阻制作流程中各阶段的结构示意图;
图2为本发明实施例一中多晶电阻的制作方法流程示意图;
图3(a)至图3(m)为本发明实施例二公开的多晶电阻制作流程中各阶段的结构示意图。
具体实施方式
为了方便起见,以下说明中使用了特定的术语体系,并且这并不是限制性的。措词“左”、“右”、“上”和“下”表示在参照的附图中的方向。措词“向内”和“向外”分别是指朝着以及远离描述的对象及其指定部分的几何中心。术语包括以上具体提及的措词、其衍生物以及类似引入的措词。
相较于现有技术,本发明实施例提供一种更合理的多晶电阻的制作方法,为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述,显然,所描述的实施例仅仅是本发明一部份实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
实施例一
如图2所示,为本发明实施例一提供的一种多晶电阻的制作方法的流程图,方法包括:
S201、在半导体单晶片上依次生长氧化层、多晶硅层。
S202、对多晶硅层进行离子掺杂并刻蚀多晶硅层形成多晶硅电阻条。
S203、生长介质层。
S204、在介质层上涂布光刻胶并刻蚀介质层形成多晶硅电阻条接触孔。
S205、通过多晶硅电阻条的接触孔进行离子注入。
S206、去除光刻胶,生长金属层并刻蚀所述金属层形成引线。
本发明实施例一提供的多晶电阻制作方法,调整了多晶电阻条和接触孔的形成顺序,只需涂布两次光刻胶、进行两次光刻蚀步骤,与现有技术相比,操作简单,节省了光刻胶的使用量,减少了光刻蚀次数,简化了工艺步骤,节省了生产成本。
较佳地,步骤S202对多晶硅层注入掺杂的离子,在多晶硅层上涂布光刻胶,并利用光罩版对多晶硅层进行光刻蚀,形成多晶电阻条,后去除光刻胶。
较佳地,步骤S203中,在多晶硅电阻条区域和元胞器件区域同时生长介质层,其中多晶电阻条区域的介质层厚度比元胞器件区域的介质层厚度薄。这样,两处同时刻蚀时,多晶硅电阻条区域的介质层刻完了,元胞器件区域的介质层仍有一部分保留。
较佳地,步骤204对多晶硅电阻条区域和元胞器件区域进行刻蚀,通过光刻介质层,在介质层上刻蚀出接触孔。由于多晶电阻条区域的介质层厚度比元胞器件区域的介质层厚度薄,因此两处同时刻蚀,多晶硅电阻条区域的介质层先刻完。将多晶硅电阻条区域的介质层刻穿,使接触孔底部与所述多晶硅电阻条接触,元胞器件区域的接触孔中仍保留部分介质层,即元胞器件仍被介质层保护,使得元胞器件不受之后离子注入的影响。
进行离子注入时,多晶硅电阻条区域的其它部位被光刻胶保护,元胞器件区域被介质层保护,只会对多晶硅电阻条的接触孔区域进行掺杂,而其它区域不受影响。
进一步地,在步骤S205之后、步骤S206之前还包括:采用各向异性干法刻蚀工艺刻蚀掉元胞器件区域中保留的介质层,形成元胞器件区域的接触孔。各向异性干法刻蚀的选择性比较高,一般达到10:1以上,因此这里在刻通元胞器件区域的接触孔时,不会对多晶电阻条产生较大损失。
进一步地,在步骤S206之后还包括:采用快速热退火工艺激活掺杂和注入的离子。采用快速热退火工艺,在激活掺杂离子的同时由于时间短又不至于使离子产生交大的热扩散。
本发明调整了多晶电阻条和接触孔的形成顺序,只需涂布两次光刻胶、进行两次光刻蚀步骤,在多晶硅电阻条区域和元胞器件区域同时生长介质层,其中多晶硅电阻条区域的介质层厚度比元胞器件区域的介质层厚度薄,这样在多晶硅电阻条的介质层上开孔时,元胞器件区域的介质层由于比较厚,其接触孔未被完全刻通,即元胞器件的接触孔底部还保留有氧化层,因此可以保护元胞器件,使其不受后续离子注入的影响,其它区域都被光刻胶覆盖,也不会被离子注入。现有技术中为多晶硅电阻条接触孔区域的离子注入专门设置了一次光刻蚀步骤,共涂布三次光刻胶、进行三次光刻蚀。与现有技术相比,本发明实施例操作简单,减少了光刻蚀次数,简化了工艺步骤,节省了生产成本。
实施例二
下面以P型半导体为例,详细描述本发明的技术方案。如这里所用的,对导电类型的引用限于所描述的实施例。然而,本领域技术人员知道,P型导电类型能够与N型导电类型调换,并且器件仍然是功能正确的。如图3(a)~3(m)所示,为本发明实施例二公开的多晶电阻制作流程中各阶段的结构示意图。
如图3(a),P型半导体单晶片31作为衬底。
具体采用正面抛光的单晶片,厚度为675±15μm,电阻率为5~10Ω·cm,晶向为(100)。
如图3(b),在单晶片31的上面生长氧化层32。
其中,氧化层32是通过炉管热工艺形成的氧化物,起到隔离单晶片31与多晶硅层33的作用。
如图3(c),在氧化层的上面生长多晶硅层33,并进行P型注入掺杂。
其中,生长的多晶硅层厚度为采用原位掺杂,注入源为硼(B)。
如图3(d)~图3(g),光刻蚀多晶硅层33形成多晶硅电阻条36。
具体地,采用干法刻蚀,选择性比较高。在多晶硅层33上涂布光刻胶34,使用第二光罩版,对多晶硅层33光刻蚀形成多晶电阻条36后,去除光刻胶34。
如图3(h),生长介质层37。
具体地,在氧化层32和多晶电阻条36之上生长一层正硅酸四乙脂(TEOS),作为介质层37,使得氧化层32和介质层37一起将多晶电阻条36包裹在里面。介质层37采用低压化学气相淀积方法生成,厚度为
如图3(i)~图3(j),在介质层37上涂布光刻胶34并刻蚀介质层形成多晶硅电阻条接触孔35。
具体地,利用第一光罩版,采用各向同性刻蚀工艺刻蚀介质层37,形成多晶硅电阻条接触孔35。其中,多晶硅电阻条36区域的接触孔35底部与多晶硅电阻条36接触,方便之后向多晶硅电阻条36进行离子掺杂。
如图3(k),通过多晶硅电阻条36的接触孔35进行离子注入。
具体地,对多晶硅电阻条36进行离子注入,其注入源为同步骤S303中的注入源同类型的硼离子。由于多晶电阻的其它区域上有光刻胶34,元胞器件区域仍被介质层覆盖,该注入只对多晶硅电阻条36的接触孔35下方的区域进行离子掺杂,起到调节电阻的作用,可以降低多晶硅电阻条36的接触电阻。
如图3(l),去除光刻胶34后,采用快速热退火工艺激活掺杂和注入的离子。
其中,快速热退火工艺条件为800~1050℃、时间为15~120s。
如图3(m),在介质层37的上面镀金属层38,光刻蚀金属层38形成接触孔处的引线。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种多晶电阻的制作方法,其特征在于,所述方法包括:
在半导体单晶片上依次生长氧化层、多晶硅层;
对所述多晶硅层进行离子掺杂并刻蚀所述多晶硅层形成多晶硅电阻条;
生长介质层;
在所述介质层上涂布光刻胶并刻蚀所述介质层形成所述多晶硅电阻条接触孔,所述多晶硅电阻条的接触孔底部与所述多晶硅电阻条接触;
通过所述多晶硅电阻条的接触孔进行离子注入,去除所述光刻胶;
生长金属层并刻蚀所述金属层形成引线。
2.如权利要求1所述的方法,其特征在于,所述生长介质层,还包括:
在所述多晶硅电阻条区域和元胞器件区域同时生长介质层,其中所述多晶电阻条区域的介质层厚度比元胞器件区域的介质层厚度薄。
3.如权利要求2所述的方法,其特征在于,所述刻蚀所述介质层形成所述多晶硅电阻条接触孔,还包括:
采用各向同性刻蚀工艺刻对所述多晶硅电阻条区域和所述元胞器件区域进行刻蚀,被刻蚀的元胞器件区域中仍保留部分所述介质层。
4.如权利要求3所述的方法,其特征在于,所述通过所述多晶硅电阻条接触孔进行离子注入之后,去除所述光刻胶之前,还包括:
采用各向异性干法刻蚀工艺刻蚀掉所述元胞器件区域中保留的所述介质层,形成所述元胞器件区域的接触孔。
5.如权利要求2所述的方法,其特征在于,所述多晶电阻区域的介质层厚度为
6.如权利要求1所述的方法,其特征在于,所述去除所述光刻胶之后,生长金属层并刻蚀所述金属层形成引线之前,还包括:
采用快速热退火工艺激活掺杂和注入的离子。
7.如权利要求1所述的方法,其特征在于,所述快速热退火工艺,温度为800~1050℃,时间为15~120s。
8.如权利要求1所述的方法,其特征在于,所述注入的离子与所述对所述多晶硅层进行离子掺杂所使用的离子类型相同。
9.如权利要求1所述的方法,其特征在于,所述介质层为正硅酸四乙脂,采用低压化学气相淀积方法形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510112523.XA CN106033710B (zh) | 2015-03-13 | 2015-03-13 | 一种多晶电阻的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510112523.XA CN106033710B (zh) | 2015-03-13 | 2015-03-13 | 一种多晶电阻的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106033710A true CN106033710A (zh) | 2016-10-19 |
CN106033710B CN106033710B (zh) | 2019-10-15 |
Family
ID=57150672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510112523.XA Active CN106033710B (zh) | 2015-03-13 | 2015-03-13 | 一种多晶电阻的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106033710B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117810223A (zh) * | 2024-02-29 | 2024-04-02 | 成都本原聚能科技有限公司 | 一种多晶硅电阻电路、制备方法及音频差分电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101013664A (zh) * | 2006-01-30 | 2007-08-08 | 三洋电机株式会社 | 半导体装置的制造方法 |
CN102110593A (zh) * | 2010-12-15 | 2011-06-29 | 无锡中微晶园电子有限公司 | 一种提高多晶硅薄膜电阻稳定性的方法 |
JP2011204997A (ja) * | 2010-03-26 | 2011-10-13 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法及び半導体装置 |
-
2015
- 2015-03-13 CN CN201510112523.XA patent/CN106033710B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101013664A (zh) * | 2006-01-30 | 2007-08-08 | 三洋电机株式会社 | 半导体装置的制造方法 |
JP2011204997A (ja) * | 2010-03-26 | 2011-10-13 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法及び半導体装置 |
CN102110593A (zh) * | 2010-12-15 | 2011-06-29 | 无锡中微晶园电子有限公司 | 一种提高多晶硅薄膜电阻稳定性的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117810223A (zh) * | 2024-02-29 | 2024-04-02 | 成都本原聚能科技有限公司 | 一种多晶硅电阻电路、制备方法及音频差分电路 |
CN117810223B (zh) * | 2024-02-29 | 2024-05-10 | 成都本原聚能科技有限公司 | 一种多晶硅电阻电路、制备方法及音频差分电路 |
Also Published As
Publication number | Publication date |
---|---|
CN106033710B (zh) | 2019-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106653831A (zh) | 高密度低压沟槽功率mos器件及其制造方法 | |
TW521347B (en) | Method for controlling an opening width in a semiconductor device and related structure | |
CN106340457A (zh) | 薄膜晶体管及制作方法、显示面板 | |
CN106033710A (zh) | 一种多晶电阻的制作方法 | |
CN102915975A (zh) | 一种BJT以及BiCMOS的制作方法 | |
US6162584A (en) | Method of fabricating polysilicon structures with different resistance values for gate electrodes, resistors and capacitor plates in an integrated circuit | |
JP2867799B2 (ja) | 半導体装置の製造方法 | |
CN208904023U (zh) | 一种晶体管 | |
CN104425347B (zh) | 浅沟槽隔离的制备方法 | |
CN108074798B (zh) | 一种自对准曝光半导体结构的制作方法 | |
CN106684137B (zh) | 一种三维环栅半导体场效应晶体管的制备方法 | |
CN104637810A (zh) | 晶体管发射区的制造方法 | |
CN106328515B (zh) | 恒流二极管的制作方法和恒流二极管 | |
CN104319255B (zh) | 低温度系数多晶硅电阻的制造方法 | |
US20150206788A1 (en) | Double Patterning Method Of Forming Semiconductor Active Areas And Isolation Regions | |
US7534711B2 (en) | System and method for direct etching | |
CN106972018B (zh) | 一种闪存及其制作方法 | |
CN106816441B (zh) | 半导体结构的形成方法 | |
CN105097507A (zh) | 一种多晶硅发射极晶体管及其制作方法 | |
JP2015087509A (ja) | 光導波路の作製方法 | |
CN105206633A (zh) | 一种图像传感器芯片及制造方法 | |
CN107919346A (zh) | 多晶硅电阻的制作方法 | |
CN105826191B (zh) | 浅沟槽隔离结构的制备方法 | |
JPS58206158A (ja) | 半導体装置の製造方法 | |
CN105336700B (zh) | 半导体器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |