CN102110593A - 一种提高多晶硅薄膜电阻稳定性的方法 - Google Patents
一种提高多晶硅薄膜电阻稳定性的方法 Download PDFInfo
- Publication number
- CN102110593A CN102110593A CN 201010589424 CN201010589424A CN102110593A CN 102110593 A CN102110593 A CN 102110593A CN 201010589424 CN201010589424 CN 201010589424 CN 201010589424 A CN201010589424 A CN 201010589424A CN 102110593 A CN102110593 A CN 102110593A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- film
- layer
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种提高多晶硅薄膜电阻稳定性的方法,其包括如下步骤:a、在多晶硅淀积舟的插槽内间隔安装假片,通过离子注入设备对假片进行至少两次多晶硅淀积;b、安装衬底,衬底上生长氧化层;c、离子注入设备对衬底进行多晶硅淀积;d、对多晶硅薄膜层进行离子注入;e、在多晶硅薄膜层涂布光刻胶;f、刻蚀多晶硅薄膜层;g、多晶硅薄膜层进行源漏注入;h、去除光刻胶;i、在上述多晶硅薄膜层上得到金属前介质薄膜;j、对衬底上的多晶硅薄膜层进行退火工艺;k、在金属前介质薄膜上得到接触孔;l、在所述接触孔内淀积金属材料,形成金属连线。本发明能改善多晶硅薄膜电阻工艺的工序能力,工艺操作简单,降低加工成本,安全可靠。
Description
技术领域
本发明涉及一种提高多晶硅薄膜电阻稳定性的方法,具体地说是一种能够提高多晶硅薄膜电阻工艺的稳定性,改善多晶硅薄膜电阻工艺的工序能力的方法,属于集成电路的技术领域。
背景技术
在CMOS和BiCMOS(双极互补金属-氧化物-半导体)集成电路工艺制程中经常采用多晶硅薄膜电阻,用于MOS栅结构中的多晶采用重掺杂以提高导电性,通常方块电阻在25~50Ω/SQ(方块)。轻掺杂多晶薄膜一般为几百到几千欧姆每方块,多晶硅薄膜电阻的导电性能不仅与掺杂量有关,还与多晶硅薄膜的晶粒结构相关。晶粒的间界影响载流子的正常流向,降低了材料的导电性能。细小晶粒的多晶硅薄膜比较大晶粒结构的多晶硅薄膜电阻率更高,而此现象在轻掺杂的多晶硅上表现尤为明显,在某些条件下,同样的掺杂剂量多晶硅薄膜的电阻率比单晶硅的大几个数量级。
在5寸硅片CMOS集成电路工艺中的电阻容差通常为±20%,其掺杂方式主要分为扩散掺杂和离子注入掺杂。在离子注入掺杂的多晶硅薄膜工艺中,为了能够使多晶硅薄膜电阻工艺的工序能力Cpk提高到1.33以上,对多晶硅薄膜电阻工艺的各道工序提出了严格的控制要求,以减小每一个工序的工艺波动。
工序能力指数Cpk表征的是工序的能力,假定一个工序过程的输出结果的规范为TU(规范上限)和TL(规范下限),输出结果的均值为u,标准偏差为σ;也就是说工序输出结果服从(u,σ2)的正态分布,工序能力指数Cpk通过公式
目前,常规多晶硅薄膜电阻工艺流程如图1~8所示:
步骤一、场氧化生长:采用热氧化生长,在衬底上形成多晶硅薄膜淀积前面较厚的氧化层,降低电阻的寄生电容,如图1;
步骤二、多晶硅薄膜淀积(LPCVD ploy-silicon):在线生产采用LPCVD工艺生长多晶硅薄膜,温度在580~600℃,生长速率在60±10nm/min,多晶硅薄膜厚度320~380nm,如图2;
步骤三、多晶硅薄膜电阻离子注入:采用离子注入工艺进行N型掺杂,精确控制掺杂剂量,根据所需要得到的多晶硅薄膜方块电阻的要求,采用不同的掺杂浓度进行离子注入,如图3;
步骤四、多晶硅光刻:将设计好的掩膜版上的图形转移到多晶硅薄膜上,如图4;
步骤五、多晶硅腐蚀:刻蚀掉光刻胶没有覆盖的区域,形成多晶硅电阻条图形,如图5;
步骤六、源漏光刻和离子注入:多晶硅薄膜电阻两边进行高掺杂,如图6;
步骤七、PMD淀积:金属前介质薄膜淀积,其主要作用保护器件层,阻挡潮气和碱金属离子污染,隔离器件层与金属层,如图7;
步骤八、退火---激活注入掺杂离子,形成N型多晶硅薄膜电阻;
步骤九、接触孔和金属连线制作略,如图8。
上述工艺流程制作的多晶硅薄膜电阻,在没有针对各道单项工艺进行特别控制时,其工艺稳定性差。在工艺容宽为±20%的规范内,其工序能力Cpk小于1。出现多晶硅薄膜电阻值超过上下控制规范线,导致电路的性能大幅下降,极大影响了硅片的良率。
如图9~图12所示:为目前一些常用的粒子注入设备中多晶硅淀积舟的结构示意图;多晶硅淀积舟内凹设有硅片插槽,硅片嵌置的硅片插槽内,通过离子注入设备对硅片进行离子注入,一次可以对多片硅片同时进行操作。由于,目前与多晶硅淀积舟相配合的离子注入设备的影响,会对降低硅片上多晶硅薄膜的稳定性,粒子在注入过程中多晶硅薄膜电阻稳定性差主要表现在:存在阶梯型变化,阶梯呈10片一个台阶分布;片内均匀性差,呈中心小边缘大的环形分布;批内均匀性差,极差很大;批间均匀性差,批与批之间变化大。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种提高多晶硅薄膜电阻稳定性的方法,其能改善多晶硅薄膜电阻工艺的工序能力,工艺操作简单,降低加工成本,安全可靠。
按照本发明提供的技术方案,所述提高多晶硅薄膜电阻稳定性的方法包括如下步骤:
a、提供离子注入设备及多晶硅淀积舟,在所述多晶硅淀积舟的插槽内间隔安装假片,通过离子注入设备对假片进行至少两次多晶硅淀积,使离子注入设备达到所需的真空度;b、在所述多晶硅淀积舟的插槽内均匀安装衬底,并在所述衬底上热氧化生长一层氧化层;c、所述离子注入设备对衬底进行多晶硅淀积,在衬底上形成多晶硅薄膜层;d、对所述多晶硅薄膜层进行离子注入,使多晶硅薄膜层达到所需的方块电阻值;e、在离子注入后的多晶硅薄膜层涂布光刻胶,并选择性地掩蔽和刻蚀所述光刻胶;f、利用位于多晶硅薄膜层上的光刻胶,刻蚀多晶硅薄膜层,得到相应的多晶硅薄膜层,并去除多晶硅薄膜层上的光刻胶;g、在多晶硅薄膜层上再次涂布光刻胶,并利用光刻胶对多晶硅薄膜层进行源漏注入,在多晶硅薄膜层上得到相应的重掺杂区;h、去除多晶硅薄膜层上的光刻胶;i、在上述多晶硅薄膜层上进行金属前介质淀积,得到金属前介质薄膜;所述金属前介质薄膜包围多晶硅薄膜层,并覆盖于衬底上;j、对衬底上的多晶硅薄膜层进行退火工艺,激活多晶硅薄膜层内注入的掺杂离子;k、对上述金属前介质薄膜进行孔光刻和刻蚀,在金属前介质薄膜上得到接触孔,所述接触孔从金属前介质薄膜的表面向下延伸到多晶硅薄膜层的重掺杂区;l、在所述接触孔 内淀积金属材料,在金属前介质薄膜上形成金属层,选择性地掩蔽和刻蚀金属层,形成金属连线,所述金属连线填充在接触孔内,并与多晶硅薄膜层的重掺杂区相欧姆接触。
所述多晶硅薄膜层的厚度为320nm~380nm。所述衬底包括硅。所述氧化层为SiO2。所述氧化层的厚度为650nm~850nm。所述金属前介质薄膜的厚度为720~880nm。
所述金属前介质薄膜包括SiO2和掺杂的SiO2。所述步骤d中,多晶硅薄膜层内注入N型杂质离子。所述N型杂质离子为P离子。
本发明的优点:为了使离子注入设备达到所需的真空度,使后续生产的多晶硅薄膜电阻稳定,在多晶硅淀积舟内间隔安装有假片,离子注入设备至少对假片进行两次多晶硅淀积,使离子注入设备达到所需的真空度;离子注入设备稳定后,将衬底放入多晶硅淀积舟的插槽内,利用离子注入设备对衬底进行加工,得到所需的多晶硅薄膜电阻,在不增加工艺步骤和工艺设备的前提下,达到改善多晶硅薄膜电阻工序的能力,方法操作简单,效果明显,可操作性强,安全可靠。
附图说明
图1~图8为多晶硅薄膜电阻具体的工艺流程示意图,其中:
图1为衬底上生长氧化层后的结构示意图;
图2为淀积得到多晶硅薄膜层后的结构示意图;
图3为多晶硅薄膜层离子注入后的结构示意图;
图4为多晶硅薄膜层上涂布光刻胶后的结构示意图;
图5为利用光刻胶对多晶硅薄膜层刻蚀后的结构示意图;
图6为利用光刻胶对多晶硅薄膜层进行源漏注入后的结构示意图;
图7为淀积金属前介质薄膜后的结构示意图;
图8为得到金属连线后的结构示意图。
图9为图10的左视图。
图10为多晶硅淀积舟的结构示意图。
图11为多晶硅淀积舟的放大图。
图12为多晶硅淀积舟内安装衬底时的结构示意图。
图13为多晶硅淀积舟内安装假片时的结构示意图。
图14为本发明提高多晶硅薄膜电阻稳定性的仿真示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1~8,图9~图14所示:本发明包括衬底1、氧化层2、多晶硅薄膜层3、金属前介质薄膜4、金属连线5、接触孔6、氮化硅层7、光刻胶8、多晶硅淀积舟9、插槽10及假片13。
目前,一些常用离子注入设备的及LPCVD(低压气相化学淀积)工艺能力不能满足多晶硅薄膜电阻工艺的生产过程,导致多晶硅薄膜电阻不能达到所需的要求,同时多晶硅薄膜电阻的工序能力Cpk较低。为了提高多晶硅薄膜电阻 片内的均匀性及、批内均匀性及批间的均匀性,改善多晶硅薄膜电阻的工序能力Cpk,本发明提高多晶硅薄膜电阻稳定性的方法包括如下步骤:
a、提供离子注入设备及多晶硅淀积舟9,在所述多晶硅淀积舟9的插槽10内间隔安装假片13,通过离子注入设备对假片13进行至少两次多晶硅淀积,使离子注入设备达到所需的真空度;
所述假片13不同于需要加工生产的衬底1,假片13可以作为调试离子注入设备的工具反复使用,假片13为半导体加工设备中常用的调试工具;多晶硅淀积舟9内的包括若干插槽10,为了提高多晶硅淀积工艺的工序能力,将原先每个插槽10内均安装衬底1改变为插槽10内间隔安装假片13,所述假片13间可以间隔1个插槽10,也可以间隔2个插槽或其他个数的插槽10,如图9、图10,图11及图13所示,这样可以提高多晶硅薄膜厚度的片内、片间和炉内的均匀性,同时也可以提高炉间的多晶硅薄膜电阻的重复性,降低电阻值的波动范围;当离子注入设备对假片13进行两次多晶硅淀积后,使离子注入设备或其他设备均能达到所需的工作条件;
b、在所述多晶硅淀积舟9的插槽10内均匀安装衬底1,并在所述衬底1上热氧化生长一层氧化层2,如图1所示;
所以插槽10内均安装有衬底1,所述衬底1包括硅;如图12所示;氧化层2为二氧化硅,氧化层2的厚度为650nm~850nm;衬底1的厚度为SEMI(国际半导体设备材料产业协会)标准厚度;所述氧化层2位于衬底1的场区,衬底1的有源区上覆盖有氮化硅层7;此时,需要将氮化硅层7用磷酸去除;
c、所述离子注入设备对衬底1进行多晶硅淀积,在衬底1上形成多晶硅薄膜层3,如图2所示;
所述离子注入设备淀积多晶硅时,硅烷流量为85sccm,sccm指一个大气压下流过单位面积的气体体积(毫升/平方厘米);工艺压力为250mt(约33.25Pa),工艺温度为580~600℃,多晶硅薄膜层3的厚度为320~380nm;LPCVD工艺生长多晶硅薄膜,多晶硅薄膜的生长速率在60±10nm/min;
d、对所述多晶硅薄膜层3进行离子注入,使多晶硅薄膜层3达到所需的方块电阻值,如图3所示;
为了淀积得到的多晶硅薄膜层3的电阻特性,需要对多晶硅薄膜层3进行离子注入工艺,注入磷离子,注入能量为50kev,注入剂量在8E14至4E15ion/cm2(离子每平方厘米),使多晶硅薄膜掺入N型杂质;
e、在离子注入后的多晶硅薄膜层3涂布光刻胶8,并选择性地掩蔽和刻蚀所述光刻胶8,如图4所示;
保留在多晶硅薄膜层3上的光刻胶8,能够对多晶硅薄膜层3的刻蚀起到遮挡的作用;
f、利用位于多晶硅薄膜层3上的光刻胶8,刻蚀多晶硅薄膜层3,得到相应的多晶硅薄膜层3,并去除多晶硅薄膜层3上的光刻胶8,如图5所示;
通过多晶硅刻蚀工艺,将多晶硅薄膜层3上没有被光刻胶8覆盖的部分刻蚀掉,保留被光刻胶8覆盖部分的多晶硅薄膜层3,从而形成多晶硅电阻体;
g、在多晶硅薄膜层3上再次涂布光刻胶8,并利用光刻胶8对多晶硅薄膜层3进行源漏注入,在多晶硅薄膜层3上得到相应的重掺杂区,如图6所示;
所示源漏注入位于多晶硅薄膜层3的两端,光刻胶8覆盖于多晶硅薄膜层3的中心区,利用光刻胶8的遮挡作用,能够对多晶硅薄膜层3进行源漏注入;源漏注入为N型杂志离子;
h、去除多晶硅薄膜层3上的光刻胶8;光刻胶8去除后,能够便于进行后续的操作;
i、在上述多晶硅薄膜层3上进行金属前介质淀积,得到金属前介质薄膜4;所述金属前介质薄膜4包围多晶硅薄膜层3,并覆盖于衬底1上,如图7所述;
所示金属前介质薄膜4的材料包括SiO2和掺杂的SiO2,所示金属前介质薄膜4能够用于保护器件,阻挡潮气和碱金属离子污染,隔离器件层与金属层;
j、对衬底1上的多晶硅薄膜层3进行退火工艺,激活多晶硅薄膜层3内注入的掺杂离子,通过高温作用,使注入多晶硅薄膜层3内注入的N型杂质离子激活,形成N型多晶;多晶硅薄膜层3内也可以注入P型杂质离子,从而形成P型多晶;
k、对上述金属前介质薄膜4进行孔光刻和刻蚀,在金属前介质薄膜4上得到接触孔6,所述接触孔6从金属前介质薄膜4的表面向下延伸到多晶硅薄膜层3的重掺杂区;所述接触孔6的底部为多晶硅薄膜层3的重掺杂区;
l、在所述接触孔6内淀积金属材料,在金属前介质薄膜4上形成金属层,选择性地掩蔽和刻蚀金属层,形成金属连线5,所述金属连线5填充在接触孔6内,并与多晶硅薄膜层3的重掺杂区相欧姆接触,从而形成多晶硅薄膜电阻,如图8所示。
如图14所示:多晶硅淀积舟9内先放置假片13,所述假片13在插槽10内间隔分布,离子注入设备和LPCVD设备对假片13进行至少两次的多晶硅淀积,达到稳定地工作状态。当离子注入设备对假片13进行两次多晶硅淀积后,多晶硅淀积舟9内安装衬底1,在衬底1上进行常规的多晶硅薄膜电阻的工艺步骤。假片13在插槽10的间隔分布,能够改善多晶硅电阻的批内均匀性。本发明在不增加工艺步骤和工艺设备的前提下,达到改善多晶硅薄膜电阻工序能力的目的,方法操作简单,效果明显,具有很强的操作性。图14中,11表示对假片13进行第一次多晶硅淀积,12标识对假片13进行第二次多晶硅淀积;图14的横向表示多晶硅淀积次数,图14的纵坐标标识多晶硅薄膜电阻的电阻值稳定性;从图14可以看出,当进行两次假片13进行两次多晶硅淀积后,然后对硅片进行常规的操作后,提高了多晶硅薄薄膜电阻的稳定性,提高了多晶硅薄膜电阻的工序能力,使多晶硅薄膜电阻工艺的工序能力Cpk提高到1.33以上。
Claims (9)
1.一种提高多晶硅薄膜电阻稳定性的方法,其特征是,所述提高多晶硅薄膜电阻稳定性的方法包括如下步骤:
(a)、提供离子注入设备及多晶硅淀积舟(9),在所述多晶硅淀积舟(9)的插槽(10)内间隔安装假片,通过离子注入设备对假片进行至少两次多晶硅淀积,使离子注入设备达到所需的真空度;
(b)、在所述多晶硅淀积舟(9)的插槽(10)内均匀安装衬底(1),并在所述衬底(1)上热氧化生长一层氧化层(2);
(c)、所述离子注入设备对衬底(1)进行多晶硅淀积,在衬底(1)上形成多晶硅薄膜层(3);
(d)、对所述多晶硅薄膜层(3)进行离子注入,使多晶硅薄膜层(3)达到所需的方块电阻值;
(e)、在离子注入后的多晶硅薄膜层(3)涂布光刻胶(8),并选择性地掩蔽和刻蚀所述光刻胶(8);
(f)、利用位于多晶硅薄膜层(3)上的光刻胶(8),刻蚀多晶硅薄膜层(3),得到相应的多晶硅薄膜层(3),并去除多晶硅薄膜层(3)上的光刻胶(8);
(g)、在多晶硅薄膜层(3)上再次涂布光刻胶(8),并利用光刻胶(8)对多晶硅薄膜层(3)进行源漏注入,在多晶硅薄膜层(3)上得到相应的重掺杂区;
(h)、去除多晶硅薄膜层(3)上的光刻胶(8);
(i)、在上述多晶硅薄膜层(3)上进行金属前介质淀积,得到金属前介质薄膜(4);所述金属前介质薄膜(4)包围多晶硅薄膜层(3),并覆盖于衬底(1)上;
(j)、对衬底(1)上的多晶硅薄膜层(3)进行退火工艺,激活多晶硅薄膜层(3)内注入的掺杂离子;
(k)、对上述金属前介质薄膜(4)进行孔光刻和刻蚀,在金属前介质薄膜(4)上得到接触孔(6),所述接触孔(6)从金属前介质薄膜(4)的表面向下延伸到多晶硅薄膜层(3)的重掺杂区;
(l)、在所述接触孔(6)内淀积金属材料,在金属前介质薄膜(4)上形成金属层,选择性地掩蔽和刻蚀金属层,形成金属连线(5),所述金属连线(5)填充在接触孔(6)内,并与多晶硅薄膜层(3)的重掺杂区相欧姆接触。
2.根据权利要求1所述的提高多晶硅薄膜电阻稳定性的方法,其特征是:所述多晶硅薄膜层(3)的厚度为320nm~380nm。
3.根据权利要求1所述的提高多晶硅薄膜电阻稳定性的方法,其特征是:所述衬底(1)包括硅。
4.根据权利要求1所述的提高多晶硅薄膜电阻稳定性的方法,其特征是:所述氧化层(2)为SiO2。
5.根据权利要求1或4所述的提高多晶硅薄膜电阻稳定性的方法,其特征是:所述氧化层(2)的厚度为650nm~850nm。
6.根据权利要求1所述的提高多晶硅薄膜电阻稳定性的方法,其特征是:所述金属前介质薄膜(4)的厚度为720~880nm。
7.根据权利要求1所述的提高多晶硅薄膜电阻稳定性的方法,其特征是:所述金属前介质薄膜(4)包括SiO2和掺杂的SiO2。
8.根据权利要求1所述的提高多晶硅薄膜电阻稳定性的方法,其特征是:所述步骤(d)中,多晶硅薄膜层(3)内注入N型杂质离子。
9.根据权利要求8所述的提高多晶硅薄膜电阻稳定性的方法,其特征是:所述N型杂质离子为P离子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105894248A CN102110593B (zh) | 2010-12-15 | 2010-12-15 | 一种提高多晶硅薄膜电阻稳定性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105894248A CN102110593B (zh) | 2010-12-15 | 2010-12-15 | 一种提高多晶硅薄膜电阻稳定性的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102110593A true CN102110593A (zh) | 2011-06-29 |
CN102110593B CN102110593B (zh) | 2012-05-09 |
Family
ID=44174712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105894248A Active CN102110593B (zh) | 2010-12-15 | 2010-12-15 | 一种提高多晶硅薄膜电阻稳定性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102110593B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102303844A (zh) * | 2011-08-15 | 2012-01-04 | 上海先进半导体制造股份有限公司 | Mems器件及其形成方法 |
CN102664146A (zh) * | 2012-05-28 | 2012-09-12 | 上海华力微电子有限公司 | 消除多站连续式沉积设备负载效应的方法 |
CN105097435A (zh) * | 2014-05-21 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种调节hrp电阻值的方法 |
CN106033710A (zh) * | 2015-03-13 | 2016-10-19 | 北大方正集团有限公司 | 一种多晶电阻的制作方法 |
WO2018121673A1 (zh) * | 2016-12-30 | 2018-07-05 | 无锡华润上华科技有限公司 | 半导体器件 |
CN108648996A (zh) * | 2018-05-03 | 2018-10-12 | 武汉新芯集成电路制造有限公司 | 一种降低浮栅方块电阻的方法 |
CN109326583A (zh) * | 2018-09-20 | 2019-02-12 | 盛世瑶兰(深圳)科技有限公司 | 一种在集成电路中集成复合型多晶硅电阻的方法 |
CN111627848A (zh) * | 2020-06-05 | 2020-09-04 | 无锡永迈光伏科技有限公司 | 一种低成本lpcvd用载料舟及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1227659A (zh) * | 1996-06-17 | 1999-09-01 | 艾利森电话股份有限公司 | 稳定的多晶硅电阻器和制造它的方法 |
US20020084886A1 (en) * | 2000-08-17 | 2002-07-04 | Bing-Chang Wu | Method for fabricating a thin film resistor |
CN1466776A (zh) * | 2001-06-21 | 2004-01-07 | 精工电子有限公司 | 制造半导体装置的方法 |
CN1860591A (zh) * | 2003-09-30 | 2006-11-08 | 国际商业机器公司 | 精密多晶硅电阻器工艺 |
-
2010
- 2010-12-15 CN CN2010105894248A patent/CN102110593B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1227659A (zh) * | 1996-06-17 | 1999-09-01 | 艾利森电话股份有限公司 | 稳定的多晶硅电阻器和制造它的方法 |
US20020084886A1 (en) * | 2000-08-17 | 2002-07-04 | Bing-Chang Wu | Method for fabricating a thin film resistor |
CN1466776A (zh) * | 2001-06-21 | 2004-01-07 | 精工电子有限公司 | 制造半导体装置的方法 |
CN1860591A (zh) * | 2003-09-30 | 2006-11-08 | 国际商业机器公司 | 精密多晶硅电阻器工艺 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102303844B (zh) * | 2011-08-15 | 2014-07-09 | 上海先进半导体制造股份有限公司 | Mems器件及其形成方法 |
CN102303844A (zh) * | 2011-08-15 | 2012-01-04 | 上海先进半导体制造股份有限公司 | Mems器件及其形成方法 |
CN102664146A (zh) * | 2012-05-28 | 2012-09-12 | 上海华力微电子有限公司 | 消除多站连续式沉积设备负载效应的方法 |
CN105097435A (zh) * | 2014-05-21 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种调节hrp电阻值的方法 |
CN105097435B (zh) * | 2014-05-21 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种调节hrp电阻值的方法 |
CN106033710B (zh) * | 2015-03-13 | 2019-10-15 | 北大方正集团有限公司 | 一种多晶电阻的制作方法 |
CN106033710A (zh) * | 2015-03-13 | 2016-10-19 | 北大方正集团有限公司 | 一种多晶电阻的制作方法 |
WO2018121673A1 (zh) * | 2016-12-30 | 2018-07-05 | 无锡华润上华科技有限公司 | 半导体器件 |
CN108269788A (zh) * | 2016-12-30 | 2018-07-10 | 无锡华润上华科技有限公司 | 半导体器件 |
CN108269788B (zh) * | 2016-12-30 | 2020-08-18 | 无锡华润上华科技有限公司 | 半导体器件 |
CN108648996A (zh) * | 2018-05-03 | 2018-10-12 | 武汉新芯集成电路制造有限公司 | 一种降低浮栅方块电阻的方法 |
CN109326583A (zh) * | 2018-09-20 | 2019-02-12 | 盛世瑶兰(深圳)科技有限公司 | 一种在集成电路中集成复合型多晶硅电阻的方法 |
CN109326583B (zh) * | 2018-09-20 | 2020-09-01 | 南京溧水高新创业投资管理有限公司 | 一种在集成电路中集成复合型多晶硅电阻的方法 |
CN111627848A (zh) * | 2020-06-05 | 2020-09-04 | 无锡永迈光伏科技有限公司 | 一种低成本lpcvd用载料舟及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102110593B (zh) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102110593B (zh) | 一种提高多晶硅薄膜电阻稳定性的方法 | |
CN101752208B (zh) | 半导体高压终端结构及其制造方法 | |
CN102693912B (zh) | 制作igbt器件的方法及其装置 | |
US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
US10580922B2 (en) | Method of providing a boron doped region in a substrate and a solar cell using such a substrate | |
KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
CN113782423B (zh) | 杂质扩散方法和太阳能电池制造方法 | |
CN106876478A (zh) | 一种薄膜晶体管中的多晶硅薄膜、薄膜晶体管及制作方法 | |
WO2008043827A2 (de) | Verfahren zur passivierung von solarzellen | |
CN100483634C (zh) | 半导体器件的栅极制造方法和半导体器件 | |
EP1535322A1 (en) | Method for fabricating a self-aligned bipolar transistor and related structure | |
CN108831953B (zh) | 太阳能电池的制作方法 | |
US20150130025A1 (en) | Transistor fabricating method and transistor | |
CN102487003A (zh) | 辅助侧墙的形成方法 | |
CN101819935B (zh) | 可控硅器件的复合平面终端钝化方法 | |
CN100369204C (zh) | 利用双镶嵌工艺来制造t型多晶硅栅极的方法 | |
CN100483635C (zh) | 半导体器件的栅极制造方法和半导体器件 | |
CN103346124B (zh) | 改善半导体器件良率的方法 | |
EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
JP2523679B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
CN204029812U (zh) | 一种具有自补偿背封层的半导体衬底 | |
JPS6331168A (ja) | 薄膜トランジスタの製造方法 | |
CN106449730A (zh) | 带esd的沟槽型mosfet器件及其制造方法 | |
CN103187295B (zh) | Ggnmos的制作方法 | |
JPH0526326B2 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |