CN106653831A - 高密度低压沟槽功率mos器件及其制造方法 - Google Patents
高密度低压沟槽功率mos器件及其制造方法 Download PDFInfo
- Publication number
- CN106653831A CN106653831A CN201610889082.9A CN201610889082A CN106653831A CN 106653831 A CN106653831 A CN 106653831A CN 201610889082 A CN201610889082 A CN 201610889082A CN 106653831 A CN106653831 A CN 106653831A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- contact hole
- terminal
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000001413 cellular effect Effects 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 15
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 46
- 229910044991 metal oxide Inorganic materials 0.000 claims description 33
- 150000004706 metal oxides Chemical class 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 230000012010 growth Effects 0.000 claims description 12
- 230000009647 facial growth Effects 0.000 claims description 7
- YCISZOVUHXIOFY-HKXOFBAYSA-N Halopredone acetate Chemical compound C1([C@H](F)C2)=CC(=O)C(Br)=C[C@]1(C)[C@]1(F)[C@@H]2[C@@H]2CC[C@](OC(C)=O)(C(=O)COC(=O)C)[C@@]2(C)C[C@@H]1O YCISZOVUHXIOFY-HKXOFBAYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 238000001459 lithography Methods 0.000 abstract 2
- 230000010354 integration Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 24
- 238000001259 photo etching Methods 0.000 description 10
- 230000000873 masking effect Effects 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000002459 sustained effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种高密度低压沟槽功率MOS器件及其制造方法，通过在沟槽上部进行热氧化（厚度在500A‑5000A），形成了沟槽的碗口结构，并配合选用高选择比（二氧化硅：硅）的干法普遍刻蚀方法，在不刻蚀二氧化硅的前提下只刻蚀硅，从而实现了沟槽功率MOS器件元胞区域接触孔的刻蚀，也称为接触孔的自对准刻蚀。同时，本发明也实现了在其终端保护区引出孔的刻蚀，并未因此增加明显的工艺步骤。业内众所周知，对于自对准刻蚀，光刻的套准偏差可以认为就是0。这样，在现在8寸晶圆厂光刻机台作业的情况下，可以极大的降低元胞区最小单元元胞宽度，可以从0.9μm降低到0.5μm，从而极大的提高了元胞密度（集成度），降低了整个将的特征导通电阻。
Description
技术领域
本发明涉及一种高密度低压沟槽功率MOS器件及其制造方法，属于半导体技术领域。
背景技术
现有沟槽功率MOSFET器件，对于电压在正（负）8V-100V之间的产品，因为应用端主要是追求低的特征导通电阻，故希望在设计上能尽可能的提高元胞的密度来实现。如图1所示，为传统的低压沟槽功率MOS器件的结构示意图，包括N+衬底1’、N-外延层2’、沟槽3’、栅极氧化层7’、导电多晶硅8’、P-阱区9’、N+源极10’、介质层12’、接触孔15’、源极金属17’、栅极金属18’、终端截止环金属19’和背面金属层20’。
传统的低压沟槽功率MOS器件，制作方法包括如下步骤：
（a）、在半导体N+衬底1’上生长N-外延层2’；
（b）、N-外延层2’上淀积硬掩膜层，用光罩版进行掩蔽并刻蚀硬掩膜层，形成沟槽刻蚀用的硬掩膜窗口；
（c）、利用上述硬掩膜层作为掩蔽层，通过硬掩膜窗口来实现沟槽的自对准刻蚀，沟槽3’深度在0.5μm-2μm；
（d）、在沟槽3’内生长一层薄的牺牲氧化层，厚度在100A-2000A，然后用湿法药液全部剥离；
（e）、在沟槽3’内生长一层薄的栅极氧化层7’，厚度在100A-2000A；
（f）、在沟槽3’内已生长的栅极氧化层7’上淀积一层导电多晶硅8’，厚度在2000A-20000A；
（g）、进行导电多晶硅8’的普遍刻蚀，导电多晶硅8’的顶部和硅表面处于类似同一高度，相差±0.1μm以内；
（h）、进行P-阱区9’的注入和推阱，形成P-阱区9’，P-阱区9’的结深度在0.4μm-1.8μm；
（i）、利用N+源极光罩版的掩蔽，进行N+源极10’的选择性注入，并退火，形成N+源极10’；
（j）、介质层12’淀积；
（k）、利用接触孔光罩版的掩蔽，进行接触孔15’刻蚀，先刻蚀掉二氧化硅层，然后刻蚀掉硅；
（l）、正面金属层淀积；
（m）、利用金属层光罩版的掩蔽，进行正面金属层的选择性刻蚀，形成源极金属17’、栅极金属18’和终端截止环金属19’；
（n）、对整个器件背面的半导体N+衬底1’进行磨片减薄，减薄后淀积背面金属层20’。
这种制作方法在现阶段，普遍受限于8寸晶圆厂光刻机台极限能力的限制，基本上都是采用的>或=0.9μm宽度最小单元元胞结构。最小单元元胞宽度等于沟槽的宽度，加上孔的宽度，加上2倍的沟槽和孔之间的间距。从这个公式看，沟槽和孔之间的间距是决定最小单元元胞宽度最为重要的一个参数，且该宽度也恰好就是8寸晶圆厂光刻机台能力受限制的。现有8寸晶圆厂光刻机台在孔层次光刻的时候，一般都会存在一个±0.15μm范围内的光刻套准偏差。这就决定了，沟槽和孔之见的这个间距必须大于0.15μm，一般器件设计时会取值0.2μm。这样就会导致最小单元元胞结构宽度是必须>或=0.9μm（0.25+0.25+0.2×2）。如果想要改变这种限制，需要购买更高精度的极其昂贵的光刻机台，这样势必会大幅增加8寸晶圆厂的设备成本，成本也相应大幅提升。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有半导体封装中存在的元胞区最小单元元胞宽度受限于8寸晶圆厂光刻机台的问题，提出了本发明。
本发明的目的是克服现有技术中存在的不足，提供一种高密度低压沟槽功率MOS器件及其制造方法，可以极大的降低元胞区最小单元元胞宽度，从而极大的提高了元胞密度（集成度），降低了特征导通电阻。
按照本发明提供的技术方案，一种高密度低压沟槽功率MOS器件，包括位于半导体基板上的元胞区、栅电极引出区和终端保护区，元胞区位于半导体基板的中心区，栅电极引出区环绕元胞区外围，终端保护区环绕包围栅电极引出区；特征是：在所述沟槽功率MOS器件的截面上，半导体基板由N+衬底和设置于N+衬底上表面的N-外延层组成，N-外延层的上部设有P-阱区，N+衬底的下表面设有背面金属层；
所述沟槽功率MOS器件的元胞区内包含有若干并联设置的元胞，元胞采用沟槽结构；所述沟槽功率MOS器件的栅电极引出区内包含有作为栅电极引出的沟槽结构；所述沟槽功率MOS器件的终端保护区包括终端耐压区和终端截止区，在所述终端耐压区和终端截止区内均包含有若干耐压作用的沟槽结构；
所述沟槽结构包括位于P-阱区的沟槽，沟槽的下端延伸至N-外延层的上部，在沟槽的内壁表面生长栅极氧化层，在沟槽内腔淀积导电多晶硅，导电多晶硅的顶部低于N-外延层的上表面；
在所述元胞区，沟槽的槽口生长栅极氧化层、热氧化层和绝缘介质层；在所述元胞之间设有源极接触孔，源极接触孔内以及沟槽结构的上方设置有源极金属；所述绝缘介质层隔离源极金属和沟槽中的导电多晶硅；
在所述栅电极引出区，沟槽的槽口以及沟槽结构之间的硅表面生长栅极氧化层和热氧化层，在热氧化层上淀积绝缘介质层；在所述沟槽内的导电多晶硅上部开有栅极接触孔，栅极接触孔内以及沟槽结构上方的绝缘介质层上表面设置有栅极金属；
在所述终端保护区，沟槽的槽口以及沟槽结构之间的硅表面生长栅极氧化层和热氧化层，在热氧化层上淀积绝缘介质层；在所述终端截止区的沟槽内导电多晶硅的上部设置有第一终端接触孔，在所述沟槽的上部外侧设置有N+源极区，在N+源极区内设置有第二终端接触孔，N+源极区的第二终端接触孔向下延伸至P-阱区的上部；在所述第一终端接触孔、第二终端接触孔内、N+源极区上方和沟槽结构上方的绝缘介质层上表面设置终端截止环金属，且N+源极区上方的终端截止环金属和沟槽结构上方的终端截止环金属连接在一起。
进一步的，在所述源极接触孔与沟槽之间设置N+源极区，N+源极区位于P-阱区的上部。
所述高密度低压沟槽功率MOS器件的制造方法，其特征是，包括以下步骤：
（1）、在N+衬底上生长N-外延层；
（2）、在N-外延层制作沟槽；
（3）、在沟槽内生长一层牺牲氧化层，然后全部剥离；
（4）、在沟槽内生长一层栅极氧化层；
（5）、在沟槽内已生长的栅极氧化层上淀积导电多晶硅；
（6）、进行导电多晶硅的普遍刻蚀，使导电多晶硅的顶部和硅表面处于同一高度；
（7）、在N-外延层的上部进行P-阱区的注入和推阱，形成P-阱区；
（8）、再次进行导电多晶硅的普遍刻蚀，将导电多晶硅的顶部刻蚀至硅表面以下区域；
（9）、利用光罩版的掩蔽，在P-阱区的上部进行N+源极区的选择性注入，并退火，形成N+源极区；
（10）、在沟槽的槽口和沟槽之间的表面形成热氧化层；
（11）、在热氧化层和沟槽表面淀积绝缘介质层；
（12）、利用接触孔光罩版的掩蔽，刻蚀掉二氧化硅，得到第一接触孔；所述第一接触孔的位置对应于元胞区的源极接触孔的位置以及终端截止区的N+源极区的位置，第一接触孔由绝缘介质层的上表面延伸至N-外延层的上表面；
（13）、利用接触孔光罩版的掩蔽，在栅极引出区和终端保护区刻蚀掉二氧化硅，得到第二接触孔；所述第二接触孔的位置分别对应于栅极接触孔和第一终端接触孔，第二接触孔由绝缘介质层的上表面延伸至沟槽中导电多晶硅的上表面；
（14）、利用第一接触孔和第二接触孔以外区域剩余的二氧化硅层作为掩蔽层，进行硅的刻蚀，得到源极接触孔、栅极接触孔、第一终端接触孔和第二终端接触孔；
（15）、在半导体基板表面淀积正面金属层；
（16）、利用金属层光罩版的掩蔽，进行正面金属层的选择性刻蚀，形成源极金属、栅极金属和终端截止环金属；
（17）、对整个N+衬底的背面进行磨片减薄，减薄后淀积背面金属层。
进一步的，所述步骤（2）中制作沟槽的过程具体为：在N-外延层上淀积硬掩膜层，用光罩版进行掩蔽并刻蚀硬掩膜层，形成沟槽刻蚀用的硬掩膜窗口；利用上述硬掩膜层作为掩蔽层，通过硬掩膜窗口进行自对准刻蚀得到沟槽。
进一步的，所述N-外延层厚度为2μm-20μm；所述沟槽的深度为0.5μm-2μm；所述牺牲氧化层的厚度为100A-2000A；所述栅极氧化层的厚度为100A-2000A。
进一步的，所述导电多晶硅的厚度为2000A-20000A。
进一步的，所述P-阱区的结深度为0.4μm-1.8μm。
进一步的，所述热氧化层的厚度为500A-5000A。
进一步的，所述步骤（6）中，导电多晶硅的顶部和硅表面高度相差±0.1μm。
进一步的，所述步骤（8）中，导电多晶硅经再次刻蚀后，导电多晶硅的顶部距离硅表面的距离为0.2μm-1μm。
本发明通过在沟槽上部进行热氧化（厚度在500A-5000A），形成了沟槽的碗口结构，并配合选用高选择比（二氧化硅：硅）的干法普遍刻蚀方法，在不刻蚀二氧化硅的前提下只刻蚀硅，从而实现了沟槽功率MOS器件元胞区域接触孔的刻蚀，也称为接触孔的自对准刻蚀。同时，本发明也实现了在其终端保护区引出孔的刻蚀，并未因此增加明显的工艺步骤。业内众所周知，对于自对准刻蚀，光刻的套准偏差可以认为就是0。这样，在现在8寸晶圆厂光刻机台作业的情况下，可以极大的降低元胞区最小单元元胞宽度，可以从0.9μm降低到0.5μm，从而极大的提高了元胞密度（集成度），降低了整个将的特征导通电阻。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。其中：
图1为传统低压沟槽功率MOS器件的示意图。
图2为本发明所述高密度低压沟槽功率MOS器件的示意图。
图3为本发明所述低压沟槽功率MOS器件未显示源极金属的示意图。
图4为图3的A-A’剖视图。
图5～图22为本发明所述高密度低压沟槽功率MOS器件的制作过程示意图。其中：
图5为在N+衬底上制作N-外延层的示意图。
图6为得到沟槽刻蚀用的硬掩膜窗口的示意图。
图7为自对准刻蚀得到沟槽的示意图。
图8为在沟槽内生长得到牺牲氧化层的示意图。
图9为在沟槽内生长得到栅极氧化层的示意图。
图10为在沟槽内淀积得到导电多晶硅的示意图。
图11为对导电多晶硅进行普遍刻蚀的示意图。
图12为得到P-阱区的示意图。
图13为将导电多晶硅顶部刻蚀至硅表面以下区域的示意图。
图14为得到N+源极区的示意图。
图15为得到热氧化层的示意图。
图16为得到绝缘介质层的示意图。
图17为刻蚀二氧化硅得到第一接触孔的示意图。
图18为刻蚀二氧化硅得到第二接触孔的示意图。
图19为刻蚀硅得到源极接触孔、栅极接触孔、第一终端接触孔和第二终端接触孔的示意图。
图20为淀积得到正面金属层的示意图。
图21为得到源极金属、栅极金属和终端截止环金属的示意图。
图22为得到背面金属层的示意图。
图中标号：N+衬底1、N-外延层2、硬掩膜层3、硬掩膜窗口4、沟槽5、牺牲氧化层6、栅极氧化层7、导电多晶硅8、P-阱区9、N+源极区10、热氧化层11、绝缘介质层12、第一接触孔13、第二接触孔14、源极接触孔15-1、栅极接触孔15-2、第一终端接触孔15-3、第二终端接触孔15-4、正面金属层16、源极金属17、栅极金属18、终端截止环金属19、背面金属层20、元胞区A、栅电极引出区B、终端保护区C、终端耐压区D、终端截止区E。
具体实施方式
为了使本发明的上述目的、特征和优点能够更加明显易懂，下面结合具体附图对本发明的具体实施方式作进一步的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施例，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实施制作中应包含长度、宽度及深度的三维空间尺寸。
如图2、图3所示，本发明所述高密度低压沟槽功率MOS器件的俯视面上，包括位于半导体基板上的元胞区A、栅电极引出区B和终端保护区C，元胞区A位于半导体基板的中心区，栅电极引出区B环绕元胞区A外围，终端保护区C环绕包围栅电极引出区B。
如图4所示，在所述沟槽功率MOS器件的截面上，包括N+衬底1和设置于N+衬底1上表面的N-外延层2，N-外延层2的上部设有P-阱区9；
所述沟槽功率MOS器件的元胞区A内包含有若干并联设置的元胞，元胞采用沟槽结构，所述沟槽结构包括位于P-阱区9的沟槽5，沟槽5的下端延伸至N-外延层2的上部，在沟槽5的内壁表面生长栅极氧化层7，在沟槽5内腔淀积导电多晶硅8，导电多晶硅8的顶部低于N-外延层2的上表面；在所述沟槽5的槽口生长栅极氧化层7、热氧化层11和绝缘介质层12，热氧化层11的厚度为500A～5000A；在所述元胞之间设有源极接触孔15-1，源极接触孔15-1内以及沟槽结构的上方设置有源极金属17；所述绝缘介质层12隔离源极金属17和沟槽5中的导电多晶硅8；在所述源极接触孔15-1与沟槽3之间设置N+源极区10，N+源极区10位于P-阱区5的上部；
所述沟槽功率MOS器件的栅电极引出区B内包含有作为栅电极引出的沟槽结构，所述沟槽结构包括位于P-阱区9的沟槽5，沟槽5的下端延伸至N-外延层2的上部，在沟槽5的内壁表面生长栅极氧化层7，在沟槽5内腔淀积导电多晶硅8，导电多晶硅8的顶部低于N-外延层2的上表面；在所述沟槽5的槽口以及沟槽结构之间的硅表面生长栅极氧化层7和热氧化层11，在热氧化层11上淀积绝缘介质层；在所述沟槽5内的导电多晶硅8上部开有栅极接触孔15-2，栅极接触孔15-2内以及沟槽结构上方的绝缘介质层12上表面设置有栅极金属18；
所述沟槽功率MOS器件的终端保护区C包括终端耐压区D和终端截止区E；
在所述终端耐压区D内包含有若干耐压作用的沟槽结构，所述沟槽结构包括P-阱区9的沟槽5，沟槽5的下端延伸至N-外延层2的上部，在沟槽5的内壁表面生长栅极氧化层7，在沟槽5内腔淀积导电多晶硅8，导电多晶硅8的顶部低于N-外延层2的上表面；在所述沟槽5的槽口以及沟槽结构之间的硅表面生长栅极氧化层7和热氧化层11，在热氧化层11上淀积绝缘介质层；
所述终端截止区E的结构类同于栅电极引出区B，包含有若干具有截止作用的沟槽结构，所述沟槽结构包括P-阱区9的沟槽5，沟槽5的下端延伸至N-外延层2的上部，在沟槽5的内壁表面生长栅极氧化层7，在沟槽5内腔淀积导电多晶硅8，导电多晶硅8的顶部低于N-外延层2的上表面；在所述沟槽5的槽口以及沟槽结构之间的硅表面生长栅极氧化层7和热氧化层11，在热氧化层11上淀积绝缘介质层；
在所述沟槽5内导电多晶硅8的上部设置有第一终端接触孔15-3，在所述沟槽5的上部外侧设置有N+源极区10，在N+源极区10内设置有第二终端接触孔15-4，N+源极区10的第二终端接触孔15-4向下延伸至P-阱区9的上部；在所述第一终端接触孔15-3、第二终端接触孔15-4内、N+源极区10上方和沟槽结构上方的绝缘介质层12上表面设置终端截止环金属19，且N+源极区10上方的终端截止环金属19和沟槽结构上方的终端截止环金属19连接在一起。
本发明所述高密度低压沟槽功率MOS器件的制造方法，包括以下步骤：
（a）、如图5所示，在N+衬底1片上生长N-外延层2，N-外延层2厚度为2μm-20μm；
（b）、如图6所示，在N-外延层2上淀积硬掩膜层3，用光罩版进行掩蔽并刻蚀硬掩膜层3，形成沟槽刻蚀用的硬掩膜窗口4；
（c）、如图7所示，利用上述硬掩膜层3作为掩蔽层，通过硬掩膜窗口4来实现沟槽5的自对准刻蚀，沟槽5深度为0.5μm-2μm；
（d）、如图8所示，在沟槽5内生长一层牺牲氧化层6，厚度为100A-2000A，然后用湿法药液全部剥离；
（e）、如图9所示，在沟槽5内生长一层薄的栅极氧化层7，厚度为100A-2000A；
（f）、如图10所示，在沟槽5内已生长的栅极氧化层7上淀积一层导电多晶硅8，厚度为2000A-20000A；
（g）、如图11所示，进行导电多晶硅8的普遍刻蚀，使导电多晶硅8的顶部和硅表面处于类似同一高度，相差±0.1μm以内；
（h）、如图12所示，进行P-阱区9的注入和推阱，形成P-阱区9，P-阱区9的结深度为0.4μm-1.8μm；
（i）、如图13所示，再次进行导电多晶硅8的普遍刻蚀，将导电多晶硅8的顶部刻蚀至硅表面以下区域，距离硅表面0.2μm-1μm之间；
（j）、如图14所示， 利用N+源极光罩版的掩蔽，进行N+源极区10的选择性注入，并退火，形成N+源极区10；
（k）、如图15所示，进行热氧化层，形成热氧化层11，厚度为500A-5000A；
（l）、如图16所示，淀积绝缘介质层12；
（m）、如图17所示，利用接触孔光罩版的掩蔽，刻蚀掉二氧化硅，得到第一接触孔13；所述第一接触孔13的位置对应于元胞区A的源极接触孔15-1的位置以及终端截止区E的N+源极区10的位置，第一接触孔13由绝缘介质层12的上表面延伸至N-外延层2的上表面；
（n）、如图18所示，利用接触孔光罩版的掩蔽，在栅极引出区B和终端保护区C刻蚀掉二氧化硅，得到第二接触孔14；所述第二接触孔14的位置分别对应于栅极接触孔15-2和第一终端接触孔15-3，第二接触孔14由绝缘介质层12的上表面延伸至沟槽5中导电多晶硅8的上表面；
（o）、如图19所示，利用第一接触孔13和第二接触孔14以外区域剩余的二氧化硅层作为掩蔽层，进行硅的刻蚀，得到源极接触孔15-1、栅极接触孔15-2、第一终端接触孔15-3和第二终端接触孔15-4；
（p）、如图20所示，淀积正面金属层16；
（q）、如图21所示，利用金属层光罩版的掩蔽，进行正面金属层16的选择性刻蚀，形成源极金属17、栅极金属18和终端截止环金属19；
（r）、如图22所示，对整个N+衬底1的背面进行磨片减薄，减薄后淀积背面金属层20。
本发明通过在沟槽上部进行热氧化（厚度在500A-5000A），形成了沟槽的碗口结构，并配合选用高选择比（二氧化硅：硅）的干法普遍刻蚀方法，在不刻蚀二氧化硅的前提下只刻蚀硅，从而实现了沟槽功率MOS器件元胞区域接触孔的刻蚀，也称为接触孔的自对准刻蚀。同时，本发明也实现了在其终端保护区引出孔的刻蚀，并未因此增加明显的工艺步骤。业内众所周知，对于自对准刻蚀，光刻的套准偏差可以认为就是0。这样，在现在8寸晶圆厂光刻机台作业的情况下，可以极大的降低元胞区最小单元元胞宽度，可以从0.9μm降低到0.5μm，从而极大的提高了元胞密度（集成度），降低了整个将的特征导通电阻。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种高密度低压沟槽功率MOS器件，包括位于半导体基板上的元胞区（A）、栅电极引出区（B）和终端保护区（C），元胞区（A）位于半导体基板的中心区，栅电极引出区（B）环绕元胞区（A）外围，终端保护区（C）环绕包围栅电极引出区（B）；其特征是：在所述沟槽功率MOS器件的截面上，半导体基板由N+衬底（1）和设置于N+衬底（1）上表面的N-外延层（2）组成，N-外延层（2）的上部设有P-阱区（9），N+衬底（1）的下表面设有背面金属层（20）；
所述沟槽功率MOS器件的元胞区（A）内包含有若干并联设置的元胞，元胞采用沟槽结构；所述沟槽功率MOS器件的栅电极引出区（B）内包含有作为栅电极引出的沟槽结构；所述沟槽功率MOS器件的终端保护区（C）包括终端耐压区（D）和终端截止区（E），在所述终端耐压区（D）和终端截止区（E）内均包含有若干耐压作用的沟槽结构；
所述沟槽结构包括位于P-阱区（9）的沟槽（5），沟槽（5）的下端延伸至N-外延层（2）的上部，在沟槽（5）的内壁表面生长栅极氧化层（7），在沟槽（5）内腔淀积导电多晶硅（8），导电多晶硅（8）的顶部低于N-外延层（2）的上表面；
在所述元胞区（A），沟槽（5）的槽口生长栅极氧化层（7）、热氧化层（11）和绝缘介质层（12）；在所述元胞之间设有源极接触孔（15-1），源极接触孔（15-1）内以及沟槽结构的上方设置有源极金属（17）；所述绝缘介质层（12）隔离源极金属（17）和沟槽（5）中的导电多晶硅（8）；
在所述栅电极引出区（B），沟槽（5）的槽口以及沟槽结构之间的硅表面生长栅极氧化层（7）和热氧化层（11），在热氧化层（11）上淀积绝缘介质层（12）；在所述沟槽（5）内的导电多晶硅（8）上部开有栅极接触孔（15-2），栅极接触孔（15-2）内以及沟槽结构上方的绝缘介质层（12）上表面设置有栅极金属（18）；
在所述终端保护区（C），沟槽（5）的槽口以及沟槽结构之间的硅表面生长栅极氧化层（7）和热氧化层（11），在热氧化层（11）上淀积绝缘介质层（12）；在所述终端截止区（E）的沟槽（5）内导电多晶硅（8）的上部设置有第一终端接触孔（15-3），在所述沟槽（5）的上部外侧设置有N+源极区（10），在N+源极区（10）内设置有第二终端接触孔（15-4），N+源极区（10）的第二终端接触孔（15-4）向下延伸至P-阱区（9）的上部；在所述第一终端接触孔（15-3）、第二终端接触孔（15-4）内、N+源极区（10）上方和沟槽结构上方的绝缘介质层（12）上表面设置终端截止环金属（19），且N+源极区（10）上方的终端截止环金属（19）和沟槽结构上方的终端截止环金属（19）连接在一起。
2.如权利要求1所述的高密度低压沟槽功率MOS器件，其特征是：在所述源极接触孔（15-1）与沟槽（3）之间设置N+源极区（10），N+源极区（10）位于P-阱区（5）的上部。
3.一种高密度低压沟槽功率MOS器件的制造方法，其特征是，包括以下步骤：
（1）、在N+衬底（1）上生长N-外延层（2）；
（2）、在N-外延层（2）制作沟槽（5）；
（3）、在沟槽（5）内生长一层牺牲氧化层（6），然后全部剥离；
（4）、在沟槽（5）内生长一层栅极氧化层（7）；
（5）、在沟槽（5）内已生长的栅极氧化层（7）上淀积导电多晶硅（8）；
（6）、进行导电多晶硅（8）的普遍刻蚀，使导电多晶硅（8）的顶部和硅表面处于同一高度；
（7）、在N-外延层（2）的上部进行P-阱区（9）的注入和推阱，形成P-阱区（9）；
（8）、再次进行导电多晶硅（8）的普遍刻蚀，将导电多晶硅（8）的顶部刻蚀至硅表面以下区域；
（9）、利用光罩版的掩蔽，在P-阱区（9）的上部进行N+源极区（10）的选择性注入，并退火，形成N+源极区（10）；
（10）、在沟槽（5）的槽口和沟槽（5）之间的表面形成热氧化层（11）；
（11）、在热氧化层（11）和沟槽（5）表面淀积绝缘介质层（12）；
（12）、利用接触孔光罩版的掩蔽，刻蚀掉二氧化硅，得到第一接触孔（13）；所述第一接触孔（13）的位置对应于元胞区（A）的源极接触孔（15-1）的位置以及终端截止区（E）的N+源极区（10）的位置，第一接触孔（13）由绝缘介质层（12）的上表面延伸至N-外延层（2）的上表面；
（13）、利用接触孔光罩版的掩蔽，在栅极引出区（B）和终端保护区（C）刻蚀掉二氧化硅，得到第二接触孔（14）；所述第二接触孔（14）的位置分别对应于栅极接触孔（15-2）和第一终端接触孔（15-3），第二接触孔（14）由绝缘介质层（12）的上表面延伸至沟槽（5）中导电多晶硅（8）的上表面；
（14）、利用第一接触孔（13）和第二接触孔（14）以外区域剩余的二氧化硅层作为掩蔽层，进行硅的刻蚀，得到源极接触孔（15-1）、栅极接触孔（15-2）、第一终端接触孔（15-3）和第二终端接触孔（15-4）；
（15）、在半导体基板表面淀积正面金属层（16）；
（16）、利用金属层光罩版的掩蔽，进行正面金属层（16）的选择性刻蚀，形成源极金属（17）、栅极金属（18）和终端截止环金属（19）；
（17）、对整个N+衬底（1）的背面进行磨片减薄，减薄后淀积背面金属层（20）。
4.如权利要求3所述的高密度低压沟槽功率MOS器件的制造方法，其特征是：所述步骤（2）中制作沟槽（5）的过程具体为：在N-外延层（2）上淀积硬掩膜层（3），用光罩版进行掩蔽并刻蚀硬掩膜层（3），形成沟槽刻蚀用的硬掩膜窗口（4）；利用上述硬掩膜层（3）作为掩蔽层，通过硬掩膜窗口（4）进行自对准刻蚀得到沟槽（5）。
5.如权利要求3所述的高密度低压沟槽功率MOS器件的制造方法，其特征是：所述N-外延层（2）厚度为2μm-20μm；所述沟槽（5）的深度为0.5μm-2μm；所述牺牲氧化层（6）的厚度为100A-2000A；所述栅极氧化层（7）的厚度为100A-2000A。
6.如权利要求3所述的高密度低压沟槽功率MOS器件的制造方法，其特征是：所述导电多晶硅（8）的厚度为2000A-20000A。
7.如权利要求3所述的高密度低压沟槽功率MOS器件的制造方法，其特征是：所述P-阱区（9）的结深度为0.4μm-1.8μm。
8.如权利要求3所述的高密度低压沟槽功率MOS器件的制造方法，其特征是：所述热氧化层（11）的厚度为500A-5000A。
9.如权利要求3所述的高密度低压沟槽功率MOS器件的制造方法，其特征是：所述步骤（6）中，导电多晶硅（8）的顶部和硅表面高度相差±0.1μm。
10.如权利要求3所述的高密度低压沟槽功率MOS器件的制造方法，其特征是：所述步骤（8）中，导电多晶硅（8）经再次刻蚀后，导电多晶硅（8）的顶部距离硅表面的距离为0.2μm-1μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610889082.9A CN106653831A (zh) | 2016-10-11 | 2016-10-11 | 高密度低压沟槽功率mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610889082.9A CN106653831A (zh) | 2016-10-11 | 2016-10-11 | 高密度低压沟槽功率mos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106653831A true CN106653831A (zh) | 2017-05-10 |
Family
ID=58855279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610889082.9A Pending CN106653831A (zh) | 2016-10-11 | 2016-10-11 | 高密度低压沟槽功率mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653831A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148558A (zh) * | 2017-06-27 | 2019-01-04 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN109148556A (zh) * | 2017-06-27 | 2019-01-04 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN109148557A (zh) * | 2017-06-27 | 2019-01-04 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN109148555A (zh) * | 2017-06-27 | 2019-01-04 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN115332244A (zh) * | 2022-08-22 | 2022-11-11 | 无锡惠芯半导体有限公司 | 一种小尺寸沟槽Mosfet的ESD结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826205A (zh) * | 2016-05-31 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率器件的制造方法及结构 |
| CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN206250199U (zh) * | 2016-10-11 | 2017-06-13 | 扬州扬杰电子科技股份有限公司 | 高密度低压沟槽功率mos器件 |
-
2016
- 2016-10-11 CN CN201610889082.9A patent/CN106653831A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826205A (zh) * | 2016-05-31 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率器件的制造方法及结构 |
| CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN206250199U (zh) * | 2016-10-11 | 2017-06-13 | 扬州扬杰电子科技股份有限公司 | 高密度低压沟槽功率mos器件 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148558A (zh) * | 2017-06-27 | 2019-01-04 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN109148556A (zh) * | 2017-06-27 | 2019-01-04 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN109148557A (zh) * | 2017-06-27 | 2019-01-04 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN109148555A (zh) * | 2017-06-27 | 2019-01-04 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN109148558B (zh) * | 2017-06-27 | 2021-08-10 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN109148555B (zh) * | 2017-06-27 | 2021-08-31 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN109148556B (zh) * | 2017-06-27 | 2022-02-15 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN115332244A (zh) * | 2022-08-22 | 2022-11-11 | 无锡惠芯半导体有限公司 | 一种小尺寸沟槽Mosfet的ESD结构及其制造方法 |
| CN115332244B (zh) * | 2022-08-22 | 2023-11-07 | 无锡惠芯半导体有限公司 | 一种小尺寸沟槽Mosfet的ESD结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653831A (zh) | 高密度低压沟槽功率mos器件及其制造方法 | |
| CN105895635B (zh) | 互补式金氧半场效晶体管结构及制作其的方法 | |
| JP2014112738A (ja) | マルチ窪みのシャロートレンチアイソレーションを有する集積回路 | |
| TW200818310A (en) | Method for fabricating semiconductor device including recess gate | |
| WO2022166093A1 (zh) | 半导体结构的制作方法及半导体结构 | |
| CN106129063B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| KR940009759A (ko) | 반도체 장치의 필드 산화막 형성 방법 | |
| CN106783983A (zh) | 一种绝缘栅双极型晶体管器件及其制造方法 | |
| CN104701136B (zh) | 电容器、半导体器件及其形成方法 | |
| CN106952865B (zh) | 半导体结构及其形成方法 | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| CN206250199U (zh) | 高密度低压沟槽功率mos器件 | |
| CN109962035A (zh) | 半导体结构和图像传感器的形成方法 | |
| CN109920760A (zh) | 半导体装置的形成方法 | |
| CN109037341A (zh) | 具有拉长触点的mos晶体管结构 | |
| KR20030055797A (ko) | 반도체 장치의 커패시터 제조방법 | |
| US10354880B2 (en) | Sidewall spacer with controlled geometry | |
| CN111785638A (zh) | 一种增加晶体管有效沟道长度的方法 | |
| CN106033731A (zh) | 半导体元件及其制作方法 | |
| CN109860302A (zh) | 一种新形式的功率金属氧化物半导体场效晶体管及其制造方式 | |
| CN109767986A (zh) | 半导体器件及其制造方法 | |
| TW201507003A (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
| KR100576415B1 (ko) | 섀로우 트랜치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20240419 |