CN105990282B - 一种转接板及电子组件 - Google Patents

一种转接板及电子组件 Download PDF

Info

Publication number
CN105990282B
CN105990282B CN201510091433.7A CN201510091433A CN105990282B CN 105990282 B CN105990282 B CN 105990282B CN 201510091433 A CN201510091433 A CN 201510091433A CN 105990282 B CN105990282 B CN 105990282B
Authority
CN
China
Prior art keywords
pinboard
layer
salient point
silicon
silicon via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510091433.7A
Other languages
English (en)
Other versions
CN105990282A (zh
Inventor
魏兴昌
俞恢春
黄晓波
罗星云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Zhejiang University ZJU
Original Assignee
Huawei Technologies Co Ltd
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd, Zhejiang University ZJU filed Critical Huawei Technologies Co Ltd
Priority to CN201510091433.7A priority Critical patent/CN105990282B/zh
Priority to US14/983,259 priority patent/US9792544B2/en
Priority to EP15202895.7A priority patent/EP3062340B1/en
Publication of CN105990282A publication Critical patent/CN105990282A/zh
Application granted granted Critical
Publication of CN105990282B publication Critical patent/CN105990282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07758—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for adhering the record carrier to further objects or living beings, functioning as an identification tag
    • G06K19/0776—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for adhering the record carrier to further objects or living beings, functioning as an identification tag the adhering arrangement being a layer of adhesive, so that the record carrier can function as a sticker
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/04—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the shape
    • G06K19/041—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Abstract

本发明提供一种转接板，包括转接板衬底、至少一个硅通孔、第一屏蔽层、第一绝缘层、第一布线层及至少一个第一凸点。转接板衬底包括上、下表面，该至少一个硅通孔埋设于转接板衬底内，并贯穿上、下表面；第一屏蔽层设置于转接板衬底的上表面上，第一屏蔽层具有导电性；第一绝缘层设置于第一屏蔽层上；第一布线层设置于第一绝缘层上，并电连接至该至少一个硅通孔；至少一个第一凸点设置于第一布线层上，以通过第一布线层与该至少一个硅通孔电连接。本发明维持了信号的完整性，并减少了电磁干扰泄露。本发明还提供了一种电子组件。

Description

一种转接板及电子组件
技术领域
本发明涉及电路技术领域，尤其是涉及一种转接板及电子组件。
背景技术
随着半导体技术和集成电路的发展，CMOS(Complementary-Metal-Oxide-Semiconductor，互补金属氧化物半导体)器件的特征尺寸已经大幅度减少。传统二维集成电路靠减小器件尺寸来提高系统性能的局限性越来越大。TSV(Through silicon via,硅通孔)的转接板因其封装密度大和性能优越成为解决上述器件集成问题的有效方法。然而，传统的TSV转接板采用地TSV为信号提供返回电流的形式来传播信号，在信号传输结构中TSV和布线层产生的电磁场将渗透到转接板的硅衬底中，从而引起信号衰减和干扰泄露问题。
发明内容
本发明实施例提供了一种转接板，以维持信号在传输过程中的完整性，并防止信号的干扰泄露。
本发明第一方面提供了一种转接板，转接板包括:
转接板衬底，转接板衬底包括上表面及下表面；
至少一个硅通孔，该至少一个硅通孔埋设于转接板衬底内，并贯穿转接板衬底的上表面及下表面；
第一屏蔽层，第一屏蔽层设置于转接板衬底的上表面上，其中，第一屏蔽层具有导电性；
第一绝缘层，第一绝缘层设置于第一屏蔽层上；
第一布线层，第一布线层设置于第一绝缘层上，并电连接至该至少一个硅通孔中的一个或多个硅通孔；
至少一个第一凸点，该至少一个第一凸点设置于第一布线层上，以通过第一布线层与该至少一个硅通孔电连接。
在第一方面的第一种可能的实现方式中，该至少一个第一凸点与该至少一个硅通孔中的一个或多个硅通孔一一对应连接。
在第一方面的第二种可能的实现方式中，或结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，第一屏蔽层与该至少一个硅通孔中的一个或多个硅通孔电连接。
在第一方面的第三种可能的实现方式中，或结合第一方面的第一种可能的实现方式，在第一方面的第三种可能的实现方式中，第一屏蔽层与该至少一个硅通孔绝缘。
在第一方面的第四种可能的实现方式中，或结合第一方面的第一至第三种中任一种可能的实现方式，在第一方面的第四种可能的实现方式中，转接板还包括：
第二屏蔽层，第二屏蔽层设置于转接板衬底的下表面上，其中，第二屏蔽层具有导电性；
第二绝缘层，第二绝缘层设置于第二屏蔽层上；
第二布线层，第二布线层设置于第二绝缘层上，并电连接至该至少一个硅通孔中的一个或多个；
至少一个第二凸点，其中，该至少一个第二凸点设置于第二布线层上，以通过第二布线层与该至少一个硅通孔电连接。
结合第一方面的第四种可能的实现方式，在第一方面的第五种可能的实现方式中，第一屏蔽层或第二屏蔽层与该至少一个硅通孔中的一个或多个硅通孔电连接。
结合第一方面的第四种可能的实现方式，在第一方面的第六种可能的实现方式中，第一屏蔽层及第二屏蔽层分别与该至少一个硅通孔中的一个或多个硅通孔电连接，其中，第一屏蔽层连接的该至少一个硅通孔中的一个或多个硅通孔与第二屏蔽层连接的该至少一个硅通孔中的一个或多个硅通孔不同。
结合第一方面的第四种可能的实现方式，在第一方面的第七种可能的实现方式中，该至少一个硅通孔中的一个或多个硅通孔同时与第一屏蔽层及第二屏蔽层电连接，以使转接板形成等势体。
结合第一方面的第七种可能的实现方式，在第一方面的第八种可能的实现方式中，当第二凸点连接至印刷电路板的接地层时，第一屏蔽层及第二屏蔽层共同电连接的该至少一个硅通孔中的一个或多个硅通孔还电连接至接地层。
结合第一方面的第四种可能的实现方式，在第一方面的第九种可能的实现方式中，第一及第二屏蔽层均与该至少一个硅通孔绝缘。
结合第一方面的第四至第九种中任一种可能的实现方式，在第一方面的第十种可能的实现方式中，转接板还包括：
第三绝缘层，第三绝缘层设置于第一屏蔽层与转接板衬底的上表面之间；
第四绝缘层，第四绝缘层设置于第二屏蔽层与转接板衬底的下表面之间。
结合第一方面的第十种可能的实现方式，在第一方面的第十一种可能的实现方式中，第三绝缘层及第四绝缘层包括掺杂离子。
结合第一方面的第十一种可能的实现方式，在第一方面的第十二种可能的实现方式中，掺杂离子在第三绝缘层及第四绝缘层中的掺杂浓度大于1017/cm3。
结合第一方面的第四至第十二种中任一种可能的实现方式，在第一方面的第十三种可能的实现方式中，第一屏蔽层及第二屏蔽层具有镂空部分。
结合第一方面的第十三种可能的实现方式，在第一方面的第十四种可能的实现方式中，第一屏蔽层及第二屏蔽层为由金属线编织成的网格状结构，其中，金属线的宽度大于10um，相邻的金属线的距离大于零且小于100um。
结合第一方面的第四至第十四种中任一种可能的实现方式，在第一方面的第十五种可能的实现方式中，该至少一个第二凸点与该至少一个硅通孔中的一个或多个硅通孔一一对应连接。
本发明第二方面还提供一种电子组件，包括第一电子元器件、第二电子元器件及上述第一方面的任意一种可能实现方式的转接板，第一电子元器件及第二电子元器件均设置于转接板上，以通过转接板进行电互连。
在第二方面的第一种可能的实现方式中，该至少一个第一凸点包括第一组第一凸点及第二组第一凸点，其中，第一组第一凸点包括该至少一个第一凸点中的一个或多个第一凸点，第二组第一凸点包括该至少一个第一凸点中的一个或多个第一凸点，第一组第一凸点包括的该至少一个第一凸点中的一个或多个第一凸点与该第二组第一凸点包括的该至少一个第一凸点中的一个或多个第一凸点不同；及
第一电子元器件及第二电子元器件均设置于转接板的上方，第一电子元器件连接至第一组第一凸点，第二电子元器件连接至该第二组第一凸点，第一电子元器件及第二电子元器件通过第一组第一凸点、第二组第一凸点及第一布线层来进行电互连。
在第二方面的第二种可能的实现方式中，第一电子元器件设置于转接板的上方，并电连接至至少一个第一凸点的一个或多个第一凸点，第二电子元器件设置于转接板的下方，并电连接至至少一个第二凸点的一个或多个第二凸点，第一电子元器件与第二电子元器件通过一个或多个第一凸点、第一布线层、相应的硅通孔、第二布线层及一个或多个第二凸点电互连。
在第二方面的第三种可能的实现方式中，电子组件还包括印刷电路板，第一电子元器件、第二电子元器件及印刷电路板通过转接板进行通信。
从以上技术方案可以看出，本发明实施例提供的一种转接板，包括转接板衬底、至少一个硅通孔、第一屏蔽层、第一绝缘层、第一布线层及至少一个第一凸点。转接板衬底包括上表面及下表面；该至少一个硅通孔埋设于转接板衬底内，并贯穿转接板衬底的上表面及下表面；第一屏蔽层设置于转接板衬底的上表面上，其中，第一屏蔽层具有导电性；第一绝缘层设置于第一屏蔽层上；第一布线层设置于第一绝缘层上，并电连接至该至少一个硅通孔中的一个或多个硅通孔；第一凸点设置于第一布线层上，以通过第一布线层与相应的硅通孔电连接。由于，转接板包括第一屏蔽层。第一屏蔽层设置于转接板衬底的上表面与第一布线层之间，用于阻挡和反射第一布线层上产生的电磁波，从而减少了第一布线层上产生的电磁场渗透到转接板衬底内，进而维持了信号的完整性，并减少了电磁干扰泄露。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一方案第一实施例提供的一种转接板的示意图；
图2为本发明第一方案第二实施例提供的一种转接板的示意图；
图3为本发明第一方案第三实施例提供的一种转接板的示意图；
图4为本发明第一方案第四实施例提供的一种转接板的示意图；
图5为本发明第一方案第五实施例提供的一种转接板的示意图；
图6为本发明第一方案第六实施例提供的一种转接板的示意图；
图7为对传统的转接板与图2的转接板进行仿真后得到的损耗比较仿真图；
图8(a)为图2的转接板在频率为40GHz时的归一化电场分布图；
图8(b)为传统的转接板在频率为40GHz时的归一化电场分布图；
图9为图体的转接板与传统的转接板介质和金属损耗的对比图；
图10为具有硅通孔结构的转接板在具有双面屏蔽层及未具有双面屏蔽层的情况下的损耗特性仿真分析比较图。
图11为本发明第二方案实施例提供的一种电子组件。
具体实施例
本发明提供了一种转接板及电子组件。
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面通过具体实施例，分别进行详细的说明。
请参考图1，本发明第一方案的第一实施例提供一种转接板100。转接板100用于连接电子元器件或印刷电路板，以为电子元器件之间或电子元器件与印刷电路板之间提供电互连。转接板100包括转接板衬底10、至少一个硅通孔20、第一屏蔽层30、第一绝缘层40、第一布线层50、至少一个第一凸点60。
其中，转接板衬底10包括上表面11及下表面12。转接板衬底可以为硅衬底，且为低阻硅衬底。
该至少一个硅通孔20埋设于转接板衬底10内，并贯穿转接板衬底10的上表面11及下表面12。
需要说明的是，在一个实施例中，为了制作该至少一个硅通孔20，先用深反应离子蚀刻技术或其他技术在硅衬底上形成通孔。在通孔制作后在通孔的侧壁上形成一层薄的绝缘层。然后在通孔中镀上铜层，以形成垂直方向的互连结构，从而可以进行信号的垂直传输。
第一屏蔽层30设置于转接板衬底10的上表面11上。其中，第一屏蔽层30具有导电性。在本实施例中，第一屏蔽层30为金属屏蔽层，进一步地可以为金属铜屏蔽层。
第一绝缘层40设置于第一屏蔽层30上。
第一布线层50设置于第一绝缘层40上，并电连接至该至少一个硅通孔20中的一个或多个硅通孔20。
需要说明的是，第一绝缘层40用于将第一屏蔽层30与第一布线层50进行绝缘。第一布线层50的作用是用于实现水平方向的信号传输。
对于该至少一个第一凸点60：该至少一个第一凸点60设置于第一布线层50上，以通过第一布线层与该至少一个硅通孔20电连接。在本实施例中，该至少一个第一凸点60与该至少一个硅通孔20中的一个或多个硅通孔20一一对应连接。当该至少一个第一凸点60中的一个或多个第一凸点60电连接电子元器件时，电子元器件与第一布线层50及相应的硅通孔20电互连。
其中，该至少一个第一凸点60可以为焊球或者微焊球。
在本实施例中，转接板100包括第一屏蔽层30。第一屏蔽层30设置于转接板衬底10的上表面11与第一布线层50之间，用于阻挡和反射第一布线层50上产生的电磁波，从而有效地减少了第一布线层50上产生的电磁场渗透到转接板衬底10内。因此，转接板100提高了信号的完整性，并减少了电磁干扰泄露。
进一步地，第一屏蔽层30与该至少一个硅通孔20中的一个或多个硅通孔20电连接，则第一屏蔽层30则通过该一个或多个硅通孔20连接至与该一个或多个硅通孔20连接的电子器件的接地端连接，从而使得第一屏蔽层30作为地平面，充当电路“地”的作用，可以为第一布线层50提供返回电流路径。因此，第一屏蔽层不但可以起到屏蔽减少电磁波渗透作用，还可以为第一布线层50提供返回电流路径。另外，第一屏蔽层30通过该一个或多个硅通孔20与第一布线层50连接，屏蔽层充当电路“地”的作用，使得第一布线层50可以不再设有接地层，从而减少了第一布线层50的层数。
请继续参阅图2，本发明第一方案第二较佳实施方式提供一种转接板130。第二实施例提供的转接板130与第一实施例提供的转接板100相似，两者的区别在于：在第二实施例中，转接板130还包括第二屏蔽层32、第二绝缘层70、第二布线层80及至少一个第二凸点90。
第二屏蔽层32设置于转接板衬底10的下表面12。其中，第二屏蔽层32具有导电性。在本实施例中，第一屏蔽层32为金属屏蔽层，进一步地可以为金属铜屏蔽层。
第二绝缘层70设置于第二屏蔽层32上。
第二布线层80设置于第二绝缘层70上，并电连接至该至少一个硅通孔20中的一个或多个硅通孔20。其中，第二布线层80的作用是为了实现水平方向的信号传输。
对于该至少一个第二凸点90：该至少一个第二凸点90设置于第二布线层80上，以通过第二布线层80与该至少一个硅通孔20电连接。在本实施例中，该至少一个第二凸点90与所述至少一个硅通孔20中的一个或多个硅通孔20一一对应连接。
其中，该至少一个第二凸点90可以为焊球或者微焊球。
本实施例中，转接板100包括第一屏蔽层30及第二屏蔽层32。第一屏蔽层30设置于转接板衬底10的上表面11与第一布线层50。第二屏蔽层32设置于转接板衬底10的下表面12与第二布线层70之间。即转接板100具有双层屏蔽层，用于阻挡和反射第一及第二布线层50及80上产生的电磁波，从而同时减少了渗透到转接板衬底10内的电磁场，起到了双重屏蔽的作用，有效地维持了第一布线层50及第二布线层80上传输的信号的完整性，并大大减少了电磁干扰泄露。
进一步地，在本实施例中，第一屏蔽层30或第二屏蔽层32与该至少一个硅通孔20中的一个或多个硅通孔电连接。在本实施例中，第一屏蔽层30与一个硅通孔20电连接，如图2中的A处。在其他实施例中，也可以为第二屏蔽层32与一个硅通孔20电连接。
需要说明的是，第一屏蔽层30及第二屏蔽层32中的一个屏蔽层与该至少一个硅通孔20中的一个硅通孔20电连接(如图2呈现的是第一屏蔽层30与一个硅通孔20电连接的状况)，则该屏蔽层(如第一屏蔽层30)则通过该硅通孔20连接至与该硅通孔20连接的电子器件的接地端连接，从而使得第一屏蔽层30作为地平面，充当电路“地”的作用，可以为相应的布线层(如第一布线层50)提供返回电流路径。因此，屏蔽层(如第一屏蔽层30)不但可以起到屏蔽减少电磁波渗透作用，还可以为相应的布线层(如第一布线层50)提供返回电流路径。另外，屏蔽层(如第一屏蔽层30)通过该硅通孔20与相应的布线层(第一布线层50)连接。屏蔽层(如第一屏蔽层30)充当电路“地”的作用，使得相应的布线层(如第一屏蔽层30)可以不再设有接地层，从而减少了布线层(如第一布线层50)的层数。
进一步地，转接板100还包括第三绝缘层42及第四绝缘层44。第三绝缘层42设置于第一屏蔽层30与转接板衬底10的上表面11之间。第四绝缘层44设置于第二屏蔽层32与转接板衬底10的下表面12之间。
其中，第三绝缘层42及第四绝缘层44包括掺杂离子。其中，重掺离子在第三绝缘层42及第四绝缘层44中的掺杂浓度大于1017/cm3。
需要说明的是，第三绝缘层42及第四绝缘层44分别设置于第一屏蔽层30与转接板衬底10、第二屏蔽层32与转接板衬底10之间，以使得转接板衬底与第一及第二屏蔽层30及32之间形成高阻接触，以避免第一及第二屏蔽层30及32与转接板衬底10之间出现导通现象，导致转接板130的电性能变化，从而影响转接板130整体的功能。
另外，在其他实施例中，当转接板只具有一个屏蔽层时，转接板可以只包括一个绝缘层，该绝缘层设置于屏蔽层与转接板衬底之间，以使得转接板衬底与屏蔽层之间形成高阻接触，以避免屏蔽层与硅转接板衬底之间出现导通现象，导致转接板的电性能变化，从而影响转接板整体的功能。
进一步地，第一屏蔽层30及第二屏蔽层32具有镂空部分。
需要说明的是，在本实施例中，转接板衬底10为硅衬底。第一屏蔽层30及第二屏蔽层32的材质为铜。由于硅与铜材料热膨胀系数的差异，硅上大面积镀铜容易脱离。为了防止第一及第二屏蔽层30及32的脱离，使得第一及第二屏蔽层30及32具有镂空部分。
具体地，第一屏蔽层及第二屏蔽层为由金属线编织成的网格状结构，其中，金属线的宽度大于10um，相邻的金属线的距离大于零且小于100um。
在其他的实施例中，为了防止第一及第二屏蔽层30及32的脱离，第一及第二屏蔽层30及32也可以根据实际需要调整为其他结构。
请参阅图3，本发明第一方案的第三实施例提供一种转接板200。第三实施例提供的转接板200与第二实施例提供的转接板130相似，两者的区别在于：在第二实施例中，第一屏蔽层230及第二屏蔽层232分别与该至少一个硅通孔20中的一个或多个硅通孔20电连接。第一屏蔽层230连接的该一个或多个硅通孔20与第二屏蔽层232连接的该一个或多个硅通孔20不同。
在本实施例中，第一屏蔽层230与一个硅通孔20电连接(如图3中的A处)。第二屏蔽层232与另一硅通孔20电连接(如图3中的B处)。
其中，第一屏蔽层230及第二屏蔽层232中均与该至少一个硅通孔20中的一个或多个硅通孔20电连接，则第一屏蔽层230及第二屏蔽层232通过该一个或多个硅通孔20连接至与该一个或多个硅通孔20连接的电子器件的接地端连接，从而使得第一及第二屏蔽层230及232均作为地平面，充当电路“地”的作用，可以为第一及第二布线层50及80提供返回电流路径。因此，第一及第二屏蔽层230及232不但可以起到减少电磁波渗透作用，还可以为相应的布线层提供返回电流路径。另外，第一及第二屏蔽层230及232通过该一个或多个硅通孔20与相应的第一及第二布线层50及80连接，第一及第二屏蔽层230及232充当电路“地”的作用，使得相应的第一及第二布线层50及80可以不再设有接地层，从而减少了第一及第二布线层50及80的层数。
请参阅图4，本发明第一方案的第四实施例提供一种转接板300。第四施例提供的转接板300第二实施例提供的转接板100相似，两者的区别在于：在第四施例中，该至少一个硅通孔20中的一个或多个硅通孔20同时与第一屏蔽层330及第二屏蔽层332电连接，以使转接板300形成等势体。
在本实施例中，第一屏蔽层330及第二屏蔽层332同时与一个硅通孔20电连接。(如图4中的A及B处)
在本实施例中，第一屏蔽层330及第二屏蔽层332中均与一个硅通孔20电连接，则第一屏蔽层230及第二屏蔽层232通过该硅通孔20连接至与该硅通孔20连接的电子器件的接地端连接，从而使得第一及第二屏蔽层230及232均作为地平面，充当电路“地”的作用，可以为第一及第二布线层50及80提供返回电流路径。因此，第一及第二屏蔽层230及232不但可以起到减少电磁波渗透作用，还可以为相应的布线层提供返回电流路径。另外，第一及第二屏蔽层230及232通过该硅通孔20与相应的第一及第二布线层50及80连接，第一及第二屏蔽层230及232充当电路“地”的作用，使得相应的第一及第二布线层50及80可以不再设有接地层，从而减少了第一及第二布线层50及80的层数。
进一步地，第一屏蔽层330与第二屏蔽层332与相同的硅通孔20连接，使得转接板300形成等势体，不再有压差，从而避免了沿垂直方向传输的信号的损耗。
请参阅图5，本发明第一方案的第五实施例提供一种转接板400。第五施例提供的转接板400与第四实施例提供的转接板300相似，两者的区别在于：在第五施例中，当该至少一个第二凸点90连接至印刷电路板120的接地层121时，第一屏蔽层430及第二屏蔽层432共同电连接的该至少一个硅通孔20中的一个或多个硅通孔20还电连接至接地层120。
需要说明的是，第一屏蔽层430及第二屏蔽层432中均与该一个或多个硅通孔20电连接，则第一屏蔽层230及第二屏蔽层232通过该一个或多个硅通孔20直接连接至与接地层121连接，从而使得第一及第二屏蔽层230及232均作为地平面，充当电路“地”的作用，可以为第一及第二布线层50及80提供返回电流路径。因此，第一及第二屏蔽层230及232结构简单，不但可以起到减少电磁波渗透作用，还可以为相应的布线层提供返回电流路径。另外，第一及第二屏蔽层230及232通过该一个或多个硅通孔20与相应的第一及第二布线层50及80连接，第一及第二屏蔽层230及232充当电路“地”的作用，使得相应的第一及第二布线层50及80可以不再设有接地层，从而减少了第一及第二布线层50及80的层数。
同时，第一屏蔽层330与第二屏蔽层332与相同的硅通孔20连接，使得转接板300形成等势体，不再有压差，从而避免了沿垂直方向传输的信号的损坏。
请参阅图6，本发明第一方案的第六实施例提供一种转接板500。第六施例提供的转接板500第二实施例提供的转接板130相似，两者的区别在于：在第六施例中，第一屏蔽层530及第二屏蔽层532均与该至少一个硅通孔20绝缘。
在本实施例中，第一屏蔽层530设置于转接板衬底10的上表面11与第一布线层50之间，从而减少了第一布线层50上产生的电磁场渗透到转接板衬底10内。第二屏蔽层532设置于转接板衬底10的下表面12与第二布线层80之间，用于阻挡和反射第二布线层80上产生的电磁波，从而减少了第二布线层80上产生的电磁场渗透到转接板衬底10内。因此，转接板500维持了信号的完整性，并减少了电磁干扰泄露。
为进一步说明本发明转接板相较于传统的转接板的有益效果，选择第一一方案的一个实施例的转接板仿真。如选择第一方案中的第二实施例提供的转接板130进行仿真可以得到如下比较结果：
请参阅图7，为对传统的转接板与本发明第一方案第二实施例提供的转接板130进行仿真后得到的损耗比较仿真图。其中，传统的转接板与转接板130的信号线总长度相同。信号传输损耗用插入损耗表示成-20log10|S21|。从图中可以看出在高频段(20GHz-50GHz)的范围内，转接板130和传统的转接板相比具有更小的插入损耗。由此我们可以知道转接板130的结构在高频范围内信号传输损耗小。
请参阅图8(a)及8(b)，为本发明转接板130与传统的转接板在频率为40GHz时的归一化电场分布图。图8(a)为本发明转接板130在频率为40GHz时的归一化电场分布图。图8(b)为传统的转接板在频率为40GHz时的归一化电场分布图。从图8(a)及图8(b)中我们可以看到，本发明转接板130和传统的转接板相比，电磁场被集中在硅通孔周围，阻止其向硅衬底中扩散。传统的转接板由于没有屏蔽层的存在，电流通过硅通孔时产生的电磁场将在硅衬底中扩散。本发明转接板130通过屏蔽层和重掺杂区域使转接板130衬底有效的接地，并且和硅通孔形成类似同轴的结构。这样沿着硅通孔传播的电磁场能够最大限度的被限制在硅通孔周围。需要着重强调的是，本发明是通过改变结构而未采用较昂贵的高阻硅来提高转接板130的电性能，这样有助于减少转接板整个封装成本。
请参阅图9，为发明转接板130与传统的转接板介质和金属损耗的对比图。其中，|S11|2是指硅通孔的第一端对地的反射功率；|S21|2是指硅通孔的第二端通过第一端后对地的反射功率。对于无损介质和无辐射系统，|S11|2+|S21|2＝1。对于硅衬底转接板而言，介质损耗通常比辐射损耗大，所以我们用1-(|S11|2+|S21|2)近似表示介质损耗。从图11可以看到，和传统的转接板结构相比，本发明转接板130具有更小的介质损耗。
另外，请参阅图10，为具有硅通孔结构的转接板在具有双面屏蔽层和未有双面屏蔽层的情况下的损耗特性仿真分析比较图。从图10中可以得到，同样的具有硅通孔转接板，具有双面屏蔽层和没有双面屏蔽层相比在整个频率范围内介质损耗都有一定的减少。
请参阅图11，本发明第二方案较佳实施方式提供一种电子组件600。电子组件包括第一电子元器件610、第二电子元器件620及转接板。第一电子元器件610与第二电子元器件620均设置于转接板上，以通过转接板进行电互连。在本实施例中的转接板可以为上述第一方案中的第一实施例中的转接板100。转接板100的具体结构及功能作用已在第一方案的第一实施例中进行了具体阐述，故在此不再赘述。
在其他实施例中，转接板也可以根据实际需要选择为第一方案的第二至第五实施例中的任一实施例中提供的转接板。
具体地，该至少一个第一凸点60包括第一组第一凸点及第二组第一凸点。该第一组第一凸点包括该至少一个第一凸点中的一个或多个第一凸点。该第二组第一凸点包括该至少一个第一凸点中的一个或多个第一凸点。该第一组第一凸点包括的该至少一个第一凸点中的一个或多个第一凸点与该第二组第一凸点包括的该至少一个第一凸点中的一个或多个第一凸点不同。
第一电子元器件610及第二电子元器件620均设置于转接板100的上方。第一电子元器件610连接至所述第一组第一凸点。所述第二电子元器件620连接至所述第二组第一凸点。第一电子元器件610及第二电子元器件620通过第一组第一凸点、第二组第一凸点及第一布线层50来进行电互连。
在本实施例中，转接板100包括第一屏蔽层30。第一屏蔽层30设置于转接板衬底10的上表面11与第一布线层50之间，用于阻挡和反射第一布线层50上产生的电磁波，从而减少了第一布线层50上产生的电磁场渗透到转接板衬底10内，进而维持了第一电子元器件610及第二电子元器件620传输的信号的完整性，并减少了电磁干扰泄露。
在其他的实施例中，第一电子元器件610可以设置于转接板100的上方，并电连接至该至少一个第一凸点60中的一个或多个第一凸点60。第二电子元器件620设置于转接板100的下方，并电连接至该至少一个第二凸点90中的一个或多个第二凸点90。第一电子元器件610与第二电子元器件620通过该至少一个或多个第一凸点60、第一布线层50、相应的硅通孔20、第二布线层80及该至少一个或多个第二凸点90来进行电互连。
进一步地，电子组件600还包括印刷电路板630。第一电子元器件610、第二电子元器件620及印刷电路板630通过转接板100进行通信。
具体地，该至少一个第二凸点90电连接至印刷电路板630，以使第一电子元器件610和/或第二电子元器件620通过该一个或多个第一凸点60、第一布线层50、相应的硅通孔20、第二布线层80及该一个或多个第二凸点90来与印刷电路板630通信。
转接板100包括第一屏蔽层30。第一屏蔽层30设置于转接板衬底10的上表面11与第一布线层50之间，用于阻挡和反射第一布线层50上产生的电磁波，从而减少了第一布线层50上产生的电磁场渗透到转接板衬底10内，进而维持了第一电子元器件610及第二电子元器件620传输的信号的完整性，并减少了电磁干扰泄露。
另外，印刷电路板630包括接地层631。第一屏蔽层430及第二屏蔽层432中均与硅通孔20电连接，则第一屏蔽层230及第二屏蔽层232通过该一个或多个硅通孔20直接连接至与接地层631连接，从而使得第一及第二屏蔽层230及232均作为地平面，充当电路“地”的作用，可以为第一及第二布线层50及80提供返回电流路径，因此，第一及第二屏蔽层230及232结构简单，不但可以起到减少电磁波渗透作用，还可以为相应的布线层提供返回电流路径。另外，第一及第二屏蔽层230及232通过该一个或多个硅通孔20与相应的第一及第二布线层50及80连接，第一及第二屏蔽层230及232充当电路“地”的作用，使得相应的第一及第二布线层50及80可以不再设有接地层，从而减少了第一及第二布线层50及80的层数。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (17)

1.一种转接板，其特征在于：所述转接板包括:
转接板衬底，所述转接板衬底包括上表面及下表面；
至少一个硅通孔，所述至少一个硅通孔埋设于所述转接板衬底内，并贯穿所述转接板衬底的上表面及下表面；
第一屏蔽层，所述第一屏蔽层设置于所述转接板衬底的上表面上，其中，所述第一屏蔽层具有导电性，所述第一屏蔽层与所述至少一个硅通孔中的一个或多个硅通孔电连接，以通过所述一个或多个硅通孔连接至与所述一个或多个硅通孔连接的电子器件的接地端；
第二屏蔽层，所述第二屏蔽层设置于所述转接板衬底的下表面上，其中，所述第二屏蔽层具有导电性；
第一绝缘层，所述第一绝缘层设置于所述第一屏蔽层上；
第二绝缘层，所述第二绝缘层设置于所述第二屏蔽层上；
第三绝缘层，所述第三绝缘层设置于所述第一屏蔽层与所述转接板衬底的上表面之间；
第四绝缘层，所述第四绝缘层设置于所述第二屏蔽层与所述转接板衬底的下表面之间；
第一布线层，所述第一布线层设置于所述第一绝缘层上，并电连接至所述至少一个硅通孔中的一个或多个硅通孔，所述第一布线层通过所述至少一个硅通孔中的一个或多个硅通孔与所述第一屏蔽层连接；
第二布线层，所述第二布线层设置于所述第二绝缘层上，并电连接至所述至少一个硅通孔中的一个或多个硅通孔；
至少一个第一凸点，所述至少一个第一凸点设置于所述第一布线层上，以通过所述第一布线层与所述至少一个硅通孔电连接；
至少一个第二凸点，所述至少一个第二凸点设置于所述第二布线层上，以通过所述第二布线层与所述至少一个硅通孔电连接。
2.根据权利要求1所述的转接板，其特征在于：所述至少一个第一凸点与所述至少一个硅通孔中的一个或多个硅通孔一一对应连接。
3.根据权利要求1或2所述的转接板，其特征在于：所述第一屏蔽层与所述至少一个硅通孔绝缘。
4.根据权利要求1所述的转接板，其特征在于：所述第一屏蔽层或所述第二屏蔽层与所述至少一个硅通孔中的一个或多个硅通孔电连接。
5.根据权利要求1所述的转接板，其特征在于：所述第一屏蔽层及所述第二屏蔽层分别与所述至少一个硅通孔中的一个或多个硅通孔电连接，其中，所述第一屏蔽层连接的一个或多个硅通孔与所述第二屏蔽层连接的一个或多个硅通孔不同。
6.根据权利要求1所述的转接板，其特征在于：所述至少一个硅通孔中的一个或多个硅通孔同时与所述第一屏蔽层及所述第二屏蔽层电连接，以使所述转接板形成等势体。
7.根据权利要求6所述的转接板，其特征在于：当所述第二凸点连接至印刷电路板的接地层时，所述第一屏蔽层及所述第二屏蔽层共同电连接的所述至少一个硅通孔中的一个或多个硅通孔还电连接至所述接地层。
8.根据权利要求1所述的转接板，其特征在于：所述第一屏蔽层及所述第二屏蔽层均与所述至少一个硅通孔绝缘。
9.根据权利要求1所述的转接板，其特征在于：所述第三绝缘层及所述第四绝缘层包括掺杂离子。
10.根据权利要求9所述的转接板，其特征在于：所述掺杂离子在所述第三绝缘层及第四绝缘层中的掺杂浓度大于1017/cm3。
11.根据权利要求4至10中任一项所述的转接板，其特征在于：所述第一屏蔽层及所述第二屏蔽层具有镂空部分。
12.根据权利要求11所述的转接板，其特征在于：所述第一屏蔽层及所述第二屏蔽层为由金属线编织成的网格状结构，其中，金属线的宽度大于10um，相邻的金属线的距离大于零且小于100um。
13.根据权利要求4至10中任一项所述的转接板，其特征在于：所述至少一个第二凸点与所述至少一个硅通孔中的一个或多个硅通孔一一对应连接。
14.一种电子组件，包括第一电子元器件、第二电子元器件及如权利要求1至13任一项所述的转接板，所述第一电子元器件与所述第二电子元器件均设置于所述转接板上，以通过所述转接板进行电互连。
15.根据权利要求14所述的电子组件，其特征在于：
所述至少一个第一凸点包括第一组第一凸点及第二组第一凸点，其中，所述第一组第一凸点包括所述至少一个第一凸点中的一个或多个第一凸点，所述第二组第一凸点包括所述至少一个第一凸点中的一个或多个第一凸点，所述第一组第一凸点包括的所述至少一个第一凸点中的一个或多个第一凸点与所述第二组第一凸点包括的所述至少一个第一凸点中的一个或多个第一凸点不同；及
所述第一电子元器件及所述第二电子元器件均设置于所述转接板的上方，所述第一电子元器件连接至所述第一组第一凸点，所述第二电子元器件连接至所述第二组第一凸点，所述第一电子元器件及所述第二电子元器件通过所述第一组第一凸点、所述第二组第一凸点及所述第一布线层来进行电互连。
16.根据权利要求14所述的电子组件，其特征在于：所述第一电子元器件设置于所述转接板的上方，并电连接至所述至少一个第一凸点的一个或多个第一凸点，所述第二电子元器件设置于所述转接板的下方，并电连接至所述至少一个第二凸点的一个或多个第二凸点，所述第一电子元器件与所述第二电子元器件通过所述一个或多个第一凸点、所述第一布线层、相应的硅通孔、所述第二布线层及所述一个或多个第二凸点电互连。
17.根据权利要求14所述的电子组件，其特征在于：所述电子组件还包括印刷电路板，所述第一电子元器件、所述第二电子元器件及所述印刷电路板通过所述转接板进行通信。
CN201510091433.7A 2015-02-27 2015-02-27 一种转接板及电子组件 Active CN105990282B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510091433.7A CN105990282B (zh) 2015-02-27 2015-02-27 一种转接板及电子组件
US14/983,259 US9792544B2 (en) 2015-02-27 2015-12-29 Interposer and electronic component
EP15202895.7A EP3062340B1 (en) 2015-02-27 2015-12-29 Transit card and electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510091433.7A CN105990282B (zh) 2015-02-27 2015-02-27 一种转接板及电子组件

Publications (2)

Publication Number Publication Date
CN105990282A CN105990282A (zh) 2016-10-05
CN105990282B true CN105990282B (zh) 2019-03-01

Family

ID=55085490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510091433.7A Active CN105990282B (zh) 2015-02-27 2015-02-27 一种转接板及电子组件

Country Status (3)

Country Link
US (1) US9792544B2 (zh)
EP (1) EP3062340B1 (zh)
CN (1) CN105990282B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189573B2 (en) * 2016-03-31 2021-11-30 Intel Corporation Semiconductor package with electromagnetic interference shielding using metal layers and vias
CN106711095A (zh) * 2016-12-12 2017-05-24 华中科技大学 一种半导体衬底、三维封装芯片及其硅通孔的封装方法
CN112216659A (zh) * 2019-07-11 2021-01-12 中芯集成电路（宁波）有限公司 集成结构及其制作方法、电子器件、图像传感器模块
CN112216671A (zh) * 2019-07-11 2021-01-12 中芯集成电路（宁波）有限公司 转接机构及其制作方法、封装体
CN114501972A (zh) * 2022-03-15 2022-05-13 维沃移动通信有限公司 转接板、电路板和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915408A (zh) * 2013-01-03 2014-07-09 矽品精密工业股份有限公司 半导体封装件及其制法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244223A1 (en) * 2009-03-25 2010-09-30 Cho Namju Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US9437561B2 (en) * 2010-09-09 2016-09-06 Advanced Micro Devices, Inc. Semiconductor chip with redundant thru-silicon-vias
US8193039B2 (en) * 2010-09-24 2012-06-05 Advanced Micro Devices, Inc. Semiconductor chip with reinforcing through-silicon-vias
JP2013083619A (ja) * 2011-09-27 2013-05-09 Elpida Memory Inc 半導体チップ、半導体装置、及びその測定方法
US8779588B2 (en) * 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
TW201405758A (zh) * 2012-07-19 2014-02-01 矽品精密工業股份有限公司 具有防電磁波干擾之半導體元件
KR102033789B1 (ko) * 2013-07-25 2019-10-17 에스케이하이닉스 주식회사 적층형 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915408A (zh) * 2013-01-03 2014-07-09 矽品精密工业股份有限公司 半导体封装件及其制法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Double-Shielded Interposer With Highly Doped Layers for High-Speed Signal Propagation";Xiao-Juan Wang，et al.;《IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY》;20141031;第56卷(第5期);第1210页右栏倒数第1段-第1214页倒数第1段，附图1-11

Also Published As

Publication number Publication date
CN105990282A (zh) 2016-10-05
US20160253585A1 (en) 2016-09-01
EP3062340B1 (en) 2017-09-13
EP3062340A1 (en) 2016-08-31
US9792544B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
CN105990282B (zh) 一种转接板及电子组件
CN101361142A (zh) 传送电缆
KR100999529B1 (ko) 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
CN101662882B (zh) 高频宽带阻抗匹配的传输孔
CN104937767B (zh) 印刷线路板、电子器件和线路连接方法
US20110203843A1 (en) Multilayer substrate
US8853848B2 (en) Interconnection structure, apparatus therewith, circuit structure therewith
CN100556243C (zh) 高频宽带阻抗匹配的传输孔
CN101370351A (zh) 软性电路板
CN106488642A (zh) 柔性线路板及其制作方法
CN108598690A (zh) 毫米波Massive MIMO天线单元及阵列天线
CN103594440A (zh) 半导体基板
CN101861051A (zh) 软性电路板
CN101861050A (zh) 软性电路板
CN204206611U (zh) 一种新型混合介质阶梯状多层电路板
CN102970817A (zh) 电子电路板
CN104638463A (zh) 高速板对板电子连接器及多层电路板组件
CN204720596U (zh) 连接器结构
CN103904051A (zh) 用于经减小串扰的两层差分对布局及其制造方法
CN203015272U (zh) 印制电路板
CN207183691U (zh) 电连接器
EP4009751A1 (en) Circuit board and communication device
CN205566780U (zh) 一种印制电路板以及通信终端
CN205921814U (zh) 一种电路板装置及电子设备
KR20140095881A (ko) Lvds용 연성평판 케이블

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant