CN112216671A - 转接机构及其制作方法、封装体 - Google Patents

转接机构及其制作方法、封装体 Download PDF

Info

Publication number
CN112216671A
CN112216671A CN201911142870.1A CN201911142870A CN112216671A CN 112216671 A CN112216671 A CN 112216671A CN 201911142870 A CN201911142870 A CN 201911142870A CN 112216671 A CN112216671 A CN 112216671A
Authority
CN
China
Prior art keywords
transfer
substrate
layer
pad group
electromagnetic interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911142870.1A
Other languages
English (en)
Inventor
黄河
向阳辉
桂珞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Publication of CN112216671A publication Critical patent/CN112216671A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种转接机构及其制作方法、封装体。所述转接机构，用于将至少两个需电连接的元件电连接，包括：主体部；位于所述主体部上的重布线层；与所述重布线层电连接的多个焊盘，所述焊盘分成至少一对转接焊盘组，每对转接焊盘组包括第一转接焊盘组和第二转接焊盘组，所述第一转接焊盘组和第二转接焊盘组通过所述重布线层对应电连接；所述第一转接焊盘组和第二转接焊盘组各自用于与一待连接的元件电连接。该转接机构采用了第一转接焊盘组和第二转接焊盘组的形式，有利于简单、快速地实现元件之间的电连接，无需通过一根一根逐一打线的方式实现两个元件的电连接，有利于提高生产效率和产品良率。

Description

转接机构及其制作方法、封装体
技术领域
本发明涉及半导体领域，具体涉及一种转接机构及其制作方法、封装体。
背景技术
板上芯片(Chip On Board，COB)封装工艺是将已经测试好的芯片固定到特制的封装基板(例如，印刷线路板)上，然后利用引线键合(打线)的方法在芯片和封装基板之间直接建立电气连接。COB是最简单的裸芯片贴装技术，与其它封装技术相比，COB技术价格低廉(仅为同芯片的1/3左右)、节约空间、工艺成熟。
然而，随着芯片集成度越来越高，芯片功能越来越强大，芯片上的焊盘(信号引出管脚)的数量也越来越多。一方面，采用打线(bonding)的方法需要一根一根的逐一打线才能实现芯片的焊盘与封装基板上的焊盘的电气连接，效率较低，而且打线时也容易对芯片和封装基板的焊盘造成损伤，从而产生焊接不良，同时金属线常采用金丝(延展性较好)，原材料成本较高。另一方面，邦定线(bonding)密集分布，各个信号引出管脚之间的信号容易相互影响，也容易受电磁干扰。
发明内容
本发明的目的在于提高元件之间电连接的效率，避免打线对元件的焊盘造成损伤，提高产品良率，并降低成本。
一种转接机构，用于将至少两个需电连接的元件电连接，包括：
主体部；
位于所述主体部上的重布线层；以及，
与所述重布线层电连接的多个焊盘，所述焊盘分成至少一对转接焊盘组，每对转接焊盘组包括第一转接焊盘组和第二转接焊盘组，所述第一转接焊盘组和第二转接焊盘组通过所述重布线层对应电连接，所述第一转接焊盘组和第二转接焊盘组各自用于与一需电连接的元件电连接。
一种封装体，包括：
转接机构；以及，
至少两个元件，与所述转接机构上对应的转接焊盘组电连接。
一种转接机构的制作方法，包括：
提供衬底，所述衬底包括多个区域，每一区域对应用于形成一转接机构；以及，
在所述衬底的每一所述区域上形成各自的重布线层以及与所述重布线层电连接的多个焊盘，形成多个转接机构。
进一步的，所述提供衬底，包括：
提供第一临时基板；
在所述第一临时基板上形成与转接机构形状匹配的凹槽；
向所述凹槽中填充有机材料；
提供第二临时基板，将所述第二临时基板与所述第一临时基板形成凹槽的一侧临时键合；
去除所述第一临时基板，将所述有机材料转移到所述第二临时基板上；对所述有机材料执行图形化工艺，形成转接机构的主体部。
相比现有技术，本发明具有如下有益效果：
转接机构包括主体部、位于所述主体部上的重布线层以及与所述重布线层电连接的多个焊盘，所述焊盘分成至少一对转接焊盘组，每对转接焊盘组包括第一转接焊盘组和第二转接焊盘组，所述第一转接焊盘组和第二转接焊盘组各自用于与一元件电连接，如此，可简单、快速实现了元件之间(例如，芯片之间，或，封装基板与芯片之间)的电连接，无需通过一根一根逐一打线的方式实现两个元件的电连接，有利于提高生产效率，也避免了打线时对焊盘造成的损伤，有利于提高产品良率。
进一步的，所述转接机构还包括电磁干扰屏蔽层，从而提高了所述转接机构和所述封装体的抗电磁干扰能力。
进一步的，所述转接机构的重布线层包括多条间隔设置的信号互连线，每条所述信号互连线的两侧均分布有电磁干扰屏蔽线，所述电磁干扰屏蔽线电连接在一起，进一步提高了所述转接机构和所述封装体的抗电磁干扰能力。
附图说明
图1为本发明一实施例的转接机构(具有台阶的板状结构)的立体示意图；
图2为图1的仰视图；
图3为图1的剖面图；
图4a为本发明一实施例的一种转接机构从BB’处在YZ平面的剖面示意图；
图4b为本发明一实施例的转接机构的重布线层分布示意图；
图5为本发明一实施例的另一种转接机构从BB’处在YZ平面的剖面示意图；
图6为本发明一实施例的又一种转接机构从BB’处在YZ平面的剖面示意图；
图7为本发明一实施例的另一种转接机构(中空环状结构)的立体示意图；
图8为图7的剖面示意图；
图9为本发明一实施例的另一种转接机构(中空环状结构)的立体示意图；
图10为图9的剖面示意图；
图11为本发明一实施例的另一种转接机构(中空环状结构)的剖面示意图；
图12为本发明一实施例的另一种转接机构(平板状结构)立体示意图；
图13为图12的剖面示意图；
图14为本发明一实施例的另一种转接机构(平板状结构)的剖面示意图；
图15为本发明一实施例的另一种转接机构(平板状结构)的剖面示意图；
图16为本发明一实施例通过转接机构实现两高度相同的芯片的电连接的示意图；
图17为本发明一实施例通过转接机构实现两高度不同的芯片的电连接的示意图；
图18为本发明一实施例通过转接机构实现一个芯片与一个封装基板的电连接的示意图；
图19为本发明一实施例通过转接机构实现一个芯片与一个封装基板的电连接的示意图；
图20为本发明一实施例通过转接机构实现两个芯片与一个封装基板的信号连接；
图21为本发明一实施例的第一元件和第二元件的示意图；
图22-a为本发明一实施例的一种封装体接地的示意图；
图22-b为本发明一实施例的又一种封装体接地的示意图；
图23～图29为本发明一实施例的一种转接机构的制作方法的各步骤示意图；
图30为本发明一实施例的转接机构的制作方法中去除凹槽底部的衬底的示意图。
图31～图37为本发明一实施例的又一种转接机构的制作方法的各步骤示意图。
其中，附图标记如下：
1-转接机构；
10-主体部；11-第一转接焊盘组；12-第二转接焊盘组；13-连接面；13a-第一面；13b-第二面；13c-台阶连接面；14-屏蔽面；14a-正面；14b-侧面；G-接地焊盘；
100-基板；15-介质层；16-重布线层；17-介质层；161-信号互连线；162-电磁屏蔽干扰线；
200-基板；24-钝化层；25-第一介质层；26-第二电磁干扰屏蔽层；27-第二介质层；28-电磁屏蔽干扰线；29-信号互连线；
300-基板；35-第一介质层；36-第二电磁干扰屏蔽层；37-第二介质层；38-钝化层；39-信号互连线；
50-第一元件；51-第一元件焊盘组；
60-第二元件；62-第二元件焊盘组；63-接地端；64-导电胶；
71-第一临时基板；72-有机材料；73-热解膜；74-第二临时基板；75-转接机构的主体部；76-重布线层。
101-衬底；M-硬掩膜层；A-凹槽。
具体实施方式
本发明实施例提供了一种转接机构及其制作方法、封装体。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种转接机构，用于将至少两个需电连接的元件电连接，包括：
主体部；
位于所述主体部上的重布线层；
与所述重布线层电连接的多个焊盘，所述焊盘分成至少一对转接焊盘组，每对转接焊盘组包括第一转接焊盘组和第二转接焊盘组，所述第一转接焊盘组和第二转接焊盘组通过所述重布线层对应电连接；所述第一转接焊盘组和第二转接焊盘组各自用于与一元件电连接。具体的，所述第一转接焊盘组和第二转接焊盘组的分布位置与各自待连接的元件的分布位置相应。
所述转接机构以焊盘组对应连接的形式快速实现了两个元件的电连接，从而不再需要通过一根一根的打线实现两个元件对应焊盘的电连接，提高了生产效率，且有利于避免打线对焊盘的损伤。
图1为本发明一实施例的一种转接机构的立体示意图，图2为图1的仰视图，为理解方便，定义水平方向为X方向，竖直方向为Y方向，垂直于XY所在平面的方向为Z方向，转接机构的长度方向沿Z方向设置。
如图1和图2所示，所述转接机构1中，包括：主体部10、位于所述主体部10上的重布线层以及与所述重布线层电连接的多个焊盘。其中，所述焊盘分成至少一对转接焊盘组，每对转接焊盘组包括第一转接焊盘组11和第二转接焊盘组12，所述第一转接焊盘组11和第二转接焊盘组12通过所述重布线层对应电连接，所述第一转接焊盘组11和第二转接焊盘组12各自用于与一元件电连接，所述第一转接焊盘组11和第二转接焊盘组12的分布位置与各自待连接的元件的分布位置相应。
所述主体部10包括连接面(也可称为信号互连面)13，具体而言，所述连接面13可以包括第一面13a、第二面13b以及连接所述第一面13a和第二面13b的台阶连接面13c，其中，第一转接焊盘组11位于第一面13a上，第二转接焊盘组12位于第二面13b上。所述重布线层(图1和图2中未标出)位于所述连接面13上，第一转接焊盘组11与第一转接焊盘组12通过所述重布线层实现电连接。
在本实施例中，所述转接机构1为具有台阶面的板状结构，第一转接焊盘组11和第二转接焊盘组12位于主体部10的同一侧且二者之间具有高度差。如此，图1所示转接机构尤其适用于需电连接的元件的焊盘组具有高度差的情形。例如，其可用于实现两个焊盘组具有高度差的元件的电连接，例如，所述第一元件为芯片，所述第二元件为封装基板，所述芯片需固定于所述封装基板上，如此一来，芯片上的焊盘组高于封装基板上的焊盘组。再例如，所述第一元件和第二元件均为芯片，但两个芯片的焊盘组具有高度差，此时亦可通过所述转接机构实现两个焊盘组具有高度差的芯片之间的电连接。
结合图1和图2所示，第一转接焊盘组11形成在第一面13a上，且包括沿Z方向设置的多个第一焊盘111、112…11n，第二转接焊盘组12形成在第二面13b上，且包括沿Z方向设置的多个第二焊盘121、122…12n。所述连接面13整体呈台阶状，满足被连接的两元件的焊盘组具有一定高度差的应用场景。作为一个非限制性的例子，所述第一面13a和第二面13b均为平面且相互平行，所述台阶连接面13c则为斜面。
所述台阶连接面13c与第二面13b的夹角不做限制，能满足元件焊盘组的高度差即可。考虑到需电连接的元件通常为芯片，为便于工艺兼容，所述主体部的材质可选择半导体材料例如硅，可采用湿法刻蚀工艺形成台阶连接面13c，由于硅的<111>晶向与<100>晶向的夹角为54.74°，具体实施时通常选用<100>晶向的硅衬底，湿法刻蚀硅得到的沟槽的斜面(即台阶连接面13c)为<111>晶向，所以由此得到的台阶连接面13c与第二面13b的夹角约为54.74°。
为了实现第一转接焊盘组11中的焊盘与第二转接焊盘组12中相应的焊盘的电连接，所述连接面13一侧分布有重布线层，所述重布线层包括多条间隔设置(相互绝缘)的信号互连线，信号互连线、第一转接焊盘组11以及第二转接焊盘组12可以通过同一步图形化工艺形成。或者，可以在形成信号互连线之后，额外形成第一转接焊盘组11以及第二转接焊盘组12，每条所述信号互连线的两端分别与所述第一转接焊盘组11的一个焊盘和所述第二转接焊盘组12的一个焊盘进行电连接。
承上所述，所述主体部10上设置有多个焊盘，不可避免的，各个焊盘(信号引出管脚)之间的信号容易相互影响，也容易受电磁干扰。考虑到这一点，如图3所示，所述主体部10还配置有第一电磁干扰屏蔽层19。需说明，为描述方便，图1中并未示出该第一电磁干扰屏蔽层19。所述焊盘位于所述转接结构1的正面，则第一电磁干扰屏蔽层19位于所述转接结构的背面和侧面，露出所述焊盘所在的面(即正面)。所述第一电磁干扰屏蔽层19对所述连接面在空间上形成一个包裹(覆盖)，通过配置第一电磁干扰屏蔽层19，抵抗外界对转接机构及其连接的元件的电磁干扰，同时，转接机构与需电连接的元件连接后的整个封装体工作时不对周边的其他电子产品造成干扰，在实际应用中满足EMI和EMC的要求，其中，EMI(Electromagnetic Interference，电磁干扰)是指电子产品自身工作会对周边的其他电子产品造成干扰，EMC(Electro Magnetic Compatibility，电磁兼容性)指电子产品自身所产生的电磁能量既不对其它电子产品产生干扰，也不受其他电子产品的电磁能量干扰的能力。
具体的，如图1所示，所述主体部包括连接面13(亦可称为转接机构的正面)、背面14a和侧面14b，第一组焊接焊盘组11和第二组焊接焊盘组12所在的面为连接面13，与正面相对的面即为背面14a，连接正面与背面14a的面即为侧面14b(图1中有四个侧面14b)，可在背面14a和侧面14b上均分布第一电磁干扰屏蔽层19。所述第一电磁干扰屏蔽层19例如为金属层或导电胶层。具体实施时，形成主体部之后，可增加一道金属层工艺诸如是物理气相沉积(PVD)，从而形成金属层，以作为该第一电磁干扰屏蔽层19。可直接在第一电磁干扰屏蔽层19上点导电胶，然后通过导电胶实现第一电磁干扰屏蔽层19与封装基板或者芯片的接地端电连接。当然，还可以进一步的在该金属层上形成焊垫，通过该焊垫和引线使得该金属层与封装基板或者芯片的接地端电连接。
具体实施时，如果所述主体部采用低阻值的硅衬底，那么无需额外形成电磁干扰屏蔽层，直接将硅衬底与需电连接的元件的接地端电连接，也可实现屏蔽的效果。同样的，可以在硅衬底上点导电胶，然后通过导电胶实现硅衬底与封装基板或者芯片的接地端电连接。或者，在该硅衬底上形成焊垫，通过该焊垫和引线使得该硅衬底与封装基板或者芯片的接地端电连接。
为提高封装体的抗电磁干扰能力，除了在未形成转接焊盘的面上分布电磁干扰屏蔽层外，还可从转接机构的连接面(信号互连面)一侧采取措施。
例如，在所述转接机构的连接面(信号互连面)设置电磁干扰屏蔽线，该电磁干扰屏蔽线位于所述重布线层上，所述重布线层包括信号互连线，所述电磁干扰屏蔽线为闭环，所述闭环中分布有所述信号互连线。如此，使得所述重布线层中，每条所述信号互连线的两侧均分布接地线，所有的接地线电连接在一起，即采用CPW技术，CPW(Coplanar waveguide，共面波导)指在同一平面上同时设置有接地线和信号线，中间为信号互连线，两侧为接地线，这样就构成了共面波导，又叫共面微带传输线。采用CPW制成传输线(信号互连线)，可实现更好的屏蔽效果。所述主体部可采用半导体衬底制成，所述信号互连线以及电磁干扰屏蔽线(接地线)可由设置在半导体衬底上的导电层形成，因此容易适合于集成电路的制造工艺。
图4a为本发明一实施例的一种转接机构从BB’处在YZ平面的剖面示意图，图4b为本发明一实施例的转接机构的重布线层分布示意图。结合图1、图4a和图4b所示，所述主体部包括基板100(例如是由半导体衬底或有机材料等制成)，所述基板100的部分表面作为连接面13，所述连接面13上分布有介质层15(例如氧化硅或氮化硅)，在所述介质层15上分布有重布线层16(例如是金属)，其中，重布线层16包括多条信号互连线161，每条所述信号互连线161的两侧分布有电磁屏蔽干扰线(亦可称为接地金属线)162，所有电磁屏蔽干扰线162电连接在一起。例如，所有电磁屏蔽干扰线162电连接在一起构成多个“回”字相连形状，如图4b所示，每个“回”字的中间区域配置有一条所述信号互连线161，位于每条所述信号互连线161的两侧的“回”字的左右两竖即为电磁屏蔽干扰线162，每个“回”字的环形区域暴露出所述介质层15。在所述介质层15上还设置有覆盖所述重布线层16的钝化层17(例如氧化硅或氮化硅)，以保护重布线层16。所述钝化层17具有一接地焊盘开口，该接地焊盘开口暴露出的电磁屏蔽干扰线162作为接地焊盘G。这种情况下，每条信号互连线161均被其邻近的电磁屏蔽干扰线162环绕屏蔽，实现相邻的信号互连线161之间的屏蔽。显然，这种情况下，信号互连线161和电磁屏蔽干扰线162可以由同一层金属经过图形化(例如采用光刻和刻蚀工艺)后形成。当然，上述介质层15不是必须的，如果基板100采用绝缘材料如有机材料制成时，则可考虑省略该介质层15。
再例如，在所述转接机构的连接面(信号互连面)设置第二电磁干扰屏蔽层，即，第二电磁干扰屏蔽层位于所述主体部形成有所述重布线层的一侧，此时所述重布线层和所述第二电磁干扰屏蔽层之间具有介质层。
图5为本发明一实施例的另一种转接机构从BB’处在YZ平面的剖面示意图。结合图1、图5所示，所述主体部包括基板200(例如是由半导体衬底或有机材料等制成)，所述基板200的部分表面作为所述连接面13，所述连接面13上依次分布有第一介质层25、第二电磁干扰屏蔽层(亦可称为接地金属层)26以及第二介质层27。其中，所述第二电磁干扰屏蔽层26整面覆盖所述第一介质层25，所述第二介质层27则是由多个条状的间隔分布的介质条组成，所述第二介质层27上设置有重布线层，所述重布线层包括多条间隔设置的信号互连线29，相邻的所述信号互连线29之间分布有电磁屏蔽干扰线28，所述信号互连线29与电磁屏蔽干扰线28间隔绝缘设置，所述电磁屏蔽干扰线28与所述第二电磁干扰屏蔽层26电连接，从而使所有的电磁屏蔽干扰线28连接在一起并将其引出接地。所述主体部还包括覆盖所述电磁屏蔽干扰线28和所述信号互连线29的钝化层24，起保护和绝缘作用。钝化层24可填充到所述信号互连线29与电磁屏蔽干扰线28之间的间隙从而使二者相互绝缘。钝化层24具有一接地焊盘开口，该接地焊盘开口暴露出的部分电磁屏蔽干扰线28作为接地焊盘G，用于引出接地，抗电磁屏蔽干扰。所述第二电磁干扰屏蔽层26全覆盖所述连接面13(具体是直接覆盖连接面13上的第一介质层25)，所述信号互连线29分布在相邻的所述电磁屏蔽干扰线28之间。本实施例既整体屏蔽了外界电磁干扰又实现所述信号互连线29之间的屏蔽。当然，上述介质层25不是必须的，如果基板200采用绝缘材料如有机材料制成时，则可考虑省略该介质层25。
图6为本发明一实施例的又一种转接机构从BB’处在YZ平面的剖面示意图。结合图1、图6所示，所述主体部包括基板300(例如由半导体衬底或有机材料制成)，所述基板300的部分表面作为所述连接面13，所述基板300的所述连接面13上依次分布有第一介质层35、第二电磁干扰屏蔽层36、第二介质层37和所述重布线层。其中，所述第二电磁干扰屏蔽层36整面覆盖所述第一介质层35，所述第二介质层37整面覆盖所述第二电磁干扰屏蔽层36，所述重布线层包括多条间隔设置的信号互连线39，所述信号互连线39间隔设置在所述第二介质层37上且相互绝缘。进一步的，在所述第二介质层37上还设置有覆盖所述信号互连线39的钝化层38，以保护所述信号互连线39，同时使信号互连线39之间绝缘。所述钝化层38具有一接地焊盘开口，该接地焊盘开口暴露出的所述第二电磁干扰屏蔽层36作为接地焊盘G。本实施例中，所述第二电磁干扰屏蔽层36全覆盖所述连接面13(此处具体是指连接面13的第一介质层35)，整体屏蔽了外界电磁干扰。当然，上述介质层35不是必须的，如果基板200采用绝缘材料如有机材料制成时，则可考虑省略该介质层35。
图7为本发明一实施例的另一种转接机构的示意图。如图7所示，所述主体部10可以为一中空环形结构且其内侧壁设置有台阶。具体的，所述转接机构的主体部10具有第一面13a、第二面13b’以及连接所述第一面13a’和第二面13b’的台阶连接面13c’，所述第一面13a’、第二面13b’位于主体部10的同一侧，第一面13a’即是中空环形结构的台阶面，第一转接焊盘组11例如是位于该第一面13a’上，所述第二转接焊盘组12例如是位于所述第二面13b’上。可以使第一转接焊盘组11与一元件诸如芯片上的焊盘组连接，以及，使第二转接焊盘组12与另一元件诸如封装基板上的焊盘组连接。
图7中，所述主体部10为一四边形环状结构，第一转接焊盘组11中的焊盘分布在第一面13a’的四条边上，第二转接焊盘组12中的焊盘分布在第二面13b’的四条边上。但应认识到，所述主体部10的形状也可以根据实际需要做一些变形，例如，可以是六边形环状结构等。以及，焊盘可以仅分布在其中一部分的边上，并非每一条边均要分布有焊盘，依据实际要连接的元件上焊盘分布而定。
应当理解，所述转接机构1中的转接焊盘组可为一对，并且，这一对转接焊盘组中的第一转接焊盘组11和第二转接焊盘组12设置在中空环状结构的同一侧(但可以不在同一个面上)。
在实际应用时，还可以在该转接机构种设置两对转接焊盘组，如图9和图10所示，第一转接焊盘组11和第二转接焊盘组12构成一对转接焊盘组，可用于实现一个元件(诸如一个芯片)与一个封装基板的电连接，第一转接焊盘组11’和第二转接焊盘组12’构成另一对转接焊盘组，可用于实现另一个元件(诸如另一个芯片)与该封装基板的电连接。所述转接机构的转接焊盘组也可为多对(如图7所示)，所述转接机构具体设置几对转接焊盘组不作限制，根据实际需要配置。
进一步的，也可以考虑将同一对转接焊盘组中的第一转接焊盘组11和第二转接焊盘组12设置在中空环状结构的不同侧。例如，如图11所示，所述转接机构1中只设置了一对转接焊盘组，并且，这一对转接焊盘组中的第一转接焊盘组11和第二转接焊盘组12设置在中空环状结构的不同侧，具体的，第一转接焊盘组11和第二转接焊盘组12分别设置该中空环状结构正面和背面上。此时，所述主体部10的形状也可以作适当变化，比如，可以不具有台阶面。
图12为本发明一实施例的又一种转接机构的示意图。如图12和图13所示，所述主体部10为平板状结构，所述转接机构1中只设置了一对转接焊盘组，并且，这一对转接焊盘组中的第一转接焊盘组11和第二转接焊盘组12设置在平板状结构的同一个面上。其中，第一转接焊盘组11排成一列，第二转接焊盘组12排成一列。例如，第一转接焊盘组11和第二转接焊盘组12的高度相同，这尤其适用于实现两个焊盘高度相同的元件之间的电连接。
另外，如图14所示，第一转接焊盘组11和第二转接焊盘组12也可以设置在主体部的不同侧，例如设置在平板状结构相对的两个面上。实际运用时，转接机构1布置在两个元件之间，转接机构的一个面上的转接焊盘组与一个元件电连接，另一面上的转接焊盘组与另一个元件电连接。
当然，在实际应用时，还可以考虑在该平板转结构上设置两对转接焊盘组，如图15所示，第一转接焊盘组11和第二转接焊盘组12构成一对转接焊盘组，可用于实现一个元件(诸如一个芯片)与一个封装基板的电连接，第一转接焊盘组11’和第二转接焊盘组12’构成另一对转接焊盘组，可用于实现另一个元件(诸如另一个芯片)与该封装基板的电连接。
结合上述介绍可知，在所述转接机构中，所有转接焊盘组可以是位于所述主体部的同一侧，也可以是部分所述转接焊盘组与其他所述转接焊盘组位于所述主体部的不同侧。而且，每对转接焊盘组中的第一转接焊盘组和第二转接焊盘组，可以位于所述主体部的同一侧，也可以是第一转接焊盘组和第二转接焊盘组位于所述主体部的不同侧。位于所述主体部同一侧的转接焊盘组，例如是沿主体部的周向排列。当然，也可以是部分所述转接焊盘组位于所述主体部的正面，另一部分所述转接焊盘组位于所述主体部的背面。总而言之，本发明并不限定主体部的形状以及转接焊盘组的分布位置，只要能够实现元件之间电连接的目的即可。
应当认识到，所述转接机构能够适用于多种情形，例如，至少两个芯片之间的电连接，或者，至少一个芯片与封装基板的电连接。
如图16所示，通过转接机构1的一对转接焊盘组可实现两个高度相同芯片的电连接，这两个芯片上的焊盘组没有高度差。所述转接机构1可以只设置一对转接焊盘组，所述第一转接焊盘组和第二转接焊盘组位于主体部的同一侧，且所述第一转接焊盘组和第二转接焊盘组的高度相同。其中，第一转接焊盘组可以与一个芯片的焊盘组实现电连接，第二转接焊盘组则可以与另一个芯片的焊盘组实现电连接。
如图17所示，通过转接机构1的一对转接焊盘组可实现两个高度不同的芯片的电连接，这两个芯片的焊盘组具有高度差。所述转接机构1可以只设置一对转接焊盘组，所述第一转接焊盘组和第二转接焊盘组位于主体部的同一侧，且所述第一转接焊盘组和第二转接焊盘组的高度不同。其中，第一转接焊盘组可以与一个芯片的焊盘组实现电连接，第二转接焊盘组可以与另一个芯片的焊盘组实现电连接。
如图18所示，通过转接机构1的一对转接焊盘组可实现一个芯片和一个封装基板的电连接，所述芯片固定于所述封装基板上，所述芯片上的焊盘组与所述封装基板上的焊盘组具有高度差。所述转接机构1可以设置一对转接焊盘组，这对转接焊盘组中的第一转接焊盘组和第二转接焊盘组需具有高度差。例如，第一转接焊盘组和第二转接焊盘组位于主体部的同一侧，且二者之间具有高度差，所述转接机构1可以是一个具有台阶的板状结构(如图18所示)，也可以是一个具有台阶的中空环状结构(如图19所示)。
当然，所述转接机构也可以实现三个以上元件的电连接，比如，可以实现两个以上芯片与一个封装基板的电连接。所述焊盘分成两对转接焊盘组，每对转接焊盘组包括第一转接焊盘组和第二转接焊盘组，其中一对转接焊盘组实现一个芯片与封装基板的电连接，另一对转接焊盘组实现另一个芯片与所述封装基板的电连接。例如，如图20所示，所述转接机构1可以是一个具有台阶的中空环状结构，其上形成的焊盘可以分为两对转接焊盘组，其中一对转接焊盘组位于中空环状结构的左侧，另一对转接焊盘组位于中空环状结构的右侧。
可以理解的是，所述转接机构中的所有转接焊盘组可以位于所述主体部的同一侧，或者，部分所述转接焊盘组与其他所述转接焊盘组位于所述主体部的不同侧，只要保证同一对转接焊盘组中的第一转接焊盘组和第二转接焊盘组能够通过重布线层实现电连接以及能够与需连接的元件实现电连接即可，可根据应用需求调整转接机构的形状以及转接焊盘组的位置。
具体的，可以是部分所述转接焊盘组位于所述主体部的正面，另一部分所述转接焊盘组位于所述主体部的背面。同一对转接焊盘组中，如果第一转接焊盘组与第二转接焊盘组分别位于主体部的正面和背面，那么，正面的转接焊盘组与背面的转接焊盘组可以通过导电插塞实现电连接。
当所述主体部为一中空环形机构时，位于所述主体部同一侧的转接焊盘组，沿周向排列。
本发明实施例还提供一种封装体，包括如上所述的转接机构以及至少两个需电连接的元件，所述元件上的焊盘组与所述转接机构上对应的转接焊盘组电连接。所述电连接例如是采用焊接或导电胶粘接实现。
所述封装体中，转接机构的第一转接焊盘组可与第一元件的第一元件焊盘组以焊盘组的形式一次性对接从而实现二者的电连接，转接机构的第二转接焊盘组可与第二元件的第二元件焊盘组以焊盘组的形式一次性对接从而实现二者的电连接，如此，可简单、快速实现了第一元件(例如，芯片)与第二元件(例如，封装基板)的焊盘组中的对应焊盘的电连接，无需通过一根一根逐一打线的方式实现第一元件焊盘组与第二元件焊盘组的电连接，有利于提高生产效率，也避免了打线时对焊盘造成损伤，有利于提高产品良率。
所述至少两个需电连接的元件的焊盘组的高度可以相同，例如是两个焊盘组高度相同的芯片，如图12所示，如此转接机构的第一转接焊盘组和第二转接焊盘组也可以设置在同一平面内(没有高度差)。
所述至少两个需电连接的元件的焊盘组也可以具有高度差。例如，一个为芯片，另一个为封装基板，通过转接机构实现芯片在封装基板上的信号连接，如图18或图19所示。再例如，两个芯片通过转接机构实现与一个封装基板的信号连接，如图20所示。
当然，需电连接的元件也可均为芯片，例如，其中一个芯片固定在另一个芯片上，实现不同功能芯片的集成，或者两个不同厚度的芯片共面布置从而通过转接机构实现二者的信号连接。
图21为本发明一实施例的两个元件的示意图，图22为本发明一实施例的封装体的结构示意图。为描述方便，将这两个元件分别称为第一元件和第二元件，结合图1、图21和图22所示，例如，所述第二元件60为封装基板，所述第一元件50为芯片，所述芯片固定于所述封装基板上，芯片上的焊盘组称之为第一元件焊盘组51，封装基板上的焊盘组称之为第二元件焊盘组62，第一元件焊盘组51与第二元件焊盘组62具有高度差。相应的，所述转接机构的第一转接焊盘组和第二转接焊盘组具有高度差，例如，所述主体部包括连接面13，所述连接面包括第一面13a、第二面13b以及连接所述第一面13a与所述第二面13b的台阶连接面13c，所述重布线层位于所述连接面13上。所述第一转接焊盘组11形成在第一面13a上，第二转接焊盘组12形成在第二面13b上，所述连接面13整体呈台阶状，所述第一转接焊盘组11与第一元件焊盘组51以焊盘组的形式一次性对接实现二者的电连接，所述第二转接焊盘组12与第二元件焊盘组62以焊盘组的形式一次性对接实现二者的电连接，进而，实现第一元件焊盘组51和第二元件焊盘组62电气连接。其中，所述焊盘组之间实现电连接的方式可以有很多种，例如，可通过焊锡球溶化实现互连，也可通过导电胶互连。
如前文所述，所述转接机构还可以包括配置在所述主体部上的电磁干扰屏蔽层(例如，第一电磁干扰屏蔽层19)，所述电磁干扰屏蔽层例如是与所述封装基板的接地端63电连接，以此抵抗外界对转接机构以及其连接的元件的电磁干扰，同时转接机构与元件连接后整个封装体产品工作时不对周边的其他电子产品造成干扰，使所述封装体在实际应用中满足EMI和EMC的要求。具体的，如图22-a所示，第一电磁干扰屏蔽层19可通过导电胶64与第二元件60(例如为封装基板)的接地端63电连接。如图22-b所示，第一电磁干扰屏蔽层19还可通过跳线方式与第二元件60(例如为封装基板)的接地端63电连接。
本发明实施例还提供一种转接机构的制作方法，包括：
提供衬底，所述衬底包括多个区域，每一区域对应用于形成一转接机构；以及，
在所述衬底的每一所述区域上形成各自的重布线层，以及与所述重布线层电连接的多个焊盘，形成多个转接机构。
具体的，每个转接结构中，所述多个焊盘分成至少一对转接焊盘组，每对转接焊盘组包括第一转接焊盘组和第二转接焊盘组，所述第一转接焊盘组和第二转接焊盘组各自用于与一元件电连接，所述第一转接焊盘组和第二转接焊盘组的分布位置与各自待连接的元件的分布位置相应。
其中，形成多个转接机构后，可以利用常用的切割方法切割所述衬底，从而形成多个独立的转接机构。
至少其中之一所述区域包括至少两个子区域，每一子区域对应形成一所述转接焊盘组；所述子区域位于所述衬底同一侧，或位于不同侧；位于同一侧的至少两个所述子区域高度相同，或者；至少两个所述子区域高度不同。
为提高抗电磁干扰能力，除了在未形成转接焊盘的一面上分布电磁干扰屏蔽层外，还可从转接机构的连接面(信号互连面)一侧采取措施。
例如，所述焊盘位于所述衬底同一侧，所述方法还包括：切割所述衬底后，在所述衬底的背面和侧面形成第一电磁干扰屏蔽层。
另外，形成所述重布线层之前，还包括：
在所述衬底正面形成第二电磁干扰屏蔽层，在所述第二电磁干扰屏蔽层上形成介质层，所述重布线层位于所述介质层上。
进一步的，可以形成与第二电磁干扰屏蔽层电连接的焊垫。
具体的，形成重布线层之前、或之后、或在形成重布线层时，形成电磁干扰屏蔽线；所述电磁干扰屏蔽线与所述重布线层中的信号连接线位于同一层；所述电磁干扰屏蔽线围成闭环，所述闭环中分布有所述信号连接线。所述电磁干扰屏蔽线的形成方法包括：在衬底上形成导电层；对所述导电层图形化形成所述电磁干扰屏蔽线。
关于第一电磁干扰屏蔽层、第二电磁干扰屏蔽层的介绍可参照前文(结合图4a、图4b、图5及图6)，在此不再赘述。
具体的，所述第一区域和所述第二区域具有高度差；所述主体部包括连接面，所述连接面包括第一面、第二面，以及连接所述第一面与所述第二面的台阶连接面；所述重布线层位于所述连接面上。
所述衬底的材质可以为有机材料，例如，可采用模压成型或注塑成型工艺形成所述主体部。
由于元件通常为芯片，为便于与芯片工艺兼容，所述主体部的材质也可选择半导体材料，例如采用硅衬底制成所述主体部。
进一步的，所述主体部采用硅衬底为例，结合图23～图30详细介绍形成位于同一侧高度不同的所述两个子区域包括：
如图23所示，提供一衬底101，所述衬底101例如是硅晶圆，然后在所述衬底101表面形成图形化的硬掩膜层M，所述图形化的硬掩膜层M具有位于所述衬底101上方的开口。所述硬掩膜层M的材质例如是氧化硅。
如图24和图1所示，以所述图形化的硬掩膜层M为掩模，对所述衬底进行湿法腐蚀形成所述凹槽A，形成的所述凹槽的背面和侧面之间的夹角为54.74°；所述两个子区域中，其中一个子区域位于所述凹槽的底面，另一个子区域位于所述凹槽的背面；所述台阶连接面13c即是由所述凹槽A的侧面形成，所述第一面13a由所述凹槽A的底面形成，所述第二面13b由所述凹槽A两侧的衬底上方的表面形成。
如图25所示，形成介质层15，所述介质层15覆盖所述凹槽A和所述硬掩膜层M。所述介质层15的材质例如是氧化硅或氮化硅。
如图26所示，形成重布线层16，所述重布线层16位于所述介质层15上方。
如图27所示，形成钝化层17，并执行光刻和刻蚀工艺，从而在钝化层17中形成第一转接焊盘开口组和第二转接焊盘开口组。所述第二焊盘开口组分别位于所述凹槽A两侧的衬底上方，所述第二焊盘开口组暴露出的所述重布线金属层构成所述第二转接焊盘组12。所述第一焊盘开口组位于所述凹槽A的背面，所述第一焊盘开口组暴露出的所述重布线金属层构成所述第一转接焊盘组11。
如图27和图28所示，形成焊盘后，可以在所述第一转接焊盘组11’和所述第二转接焊盘组12’处可分别生长导电块，例如锡球凸点。
如图29所示，将所述衬底从所述凹槽A的底部切割，得到多个独立的转接机构。应当理解，一个衬底上可以形成多个转接机构。具体的，所述凹槽A的截面(垂直衬底101表面的截面)形状可为倒梯形，可采用干法或湿法刻蚀工艺形成所述凹槽。采用湿法刻蚀时，由于硅的<111>晶向与<100>晶向的夹角为54.74°，通常选用<100>晶向硅衬底，湿法腐蚀沟槽的斜面(台阶连接面)为<111>晶向，因而，最终形成的所述台阶连接面13c与所述第二面13b的夹角为接近54.74°。
可选的，在进行切割之前，可对所述硅衬底的背面进行减薄，直至达到预定后厚度，减薄过程硅衬底背面的硬掩膜层M被随之去除。通过上述方法，即可形成图1所示的具有台阶面的转接机构。
如果希望得到图7所示的中空环状结构，还需额外地将凹槽下方的硅衬底刻蚀掉，进一步的也可以刻蚀掉其下方的硬掩膜层M，以便于最终得到中空环状的结构。
例如，可以在形成钝化层17之后，形成第一转接焊盘开口组和第二转接焊盘开口组之前，从衬底的背面进行湿法刻蚀，将凹槽A底部的衬底去除，形成通孔，如图30所示。之所以选择在第一转接焊盘开口组和第二转接焊盘开口组形成之前进行湿法刻蚀形成通孔，是为了避免湿法刻蚀衬底过程中损伤到焊盘。当然，也可以选择采用干法刻蚀或湿法刻蚀的方式从衬底的正面进行刻蚀，亦可实现该目的。
得到上述转接机构后，可以将其与对应的元件上的焊盘组进行连接，从而得到封装体。例如，一个转接结构用于实现两个元件的电连接，这两个元件分别为第一元件以及第二元件，所述第一元件上分布有第一元件焊盘组，所述第二元件上分布有第二元件焊盘组，所述第一元件焊盘组与所述第二元件焊盘组对应，将第一转接焊盘组与所述第一元件焊盘组对准电连接，将第二转接焊盘组与所述第二元件焊盘组对准电连接，即可完成封装。具体的，所述电连接可采用焊接或导电胶粘接实现，其中所述焊接例如是超声波热压焊或回流焊。
以第一元件为芯片、第二第一元件为封装基板为例，芯片和封装基板上有相应的焊盘，可将芯片贴装于封装基板上，然后通过倒装焊的方式将转接机构的第一转接焊盘组与芯片的第一元件焊盘组焊接在一起，将转接机构的第二转接焊盘组与封装基板的第二元件焊盘组焊接在一起，从而实现芯片与封装结构的电气连接。可通过多种方式实现第一转接焊盘组与芯片的第一元件焊盘组的电连接以及第二转接焊盘组与封装基板的第二元件焊盘组的电连接，例如，可通过超声波热压焊、回流焊的方式，或者在焊盘上涂覆导电银胶再进行热固化的方式形成芯片和封装基板的电连接。
进一步的，可以通过点胶的方式加强转接机构与第一元件和/或第二元件的固定，例如，在转接机构的第二面与封装基板之间点胶从而加强二者的固定效果，同理，还可在转接机构的第一面与芯片之间点胶从而加强二者的固定效果。
本发明实施例还提供又一种转接机构的制作方法，利用注塑成型工艺形成具有凹槽的衬底。
下面结合图31至图37进行详细介绍。
首先，如图31所示，提供第一临时基板71，所述第一临时基板71可由硅、氧化硅、氮化硅、金刚石等材料制成。
接着，如图32所示，在所述第一临时基板71上形成与转接机构形状匹配的凹槽。具体的，可采用干法和/或湿法刻蚀工艺制作出与转接机构形状匹配的凹槽，并在有所述转接机构图形的凹槽中涂覆脱模剂(图中未示出)，以便于后续凹槽中形成的有机材料从所述凹槽(模子)中脱出。
接着，如图33所示，向所述凹槽中填充有机材料72，并固化有机材料。具体的，可采用热固化、光固化、常温固化等方式。具体实施时，所述有机材料72除了填充凹槽外，还可以覆盖第一临时基板71的表面。
接着，如图34所示，提供第二临时基板74，将所述第二临时基板74与所述第一临时基板71形成凹槽的一侧临时键合。具体的，在第一临时基板71和第二临时基板74通过粘接层粘接，所述粘接层例如是热解膜73，热解膜73高温后会失去粘性。
接着，如图35和图36所示，去除所述第一临时基板71，将所述有机材料72转移到所述第二临时基板74上。进一步的，可以对所述有机材料72执行图形化工艺(例如是包括光刻、刻蚀工艺)，形成转接机构的主体部75。
接着，如图36所示，在所述转接机构的主体部75上形成第一转接焊盘组、第二转接焊盘组(图中未示出)以及重布线层76，所述第一转接焊盘组中的焊盘通过所述重布线层76与所述第二转接焊盘组中对应的焊盘进行电连接，得到所述转接机构。
接着，如图37所示，将所述转接机构从所述第二临时基板74脱离，具体的，热解膜73高温后失去粘性，使所述转接机构(包括主体部75和重布线层76)从所述第二临时基板74脱离。
可以理解的是，利用上述方法形成的所述转接机构可为中空环状结构、平板状结构或具有台阶面的板状结构，本领域普通技术人员结合上述介绍应该知晓如何实现，在此不再赘述。
综上所述，所述转接机构，通过第一转接焊盘组和第二转接焊盘组以焊盘组的形式，快速实现了第一元件与第二元件的电连接。从而不再需要通过一根一根的打线实现第一元件与第二元件对应焊盘的电连接，提高了效率。
所述封装体中，第一转接焊盘组与所述第一元件焊盘组以焊盘组的形式一次性对接实现电连接，所述第二转接焊盘组与所述第二元件焊盘组以焊盘组的形式一次性对接实现电连接，所述封装体通过所述转接机构，快速实现了第一元件与第二元件的焊盘组中的对应焊盘电连接。从而不再需要通过一根一根的打线实现第一元件焊盘组与第二元件焊盘组的电连接，提高了效率，也避免了打线时对芯片和封装基板的焊盘造成损伤。
所述转接机构的所述主体部还包括电磁干扰屏蔽层，提高了所述转接机构和所述封装体的抗电磁干扰能力。所述转接机构的重布线层包括多条间隔设置的信号互连线，每条所述信号互连线的两侧均分布有接地线，所述接地线电连接在一起。采用CPW制成传输线(信号互连线)，进一步提高了所述转接机构和所述封装体的抗电磁干扰能力。所述转接机构的主体部的材质为半导体衬底，采用半导体加工工艺制成所述转接机构，便于和第一元件与第二元件采用半导体工艺一体化集成。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见器件部分说明即可。以及，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
而且还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一种结构”的引述意味着对一个或多个步骤或结构的引述，并且可能包括次级步骤以及次级结构。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (33)

1.一种转接机构，用于将至少两个需电连接的元件电连接，包括：
主体部；
位于所述主体部上的重布线层；以及，
与所述重布线层电连接的多个焊盘，所述焊盘分成至少一对转接焊盘组，每对转接焊盘组包括第一转接焊盘组和第二转接焊盘组，所述第一转接焊盘组和第二转接焊盘组通过所述重布线层对应电连接，所述第一转接焊盘组和第二转接焊盘组各自用于与一需电连接的元件电连接。
2.如权利要求1所述的转接机构，其特征在于，所有转接焊盘组位于所述主体部的同一侧，或，部分所述转接焊盘组与其他所述转接焊盘组位于所述主体部的不同侧。
3.如权利要求1所述的转接机构，其特征在于，位于主体部同一侧的所述转接焊盘组中，至少一对转接焊盘组中的所述第一转接焊盘组和第二转接焊盘组的高度相同，或者，至少一对转接焊盘组中的所述第一转接焊盘组和第二转接焊盘组具有高度差。
4.如权利要求1所述的转接机构，其特征在于，至少一对转接焊盘组中，所述第一转接焊盘组位于主体部的正面，第二转接焊盘组位于主体部的背面，同一对转接焊盘组中正面的所述转接焊盘组与背面的转接焊盘组通过导电插塞电连接。
5.如权利要求3所述的转接机构，其特征在于，具有高度差的所述第一转接焊盘组和第二转接焊盘组之间具有连接面，所述连接面包括：其中之一转接焊盘组位于其上的第一面、另一转接焊盘组位于其上的第二面，连接所述第一面与所述第二面的台阶连接面。
6.如权利要求5所述的转接机构，其特征在于，所述台阶连接面上分布有所述重布线层。
7.如权利要求5所述的转接机构，其特征在于，所述主体部的材质为硅衬底，所述台阶连接面与所述第二面的夹角为54.74°。
8.如权利要求1所述的转接机构，其特征在于，所述焊盘位于所述转接机构的正面，所述转接机构还包括：第一电磁干扰屏蔽层，位于所述转接机构的背面和侧面，并露出所述焊盘所在的面。
9.如权利要求1所述的转接机构，其特征在于，还包括：第二电磁干扰屏蔽层，位于所述主体部形成有所述重布线层的一侧，所述重布线层和所述第二电磁干扰屏蔽层之间具有介质层。
10.如权利要求1所述的转接机构，其特征在于，还包括：电磁干扰屏蔽线；
所述重布线层包括信号互连线，所述电磁干扰屏蔽线与所述信号互连线位于同一层；
所述电磁干扰屏蔽线为闭环，所述闭环中分布有所述信号互连线。
11.如权利要求1所述的转接机构，其特征在于，还包括：
第二电磁干扰屏蔽层，位于所述主体部形成有所述重布线层上的一侧，所述重布线层和所述第二电磁干扰屏蔽层之间具有介质层；
电磁干扰屏蔽线；
所述重布线层包括信号互连线，所述电磁干扰屏蔽线与所述信号互连线位于同一层；
所述电磁干扰屏蔽线为闭环，所述闭环中分布有所述信号互连线；
所述第二电磁干扰屏蔽层与所述电磁干扰屏蔽线电连接。
12.如权利要求8所述的转接机构，其特征在于，所述第一电磁干扰屏蔽层包括金属层或导电胶层。
13.如权利要求1所述的转接机构，其特征在于，所述重布线层包括多条间隔设置的信号互连线，每条所述信号互连线的两端配置有所述焊盘。
14.如权利要求13所述的转接机构，其特征在于，每条所述信号互连线的两侧均分布有电磁干扰屏蔽线，所述电磁干扰屏蔽线电连接在一起。
15.如权利要求1所述的转接机构，其特征在于，所述焊盘上形成有导电块。
16.如权利要求1所述的转接机构，其特征在于，所述主体部为中空环状结构、平板状结构或具有台阶面的板状结构。
17.一种封装体，其特征在于，包括：
权利要求1-16中任意一项所述的转接机构；以及，
至少两个元件，与所述转接机构上对应的转接焊盘组电连接。
18.如权利要求17所述的封装体，其特征在于，所述需电连接的元件均为芯片，所述芯片上的焊盘组的高度相同或具有高度差。
19.如权利要求17所述的封装体，其特征在于，所述至少两个元件中，一部分为芯片，另一部分为封装基板，所述芯片固定于所述封装基板上，所述芯片上的焊盘组与所述封装基板上的焊盘组具有高度差。
20.如权利要求17所述的封装体，其特征在于，所述电连接采用焊接或导电胶粘接实现。
21.一种权利要求1所述的转接机构的制作方法，其特征在于，包括：
提供衬底，所述衬底包括多个区域，每一区域对应用于形成一转接机构；以及，
在所述衬底的每一所述区域上形成各自的重布线层以及与所述重布线层电连接的多个焊盘，形成多个所述转接机构。
22.如权利要求21所述的转接机构的制作方法，其特征在于，形成多个转接机构后，还包括：
切割所述衬底，形成多个独立的转接机构。
23.如权利要求21所述的转接机构的制作方法，其特征在于，至少其中之一所述区域包括至少两个子区域，每一子区域对应形成一所述转接焊盘组；
所述子区域位于所述衬底同一侧，或位于不同侧；
位于同一侧的至少两个所述子区域高度相同，或者高度不同。
24.如权利要求23所述的转接机构的制作方法，其特征在于，所述衬底为硅衬底；
形成位于同一侧高度不同的所述两个子区域包括：
对所述衬底进行湿法腐蚀形成凹槽，形成的所述凹槽的背面和侧面之间的夹角为54.74°；所述两个子区域中，其中一个子区域位于所述凹槽的底面，另一个子区域位于所述凹槽的背面。
25.如权利要求24所述的转接机构的制作方法，其特征在于，
还包括：刻蚀去除所述凹槽底部的部分衬底，形成通孔。
26.如权利要求21所述的转接机构的制作方法，其特征在于，所述重布线层以及焊盘的形成方法包括：
在所述衬底上形成导电层；
对所述导电层图形化，形成信号互连线以及与所述信号互连线连接的焊盘。
27.如权利要求26所述的转接机构的制作方法，其特征在于，形成焊盘后，在所述焊盘上形成导电块。
28.如权利要求22所述的转接机构的制作方法，其特征在于，所述焊盘位于所述衬底正面，所述方法还包括：
切割所述衬底后，在所述衬底的背面和侧面形成第一电磁干扰屏蔽层。
29.如权利要求21所述的转接机构的制作方法，其特征在于，形成所述重布线层之前，还包括：
在所述衬底正面形成第二电磁干扰屏蔽层，在所述第二电磁干扰屏蔽层上形成介质层，所述重布线层位于所述介质层上。
30.如权利要求29所述的转接机构的制作方法，其特征在于，还包括：形成与第二电磁干扰屏蔽层电连接的焊垫。
31.如权利要求21所述的转接机构的制作方法，其特征在于，在形成重布线层之前、或之后、或在形成重布线层时，形成电磁干扰屏蔽线；
所述电磁干扰屏蔽线与所述重布线层中的信号连接线位于同一层；
所述电磁干扰屏蔽线围成闭环，所述闭环中分布有所述信号连接线。
32.如权利要求21所述的转接机构的制作方法，其特征在于，所述提供衬底包括：
提供第一临时基板；
在所述第一临时基板上形成与所述主体部形状匹配的凹槽；
向所述凹槽中填充有机材料；
提供第二临时基板，将所述第二临时基板与所述第一临时基板形成凹槽的一侧临时键合；
去除所述第一临时基板，将所述有机材料转移到所述第二临时基板上；对所述有机材料执行图形化工艺，形成转接机构的主体部。
33.如权利要求32所述的转接机构的制作方法，其特征在于，所述第一临时基板为硅基板。
CN201911142870.1A 2019-07-11 2019-11-20 转接机构及其制作方法、封装体 Pending CN112216671A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910626420 2019-07-11
CN2019106264203 2019-07-11

Publications (1)

Publication Number Publication Date
CN112216671A true CN112216671A (zh) 2021-01-12

Family

ID=74047956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911142870.1A Pending CN112216671A (zh) 2019-07-11 2019-11-20 转接机构及其制作方法、封装体

Country Status (1)

Country Link
CN (1) CN112216671A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983111A (zh) * 2011-09-02 2013-03-20 奥普蒂兹公司 图像传感器的阶梯式封装及其制造方法
CN103500729A (zh) * 2013-10-18 2014-01-08 中国科学院上海微系统与信息技术研究所 硅转接板结构及其圆片级制作方法
US20140183755A1 (en) * 2013-01-03 2014-07-03 Siliconware Precision Industries Co., Ltd. Semiconductor package and fabrication method thereof
CN105870109A (zh) * 2016-05-19 2016-08-17 苏州捷研芯纳米科技有限公司 一种2.5d集成封装半导体器件及其加工方法
CN105990282A (zh) * 2015-02-27 2016-10-05 华为技术有限公司 一种转接板及电子组件
US9589909B1 (en) * 2015-10-23 2017-03-07 Nxp Usa, Inc. Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers
CN107221526A (zh) * 2016-03-22 2017-09-29 台湾积体电路制造股份有限公司 半导体封装
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983111A (zh) * 2011-09-02 2013-03-20 奥普蒂兹公司 图像传感器的阶梯式封装及其制造方法
US20140183755A1 (en) * 2013-01-03 2014-07-03 Siliconware Precision Industries Co., Ltd. Semiconductor package and fabrication method thereof
CN103500729A (zh) * 2013-10-18 2014-01-08 中国科学院上海微系统与信息技术研究所 硅转接板结构及其圆片级制作方法
CN105990282A (zh) * 2015-02-27 2016-10-05 华为技术有限公司 一种转接板及电子组件
US9589909B1 (en) * 2015-10-23 2017-03-07 Nxp Usa, Inc. Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers
CN107221526A (zh) * 2016-03-22 2017-09-29 台湾积体电路制造股份有限公司 半导体封装
CN105870109A (zh) * 2016-05-19 2016-08-17 苏州捷研芯纳米科技有限公司 一种2.5d集成封装半导体器件及其加工方法
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法

Similar Documents

Publication Publication Date Title
US10276401B2 (en) 3D shielding case and methods for forming the same
US11532567B2 (en) Electric magnetic shielding structure in packages
US10813214B2 (en) Cavities containing multi-wiring structures and devices
KR101712288B1 (ko) 반도체 패키지 및 그 제조 방법
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US8012868B1 (en) Semiconductor device having EMI shielding and method therefor
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US8982577B1 (en) Electronic component package having bleed channel structure and method
KR20130086347A (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US10714431B2 (en) Semiconductor packages with electromagnetic interference shielding
EP3151276B1 (en) Methods to improve bga package isolation in radio frequency and millimeter wave products
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
US7935576B2 (en) Semiconductor device and manufacturing method of the same
KR20130089473A (ko) 반도체 패키지
US20080289177A1 (en) Circuit board, semiconductor package having the board, and methods of fabricating the circuit board and the semiconductor package
CN111477553B (zh) 隔离封装结构及其制造方法
US8872329B1 (en) Extended landing pad substrate package structure and method
US7598608B2 (en) Mounting substrate
US20050258536A1 (en) Chip heat sink device and method
CN112216671A (zh) 转接机构及其制作方法、封装体
US8441132B2 (en) Packaged microelectronic devices recessed in support member cavities, and associated methods
CN112259463A (zh) 扇出芯片的封装方法及扇出芯片封装结构
TWI423405B (zh) 具載板之封裝結構
TW201438172A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210112